JP5113980B2 - 圧力センサ装置およびその製造方法 - Google Patents

Description

本発明は、圧力センサ装置およびその製造方法に関し、全般的にはエピシール技術に係わる。さらに詳しくは本発明はエピシール技術を利用した圧力センサに関し、エピシールの膜がウェハ内のキャビティに張設される。

圧力センサはたとえば油圧測定やタイヤ圧測定、ブレーキ液圧測定のために自動車において使用することができる。これらに加えて、圧力センサに関して数多くの自動車以外の用途もある。

圧力センサは、慣用のマイクロマシニング手法によればウェハを利用して作られてきた。たとえば圧力センサは、ウェハ背面を薄くしてセンサ膜を生成することにより形成されてきた。この手法は信頼性があるし成熟したものであるということができるが、背面処理はコストがかかるし、ダイの面積を大量に浪費してしまう。センサ膜は、ウェハ表面から所定の距離になるまでウェハ背面をエッチングし、そこでエッチングを停止することにより生成することができる。表面からの距離は数１０μとすることができ、１００μまで可能である。この場合、しばしば圧電抵抗を成すセンサをシリコン上部に配置してホールを橋絡させることができ、これによってシリコンの横断方向に及ぼされる圧力の関数としてシリコンの変位を測定できるようになる。この技術を用いたときの１つの問題点は、ウェア背面をカットしてホールを形成することによりダイにおいて多くのスペースを浪費してしまうことである。この適用事例で使用されることの多いエッチング技術は異方性シリコンエッチングたとえばＫＯＨエッチングであり、これは一般には完全に垂直なホールを刻むことはできない。ホールはたいていはピラミッド型であり、したがってウェハ上部に数１００μから０．５ｍｍに及ぶホールを形成するためには、ウェハ底部では数ｍｍに及ぶダイが必要とされる。ダイのサイズが大きくなるにつれて圧力センサのコストも増大する。

変位に関するセンサ膜の強度はセンサ膜の厚さの３乗にほぼ比例する。このため厚さに関して１０％の誤差があると、それによってセンサ膜の強度に関して約３０％の誤差が引き起こされ、さらにこれによりそのセンサ膜を使用した圧力センサ装置の感度に関して約３０％の誤差が引き起こされる可能性がある。換言すれば、厚さに関する小さい誤差により圧力測定に関して大きい誤差が引き起こされてしまう。変位に関する剛性はサイズ（すなわち横方向の寸法に）の４乗ほぼ比例する。ＫＯＨエッチングにより生じるピラミッド型のくぼみは傾斜したエッジを有しており、この場合、ピラミッドの先端はセンサ膜の背面のところにある。ウェハの厚さが変化すると、膜の下方のピラミッドの先端サイズも変化することになる。したがって膜のサイズ（すなわち直径）と厚さを制御するのは難しく、そのため慣用の手法に従い構成される圧力センサの精度が損なわれる可能性がある。

もっぱらウェハ前面を利用して圧力センサを形成する技術も開発されている。それによればウェハ上面に多孔性のシリコン領域を形成し、エピタキシャルシリコンの単結晶膜によってそれを覆い、埋め込まれた多孔性シリコンを溶かして、封止され排気されたキャビティを生成する。それらのキャビティの上でシリコン表面上に設けられた圧電抵抗によって膜の変位が検知される。しかしこの技術は、多孔性シリコンの上で成長させられるエピタキシャルシリコンにおいて生じる結晶欠陥によって制約を受ける可能性がある。

したがって本発明の課題は、従来技術の欠点を解消できるようにした圧力センサおよびその製造方法を提供することにある。

圧力センサを製造する１つの方法によれば、ベースシリコン層と埋め込み型犠牲層と上部シリコン層とを有するウェハが用意される。この場合、上部シリコン層が埋め込み型犠牲層の上に配置され、埋め込み型犠牲層がベースシリコン層の上に配置される。上部シリコン層を通り埋め込み型犠牲層へ向かう通気孔がエッチングにより形成され、埋め込み型犠牲層の一部分が除去される。シリコンがエピタキシャルでデポジットされてそれらの通気孔が封止され、ウェハの上にストレンゲージまたは容量コンタクトが配置される。

圧力センサを製造する１つの方法によればバルクウェハを用意し、バルクウェハ上に犠牲層がデポジットされる。シリコンが犠牲層とバルクウェハの上にデポジットされ、カプセル化層が形成される。カプセル化層を通って犠牲層までエッチングにより通気孔が形成され、犠牲層が除去される。それらの通気孔はエピタキシャルシリコンデポジションにより封止され、カプセル化層の上にストレンゲージまたは容量コンタクトが配置される。

圧力センサ装置には、基板と、通気孔を備えたカプセル化層と、基板とカプセル化層との間に位置するキャビティが設けられている。キャビティの上のカプセル化層部分により膜が形成され、エピタキシャルでデポジットされたシリコンにより通気孔が塞がれる。さらに膜の上にストレンゲージまたは上部容量コンタクトが配置される。

本発明の方法によれば、圧電抵抗を埋め込むための高品質の単結晶シリコン膜が形成され、さらに容量センサを製造するための方法が提供される。出来上がった膜は純粋なシリコンであり酸化物プラグがなく、この技術によって酸化物封止された膜により発生する可能性のある問題点が回避される。

本発明の圧力センサのためのシリコン内部のキャビティは、背面側が開放されていてもよいし開放されていなくてもよい。背面側が開放されているキャビティによって差分圧力測定が可能となるが、これはこのウェハをたとえばガラスのウェハなど別のウェハに貼り合わせることによって真空状態で封止してもよい。本発明の１つのターゲットは、真空圧力基準として使用するためにウェハの最上部の下にキャビティを形成することである。

最上部の膜に加わる歪みを測定することによって圧力を計ることができる。択一的に、最上部膜とキャビティ底部との間の容量を測定して最上部膜の変位を計測することにより、圧力を計ることができる。

この技術によれば封止された膜が生成される。これによればセンサを小さなダイの上に構築することができる。それというのも変形可能な膜に対向するピラミッド形状のくぼみは必要ないからである。したがって圧力センサ製造コストを低減することができる。これに加えて、本発明の実施形態による方法は圧力センサの膜の厚さとサイズを制御するのに非常に良好であり、それによっていっそう精確な圧力センサを製造できるようになる。

本発明の実施形態の場合、圧力センサ装置の構造はエピシール技術によって形成される。ここで用いているエピシール episealとはエピタキシャル反応容器を使用したシールすなわち封止のことである。エピタキシャル反応容器はシリコンをエピタキシャルにデポジットつまり堆積するため用いられる。エピタキシャルにデポジットされたシリコンによりデポジットされたシリコン形状が生じ、これは単結晶シリコンでも多結晶シリコンでもよい。ここでエピポリ epipolyとはエピタキシャルにデポジットされた多結晶のことである。本出願には低コストでありかつ高い精度の圧力センサが含まれる。本発明によれば、圧電技術と容量技術の双方を用いたセンシングがサポートされる。本発明の１つの実施形態による圧力センサは少なくとも２つのやり方で生成することができ、エピタキシャルシリコンの成長によって形成してもよいし、あるいはたとえばＳＯＩ（Silicon on Insulator）ウェハなどウェハの貼り合わせを用いて形成してもよい。本発明の方法によれば厚さをエピタキシャルデポジションパラメータにより、あるいは貼り合わせと研磨により制御することができ、さらに本発明の方法によればリソグラフィにより膜の直径を制御することができる。これらの処理は良好に制御される。

図１Ａ、図１Ｂ、図２には圧電素子をもつセンサが示されている。図１Ａには圧力センサ１０の断面図が示されており、この圧力センサはＳＯＩウェハをもっており、これにはベースシリコン層１１が含まれていて、さらにその上面には犠牲層１２が配置されており、これは酸化物とすることができる。犠牲層１２の上部には上部シリコン層１３が設けられている。

図１Ａの実施形態は貼り合わせられたウェハから出発することができる。貼り合わせられたウェハはベースシリコン層１１をもつことができ、ついで犠牲層１２、さらに上部シリコン層１３をもつことができる。上部シリコン層１３の厚さと犠牲層１２の厚さは、貼り合わせられたウェハを購入および／または生成するときに指定できる。これをＳＯＩウェハとすることができ、これをエピシール圧力センサに対する先駆体とすることができる。犠牲層１２は約１μまたは２μの厚さであり、上部シリコン層１３は約２〜１０μの厚さである。ベースシリコン層１１は約５００μ〜６００μの間の厚さのウェハを有することができる。上部シリコン層１３を通って犠牲層１２まで通気孔１４をエッチングすることができる。通気孔１４は垂直方向のスロットとして示されている。通気孔１４を１つまたは複数の円形のホールとすることができるし、あるいは楕円形のホール、細長いスロット、丸みの付けられた矩形のスロットまたは必要に応じてその他の形状とすることができる。中間段階の生成物をたとえば高周波で酸の蒸気に晒すことなどによりエッチングすることができ、これによって通気孔１４の底部周囲の犠牲層１２の部分を除去することができる。制御された速度で犠牲層１２に対し横方向にエッチングを進めることができ、これにより所定時間経過後にエッチングを停止することによって既知のサイズのキャビティ１５が生成される。これはプロセスにおいて用いられるエッチングレートが予測可能なことによる。この中間段階生成物をついでエピタキシャル反応容器に配置することができ、この中間段階生成物の上にシリコンがエピタキシャル成長する。

エピタキシャルシリコン層１７は通気孔１４の側壁上に単結晶として成長して通気孔１４をピンチオフすることができる（すなわち側壁から中央部へ向かって成長していき通気孔１４をピンチオフするないしは塞ぐ）。このプロセスはそれらのチムニーの底部にギャップを残すことができ、上部付近でピンチオフすることができるし、あるいはエピタキシャルリアクションの相似性の度合いに依存して、上部とほぼ同時に底部で封止を行うことができる。付加的に通気孔１４を、上部の方が広く底部の方が狭くなるようテーパ状に構成することができる（図示せず）。これにより通気孔１４はまずはじめに底部でピンチオフされつまり塞がれ、ついでジッパのように上に向かって閉じていき、底部から上部へ向けてピンチオフできるようになる。このようにして、底部がピンチオフされてから上部が充填されるまでエピタキシャルシリコン層１７を成長させることができる。通気孔１４のきれいなピンチオフおよび／または閉鎖が達成されるよう、テーパ形状を微妙に施すことができる（たとえば１０〜２０％のテーパ）。

エピタキシャル反応容器を圧力、温度および化学的な組成に関して調整することができ、それによってエピタキシャルシリコンがコンフォーマルまたは非コンフォーマルに、および選択的または非選択的にデポジットされるよう調整することができる。反応容器内にウェハを配置し、シリコン含有ガスをウェハの上に流すことによってエピタキシャルシリコンをデポジットさせることができる。反応容器をたとえば（塩化水素酸など）他のガスを含有させることにより調整することができ、それによってシリコンが酸化物上にデポジットされないようになる。このような状況でシリコンが反応するのはそれがシリコンと接触したときだけであり、このプロセスを選択的エピタキシャルデポジションと称する。選択的エピタキシャルデポジションの場合、シリコンはシリコン表面にしかデポジットせず、したがって図１Ａに示されているキャビティ１５のエッジ１６の上にはエピタキシャルシリコンはデポジットされない。選択的エピタキシャル条件のもとでは、エピタキシャルシリコンはキャビティ１５の底部と通気孔１４の上部と上部シリコン層１３の表面にしか成長しない。しかし図１Ａでは上部シリコン層１３の表面にはエピタキシャルシリコンは示されておらず、その理由は後続のプロセスステップにおいてこの表面は研磨されてエピタキシャルシリコンが除去され、表面が滑らかにされるからである。択一的に、露出しているすべての面上に（たとえばシリコンにも酸化物にも）シリコンがデポジットされるよう、反応容器を調整することができ、これを非選択的エピタキシャルデポジションと称する。したがってエピタキシャル反応容器を、シリコン上にのみシリコンがデポジットされるよう（選択的デポジション）、あるいはシリコンと酸化物の両方にシリコンがデポジットされるよう（非選択的デポジション）、制御することができる。

さらにエピタキシャルシリコンを、コンフォーマルまたは非コンフォーマルにデポジットすることもできる。コンフォーマルなデポジションの場合、デポジットされたシリコンはエッジの形状に従う。コンフォーマルにデポジットされたシリコンは反応容器内の物体の輪郭に従ったものとなり、これは選択的であっても非選択的であってもよい。高度にコンフォーマルなデポジションであれば、成長が行われたところはどこであっても均等な厚さをもつ。図１Ａに示されている構造物の場合には犠牲層１２の厚さを、キャビティ１５が充填されるのを避けるためにエピタキシャルシリコン層１７の厚さの２倍よりも厚くなるようにすることができる。図１Ａにはコンフォーマルにデポジットされたエピタキシャルシリコン層１７が示されており、これはキャビティ１５の上部と底部から均質に成長する（しかしキャビティ１５の酸化物側壁を表すエッジ１６上では成長せず、それによって高度にコンフォーマルなエピタキシャル成長は選択的でもあることが示されている）。このため犠牲層１２の厚さは、この実施形態では通気孔１４の直径よりも大きくなるようにする必要がある。

択一的に非コンフォーマルなデポジションにより、通気孔１４の底部とキャビティ１５内にデポジットされるシリコンよりも多くのシリコンが通気孔１４の開口部に向かって（および上部シリコン層１３の上に）デポジットされるようにすることができる。しかしながら非コンフォーマルなデポジションは、上部で通気孔１４をピンチオフする傾向があり、これによって膜１９が弱くなってしまうおそれがある。たとえばこの構造物中に拡散された反応物が完全にまたはほぼ完全に反応し、反応しなかった反応物がほんの少ししかあるいはまったく底部に到達しなければ、通気孔１４中および上部表面では成長が生じるけれども、キャビティ１５の底部ではほとんどあるいはまったく成長が生じない。さらに非コンフォーマルなエピタキシャルデポジションを選択的または非選択的なものとすることができる。

パラメータの１つを変えるとすべての結果が変化するよう、化学作用を選択的なものとすることができる。デポジションパラメータたとえばエピタキシャル反応容器内で使用される温度、圧力、流量、材料などを調節することにより、エピタキシャルシリコン成長を引き起こし変更することができる。コンフォーマルまたは非コンフォーマルなエピタキシャルシリコン成長ならびに選択的または非選択的なエピタキシャルシリコン成長を得るため、それらのパラメータを調整することができる。

１つの実施形態によれば非コンフォーマルなエピタキシャルシリコン成長を用いることができるのは、大きい通気孔１４がエッチングされ非常に薄い犠牲層１２が下にあって、通気孔１４がピンチオフされたときにキャビティ１５が開いたまま保持されるときである。別の実施形態によればコンフォーマルなエピタキシャルシリコン成長を用いることができるのは、小さい通気孔１４がエッチングされ厚い犠牲層１２が下にあって、通気孔１４を上に向かってすべて均質に閉じることができる場合である。図１Ａには示されていないが、エピタキシャルシリコンをシリコン層１３の上部にも成長させ、ついでそれを研磨して取り除くことができる。シリコン層１３の表面を滑らかにし、通気孔１４の中または周囲に形成される可能性のあるくぼみを取り除く目的で研磨を実行することができる。付加的に、シリコン層１３の表面の本来の型（たとばｐ型またはｎ型）を露出させる目的で研磨を実行することもできる。図１Ａにはｐ型の圧電抵抗１８とｎ型のシリコン層１３が示されている。択一的に圧電抵抗１８をｎ型の圧電抵抗とし、シリコン層１３をｐ型としてもよい。

図１Ａには、犠牲層１２まで貫通する通気孔１４を示す断面図が示されている。上から見た通気孔１４のパターンを、それらの通気孔１４から成る格子をもつ円形のパターンとすることができるし、あるいはたとえば図１Ｂに示されているようにたとえばアレイなどのようないかなる基本形状であってもよい。１つの実施形態によれば、通気孔１４は円形のホールというよりはスロットないしは細長い穴である（たとえば図３Ｂを参照）。スロット形状の通気孔１４であると、たとえば幅を４倍の長さにすることができる。別の実施形態によれば、スロット形状にされた通気孔１４をそれぞれ異なる方向に配向して配置することができ、それによってある方向ではシリコンが曲がりにくくそれに対し垂直な方向では弱くなってしまうのを避けることができる。１つの実施形態によれば、通気孔１４をバスケット織りのパターンに配置することができ、その場合、各スロットは隣り合うスロットに対し直交するよう配置される（たとえば図３Ｂを参照）。１つの実施形態によれば、通気孔１４を正方形のアレイ状に配置することができる。さらに択一的な実施形態によれば、通気孔を円形のアレイあるいは六角形のアレイ状に配置することができる。

図１Ｂに示されている本発明の実施形態の場合、４つの圧電抵抗１８を用いることができる。測定すべき歪みに対する圧電抵抗１８の配向により測定に作用が及ぼされる。図１Ｂには歪みに対し平行に配置された２つの圧電抵抗１８と、歪みに対し垂直に配置された２つの圧電抵抗１８が示されており、これはシリコン層１３の中でたとえば円形の膜１９上の１２時と３時のところに配置されている。ある圧電抵抗は１２時のポジションで歪みと平行に配置されており、ある圧電抵抗１８は１２時のポジションで歪みと垂直に配置されている。これに加えてある圧電抵抗１８は３時のポジションで歪みと平行に配置されており、ある圧電抵抗１８は３時のポジションで歪みと垂直に配置されている。膜１９の下のキャビティ周囲の歪みのフィールドは円形の膜１９のエッジに対しほぼ垂直であり、したがって圧電抵抗１８が歪みと平行に並べられているならば、歪みが強くなったときにその抵抗が大きくなる。択一的に、圧電抵抗１８が歪みと垂直に並べられているならば、歪みが強くなったときにその抵抗が小さくなる。温度作用を低減するため、２つの圧電抵抗ペア１８をブリッジの形式で平衡状態におくことができる。圧電抵抗１８に関してこれに代わるポジションも可能である。

図１Ａには、ＳＯＩウェハに形成された圧電抵抗センサが示されている。標準ＳＯＩウェハをパターニングしエッチングし封止し研磨することで、埋め込み型キャビティを形成することができる。研磨ステップを省略することができる。ついで圧電抵抗１８を膜１９のエッジに沿って形成することができ、標準プロセスに従いこのウェハ上に回路を形成することができる。この手法の利点は、圧電抵抗を純粋で欠陥の少ないシリコンにおいて製造できるよう通気孔を配置できることである。膜１９の寸法つまりは装置の感度を良好に制御することができる。最初のＳＯＩの上部シリコンの厚さによって、膜１９の厚さがある程度は決まる。

図２に示されているエピシール圧力センサ１０は、犠牲酸化領域（図示せず）を形成して埋め込み型キャビティを定義することによって、バルクシリコン上に形成することができる。この実施形態によれば１つのウェハから出発し、ウェハ上に酸化物のアイランドを成長させてパターニングし、ついでウェハ上にシリコンをエピタキシャル成長させて膜１９を生成する。単結晶シリコン上部において成長するエピタキシャルシリコンは一般に単結晶シリコンとして成長するのに対し、酸化物上部において成長するエピタキシャルシリコンは多結晶として成長する。ここで重要であるのは、エピタキシャル成長を制御して単結晶のオーバーグロースを生じさせることであり、その部分に圧電抵抗が形成されることになる。この手法の利点は、ＳＯＩウェハよりはコストのかからないバルクウェハを利用することでコストを省けるようになることである。しかもこの方法を利用することで、この膜の寸法の制御を強化することができる。膜の厚さは単にエピタキシャルと研磨のステップとにより制御することができ、他方、膜の大きさはリソグラフィと酸化物のエッチングステップとにより制御することができ、これらすべてのステップは良好に制御可能である。

図２に示されている技術の場合、酸化物はベースシリコン層１１の表面上に成長させられまたはデポジットされ、パターニングされて酸化物アイランドが形成される。酸化物アイランドを一般に円形としμの厚さのオーダとすることができ、５０μｍ〜２０μｍのオーダの直径とすることができる。ついで酸化物アイランド上部と露出したシリコンウェハの上部とに、シリコンをエピタキシャルでデポジットすることができる。単結晶シリコン上にエピタキシャル単結晶シリコンをデポジットできる一方、酸化物上にはエピタキシャル多結晶シリコンをデポジットすることができる。その後、酸化物層をエッチングして取り除くことができる。

図２によれば、単結晶エピ層２１によりキャビティ１５のエッジ周囲が包まれる。すでに述べたように、キャビティ１５を酸化物層により規定することができ、これはプロセス中にエッチングで取り除かれる。図２の多結晶シリコン層２０は酸化物のコーナ（キャビティ１５のエッジ１６の上部）ですぐに始まるのではなく、その代わりに酸化物アイランドの中央に向かって形成される。このようなデポジション特性は、エピタキシャル反応容器のパラメータを調節することによって制御可能である。単結晶エピ層２１を、酸化物アイランド（図示せず、ただし酸化物アイランドの除去によりキャビティ１５が形成される）のエッジ上部にわたり横方向に成長させることができる。このようにして圧電抵抗１８を単結晶エピ層２１上に配置させることができる。択一的に、酸化物が存在するところではどこにでも多結晶シリコン層２０の形成を開始させることができる。

本発明の実施形態による方法によって生成される膜１９の厚さを、エピタキシャル反応容器のパラメータ変更およびプロセス時間の変更により変化させることができる。膜１９をたとえば数μの厚さとすることができ、たとえば１０μとすることができる。また、膜１９のサイズを測定されることになる圧力範囲に依存させることができる。高圧測定であれば比較的小さい膜１９をを用いて行うことができるのに対し、低圧測定であれば比較的大きい膜１９を用いて測定することができる。膜１９を５０〜２００μｍのオーダの直径とすることができる。

１つの実施形態によれば、ダイのスペースを節約する目的で膜１９を薄く小さくすることができる。択一的に、膜１９をもっと厚く大きくし、与えられた圧力に対する変位量を同じままにすることができる。デザインを考慮することにより、膜１９のサイズと厚さを決めることができる。高い精度と予測性でエピポリの厚さを制御することができる。エピポリの厚さを簡単には制御できない択一的な実施形態の場合には膜１９を比較的厚くして、膜１９の厚さが変化しても圧力測定に大きな影響が及ぼされないようにすることができる。たとえば１０μの厚さの膜であると±１μは１０％の誤差となり、これにより３３％のセンシング誤差が引き起こされる可能性がある。しかしながら膜１９が４０μの厚さであれば±１μは２．５％の誤差であって、これは約８％ほどのセンシング誤差となる。誤差収支の分析に従い、膜１９のサイズ／形状／厚さを決めることができる。

圧力センサ１０を形成するための本発明による方法の１つの実施形態によれば、酸化物をベースシリコン層１９の表面全体にわたり一様に平坦に成長またはデポジットさせることができる。その後、酸化物をパターニングしエッチングにより取り除くことができる。ついでシリコンをエピタキシャルで付着させて単結晶エピ層２１と多結晶シリコン層２０を生成することができる。ついでエッチングにより多結晶シリコン層２０を貫通させることで通気孔１４を形成することができ、場合によっては単結晶エピ層２１の一部分とベースシリコン層１１に残された酸化物をエッチングにより取り除くことができる。ついで他のエピタキシャルシリコン層１７をデポジットして通気孔１４をピンチオフすることができる。その後、表面を研磨して平坦な面を形成することができる。

ＳＯＩウェハではなくシリコンウェハを利用したエピポリ技術を使用することができ、その理由はＳＯＩウェハは高価だからである。酸化物をエッチングし、その際にキャビティ１５をリソグラフィにより規定すれば、エピポリ技術によってキャビティ１５の寸法を規定することができる。これとは対照的にＳＯＩウェハから生成されたキャビティ１５の寸法は、酸化物層のエッチング時間の値によって規定することができる。リソグラフィ技術によりキャビティの寸法をいっそう精確に制御できるようになる。

膜１９上の圧電歪みセンサを利用した圧力測定の代案として、膜１９とキャビティ１５の底部との間の容量を測定することにより変位を測定することが挙げられる。図３Ａ、図３Ｂ、図４Ａ、図４Ｂには容量素子を含む圧力センサ１０が示されている。膜１９が下に向かって変位すると、それにより増大した容量を測定することができる。容量の測定には、キャビティ１５の底部および全般的に圧力センサ１０の残りの部分から電気的に絶縁分離された膜１９が必要である。図２の場合にはシリコンはベースシリコン層１１と多結晶シリコン層２０の表面との間で連続しており、したがってキャビティ１５の底部と多結晶シリコン層２０は電気的に接続されている。この場合、底部と上部が短絡されているため容量を測定することはできない。

図３Ａには、ＳＯＩウェハ上に形成された接合アイソレーション型容量センサ１０が示されている。この実施形態の場合、膜１９をＳＯＩウェハ上に形成することができ、これをアイソレーションリング３０によって取り囲むことができ、このリングを犠牲層１２に向かって下方向に延在させることができる。図３Ａに示されているアイソレーションリング３０は、圧力センサ周囲のどこにおいても犠牲層１２まで膜を縦断するスロットであり、これによって膜１９は（フィールドシリコン層としても知られる）上部シリコン層１３から物理的に分離される。膜１９は酸化物支持リング３２Ａ上に支持されている。図３Ａの容量式エピシール圧力センサ１０は図２の圧電抵抗と機械的に類似したものでよいが、アイソレーションリング３０の形態の電気的絶縁リングを有している。アイソレーションリング３０をエピシール１７によって充填すれば、膜１９をベースシリコン層１１と短絡させることができる。しかしエピシール１７を逆のドーピング型にすることができ、そのようにすることで膜１９が接合アイソレーションとなる。この実施形態の場合、エピシールを選択的エピタキシャルシリコン成長に使用したのと同様の条件のもとで成長させることができる。コンフォーマルなエピタキシャルシリコン成長によって通気孔１４を密閉することができ、これを同時に上部シリコン層１３の上および内部ではキャビティ１５のシリコン壁上に成長させることができる。エピタキシャルパラメータの適切な選定によってキャビティ１４内部で選択的にシリコン成長を保持することができ、したがってたとえばキャビティ１５のエッジ１６など内部の電気的絶縁体にシリコンを近づけないようにすることができる。酸化物支持リング３２Ａを、膜１９とベースシリコン層１１との間の誘電的電気絶縁性を維持する酸化物とすることができる。さらに酸化物支持リング３２Ａを、膜１９の周囲のどこにおいても延在させて、キャビティ１５を分離させることができる。

アイソレーションリング３０下方のリングキャビティ３１をキャビティ１５と同じようにしてエッチングすることができ、これによって膜１９をベースシリコン層１１から分離させることができるようになる。さらにリングキャビティ３１をキャビティ１５と同じプロセスステップでエッチングすることができ、これはキャビティ１５とアイソレーションリング３０に近い通気孔１４の間隔を適切に設定することにより行われる。酸化物支持リング３２Ａを残すため、すべての酸化物がエッチングにより除去されてしまう前にエッチングを停止することができる。さらにアイソレーションリング３０を介して酸化物層１２が処理されるようエッチングを行うことができ、さらに横方向にエッチングしてキャビティ１５の外側のまわりにリングキャビティ３１を形成することができる。

したがって膜１９とベースシリコン層１１とに電気的コンタクトを形成することにより容量を測定することができ、それによって圧力を測定することができる。この手法によって、圧電式センシングよりも安定していることが多い容量式センシングの利点が得られるようになる。通気孔１４とアイソレーションリング３０を適切な間隔で配置することにより、リングキャビティ３１とキャビティ１５を１つのプロセスステップでエッチングすることができる。択一的に、リングキャビティ３１とキャビティ１５を別個のプロセスステップでエッチングしてもよく、その場合にはアイソレーションリング３０を生成する前に通気孔１４のエッチングとエピシールが行われ、あるいはその逆が行われる。たとえばアイソレーションリング３０を生成することなくキャビティ１５をエッチングし、通気孔１４を封止し、その後、アイソレーションリング３０をエッチングしてその下で酸化物を残すようにしてもよい。このような場合、アイソレーションリング３０を犠牲層１２の上部エッジまでエッチングすればよい。アイソレーションリング３０を生成するプロセスは、急峻な側壁を生成可能ないかなるエッチングプロセスであってもよい。このエッチングは、膜１９のアイソレーションを達成するためにリングキャビティ３１まで下に向かって行えばよい。アイソレーションリング３０はエアギャップとしてそのまま残しておいてもよいし、あるいは択一的にたとえば酸化物または逆のドーピング型のシリコンで充填してもよい。

図３Ｂには、図３Ａに示した圧力センサの平面図が示されている。この場合、通気孔１４はバスケット織りパターンで配置された楕円形ホールとして描かれているけれども、代案として通気孔１４を別の択一的なパターンで配置された他の形状にしてもよく、これには円形のホールや丸みの付けられた矩形のホールが含まれる。通気孔１４はキャビティに連通している。キャビティの外側の境界によって膜１９の大きさが決定される。膜１９の周囲にアイソレーションリング３０が設けられている。

図４Ａには内部対向電極の手法が示されている。図４Ａには、バルクウェハ上に形成された接合アイソレーション型容量センサが描かれている。ここに例示されている装置には、パターニングされた埋め込み部４０と接続された基板コンタクト４１と、絶縁された機械的支持部材としてはたらくシリコン支持リング３２Ｂが含まれている。これらのコンタクトおよび支持体により対向電極をウェハの前面から接続することができる。アイソレーションリング３０を単結晶シリコンとすることができ単結晶シリコンによって封止することができる一方、エピポリ中の通気孔１４を多結晶シリコンで封止することができる。エピシール材料を逆のドーピング型のフィールドシリコン４３とすることができ、これにより基板コンタクト４１の周囲にｐｎ接合部が形成される。逆のドーピング型の表面を取り除く目的で、研磨によりカプセル化を行うことができる。ポストＭＥＭＳ（post-MEMS）集積回路を形成するため、このウェハ上で標準的な電子処理を行うことができる。

圧電センサを備えたエピポリ膜と同様、図４Ａに示されている実施形態でもエピポリと単結晶シリコンとの間の界面を制御する必要がある。フィールドシリコン４３は３つのステップで成長させることができる。第１のステップでは単結晶シリコンをガスケット酸化物のレベルまで成長させ、（リングキャビティ３１を規定する）接触酸化物リングの上の側面に触れるまでガスケット酸化物を超えて成長させることができる。これは横方向のオーバーグロースによる選択的デポジションである。第２のステップでは露出した酸化物の上に非選択性の多結晶シードをデポジットさせる一方、露出した単結晶領域の上で単結晶シリコンを成長させることができる。第３のステップではエピポリと単結晶シリコンを所望のカプセル化の厚さまで成長させることができる。このシーケンスにより基板コンタクト４１を単結晶シリコンによって確実に覆うことができるようになり、その結果、コンタクト中に形成された接合アイソレーションダイオードの電気的な漏れが僅かになる。

図４Ａに例示されている装置はバルク基板１１に対し逆のドーピング型のポスト３２を有しており、これにより接合アイソレーションの機械的な支持体が形成される。パターニングされた埋め込み部４０と同じ型のポストにより基板コンタクト４１を形成することができる。パターニングされた埋め込み部４０が内部的にデポジットされたエピタキシャル層１７により静電的にシールドされる問題を管理するために、内部シリコン膜の蓄積と空乏を膜と対向電極バイアスの関数として考慮する必要がある。

図４Ａの実施形態によれば、２つの前面コンタクトを備えた容量センサ１０が示されている。図４Ａのセンサ１０を製造するための技術には、ベースシリコン層１１の上部に逆のドーピング型のエピタキシャルシリコン２１，４１，４３を成長させることが含まれる。図１Ａ，図１Ｂ、図２、図３Ａおよび図３Ｂの場合には同じ型のシリコンが使用されているのに対し、図４Ａにはｎ型層（たとえばベースシリコン層１１）の上にｐ型層（たとえばフィールドシリコン４３）を形成するやり方が示されている。ｎ型シリコンウェハをベースシリコン層１１（すなわちハンドルウェハ）として利用することができる。パターニングされたｐ型の埋め込み部４０がｎ型のハンドルウェハ（ベースシリコン層１１）に埋め込まれる。ついでｐ型の単結晶が上面に成長させられ、これによって基板コンタクト４１としてｐ型の埋め込み部とのｐ型のコンタクトが生成される。ｐ型によってｎ型基板上部に接合アイソレーションを形成することができる。基板コンタクト４１をパターニングされた埋め込み部４０と接触させることができる一方、残りの部分を基板シリコン層１１および／またはフィールドシリコン４３から電気的に絶縁させている。したがって膜１９とキャビティ１５の底部との間の容量を測定するための２つのコンタクトを、（膜１９を成す）多結晶層２０と基板コンタクト４１のそれぞれにおいて得ることができる。

図４Ｂには、図４Ａの容量式圧力センサ１０の平面図が示されている。アイソレーションリング３０、通気孔１４および／または電気的なコンタクトアイソレーショントレンチ４２はエピタキシャルにデポジットされたシリコンにより充填され、これを逆の型でドーピングされたフィールドシリコン４３、膜１９および／または基板コンタクト４１とすることができる。

図４Ａおよび図４Ｂのセンサ１０を形成するための省略された手順に以下のプロセスステップを含めることができる。すなわちｎ型のウェハから出発し、ｐ型の埋め込み部をインプラントし、１つの完全な酸化物層をデポジットまたは成長させ、酸化物層をエッチングしてアイランド形状を作り、生成物をエピタキシャル反応容器に入れて最上層まで作り、最上層を研磨し、適切なエッチング法を用いてエッチングを行い酸化物層を貫通する通気孔を生成し、酸化物アイランドのすべてまたはいくつかをエッチングにより取り除き、通気孔を封止し、表面を研磨する。ドーパント型は逆にしてもよい。

図５には、本発明の実施形態による圧力センサの断面図が示されており、これには他から分離された容量センサ用のコンタクトが上側に設けられている。図５の圧力センサ素子は以下の方法によって形成することができる。すなわちまず最初に酸化物層がシリコンウェハ上にデポジットされ、ついで酸化物層がパターニングされ、次にシリコンがデポジットされパターニングされて底部センサ素子が形成され、その後、酸化物がデポジットされてパターニングされる。次にシリコンカプセル化層がデポジットされこの層がパターニングされて通気孔（これはテーパ状でもストレートでもよい）と膜上部を分離するリングとが形成され、その後、酸化物および他の酸化物層のいくつかが通気孔を通して除去され、その際、少なくとも１つの酸化物ピラーが残されて、キャビティ底部に配置されたシリコン層が誘電体絶縁され、最後に通気孔がシリコンによって封止される。最後の封止ステップでは、シリコンが酸化物ピラー上に形成されないようにする。このようにしてキャビティ下方に配置されたシリコン層がシリコンウェハおよび周囲を取り囲むシリコン層から分離される。図５には（酸化物とすることができる）絶縁層５１が示されており、これはベースシリコン層１１の上にデポジットされたものである。シリコンセンサ素子層５２のデポジションの前に、絶縁層５１をエッチングおよび／またはパターニングすることができる。シリコンセンサ素子層５２を第２の酸化物層のデポジションの前にエッチングおよび／またはパターニングすることができ、この第２の酸化物層もエッチングおよび／またはパターニングすることができる。ついでシリコンカプセル化層５４をデポジットし、エッチングおよび／またはパターニングして通気孔１４および／またはアイソレーションリング３０を形成する。通気孔１４および／またはアイソレーションリング３０を通して、エッチングにより第２の酸化物が除去される。絶縁層５１の部分をこのエッチングステップで除去することもでき、これによりシリコンセンサ素子層５２がアンダーカットされて絶縁層５１中にピラー６０が形成される。その後、通気孔１４および／またはアイソレーションリング３０がシリコンで封止される。キャビティ１５が封止されるにせよ、通気孔１４および／またはアイソレーションリング３０を封止するためにエピタキシャル反応容器を使用することができる。通気孔１４および／またはアイソレーションリング３０を封止するステップを調節して、ピラー６０上にシリコンがデポジットされないようにし、それによってシリコンセンサ素子層５２の誘電体分離が維持されるようにする。シリコンカプセル化層５４により上部センサ素子コンタクト５７と下部センサ素子コンタクト５８が形成される。

図６Ａには膜１９内に配置された通気孔１４が示されている。通気孔１４を完全にコンフォーマルなエピタキシャルプロセスにより塞ぐことができ、これによりエピタキシャル層１７がデポジットされ、その結果、下部から上部へ向けて均質に通気孔が塞がれるようになる。図６Ｂに示されている通気孔１４の場合、部分的にコンフォーマルなまたは非コンフォーマルなエピタキシャルプロセスによってこれを塞ぐことができる。図６Ｂに示されているように膜１９内に配置された通気孔１４は最初は上部付近で塞がれ、それによって内部でのエピタキシャル層１７のデポジションが停止される。通気孔１４の上部付近でエピタキシャル層１７のピンチオフが生じることでノッチ６１が形成される。そしてノッチ６１によってストレスの集中が引き起こされ、これにより膜が弱くなる。図６Ｃに示されている膜１９内の通気孔１４はテーパ状にされた断面を有しており、その際、通気孔１４の底部断面の幅は上部断面の幅よりも狭くなっている。この場合、底部における小さい方の断面幅が上部よりも速く塞がれるようになり、これによって上部の膜外面へ向かってエピタキシャル層１７を連続的にデポジットできるようになる。その結果、均質な封止が可能となり、そのためノッチ６１がなくなっていっそう強いおよび／またはいっそう予測可能なフレキシブルな膜１９を形成できるようになる。テーパ状にされた通気孔１４は、非コンフォーマルなまたは部分的にコンフォーマルなデポジションプロセスに適している。択一的に図６Ａ、図６Ｂ、図６Ｃには、トレンチを塞ぐために種々のエピタキシャルプロセスをどのように使用できるかが示されている。

図７には、本発明による実施形態を示すフローチャートが示されている。このプロセスはサークル７２のところでスタートし質問７１へ進んで、ウェハがＳＯＩウェハであるかが問い合わせられる。否定の答えであればプロセスの流れはアクション７２へすすみ、これによれば圧力センサ膜を規定する領域の上でデポジットまたは成長が行われる。アクション７２からプロセスの流れはアクション７３へ進み、これによればその領域がエピタキシャルポリシリコン（エピポリ）で覆われる。アクション７３からプロセスの流れはアクション７４へ進み、そこにおいてパターニングおよびエッチングが行われ、エピポリを貫通して埋め込み酸化物へ至る通気孔が形成される。質問７１に対する答えが肯定であれば、プロセスの流れはそこからダイレクトにアクション７４へ進む。プロセスの流れはアクション７４からアクション７５へ進み、それによれば埋め込み酸化物が除去される。アクション７５に一般にＨＦ気相エッチングを含めることができる。これに加えてアクション７５によれば、酸化物がリソグラフィでパターニングされていたならば埋め込み酸化物が完全にエッチングされるが、ＳＯＩウェハが使用されているならばエッチング時間が制限され、これによってキャビティの横方向の広がりが制限される。アクション７５からプロセスの流れはアクション７６へと進み、これによれば通気孔がエピタキシャルシリコンのデポジションにより充填される。アクション７６からプロセスの流れはアクション７７へ進み、そこにおいて最上部のシリコン表面が研磨される。アクション７７からプロセスの流れは質問７８へ進み、そこにおいていとするセンサが容量センサであるか否かが問い合わせられる。それに対する答えが否定であればプロセスの流れはアクション７９へ進み、それによって膜の上にストレンゲージが配置される。すでに説明したようにストレンゲージの配置にあたり複数の圧電抵抗を配置することができ、それら圧電抵抗のうちのいくつかを歪みに対し垂直にポジショニングする一方、いくつかを歪みに対し平行にポジショニングする。プロセスの流れはアクション７９からアクション８０へと進み、これによれば電気接点が取り付けられる。それらの電気接点は、圧電抵抗あるいは他のストレンゲージへの接点、背面接続部を含むキャパシタへの接点あるいは前面接続部をもつキャパシタへの接点とすることができる。質問７８に対する答えが肯定であれば、プロセスの流れはダイレクトにアクション８０へと進む。アクション８０からプロセスの流れが終了サークル８１へ進む。

択一的な実施形態によれば、先に説明した基板のいずれについても製造プロセスのいかなる時点であっても、背面からキャビティへ開口部が形成されるよう変更を加えることができる。このように開口部を設けることにより例示した装置構成における圧力センサを差分圧力センサとなるよう変形することができ、これによって基板前面から基板背面への圧力の差を測定できるようになる。

ポストＭＥＭＳ ＣＭＯＳ集積回路もサポートすることができる。これまでいくつかの実施形態について説明してきたけれども、本発明の着想の枠内で他の形態も妥当性がある。エピタキシャル封止シリコンをＣＶＤ（Chemical Vapor Deposition 化学的気相成長法）によりデポジットされるシリコンと置き換えることができる。さらにこれに加えてシリコンに、種々の濃度のゲルマニウム、カーバイド、ホウ素、リン、あるいは他の適切な物質を前述のいかなる装置にもおよび／またはいかなるプロセスステップにも含めることができる。

このような手順における変形によって特別な利点を備えたセンサが得られるようになる。たとえばＳＯＩ構造において製造ステップを減らすことができ、最高品質の上部シリコンを提供できるようになる。接合アイソレーションコンタクトを生成するために交互に異なる型でドーピングされたエピシールシリコンを使用することができるし、パターニングされた対抗電極を形成するために埋め込み部を使用することができる。いくつかの実施形態においてシリコンのドーパント形を逆にして、たとえばｐ型をｎ型としｎ型をｐ型としてもよい。なお、特許請求の範囲において「部分」という表現を使用しているが、それらの「部分」については本発明による圧力センサ全体に共通した通し番号を付してある。つまりたとえば犠牲層の第１の部分、バルクウェハの第２の部分、犠牲層の第３の部分と表現し、「部分」に着目して連番処理を施してある。

ＳＯＩウェハ上のコンフォーマルで選択的なエピタキシャル成長とストレンゲージとを利用した本発明の１つの実施形態による圧力センサを示す断面図である。 図１Ａで示した実施形態をラインＩＢに沿ってカットした上部断面図である。 シリコンウェハ上のコンフォーマルで非選択的なエピタキシャル成長とストレンゲージとを利用した本発明の１つの実施形態による圧力センサを示す断面図である。 ＳＯＩウェハ上のコンフォーマルで選択的なエピタキシャル成長と容量センサとを利用した本発明の１つの実施形態による圧力センサを示す断面図である。 図３Ａで示した実施形態をラインＩＩＩＢに沿ってカットした上部断面図である。 シリコンウェハ上のコンフォーマルで非選択的なエピタキシャル成長と容量センサとを利用した本発明の１つの実施形態による圧力センサを示す断面図である。 図４Ａで示した実施形態をラインＩＶＢに沿ってカットした上部断面図である。 最上部側に容量センサのための分離されたコンタクトをもつ本発明の実施形態による圧力センサを示す断面図である。 コンフォーマルおよび非コンフォーマルなエピタキシャルシリコンデポジションを利用して封止された種々の幾何学的形状の通気孔を示す断面図である。 コンフォーマルおよび非コンフォーマルなエピタキシャルシリコンデポジションを利用して封止された種々の幾何学的形状の通気孔を示す断面図である。 コンフォーマルおよび非コンフォーマルなエピタキシャルシリコンデポジションを利用して封止された種々の幾何学的形状の通気孔を示す断面図である。 本発明の実施形態によるエピシール型圧力センサ製造方法を示すフローチャートである。

符号の説明

１０ 圧力センサ
１１ ベースシリコン層
１２ 犠牲層
１３ 上部シリコン層
１４ 通気孔
１５ キャビティ
１６ エッジ
１７ エピタキシャルシリコン層
１８ 圧電抵抗
１９ 膜
３０ アイソレーションリング
３１ リングキャビティ
３２Ａ 酸化物支持リング
４０ 埋め込み部
４１ 基板コンタクト
４２ コンタクトアイソレーショントレンチ
４３ フィールドシリコン

Claims (14)

1. 基板と、カプセル化層と、少なくとも１つのキャビティと、少なくとも１つのシリコンプラグと、センサ素子とが設けられており、
   前記カプセル化層は少なくとも１つの通気孔を有しており、前記少なくとも１つのキャビティはカプセル化層と基板との間で規定され、該少なくとも１つのキャビティの上のカプセル化層部分によって膜が形成され、
   前記少なくとも１つのシリコンプラグはエピタキシャルでデポジットされて前記少なくとも１つの通気孔各々を充填し、
   前記センサ素子は前記膜の上に配置されており、
   前記少なくとも１つの通気孔は少なくとも１つのテーパ状に形成された通気孔を有しており、該少なくとも１つのテーパ状に形成された通気孔は、上部シリコン層の最上部に位置する上部断面と前記キャビティに面した底部断面を有しており、前記上部断面の幅は前記底部断面の幅よりも大きく、前記上部断面は前記底部断面に平行であることを特徴とする、
   圧力センサ装置。
2. 前記センサ素子には上部容量コンタクトが設けられており、
   前記カプセル化層の上に底部容量コンタクトポストが配置されていて、該底部容量コンタクトポストは前記少なくとも１つのキャビティの下に配置された埋め込み部と電気的に結合されており、
   前記底部容量コンタクトポストの周囲にエッチングにより少なくとも１つのトレンチが形成されている、
   請求項１記載の装置。
3. 前記少なくとも１つのトレンチは、カプセル化層とは逆のドーピング型でドーピングされエピタキシャルでデポジットされたシリコンにより充填されている、請求項２記載の装置。
4. 前記少なくとも１つのトレンチは誘電体絶縁材料によって充填されている、請求項２記載の装置。
5. 前記埋め込み部は基板とは逆のドーピング型でドーピングされている、請求項２記載の装置。
6. 前記埋め込み部は基板から誘電的に絶縁されている、請求項２記載の装置。
7. 前記センサ素子には少なくとも１つのストレンゲージが含まれている、請求項１記載の装置。
8. 前記少なくとも１つのストレンゲージは、歪みに依存して抵抗値が変化する少なくとも１つの圧電抵抗である、請求項７記載の装置。
9. 前記少なくとも１つのキャビティはほぼ真空である、請求項１記載の装置。
10. 前記カプセル化層にはエピタキシャルにデポジットされたシリコンが含まれている、請求項１記載の装置。
11. 前記少なくとも１つのエピタキシャルにデポジットされたシリコンプラグは、エピタキシャルにデポジットされたカプセル化層とは逆のドーピング型でドーピングされている、請求項１０記載の装置。
12. 前記上部シリコン層の最上部は研磨された滑らかな表面をもつ、請求項１記載の装置。
13. 前記上部シリコン層の最上部の、研磨された滑らかな表面の上にＣＭＯＳデバイスが配置されている、請求項１２記載の装置。
14. 基板背面から少なくとも１つのキャビティへガスを通す通路が基板に設けられており、該通路によって背面側と少なくとも１つのキャビティとの間の圧力が等しくされ、前記センサ素子により、基板前面における第１の圧力と基板背面における第２の圧力との間の差分圧力が測定される、請求項１記載の装置。