JP2012154784A - 静電容量型圧力センサおよび静電容量型圧力センサの製造方法 - Google Patents

Abstract

【課題】低コスト化かつ小型化を実現できる静電容量型圧力センサを提供すること。
【解決手段】圧力センサ１は、内部に基準圧室８が形成されたシリコン基板２と、シリコン基板２の一部からなり、基準圧室８を区画するようにシリコン基板２の表層部に形成されたダイヤフラム９と、ダイヤフラム９の周囲を取り囲んでダイヤフラム９をシリコン基板２の他の残余部分１１から分離する分離絶縁層１０とを含んでいる。ダイヤフラム９には、基準圧室８に連通した貫通孔１２が形成されていて、貫通孔１２内には、充填体１４が配置されている。
【選択図】図３

Description

本発明は、静電容量型圧力センサおよびその製造方法に関する。

ＭＥＭＳ（Micro Electro Mechanical Systems）技術により製造される圧力センサは、たとえば、工業機械などに備えられる圧力センサや圧力スイッチなどに用いられている。
このような圧力センサは、たとえば、基板を部分的に薄く加工して形成されたダイヤフラムを受圧部として備え、ダイヤフラムが圧力を受けて変形するときに発生する応力や変位を検出する。

このような圧力センサとして、たとえば、２枚の基板を接合することで構成される圧力センサが知られている（たとえば、特許文献１参照）。
特許文献１に記載の圧力センサを製造するためには、まず、第１の基板の表面に、所定領域を取り囲むようにＬＯＣＯＳ酸化膜を形成し、このＬＯＣＯＳ酸化膜の表面に対して第２の基板を接合する。これにより、前記所定領域には、２枚の基板の間に空間が形成される。そして、第１の基板において、ＬＯＣＯＳ酸化膜が形成された表面とは反対側の表面を、ＬＯＣＯＳ酸化膜が露出するまで切削研磨する。この結果、第１の基板においてＬＯＣＯＳ酸化膜に取り囲まれた残存部分が、ダイヤフラムとなる。

第１の基板（ダイヤフラム部）と、第２の基板（ダイヤフラム部に対向する部分）との両方に電極を形成することで、静電容量型圧力センサが得られる。

特許第２８５０５５８号公報

前述の先行技術では、１つの圧力センサを製造するために２枚の基板が必要になるので、製造コストが高くなってしまう。また、この圧力センサは、基板２枚分の厚みに近い厚みを有することから、圧力センサ全体の嵩が大きくなってしまう。
また、１つの圧力センサを製造するために２枚の基板を用いる分だけ、圧力センサの製造工程数が増えてしまう。特に、２枚の基板で静電容量型圧力センサを製造するためには、ダイヤフラムを有する第１の基板と、空間を挟んでダイヤフラムに対向する部分を有する第２の基板との両方に電極を形成しなければならない。

本発明の目的は、低コスト化かつ小型化を実現できる静電容量型圧力センサを提供することである。
また、本発明の別の目的は、低コストかつ小型な静電容量型圧力センサを簡単に製造することができる静電容量型圧力センサの製造方法を提供することである。

前記の目的を達成するため、本発明の静電容量型圧力センサは、内部に基準圧室が形成された半導体基板と、前記半導体基板の一部からなり、前記基準圧室を区画するように前記半導体基板の表層部（表面付近の基板内領域）に形成され、前記基準圧室に連通した貫通孔が形成されたダイヤフラムと、前記貫通孔内に配置された埋め込み材と、前記ダイヤフラムの周囲を取り囲み、当該ダイヤフラムを前記半導体基板の他の部分から分離する分離絶縁層とを含む。

この構成によれば、１枚の半導体基板において、その内部に基準圧室（空間）が形成されているともに、この半導体基板の一部でダイヤフラムが形成されている。そのため、２枚の半導体基板を接合することによって基準圧室およびダイヤフラムを形成する必要がないから、コストを低くすることができる。
また、１枚の半導体基板によって静電容量型圧力センサが構成されることから、２枚の半導体基板を接合することで静電容量型圧力センサを構成する場合に比べて、静電容量型圧力センサを小型にすることができる。

また、基準圧室を区画するダイヤフラムにおいて基準圧室に連通した貫通孔が、埋め込み材によって塞がれているので、基準圧室を密閉することができる。これにより、基準圧室内の圧力を基準圧力としておけば、ダイヤフラムが受ける圧力を基準圧力に対する相対的な圧力として検出することができる。より具体的には、ダイヤフラムは、基準圧室側の圧力と、基準圧室とは反対側の圧力との差に応じて変形する。これにより、ダイヤフラムと、基準圧室の底面との間の距離が変化する。その結果、ダイヤフラムと、基準圧室の底面との間の静電容量が変化する。この静電容量を検出することによって、ダイヤフラムが受ける圧力を検出できる。

また、分離絶縁層が、ダイヤフラムの周囲を取り囲み、当該ダイヤフラムを半導体基板の他の部分から分離している。これにより、ダイヤフラムと半導体基板の他の部分とが絶縁されているから、ダイヤフラムと基準圧室の底面を区画する部分の半導体基板とによって、キャパシタ構造を形成できる。また、ダイヤフラムが分離絶縁層によって区画されることから、ダイヤフラムを、狙った寸法で精度良く形成することができる。そのため、静電容量型圧力センサの感度のばらつきを抑えることができる。

静電容量型圧力センサは、前記ダイヤフラムに接続された第１配線と、前記半導体基板において前記分離絶縁層によって前記ダイヤフラムから絶縁された部分に接続された第２配線とをさらに含むことが好ましい。これにより、同一の半導体基板における当該部分およびダイヤフラムのそれぞれを電極とする簡素な構成の静電容量型圧力センサを提供することができる。

前記分離絶縁層が、前記基準圧室の底面よりも浅い位置まで前記半導体基板内に延びており、前記基準圧室よりも狭い領域を区画していることが好ましい。換言すれば、基準圧室が分離絶縁層よりも広い領域にわたって形成されていることが好ましい。これにより、分離絶縁層の外周領域（ダイヤフラムとは反対側の外側領域）が、ダイヤフラムと略等しい膜厚を有する外周膜状部となる。したがって、ダイヤフラム、分離絶縁層および外周膜状部を含む可動膜が形成される。ダイヤフラムの両表面間に圧力差が生じると、可動膜全体が変形する。ダイヤフラムは可動膜の中央領域に位置にしているので、その変位量が大きくなる。これにより、微小な圧力変動に対するダイヤフラムの応答性が良くなるから、静電容量型圧力センサの感度が向上できる。

静電容量型圧力センサは、前記半導体基板に形成された集積回路デバイスを有する集積回路部をさらに含むことが好ましい。これにより、静電容量型圧力センサおよび集積回路部を同一の半導体基板に形成することができる。
また、本発明の静電容量型圧力センサの製造方法は、半導体基板において、前記半導体基板の表面の所定の領域を取り囲む環状トレンチを形成するトレンチ形成工程と、前記環状トレンチに分離絶縁層を埋め込むトレンチ埋め込み工程と、前記所定の領域に所定の深さの孔を形成する工程と、前記孔内にエッチング剤を導入して前記孔の下の基板材料をエッチングすることにより、前記孔の下方に基準圧室を形成し、前記基準圧室の上方にダイヤフラムを形成するエッチング工程と、前記孔内に埋め込み材を配置する工程とを含む。

この方法により、前述の構成の圧力センサが得られる。そして、この方法によれば、エッチング工程において、半導体基板で環状トレンチの分離絶縁層に取り囲まれた所定の領域の孔内にエッチング剤を導入して孔の下の基板材料をエッチングすると、半導体基板では、孔の下方に基準圧室が形成される。その一方で、基準圧室の上方にダイヤフラムが形成される。この際、分離絶縁層がダイヤフラムの周囲を取り囲むので、ダイヤフラムが分離絶縁層によって区画されることから、ダイヤフラムを、狙った寸法で精度良く形成することができる。そのため、感度の向上を図れるとともに感度のばらつきを抑えることができる静電容量型圧力センサを簡単に製造することができる。また、分離絶縁層が、ダイヤフラムを半導体基板の他の部分から分離することで、ダイヤフラムと当該部分とが絶縁されるから、ダイヤフラムと基準圧室の底面を区画する部分の半導体基板とによって、キャパシタ構造を形成できる。

また、この方法によれば、２枚の半導体基板を接合しなくても、半導体基板を１枚だけ用いた少ない工程で基準圧室およびダイヤフラムを形成することができるので、低コストかつ小型な静電容量型圧力センサを簡単に製造することができる。
また、孔内に埋め込み材を配置することによって、孔の下の基準圧室を密閉することができる。これにより、完成した静電容量型圧力センサは、基準圧室内の圧力を基準圧力としておくことにより、ダイヤフラムが受ける圧力を基準圧力に対する相対的な圧力として検出することができる。より具体的には、ダイヤフラムは、基準圧室側の圧力と、基準圧室とは反対側の圧力との差に応じて変形する。これにより、ダイヤフラムと、基準圧室の底面との間の距離が変化する。その結果、ダイヤフラムと、基準圧室の底面との間の静電容量が変化する。この静電容量を検出することによって、ダイヤフラムが受ける圧力を検出できる。

前記トレンチ形成工程は、前記環状トレンチを、前記半導体基板において前記基準圧室の底面となる予定の部分より浅くなるように形成する工程を含み、前記エッチング工程は、前記基準圧室が前記環状トレンチの下方で前記環状トレンチよりも広い領域に至るように、前記孔の下の基板材料を等方性エッチングする工程を含むことが好ましい。
この場合、静電容量型圧力センサが完成すると、環状トレンチに埋め込まれた分離絶縁層が、基準圧室の底面よりも浅い位置まで半導体基板内に延びて、基準圧室よりも狭い領域を区画する。換言すれば、基準圧室は、分離絶縁層よりも広い領域にわたって形成される。その結果、分離絶縁層の外周領域に外周膜が形成されるので、ダイヤフラム、分離絶縁層および外周膜を含む可動膜が形成される。この可動膜はダイヤフラムよりも大きく、ダイヤフラムをその中央領域に有することになる。したがって、分離絶縁層に区画されたダイヤフラムの変位量が大きくなるので、その分、微小な圧力変動に対するダイヤフラムの応答性が良くなる。そのため、静電容量型圧力センサの感度を向上できる。

本発明の静電容量型圧力センサの製造方法は、前記ダイヤフラムに第１配線を接続する工程と、前記半導体基板において前記分離絶縁層によって前記ダイヤフラムから絶縁された部分に第２配線を接続する工程とをさらに含むことが好ましい。これにより、同一の半導体基板における当該部分およびダイヤフラムのそれぞれを電極とする簡素な構成の静電容量型圧力センサを簡単に製造することができる。

前記エッチング工程は、前記孔の側壁に側壁絶縁層を形成する工程と、前記孔内にエッチング剤を導入して前記半導体基板の材料を等方性エッチングする工程とを含むことが好ましい。
孔の側壁に側壁絶縁層が予め形成されるので、孔内に導入されるエッチング剤が孔の側壁（ダイヤフラム部分）をエッチングしてしまうことを防止できる。

本発明の静電容量型圧力センサの製造方法は、前記半導体基板において前記基準圧室が形成される領域以外の領域に集積回路デバイスを形成する工程をさらに含むことが好ましい。これにより、静電容量型圧力センサおよび集積回路部を同一基板に形成することができる。圧力センサ部および集積回路部は、少なくとも一部の製造工程が共有されることが好ましい。たとえば、コンタクト孔形成工程や、配線工程は、圧力センサ部および集積回路部に対して同時に行われる。

図１は、本発明の一実施形態に係る圧力センサの製造過程で用いられるシリコン基板の概略平面図である。 図２は、圧力センサの拡大平面図である。 図３（ａ）は、図２の切断面線Ａ−Ａにおける断面図であり、図３（ｂ）は、図２の集積回路領域における圧力センサの要部断面図である。 図４Ａ（ａ）は、図２および図３に示す圧力センサの製造工程を示す模式的な断面図であって、図３（ａ）と同じ位置での切断面を示し、図４Ａ（ｂ）は、図４Ａ（ａ）と同じ時点における、図３（ｂ）と同じ位置での切断面を示す。 図４Ｂ（ａ）は、図４Ａ（ａ）の次の工程を示す模式的な断面図であり、図４Ｂ（ｂ）は、図４Ｂ（ａ）の状態における平面図であり、図４Ｂ（ｃ）は、図４Ｂ（ａ）と同じ時点における、図３（ｂ）と同じ位置での切断面を示す。 図４Ｃ（ａ）は、図４Ｂ（ａ）の次の工程を示す模式的な断面図であり、図４Ｃ（ｂ）は、図４Ｃ（ａ）の状態における平面図である。 図４Ｄは、図４Ｃ（ａ）の次の工程を示す模式的な断面図である。 図４Ｅ（ａ）は、図４Ｄの次の工程を示す模式的な断面図であり、図４Ｅ（ｂ）は、図４Ｅ（ａ）の状態における平面図である。 図４Ｆ（ａ）は、図４Ｅ（ａ）の次の工程を示す模式的な断面図であり、図４Ｆ（ｂ）は、図４Ｆ（ａ）と同じ時点における、図３（ｂ）と同じ位置での切断面を示す。 図４Ｇ（ａ）は、図４Ｆ（ａ）の次の工程を示す模式的な断面図であり、図４Ｇ（ｂ）は、図４Ｇ（ａ）と同じ時点における、図３（ｂ）と同じ位置での切断面を示す。 図４Ｈ（ａ）は、図４Ｇ（ａ）の次の工程を示す模式的な断面図であり、図４Ｈ（ｂ）は、図４Ｈ（ａ）と同じ時点における、図３（ｂ）と同じ位置での切断面を示す。 図４Ｉ（ａ）は、図４Ｈ（ａ）の次の工程を示す模式的な断面図であり、図４Ｉ（ｂ）は、図４Ｉ（ａ）と同じ時点における、図３（ｂ）と同じ位置での切断面を示す。 図４Ｊ（ａ）は、図４Ｉ（ａ）の次の工程を示す模式的な断面図であり、図４Ｊ（ｂ）は、図４Ｊ（ａ）と同じ時点における、図３（ｂ）と同じ位置での切断面を示す。 図４Ｋ（ａ）は、図４Ｊ（ａ）の次の工程を示す模式的な断面図であり、図４Ｋ（ｂ）は、図４Ｋ（ａ）と同じ時点における、図３（ｂ）と同じ位置での切断面を示す。 図４Ｌは、図４Ｋ（ｂ）の次の工程を示す模式的な断面図である。 図４Ｍ（ａ）は、図４Ｌの次の工程を示す、図３（ａ）と同じ位置での切断面を示し、図４Ｍ（ｂ）は、図４Ｍ（ａ）と同じ時点における、図３（ｂ）と同じ位置での切断面を示す。 図４Ｎは、図４Ｍ（ｂ）の次の工程を示す模式的な断面図である。 図４Ｏ（ａ）は、図４Ｎの次の工程を示す、図３（ａ）と同じ位置での切断面を示し、図４Ｏ（ｂ）は、図４Ｏ（ａ）と同じ時点における、図３（ｂ）と同じ位置での切断面を示す。

以下では、本発明の実施形態を、添付図面を参照して詳細に説明する。
図１は、本発明の一実施形態に係る圧力センサの製造過程で用いられるシリコン基板の概略平面図である。
１枚の低抵抗のシリコン基板２（半導体基板）上に、多数の圧力センサ１が一括して形成される。圧力センサ１は、シリコン基板２に規則的に配列された複数の矩形領域３にそれぞれ形成される。図１の例では、各矩形領域３は、平面視略正方形状であり、互いに間隔を開けて行列状に配列されている。矩形領域３の形状はこれに限るものではなく、たとえば略長方形状であってもよい。低抵抗のシリコン基板２は、具体的には、Ｐ型またはＮ型の不純物を添加しながら結晶成長させたシリコンからなる。シリコン基板２は、たとえば、比抵抗が５〜２５ｍΩ・ｃｍのものであることが好ましい。

図２は、圧力センサの拡大平面図である。図３（ａ）は、図２の切断面線Ａ−Ａにおける断面図であり、図３（ｂ）は、図２の集積回路領域における圧力センサの要部断面図である。
図３（ａ）に示すように、個々の圧力センサ１は、矩形領域３に相当する大きさのシリコン基板２を含んでいる。シリコン基板２の表面４は、被覆層５で被覆されている。さらに、被覆層５の表面には、絶縁層６が形成されている。被覆層５および絶縁層６は、たとえば、いずれも、酸化シリコン（ＳｉＯ_２）からなる。シリコン基板２の裏面７は、露出面である。

シリコン基板２の内部には、基準圧室８が形成されている。基準圧室８は、この実施形態では、シリコン基板２の表面４および裏面７に平行に広がり、かつ上下方向（シリコン基板２の厚さ方向）の高さが低い扁平な空洞（扁平空間）である。つまり、基準圧室８は、表面４および裏面７に平行な方向における寸法が、高さ方向寸法よりも大きくなっている。基準圧室８は、各圧力センサ１に１つずつ形成されている。基準圧室８は、この実施形態では、平面視円形状（立体的には、円筒状）に形成されている。

基準圧室８がシリコン基板２内に形成されていることによって、シリコン基板２の表面４側は、基準圧室８と対向する部分が残余部分よりも薄膜化されている。これにより、シリコン基板２は、基準圧室８に対して表面４側に、平面視円形状のダイヤフラム９を有している。ダイヤフラム９は、基準圧室８との対向方向（シリコン基板２の厚さ方向）に変位可能な薄膜である。ダイヤフラム９は、シリコン基板２の一部であり、基準圧室８を上から区画するようにシリコン基板２の表層部に形成されている。

ダイヤフラム９の直径は、基準圧室８の直径より小さく、この実施形態では、５００〜６００μｍである。また、ダイヤフラム９の厚みは、たとえば、０．５〜１．５μｍである。ただし、図３（ａ）では、構造を明瞭に表すために、ダイヤフラム９の厚みを誇張して描いてある。ダイヤフラム９は、シリコン基板２における他の部分（残余部分１１という。）に一体的に支持されている。この実施形態では、ダイヤフラム９は、平面視において矩形領域３の略中央に配置されている（図２参照）。

シリコン基板２には、ダイヤフラム９の周囲を取り囲む分離絶縁層１０が形成されている。
分離絶縁層１０は、平面視でダイヤフラム９を区画する円環状の縦壁である。分離絶縁層１０の内周縁とダイヤフラム９の輪郭Ｌとは一致している（図２参照）。
分離絶縁層１０は、シリコン基板２の表面４の被覆層５から連続して、基準圧室８の底面よりも浅い位置（基準圧室８の天面から下側へ少しはみ出た位置）までシリコン基板２内に延びている。分離絶縁層１０は、シリコン基板２の厚さ方向に対する直交方向において、基準圧室８よりも狭い領域を区画している。換言すれば、基準圧室８が分離絶縁層１０よりも広い領域にわたって形成されている。これにより、分離絶縁層１０の外周領域（ダイヤフラム９とは反対側の外側領域）が、ダイヤフラム９と略等しい膜厚を有する外周膜状部２２となる。したがって、ダイヤフラム９、分離絶縁層１０および外周膜状部２２を含む可動膜２３が構成されている。可動膜２３は、ダイヤフラム９と略等しい膜厚を有する薄膜である。可動膜２３は、全体が基準圧室８との対向方向に変位可能である。ダイヤフラム９は、可動膜２３の中央領域に位置にしているので、ダイヤフラム９の変位量は可動膜２３の中で最も大きい。

シリコン基板２の厚さ方向におけるダイヤフラム９の下側に基準圧室８が存在し、当該厚さ方向に直交する方向におけるダイヤフラム９の外側に分離絶縁層１０が存在している。これにより、ダイヤフラム９は、シリコン基板２における他の部分（残余部分１１）から絶縁分離されている。
ダイヤフラム９には、平面視円形の貫通孔１２が、ダイヤフラム９の輪郭Ｌ（換言すれば、分離絶縁層１０の内周縁）よりも内側の全域にわたって、所定の等間隔を隔てて多数形成されている（図２参照）。この実施形態では、複数の貫通孔１２は、平面視において規則配列されている。全ての貫通孔１２は、シリコン基板２における表面４の被覆層５と基準圧室８との間の部分（被覆層５も含む）を貫通し、基準圧室８に連通している。各貫通孔１２の直径は、この実施形態では、たとえば、０．５〜１μｍである。また、各貫通孔１２の深さは、この実施形態では、たとえば、３〜５μｍである。

貫通孔１２の内壁面は、酸化シリコン（ＳｉＯ_２）からなる保護薄膜１３（側壁絶縁層）で被覆されている。全ての貫通孔１２において、保護薄膜１３の内側にはＣＶＤ（Chemical Vapor Deposition：化学的気相成長）法によって形成された酸化シリコン（ＳｉＯ_２）からなる酸化膜が充填されて埋め込まれている。これにより、全ての貫通孔１２が酸化膜の充填体１４（埋め込み材）により閉塞されていて、貫通孔１２の下方の基準圧室８は、その内部圧力が圧力検出の際の基準とされる基準圧室として密閉されている。基準圧室８は、この実施形態では、減圧状態（たとえば、１Ｔｏｒｒ程度）に保持されている。貫通孔１２に充填された酸化膜は、貫通孔１２の各上方部において各貫通孔１２を閉塞する充填体１４をなしている。被覆膜１５は、酸化膜であり、図３（ａ）に示すように基準圧室８の内壁下部を被覆している。

個々の圧力センサ１において、ダイヤフラム９には、第１金属配線１６（第１配線）が接続され、シリコン基板２において分離絶縁層１０によってダイヤフラム９から絶縁分離された残余部分１１には、第２金属配線１７（第２配線）が接続されている。第１金属配線１６および第２金属配線１７は、この実施形態ではアルミニウム（Ａｌ）からなり、絶縁層６上に設けられている。第１金属配線１６は、絶縁層６および被覆層５を貫通して、ダイヤフラム９に接続されている。第２金属配線１７は、絶縁層６および被覆層５を貫通して、残余部分１１に接続されている。

図２に示すように、第１金属配線１６には、第１金属端子１８が接続されており、第２金属配線１７には、第２金属端子１９が接続されている。第１金属端子１８および第２金属端子１９は、この実施形態ではアルミニウム（Ａｌ）からなり、絶縁層６上に形成されている（図３（ａ）参照）。第１金属端子１８は、平面視において、矩形領域３の四隅のいずれかに配置されている。第２金属端子１９は、矩形領域３の一辺の長手方向略中央位置の近傍に配置されている。

第１金属配線１６は、ダイヤフラム９の径方向に沿って直線状に延び、矩形領域３の外周縁の周辺で略直角に折れ曲って、矩形領域３の外周縁に沿って直線状に延びて、第１金属端子１８に接続されている。第２金属配線１７は、ダイヤフラム９の径方向に沿って直線状に延びて、第２金属端子１９に接続されている。
図３（ａ）に示すように、第１金属配線１６、第２金属配線１７、第１金属端子１８および第２金属端子１９は、窒化シリコン（ＳｉＮ）からなるパッシベーション膜２０により被覆されている。ただし、第１金属端子１８は、図３（ａ）の切断面には表れていない。パッシベーション膜２０には、第１金属端子１８および第２金属端子１９をそれぞれパッドとして露出させる開口２１が形成されている。図２では、パッシベーション膜２０の図示が省略されている。

この圧力センサ１では、ダイヤフラム９が可動電極となって、残余部分１１において、基準圧室８を挟んでダイヤフラム９に下から対向する部分が固定電極１１Ａとなるキャパシタ構造（コンデンサ）が構成されている。そして、第１金属端子１８および第２金属端子１９のそれぞれにバイアス電圧が与えられ、可動電極（ダイヤフラム９）と固定電極１１Ａとの電位差が一定になっている。ここで、ダイヤフラム９がシリコン基板２の表面４側から圧力（たとえば、気体圧力）を受けると、基準圧室８の内部と外部との間（ダイヤフラム９の両表面間）に差圧が生じることによって、ダイヤフラム９を含む可動膜２３全体がシリコン基板２の厚さ方向に変位する。この際、可動膜２３では、その中央領域にあるダイヤフラム９が最も大きく変位する（撓む）。これに伴い、ダイヤフラム９と固定電極１１Ａとの間隔（基準圧室８の深さ）が変化し、ダイヤフラム９と固定電極１１Ａとの間の静電容量が変化する。この静電容量の変化に基づいて、圧力センサ１に生じた圧力の大きさを検出することができる。つまり、この圧力センサ１は、静電容量型圧力センサである。

図２を参照して、シリコン基板２の各矩形領域３において、その外周縁（詳しくは、第１金属配線１６において矩形領域３の外周縁に沿って直線状に延びている部分）とダイヤフラム９との間には、集積回路領域２７（２点鎖線で囲まれた領域）が設けられている。集積回路領域２７は、平面視でダイヤフラム９を取り囲む略矩形の環状領域である。集積回路領域２７には、トランジスタや抵抗その他の集積回路デバイス（機能素子）を含む集積回路部２８が形成されている。すなわち、この圧力センサ１は、ダイヤフラム９等が形成されたシリコン基板２上に形成された集積回路部２８を含んでいる。

具体的には、図３（ｂ）に示すように、集積回路領域２７は、ＬＯＣＯＳ層２９によってシリコン基板２の他の領域から絶縁分離されている。集積回路領域２７におけるシリコン基板２の表層部には、ソース３０とドレイン３１とが形成されており、シリコン基板２の表面４において集積回路領域２７に相当する部分には、ゲート酸化膜３２が、ソース３０とドレイン３１とに跨って形成されている。ゲート酸化膜３２上には、ゲート電極３３が、ソース３０とドレイン３１との間の部分（チャンネルが形成される部分）と対向するように形成されている。ＬＯＣＯＳ層２９およびゲート酸化膜３２の上には、ゲート電極３３を覆うように、絶縁層６が形成されている。

そして、絶縁層６の表面には、ソース側金属配線３５と、ドレイン側金属配線３６とが設けられている。ソース側金属配線３５は、絶縁層６およびゲート酸化膜３２を貫通してソース３０に接続されている。ドレイン側金属配線３６は、絶縁層６およびゲート酸化膜３２を貫通してドレイン３１に接続されている。
絶縁層６の表面には、ソース側金属配線３５およびドレイン側金属配線３６を覆うように、パッシベーション膜２０が形成されている。ここでは、集積回路領域２７に配置された構成要素群を集積回路部２８と呼ぶ。

図４Ａ〜図４Ｏは、図２および図３に示す圧力センサの製造工程を示す。図４Ａ〜図４Ｏのそれぞれにおいて、断面図が２つ示されている場合、上側の断面図は、図３（ａ）と同じ位置での切断面を示し、下側の断面図は、図３（ｂ）と同じ位置での切断面を示す。
圧力センサ１を製造するには、図４Ａに示すように、シリコン基板２（ウエハ）が準備される。この時点でのシリコン基板２の厚さは、この実施形態では、約３００μｍである。具体的には、直径が６インチで厚さが約６２５μｍのシリコン基板２、または、直径が８インチで厚さが約７２５μｍのシリコン基板２のいずれかを選択して、３００μｍまで薄くした後の状態が、図４Ａに示されている。

次いで、熱酸化法またはＣＶＤ法により、シリコン基板２の表面４に、酸化シリコン（ＳｉＯ_２）からなる被覆層５が形成され、フォトリソグラフィにより、被覆層５上に、図示しないレジストパターンが形成される。このレジストパターンは、分離絶縁層１０（図２および図３（ａ）参照）に対応した円環状の開口を有している。
次いで、このレジストパターン（図示せず）をマスクとするプラズマエッチングにより、被覆層５が選択的に除去される。図４Ｂでは、プラズマエッチングが終了した状態が示されており、被覆層５には、円環状の開口４１が形成されている。

次いで、被覆層５をマスクとする異方性のディープＲＩＥ（Reactive Ion Etching：反応性イオンエッチング）により、シリコン基板２が掘り下げられ、図４Ｃに示すように、環状トレンチ４２が形成される。環状トレンチ４２は、円環状の縦溝である。環状トレンチ４２は、シリコン基板２の表面４において貫通孔１２（図２および図３（ａ）参照）が形成される予定の所定の領域を取り囲むように形成される。さらに、環状トレンチ４２は、シリコン基板２において基準圧室８の底面となる予定の部分（図３（ａ）参照）より浅くなるように形成される。

次いで、図４Ｄに示すように、ＣＶＤ法により、環状トレンチ４２が、酸化膜で埋め尽くされる。環状トレンチ４２内にある酸化膜が、前述した分離絶縁層１０である。つまり、この工程において、環状トレンチ４２に分離絶縁層１０が埋め込まれる。この際、環状トレンチ４２から酸化膜がはみ出ることによって、被覆層５の表面に凹凸ができるが、レジストエッチバック法により、被覆層５の表面が平坦化される。

次いで、図４Ｅ（ａ）に示すように、フォトリソグラフィにより、被覆層５上に、レジストパターン４５が形成される。レジストパターン４５は、複数の貫通孔１２（図２および図３（ａ）参照）に対応した複数の開口４６を有している。貫通孔１２の断面を円形に形成するときには、それに応じて、開口４６は円形に形成される。各開口４６の直径は、貫通孔１２と同様に、約０．５〜１μｍである。平面視において、全ての開口４６は、環状トレンチ４２（分離絶縁層１０）の内側に形成される（図４Ｅ（ｂ）参照）。

次いで、レジストパターン４５をマスクとするプラズマエッチングにより、被覆層５が選択的に除去される。これにより、被覆層５に、貫通孔１２に対応した開口が形成される。図４Ｅでは、プラズマエッチングが終了した状態が示されている。
次いで、レジストパターン４５をマスクとする異方性のディープＲＩＥにより、シリコン基板２が掘り下げられる。

これにより、図４Ｆ（ａ）に示すように、シリコン基板２においてレジストパターン４５の各開口４６（換言すれば、被覆層５において選択的に除去された部分）に一致する位置に貫通孔１２が形成される。開口４６が円形であれば、表面４の被覆層５から所定の深さで下方に延びる円柱凹状をなす貫通孔１２が形成される。各貫通孔１２の底面は、環状トレンチ４２（分離絶縁層１０）の底面とほぼ同じ深さの位置にある。これらの貫通孔１２は、環状トレンチ４２（分離絶縁層１０）に囲まれた所定の領域に形成される。貫通孔１２の形成の際、レジストパターン４５が同時にエッチングされて薄膜化されていく。貫通孔１２の形成後には、レジストパターン４５の残った部分が剥離される。

ここで、貫通孔１２の形成のための深掘りＲＩＥは、いわゆるボッシュプロセスで行ってもよい。ボッシュプロセスでは、ＳＦ_６（六フッ化硫黄）を使用してシリコン基板２をエッチングする工程と、Ｃ_４Ｆ_８（パーフルオロシクロブタン）を使用してエッチング面に保護膜を形成する工程とが交互に繰り返される。これにより、高いアスペクト比でシリコン基板２をエッチングすることができる。

次いで、図４Ｇ（ａ）に示すように、熱酸化法またはＣＶＤ法により、シリコン基板２において各貫通孔１２を区画する内面全域（つまり、貫通孔１２の円周面および底面）および被覆層５の表面に、酸化シリコン（ＳｉＯ_２）からなる保護薄膜１３が形成される。保護薄膜１３の厚さは、貫通孔１２の側壁で約１０００〜２０００Åである。この時点では、各貫通孔１２内における保護薄膜１３は、貫通孔１２の側壁を覆う筒状（具体的には、円筒状）であって、貫通孔１２の下端に底面部分を有している。

次いで、図４Ｈ（ａ）に示すように、ＲＩＥにより、保護薄膜１３における貫通孔１２の底面上の部分（円筒状の保護薄膜１３における底面部分）と被覆層５の表面上の部分とが除去される。これにより、貫通孔１２の底面からシリコン基板２の結晶面が露出する。
次いで、図４Ｉ（ａ）に示すように、シリコン基板２の表面４側から各貫通孔１２内にエッチング剤が導入される（等方性エッチング）。たとえば、プラズマエッチング等のドライエッチングを適用する場合にはエッチングガスが貫通孔１２に導入される。また、ウェットエッチングを適用する場合にはエッチング液が貫通孔１２に導入される。これにより、被覆層５と各貫通孔１２の内側面の保護薄膜１３とをマスクとして、シリコン基板２における各貫通孔１２の下（厳密には、各貫通孔１２の底の周囲）の基板材料が等方的にエッチングされる。具体的には、各貫通孔１２の底を起点として、シリコン基板２が、その厚さ方向と、厚さ方向に直交する方向とにエッチングされる。さらに、シリコン基板２では、環状トレンチ４２（分離絶縁層１０）の下方側において、環状トレンチ４２より広い領域がエッチングされる。

そして、等方性エッチングの結果、シリコン基板２の内部において、各貫通孔１２の下方（各貫通孔１２の底の周囲）には、各貫通孔１２に連通する基準圧室８（扁平空間）が形成される。同時に、基準圧室８の上方にダイヤフラム９が形成される。詳しくは、基準圧室８は、環状トレンチ４２（分離絶縁層１０）の下方で環状トレンチ４２よりも広い領域に至るように形成される。その結果、前述した外周膜状部２２が形成され、外周膜状部２２、分離絶縁層１０およびダイヤフラム９によって、前述した可動膜２３が構成される。

ここで、エッチング液の導入量に応じて、基準圧室８の深さ（シリコン基板２の厚さ方向における寸法）を調整することができる。また、隣り合う貫通孔１２の間隔に応じて基準圧室８の深さを調整することもできる。この場合、たとえば、貫通孔１２の間隔が狭いと、比較的短時間のエッチングで隣接する貫通孔１２から広がった空間が連続して基準圧室８が形成される。したがって、基準圧室８の高さは比較的低くなる。一方、貫通孔１２の間隔が広いと、隣接する貫通孔１２から広がる空間がつながるまでに比較的長時間エッチングしなければならない。それに応じて、基準圧室８の高さが高くなる。

このように基準圧室８の深さを調整することで、ダイヤフラム９（可動電極）と残余部分１１（固定電極１１Ａ）との間隔を制御でき、これに応じて、圧力センサ１（図３（ａ）参照）の感度を調整できる。
また、等方性エッチングの結果、各貫通孔１２の底の周囲の基板材料がエッチングされる。これにより、基準圧室８が完成した状態で、各貫通孔１２の内壁に形成された筒状の保護薄膜１３の底側の部分は、ダイヤフラム９から基準圧室８内に突出し、基準圧室８の底面に対して、所定の間隔を隔てて上から対向している。また、分離絶縁層１０の下端部も、ダイヤフラム９から基準圧室８内に突出し、基準圧室８の底面に対して、所定の間隔を隔てて上から対向している。そのため、基準圧室８は、完全な円筒形状ではなく、その天面部分において、各貫通孔１２および分離絶縁層１０の位置で内側（下側）に凹んでいる。

そして、図４Ｊ（ａ）に示すように、ＣＶＤ法により、各貫通孔１２を酸化膜で埋め尽くして閉塞する。より詳細には、貫通孔１２の円周面にある保護薄膜１３の内側部分における上方部に、貫通孔１２を閉塞するように酸化膜が形成される。この酸化膜が、前述した充填体１４である。つまり、この工程では、各貫通孔１２内に充填体１４が配置される。各貫通孔１２が閉塞されることによって、基準圧室８が真空状態で密閉される。また、この際、貫通孔１２から酸化膜がはみ出ることによって、被覆層５の表面に凹凸ができるが、レジストエッチバック法により、被覆層５の表面が平坦化される。貫通孔１２が大径であるほど、被覆層５の表面に大きな凹凸ができやすい。

貫通孔１２を閉塞するための酸化膜は、貫通孔１２内だけにとどまらず、前述した被覆膜１５として、充填体１４に連続して、貫通孔１２の底から基準圧室８内に至り、基準圧室８の内壁面の下部を被覆する。基準圧室８の深さは、たとえば２〜３μｍであるから、被覆膜１５によって基準圧室８が埋まってしまうことはない。なお、貫通孔１２の直径が小さい程、貫通孔１２が速やかに閉塞されるから、被覆膜１５が薄くなる。

次に、集積回路領域２７に集積回路部２８（図３（ｂ）参照）を形成する工程が実施される。集積回路領域２７は、シリコン基板２において基準圧室８およびダイヤフラム９が形成される領域以外の領域である。
まず、図４Ｋに示すように、シリコン基板２の被覆層５の表面に、窒化シリコン（ＳｉＮ）からなる窒化膜４８が形成される。

次いで、図４Ｌに示すように、所定パターンのマスク（図示せず）を介したプラズマエッチングにより、窒化膜４８が選択的に除去される。その結果、集積回路領域２７になる予定の部分にだけ、窒化膜４８が残る。
次いで、残った窒化膜４８をマスクにして、その周囲のシリコン基板２の表面部を酸化して窒化膜４８の周りにＬＯＣＯＳ層２９を形成する。その後、窒化膜４８およびその下の被覆層５を除去して、前述したゲート酸化膜３２をたとえば熱酸化法によって新たに形成する。ゲート酸化膜３２が形成された状態が、図４Ｍ（ｂ）に示されている。シリコン基板２においてゲート酸化膜３２が形成された領域（ＬＯＣＯＳ層２９によって分離された領域）が、集積回路領域２７となる。

次いで、集積回路領域２７内のゲート酸化膜３２上にポリシリコン膜が堆積される。このポリシリコン膜を、フォトリソグラフィによってパターニングすることにより、図４Ｎに示すように、ゲート酸化膜３２上にゲート電極３３が形成される。
次いで、図４Ｏ（ｂ）に示すように、シリコン基板２の表面上に、レジストパターン５１が形成される。レジストパターン５１は、集積回路領域２７に対応した１つの開口５２を有している。そして、シリコン基板２の表層部に、レジストパターン５１およびゲート電極３３をマスクとして、不純物（たとえば、砒素（Ａｓ）イオン）が注入される。これにより、集積回路領域２７におけるシリコン基板２の表層部には、ゲート電極３３を挟んで対向する領域にソース３０とドレイン３１とが形成される。

レジストパターン５１が除去された後、ＣＶＤ法によって、シリコン基板２の表面を覆う絶縁層６が形成される。この絶縁層６は、具体的には、図４Ｏ（ａ）に示す被覆層５、ならびに、図４Ｏ（ｂ）に示すＬＯＣＯＳ層２９およびゲート酸化膜３２を覆うように形成される。
次いで、図３（ａ）に示すように、フォトリソグラフィにより、開口（コンタクトホール）５３が、絶縁層６および被覆層５を貫通するように形成される。コンタクトホール５３は、ダイヤフラム９の一部を露出させる位置に形成される。同時に、別のコンタクトホール５３が、絶縁層６および被覆層５を貫通するように形成される。このコンタクトホール５３は、残余部分１１の一部を露出させる位置に形成される。同時に、図３（ｂ）に示すように、ソース３０およびドレイン３１のためのコンタクトホール５４が形成される。コンタクトホール５４は、絶縁層６およびゲート酸化膜３２を貫通して、ソース３０およびドレイン３１の各一部を露出させるように形成される。なお、図示していないが、同じ工程において、ゲート電極３３につながるコンタクトホールが、絶縁層６を貫通するように形成される。

次いで、スパッタ法により、絶縁層６上に、アルミニウムが堆積され、アルミニウム堆積膜５５が形成される。アルミニウム堆積膜５５は、コンタクトホール５３，５４等を介して、ダイヤフラム９、残余部分１１、ソース３０、ドレイン３１およびゲート電極３３のそれぞれに接続される。
次いで、フォトリソグラフィにより、アルミニウム堆積膜５５上にレジストパターン（図示せず）が形成され、その後、このレジストパターンをマスクとするプラズマエッチングにより、アルミニウム堆積膜５５が選択的に除去される。これにより、第１金属配線１６、第２金属配線１７、第１金属端子１８および第２金属端子１９が同時に形成される（図２参照）。この際、第１金属配線１６は、対応するコンタクトホール５３を介してダイヤフラム９に接続され、第２金属配線１７は、対応するコンタクトホール５３を介して残余部分１１に接続される。同時に、集積回路部２８のソース３０、ドレイン３１およびゲート電極３３のそれぞれにつながる金属配線（前述したソース側金属配線３５やドレイン側金属配線３６等）や金属端子（図示せず）も形成される。その後、このレジストパターンは、剥離される。

次いで、ＣＶＤ法により、絶縁層６上に、パッシベーション膜２０が形成される。その後は、図３（ａ）に示すように、フォトリソグラフィおよびエッチングにより、パッシベーション膜２０に、第１金属端子１８および第２金属端子１９（集積回路部２８側の図示しない金属端子も含む）をそれぞれパッドとして露出させる開口２１が形成される。図３（ａ）では、第２金属端子１９を露出させる開口２１を示す。

また、フォトリソグラフィおよびエッチングにより、パッシベーション膜２０に、絶縁層６において全ての貫通孔１２を包囲する領域（つまり、ダイヤフラム９のほぼ全域）を露出させる開口５６が形成される。開口５６は、たとえば、平面視において基準圧室８と相似の形状である。
以上により、図２および図３に示す圧力センサ１が得られる。パッシベーション膜２０に開口５６を形成して開口５６からダイヤフラム９を露出させるのは、ダイヤフラム９を撓みやすくするためである。ダイヤフラム９上にパッシベーション膜２０が存在すると、ダイヤフラム９が撓みにくくなり、圧力センサ１の感度が下がる。

この実施形態では、エッチング工程（図４Ｇ〜図４Ｉ）において、シリコン基板２で環状トレンチ４２の分離絶縁層１０に取り囲まれた所定の領域の貫通孔１２内にエッチング剤を導入して貫通孔１２の下の基板材料をエッチングすると、シリコン基板２では、貫通孔１２の下方に基準圧室８が形成される。その一方で、基準圧室８の上方にダイヤフラム９が形成される（図４Ｉ参照）。この際、分離絶縁層１０がダイヤフラム９の周囲を取り囲むので、シリコン基板２の厚さ方向に直交する方向において、ダイヤフラム９が分離絶縁層１０によって区画されることから、ダイヤフラム９を、狙った寸法で精度良く形成することができる。そのため、感度の向上を図れるとともに感度のばらつきを抑えることができる圧力センサ１を簡単に製造することができる。また、分離絶縁層１０が、ダイヤフラム９をシリコン基板２の他の残余部分１１から分離することで、ダイヤフラム９と残余部分１１とが絶縁される。これにより、ダイヤフラム９と残余部分１１において基準圧室８の底面を区画する固定電極１１Ａとによって、キャパシタ構造を形成できる。

また、この方法によれば、２枚のシリコン基板２を接合しなくても、シリコン基板２を１枚だけ用いた少ない工程で基準圧室８およびダイヤフラム９を形成することができるので、低コストかつ小型な（薄い）圧力センサ１を簡単に製造することができる。特に、２枚のシリコン基板２を接合することで圧力センサ１を構成する場合には、２枚のシリコン基板２の接合部分においてリークが生じやすい。これに対して、本実施形態では、可動部品であるダイヤフラム９がシリコン基板２の一部であることから、基準圧室８は、リークが生じない密閉空間に維持できるので、信頼性の高い圧力センサ１を提供できる。

また、図４Ｊに示すように、貫通孔１２内に充填体１４を配置することによって、貫通孔１２の下の基準圧室８を密閉することができる。これにより、図３（ａ）に示すように、完成した圧力センサ１は、基準圧室８内の圧力を基準圧力としておくことにより、ダイヤフラム９が受ける圧力を基準圧力に対する相対的な圧力として検出することができる。
また、環状トレンチ４２に埋め込まれた分離絶縁層１０が、基準圧室８の底面よりも浅い位置までシリコン基板２内に延びて、基準圧室８よりも狭い領域を区画する。換言すれば、基準圧室８は、分離絶縁層１０よりも広い領域にわたって形成される。その結果、分離絶縁層１０の外周領域（ダイヤフラム９とは反対側の外側領域）に外周膜状部２２が形成されるので、ダイヤフラム９、分離絶縁層１０および外周膜状部２２を含む可動膜２３が形成される。この可動膜２３はダイヤフラム９よりも大きく、ダイヤフラム９をその中央領域に有することになる。したがって、分離絶縁層１０に区画されたダイヤフラム９の変位量が大きくなるので、その分、微小な圧力変動に対するダイヤフラム９の応答性が良くなる。そのため、圧力センサ１の感度を向上できる。

ここで、分離絶縁層１０の外側に一部の貫通孔１２が位置するように分離絶縁層１０をダイヤフラム９の円中心側へ寄せて形成すれば、ダイヤフラム９が一層撓みやすくなるので、圧力センサ１の感度を高めることができる。
また、ダイヤフラム９に第１金属配線１６を接続し、シリコン基板２において分離絶縁層１０によってダイヤフラム９から絶縁された残余部分１１に第２金属配線１７を接続することにより、残余部分１１の固定電極１１Ａおよびダイヤフラム９のそれぞれを電極とする簡素な構成の静電容量型圧力センサ１を簡単に製造することができる。

また、貫通孔１２の側壁に保護薄膜１３が予め形成されるので、エッチング工程で貫通孔１２内に導入されるエッチング剤が貫通孔１２の側壁（ダイヤフラム９となる部分）をエッチングしてしまうことを防止できる（図４Ｉ（ａ）参照）。
また、シリコン基板２において基準圧室８が形成される領域以外の集積回路領域２７に集積回路部２８を形成すれば、圧力センサ１および集積回路部２８を同一のシリコン基板２（厳密には、同一の矩形領域３）に形成することができる（図２および図３（ｂ）参照）。

特に、ダイヤフラム９を、シリコン基板２の一部を用いて構成していることから、シリコン基板２の表面４が平坦な状態を維持しつつ圧力センサ１を形成しているので、各矩形領域３の平坦な表面４においてダイヤフラム９以外の領域に、集積回路部２８を併せて形成することができる。これにより、圧力センサ１の本体部分（ダイヤフラム９が形成された部分）と集積回路部２８（ＬＳＩ）とを１チップで構成すること（１チップ化）が可能となる（図２参照）。

以上の実施形態では、ダイヤフラム９が、多数の貫通孔１２を有する薄い円板形状である例を示した。しかし、圧力センサ１の感度は、基準圧室８の寸法だけでなく、ダイヤフラム９の面積、厚さおよび形状に応じて変化し得る。
たとえば、ダイヤフラム９の形状に関し、四角形状（四隅が直角であってもよいし、丸められていてもよい）の方が、円形状よりも感度が高い。その理由として、四角形状の方が、四隅の分だけ円形状よりも面積が大きいことが挙げられる。ダイヤフラム９の面積が大きくなるほどダイヤフラム９が撓みやすくなり、その分、ダイヤフラム９と固定電極１１Ａとの間隔（基準圧室８の深さ）が変化しやすくなるので、圧力センサ１の感度が高くなる。

ただし、四角形状では、四隅において、局所的な力がかかりやすいことから、破損が生じやすい。逆に、円形状のダイヤフラム９では、このような破損は生じにくい。そのため、感度および耐久性のいずれに重点を置くかで、ダイヤフラム９の形状が適宜選択される。四隅の角部を丸めた四角形状とすれば、感度と耐久性との要求を両立できる。むろん、ダイヤフラム９を四角形状以外の多角形状に形成してもよい。

また、前述の実施形態では、圧力センサ１が作り込まれたシリコン基板２に集積回路部２８が形成されている例を示したが、シリコン基板２に集積回路部２８を形成しなくてもよい。
以上、本発明の実施形態を説明したが、その他、特許請求の範囲に記載された事項の範囲で種々の設計変更を施すことが可能である。

１ 圧力センサ
２ シリコン基板
４ 表面
８ 基準圧室
９ ダイヤフラム
１０ 分離絶縁層
１１ 残余部分
１２ 貫通孔
１３ 保護薄膜
１４ 充填体
１６ 第１金属配線
１７ 第２金属配線
２７ 集積回路領域
２８ 集積回路部
４２ 環状トレンチ

Claims (10)

1. 内部に基準圧室が形成された半導体基板と、
   前記半導体基板の一部からなり、前記基準圧室を区画するように前記半導体基板の表層部に形成され、前記基準圧室に連通した貫通孔が形成されたダイヤフラムと、
   前記貫通孔内に配置された埋め込み材と、
   前記ダイヤフラムの周囲を取り囲み、当該ダイヤフラムを前記半導体基板の他の部分から分離する分離絶縁層とを含む、静電容量型圧力センサ。
2. 前記ダイヤフラムに接続された第１配線と、
   前記半導体基板において前記分離絶縁層によって前記ダイヤフラムから絶縁された部分に接続された第２配線とをさらに含む、請求項１に記載の静電容量型圧力センサ。
3. 前記分離絶縁層が、前記基準圧室の底面よりも浅い位置まで前記半導体基板内に延びており、前記基準圧室よりも狭い領域を区画している、請求項１または２に記載の静電容量型圧力センサ。
4. 前記貫通孔の側壁を覆うように筒状に形成され、前記ダイヤフラムから前記基準圧室内に突出した側壁絶縁層をさらに含む、請求項１〜３のいずれか一項に記載の静電容量型圧力センサ。
5. 前記半導体基板に形成された集積回路デバイスを有する集積回路部をさらに含む、請求項１〜４のいずれか一項に記載の静電容量型圧力センサ。
6. 半導体基板において、前記半導体基板の表面の所定の領域を取り囲む環状トレンチを形成するトレンチ形成工程と、
   前記環状トレンチに分離絶縁層を埋め込むトレンチ埋め込み工程と、
   前記所定の領域に所定の深さの孔を形成する工程と、
   前記孔内にエッチング剤を導入して前記孔の下の基板材料をエッチングすることにより、前記孔の下方に基準圧室を形成し、前記基準圧室の上方にダイヤフラムを形成するエッチング工程と、
   前記孔内に埋め込み材を配置する工程とを含む、静電容量型圧力センサの製造方法。
7. 前記トレンチ形成工程は、前記環状トレンチを、前記半導体基板において前記基準圧室の底面となる予定の部分より浅くなるように形成する工程を含み、
   前記エッチング工程は、前記基準圧室が前記環状トレンチの下方で前記環状トレンチよりも広い領域に至るように、前記孔の下の基板材料を等方性エッチングする工程を含む、請求項６に記載の静電容量型圧力センサの製造方法。
8. 前記ダイヤフラムに第１配線を接続する工程と、
   前記半導体基板において前記分離絶縁層によって前記ダイヤフラムから絶縁された部分に第２配線を接続する工程とをさらに含む、請求項６または７に記載の静電容量型圧力センサの製造方法。
9. 前記エッチング工程は、
   前記孔の側壁に側壁絶縁層を形成する工程と、
   前記孔内にエッチング剤を導入して前記半導体基板の材料を等方性エッチングする工程とを含む、請求項６〜８のいずれか一項に記載の静電容量型圧力センサの製造方法。
10. 前記半導体基板において前記基準圧室が形成される領域以外の領域に集積回路デバイスを形成する工程をさらに含む、請求項６〜９のいずれか一項に記載の静電容量型圧力センサの製造方法。

Images