JP6142735B2

JP6142735B2 - 半導体圧力センサ

Info

Publication number: JP6142735B2
Application number: JP2013175443A
Authority: JP
Inventors: 渡辺　善文; 善文渡辺; 隆雄岩城; 直樹栫山; 久則与倉; 勝間田　卓; 卓勝間田
Original assignee: Denso Corp
Current assignee: Denso Corp
Priority date: 2013-08-27
Filing date: 2013-08-27
Publication date: 2017-06-07
Anticipated expiration: 2033-08-27
Also published as: JP2015045512A

Description

本発明は、圧力媒体が直接接触する半導体圧力センサに関する。

従来より、圧力媒体が直接接触する環境で使用されるセンサデバイスが、例えば特許文献１で提案されている。センサデバイスは、一方の基板と他方の基板とが接合されて構成されている。また、他方の基板は、局所的に肉厚の薄くなったダイヤフラムを有し、ダイヤフラムに形成された圧電素子を有している。

圧電素子は例えばｎ型の基板にイオン注入されたｐ＋型のゲージ領域として構成され、４つのゲージ抵抗がホイートストンブリッジ回路を構成するように形成されている。さらに、一方の基板は、ダイヤフラムに対応する部分に圧電素子を気密封止するための凹部を有している。そして、各基板が接合されることで圧電素子が各基板で囲まれた空間に封止されている。

特開２０１１−１９１２７３号公報

しかしながら、上記従来の技術では、ゲージ領域が形成された基板に圧力媒体が直接晒される構造になっているので、圧力媒体が電位を持った場合に、圧力媒体の電位がホイートストンブリッジ回路の上端の電位よりも低くなる可能性がある。このため、圧力媒体が他方の基板に接触すると圧力媒体からゲージ領域（ｐ＋型）から他方の基板（ｎ型）を介して圧力媒体に電流が流れてしまう。これにより、圧力検出精度が悪化するという問題があった。

本発明は上記点に鑑み、圧力媒体が直接接触する半導体圧力センサにおいて、圧力検出精度の悪化を抑制することができる構造を提供することを目的とする。

上記目的を達成するため、請求項１に記載の発明では、圧力媒体の圧力が印加されると共に一部が薄肉化されたダイヤフラム（３２）を有する第１導電型の半導体基板（３１）を備えている。また、ダイヤフラム（３２）に対応する位置に凹部（４３）を有し、半導体基板（３１）に接合されると共に半導体基板（３１）と凹部（４３）とで圧力基準室（４４）を構成するキャップ基板（４０）を備えている。

そして、半導体基板（３１）は、当該半導体基板（３１）の表層部のうちダイヤフラム（３２）を含んだ領域に形成された第２導電型のウェル領域（３３）を有している。また、半導体基板（３１）は、ウェル領域（３３）の表層部のうちダイヤフラム（３２）に対応した位置にホイートストンブリッジ回路を構成するように形成されていると共に、圧力基準室（４４）の圧力を基準として圧力媒体の圧力を検出する複数の第１導電型のゲージ領域（３５）を有している。

さらに、半導体基板（３１）は、圧力媒体が電位を持った状態で半導体基板（３１）に接触したときに、圧力媒体の電位とウェル領域（３３）の電位とを分離する分離手段（３８、３９、４２）を有している。
キャップ基板（４０）は、半導体基板（３１）に接触する部分に形成されると共に半導体基板（３１）に接合された絶縁層（４２）を有している。
半導体基板（３１）は、ウェル領域（３３）が形成された第１導電層（３１ａ）と、第１導電層（３１ａ）のうちキャップ基板（４０）とは反対側に形成された絶縁膜（３１ｃ）と、絶縁膜（３１ｃ）の上に形成されると共に第１導電層（３１ａ）及び絶縁膜（３１ｃ）のうちダイヤフラム（３２）に対応した部分に絶縁膜（３１ｃ）を露出させる溝部（３１ｄ）が形成された第２導電層（３１ｂ）と、が積層されたＳＯＩ基板（３１）で構成されている。
そして、分離手段は、絶縁層（４２）と、ウェル領域（３３）を含んだ領域を囲むように第１導電層（３１ａ）に形成されていると共に絶縁膜（３１ｃ）に達するトレンチ（３８）と、トレンチ（３８）に埋め込まれた絶縁部材（３９）と、によって構成されており、ウェル領域（３３）は、電気的にフローティングになっていることを特徴とする。

これによると、圧力媒体が電位を持つと共に、圧力媒体の電圧がホイートストンブリッジ回路に対する入力電圧よりも低くなったとしても分離手段（３８、３９、４２）によって圧力媒体とウェル領域（３３）とが電気的に分離される。このため、圧力媒体から各ゲージ領域（３５）に電流が流れることを阻止することができる。したがって、各ゲージ領域（３５）の圧力検出精度が悪化することを抑制することができる。

なお、この欄及び特許請求の範囲で記載した各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示すものである。

本発明の第１実施形態に係る半導体圧力センサの断面図である。図１に示された半導体圧力センサの製造工程を示した図である。本発明の第２実施形態に係る半導体圧力センサの断面図である。図３に示された半導体圧力センサの製造工程を示した図である。

以下、本発明の実施形態について図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、図中、同一符号を付してある。また、以下の各実施形態で示されるｐ型、ｐ＋型は本発明の第１導電型に対応し、ｎ型は本発明の第２導電型に対応している。

（第１実施形態）
以下、本発明の第１実施形態について図を参照して説明する。図１に示されるように、本実施形態に係る半導体圧力センサは、センサチップ１０と、このセンサチップ１０のうちの一部を封止したモールド樹脂２０と、を備えて構成されている。すなわち、半導体圧力センサは、モールド樹脂２０によるセンサチップ１０の片持ち梁構造になっている。

センサチップ１０は、センサ部３０とキャップ部４０とが貼り合わされて構成されたものである。まず、センサ部３０について説明する。センサ部３０は、測定対象の圧力媒体の圧力を検出するものである。このセンサ部３０は、第１導電層３１ａと第２導電層３１ｂとで絶縁膜３１ｃを挟み込んだ積層状のＳＯＩ基板３１により構成されたものである。第１導電層３１ａ及び第２導電層３１ｂとして、例えばｐ型の単結晶シリコンが採用される。また、絶縁膜３１ｃとして例えばＳｉＯ₂が採用される。

絶縁膜３１ｃは、第１導電層３１ａのうちキャップ部４０とは反対側に形成されている。また、第２導電層３１ｂは、絶縁膜３１ｃのうち第１導電層３１ａとは反対側に形成されている。第２導電層３１ｂは、絶縁膜３１ｃ側に凹んだ溝部３１ｄを有している。

溝部３１ｄは、第２導電層３１ｂのうちモールド樹脂２０から露出した部分のうちの一部に形成されていると共に、絶縁膜３１ｃの一部を露出させている。これにより、ＳＯＩ基板３１のうちの一部が薄肉化されたダイヤフラム３２として構成されている。すなわち、ダイヤフラム３２は第１導電層３１ａの一部と絶縁膜３１ｃの一部によって構成されている。言い換えると、溝部３１ｄは第２導電層３１ｂのうちダイヤフラム３２に対応した部分に形成されている。そして、絶縁膜３１ｃのうち溝部３１ｄの底部に対応した部分に圧力媒体の圧力が印加される。

そして、第１導電層３１ａは、ｎ型のウェル領域３３と、ｐ＋型の第１コンタクト領域３４と、を有している。ウェル領域３３は、第１導電層３１ａのキャップ部４０側の表層部のうちダイヤフラム３２を含んだ領域に形成されている。第１コンタクト領域３４は、第１導電層３１ａのキャップ部４０側の表層部のうちウェル領域３３とは異なる領域に形成されている。

ウェル領域３３は、複数のｐ＋型のゲージ領域３５と、ｐ＋型の配線領域３６と、ｎ＋型の第２コンタクト領域３７と、を有している。このうちの各ゲージ領域３５は、ウェル領域３３の表層部のうちダイヤフラム３２に対応した位置に形成された抵抗素子である。各ゲージ領域３５は、ホイートストンブリッジ回路を構成するように形成されている。これにより、各ゲージ領域３５が、ピエゾ抵抗効果を利用して、ダイヤフラム３２に印加された圧力を検出してその圧力に応じた電気信号を出力するようになっている。

配線領域３６は、ウェル領域３３の表層部に形成されていると共に、上述のホイートストンブリッジ回路に電気的に接続されるようにウェル領域３３の表層部にレイアウトされている。すなわち、配線領域３６は、電気信号を外部に出力するための配線として機能する。

第２コンタクト領域３７は、ウェル領域３３の表層部のうち各ゲージ領域３５及び配線領域３６とは異なる領域に形成されている。なお、この第２コンタクト領域３７や、ウェル領域３３、各ゲージ領域３５、配線領域３６、及び第１コンタクト領域３４は第１導電層３１ａへのイオン注入によって形成されている。

次に、キャップ部４０について説明する。キャップ部４０は、センサ部３０との間に密閉した空間を形成するものである。具体的に、キャップ部４０はｐ型のシリコン基板４１と絶縁層４２とを有して構成されている。

シリコン基板４１は、当該シリコン基板４１のうちセンサ部３０のダイヤフラム３２に対応する位置に凹部４３を有している。凹部４３は、キャップ部４０がセンサ部３０に貼り合わされたときに、ダイヤフラム３２のうち溝部３１ｄとは反対側に圧力基準室４４を構成するための部分である。

絶縁層４２は、シリコン基板４１においてセンサ部３０側のうち凹部４３を除いた部分に形成されている。絶縁層４２はセンサ部３０とシリコン基板４１とを絶縁する役割を果たす。絶縁層４２は、シリコン基板４１のうちセンサ部３０側が熱酸化処理されて形成されたＳｉＯ₂膜である。なお、絶縁層４２は凹部４３の表面に形成されていても良い。

また、キャップ部４０は、当該キャップ部４０をセンサ部３０とキャップ部４０との積層方向に貫通する第１〜第３貫通電極部４５〜４７を有している。各貫通電極部４５〜４７は、孔部４８と、絶縁膜４９と、貫通電極５０と、をそれぞれ有して構成されている。孔部４８は、シリコン基板４１及び絶縁層４２を貫通するように形成されている。絶縁膜４９は、孔部４８の壁面及びシリコン基板４１のうちセンサ部３０とは反対側に形成されている。貫通電極５０は、孔部４８の絶縁膜４９の上に形成されている。

第１貫通電極部４５を構成する貫通電極５０の一端側は、配線領域３６に接触すると共に電気的に接続されている。第２貫通電極部４６を構成する貫通電極５０の一端側は、第２コンタクト領域３７に接触すると共に電気的に接続されている。さらに、第３貫通電極部４７を構成する貫通電極５０の一端側は、第１コンタクト領域３４に接触すると共に電気的に接続されている。各貫通電極５０の他端側はそれぞれパッド状にパターニングされている。絶縁膜４９としては例えば酸化シリコン層ＳｉＯ₂（ＰＥ−ＳｉＯ₂）等の絶縁材料が採用され、貫通電極５０としては例えばＡｌ等の金属材料が採用される。

また、キャップ部４０は、シリコン基板４１のうち絶縁層４２とは反対側の面において、当該面の一部、絶縁膜４９、及び貫通電極５０の一部を覆う図示しない窒化膜を有している。この窒化膜は貫通電極５０の一部が露出する図示しない開口部を有している。したがって、貫通電極５０は、窒化膜の開口部から露出する部分が外部と電気的に接続される。

そして、上記の構成のキャップ部４０とセンサ部３０とが貼り合わされて一体化されている。本実施形態では、キャップ部４０の絶縁層４２とセンサ部３０の第１導電層３１ａの表面とが直接接合により接合されている。これにより、各ゲージ領域３５は、センサ部３０とキャップ部４０との間に構成された圧力基準室４４に気密封止されている。本実施形態では、圧力基準室４４は真空になっている。したがって、半導体圧力センサは絶対圧を検出することとなる。

上記の構成のセンサチップ１０は、ＳＯＩ基板３１の第２導電層３１ｂに対して接着剤を介して図示しないリードが接合されている。このリードはセンサチップ１０と外部とを電気的に接続するための端子部品である。そして、リードと各貫通電極５０とが図示しないボンディングワイヤで接続されている。これにより、配線領域３６、ウェル領域３３、及び第１導電層３１ａが貫通電極５０、ボンディングワイヤ、及びリードを介してそれぞれ外部と電気的に接続される。

モールド樹脂２０は、センサチップ１０のうちのダイヤフラム３２が形成された端部側、ボンディングワイヤ、及びリードの一部を封止している。具体的には、モールド樹脂２０は、貫通電極５０とボンディングワイヤとの接続部、ボンディングワイヤとリードとの接続部を封止している。言い換えると、モールド樹脂２０はセンサチップ１０のダイヤフラム３２側が露出するように、当該ダイヤフラム３２側とは反対側を封止している。以上が、本実施形態に係る半導体圧力センサの全体構成である。

次に、本実施形態に係る半導体圧力センサの製造方法について、図２を参照して説明する。図２に示されるように、キャップ部４０とセンサ部３０とを別々に形成した後、キャップ部４０とセンサ部３０とを接合し、貫通電極５０等を形成していく。以下、図２の製造工程に従って半導体圧力センサを製造する方法を説明する。

まず、キャップ部４０側の製造について説明する。このため、ウェハ状のシリコン基板４１を用意する。すなわちＳｉウェハを用意する。このＳｉウェハに多数のキャップ部４０を形成することになる。そして、シリコン基板４１のうちセンサ部３０側を熱酸化することによりＳｉＯ₂の絶縁層４２を形成する（熱酸化）。

また、シリコン基板４１及び絶縁層４２のうちダイヤフラム３２に対応する部分に凹部４３を形成する（凹部エッチング）。具体的には、絶縁層４２の上に図示しないマスクを形成すると共にマスクのうちダイヤフラム３２に対応する部分を開口し、マスクから露出した部分をエッチングすることで凹部４３を形成する。

続いて、センサ部３０側の製造について説明する。なお、センサ部３０側の製造は、キャップ部４０側の製造の後に行う必要はなく、キャップ部４０側の製造の前に行っても良いし、両者の製造を平行して行っても良い。

まず、活性層であるｐ型の第１導電層３１ａとｐ型の第２導電層３１ｂとで絶縁膜３１ｃを挟み込んだＳＯＩウェハすなわちウェハ状のＳＯＩ基板３１を用意する。このウェハ状のＳＯＩ基板３１に多数のセンサ部３０を形成することになる。ウェハ状のＳＯＩ基板３１のサイズは、ウェハ状のシリコン基板４１と同じである。

続いて、図示しないマスクを用いて第１導電層３１ａにウェル領域３３を構成するためのｎ型イオンをイオン注入する。また、異なるマスクを用いて第１導電層３１ａに各ゲージ領域３５、配線領域３６、及び第１コンタクト領域３４を構成するためのｐ＋型イオンをイオン注入する。さらに別のマスクを用いて第１導電層３１ａに第２コンタクト領域３７を構成するｎ＋型イオンをイオン注入する。この後、ＳＯＩウェハを活性化アニールする（活性化アニール）。これにより、各イオン注入領域はウェル領域３３、各ゲージ領域３５、配線領域３６、第１コンタクト領域３４、及び第２コンタクト領域３７となる。

続いて、上記の各工程を経て得られたキャップ部４０側のウェハとセンサ部３０側のウェハとを貼り合わせる（ウェハ接合）。具体的には、センサ部３０側が多数形成されたウェハ状のＳＯＩ基板３１と、キャップ部４０側が多数形成されたウェハ状のシリコン基板４１とを図示しない真空装置内に配置する。そして、ＳＯＩ基板３１のうち第１導電層３１ａの表面及びキャップ部４０の絶縁層４２の表面にＡｒイオンビームを照射する。これにより、第１導電層３１ａの表面のＳｉと絶縁層４２の表面のＳｉをそれぞれ活性化させる。なお、活性化の手法については、Ａｒイオンビームの照射の他に、大気中または真空中でプラズマ処理を行うことによっても可能である。

そして、真空装置内にて、ウェハ状のＳＯＩ基板３１及びウェハ状のシリコン基板４１の各対向面に設けられたアライメントマークを用いて赤外顕微鏡によりアライメントを行い、室温〜５５０℃の低温で両ウェハをいわゆる直接接合により接合する。これにより、センサ部３０とキャップ部４０との間の凹部４３の空間が圧力基準室４４となる。各ウェハを真空中で接合したので、圧力基準室４４は真空室となる。

続いて、キャップ部４０に各貫通電極部４５〜４７を形成する。具体的には、キャップ部４０側のＳｉウェハにおいてシリコン基板４１のうち絶縁層４２とは反対側の面を研削・研磨することによりシリコン基板４１を所望の厚さまで薄くする（上面研削・研磨）。そして、ドライエッチング等によりシリコン基板４１及び絶縁層４２のうち配線領域３６、第１コンタクト領域３４、及び第２コンタクト領域３７に対応する位置に孔部４８をそれぞれ形成する（貫通電極エッチング）。

また、各孔部４８の壁面に酸化シリコン層ＳｉＯ₂（ＰＥ−ＳｉＯ₂）等の絶縁膜４９を成膜する（ＰＥ−ＳｉＯ₂成膜）。そして、各孔部４８の底部に形成された絶縁膜４９を除去し、配線領域３６、第１コンタクト領域３４、及び第２コンタクト領域３７を露出させる（コンタクトエッチング）。続いて、各孔部４８にスパッタ法や蒸着法等によりＡｌの金属材料を埋め込み、各貫通電極５０を形成する（Ａｌ成膜）。さらに、各貫通電極５０の他端側をパッド状にパターニングする（Ａｌパターニング）。

この後、シリコン基板４１のうち絶縁層４２とは反対側の面に、当該面の一部、絶縁膜４９、及び各貫通電極５０を覆う図示しない窒化膜を形成する（ＳｉＮ成膜）。また、各貫通電極５０の一部が露出するように当該窒化膜をパターニングする（ＳｉＮパターニング）。すなわち、パッド部を形成する。

また、ＳＯＩ基板３１の第２導電層３１ｂのうち絶縁膜３１ｃに接する面とは反対側を研削・研磨して薄膜化する（下面研削・研磨）。そして、薄膜化した第２導電層３１ｂに対して各ゲージ領域３５に対応する部分が開口したマスクを形成し、このマスクを用いて第２導電層３１ｂをエッチングすることにより第２導電層３１ｂに溝部３１ｄを形成する（ダイヤフラムエッチング）。これにより、ＳＯＩ基板３１のうちの第１導電層３１ａ及び絶縁膜３１ｃの一部が肉薄状となったダイヤフラム３２となる。

最後に、積層されたウェハを半導体圧力センサ毎にダイシングカットする。こうして、センサチップ１０が完成する。また、センサチップ１０を図示しないリードフレームに接着剤を介して接合し、モールド樹脂２０で封止した後、リードフレームのダムバーを切断することにより、半導体圧力センサが完成する。

次に、半導体圧力センサにおける圧力検出方法について説明する。半導体圧力センサにおいて、ダイヤフラム３２に圧力媒体の圧力が印加されると、ダイヤフラム３２が変形するので、各ゲージ領域３５も変形する。これにより、各ゲージ領域３５の抵抗値が増減し、ホイートストンブリッジ回路の出力電圧が圧力に比例して増加する。したがって、半導体圧力センサは、この電圧を電気信号として外部に出力する。

ここで、ウェル領域３３は、第２貫通電極部４６の貫通電極５０と第２コンタクト領域３７とを介して電源電圧またはホイートストンブリッジ回路に対する入力電圧が印加されている。電源電圧は半導体圧力センサを動作させるための電圧であり、ホイートストンブリッジ回路に対する入力電圧よりも高い電圧である。また、ホイートストンブリッジ回路に対する入力電圧は例えば数Ｖである。

一方、第１導電層３１ａは、第３貫通電極部４７の貫通電極５０と第１コンタクト領域３４とで構成される接続部を介してグランドに電気的に接続されている。すなわち、接続部は、圧力媒体が電位を持った状態で第１導電層３１ａに接触したときに、圧力媒体の電位とウェル領域３３の電位とを電気的に分離する分離手段であると言える。これにより、第１導電層３１ａのうちウェル領域３３とは異なる部分がグランド電位に固定されている。

例えば、圧力媒体が１Ｖ程度の電位を持って第１導電層３１ａに接触した場合、圧力媒体からグランド電位である第１導電層３１ａに電流が流れるので、ウェル領域３３ひいては各ゲージ領域３５に電流が流れないようにすることができる。また、ウェル領域３３は圧力媒体よりも高い電圧が印加されているので、圧力媒体からウェル領域３３に電流が流れることはない。

以上説明したように、本実施形態では、各ゲージ領域３５がウェル領域３３に形成されると共に、ウェル領域３３が形成された第１導電層３１ａをグランド電位に固定する構造が特徴となっている。このように、第１導電層３１ａ及び第３貫通電極部４７が圧力媒体とウェル領域３３とを電気的に分離する分離手段として機能するので、圧力媒体から各ゲージ領域３５に電流が流れることを阻止することができる。すなわち、圧力媒体が電位を持つと共に、圧力媒体の電圧がホイートストンブリッジ回路に対する入力電圧よりも低くなったとしても圧力媒体から各ゲージ領域３５に電流が流れないようにすることができる。したがって、各ゲージ領域３５によって検出される圧力値の精度が悪化することを抑制することができる。

また、本実施形態では、センサ部３０がＳＯＩ基板３１で構成されている。このため、圧力媒体は第１導電層３１ａのうちの側面部にしか接触する場所がないので、圧力媒体と第１導電層３１ａとの間で電流を流れにくくすることができる。

なお、本実施形態の記載と特許請求の範囲の記載との対応関係については、ＳＯＩ基板３１が特許請求の範囲の「半導体基板」に対応し、キャップ部４０が特許請求の範囲の「キャップ基板」に対応する。また、第３貫通電極部４７の貫通電極５０及び第１コンタクト領域３４が特許請求の範囲の「分離手段」及び「接続部」に対応する。

（第２実施形態）
本実施形態では、第１実施形態と異なる部分について説明する。図３に示されるように、本実施形態では、第１導電層３１ａは、ｎ型の単結晶シリコンで形成されている。また、第１導電層３１ａは、トレンチ３８と、絶縁部材３９と、を有している。

トレンチ３８は、ダイヤフラム３２を含んだ領域を囲むと共に絶縁膜３１ｃに達するように第１導電層３１ａに形成されている。絶縁部材３９は、トレンチ３８に埋め込まれた埋込部材である。絶縁部材３９としては例えばＢＰＳＧが採用される。これによると、第１導電層３１ａのうちトレンチ３８で囲まれた領域がｎ型のウェル領域３３に該当する。言い換えると、トレンチ３８は、第１導電層３１ａのうちウェル領域３３を含んだ領域を囲むように第１導電層３１ａに形成されていると言える。本実施形態では、ウェル領域３３は、各ゲージ領域３５と、配線領域３６と、第２コンタクト領域３７と、を有している。

一方、キャップ部４０は、配線領域３６に対応した第１貫通電極部４５と、第２コンタクト領域３７に対応した第２貫通電極部４６と、を有している。キャップ部４０のその他の構成は第１実施形態と同じである。

上記の構造によると、ウェル領域３３は、キャップ部４０の絶縁層４２、トレンチ３８に形成された絶縁部材３９、及びＳＯＩ基板３１の絶縁膜３１ｃによって囲まれることで圧力媒体の電位から電気的に分離されている。すなわち、絶縁層４２、トレンチ３８、及び絶縁部材３９は、圧力媒体が電位を持った状態で第１導電層３１ａに接触したときに、圧力媒体の電位とウェル領域３３の電位とを電気的に分離する分離手段であると言える。

次に、本実施形態に係る半導体圧力センサの製造方法について、図４を参照して説明する。まず、第１実施形態と同様にキャップ部４０を製造する。

また、センサ部３０は以下のように製造する。まず、活性層であるｎ型の第１導電層３１ａとｐ型の第２導電層３１ｂとで絶縁膜３１ｃを挟み込んだＳＯＩウェハすなわちウェハ状のＳＯＩ基板３１を用意する。

続いて、トレンチ分離工程を行う。具体的には、第１導電層３１ａの表面にＳｉＯ₂層を堆積させると共に、トレンチ３８に対応した部分を開口したマスクを形成する（ＳｉＯ₂デポ→マスク形成）。このマスクを用いて第１導電層３１ａをエッチングすることによりトレンチ３８を形成する（トレンチエッチング）。そして、トレンチ３８の側壁を酸化すると共に（側壁酸化）、トレンチ３８に絶縁部材３９としてＢＰＳＧを埋め込む（ＢＰＳＧ埋込）。この後、ＢＰＳＧをリフロー処理し（リフロー）、第１導電層３１ａの表面を化学機械研磨する（ＣＭＰ）。

トレンチ分離工程の後、図示しないマスクを用いて第１導電層３１ａに各ゲージ領域３５及び配線領域３６を構成するためのｐ＋型イオンをイオン注入する。また、別のマスクを用いて第１導電層３１ａに第２コンタクト領域３７を構成するｎ＋型イオンをイオン注入する。この後、ＳＯＩウェハを活性化アニールする（活性化アニール）。これにより、各イオン注入領域は各ゲージ領域３５、配線領域３６、及び第２コンタクト領域３７となる。

この後のウェハ接合以降の各工程は、第１実施形態と同じである。なお、本実施形態では、キャップ部４０に第１貫通電極部４５及び第２貫通電極部４６の２つを形成する点で第１実施形態と異なる。こうして、本実施形態に係る半導体圧力センサが完成する。

上記の構成において、本実施形態では、ウェル領域３３は電源電圧またはホイートストンブリッジ回路に対する入力電圧に電気的に接続される。これにより、ウェル領域３３の電位が固定されるので、ウェル領域３３を介した電流のリークを低減することができる。また、圧力検出の温度特性を向上させることができる。

また、ウェル領域３３はキャップ部４０の絶縁層４２、ＳＯＩ基板３１の絶縁膜３１ｃ、及びトレンチ３８内の絶縁部材３９によって囲まれているので、圧力媒体とウェル領域３３とを完全に電気的に分離することができる。したがって、電位を持った圧力媒体が第１導電層３１ａの側面部やダイヤフラム３２に直接接触したとしても、圧力媒体から各ゲージ領域３５に電流が流れないので、圧力検出の精度が悪化することを抑制することができる。

（第３実施形態）
本実施形態では、第２実施形態と異なる部分について説明する。本実施形態では、図３に示された構造のうち、第２コンタクト領域３７と第２貫通電極部４６が設けられていない。このため、ウェル領域３３は、電気的にフローティングになっている。これによると、ウェル領域３３を所定の電位に固定するための電極が不要となるので、その分、半導体圧力センサのチップを小さくすることができる。

（他の実施形態）
上記各実施形態で示された半導体圧力センサの構成は一例であり、上記で示した構成に限定されることなく、本発明を実現できる他の構成とすることもできる。例えば、キャップ部４０はシリコン基板４１と絶縁層４２とで構成されていたが、これは一例であり、例えばガラス等の絶縁材料で構成されていても良い。一方、絶縁層４２が複数の層で構成されていても良い。

第１実施形態では、センサ部３０をＳＯＩ基板３１に形成していたが、これは基板の一例である。したがって、ＳＯＩ基板３１ではなく、１枚の半導体基板を用いても良い。また、上記各実施形態では、キャップ部４０のシリコン基板４１はｐ型のものが用いられていたが、シリコン基板４１はｎ型でも良い。

３１ＳＯＩ基板（半導体基板）
３２ダイヤフラム
３３ウェル領域
３４第１コンタクト領域（分離手段）
３５ゲージ領域
４０キャップ部（キャップ基板）
４３凹部
４４圧力基準室
５０貫通電極（分離手段）

Claims

圧力媒体の圧力が印加されると共に一部が薄肉化されたダイヤフラム（３２）を有する第１導電型の半導体基板（３１）と、
前記ダイヤフラム（３２）に対応する位置に凹部（４３）を有し、前記半導体基板（３１）に接合されると共に前記半導体基板（３１）と前記凹部（４３）とで圧力基準室（４４）を構成するキャップ基板（４０）と、
を備え、
前記半導体基板（３１）は、
当該半導体基板（３１）の表層部のうち前記ダイヤフラム（３２）を含んだ領域に形成された第２導電型のウェル領域（３３）と、
前記ウェル領域（３３）の表層部のうち前記ダイヤフラム（３２）に対応した位置にホイートストンブリッジ回路を構成するように形成されていると共に、前記圧力基準室（４４）の圧力を基準として前記圧力媒体の圧力を検出する複数の第１導電型のゲージ領域（３５）と、
前記圧力媒体が電位を持った状態で前記半導体基板（３１）に接触したときに、前記圧力媒体の電位と前記ウェル領域（３３）の電位とを分離する分離手段（３８、３９、４２）と、
を有し、
前記キャップ基板（４０）は、前記半導体基板（３１）に接触する部分に形成されると共に前記半導体基板（３１）に接合された絶縁層（４２）を有し、
前記半導体基板（３１）は、前記ウェル領域（３３）が形成された第１導電層（３１ａ）と、前記第１導電層（３１ａ）のうち前記キャップ基板（４０）とは反対側に形成された絶縁膜（３１ｃ）と、前記絶縁膜（３１ｃ）の上に形成されると共に前記第１導電層（３１ａ）及び前記絶縁膜（３１ｃ）のうち前記ダイヤフラム（３２）に対応した部分に前記絶縁膜（３１ｃ）を露出させる溝部（３１ｄ）が形成された第２導電層（３１ｂ）と、が積層されたＳＯＩ基板（３１）で構成されており、
前記分離手段は、前記絶縁層（４２）と、前記ウェル領域（３３）を含んだ領域を囲むように前記第１導電層（３１ａ）に形成されていると共に前記絶縁膜（３１ｃ）に達するトレンチ（３８）と、前記トレンチ（３８）に埋め込まれた絶縁部材（３９）と、によって構成されており、
前記ウェル領域（３３）は、電気的にフローティングになっていることを特徴とする半導体圧力センサ。