JP2010045162A - 半導体装置、半導体装置の製造方法、及びカメラモジュール - Google Patents

半導体装置、半導体装置の製造方法、及びカメラモジュール Download PDF

Info

Publication number
JP2010045162A
JP2010045162A JP2008207830A JP2008207830A JP2010045162A JP 2010045162 A JP2010045162 A JP 2010045162A JP 2008207830 A JP2008207830 A JP 2008207830A JP 2008207830 A JP2008207830 A JP 2008207830A JP 2010045162 A JP2010045162 A JP 2010045162A
Authority
JP
Japan
Prior art keywords
conductive layer
main surface
hole
semiconductor substrate
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008207830A
Other languages
English (en)
Other versions
JP4818332B2 (ja
Inventor
Kazuma Tanida
一真 谷田
Hideko Mukoda
秀子 向田
Susumu Harada
享 原田
Tomoaki Takubo
知章 田窪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2008207830A priority Critical patent/JP4818332B2/ja
Priority to US12/539,037 priority patent/US8426977B2/en
Publication of JP2010045162A publication Critical patent/JP2010045162A/ja
Application granted granted Critical
Publication of JP4818332B2 publication Critical patent/JP4818332B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14618—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02372—Disposition of the redistribution layers connecting to a via connection in the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05005—Structure
    • H01L2224/05009—Bonding area integrally formed with a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H01L2224/05548—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/0557—Disposition the external layer being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13024—Disposition the bump connector being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15788—Glasses, e.g. amorphous oxides, nitrides or fluorides

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

【課題】熱負荷によらず安定した電気的特性を示し、高い電気的信頼性を呈する、イメージセンサパッケージ等として使用可能な半導体装置を提供する。
【解決方法】互いに相対向する第１の主面及び第２の主面を有し、厚さ方向に貫通して前記第１の主面及び前記第２の主面を連通するようにして貫通孔が形成されてなる半導体基板と、前記半導体基板の前記第１の主面上に形成された第１の絶縁層及び第１の導電層と、前記貫通孔の内壁面上から前記半導体基板の前記第２の主面上にかけて連続的に形成された第２の絶縁層と、前記第１の導電層に当接するとともに、前記第２の絶縁層上において、前記貫通孔の前記内壁面上から前記半導体基板の前記第２の主面上にかけて連続的に形成されてなる第２の導電層とを具え、前記貫通孔内の、前記半導体基板の前記第１の主面側の端部において空隙部を有するようにして、前記貫通孔を充填材で埋設して半導体装置を構成する。
【選択図】図１

Description

本発明は、半導体装置、半導体装置の製造方法、及びカメラモジュールに関する。
カメラモジュール等に使用する、半導体集積回路を利用したイメージセンサパッケージを小型化及び軽量化するために、イメージセンサチップのウエハレベルチップサイズパッケージ（ＷＬ−ＣＳＰ）化が提案されている。前記ＷＬ−ＣＳＰは、半導体チップ（半導体ウエハ）の主面に導電層を形成するとともに、前記ウエハに対して貫通孔を形成し、さらに貫通孔内に導電層を形成するとともに、前記ウエハの裏面側に再導電層を形成し、この再導電層に対して金属バンプを配置することにより実現する。
例えば、特許文献１には、シリコンから成る半導体基板（半導体ウエハ）を厚さ方向に貫通する貫通孔を形成した後、この貫通孔の内壁面上から前記半導体基板（半導体ウエハ）の裏面上に亘って絶縁膜を形成するとともに、前記貫通孔内に貫通導電層を形成し、さらに、この貫通導電層を介して前記半導体基板（半導体ウエハ）の表面側に形成された表面側導電層と裏面側に形成された外部端子とを電気的に接続してなる、イメージセンサパッケージとして使用可能な半導体装置が開示されている。
国際公開２００５／０２２６３１号
しかしながら、上述のような方法で製造される半導体装置は、その後のリフロー実装時や温度サイクル時における熱負荷によって、裏面側絶縁膜や表面側絶縁膜が破断して半導体装置が短絡してしまったり、表面側導電層が破断して抵抗が増加するなどの接続不良を生じてしまったりして、電気的信頼性が低下するという問題があった。
本発明は、熱負荷によらず安定した電気的特性を示し、高い電気的信頼性を呈する、イメージセンサパッケージ等として使用可能な半導体装置を提供することを目的とする。
本発明の一態様は、互いに相対向する第１の主面及び第２の主面を有し、厚さ方向に貫通して前記第１の主面及び前記第２の主面を連通するようにして貫通孔が形成されてなる半導体基板と、前記半導体基板の前記第１の主面上において、前記貫通孔の前記第１の主面側を開口するようにして形成されてなる第１の絶縁層と、前記第１の絶縁層上に、前記貫通孔の前記第１の主面側の前記開口を覆うように形成された第１の導電層と、前記貫通孔の内壁面上及び前記半導体基板の前記第２の主面上に形成された第２の絶縁層と、前記第１の導電層に当接し、前記貫通孔及び前記第２の主面の前記第２の絶縁層上に形成された第２の導電層と、前記半導体基板の前記第１の主面側において、前記第２の導電層との間に空隙部を有し、前記貫通孔内の前記第２の導電層上に設けられた充填材と、を具えることを特徴とする、半導体装置に関する。
また、本発明の態様は、半導体基板の第１の主面上に第１の絶縁層を形成する工程と、
前記第１の絶縁層上に第１の導電層を形成する工程と、前記半導体基板の、前記第１の主面と相対向する第２の主面側から前記第１の主面側へ向けて貫通孔を形成し、前記第１の絶縁層を露出させる工程と、前記貫通孔の内壁面上及び前記半導体基板の前記第２の主面上に第２の絶縁層を形成する工程と、前記第１の絶縁層及び前記第２の絶縁層部分を除去し、前記貫通孔内に前記第１の導電層を露出させる工程と、前記第１の導電層に当接し、前記貫通孔及び前記第２の主面の前記第２の絶縁層上に第２の導電層を形成する工程と、前記半導体基板の前記第１の主面側において、前記第２の導電層との間に空隙部を有し、前記貫通孔内の前記第２の導電層上に充填材を設ける工程と、を具えることを特徴とする、半導体装置の製造方法に関する。
本発明は、熱負荷によらず安定した電気的特性を示し、高い電気的信頼性を呈する、イメージセンサパッケージ等として使用可能な半導体装置を提供することができる。
以下、本発明の実施形態について説明する。
（半導体装置）
図１は、第１の実施形態に係る半導体装置の構成を示す断面図である。
図１に示すように、本態様の半導体装置１は、シリコン等から成る半導体基板２を有している。半導体基板２は、互いに相対向する第１の主面２ａ及び第２の主面２ｂを有している。第１の主面２ａは、素子領域形成面を構成する。また、半導体基板２には、厚さ方向に貫通孔３が形成され、第１の主面２ａ及び第２の主面２ｂが互いに連通するようにして形成されている。
また、半導体基板２の第１の主面２ａには、貫通孔３の第１の主面２ａ側を開口するようにして形成された第１の絶縁層４が設けられており、第１の絶縁層４の上には第１の導電層５が形成されている。第１の導電層５は、貫通孔３の半導体基板２の主面２ａ側の開口部を塞ぐようにして形成されている。
さらに、貫通孔３の内壁面上から半導体基板２の第２の主面２ｂ上にかけて連続的に形成された第２の絶縁層６が形成されている。また、第１の導電層５に当接するとともに、第２の絶縁層６上において、貫通孔３の前記内壁面上から半導体基板２の第２の主面２ｂ上にかけて連続的に第２の導電層８が形成されてなり、第２の絶縁層６及び第２の導電層８は、貫通孔３を完全に埋設せず、貫通孔３の形状に対してコンフォーマルに形成されている。また、第２の絶縁層６及び第２の導電層８は、貫通孔３の内壁面上から半導体基板２の第２の主面２ｂ上にかけて、ほぼ一定の厚さで形成されている。
また、貫通孔３内の、半導体基板２の第１の主面２ａ側の端部において空隙部１１を有するようにして、貫通孔３を、第２の絶縁層６及び第２の導電層８を介して埋設するようにして充填材１０が形成されている。
半導体基板２の第２の主面２ｂ上には、第２の絶縁層６及び第２の導電層８を覆うようにして保護層１２が形成され、保護層１２に形成された開口部１２ａ内に第２の導電層８と電気的に接触するようにして外部端子９が形成されている。
なお、本態様では、充填材１０は絶縁材料から構成し、貫通孔３から半導体基板２の第２の主面２ａ上に延在させて形成することにより保護層１２としている。すなわち、充填材１０を形成する際に、充填材１０を絶縁材料から構成することによって、充填材１０及び保護層１２を一括して形成することができる。
また、本態様では、外部端子９を半田ボール等から形成してＢＧＡタイプの半導体装置としているが、その他ＰＧＡやＬＧＡタイプとすることもできる。
第１の絶縁層４は、例えば、シリコン酸化物（ＳｉＯ２）、シリコン窒化物（ＳｉＮｘ）、ＳｉＯＦ（Ｆｌｕｏｒｉｎｅ−ｄｏｐｅｄ ＳｉＯ２）、ポーラスＳｉＯＣ（Ｃａｒｂｏｎ−ｄｏｐｅｄ ＳｉＯ２）等から構成することができる。また、第２の絶縁層６も、例えばシリコン酸化物、シリコン窒化物、ポリイミド樹脂、ＢＣＢ（ベンゾシクロブテン）樹脂、パリレン樹脂、エポキシ樹脂等から構成することができる。
第１の導電層５及び第２の導電層８は、例えば、高抵抗金属材料（Ｔｉ、ＴｉＮ、ＴｉＷ、Ｎｉ、Ｃｒ、ＴａＮ、ＣｏＷＰ等）や低抵抗金属材料（Ａｌ、Ａｌ−Ｃｕ、Ａｌ−Ｓｉ−Ｃｕ、Ｃｕ、Ａｕ、Ａｇ等）から構成することができる。第１の導電層５及び第２の導電層８は、これらの材料から単層として形成することもできるし、複数を積層するようにして形成することもできる。
保護層１２は、ポリイミド樹脂やエポキシ樹脂やアクリル樹脂あるいはソルダーレジスト材などの熱硬化性樹脂で構成することができる。この場合、空隙部１１は、例えば、充填材１０が硬化収縮する際に形成することができる。すなわち、当初、充填材１０は、溶融状態で、貫通孔３の第１の主面２ａ側に位置する第２の導電層８の底部８ａと接触するようにして、例えば溶融状態で貫通孔３内に充填するが、その後の加熱硬化の過程において、図中矢印で示す方向に熱収縮し、第２の導電層８の底部８ａから離隔するようになる。この結果、上述したような空隙部１１が形成されるようになる。
なお、充填材１０の底部１０ａの形状は、一般に第２の導電層８の底部８ａの形状を反映して均一に矢印方向に収縮するようになる。
また、空隙部１１を形成する際には、第２の導電層８を例えば離型性に優れた導電性材料であるＣｕ等から構成したり、第２の導電層８の底部８ａ上に撥水性に優れた材料、例えばポリテトラフルオロエチレン等を塗布したりしておくことによって、上述のような熱硬化の際の熱収縮を用いない場合でも、例えば充填材１０に対して、下方に向けて機械的な力を加えることによっても、上述した空隙部１１を形成することができる。
さらに、上述した熱収縮とＣｕあるいはポリテトラフルオロエチレン等を用いた機械的な手法との双方を併用することもできる。
本態様では、リフロー実装時や温度サイクル時において、充填材１０が収縮した場合においても、貫通孔３内では、予め空隙部１１が形成されて、充填材１０が第２の導電層８の底部８ａに直接接触しないようになっている。したがって、充填材１０が収縮した場合においても、第１の絶縁膜４及び第２の絶縁膜６、並びに第１の導電層５及び第２の導電層８が、充填材１０の収縮に伴って発生する（引張）応力が作用するようなことがない。
結果として、第１の絶縁膜４及び／又は第２の絶縁膜６が破断し、半導体装置１が電気的に短絡するようなことがない。また、第１の導電層５及び／又は第２の導電層８が破断して接続不良等を生じ、半導体装置１の抵抗増大などの問題を回避することができる。このため、半導体装置１の電気的信頼性を向上させることができるようになる。
なお、空隙部１１は、図１に示すように、充填材１０の底部１０ａと第２の導電層８の底部８ａとで形成される空間の全体からなることが好ましい。すなわち、充填材１０の底部１０ａが第２の導電層８の底部８ａと全く接触しないように構成することが好ましい。これによって、上述した作用効果をより効果的に実現することができる。
但し、充填材１０の底部１０ａと第２の導電層８の底部８ａとの一部が接触しないように空隙部１１が形成されたような場合においても、上述した作用効果を奏することはできる。但し、充填材１０の底部１０ａが第２の導電層８の底部８ａと全く接触しない場合に比較して、上記作用効果の度合いは減少する。
さらに、空隙部１１は、充填材１０の底部１０ａと第２の導電層８の底部８ａとの間のみではなく、充填材１０の側部１０ｂと第２の導電層８の側部８ｂとの間に形成されていてもよい。
一方、従来の半導体装置においては、貫通孔内では、空隙部が形成されることなく、充填材が第２の導電層の底部に直接接触している。したがって、リフロー実装時や温度サイクル時において、充填材が収縮した場合に、第１の絶縁膜及び第２の絶縁膜、並びに第１の導電層及び第２の導電層に対して、充填材の収縮に伴って発生する（引張）応力が作用するようになる。
結果として、第１の絶縁膜及び／又は第２の絶縁膜が破断し、半導体装置が電気的に短絡してしまう場合がある。また、第１の導電層及び／又は第２の導電層が破断して接続不良等を生じ、半導体装置の抵抗増大などの問題を生じる場合がある。このため、半導体装置の電気的信頼性を向上させることができない。
これに対して、本態様の半導体装置１では、貫通孔３内に充填材１０が第２の導電層８の底部８ａに対して直接接触しないような空隙部１１を設けているので、従来の半導体装置１００に比較して、電気的短絡や抵抗増大等の諸問題を回避することができ、半導体装置１の電気的信頼性を向上させることができる。
図２は、第２の実施形態に係る半導体装置の構成を示す断面図である。本態様における半導体装置１は、充填材１０を導電性材料、例えば導電性フィラーを含有する樹脂や半田材等から構成している。これによって、第１の導電層５から貫通孔３を介した外部端子９までの導電経路の抵抗を低減させることができる。
なお、本態様では、半導体基板２の第２の主面２ｂ上における第２の導電層８と接触し、外部端子９を電気的に短絡させないために、かかる外部端子９とは電気的に接触しないようにする。したがって、保護層１２とは分離して形成する。
また、本態様においても、貫通孔３内に充填材１０が第２の導電層８の底部８ａに対して直接接触しないような空隙部１１を設けているので、従来の半導体装置に比較して、上述のような作用効果、すなわち電気的短絡や抵抗増大等の諸問題を回避することができ、半導体装置１の電気的信頼性を向上させることができるという作用効果を得ることができる。
（半導体装置の製造方法）
次に、実施形態に係る半導体装置の製造方法について説明する。本態様では、図１に示すような半導体装置１の製造方法について具体的に説明する。図３（ａ）〜（ｆ）は、本態様における半導体装置の製造方法の各工程を示す断面図である。
最初に、図３（ａ）に示すように、半導体基板（半導体ウエハ）２を準備し、第１の主面２ａ上に第１の絶縁層４を、ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法、スピンコート法、スプレーコート法等により形成する。次いで、第１の絶縁層４の上に第１の導電層５を、スパッタ法、ＣＶＤ法、蒸着法、めっき法等により形成する。第１の絶縁層４は、上述したようにシリコン酸化物（ＳｉＯ２）等から構成することができ、第１の導電層５は、Ｔｉ等の金属材料から構成することができる。また、上述したように、第１の導電層５は単層とすることもできるし、多層構造とすることもできる。
次いで、半導体基板２の第２の主面２ｂ側から所定のパターンのマスク（図示を省略。）を使用して、プラズマエッチング法により第１の絶縁層４が露出するようにして貫通孔３を形成する。なお、貫通孔３は、内壁面が略垂直でその深さ方向において一定の径を有するようにして形成することもできるし、第１の絶縁層４に向かってテーパー状に形成することもできる。
貫通孔３の形成においては、第１の絶縁層４に比べて半導体基板２が相対的に大きくエッチングされるように、プラズマ中にエッチング用のガスを導入してプラズマエッチングを行う。エッチング用のガスとしては、例えば、半導体基板２がシリコン（Ｓｉ）で第１の絶縁層４がＳｉＯ２膜の場合には、ＳＦ６とＯ２とＡｒの混合ガスを使用する。
次いで、図３（ｂ）に示すように、貫通孔３の底面および内壁面から半導体基板２の第２の主面２ｂを覆うようにして、第２の絶縁層６をＣＶＤ法、スプレーコート法、スピンコート法、フィルムラミネート法等により形成する。第２の絶縁層６は、上述したように、例えばシリコン酸化物等の他、ポリイミド樹脂等の樹脂部材も使用することができる。
次いで、図３（ｃ）に示すように、所定のパターンのマスク（図示を省略。）を使用して、プラズマエッチングにより、貫通孔３の底面の第２の絶縁層６を除去し、第１の絶縁層４を露出させる。さらに、貫通孔３内に露出した第１の絶縁層４を同様にしてエッチング除去し、第１の導電層５を貫通孔３内に露出させる。なお、第２の絶縁層６がポリイミド樹脂等の樹脂で構成される場合は、Ｏ２プラズマでアッシング除去することで形成しても良く、第２の絶縁層６が感光性材料で構成される場合は、露光・現像で形成しても良い。
また、貫通孔３内に露出した第１の絶縁層４をエッチング除去するには、第１の導電層５に比べて第１の絶縁層４が相対的に大きくエッチングされるように、プラズマ中にエッチング用のガス（例えば、第１の絶縁層４がＳｉＯ２膜で第１の導電層５がＴｉＮ、Ａｌで構成される場合は、Ｃ５Ｆ８及びＯ２とＡｒとの混合ガス）を導入してプラズマエッチングを行う。
次いで、図３（ｄ）に示すように、貫通孔３内おいて、第１の導電層５と当接するとともに、第２の絶縁層６上において、貫通孔３の内壁面上から半導体基板２の第２の主面２ｂ上にかけて連続的に第２の導電層８を形成する。第２の導電層８は、所定のパターンのマスク（図示を省略。）を用い、スパッタ法、ＣＶＤ法、蒸着法、めっき法、印刷法等により貫通孔３内および半導体基板２の裏面に亘ってほぼ均一な厚さで、貫通孔３を埋設しないようにコンフォーマルに形成する。
次いで、図３（ｅ）に示すように、貫通孔３内の、半導体基板２の第１の主面２ａ側の端部において空隙部１１を有するようにして、貫通孔３を、第２の絶縁層６及び第２の導電層８を介して充填材１０で埋設する。この際、充填材１０は絶縁材料から構成されているので、貫通孔３を充填材１０で埋設する際に、貫通孔３から半導体基板２の第２の主面２ａ上に延在させて形成することにより保護層１２をも併せて形成する。すなわち、貫通孔３に対する充填材１０及び保護層１２を一括して形成する。
なお、空隙部１１は、上述したように、充填材１０の加熱硬化の過程における熱収縮を利用する、あるいは第２の導電層８を例えば離型性に優れた導電性材料であるＣｕ等から構成する、さらには第２の導電層８の底部８ａ上に撥水性に優れた材料、例えばポリテトラフルオロエチレン等を塗布したりしておくことによって、形成することができる。また、これらの方法を併用することもできる。
また、上述したように、空隙部１１は、充填材１０の底部１０ａが第２の導電層８の底部８ａと全く接触しないように構成する他、充填材１０の底部１０ａと第２の導電層８の底部８ａとの一部が接触しないように形成することもできる。さらに、充填材１０の底部１０ａと第２の導電層８の底部８ａとの間のみではなく、充填材１０の側部１０ｂと第２の導電層８の側部８ｂとの間に形成することもできる。
次いで、図３（ｆ）に示すように、保護層１２において開口部１２ａを形成し、半田材等で構成される外部端子９を第２の導電層８と接触するようにして形成する。次いで、半導体基板２をダイサーの切削ブレードにより切断し、個片化する。
以上のようにして、図１に示すような半導体装置１を得ることができる。
（カメラモジュール）
次いで、実施形態に係るカメラモジュールについて説明する。図４は、本態様におけるカメラモジュールの概略構成を示す断面図である。
図４に示すカメラモジュール２１は、ＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）タイプのパッケージ形態を有しており、前述した実施形態の半導体装置１からなるセンサーモジュール１ａと、以下に詳述するレンズモジュール３０とを具えている。
センサーモジュール１ａを構成する半導体基板２の第１の主面２ａの能動領域には、フォトダイオード等の受光素子を有する受光部（例えばＣＣＤ型撮像素子やＣＭＯＳ型撮像素子等）２２が設けられている。なお、その他の構成については、上記実施形態で説明したとおりである。但し、本態様では図示を簡略化して、貫通孔３等については記載を省略している。
レンズモジュール３０は、半導体基板２上に形成された受光部２２をキズや埃から保護するための光透過性保護部材２３を有している。光透過性保護部材２３は半導体基板２から離隔するとともに、第１の主面２ａを覆うように配置されている。また、光透過性保護部材２３は、半導体基板２の第１の主面２ａの周縁部に配置された接着層２４を介して、半導体基板２に接着固定されている。この結果、光透過性保護部材２３と半導体基板２の第１の主面２ａとの間には、接着層２４の厚さに基づいて形成された間隙２５が介在するようになる。
光透過性保護部材２３としては、例えば石英ガラス、ホウ珪酸ガラス、ソーダ石灰ガラス等からなるガラス基板が用いられる。接着層２４には、例えば感光性や非感光性のエポキシ樹脂、ポリイミド樹脂、アクリル樹脂、シリコーン樹脂等が適用される。
レンズモジュール３０は、受光部２２上に形成された集光用のマイクロレンズ２６を有している。なお、間隙２５によって、マイクロレンズ２６の集光効果が損なわれないようになっている。
さらに、レンズモジュール３０は、光透過性保護部材２３の上方において、赤外光を遮断するＩＲ（カット）フィルタ２７を有しているとともに、フィルタ２７上にはレンズホルダ２８で固定された集光用レンズ２９を有している。なお、図４では集光用レンズ２９を１枚しか図示していないが、集光用レンズ２９は必要に応じて複数枚で構成される。
さらに、センサーモジュール１ａとレンズモジュール３０とは、電気的なシールドや機械的補強を目的としたシールドキャップ３１で覆われている。シールドキャップ３１は、例えばアルミニウム、ステンレス材、Ｆｅ−Ｎｉ合金（４２アロイ等）で構成される。これらによって、カメラモジュール２１が構成されている。なお、センサーモジュール１ａは第２の導電層８および外部端子９を介して、配線（図示せず）が形成された基板３２上に実装され、さらに基板３２の配線と電気的に接続される。
このようなカメラモジュール２１においては、撮像対象物から到来する光をレンズ２９で集光し、この集光した光を受光部２２で受光する。受光部２２で受光した光を光電変換し、その出力をセンサー信号として能動領域に形成された制御ＩＣ（図示せず）に入力する。制御ＩＣはディジタルシグナルプロセッサを含み、それによってセンサー信号を処理して静止画あるいは動画のデータを作成し、第２の導電層８および外部端子９を介して基板３２に出力する。
基板３２は図示しない記憶装置や表示装置に接続され、静止画あるいは動画のデータが記憶装置に記憶され、あるいは表示装置に表示される。
この実施形態のカメラモジュール２１でも、センサーモジュール１ａを構成する半導体装置１において、リフロー実装時や温度サイクル時に充填材１０が収縮した場合においても、貫通孔３内では、予め空隙部１１が形成されて、充填材１０が第２の導電層８の底部８ａに直接接触しないようになっている。したがって、充填材１０が収縮した場合においても、第１の絶縁膜４及び第２の絶縁膜６、並びに第１の導電層５及び第２の導電層８が、充填材１０の収縮に伴って発生する（引張）応力が作用するようなことがない。
結果として、センサーモジュール１ａ、すなわち半導体装置１における第１の絶縁膜４及び／又は第２の絶縁膜６が破断し、半導体装置１が電気的に短絡するようなことがない。また、第１の導電層５及び／又は第２の導電層８が破断して接続不良等を生じ、半導体装置１の抵抗増大などの問題を回避することができる。このため、半導体装置１の電気的信頼性を向上させることができるようになる。
以上、本発明を上記具体例に基づいて詳細に説明したが、本発明は上記具体例に限定されるものではなく、本発明の範疇を逸脱しない限りにおいて、あらゆる変形や変更が可能である。
例えば、上記態様では、別途半田ボール等の外部端子９を形成するようにしているが、充填材１０を貫通孔３から外方へ突出するようにして形成し、外部端子として機能させるようにすることもできる。この場合は、上述した外部端子９を別途形成する必要がない。
第１の実施形態に係る半導体装置の構成を示す断面図である。 第２の実施形態に係る半導体装置の構成を示す断面図である。 実施形態における半導体装置の製造方法の各工程を示す断面図である。 実施形態におけるカメラモジュールの概略構成を示す断面図である。
符号の説明
１…半導体装置、２…半導体基板、３…貫通孔、４…第１の絶縁層、５…第１の導電層、６…第２の絶縁層、８…第２の導電層、９…外部端子、１０…充填材、１２…保護層、１ａ…センサーモジュール、２２…受光部、２３…光透過性保護部材、２４…接着層、２５…間隙、２６…マイクロレンズ、２７…ＩＲ（カット）フィルタ、２８…レンズホルダ、２９…集光用レンズ、３０…レンズモジュール、３１…シールドキャップ

Claims (5)

  1. 互いに相対向する第１の主面及び第２の主面を有し、厚さ方向に貫通して前記第１の主面及び前記第２の主面を連通するようにして貫通孔が形成されてなる半導体基板と、
    前記半導体基板の前記第１の主面上において、前記貫通孔の前記第１の主面側を開口するようにして形成されてなる第１の絶縁層と、
    前記第１の絶縁層上に、前記貫通孔の前記第１の主面側の前記開口を覆うように形成された第１の導電層と、
    前記貫通孔の内壁面上及び前記半導体基板の前記第２の主面上に形成された第２の絶縁層と、
    前記第１の導電層に当接し、前記貫通孔及び前記第２の主面の前記第２の絶縁層上に形成された第２の導電層と、
    前記半導体基板の前記第１の主面側において、前記第２の導電層との間に空隙部を有し、前記貫通孔内の前記第２の導電層上に設けられた充填材と、
    を具えることを特徴とする、半導体装置。
  2. 前記充填材は絶縁材料であって、前記貫通孔から前記半導体基板の前記第２の主面上に延在し、前記第２の絶縁層及び前記第２の導電層を覆うようにして設けられたことを特徴とする、請求項１に記載の半導体装置。
  3. 前記充填材は導電性材料であって、前記半導体基板の前記第２の主面上において、前記第２の導電層と接触するようにして設けられていることを特徴とする、請求項１に記載の半導体装置。
  4. 半導体基板の第１の主面上に第１の絶縁層を形成する工程と、
    前記第１の絶縁層上に第１の導電層を形成する工程と、
    前記半導体基板の、前記第１の主面と相対向する第２の主面側から前記第１の主面側へ向けて貫通孔を形成し、前記第１の絶縁層を露出させる工程と、
    前記貫通孔の内壁面上及び前記半導体基板の前記第２の主面上に第２の絶縁層を形成する工程と、
    前記第１の絶縁層及び前記第２の絶縁層部分を除去し、前記貫通孔内に前記第１の導電層を露出させる工程と、
    前記第１の導電層に当接し、前記貫通孔及び前記第２の主面の前記第２の絶縁層上に第２の導電層を形成する工程と、
    前記半導体基板の前記第１の主面側において、前記第２の導電層との間に空隙部を有し、前記貫通孔内の前記第２の導電層上に充填材を設ける工程と、
    を具えることを特徴とする、半導体装置の製造方法。
  5. 請求項１〜３のいずれか一に記載の半導体装置をセンサーを含むセンサーモジュールと、
    前記半導体装置における前記半導体基板の前記第１の主面上に設けられ、前記第１の導電層と電気的に接続されてなる受光部、前記受光部上に配置された光透過性保護部材、及び集光レンズユニットを含むレンズモジュールと、
    を具えることを特徴とする、カメラモジュール。
JP2008207830A 2008-08-12 2008-08-12 半導体装置、半導体装置の製造方法、及びカメラモジュール Expired - Fee Related JP4818332B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2008207830A JP4818332B2 (ja) 2008-08-12 2008-08-12 半導体装置、半導体装置の製造方法、及びカメラモジュール
US12/539,037 US8426977B2 (en) 2008-08-12 2009-08-11 Semiconductor apparatus, manufacturing method of semiconductor apparatus, and camera module

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008207830A JP4818332B2 (ja) 2008-08-12 2008-08-12 半導体装置、半導体装置の製造方法、及びカメラモジュール

Publications (2)

Publication Number Publication Date
JP2010045162A true JP2010045162A (ja) 2010-02-25
JP4818332B2 JP4818332B2 (ja) 2011-11-16

Family

ID=41680719

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008207830A Expired - Fee Related JP4818332B2 (ja) 2008-08-12 2008-08-12 半導体装置、半導体装置の製造方法、及びカメラモジュール

Country Status (2)

Country Link
US (1) US8426977B2 (ja)
JP (1) JP4818332B2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013522929A (ja) * 2010-03-24 2013-06-13 インターナショナル・ビジネス・マシーンズ・コーポレーション ３次元集積のための裏側ダミー・プラグを含む半導体構造およびこれを製造する方法
JP2014093392A (ja) * 2012-11-02 2014-05-19 Renesas Electronics Corp 半導体装置およびその製造方法
US9153489B2 (en) 2011-05-19 2015-10-06 Samsung Electronics Co., Ltd. Microelectronic devices having conductive through via electrodes insulated by gap regions
KR20180042347A (ko) * 2015-10-10 2018-04-25 차이나 와퍼 레벨 씨에스피 씨오., 엘티디. 이미지 센싱 칩을 위한 패키징 방법 및 패키지 구조

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010040862A (ja) * 2008-08-06 2010-02-18 Fujikura Ltd 半導体装置
US8487410B2 (en) 2011-04-13 2013-07-16 Taiwan Semiconductor Manufacturing Company, Ltd. Through-silicon vias for semicondcutor substrate and method of manufacture
US8890191B2 (en) * 2011-06-30 2014-11-18 Chuan-Jin Shiu Chip package and method for forming the same

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005286028A (ja) * 2004-03-29 2005-10-13 Sharp Corp 固体撮像素子パッケージ、半導体パッケージ、カメラモジュール、及び固体撮像素子パッケージの製造方法
JP2005294320A (ja) * 2004-03-31 2005-10-20 Sanyo Electric Co Ltd 半導体装置およびその製造方法
JP2006165393A (ja) * 2004-12-09 2006-06-22 Rohm Co Ltd 半導体装置および半導体装置の製造方法
JP2006269968A (ja) * 2005-03-25 2006-10-05 Sharp Corp 半導体装置およびその製造方法
JP2009064820A (ja) * 2007-09-04 2009-03-26 Toshiba Corp 半導体装置および半導体装置の製造方法
JP2009094230A (ja) * 2007-10-05 2009-04-30 Fujikura Ltd 半導体装置及びその製造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7180149B2 (en) 2003-08-28 2007-02-20 Fujikura Ltd. Semiconductor package with through-hole
TWI303864B (en) * 2004-10-26 2008-12-01 Sanyo Electric Co Semiconductor device and method for making the same
JP2008305938A (ja) * 2007-06-07 2008-12-18 Toshiba Corp 半導体装置および半導体装置の製造方法
JP2009099591A (ja) * 2007-10-12 2009-05-07 Toshiba Corp 固体撮像素子及びその製造方法
JP4799542B2 (ja) 2007-12-27 2011-10-26 株式会社東芝 半導体パッケージ

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005286028A (ja) * 2004-03-29 2005-10-13 Sharp Corp 固体撮像素子パッケージ、半導体パッケージ、カメラモジュール、及び固体撮像素子パッケージの製造方法
JP2005294320A (ja) * 2004-03-31 2005-10-20 Sanyo Electric Co Ltd 半導体装置およびその製造方法
JP2006165393A (ja) * 2004-12-09 2006-06-22 Rohm Co Ltd 半導体装置および半導体装置の製造方法
JP2006269968A (ja) * 2005-03-25 2006-10-05 Sharp Corp 半導体装置およびその製造方法
JP2009064820A (ja) * 2007-09-04 2009-03-26 Toshiba Corp 半導体装置および半導体装置の製造方法
JP2009094230A (ja) * 2007-10-05 2009-04-30 Fujikura Ltd 半導体装置及びその製造方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013522929A (ja) * 2010-03-24 2013-06-13 インターナショナル・ビジネス・マシーンズ・コーポレーション ３次元集積のための裏側ダミー・プラグを含む半導体構造およびこれを製造する方法
US9153489B2 (en) 2011-05-19 2015-10-06 Samsung Electronics Co., Ltd. Microelectronic devices having conductive through via electrodes insulated by gap regions
KR101767654B1 (ko) * 2011-05-19 2017-08-14 삼성전자주식회사 에어 갭 절연 구조를 갖는 관통전극을 구비한 반도체 소자 및 그 제조방법
JP2014093392A (ja) * 2012-11-02 2014-05-19 Renesas Electronics Corp 半導体装置およびその製造方法
KR20180042347A (ko) * 2015-10-10 2018-04-25 차이나 와퍼 레벨 씨에스피 씨오., 엘티디. 이미지 센싱 칩을 위한 패키징 방법 및 패키지 구조
JP2018533225A (ja) * 2015-10-10 2018-11-08 チャイナ ウェイファー レベル シーエスピー カンパニー リミテッド イメージセンシングチップのパッケージ化方法及びパッケージ構造
KR102082714B1 (ko) 2015-10-10 2020-02-28 차이나 와퍼 레벨 씨에스피 씨오., 엘티디. 이미지 센싱 칩을 위한 패키징 방법 및 패키지 구조

Also Published As

Publication number Publication date
US8426977B2 (en) 2013-04-23
US20100038741A1 (en) 2010-02-18
JP4818332B2 (ja) 2011-11-16

Similar Documents

Publication Publication Date Title
US7439094B2 (en) Method of manufacturing a semiconductor package
KR101453158B1 (ko) 이미지 센서를 위한 계단형 패키지 및 그 제조 방법
JP4818332B2 (ja) 半導体装置、半導体装置の製造方法、及びカメラモジュール
US7981727B2 (en) Electronic device wafer level scale packages and fabrication methods thereof
US7498556B2 (en) Image sensor module having build-in package cavity and the method of the same
KR100616670B1 (ko) 웨이퍼 레벨의 이미지 센서 모듈 및 그 제조방법
JP5078725B2 (ja) 半導体装置
US20080173792A1 (en) Image sensor module and the method of the same
JP2009064839A (ja) 光学デバイス及びその製造方法
JP2009158863A (ja) 半導体パッケージ及びカメラモジュール
KR20060132490A (ko) 관통 전극을 갖는 반도체 장치 및 그 제조 방법
JP2007189198A (ja) 半導体装置
US20090050995A1 (en) Electronic device wafer level scale packges and fabrication methods thereof
JP5249080B2 (ja) 半導体装置
JP2006024891A (ja) 半導体装置及びその製造方法
JP2010186947A (ja) 固体撮像装置
JP2011054805A (ja) 半導体装置、及び半導体装置の製造方法
US7888157B2 (en) Image sensor chip package method
WO2020003796A1 (ja) 固体撮像装置、電子機器、および固体撮像装置の製造方法
JP2016027586A (ja) 光学装置および光学装置の製造方法
KR20060122767A (ko) 3차원 구조 이미지 센서 패키지 소자
WO2010061551A1 (ja) 半導体装置および電子機器
JP2009064914A (ja) 半導体装置及び半導体装置の製造方法
JP5146307B2 (ja) 半導体装置
JP2010129577A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100913

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20110114

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20110127

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110222

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110425

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20110425

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110531

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110613

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110628

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110713

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110802

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110830

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140909

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140909

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees