JP2008135482A - 貫通孔配線構造およびその形成方法 - Google Patents

貫通孔配線構造およびその形成方法 Download PDF

Info

Publication number
JP2008135482A
JP2008135482A JP2006319329A JP2006319329A JP2008135482A JP 2008135482 A JP2008135482 A JP 2008135482A JP 2006319329 A JP2006319329 A JP 2006319329A JP 2006319329 A JP2006319329 A JP 2006319329A JP 2008135482 A JP2008135482 A JP 2008135482A
Authority
JP
Japan
Prior art keywords
hole
base substrate
contact
pad
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006319329A
Other languages
English (en)
Other versions
JP5231733B2 (ja
Inventor
Takumi Taura
巧 田浦
Masanao Kamakura
將有 鎌倉
Kaoru Tone
薫 戸根
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Electric Works Co Ltd
Original Assignee
Matsushita Electric Works Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Works Ltd filed Critical Matsushita Electric Works Ltd
Priority to JP2006319329A priority Critical patent/JP5231733B2/ja
Publication of JP2008135482A publication Critical patent/JP2008135482A/ja
Application granted granted Critical
Publication of JP5231733B2 publication Critical patent/JP5231733B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

【課題】電気的性能の向上が図れる貫通孔配線構造およびその形成方法を提供することにある。
【解決手段】貫通孔配線構造は、ベース基板1の厚み方向に貫設した貫通孔10の内側に形成された貫通配線部2と、ベース基板の厚み方向の両表面側それぞれに貫通配線部2の端面および貫通孔10の周部に重なる形で形成されたパッド5a,5bとを備え、貫通配線部2においてパッド5a,5bそれぞれに接する端部からなるコンタクト部3a,3bが、貫通配線部2における他の部位である主部4よりも弾性率が高い導電性材料を用いて形成されている。
【選択図】図1

Description

貫通孔配線構造およびその形成方法に関するものである。
従来から半導体基板などのベース基板の厚み方向の両表面側それぞれに設けられた導体層間を相互に接続するための貫通孔配線構造が提案されている(例えば、特許文献1,2,3参照)。
この種の貫通孔配線構造は、図3(d)に示すように、シリコン基板などのベース基板100に設けられる。ここで、ベース基板100の厚み方向(図3における上下方向)には貫通孔110が貫設されている。また、ベース基板100は、その厚み方向の両表面側および貫通孔110の内周面にSiO層からなる絶縁層(図示せず)を備えている。そして、貫通孔配線構造は、ベース基板100の貫通孔110の内周面との間に隙間が生じないように貫通孔110内に充実された導電性材料(例えば、銅)からなる貫通配線部210と、ベース基板100の厚み方向の両表面側(図3(d)における上面側および下面側)に貫通配線部210の端面および貫通孔110の周部に重なる形で形成された2つのパッド220,220とを備えている。なお、パッド220としては、例えば、Ti層および当該Ti層を覆うAu層とを有する金属薄膜が用いられている。
ところで、図3(d)に示すような貫通孔配線構造を形成するにあたっては、電気メッキ法や、溶融金属埋め戻し法、ペースト材埋め込み法などを利用する方法が従来から提案されている。
電気メッキ法を利用する場合、例えば、ベース基板100の前記一表面側および前記他表面側および前記貫通孔110の内周面にシード層(図示せず)を形成した後に、当該シード層の表面に貫通配線部210に用いられる導電性材料を貫通孔110の内側が埋め込まれるように析出させることによって貫通配線部210の形成を行う。溶融金属埋め戻し法を用いる場合、例えば、減圧した雰囲気下で溶融金属中にベース基板100を浸漬し、その後にベース基板100を浸漬した状態で溶融金属を加圧することで貫通孔110内に溶融金属を充填し、さらにその後にベース基板100を溶融金属より引き上げて冷却することで溶融金属を硬化させることによって貫通配線部210の形成を行う。ペースト材埋め込み法を用いる場合、例えば、導電ペースト(例えば、銅ペーストや銀ペースト)を貫通孔110内に充填した後に加熱して硬化させることで貫通配線部210の形成を行う。
図3(a)は電気メッキ法により貫通配線部210を形成した例を示しており、貫通配線部210を形成した後には、貫通配線部210の不要部分(ベース基板100の前記一表面を含む平面および前記他表面を含む平面から突出した部分)を除去する。
ここで、貫通配線部210の不要部分の除去は、例えば、化学的機械的研磨(ChemicalMechanical Polishing:CMP)により行う。ここで、CMPにより貫通配線部210の不要部分を除去するにあたっては、図3(b)に示すように、研磨パッド300を用いて貫通配線部210を研磨し、図3(c)に示す構造を得る。
この後に、ベース基板100の前記一表面側および前記他表面側それぞれにパッド220をスパッタ法により形成することで、図3(d)に示すような貫通孔配線構造が得られる。
特開2003−328180号公報 特開2002−237468号公報 特開2004−119606号公報
しかしながら、貫通配線部210の不要部分を除去するために研磨パッド300を用いて貫通配線部210を研磨した際には、図4(a),(b)に示すように、貫通配線部210に研磨パッド300の移動方向に沿った応力(機械的な応力)がかかり、このような応力が繰り返し貫通配線部210にかけられた際には、貫通配線部210が塑性変形して、図4(c)に示すように、貫通配線部210と貫通孔110の内周面との間に隙間400が生じてしまうおそれがある。なお、図4(a),(b)では、研磨パッド300の移動方向を矢印で示している。
この後にパッド220を形成するにあたって、図4(c)に示すように貫通配線部210と貫通孔110の内周面との間に隙間400が生じていると、隙間400上にはパッド220が形成されないために、図4(d)に示すように、パッド220においてベース基板100と接する部位221とパッド220において貫通配線部210と接する部位222との間に孔部223が生じ、このような孔部223によってパッド220の電気抵抗が高くなって、貫通孔配線構造の電気的性能が悪化するという問題があった。
本発明は上述の点に鑑みて為されたもので、その目的は、電気的性能の向上が図れる貫通孔配線構造およびその形成方法を提供することにある。
上述の課題を解決するために、請求項1の発明では、ベース基板の厚み方向に貫設した貫通孔の内側に形成された貫通配線部と、前記ベース基板の厚み方向の両表面側の少なくとも一方に前記貫通配線部の端面および前記貫通孔の周部に重なる形で形成されたパッドとを備え、前記貫通配線部において前記パッドに接する端部からなるコンタクト部が、前記貫通配線部における他の部位よりも弾性率が高い導電性材料により形成されてなることを特徴とする。
請求項1の発明によれば、パッドを形成する前工程として研磨パッドにより貫通配線部の不要部分を除去する研磨工程を行うにあたっては、研磨パッドからの応力(機械的な応力)を貫通配線部における他の部位よりも弾性率が高いコンタクト部にて受けるので、貫通配線部が塑性変形して貫通配線部と貫通孔の内面との間に隙間が生じてしまうことを抑制できるから、パッドにおいてコンタクト部と接する部位とベース基板に接する部位との間に孔部が生じて電気抵抗が高くなってしまうことを抑制できて、電気的性能の向上が図れる。
請求項2の発明では、請求項1の発明において、前記コンタクト部は、前記他の部位よりも前記ベース基板との熱膨張率差が小さい導電性材料により形成されてなることを特徴とする。
請求項2の発明によれば、パッドを形成するにあたってベース基板を加熱した場合であっても、貫通配線部においてパッドと接する端部であるコンタクト部とベース基板の貫通孔の内周面との間に隙間が生じにくくなるから、パッドにおいてコンタクト部と接する部位とベース基板に接する部位との間に孔部が生じて電気抵抗が高くなってしまうことを抑制できて、電気的性能の向上が図れる。
請求項3の発明では、請求項1または2の発明において、前記他の部位に用いられる導電性材料は、銅、金、銀、およびこれらの少なくとも1種を含む群から選択される1または複数であることを特徴とする。
請求項3の発明によれば、金属のなかでも電気伝導度が高い金属である銅、金、銀およびこれらの少なくとも1種を含む群から選択される1または複数の導電性材料により貫通配線部の他の部位が形成されてなるので、貫通配線部の電気抵抗を低くできるから、電気的性能を向上でき、しかも貫通配線部の他の部位は電気メッキ法により形成できるから、貫通配線部の形成が容易になる。
請求項4の発明では、請求項1〜3のうちいずれか1項の発明において、前記コンタクト部に用いられる導電性材料は、ニッケル、ロジウム、ルテニウム、タングステン、およびこれらの少なくとも1種を含む群から選択される1または複数であることを特徴とする。
請求項4の発明によれば、金属のなかでも弾性率が高く、熱膨張率が低い金属であるニッケル、ロジウム、ルテニウム、タングステンおよびこれらの少なくとも1種を含む群から選択される1または複数の導電性材料によりコンタクト部が形成されてなるので、研磨パッドなどによる応力および熱応力によるコンタクト部の変形をさらに抑制でき、結果として電気的性能のさらなる向上が図れ、しかもコンタクト部は電気メッキ法により形成できるから、貫通配線部の形成が容易になる。
請求項5の発明では、請求項4の発明において、前記コンタクト部に用いられる導電性材料に、金または白金を含有させたことを特徴とする。
請求項5の発明によれば、コンタクト部の表面に不動態被膜が形成されてしまうことを抑制できるから、コンタクト部とパッドとの密着性を向上できて、コンタクト部とパッドとの接触抵抗が小さくなり、さらなる電気的性能の向上が図れる。
請求項6の発明では、ベース基板の厚み方向に貫設した貫通孔の内側に形成された貫通配線部と、前記ベース基板の厚み方向の一表面側および他表面側に前記貫通配線部の端面と前記貫通孔の周部に重なる形でそれぞれ形成された第1のパッドおよび第2のパッドとを備え、前記貫通配線部において前記第1のパッドに接する端部からなる第1のコンタクト部および前記第2のパッドに接する端部からなる第2のコンタクト部が、前記貫通配線部における他の部位よりも弾性率が高い導電性材料により形成されてなる貫通孔配線構造の形成方法であって、前記貫通孔が形成されたベース基板の前記一表面側にシード層を形成してから電気メッキ法によりシード層を用いて前記第1のコンタクト部に用いられる導電性材料を析出させて前記第1のコンタクト部を形成した後に、電気メッキ法により前記貫通孔より前記ベース基板の前記他表面側に臨む前記第1のコンタクト部の表面から前記厚み方向に沿って前記他の部位に用いられる導電性材料を析出させて前記他の部位を形成し、その後に、電気メッキ法により前記貫通孔より前記ベース基板の前記他表面側に臨む前記他の部位の表面から前記厚み方向に沿って前記第2のコンタクト部に用いられる導電性材料を析出させて前記第2のコンタクト部を形成し、さらにその後に、少なくとも各コンタクト部の不要部分を研磨により除去してから、前記ベース基板の前記一表面側および前記他表面側に前記第1のパッドおよび前記第2のパッドをそれぞれ形成することを特徴とする。
請求項6の発明によれば、貫通孔の開口近傍において貫通配線部と貫通孔の内周面との間に隙間が生じてしまうことを抑制できて電気的性能の向上が図れる貫通孔配線構造を容易に形成することができる。
請求項1の発明は、貫通孔の開口近傍において貫通配線部と貫通孔の内周面との間に隙間が生じてしまうことを抑制できるから、電気的性能の向上が図れるという効果を奏する。
請求項6の発明は、貫通孔の開口近傍において貫通配線部と貫通孔の内周面との間に隙間が生じてしまうことを抑制できて電気的性能の向上が図れる貫通孔配線構造を容易に形成することができるという効果を奏する。
本実施形態の貫通孔配線構造は、例えば、図1(g)に示すようにシリコン基板を基礎として形成されたベース基板1に設けられている。ここで、ベース基板1は、例えば、圧力センサや加速度センサなどの半導体装置(図示せず)に用いられるものであって、その厚み方向(図1(g)における上下方向)には断面円形状の貫通孔10が貫設されている。また、ベース基板1は、その厚み方向の一表面側(図1(g)における下面側)および他表面側(図1(g)における上面側)および貫通孔10の内周面に、SiO層からなる絶縁層11を備えている。なお、ベース基板1としては、厚みが100μm〜600μm程度のものを用いている。
ここで、貫通孔10は、例えば、誘導結合プラズマ型のエッチング装置のような重返消掘が可能なエッチング装置を用いて反応性イオンエッチング(Reactive Ion Etching;RIE)を行うことによりベース基板1に形成すればよく、絶縁層11は、熱酸化法によりベース基板1を酸化することによって、ベース基板1の前記一表面側および前記他表面側および貫通孔10の内周面に形成されている。
本実施形態の貫通孔配線構造は、図1(g)に示すように、ベース基板1の厚み方向に貫設した貫通孔10の内側に形成された貫通配線部2と、ベース基板1の厚み方向の両表面側それぞれに貫通配線部2の端面および貫通孔10の周部に重なる形で形成されたパッド5,5とを備え、貫通配線部2においてパッド5,5それぞれに接する端部からなるコンタクト部3,3が、貫通配線部2における他の部位である主部4よりも弾性率が高い導電性材料により形成されてなる。
ここで、主部4に用いられる導電性材料としては、電気伝導度が高い導電性材料、例えば、金属のなかでも比較的電気伝導度が高い金属である銅(Cu)、金(Au)、銀(Ag)、およびこれらの少なくとも1種を含む群から選択される1または複数を用いている。なお、主部4に用いられる導電性材料は、上記の例の他に、例えば炭素、ポリマー材料、導電性を持たせた半導体などを用いることができるが、これらは上記の例に比べて電気伝導度が低いため、上記の例を用いるほうが好ましい。
コンタクト部3に用いられる導電性材料としては、例えば主部4よりも弾性率が高く、熱膨張率が低い導電性材料であるニッケル(Ni)、ロジウム(Rh)、ルテニウム(Ru)、タングステン(W)、およびこれらの少なくとも1種を含む群から選択される1または複数の導電性材料を用いている。なお、コンタクト部3の材料としてタングステンを用いた場合には、タングステンは単独では電気メッキ法によりメッキすることができないため、Ni−W合金などの合金として用いる。
以下に、本実施形態の貫通孔配線構造の形成方法について図1(a)〜(g)を参照して説明する。なお、以下の説明では、主部4の材料として銅、各コンタクト部3の材料としてNi−W合金を用いた例について説明する。また、以下の説明では、必要に応じてベース基板1の厚み方向の前記一表面側に形成されたパッド(以下、「第1のパッド」と称する)5を符号5aで表し、前記他表面側に形成されたパッド(以下、「第2のパッド」と称する)5を符号5bで表し、第1のパッド5aに接するコンタクト部(以下、「第1のコンタクト部」と称する)3を符号3aで表し、第2のパッド5bに接するコンタクト部(以下、「第2のコンタクト部」と称する)3を符号3bで表す。
まず、図1(a)に示すように貫通孔10および絶縁層11が形成されたベース基板1の前記一表面側に、シード層12をスパッタ法により形成する。ここで、シード層12としては、Ti層およびTi層を覆うCu層からなる金属薄膜を用いている。なお、シード層12を形成する際には、ベース基板1の前記一表面側にのみ形成することが好ましいが、図1(b)に示すように貫通孔10の内周面にまでシード層12が形成された場合であっても、貫通孔10の内周面に形成されたシード層12の厚み寸法はコンタクト部3の径寸法に比べて非常に小さいため問題はない。また、シード層12の材料として、コンタクト部3と同じ材料を用いれば、シード層12が貫通孔10の内周面に形成されたことによる影響をなくすことができる。
シード層12を形成した後には、シード層12を用いてNi−W合金(コンタクト部3に用いられる導電性材料)を、電気メッキ法により貫通孔10において第1のコンタクト部3aを形成するための部位が隙間なく埋め込まれるようにして析出させて第1のコンタクト部3aを形成して、図1(c)に示す構造を得る。ところで、第1のコンタクト部3aの導電性材料はNi−W合金であるから、主部4の導電性材料である銅に比べて電気伝導度が低く、そのため、貫通孔配線構造の電気的性能を考慮すれば、第1のコンタクト部3aの厚みは薄いほうがよい。しかしながら、第1のコンタクト部3aの厚みが薄すぎると後述する研磨工程によって第1のコンタクト部3aがなくなってしまうおそれがあるため、第1のコンタクト部3aは、研磨工程によってなくなってしまうことがないような厚みに設定することが好ましい。本実施形態では、第1のコンタクト部3aの厚みを1μm〜50μm程度に設定している。
第1のコンタクト部3aを形成した後には、電気メッキ法により主部4の形成を行う。主部4を形成するにあたっては、第1のコンタクト部3aを陰極として用い、ベース基板1の前記他表面側に対向配置した陽極(図示せず)と第1のコンタクト部3aとの間に通電して、貫通孔10よりベース基板1の前記他表面側に臨む第1のコンタクト部3aの表面(図1(c)における上面)からベース基板1の厚み方向に沿って銅(主部4に用いられる導電性材料)を、貫通孔10において主部4を形成するための部位が隙間なく埋め込まれるように析出させるようにし、これにより図1(d)に示す構造を得る。
主部4を形成した後には、電気メッキ法により第2のコンタクト部3bの形成を行う。第2のコンタクト部3bを形成するにあたっては、前記陽極と第1のコンタクト部3aとの間に通電して、貫通孔10よりベース基板1の前記他表面側に臨む主部4の表面(図1(d)における上面)からベース基板1の厚み方向に沿ってNi−W合金(コンタクト部3に用いられる導電性材料)を、貫通孔10において第2のコンタクト部3bを形成するための部位が隙間なく埋め込まれるように析出させるようにし、これにより図1(e)に示す構造を得る。なお、第2のコンタクト部3bの厚みは、第1のコンタクト部3aと同様の値に設定すればよい。
この後には、CMPにより各コンタクト部3a,3bの不要な部位を除去することで、図1(f)に示すような貫通配線部2を得る。ここで、本実施形態では、第1のコンタクト部3aにおいて貫通孔10よりベース基板1の前記一表面を含む平面から突出している部位と、第2のコンタクト部3bにおいて貫通孔10よりベース基板1の前記他表面を含む平面から突出している部位とを除去している。したがって、本実施形態では、第1のコンタクト部3aと第2のコンタクト部3bと主部4それぞれの厚みの合計値がベース基板1の厚みに等しくなる。また、第1のコンタクト部3aの研磨と同時に、ベース基板1の前記一表面側に形成されたシード層12を研磨することによって除去している。
ここで、CMPにより除去される部位は、主部4の材料である銅よりも弾性率が高い材料であるNi−W合金を用いて形成されたコンタクト部3であるから、CMPを行う際に研磨パッドにより応力(機械的な応力)がかけられた場合に、塑性変形してしまうことを抑制でき、その結果、コンタクト部3と貫通孔10の内周面との間に隙間が生じてしまうことを抑制できる。
CMPを行った後には、ベース基板1の前記一表面側に第1のパッド5aを、前記他表面側に第2のパッド5bをそれぞれ形成する。パッド5を形成するにあたっては、パッド5とコンタクト部3との密着性を向上するために貫通孔10より露出するコンタクト部3の表面(すなわち貫通配線部2の端面)を不活性ガスによりプラズマ処理を行う。この後に、スパッタ法によりベース基板1の前記一表面側および前記他表面側それぞれにコンタクト部3の表面および貫通孔10の周部に重なる形で、Ti層およびTi層の表面を覆うAu層からなるパッド5を形成する。なお、パッド5の材料としては、コンタクト部3と同じ導電性材料を用いることが好ましく、このようにすれば、コンタクト部3とパッド5との密着性をより向上することができる。
以上により図1(g)に示す構造の貫通孔配線構造が得られ、この貫通孔配線構造によれば、パッドを形成する前工程として研磨パッドにより貫通配線部2の不要部分を除去する研磨工程を行うにあたっては、研磨パッドからの応力(機械的な応力)を貫通配線部2における他の部位からなる主部4よりも弾性率が高いコンタクト部3にて受けるので、貫通配線部2が塑性変形して貫通配線部2と貫通孔10の内周面との間に隙間が生じてしまうことを抑制できるから、パッド5においてコンタクト部3と接する部位とベース基板1に接する部位との間に孔部が生じて電気抵抗が高くなってしまうことを抑制できて、電気的性能の向上が図れる。
ところで、従来の貫通孔配線構造では、貫通配線部210の導電性材料として銅が用いられることが多く、またベース基板100の基礎としてはシリコン基板が用いられることが多いため、銅とシリコンとの熱膨張率差によって電気的性能が悪化するという問題も生じていた。
例えば、スパッタ法によりパッド220を形成する際には、ベース基板100を加熱する必要があり、このようにベース基板100が加熱された状態でパッド220が形成されると、たとえ図5(a)に示すように研磨時に生じる機械的な応力によって貫通配線部210が塑性変形していなくても、ベース基板100の温度が常温に戻る際に、図5(b)に示すように、銅とシリコンとの熱膨張率差によって貫通配線部210とベース基板100の貫通孔110の内周面との間に隙間400が生じてしまい、その結果、パッド220において貫通配線部210と接する部位222とベース基板100に接する部位221との間に孔部223が生じ、パッド220の電気抵抗が高くなって電気的性能が悪化してしまう。
かかる問題に対しても本実施形態の貫通孔配線構造によれば、コンタクト部3は、主部4よりもベース基板1との熱膨張率差が小さい導電性材料を用いて形成されてなるので、例えば、スパッタ法によりパッド5を形成するにあたってベース基板1を加熱した場合であっても、少なくとも貫通配線部2においてパッド5と接する端部であるコンタクト部3とベース基板1の貫通孔10の内周面との間に隙間が生じにくくなるから、パッド5が断裂されて孔部が生じてしまうことを抑制でき、その結果、電気的性能の向上が図れる。
また、貫通配線部2の主部4の導電性材料として、金属のなかでも電気伝導度が高い金属である銅、金、銀およびこれらの少なくとも1種を含む群から選択される1または複数を用いているので、貫通配線部2の電気伝導度を高めることができ、しかも主部4を電気メッキ法により形成できるから、貫通配線部2の形成が容易になる。
加えて、貫通配線部2のコンタクト部3の導電性材料として、金属のなかでも弾性率が高く、熱膨張率が低い金属であるニッケル、ロジウム、ルテニウム、タングステンおよびこれらの少なくとも1種を含む群から選択される1または複数(以下、「ニッケルなど」と省略する)を用いているので、研磨パッドなどによる応力および熱応力による影響を低減でき、しかもコンタクト部3を電気メッキ法により形成できるから、貫通配線部2の形成がさらに容易になる。
ところで、ニッケルなどは、不動態化し易い金属であるから、コンタクト部3の表面には不動態被膜が形成されるおそれがあり、コンタクト部3の表面に不動態被膜が形成されていると、パッド5とコンタクト部3との密着性が悪くなり、貫通孔配線構造の電気的性能が低下するおそれがあった。このような不動態被膜は、上述したプラズマ処理によりある程度は除去されるものの、不動態被膜が厚い場合には、除去が十分ではなく、良好な密着性が得られなくなる場合がある。
このような不動態被膜がコンタクト部3の表面に形成されることを防止するには、ニッケルなどに金または白金を含有させればよい。ここで、ニッケルなどに金または白金を含有させる方法としては、ニッケルなどと金(または白金)とを溶解したメッキ液を用いて合成析出させる方法や、ニッケルなどを溶解したメッキ液中に金粉(または白金粉)を分散させたメッキ液を用いて分散析出させる方法などが採用できる。
このようにしてニッケルなどに金または白金を含有させたものを用いてコンタクト部3を形成すれば、コンタクト部3の表面に不動態被膜が形成されてしまうことを抑制でき、例え不動態被膜が形成されたとしてもその厚みを薄くできるので、上述のプラズマ処理によって十分に除去することができるから、コンタクト部3とパッド5との密着性を向上できて、コンタクト部3とパッド5との接触抵抗が小さくなり、電気的性能の向上が図れる。
ところで、図1(g)に示す例では、ベース基板1の前記一表面側および前記他表面側の両方にパッド5を備えているが、パッド5は、ベース基板1の厚み方向の両表面側の少なくとも一方に設けられていればよく、図2にベース基板1の前記他表面側にのみパッド5を設けた例を示す。
図2に示す貫通孔配線構造では、ベース基板1の前記一表面側に第1のパッド5aおよびそれに接する第1のコンタクト部3aを設ける代わりに、主部4が、ベース基板1の前記一表面側において貫通孔10の開口および周部を覆うように形成されている。
以下に、図2に示す貫通孔配線構造の形成方法について説明する。まず、上述したように、ベース基板1の前記一表面側にシード層12をスパッタ法により形成する。シード層12を形成した後には、電気メッキ法により主部4を形成する。主部4を形成するにあたっては、シード層12を陰極として用い、ベース基板1の前記他表面側に対向配置した陽極(図示せず)とシード層12との間に通電して、シード層12を基端としてベース基板1の厚み方向に沿って銅(主部4に用いられる導電性材料)を析出させることで、図2に示す構造の主部4を得る。
この後には、上述したように電気メッキ法によりコンタクト部3の形成を行い、CMPによりコンタクト部3の不要部分(ベース基板1の前記他表面を含む平面より突出する部分)を除去してから、ベース基板1の前記他表面側にパッド5を形成することで、図2に示す貫通孔配線構造が得られ、このようにして得られた貫通孔配線構造であっても、図1(g)に示す場合と同様の効果が得られる。
なお、ベース基板1の基礎としては、シリコン基板などの半導体基板の代わりに、絶縁性基板、または絶縁層で被覆した導体基板(金属基板や、p形シリコン基板やn形シリコン基板などの導電性を持たせた半導体基板など)を用いてもよい。また、半導体装置としては、シリコンウェハなどを用いた圧力センサや加速度センサなどの物理センサの他に、化学センサ、光デバイス、高周波デバイスなどが挙げられる。また、本実施形態の貫通孔配線構造は、上述したような半導体装置のパッケージ部品(例えばケースやカバーなど)にも適用することができる。
本発明の一実施形態の貫通孔配線構造の形成方法の説明図である。 同上における他例の貫通孔配線構造の概略断面図である。 従来の貫通孔配線構造の形成方法の説明図である。 従来の貫通孔配線構造の説明図である。 従来の貫通孔配線構造の説明図である。
符号の説明
1 ベース基板
2 貫通配線部
3,3a,3b コンタクト部
4 主部(他の部位)
5,5a,5b パッド
10 貫通孔
12 シード層

Claims (6)

  1. ベース基板の厚み方向に貫設した貫通孔の内側に形成された貫通配線部と、前記ベース基板の厚み方向の両表面側の少なくとも一方に前記貫通配線部の端面および前記貫通孔の周部に重なる形で形成されたパッドとを備え、前記貫通配線部において前記パッドに接する端部からなるコンタクト部が、前記貫通配線部における他の部位よりも弾性率が高い導電性材料により形成されてなることを特徴とする貫通孔配線構造。
  2. 前記コンタクト部は、前記他の部位よりも前記ベース基板との熱膨張率差が小さい導電性材料により形成されてなることを特徴とする請求項1記載の貫通孔配線構造。
  3. 前記他の部位に用いられる導電性材料は、銅、金、銀、およびこれらの少なくとも1種を含む群から選択される1または複数であることを特徴とする請求項1または2記載の貫通孔配線構造。
  4. 前記コンタクト部に用いられる導電性材料は、ニッケル、ロジウム、ルテニウム、タングステン、およびこれらの少なくとも1種を含む群から選択される1または複数であることを特徴とする請求項1〜3のうちいずれか1項記載の貫通孔配線構造。
  5. 前記コンタクト部に用いられる導電性材料に、金または白金を含有させたことを特徴とする請求項4記載の貫通孔配線構造。
  6. ベース基板の厚み方向に貫設した貫通孔の内側に形成された貫通配線部と、前記ベース基板の厚み方向の一表面側および他表面側に前記貫通配線部の端面と前記貫通孔の周部に重なる形でそれぞれ形成された第1のパッドおよび第2のパッドとを備え、前記貫通配線部において前記第1のパッドに接する端部からなる第1のコンタクト部および前記第2のパッドに接する端部からなる第2のコンタクト部が、前記貫通配線部における他の部位よりも弾性率が高い導電性材料により形成されてなる貫通孔配線構造の形成方法であって、前記貫通孔が形成されたベース基板の前記一表面側にシード層を形成してから電気メッキ法によりシード層を用いて前記第1のコンタクト部に用いられる導電性材料を析出させて前記第1のコンタクト部を形成した後に、電気メッキ法により前記貫通孔より前記ベース基板の前記他表面側に臨む前記第1のコンタクト部の表面から前記厚み方向に沿って前記他の部位に用いられる導電性材料を析出させて前記他の部位を形成し、その後に、電気メッキ法により前記貫通孔より前記ベース基板の前記他表面側に臨む前記他の部位の表面から前記厚み方向に沿って前記第2のコンタクト部に用いられる導電性材料を析出させて前記第2のコンタクト部を形成し、さらにその後に、少なくとも各コンタクト部の不要部分を研磨により除去してから、前記ベース基板の前記一表面側および前記他表面側に前記第1のパッドおよび前記第2のパッドをそれぞれ形成することを特徴とする貫通孔配線構造の形成方法。
JP2006319329A 2006-11-27 2006-11-27 貫通孔配線構造およびその形成方法 Expired - Fee Related JP5231733B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006319329A JP5231733B2 (ja) 2006-11-27 2006-11-27 貫通孔配線構造およびその形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006319329A JP5231733B2 (ja) 2006-11-27 2006-11-27 貫通孔配線構造およびその形成方法

Publications (2)

Publication Number Publication Date
JP2008135482A true JP2008135482A (ja) 2008-06-12
JP5231733B2 JP5231733B2 (ja) 2013-07-10

Family

ID=39560142

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006319329A Expired - Fee Related JP5231733B2 (ja) 2006-11-27 2006-11-27 貫通孔配線構造およびその形成方法

Country Status (1)

Country Link
JP (1) JP5231733B2 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110297426A1 (en) * 2010-06-07 2011-12-08 Shinko Electric Industries Co., Ltd. Wiring substrate and manufacturing method thereof
JP2011258663A (ja) * 2010-06-07 2011-12-22 Shinko Electric Ind Co Ltd 配線基板及び配線基板の製造方法
US9153522B2 (en) 2012-09-25 2015-10-06 Samsung Electronics Co., Ltd. Semiconductor devices and methods of fabricating the same
JP2019503580A (ja) * 2016-12-23 2019-02-07 蘇州能訊高能半導体有限公司Dynax Semiconductor,Inc. 半導体チップ、半導体ウエハー及び半導体ウエハーの製造方法
US10667392B2 (en) 2015-12-01 2020-05-26 Canon Kabushiki Kaisha Method for manufacturing through wiring substrate and method for manufacturing device
JP7387003B2 (ja) 2021-03-10 2023-11-27 チャンシン メモリー テクノロジーズ インコーポレイテッド 半導体構造及び半導体構造の作製方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10335337A (ja) * 1997-05-27 1998-12-18 Casio Comput Co Ltd 半導体装置及びその製造方法
JP2003332417A (ja) * 2002-05-08 2003-11-21 Toshiba Corp 半導体チップの製造方法
JP2004288722A (ja) * 2003-03-19 2004-10-14 Seiko Epson Corp 半導体装置の製造方法、半導体装置、回路基板および電子機器
JP2005286184A (ja) * 2004-03-30 2005-10-13 Nec Electronics Corp 貫通電極、それを用いたスペーサー、およびそれらの製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10335337A (ja) * 1997-05-27 1998-12-18 Casio Comput Co Ltd 半導体装置及びその製造方法
JP2003332417A (ja) * 2002-05-08 2003-11-21 Toshiba Corp 半導体チップの製造方法
JP2004288722A (ja) * 2003-03-19 2004-10-14 Seiko Epson Corp 半導体装置の製造方法、半導体装置、回路基板および電子機器
JP2005286184A (ja) * 2004-03-30 2005-10-13 Nec Electronics Corp 貫通電極、それを用いたスペーサー、およびそれらの製造方法

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110297426A1 (en) * 2010-06-07 2011-12-08 Shinko Electric Industries Co., Ltd. Wiring substrate and manufacturing method thereof
JP2011258664A (ja) * 2010-06-07 2011-12-22 Shinko Electric Ind Co Ltd 配線基板及び配線基板の製造方法
JP2011258663A (ja) * 2010-06-07 2011-12-22 Shinko Electric Ind Co Ltd 配線基板及び配線基板の製造方法
US8664536B2 (en) * 2010-06-07 2014-03-04 Shinko Electric Industries Co., Ltd. Wiring substrate and manufacturing method thereof
US8895868B2 (en) 2010-06-07 2014-11-25 Shinko Electric Industries Co., Ltd. Wiring substrate
US9153522B2 (en) 2012-09-25 2015-10-06 Samsung Electronics Co., Ltd. Semiconductor devices and methods of fabricating the same
US9679829B2 (en) 2012-09-25 2017-06-13 Samsung Electronics Co., Ltd. Semiconductor devices and methods of fabricating the same
US10667392B2 (en) 2015-12-01 2020-05-26 Canon Kabushiki Kaisha Method for manufacturing through wiring substrate and method for manufacturing device
JP2019503580A (ja) * 2016-12-23 2019-02-07 蘇州能訊高能半導体有限公司Dynax Semiconductor,Inc. 半導体チップ、半導体ウエハー及び半導体ウエハーの製造方法
JP7387003B2 (ja) 2021-03-10 2023-11-27 チャンシン メモリー テクノロジーズ インコーポレイテッド 半導体構造及び半導体構造の作製方法

Also Published As

Publication number Publication date
JP5231733B2 (ja) 2013-07-10

Similar Documents

Publication Publication Date Title
JP3904484B2 (ja) シリコン基板のスルーホールプラギング方法
CN100481380C (zh) 半导体元件中内连线结构的制造方法
JP5231733B2 (ja) 貫通孔配線構造およびその形成方法
TWI313492B (en) Method for fabricating low resistance, low inductance interconnections in high current semiconductor devices
JP4722047B2 (ja) 機能素子及びその製造方法、並びに機能素子実装構造体
CN108461407B (zh) 用于恶劣介质应用的键合焊盘保护
JP2007005403A (ja) 半導体基板への貫通配線の形成方法
JP2007005404A (ja) 半導体基板への貫通配線の形成方法
JP4647505B2 (ja) 構造体および配線基板並びに配線付き構造体の製造方法
JP4552770B2 (ja) 半導体基板への貫通配線の形成方法
JP2007096233A (ja) 半導体装置及び半導体装置の製造方法
JP4297292B2 (ja) 半導体装置の配線形成方法及び半導体装置
JP2006114827A (ja) 半導体装置
JP5953701B2 (ja) 接続基板、半導体装置、接続基板の製造方法
JP2007180408A (ja) 半導体装置およびその製造方法
JP2010251791A (ja) 半導体装置及びその製造方法
JP4278481B2 (ja) 半導体装置の製造方法
JP2007180313A (ja) 半導体装置および半導体装置の製造方法
JP2018125376A (ja) 配線構造の製造方法
JP2012164711A (ja) 半導体装置及びその製造方法
KR20100023805A (ko) 전도성 비아 형성
JP2008311017A (ja) 接続装置
JP2003218201A (ja) 半導体装置およびその製造方法
TW201227890A (en) Metal conductive structure and manufacturing method
TW200300588A (en) Semiconductor device and method for manufacturing same

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090825

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20100901

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20120112

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120703

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120705

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120903

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121113

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130115

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130226

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130322

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160329

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees