CN106684003A - 扇出型封装结构及其制作方法 - Google Patents
扇出型封装结构及其制作方法 Download PDFInfo
- Publication number
- CN106684003A CN106684003A CN201611246468.4A CN201611246468A CN106684003A CN 106684003 A CN106684003 A CN 106684003A CN 201611246468 A CN201611246468 A CN 201611246468A CN 106684003 A CN106684003 A CN 106684003A
- Authority
- CN
- China
- Prior art keywords
- chip
- pad
- lead
- fan
- window
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 48
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 21
- 238000004806 packaging method and process Methods 0.000 title abstract description 8
- 239000000463 material Substances 0.000 claims abstract description 59
- 239000002184 metal Substances 0.000 claims abstract description 32
- 229910052751 metal Inorganic materials 0.000 claims abstract description 32
- 239000000758 substrate Substances 0.000 claims abstract description 24
- 239000010949 copper Substances 0.000 claims description 8
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 6
- 229910052802 copper Inorganic materials 0.000 claims description 6
- 239000003822 epoxy resin Substances 0.000 claims description 6
- 229920000647 polyepoxide Polymers 0.000 claims description 6
- 239000004642 Polyimide Substances 0.000 claims description 5
- 239000004744 fabric Substances 0.000 claims description 5
- 229920001721 polyimide Polymers 0.000 claims description 5
- 239000004952 Polyamide Substances 0.000 claims 1
- 229920002647 polyamide Polymers 0.000 claims 1
- 229910000679 solder Inorganic materials 0.000 abstract description 2
- 238000009459 flexible packaging Methods 0.000 abstract 2
- 238000005538 encapsulation Methods 0.000 description 11
- 238000005516 engineering process Methods 0.000 description 5
- 230000008569 process Effects 0.000 description 4
- 150000001875 compounds Chemical class 0.000 description 3
- 238000000465 moulding Methods 0.000 description 3
- 239000000206 moulding compound Substances 0.000 description 3
- 238000002360 preparation method Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 239000002671 adjuvant Substances 0.000 description 1
- 238000005452 bending Methods 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 239000003292 glue Substances 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 238000007731 hot pressing Methods 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 238000012536 packaging technology Methods 0.000 description 1
- 238000012856 packing Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
- H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/4985—Flexible insulating substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Wire Bonding (AREA)
Abstract
本公开涉及一种扇出型封装结构及其制作方法，该方法包括：将芯片通过粘结层粘结在柔性封装基板的顶面；其中，所述柔性封装基板包括柔性材料层和位于所述柔性材料层上方的金属布线层，所述金属布线层上布设有至少一个第一焊盘和至少一个与所述第一焊盘电连接的引线，所述柔性材料层开设有位于所述第一焊盘下方的第一通孔和位于所述引线下方的第二通孔，所述粘结层开设有位于所述引线上方的窗口，所述芯片的底面所述窗口的上方设有第二焊盘；将所述引线穿过所述窗口与所述芯片底面的第二焊盘电连接；在所述第一通孔中形成与所述第一焊盘电连接的焊球。本公开提供的制作方法和采用本公开制作方法所制作的封装结构的翘曲低。
Description
技术领域
本公开涉及半导体封装技术领域，具体地，涉及一种扇出型封装结构及其制作方法。
背景技术
集成电路封装经历了多种封装型式，从早期的金属封装和陶瓷封装转向了基于引线框架的封装和基于有机基板的封装，随着集成电路技术的发展，圆片级封装(WaferLevel Package,WLP)成为发展迅速的封装形式，其中圆片级芯片尺寸封装(Wafer LevelChip Size Package，WLCSP)更是受到重视。由于要将芯片上的焊盘通过再布线工艺重新排布在芯片面积内，WLCSP被称为是扇入型封装(Fan-in Package)。由于集成电路芯片的封装密度不断提高，电子产品所需要的封装高度不断压缩，产品对于高性价比封装技术的要求一直存在，扇出型封装(Fan-out Package)成为新的发展方向。
国际上一些著名的半导体公司提出它们的扇出型封装结构与制作方法，其中著名的包括英飞凌(Infineon)公司的嵌入式圆片级焊球阵列封装(eWLB)、飞思卡尔(Freescale)的重布线芯片级封装(RCP)等封装，基本结构的示意图如图1所示，其中的金属布线可以不止一层，一般采用Cu材料。其制造方法有多种，可以分为先置芯片(Chip First)和后置芯片(Chip Last)的不同流程。其制造过程一般采用不同材料的圆片(Wafer)或者面板(Panel)作为支撑层(Carrier)，利用再布线(RDL)完成芯片上焊盘的扇出。
与传统封装(尤其与扇入型封装)比较，不同扇出型封装可能具有的特点包括低成本、低封装外形、高良率封装工艺等，同时易于进行多颗芯片以及无源元件集成，具备良好的散热和电连接特性，是实现系统级封装与三维集成的重要封装技术。同时，由于利用再布线技术，采用积层(Build-up)的工艺流程实现焊盘的扇出，可以避免原来倒装芯片封装中的凸点成型、倒装芯片等工艺。
但是利用圆片或者面板作为支撑层的扇出型封装，在制造过程中面临由于支撑层、模塑料、芯片以及其他辅料的热膨胀系数不匹配导致的复杂应力状态，并进一步导致制造过程中圆片或者面板的变形，从而对再布线工艺所要求的对准等工艺造成严重影响。
发明内容
为了解决上述技术问题，本公开的目的是提供一种扇出型封装结构及其制作方法。
为了实现上述目的，本公开提供一种扇出型封装结构的制作方法，该方法包括：将芯片通过粘结层粘结在柔性封装基板的顶面；其中，所述柔性封装基板包括柔性材料层和位于所述柔性材料层上方的金属布线层，所述金属布线层上布设有至少一个第一焊盘和至少一个与所述第一焊盘电连接的引线，所述柔性材料层开设有位于所述第一焊盘下方的第一通孔和位于所述引线下方的第二通孔，所述粘结层开设有位于所述引线上方的窗口，所述芯片的底面所述窗口的上方设有第二焊盘；将所述引线穿过所述窗口与所述芯片底面的第二焊盘电连接；在所述第一通孔中形成与所述第一焊盘电连接的焊球。
可选的，在所述柔性封装基板的顶面粘结至少一个芯片。
可选的，至少一个与所述引线电连接的第一焊盘位于所述芯片的正下方，以及至少一个与所述引线电连接的第一焊盘位于所述芯片侧下方。
可选的，所述方法还包括：将引线包封在所述窗口中。
可选的，所述方法还包括：将芯片包封在所述粘结层表面。
可选的，所述柔性材料层的材料为聚酰亚胺，所述金属布线层的材料为铜，所述粘结层的材料为环氧树脂。
本公开还提供一种扇出型封装结构，由下至上依次包括柔性封装基板、粘结层和芯片；所述柔性封装基板包括柔性材料层和位于所述柔性材料层上方的金属布线层，所述金属布线层上布设有至少一个第一焊盘和至少一个与所述第一焊盘电连接的引线，所述柔性材料层开设有位于所述第一焊盘下方的第一通孔和位于所述引线下方的第二通孔，所述粘结层开设有位于所述引线上方的窗口，所述芯片的底面所述窗口的上方设有第二焊盘；所述引线穿过所述窗口与所述芯片下端的第二焊盘电连接；所述第一通孔中形成有与所述第一焊盘电连接的焊球。
可选的，所述扇出型封装结构至少包括一个芯片。
可选的，至少一个与所述引线电连接的第一焊盘位于所述芯片的正下方，以及至少一个与所述引线电连接的第一焊盘位于所述芯片侧下方。
可选的，所述引线包封在所述窗口中。
可选的，所述芯片包封在所述粘结层上方。
可选的，所述柔性材料层的材料为聚酰亚胺，所述金属布线层的材料为铜，所述粘结层的材料为环氧树脂。
与现有技术相比，本公开提供的制作方法和采用本公开制作方法所制作的封装结构的翘曲低。
本公开的其他特征和优点将在随后的具体实施方式部分予以详细说明。
附图说明
附图是用来提供对本公开的进一步理解，并且构成说明书的一部分，与下面的具体实施方式一起用于解释本公开，但并不构成对本公开的限制。在附图中：
图1是现有扇出型封装结构的一种具体实施方式的结构示意图。
图2A-2E是本公开提供的封装结构制作方法一种具体实施方式的流程示意图。
附图标记说明
100 焊球 200 金属布线 300 绝缘介质
400 模塑料层 500 芯片
1 柔性材料层 11 第一通孔 12 第二通孔
2 金属布线层 21 第一焊盘 22 引线
3 芯片
4 粘结层 41 窗口
5 焊球
具体实施方式
以下结合附图对本公开的具体实施方式进行详细说明。应当理解的是，此处所描述的具体实施方式仅用于说明和解释本公开，并不用于限制本公开。
在本公开中，在未作相反说明的情况下，使用的方位词如“上、下、底、顶”通常是在本公开封装结构制作方法正常进行的情况下定义的，具体地可参考图2A所示的图面方向，“内、外”是指相应轮廓的内和外。需要说明的是，这些方位词只用于说明本公开，并不用于限制本公开。
图1是现有扇出型封装结构的一种具体实施方式的结构示意图。如图1所示，现有扇出型封装结构包括芯片500以及位于芯片500下方的绝缘介质300，绝缘介质400通过金属布线200电连接焊球100和芯片500底面上的焊盘，芯片500上可以包封有模塑料层400。在封装过程中，由于绝缘介质300采用刚性基板材料制备，且绝缘介质400与芯片500、金属布线200的热膨胀系数不匹配，会导致芯片500、绝缘介质400和金属布线200之间产生复杂的应力，从而导致封装结构变形，热稳定性不高。
为了解决上述问题，如图2A-2C所示，本公开提供一种扇出型封装结构的制作方法，该方法包括S1-S3。
步骤S1：将芯片3通过粘结层4粘结在柔性封装基板的顶面；其中，所述柔性封装基板包括柔性材料层1和位于所述柔性材料层1上方的金属布线层2，所述金属布线层2上布设有至少一个第一焊盘21和至少一个与所述第一焊盘21电连接的引线22，所述柔性材料层1开设有位于所述第一焊盘21下方的第一通孔11和位于所述引线22下方的第二通孔12，所述粘结层4开设有位于所述引线22上方的窗口41，所述芯片3的底面所述窗口41的上方设有第二焊盘(图2A)。根据需要，柔性封装基板上也可以设置多层布线层，芯片3一般为至少一个。
步骤S2：将所述引线22穿过所述窗口41与所述芯片3底面的第二焊盘电连接(图2B)。实现该电连接的方式可以是采用热压的方法，也可以采用其它常规的方法，例如采用导电胶和焊料等材料进行固定。
步骤S3：在所述第一通孔11中形成与所述第一焊盘21电连接的焊球5(图2C)。
本公开的制作方法，由于不使用刚性的绝缘介质和支撑层结构，而是使用灵活的、具有弯折性的柔性封装基板，可以降低制作过程中基板的翘曲程度，有利于引线端与焊盘的对准与键合。另外，由于省却了现有扇出型封装再布线工艺，本公开的制备方法大大降低了封装成本。而且，本公开的制作方法属于后置芯片(Chip Last)工艺，焊盘的引出采用柔性的金属布线完成，不需要采用凸点等工艺。
本公开第一焊盘相对于芯片的位置可以自由选择，可以使部分第一焊盘扇出式布置，部分第一焊盘扇入式布置，例如，如图2A所示，至少一个与所述引线22电连接的第一焊盘21位于所述芯片3的正下方(即位于芯片面积以内)，以及至少一个与所述引线22电连接的第一焊盘21位于所述芯片3侧下方(即位于芯片面积以外)。采用该种第一焊盘布置方式，可以适应不同第一焊盘密度需要。
另外，如图2A所示，并非所有第一焊盘均通过引线与第二焊盘相连，部分第一焊盘可以为不具备电连接功能的虚拟焊盘(Dummy Pad)，即为了封装结构的平衡而设置。
如图2D所示，为了增加引线与第二焊盘连接的稳定性，所述方法还可以包括：将引线22包封在所述窗口41中，包封的方法为本领域技术人员所熟知的，可以采用封装用胶进行包封，例如模塑料。
如图2E所示，为了使芯片3与柔性封装基板牢固相连并防止芯片3的损坏，所述方法还可以包括：将芯片2包封在所述粘结层4表面，该包封方法可以与前述包封方法相同，本公开不再赘述。
根据本公开，柔性材料层、金属布线层和粘结层的材料是本领域技术人员所熟知的，例如，所述柔性材料层1的材料为聚酰亚胺；所述金属布线层2的材料为铜，金属布线层的表面可以预设金属化层，例如Ni/Cu合金层；粘结层4的材料为环氧树脂，用于实现柔性封装基板与芯片之间的粘结和缓冲应力。除了上述材料外，本领域技术人员还可以采用其它合适材料进行制作封装结构，本公开不再赘述。
另外，如图2C所示，本公开还提供一种扇出型封装结构，由下至上依次包括柔性封装基板、粘结层4和芯片3；所述柔性封装基板包括柔性材料层1和位于所述柔性材料层1上方的金属布线层2，所述金属布线层2上布设有至少一个第一焊盘21和至少一个与所述第一焊盘21电连接的引线22，所述柔性材料层1开设有位于所述第一焊盘21下方的第一通孔11和位于所述引线22下方的第二通孔12，所述粘结层4开设有位于所述引线22上方的窗口41，所述芯片3的底面所述窗口41的上方设有第二焊盘；所述引线22穿过所述窗口41与所述芯片3下端的第二焊盘电连接；所述第一通孔11中形成有与所述第一焊盘21电连接的焊球5，所述扇出型封装结构一般至少包括一个芯片3。本公开提供的封装结构由于采用柔性封装基板，在使用过程中受温度影响较小，因此可以降低其翘曲程度和提高使用稳定性，并具有良好的散热特性和导电性能。
本公开第一焊盘相对于芯片的位置可以自由选择，可以使部分第一焊盘扇出式布置，部分第一焊盘扇入式布置，例如，如图2A所示，至少一个与所述引线22电连接的第一焊盘21位于所述芯片3的正下方(即位于芯片面积以内)，以及至少一个与所述引线22电连接的第一焊盘21位于所述芯片3侧下方(即位于芯片面积以外)。采用该种第一焊盘布置方式，可以适应不同第一焊盘密度需要。
如图2D所示，为了增加引线与第二焊盘连接的稳定性，所述引线22可以包封在所述窗口41中，包封的材料可以为模塑料。
如图2E所示，为了使芯片3与柔性封装基板牢固相连并防止芯片3的损坏，所述芯片2可以包封在所述粘结层4上方。
根据本公开，柔性材料层、金属布线层和粘结层的材料是本领域技术人员所熟知的，例如，所述柔性材料层1的材料为聚酰亚胺，所述金属布线层2的材料为铜，所述粘结层4的材料为环氧树脂。除了上述材料外，本领域技术人员还可以采用其它合适材料进行制作封装结构，本公开不再赘述。
以上结合附图详细描述了本公开的优选实施方式，但是，本公开并不限于上述实施方式中的具体细节，在本公开的技术构思范围内，可以对本公开的技术方案进行多种简单变型，这些简单变型均属于本公开的保护范围。
另外需要说明的是，在上述具体实施方式中所描述的各个具体技术特征，在不矛盾的情况下，可以通过任何合适的方式进行组合，为了避免不必要的重复，本公开对各种可能的组合方式不再另行说明。
此外，本公开的各种不同的实施方式之间也可以进行任意组合，只要其不违背本公开的思想，其同样应当视为本公开所公开的内容。
Claims (12)
1.一种扇出型封装结构的制作方法，该方法包括：
将芯片(3)通过粘结层(4)粘结在柔性封装基板的顶面；其中，所述柔性封装基板包括柔性材料层(1)和位于所述柔性材料层(1)上方的金属布线层(2)，所述金属布线层(2)上布设有至少一个第一焊盘(21)和至少一个与所述第一焊盘(21)电连接的引线(22)，所述柔性材料层(1)开设有位于所述第一焊盘(21)下方的第一通孔(11)和位于所述引线(22)下方的第二通孔(12)，所述粘结层(4)开设有位于所述引线(22)上方的窗口(41)，所述芯片(3)的底面所述窗口(41)的上方设有第二焊盘；
将所述引线(22)穿过所述窗口(41)与所述芯片(3)底面的第二焊盘电连接；
在所述第一通孔(11)中形成与所述第一焊盘(21)电连接的焊球(5)。
2.根据权利要求1所述的制作方法，其中，在所述柔性封装基板的顶面粘结至少一个芯片(3)。
3.根据权利要求1所述的制作方法，其中，至少一个与所述引线(22)电连接的第一焊盘(21)位于所述芯片(3)的正下方，以及至少一个与所述引线(22)电连接的第一焊盘(21)位于所述芯片(3)侧下方。
4.根据权利要求1所述的制作方法，所述方法还包括：将引线(22)包封在所述窗口(41)中。
5.根据权利要求1所述的制作方法，所述方法还包括：将芯片(2)包封在所述粘结层(4)表面。
6.根据权利要求1所述的制作方法，其中，所述柔性材料层(1)的材料为聚酰亚胺，所述金属布线层(2)的材料为铜，所述粘结层(4)的材料为环氧树脂。
7.一种扇出型封装结构，由下至上依次包括柔性封装基板、粘结层(4)和芯片(3)；
所述柔性封装基板包括柔性材料层(1)和位于所述柔性材料层(1)上方的金属布线层(2)，所述金属布线层(2)上布设有至少一个第一焊盘(21)和至少一个与所述第一焊盘(21)电连接的引线(22)，所述柔性材料层(1)开设有位于所述第一焊盘(21)下方的第一通孔(11)和位于所述引线(22)下方的第二通孔(12)，所述粘结层(4)开设有位于所述引线(22)上方的窗口(41)，所述芯片(3)的底面所述窗口(41)的上方设有第二焊盘；
所述引线(22)穿过所述窗口(41)与所述芯片(3)下端的第二焊盘电连接；
所述第一通孔(11)中形成有与所述第一焊盘(21)电连接的焊球(5)。
8.根据权利要求7所述的扇出型封装结构，其中，所述扇出型封装结构至少包括一个芯片(3)。
9.根据权利要求7所述的扇出型封装结构，其中，至少一个与所述引线(22)电连接的第一焊盘(21)位于所述芯片(3)的正下方，以及至少一个与所述引线(22)电连接的第一焊盘(21)位于所述芯片(3)侧下方。
10.根据权利要求7所述的扇出型封装结构，其中，所述引线(22)包封在所述窗口(41)中。
11.根据权利要求7所述的扇出型封装结构，其中，所述芯片(2)包封在所述粘结层(4)上方。
12.根据权利要求7所述的扇出型封装结构，其中，所述柔性材料层(1)的材料为聚酰亚胺，所述金属布线层(2)的材料为铜，所述粘结层(4)的材料为环氧树脂。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201611246468.4A CN106684003B (zh) | 2016-12-29 | 2016-12-29 | 扇出型封装结构及其制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201611246468.4A CN106684003B (zh) | 2016-12-29 | 2016-12-29 | 扇出型封装结构及其制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN106684003A true CN106684003A (zh) | 2017-05-17 |
| CN106684003B CN106684003B (zh) | 2019-03-29 |
Family
ID=58872089
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201611246468.4A Active CN106684003B (zh) | 2016-12-29 | 2016-12-29 | 扇出型封装结构及其制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN106684003B (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2019233072A1 (zh) * | 2018-06-08 | 2019-12-12 | 北京大学 | 一种类扇出多器件混合集成柔性微系统及其制备方法 |
| CN112180128A (zh) * | 2020-09-29 | 2021-01-05 | 西安微电子技术研究所 | 一种带弹性导电微凸点的互连基板和基于其的kgd插座 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000208663A (ja) * | 1999-01-12 | 2000-07-28 | Seiko Epson Corp | 半導体装置及びその製造方法、回路基板並びに電子機器 |
| JP2000269376A (ja) * | 1999-03-16 | 2000-09-29 | Toshiba Microelectronics Corp | 半導体装置 |
| TW434762B (en) * | 1999-10-14 | 2001-05-16 | Advanced Semiconductor Eng | Flexible substrate based ball grid array package structure |
| US20030032276A1 (en) * | 2001-08-07 | 2003-02-13 | Kim Jong Heon | Method of fabricating a wafer level package |
| WO2008157108A2 (en) * | 2007-06-12 | 2008-12-24 | Texas Instruments Incorporated | Metal plugged substrates with no adhesive between metal and polyimide |
| CN103579128A (zh) * | 2012-07-26 | 2014-02-12 | 宏启胜精密电子(秦皇岛)有限公司 | 芯片封装基板、芯片封装结构及其制作方法 |
-
2016
- 2016-12-29 CN CN201611246468.4A patent/CN106684003B/zh active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000208663A (ja) * | 1999-01-12 | 2000-07-28 | Seiko Epson Corp | 半導体装置及びその製造方法、回路基板並びに電子機器 |
| JP2000269376A (ja) * | 1999-03-16 | 2000-09-29 | Toshiba Microelectronics Corp | 半導体装置 |
| TW434762B (en) * | 1999-10-14 | 2001-05-16 | Advanced Semiconductor Eng | Flexible substrate based ball grid array package structure |
| US20030032276A1 (en) * | 2001-08-07 | 2003-02-13 | Kim Jong Heon | Method of fabricating a wafer level package |
| WO2008157108A2 (en) * | 2007-06-12 | 2008-12-24 | Texas Instruments Incorporated | Metal plugged substrates with no adhesive between metal and polyimide |
| CN103579128A (zh) * | 2012-07-26 | 2014-02-12 | 宏启胜精密电子(秦皇岛)有限公司 | 芯片封装基板、芯片封装结构及其制作方法 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2019233072A1 (zh) * | 2018-06-08 | 2019-12-12 | 北京大学 | 一种类扇出多器件混合集成柔性微系统及其制备方法 |
| US11296033B2 (en) | 2018-06-08 | 2022-04-05 | Peking University | Fan-out multi-device hybrid integrated flexible micro system and fabrication method thereof |
| CN112180128A (zh) * | 2020-09-29 | 2021-01-05 | 西安微电子技术研究所 | 一种带弹性导电微凸点的互连基板和基于其的kgd插座 |
| CN112180128B (zh) * | 2020-09-29 | 2023-08-01 | 珠海天成先进半导体科技有限公司 | 一种带弹性导电微凸点的互连基板和基于其的kgd插座 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN106684003B (zh) | 2019-03-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN108766940B (zh) | 用于3d封装的应力补偿层 | |
| KR100630741B1 (ko) | 다중 몰딩에 의한 적층형 반도체 패키지 및 그 제조방법 | |
| TWI429050B (zh) | 堆疊式晶片封裝 | |
| CN101409266B (zh) | 封装结构 | |
| US7498203B2 (en) | Thermally enhanced BGA package with ground ring | |
| TW201640599A (zh) | 半導體封裝及其製作方法 | |
| TW200845344A (en) | Package for reducing stress | |
| TW200950013A (en) | Quad flat non-lead semiconductor package and method for making quad flat non-lead semiconductor package | |
| TWI566356B (zh) | 封裝結構及其製造方法 | |
| TW201828431A (zh) | 一種封裝結構及其製造方法 | |
| CN106898591A (zh) | 一种散热的多芯片框架封装结构及其制备方法 | |
| US6627990B1 (en) | Thermally enhanced stacked die package | |
| CN103681458A (zh) | 一种制作嵌入式超薄芯片的三维柔性堆叠封装结构的方法 | |
| CN106684003B (zh) | 扇出型封装结构及其制作方法 | |
| KR20080005735A (ko) | 적층형 반도체 패키지 및 그 제조방법 | |
| CN110246812A (zh) | 一种半导体封装结构及其制作方法 | |
| TWI237363B (en) | Semiconductor package | |
| CN106847713B (zh) | 卷对卷制作扇出型封装结构的方法和扇出型封装结构 | |
| CN104465642B (zh) | 基于有机基板的多层芯片的扇出型封装结构及封装方法 | |
| CN106449612A (zh) | 存储器芯片堆叠封装结构 | |
| CN106711053B (zh) | 薄芯片柔性封装方法及所制备的封装结构 | |
| CN206293435U (zh) | 半导体器件与半导体封装件 | |
| CN113410215B (zh) | 半导体封装结构及其制备方法 | |
| JP2015046626A (ja) | 積み重ね型ダイパッケージ用のマルチダイ・ビルディングブロック | |
| US9666556B2 (en) | Flip chip packaging |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |