CN104465642B - 基于有机基板的多层芯片的扇出型封装结构及封装方法 - Google Patents

基于有机基板的多层芯片的扇出型封装结构及封装方法 Download PDF

Info

Publication number
CN104465642B
CN104465642B CN201410753581.6A CN201410753581A CN104465642B CN 104465642 B CN104465642 B CN 104465642B CN 201410753581 A CN201410753581 A CN 201410753581A CN 104465642 B CN104465642 B CN 104465642B
Authority
CN
China
Prior art keywords
chip
core board
circuit
layer
machine core
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410753581.6A
Other languages
English (en)
Other versions
CN104465642A (zh
Inventor
郭学平
刘丰满
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Center for Advanced Packaging Co Ltd
Original Assignee
National Center for Advanced Packaging Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by National Center for Advanced Packaging Co Ltd filed Critical National Center for Advanced Packaging Co Ltd
Priority to CN201410753581.6A priority Critical patent/CN104465642B/zh
Publication of CN104465642A publication Critical patent/CN104465642A/zh
Application granted granted Critical
Publication of CN104465642B publication Critical patent/CN104465642B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/25—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
    • H01L2224/251—Disposition
    • H01L2224/2518—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73217—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92142—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92144—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/549—Organic PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

本发明涉及一种扇出型封装结构及封装方法，尤其是一种基于有机基板的多层芯片的扇出型封装结构及封装方法，属于微电子封装的技术领域。按照本发明提供的技术方案，所述基于有机基板的多层芯片的扇出型封装结构，包括下有机芯板，在所述下有机芯板上通过介质层层压有多层芯片，所述多层芯片支撑在下有机芯片内并位于介质层内；在介质层上方设置用于与多层芯片电连接的焊球；下有机芯板内设有散热柱，所述散热柱贯通下有机芯板并与邻近下有机芯板的芯片相接触。本发明结构紧凑，封装集成度高，工艺操作方便，降低封装成本，适用于大规模量产要求，安全可靠。

Description

基于有机基板的多层芯片的扇出型封装结构及封装方法
技术领域
本发明涉及一种扇出型封装结构及封装方法，尤其是一种基于有机基板的多层芯片的扇出型封装结构及封装方法，属于微电子封装的技术领域。
背景技术
目前的扇出型封装技术主要是基于封装厂的塑封及晶圆工艺制作的，基于有机基板的技术相对比较少，基于塑封以及晶圆工艺的扇出型封装主要是具有加工成本低，使用范围小等缺点，难以适用大规模的量产要求。
发明内容
本发明的目的是克服现有技术中存在的不足，提供一种基于有机基板的多层芯片的扇出型封装结构及封装方法，其结构紧凑，封装集成度高，工艺操作方便，降低封装成本，适用于大规模量产要求，安全可靠。
按照本发明提供的技术方案，所述基于有机基板的多层芯片的扇出型封装结构，包括下有机芯板，在所述下有机芯板上通过介质层层压有多层芯片，所述多层芯片支撑在下有机芯片内并位于介质层内；在介质层上方设置用于与多层芯片电连接的焊球；下有机芯板内设有散热柱，所述散热柱贯通下有机芯板并与邻近下有机芯板的芯片相接触。
所述下有机芯板上的多层芯片至少包括位于下层的第一芯片以及位于所述第一芯片上方的第二芯片，第二芯片的面积小于第一芯片的面积，以使得第一芯片的焊盘位于第二芯片的外圈。
在介质层的上方设置内线路层，第一芯片通过位于所述第一芯片焊盘上的第一导电柱与内线路层电连接；在内线路层上设置外线路层，第二芯片通过位于所述第二芯片焊盘上的第二导电柱与外线路层电连接，焊球通过内线路层、外线路层与第一芯片、第二芯片电连接。
所述介质层上设置有上有机芯板，内线路层支撑在上有机芯板上，第一导电柱的上端穿过介质层以及上有机芯板后与内线路层电连接，第二导电柱的上端穿过介质层以及上有机芯板后与外线路层电连接。
所述外线路层上设置有阻焊层，阻焊层覆盖在外线路层上，相邻的焊球通过阻焊层相隔离。
所述第一芯片通过第一芯片粘结层粘结贴装在下有机芯板上，第二芯片通过第二芯片粘结层粘结贴装在第一芯片上。
一种基于有机基板的多层芯片的扇出型封装结构的封装方法，所述扇出型封装结构的封装方法包括如下步骤：
a、提供下有机芯板并在所述下有机芯板上贴装所需的多层芯片；其中，多层芯片中下层芯片的焊盘位于上层芯片的外圈；
b、在上述下有机芯板上层压有介质层，介质层包覆多层芯片，以使得多层芯片埋入介质层与下有机芯板间；
c、在上述下有机芯板内设置散热盲孔，并在多层芯片对应焊盘的上方设置导电柱盲孔；其中，散热盲孔贯通下有机芯板并延伸至与下有机芯板邻近芯片的表面，导电柱盲孔贯通介质层并使得多层芯片内每个芯片的焊盘裸露；
d、在上述散热盲孔以及导电柱盲孔内进行电镀填充，以在散热盲孔内得到散热柱，在导电柱盲孔内得到所需的导电柱；
e、在上述介质层上制作与上述导电柱对应电连接的内线路层与外线路层，所述外线路层支撑在内线路层上；
f、在上述外线路层上设置阻焊层，所述阻焊层覆盖在外线路层上，并在所述阻焊层上所需的位置设置贯通阻焊层的焊球接触口；
g、在上述设置焊球接触口的位置设置焊球，以使得焊球能通过内线路层、外线路层进行所需的电连接。
所述下有机芯板上的多层芯片至少包括位于下层的第一芯片以及位于所述第一芯片上方的第二芯片，第二芯片的面积小于第一芯片的面积，以使得第一芯片的焊盘位于第二芯片的外圈。
所述步骤b中，在层压的介质层上还设置上有机芯板，内线路层支撑在上有机芯板上，第一导电柱的上端穿过介质层以及上有机芯板后与内线路层电连接，第二导电柱的上端穿过介质层以及上有机芯板后与外线路层电连接。
所述第一芯片通过第一芯片粘结层粘结贴装在下有机芯板上，第二芯片通过第二芯片粘结层粘结贴装在第一芯片上。
本发明与现有技术相比，具有如下优点：
1、本发明对于多层芯片采用了多层堆叠然后一次性扇出的工艺方法，实现了封装结构的小型化，另外应用板级封装技术更进一步提高了工艺的集成度。
2、将多层芯片埋置于上有机芯板与下有机芯板之间，有机基板加工技术已经具有很长的时间和技术沉淀具有很好的技术积累，目前已经广泛的应用于各个电子领域，技术成熟度高，能够满足其加工的流程以及精度要求。
3、扇出型封装在结构形式以及选用材料方面具有很高的灵活度，能够很好实现不同芯片的要求，能够提供可供选择的高频高速的材料、CTE低以及散热性好等性能的材料，所以其适用范围广、灵活度高等特点。
4、本发明在下有机芯板内制作散热柱，实现了在芯片的背面直接进行导热孔的制作以及金属热沉的制作，能够适用于高功率的芯片的扇出型封装，另外也提高了其芯片封装的散热性能和电磁屏蔽性能。应用的材料全部均为有机基板的板材能够具有很好的兼容性和匹配，所以其具有很好的可靠性等特点。
附图说明
图1为本发明的结构示意图。
图2~图8为本发明具体实施工艺步骤的剖视图，其中
图2为本发明将多层芯片贴装在下有机芯板后的剖视图。
图3为本发明在下有机芯板上层压介质层以及上有机芯板后的剖视图。
图4为本发明制作散热盲孔以及导电柱盲孔后的剖视图。
图5为本发明填充得到散热柱以及导电柱后的剖视图。
图6为本发明制作内线路层后的剖视图。
图7为本发明制作外线路层以及阻焊层后的剖视图。
图8为本发明得到焊球后的剖视图。
附图标记说明：1-下有机芯板、2-第一芯片、3-第二芯片、4-第一芯片粘结层、5-第二芯片粘结层、6-介质层、7-散热柱、8-第二导电柱、9-上有机芯板、10-内线路层、11-阻焊层、12-焊球、13-第一导电柱、14-下有机芯板支撑层、15-上有机芯板支撑层、16-散热盲孔、17-第一导电柱盲孔、18-第二导电柱盲孔、19-导电层、20-散热支撑层以及21-外线路层。
具体实施方式
下面结合具体附图和实施例对本发明作进一步说明。
如图1和图8所示：为了封装集成度高，降低封装成本，适用于大规模量产要求，本发明包括下有机芯板1，在所述下有机芯板1上通过介质层6层压有多层芯片，所述多层芯片支撑在下有机芯片1内并位于介质层6内；在介质层6上方设置用于与多层芯片电连接的焊球12；下有机芯板1内设有散热柱7，所述散热柱7贯通下有机芯板1并与邻近下有机芯板1的芯片相接触。
具体地，散热柱7可以为铜柱，通过散热柱7与多层芯片的接触，能够实现对芯片的背面进行高效散热，适用于高功率芯片的扇出型封装。多层芯片通过焊球12电连接后，通过焊球12能与外部的系统进行数据交互，外部系统与多层芯片之间中每一个芯片进行单独的数据交互，也可以为多层芯片间进行数据交互处理后再与外部的系统进行数据交互，具体实施结构可以根据具体要求进行选择，此处不再赘述。
所述下有机芯板1上的多层芯片至少包括位于下层的第一芯片2以及位于所述第一芯片2上方的第二芯片3，第二芯片3的面积小于第一芯片3的面积，以使得第一芯片2的焊盘位于第二芯片3的外圈。
在介质层6的上方设置内线路层10，第一芯片2通过位于所述第一芯片2焊盘上的第一导电柱13与内线路层10电连接；在内线路层10上设置外线路层21，第二芯片3通过位于所述第二芯片3焊盘上的第二导电柱8与外线路层21电连接，焊球12通过内线路层10、外线路层21与第一芯片2、第二芯片3电连接。
在具体实施时，多层芯片至少包括第一芯片2以及第二芯片3的两片结构，也可以为三片及以上数量的结构，可以根据需要进行设置。无论多层芯片的数量如何，一般要求，多层芯片内下层芯片的焊盘位于上层芯片的外圈。其中，所述第一芯片2通过第一芯片粘结层4粘结贴装在下有机芯板1上，第二芯片3通过第二芯片粘结层5粘结贴装在第一芯片2上。
在多层芯片采用第一芯片2以及第二芯片3的实施结构时，第一芯片2焊盘上设置第一导电柱13，第二芯片3的焊盘上设置第二导电柱8，第一芯片2可以通过第一导电柱13、内线路层10、外线路层21以及第二导电柱8与第二芯片3之间连接。当然，第一芯片2也可以通过第一导电柱13与内线路层10或外线路层21连接后与对应的焊球12连接，第二芯片3也可以通过第二导电柱8与内线路层10或外线路层21连接后与对应的焊球12连接。第一芯片2、第二芯片3与焊球12之间的连接可以通过内线路层10、外线路层21具体实施结构来进行选择设置，从而实现不同的封装结构要求。
所述介质层6上设置有上有机芯板9，内线路层10支撑在上有机芯板9上，第一导电柱13的上端穿过介质层6以及上有机芯板9后与内线路层10电连接，第二导电柱8的上端穿过介质层6以及上有机芯板9后与外线路层21电连接。
为了能够避免在封装过程中产生翘曲，在介质层6上设置上有机芯板9，所述上有机芯板9的材料、厚度等工艺参数一般选择与下有机芯板1相一致，从而实现对称的封装结构，能有效避免翘曲。当介质层6上设置上有机芯板9后，第一导电柱13、第二导电柱8间要实现与内线路层10、外线路层21之间的连接，即需要穿过上有机芯板9。
所述外线路层21上设置有阻焊层11，阻焊层11覆盖在外线路层21上，相邻的焊球12通过阻焊层11相隔离。通过阻焊层11能实现对外线路层21的氧化保护，同时也能实现不同焊球12之间的隔离。
如图2~图8所示，上述基于有机基板的多层芯片的扇出型封装结构可以通过下述工艺步骤制备得到，所述扇出型封装结构的封装方法包括如下步骤：
a、提供下有机芯板1并在所述下有机芯板1上贴装所需的多层芯片；其中，多层芯片中下层芯片的焊盘位于上层芯片的外圈；
如图2所示，在将多层芯片贴装到下有机芯板1上后，在下有机芯板1的背面还可以设置下有机芯板支撑层14。下有机芯板1选用现有常用的有机基板，下有机芯板1上的多层芯片至少为两片，即多层芯片为两片或两片以上的数量。图2中仅示出了包含第一芯片2以及第二芯片3的两种结构，其中，所述第一芯片2通过第一芯片粘结层4粘结贴装在下有机芯板1上，第二芯片3通过第二芯片粘结层5粘结贴装在第一芯片2上。第一芯片粘结层4、第二芯片粘结层5可以采用现有常用的粘结胶，具体不再赘述。多层芯片中下层芯片的焊盘位于上层芯片的外圈，即要求下层芯片的面积大于上层芯片的面积，使得位于下层芯片的焊盘露出，以能实现后续的引出要求。
b、在上述下有机芯板1上层压有介质层6，介质层6包覆多层芯片，以使得多层芯片埋入介质层6与下有机芯板1间；
如图3所示，介质层6可以通过半固化片用温压机或高空压机进行层压工艺。在具体实施时，为了避免封装结构的翘曲，层压时，在介质层6上还要设置上有机芯板9，以形成对称结构。在层压上有机芯板9后，能够将多层芯片埋置于上有机芯板9与下有机芯板1之间，实现了多层芯片的埋置。介质层6可以选用的材料主要有两种一种是纯胶体的ABF材料或带有玻纤的半固化片（PP）材料，具体地可以根据需要进行选择，具体不再赘述。在上有机芯板9上还可以设置上有机芯板支撑层15，用于实现对后续结构的支撑。
c、在上述下有机芯板1内设置散热盲孔16，并在多层芯片对应焊盘的上方设置导电柱盲孔；其中，散热盲孔16贯通下有机芯板1并延伸至与下有机芯板1邻近芯片的表面，导电柱盲孔贯通介质层6并使得多层芯片内每个芯片的焊盘裸露；
如图4所示，通过激光盲孔的制作方法来得到上述的散热盲孔16以及导电柱盲孔，其中，散热盲孔16位于多层芯片的正上方，散热盲孔16贯通下有机芯板1以及第一芯片粘结层4。当多层芯片至少包括第一芯片2以及第二芯片3时，导电柱盲孔至少包括第一导电柱盲孔17以及第二导电柱盲孔18，其中第一导电柱盲孔17位于第一芯片2焊盘的正上方，第二导电柱盲孔18位于第二芯片3焊盘的正上方；第一导电柱盲孔17、第二导电柱盲孔18均贯通上有机芯板支撑层15、上有机芯板9以及介质层6，通过第一导电柱盲孔17能让第一芯片2的焊盘区域裸露，通过第二导电柱盲孔18能让第二芯片3的焊盘区域裸露。
d、在上述散热盲孔16以及导电柱盲孔内进行电镀填充，以在散热盲孔16内得到散热柱7，在导电柱盲孔内得到所需的导电柱；
如图5所示，在电镀填充前，需要进行盲孔的化金属层或溅射金属层等工艺进行种子层的制作，具体过程为本技术领域人员所熟知，此处不再赘述。由于上述的导电柱盲孔至少包括第一导电柱盲孔17以及第二导电柱盲孔18，因此在电镀填充时，在第一导电柱盲孔17内填充得到第一导电柱13，在第二导电柱盲孔18内得到第二导电柱8。电镀填充的散热柱7、第一导电柱13以及第二导电柱8可以为铜柱。在电镀填充后，在上有机芯板9的表面上得到导电层19，在下有机芯板1的下表面上得到散热支撑层20。
e、在上述介质层6上制作与上述导电柱对应电连接的内线路层10与外线路层21，所述外线路层21支撑在内线路层10上；
如图6所示，在上述导电层19上通过常规工艺制造得到内线路层10，内线路层10具体的图形结构可以根据需要进行选择，具体为本技术领域人员所熟知。上述的第一导电柱13、第二导电柱8均可以与内线路层10电连接。在上述内线路层10上通过常规工艺能够得到外线路层21，外线路层21可以选择性地与第一导电柱13和/或第二导电柱8间的电连接，具体可以根据多层芯片内不同芯片之间的数据交互需要进行确定。
f、在上述外线路层21上设置阻焊层11，所述阻焊层11覆盖在外线路层21上，并在所述阻焊层11上所需的位置设置贯通阻焊层11的焊球接触口；
如图7所示，通过在外线路层21上设置阻焊层11，以利用阻焊层11对外线路层21防止氧化的保护。在外线路层21上可以通过常规的工艺步骤来制作阻焊层11，且阻焊层11的材料可以选用本技术领域常用的材料，具体不再赘述。
g、在上述设置焊球接触口的位置设置焊球12，以使得焊球12能通过内线路层10、外线路层21进行所需的电连接。
如图8所示，根据外线路层21以及内线路层10的图形结构，在阻焊层11上所需的位置制作焊球接触口，在焊球接触口的位置进行植球的步骤，以将焊球12与外线路层21、内线路层10电连接，从而形成完整的扇出型封装结构。
本发明对于多层芯片采用了多层堆叠然后一次性扇出的工艺方法，实现了封装结构的小型化，另外应用panel level的封装技术更进一步提高了工艺的集成度。
将多层芯片埋置于上有机芯板9与下有机芯板1之间，有机基板加工技术已经具有很长的时间和技术沉淀具有很好的技术积累，目前已经广泛的应用于各个电子领域，技术成熟度高，能够满足其加工的流程以及精度要求。
扇出型封装在结构形式以及选用材料方面具有很高的灵活度，能够很好实现不同芯片的要求，能够提供可供选择的高频高速的材料、CTE低以及散热性好等性能的材料，所以其适用范围广、灵活度高等特点。
本发明在下有机芯板1内制作散热柱7，实现了在芯片的背面直接进行导热孔的制作以及金属热沉的制作，能够适用于高功率的芯片的扇出型封装，另外也提高了其芯片封装的散热性能。应用的材料全部均为有机基板的板材能够具有很好的兼容性和匹配，所以其具有很好的可靠性等特点。

Claims (8)

1.一种基于有机基板的多层芯片的扇出型封装结构，其特征是：包括下有机芯板（1），在所述下有机芯板（1）上通过介质层（6）层压有多层芯片，所述多层芯片支撑在下有机芯片（1）内并位于介质层（6）内；在介质层（6）上方设置用于与多层芯片电连接的焊球（12）；下有机芯板（1）内设有散热柱（7），所述散热柱（7）贯通下有机芯板（1）并与邻近下有机芯板（1）的芯片相接触；
所述下有机芯板（1）上的多层芯片至少包括位于下层的第一芯片（2）以及位于所述第一芯片（2）上方的第二芯片（3），第二芯片（3）的面积小于第一芯片（3）的面积，以使得第一芯片（2）的焊盘位于第二芯片（3）的外圈；
在介质层（6）的上方设置内线路层（10），第一芯片（2）通过位于所述第一芯片（2）焊盘上的第一导电柱（13）与内线路层（10）电连接；在内线路层（10）上设置外线路层（21），第二芯片（3）通过位于所述第二芯片（3）焊盘上的第二导电柱（8）与外线路层（21）电连接，焊球（12）通过内线路层（10）、外线路层（21）与第一芯片（2）、第二芯片（3）电连接。
2.根据权利要求1所述的基于有机基板的多层芯片的扇出型封装结构，其特征是：所述介质层（6）上设置有上有机芯板（9），内线路层（10）支撑在上有机芯板（9）上，第一导电柱（13）的上端穿过介质层（6）以及上有机芯板（9）后与内线路层（10）电连接，第二导电柱（8）的上端穿过介质层（6）以及上有机芯板（9）后与外线路层（21）电连接。
3.根据权利要求1所述的基于有机基板的多层芯片的扇出型封装结构，其特征是：所述外线路层（21）上设置有阻焊层（11），阻焊层（11）覆盖在外线路层（21）上，相邻的焊球（12）通过阻焊层（11）相隔离。
4.根据权利要求1所述的基于有机基板的多层芯片的扇出型封装结构，其特征是：所述第一芯片（2）通过第一芯片粘结层（4）粘结贴装在下有机芯板（1）上，第二芯片（3）通过第二芯片粘结层（5）粘结贴装在第一芯片（2）上。
5.一种基于有机基板的多层芯片的扇出型封装结构的封装方法，其特征是，所述扇出型封装结构的封装方法包括如下步骤：
（a）、提供下有机芯板（1）并在所述下有机芯板（1）上贴装所需的多层芯片；其中，多层芯片中下层芯片的焊盘位于上层芯片的外圈；
（b）、在上述下有机芯板（1）上层压有介质层（6），介质层（6）包覆多层芯片，以使得多层芯片埋入介质层（6）与下有机芯板（1）间；
（c）、在上述下有机芯板（1）内设置散热盲孔（16），并在多层芯片对应焊盘的上方设置导电柱盲孔；其中，散热盲孔（16）贯通下有机芯板（1）并延伸至与下有机芯板（1）邻近芯片的表面，导电柱盲孔贯通介质层（6）并使得多层芯片内每个芯片的焊盘裸露；
（d）、在上述散热盲孔（16）以及导电柱盲孔内进行电镀填充，以在散热盲孔（16）内得到散热柱（7），在导电柱盲孔内得到所需的导电柱；
（e）、在上述介质层（6）上制作与上述导电柱对应电连接的内线路层（10）与外线路层（21），所述外线路层（21）支撑在内线路层（10）上；
（f）、在上述外线路层（21）上设置阻焊层（11），所述阻焊层（11）覆盖在外线路层（21）上，并在所述阻焊层（11）上所需的位置设置贯通阻焊层（11）的焊球接触口；
（g）、在上述设置焊球接触口的位置设置焊球（12），以使得焊球（12）能通过内线路层（10）、外线路层（21）进行所需的电连接。
6.根据权利要求5所述基于有机基板的多层芯片的扇出型封装结构的封装方法，其特征是：所述下有机芯板（1）上的多层芯片至少包括位于下层的第一芯片（2）以及位于所述第一芯片（2）上方的第二芯片（3），第二芯片（3）的面积小于第一芯片（3）的面积，以使得第一芯片（2）的焊盘位于第二芯片（3）的外圈。
7.根据权利要求5所述基于有机基板的多层芯片的扇出型封装结构的封装方法，其特征是：所述步骤（b）中，在层压的介质层（6）上还设置上有机芯板（9），内线路层（10）支撑在上有机芯板（9）上，第一导电柱（13）的上端穿过介质层（6）以及上有机芯板（9）后与内线路层（10）电连接，第二导电柱（8）的上端穿过介质层（6）以及上有机芯板（9）后与外线路层（21）电连接。
8.根据权利要求6所述基于有机基板的多层芯片的扇出型封装结构的封装方法，其特征是：所述第一芯片（2）通过第一芯片粘结层（4）粘结贴装在下有机芯板（1）上，第二芯片（3）通过第二芯片粘结层（5）粘结贴装在第一芯片（2）上。
CN201410753581.6A 2014-12-10 2014-12-10 基于有机基板的多层芯片的扇出型封装结构及封装方法 Active CN104465642B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410753581.6A CN104465642B (zh) 2014-12-10 2014-12-10 基于有机基板的多层芯片的扇出型封装结构及封装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410753581.6A CN104465642B (zh) 2014-12-10 2014-12-10 基于有机基板的多层芯片的扇出型封装结构及封装方法

Publications (2)

Publication Number Publication Date
CN104465642A CN104465642A (zh) 2015-03-25
CN104465642B true CN104465642B (zh) 2017-05-24

Family

ID=52911443

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410753581.6A Active CN104465642B (zh) 2014-12-10 2014-12-10 基于有机基板的多层芯片的扇出型封装结构及封装方法

Country Status (1)

Country Link
CN (1) CN104465642B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108346628B (zh) * 2017-01-24 2021-06-18 比亚迪半导体股份有限公司 一种功率模块及其制造方法
US11984376B2 (en) * 2021-04-22 2024-05-14 Taiwan Semiconductor Manufacturing Company, Ltd. Stacked semiconductor device including a cooling structure
CN115084063B (zh) * 2022-07-22 2023-02-14 深圳市诚芯微科技股份有限公司 散热扇出型功率芯片封装装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN202423279U (zh) * 2011-12-29 2012-09-05 日月光半导体制造股份有限公司 多芯片晶圆级半导体封装构造
CN102903682A (zh) * 2011-07-28 2013-01-30 株式会社吉帝伟士 半导体器件、通过垂直层叠半导体器件配置的半导体模块结构及其制造方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7326592B2 (en) * 2005-04-04 2008-02-05 Infineon Technologies Ag Stacked die package
KR101709635B1 (ko) * 2010-10-14 2017-02-24 삼성전자주식회사 반도체 장치 및 그 제조 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102903682A (zh) * 2011-07-28 2013-01-30 株式会社吉帝伟士 半导体器件、通过垂直层叠半导体器件配置的半导体模块结构及其制造方法
CN202423279U (zh) * 2011-12-29 2012-09-05 日月光半导体制造股份有限公司 多芯片晶圆级半导体封装构造

Also Published As

Publication number Publication date
CN104465642A (zh) 2015-03-25

Similar Documents

Publication Publication Date Title
CN109524373A (zh) 嵌入式微流道的三维主动散热封装结构及其制作工艺
US10283376B2 (en) Chip encapsulating method and chip encapsulating structure
EP2672789A2 (en) Ultrathin buried die module and method of manufacturing thereof
EP1929520B1 (en) Microelectronic devices and microelectronic support devices, and associated assemblies and methods
CN101877348A (zh) 用于堆叠的管芯嵌入式芯片堆积的系统和方法
CN102130084B (zh) 具有凸柱/基座的散热座及讯号凸柱的半导体芯片组体
CN105990265A (zh) 功率转换电路的封装模块及其制造方法
CN104170082A (zh) 系统级封装件及其制造方法
CN102456677A (zh) 球栅阵列封装结构及其制造方法
US6831371B1 (en) Integrated circuit substrate having embedded wire conductors and method therefor
CN103794587B (zh) 一种高散热芯片嵌入式重布线封装结构及其制作方法
CN102881806B (zh) 一种smd led单元及其封装方法
CN107123601A (zh) 一种高散热器件封装结构和板级制造方法
CN105321900A (zh) 用于集成电路封装的暴露的、可焊接的散热器
CN104465642B (zh) 基于有机基板的多层芯片的扇出型封装结构及封装方法
CN104465584B (zh) 基于有源埋入的微波射频基板结构及其制备方法
CN102088013A (zh) 具有晶粒埋入式以及双面覆盖重增层之基板结构及其方法
CN107680950A (zh) 一种多芯片叠层的封装结构及其封装方法
CN104701272B (zh) 一种芯片封装组件及其制造方法
CN103887256B (zh) 一种高散热芯片嵌入式电磁屏蔽封装结构及其制作方法
CN103972277A (zh) 半导体装置及其制造方法
US20190006219A1 (en) Method of packaging chip and chip package structure
CN101877334B (zh) 具散热增益的半导体装置
CN105161474B (zh) 扇出型封装结构及其生产工艺
CN105321901A (zh) 用于倒装芯片封装的暴露的、可焊接的散热器

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
EE01 Entry into force of recordation of patent licensing contract
EE01 Entry into force of recordation of patent licensing contract

Application publication date: 20150325

Assignee: Huajin semiconductor (Jiashan) Co.,Ltd.

Assignor: National Center for Advanced Packaging Co.,Ltd.

Contract record no.: X2021980017402

Denomination of invention: Fan out packaging structure and packaging method of multilayer chip based on organic substrate

Granted publication date: 20170524

License type: Exclusive License

Record date: 20220111