JPS635999A - カ−ド型電子回路ユニツト - Google Patents
カ−ド型電子回路ユニツトInfo
- Publication number
- JPS635999A JPS635999A JP61150961A JP15096186A JPS635999A JP S635999 A JPS635999 A JP S635999A JP 61150961 A JP61150961 A JP 61150961A JP 15096186 A JP15096186 A JP 15096186A JP S635999 A JPS635999 A JP S635999A
- Authority
- JP
- Japan
- Prior art keywords
- circuit unit
- electronic circuit
- type electronic
- card
- holes
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 229920005989 resin Polymers 0.000 claims description 6
- 239000011347 resin Substances 0.000 claims description 6
- 239000000758 substrate Substances 0.000 claims description 4
- 239000002184 metal Substances 0.000 description 7
- 239000000463 material Substances 0.000 description 4
- 238000004806 packaging method and process Methods 0.000 description 4
- 239000004593 Epoxy Substances 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- JYEUMXHLPRZUAT-UHFFFAOYSA-N 1,2,3-triazine Chemical compound C1=CN=NN=C1 JYEUMXHLPRZUAT-UHFFFAOYSA-N 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 2
- 239000004033 plastic Substances 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 229920002050 silicone resin Polymers 0.000 description 1
Landscapes
- Credit Cards Or The Like (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[発明の目的]
(産業上の利用分野)
本発明は、ICチップのような電子的機能素子が高密度
に実装されたカード型電子回路ユニットに関する。
に実装されたカード型電子回路ユニットに関する。
(従来の技術)
従来からカードサイズの薄型電子回路ユニットとして、
第2図に示すように、ガラス−エポキシ等をベースとす
る配線板1上にフラットパッケージタイプのIC2を実
装してなる配線基体3の外側を、金属製筐体、金属薄板
あるいはプラスチックラミネート金属板のような外被(
図示を省略χで覆った構造のものが使用されている。
第2図に示すように、ガラス−エポキシ等をベースとす
る配線板1上にフラットパッケージタイプのIC2を実
装してなる配線基体3の外側を、金属製筐体、金属薄板
あるいはプラスチックラミネート金属板のような外被(
図示を省略χで覆った構造のものが使用されている。
また近年、第3図に示すように、薄い配線板1上に能動
素子、受動素子等の裸のままのICチップ4を実装して
配線基体3を構成し、その表裏内面にそれぞれプラスチ
ックの絶縁カバーを貼り合わせた構造の、いわゆる“’
ICカード゛′と呼ばれるカード型電子回路ユニットが
開発されている。
素子、受動素子等の裸のままのICチップ4を実装して
配線基体3を構成し、その表裏内面にそれぞれプラスチ
ックの絶縁カバーを貼り合わせた構造の、いわゆる“’
ICカード゛′と呼ばれるカード型電子回路ユニットが
開発されている。
(発明が解決しようとする問題点)
ところで、第2図に示した配線基体3を有するカード型
電子回路ユニットにおいては、厚さが2龍〜5鉗と比較
的厚く、しかも実装密度があまり高くないという問題が
あった。
電子回路ユニットにおいては、厚さが2龍〜5鉗と比較
的厚く、しかも実装密度があまり高くないという問題が
あった。
J:た、いわゆるICカードにおいては、外力に対する
ICチップ4の保護が充分でないという欠点を右するば
かりでなく、さらに全体の大容量薄型化と高密度実装化
が望まれていた。
ICチップ4の保護が充分でないという欠点を右するば
かりでなく、さらに全体の大容量薄型化と高密度実装化
が望まれていた。
そして、この大容量化、高密度実装化を実現するには、
第4図に示すように、配線板1の表裏両面にそれぞれI
Cデツプ4を実装して配線基体3を構成することが考え
られるが、このようなユニッ1へにおいては、高価な治
工具を必要とし、製造組立]工程が繁雑なものになると
いう問題があった。
第4図に示すように、配線板1の表裏両面にそれぞれI
Cデツプ4を実装して配線基体3を構成することが考え
られるが、このようなユニッ1へにおいては、高価な治
工具を必要とし、製造組立]工程が繁雑なものになると
いう問題があった。
寸なわち、ICデツプ4の実装工程において、すでに実
装されたもう一方の面のICチップ4が邪麿にならない
ようにこの分の厚みを逃がし、かつ保護するために複層
[な形状の治工具を必要とするばかりでなく、外被を設
ける工程で配線板1の表裏内面に露出して実装されたI
Cチップ4の保護がill シいという問題があった。
装されたもう一方の面のICチップ4が邪麿にならない
ようにこの分の厚みを逃がし、かつ保護するために複層
[な形状の治工具を必要とするばかりでなく、外被を設
ける工程で配線板1の表裏内面に露出して実装されたI
Cチップ4の保護がill シいという問題があった。
本発明はこれらの問題を解決するためになされたもので
、薄くて信頼性が高く、しかも製造が簡単で実装密度の
高いカード型電子回路ユニットを提供することを目的と
する。
、薄くて信頼性が高く、しかも製造が簡単で実装密度の
高いカード型電子回路ユニットを提供することを目的と
する。
[発明の構成1
(問題点を解決するための手段)
すなわち本発明のカード型電子回路ユニットは、電子的
機能素子を搭載した板状の配線基体の外側に外被を設け
てなるカード型電子回路ユニットにおいて、前記配線基
体が、配線板の表裏両面に互いに重ならないように互い
違いに設けられた複数の段付きあるいは段なし非貫通孔
内に、それぞれ電子的機能素子が1個ずつ搭載されて構
成されている。
機能素子を搭載した板状の配線基体の外側に外被を設け
てなるカード型電子回路ユニットにおいて、前記配線基
体が、配線板の表裏両面に互いに重ならないように互い
違いに設けられた複数の段付きあるいは段なし非貫通孔
内に、それぞれ電子的機能素子が1個ずつ搭載されて構
成されている。
(作 用)
本発明のカード型電子回路ユニットにおいては、配線板
の表裏内面に、能動素子を搭載するための段付きの非貫
通孔おるいは受動素子を搭載するだめの段なしの非貫通
孔等が、厚さ方向に配設位置が重ならないように互い違
いに設けられ、これらの非貫通孔内に能動素子あるいは
受動素子等の電子的機能素子が1個ずつ搭載されて構成
されれているので、回路素子の実装密度が極めて高く、
しかも搭載されIこ回路素子が孔周囲の配線板基材で保
護され、外力の作用を受けることが少い。
の表裏内面に、能動素子を搭載するための段付きの非貫
通孔おるいは受動素子を搭載するだめの段なしの非貫通
孔等が、厚さ方向に配設位置が重ならないように互い違
いに設けられ、これらの非貫通孔内に能動素子あるいは
受動素子等の電子的機能素子が1個ずつ搭載されて構成
されれているので、回路素子の実装密度が極めて高く、
しかも搭載されIこ回路素子が孔周囲の配線板基材で保
護され、外力の作用を受けることが少い。
また、これらの回路素子が搭載された非貫通孔を、エポ
キシ樹脂やシリコーン樹脂のような絶縁性樹脂で月市す
ることにより、これらの回路素子のより完全な保護を図
ることができる。
キシ樹脂やシリコーン樹脂のような絶縁性樹脂で月市す
ることにより、これらの回路素子のより完全な保護を図
ることができる。
(実施例)
以下、本発明を図面に示す実施例について説明覆る。
第1図は本発明のカード型電子回路ユニットの一実施例
を示す横断面図である。
を示す横断面図である。
図に83いて、符号5はガラス−エポキシ、紙−フ]ノ
ール、トリアジン、ポリイミドのような有機絶縁1(、
jをベースとする配線板を示し、この表裏内面には、複
数の段付きの非貫通孔6が、両面の孔の配設位置か厚さ
方向に互いに重なり合わないように、表裏互い違いに形
成されている。
ール、トリアジン、ポリイミドのような有機絶縁1(、
jをベースとする配線板を示し、この表裏内面には、複
数の段付きの非貫通孔6が、両面の孔の配設位置か厚さ
方向に互いに重なり合わないように、表裏互い違いに形
成されている。
これらの段付き非貫通孔6は、いずれも搭載すべき1止
動素子の厚さとワイヤボンディングに要する高さの和よ
り深く形成されており、これらの底部および段部にはそ
れぞれダイポンディングパッド7が設けられている。
動素子の厚さとワイヤボンディングに要する高さの和よ
り深く形成されており、これらの底部および段部にはそ
れぞれダイポンディングパッド7が設けられている。
そしてこのような段付き非貫通孔6のダイポンディング
パッド7上には、それぞれICチップのような能動素子
9が1個ずつ導電性接着剤により接着されており、これ
らの能動素子9と同じ孔段部のワイヤポンディングパッ
ド8と、Au線のようなボンディングワイヤ10で接続
されている。
パッド7上には、それぞれICチップのような能動素子
9が1個ずつ導電性接着剤により接着されており、これ
らの能動素子9と同じ孔段部のワイヤポンディングパッ
ド8と、Au線のようなボンディングワイヤ10で接続
されている。
また、これらの能動素子9が搭載された段付き非貫通孔
6の内部には、それぞれ絶縁性樹脂11が充@されこれ
により封止されている。
6の内部には、それぞれ絶縁性樹脂11が充@されこれ
により封止されている。
ざらに、これらの複数の能動素子9が埋設された配線基
体12の側周面の外側には、絶縁性枠体13が密着して
設けられており、この絶縁性枠体13で囲まれた配線基
体12の表裏内面には、枠体にかけてそれぞれ薄い金属
板14が貼着されている。
体12の側周面の外側には、絶縁性枠体13が密着して
設けられており、この絶縁性枠体13で囲まれた配線基
体12の表裏内面には、枠体にかけてそれぞれ薄い金属
板14が貼着されている。
このように構成された実施例のカード型電子回路ユニッ
トにおいては、配線板50表表裏面に互い違いにそれぞ
れ段付き非貫通孔6か形成されてJ3つ、これらの孔内
に能動素子9が1個ずつ実装されて配線基体12か構成
されているので、配線基体12の!ψさ方向の実装可能
な領域か最大限に利用されることになり、実装密度か極
めて高い。
トにおいては、配線板50表表裏面に互い違いにそれぞ
れ段付き非貫通孔6か形成されてJ3つ、これらの孔内
に能動素子9が1個ずつ実装されて配線基体12か構成
されているので、配線基体12の!ψさ方向の実装可能
な領域か最大限に利用されることになり、実装密度か極
めて高い。
またこの実施例では、能動素子9か非貫通孔内部に埋め
込まれJこ状態で実装されており、しかもこの非貫通孔
か絶縁性樹脂11て封止されているので、外力に対する
保護が完全で信頼性の高いものである。
込まれJこ状態で実装されており、しかもこの非貫通孔
か絶縁性樹脂11て封止されているので、外力に対する
保護が完全で信頼性の高いものである。
さらにな特別な治工具を使わすに配線板5の表裏内面へ
の能動素子9の実装を行なうことかでき、絶縁・1ノ1
枠体13や金属板14のような外被の被覆イ′1業・b
簡単である。
の能動素子9の実装を行なうことかでき、絶縁・1ノ1
枠体13や金属板14のような外被の被覆イ′1業・b
簡単である。
イ【お、以」−の実施例においては、配線板5の表裏内
面に段・1」きの非貫通孔6だけを互い違いに設(す、
これらの孔内に能動素子9を1個ずつ実装した例につい
で記載したか、本発明はこのような構)青に限定される
ものではない。
面に段・1」きの非貫通孔6だけを互い違いに設(す、
これらの孔内に能動素子9を1個ずつ実装した例につい
で記載したか、本発明はこのような構)青に限定される
ものではない。
サーなわら、段f引き非円通孔6の所定の部分を1個あ
るいは2個以上の段の付かない非貫通孔に代え、これら
を互い違いに形成するとともに、段なしの非貫通孔に抵
抗やコンデンサのような受動素子を実装し、必要に応じ
て絶縁性樹脂で封止した構造としてもよい。
るいは2個以上の段の付かない非貫通孔に代え、これら
を互い違いに形成するとともに、段なしの非貫通孔に抵
抗やコンデンサのような受動素子を実装し、必要に応じ
て絶縁性樹脂で封止した構造としてもよい。
また実施例においては、このような配線基体12を絶縁
性枠体13と金属板14からなる外被で被覆した例につ
いて記載したが、このような構造に限定されず、通常カ
ード型電子回路ユニットの外被とじで用いられている材
料は何れも外被とじで使用することかできる。また配線
板5も、カラス−エポキシ、紙−フェノール、トリアジ
ン、ポリイミドのにうな有機絶縁基材をベースとしたも
のにかぎらず、セラミックのような無機絶縁基(・オで
もよい。
性枠体13と金属板14からなる外被で被覆した例につ
いて記載したが、このような構造に限定されず、通常カ
ード型電子回路ユニットの外被とじで用いられている材
料は何れも外被とじで使用することかできる。また配線
板5も、カラス−エポキシ、紙−フェノール、トリアジ
ン、ポリイミドのにうな有機絶縁基材をベースとしたも
のにかぎらず、セラミックのような無機絶縁基(・オで
もよい。
[発明の効果]
以上説明したように、本発明のカード型電子回路ユニッ
トにおいては、厚さを増大させることなく、回路素子を
極めて高密度に実装することができ、薄型高密度化、大
容量化の要請に応えることかできる。
トにおいては、厚さを増大させることなく、回路素子を
極めて高密度に実装することができ、薄型高密度化、大
容量化の要請に応えることかできる。
また実装された回路素子が外力からほぼ完全に保護され
ているが、信頼性が高く、さらに、回路素子の搭載をは
じめとする組立製造に特別な治工具を必要とせず作業が
簡単である。
ているが、信頼性が高く、さらに、回路素子の搭載をは
じめとする組立製造に特別な治工具を必要とせず作業が
簡単である。
第1図は本発明のカード型電子回路ユニットの一実施例
を示す横断面図、第2図ないし第4図はそれぞれ従来の
カード型電子回路ユニットにおける配線基体の構造を示
す一部断面図である。 1.5・・・配線板 2・・・・・・・・・フラットパッケージタイプのIC
4・・・・・・・・・ICチップ 6・・・・・・・・・段付き非貫通孔 7・・・・・・・・・ダイボンディング8・・・・・・
・・・ワイヤボンディング9・・・・・・・・・能動素
子 11・・・・・・・・・絶縁性樹脂 13・・・・・・・・・絶縁性枠体 14・・・・・・・・・金属板
を示す横断面図、第2図ないし第4図はそれぞれ従来の
カード型電子回路ユニットにおける配線基体の構造を示
す一部断面図である。 1.5・・・配線板 2・・・・・・・・・フラットパッケージタイプのIC
4・・・・・・・・・ICチップ 6・・・・・・・・・段付き非貫通孔 7・・・・・・・・・ダイボンディング8・・・・・・
・・・ワイヤボンディング9・・・・・・・・・能動素
子 11・・・・・・・・・絶縁性樹脂 13・・・・・・・・・絶縁性枠体 14・・・・・・・・・金属板
Claims (2)
- (1)電子的機能素子を搭載した板状の配線基体の外側
に外被を設けてなるカード型電子回路ユニットにおいて
、前記配線基体が、配線板の表裏両面に互いに重ならな
いように互い違いに設けられた複数の段付きあるいは段
なし非貫通孔内に、それぞれ電子的機能素子が1個ずつ
搭載されて構成されていることを特徴とするカード型電
子回路ユニット。 - (2)能動素子が搭載された電子的機能素子が搭載され
た非貫通孔が、絶縁性樹脂で封止されている特許請求の
範囲第1項記載のカード型電子回路ユニット。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61150961A JPS635999A (ja) | 1986-06-27 | 1986-06-27 | カ−ド型電子回路ユニツト |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61150961A JPS635999A (ja) | 1986-06-27 | 1986-06-27 | カ−ド型電子回路ユニツト |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS635999A true JPS635999A (ja) | 1988-01-11 |
Family
ID=15508217
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP61150961A Pending JPS635999A (ja) | 1986-06-27 | 1986-06-27 | カ−ド型電子回路ユニツト |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS635999A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03183195A (ja) * | 1989-09-14 | 1991-08-09 | Litton Syst Inc | 集積回路装置及びその製造方法 |
JPH0559879U (ja) * | 1992-01-14 | 1993-08-06 | 株式会社村田製作所 | 回路基板 |
JPH05211275A (ja) * | 1991-02-18 | 1993-08-20 | Toshiba Corp | 半導体装置及びその製造方法 |
-
1986
- 1986-06-27 JP JP61150961A patent/JPS635999A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03183195A (ja) * | 1989-09-14 | 1991-08-09 | Litton Syst Inc | 集積回路装置及びその製造方法 |
JPH05211275A (ja) * | 1991-02-18 | 1993-08-20 | Toshiba Corp | 半導体装置及びその製造方法 |
JPH0559879U (ja) * | 1992-01-14 | 1993-08-06 | 株式会社村田製作所 | 回路基板 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6774473B1 (en) | Semiconductor chip module | |
US6306686B1 (en) | Method of fabricating an electronic package with interconnected chips | |
JP3546131B2 (ja) | 半導体チップパッケージ | |
US4822989A (en) | Semiconductor device and method of manufacturing thereof | |
US5986334A (en) | Semiconductor package having light, thin, simple and compact structure | |
US5869889A (en) | Thin power tape ball grid array package | |
US6368894B1 (en) | Multi-chip semiconductor module and manufacturing process thereof | |
JPS63149191A (ja) | Icカ−ド | |
US6201298B1 (en) | Semiconductor device using wiring tape | |
JPS635999A (ja) | カ−ド型電子回路ユニツト | |
KR100715409B1 (ko) | 회로 장치 | |
US6057594A (en) | High power dissipating tape ball grid array package | |
JP3418759B2 (ja) | 半導体パッケージ | |
KR100353224B1 (ko) | 반도체 칩 모듈 | |
KR20010018945A (ko) | 반도체패키지 | |
KR100542672B1 (ko) | 반도체패키지 | |
JPH11316811A (ja) | データキャリア装置 | |
KR100533762B1 (ko) | 반도체패키지 | |
JPH01302757A (ja) | 基板集合シート | |
JPS62226636A (ja) | プラスチツクチツプキヤリア | |
KR100583493B1 (ko) | 반도체패키지 | |
KR100400827B1 (ko) | 반도체패키지 | |
KR100501878B1 (ko) | 반도체패키지 | |
KR100381838B1 (ko) | 반도체패키지 | |
JPS62273895A (ja) | カ−ド型電子回路ユニツト |