DE10111759A1 - Gehäuseanordnung für Halbleiterchips - Google Patents
Gehäuseanordnung für HalbleiterchipsInfo
- Publication number
- DE10111759A1 DE10111759A1 DE2001111759 DE10111759A DE10111759A1 DE 10111759 A1 DE10111759 A1 DE 10111759A1 DE 2001111759 DE2001111759 DE 2001111759 DE 10111759 A DE10111759 A DE 10111759A DE 10111759 A1 DE10111759 A1 DE 10111759A1
- Authority
- DE
- Germany
- Prior art keywords
- semiconductor chip
- compound
- semiconductor
- housing arrangement
- bending
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Ceased
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49855—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers for flat-cards, e.g. credit cards
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
Der Halbleiterchip (1) ist in einer Vergussmasse (2) oder Umhüllmasse schwimmend angeordnet. Die Vergussmasse ist so elastisch, dass sie eine größtmögliche Verformung oder Verbiegung des Chips gestattet, wobei der Chip fast keiner mechanischen Spannung ausgesetzt wird, die über die Spannung hinausgeht, die sich aufgrund der Verbiegung allein in der Gitterstruktur des Halbleitermaterials ergibt. Die Gefahr eines Bruches des Chips bei Verbiegung des Gehäuses wird dadurch reduziert. Anwendung insbesondere bei Chipkarten.
Description
Die vorliegende Erfindung betrifft eine Gehäuseanordnung für
Halbleiterchips, die einer mechanischen Beanspruchung unter
liegen.
Halbleiterchips mit integrierten Schaltungen werden üblicher
weise auf einem Träger, z. B. einem Leadframe, montiert. Die
ser Träger besitzt elektrische Anschlusskontakte für einen
externen elektrischen Anschluss des Halbleiterchips. Die an
dem Halbleiterchip selbst vorhandenen Kontakte werden bei der
Montage auf dem Träger mit diesen Anschlusskontakten des Trä
gers elektrisch leitend verbunden. Dafür gibt es eine Reihe
unterschiedlicher Lösungen. Falls für diese leitende Verbin
dung Verbindungsdrähte, sogenannte Bonddrähte, verwendet wer
den, die auf den jeweiligen Kontakten aufgelötet werden, wird
zum Schutz dieser Verbindungen vor Beschädigungen bei mecha
nischer Beanspruchung eine Vergussmasse oder Umhüllmasse auf
gebracht. Die Vergussmasse ist üblicherweise ein gelartiges
Kunststoffmaterial, das insbesondere in einem Spritzgussver
fahren aufgebracht werden kann.
Bei derartig montierten Halbleiterchips mit einem teils aus
dem Träger, teils aus der Vergussmasse oder Umhüllmasse ge
bildeten Gehäuse tritt das Problem auf, dass die Chips in dem
Gehäuse brechen können, wenn sie während ihrer Verwendung ei
ner mechanischen Beanspruchung ausgesetzt sind. Eine Ursache
dafür, dass der Halbleiterchip selbst bricht, liegt in der
starren Kopplung des Halbleiterchips mit dem Träger des Ge
häuses. Der Halbleiterchip selbst hat nämlich eine gewisse
Biegeelastizität.
Für schichtartige Chipsubstrate aus Silizium gilt in etwa,
dass der Betrag des in Millimetern (mm) gemessenen Krümmungs
radius der Oberfläche der verbogenen Substratschicht überall
mindestens so groß sein muss, wie der Betrag der in Mikrome
tern (µm) gemessenen Dicke des Siliziumsubstrates angibt,
wenn ein Bruch des Chips vermieden werden soll. Wird das Sub
strat weiter durchgebogen, so dass der Krümmungsradius klei
ner wird, bricht das Silizium.
Bei herkömmlichen Gehäusen kann aber diese Biegeelastizität
des Siliziumssubstrates nicht ausgenutzt werden. Die starre
Montage auf dem Träger reduziert die Biegeelastizität der ge
samten Anordnung so, dass die Chips bereits bei einer sehr
viel geringeren mechanischen Beanspruchung brechen.
Aufgabe der vorliegenden Erfindung ist es, eine Möglichkeit
anzugeben, wie Chips so in Anwendungsprodukten montiert wer
den können, dass die Bruchgefahr bei mechanischer Beanspru
chung vermindert ist.
Diese Aufgabe wird mit der Gehäuseanordnung für Halbleiter
chips mit den Merkmalen des Anspruches 1 gelöst. Ausgestal
tungen ergeben sich aus den abhängigen Ansprüchen.
Bei der erfindungsgemäßen Gehäuseanordnung ist der Halblei
terchip in einer Vergussmasse oder Umhüllmasse schwimmend an
geordnet. Die Vergussmasse oder Umhüllmasse ist hierbei min
destens so elastisch, dass sie eine bis zum Bruch des Halb
leiterchips größtmögliche Verformung oder Verbiegung des
Halbleiterchips gestattet. Zwischen dem Halbleiterchip und
einem Anwendungsprodukt, in dem der Halbleiterchip angeordnet
ist, befindet sich daher bei der erfindungsgemäßen Gehäusean
ordnung die elastische Vergussmasse oder Umhüllmasse, inner
halb der der Halbleiterchip verbogen werden kann, ohne dass
eine mechanische Belastung auftritt, die wesentlich über die
Verformung oder Verbiegung des Halbleitermateriales selbst
hinausgeht.
Die Vergussmasse oder Umhüllmasse wird aufgrund ihrer Elasti
zität bei einem Verbiegen der gesamten Anordnung so verformt
oder geschert, dass der Halbleiterchip zumindest fast keiner
mechanischen Spannung ausgesetzt ist, die über die Spannung
hinausgeht, die sich aufgrund der Verbiegung allein in der
Gitterstruktur des Halbleitermateriales ergibt. Die äußere
Einwirkung einer mechanischen Beanspruchung wird sich streng
genommen auch mit einer sehr elastischen und leicht verform
baren Vergussmasse oder Umhüllmasse nicht ganz eliminieren
lassen. Die erfindungsgemäße Gehäuseanordnung ist jedoch so
beschaffen, dass der Bruch des Halbleiterchips bei Verformung
oder Verbiegung innerhalb der durch das Halbleitermaterial
selbst gesetzten Grenzen praktisch vollständig verhindert
wird.
Die Vergussmasse oder Umhüllmasse sollte zusätzlich Eigen
schaften aufweisen, die denen des Halbleiterchips nach Mög
lichkeit gleichen. Das betrifft insbesondere die Ausdehnung
bzw. Kontraktion bei Erwärmen oder Abkühlen und die mechani
schen Eigenschaften (möglichst ortsunabhängiger Spannungsten
sor der gesamten Gehäuseanordnung).
Die erfindungsgemäße Gehäuseanordnung erreicht somit die ma
ximal mögliche Biegefestigkeit. Von außen einwirkende mecha
nische Kräfte können so groß werden, dass sie in jedem Fall
eine Verbiegung des Gehäuses bewirken. Bei dem erfindungsge
mäßen Gehäuse ist das aber unschädlich, da die elastische
Vergussmasse oder Umhüllmasse die Verformung aufnimmt und nur
gewissermaßen durch ihre Elastizität gedämpft auf den Halb
leiterchip überträgt. Die durch die äußeren Kräfte bewirkende
gesamte Verformung der Gehäuseanordnung muss daher sehr stark
sein, bevor überhaupt ein Bruch des Halbleiterchips infolge
der auftretenden Verbiegung des Chips selbst auftreten kann.
In der beigefügten Figur ist eine bevorzugte Ausgestaltung
der Gehäuseanordnung dargestellt, bei der der Chip als inte
grierte Schaltung einer Chipkarte vorgesehen ist. In der Fi
gur ist ein Ausschnitt aus einer mit einem Chip versehenen
Chipkarte im Querschnitt dargestellt. Der Halbleiterchip 1
ist schwimmend in einer Vergussmasse oder Umhüllmasse 2 ange
ordnet, die in diesem Beispiel eine Aussparung in einem Kar
tenkörper 3 einer Chipkarte ausfüllt. Mit den beidseitig ein
gezeichneten, leicht gekrümmten Pfeilen ist eine mögliche
Verbiegung der Karte angedeutet. Da der Halbleiterchip 1 hier
nicht, ggf. über einen starren Träger eines Chipmoduls, mit
dem Kartenkörper starr verbunden ist, überträgt sich die Ver
biegung des Kartenkörpers 3 nicht unmittelbar auf den Halb
leiterchip. Die Verbiegung wird durch das umgebende Material
der Vergussmasse oder Umhüllmasse gedämpft.
Außerdem werden die Druckspannungen und Zugspannungen in der
gegenüber der reinen Verbiegung neutralen Ebene des Halblei
terchips 1 sehr stark reduziert. Ein solcher in der Verguss
masse oder Umhüllmasse schwimmend gelagerter Halbleiterchip
erfährt daher bei einer Verbiegung des umgebenden Materials
im Wesentlichen nur eine solche Verformung, wie sie auch bei
einem ringsum freien Halbleiterchip auftritt. Durch die Ela
stizität der gewählten Vergussmasse oder Umhüllmasse lässt
sich ein geeigneter Kompromiss zwischen der erforderlichen
mechanischen Dämpfung und einer gewünschten Stabilität der
gesamten Gehäuseanordnung erreichen.
Die Vorteile der erfindungsgemäßen Gehäuseanordnung treten um
so stärker in Erscheinung, je dünner der Halbleiterchip ist.
Ein dünnerer Halbleiterchip verkraftet, wie oben dargelegt,
stärkere Verbiegungen, bevor es zum Bruch kommt. Entsprechend
kann man in der erfindungsgemäßen Gehäuseanordnung eine Ver
gussmasse oder Umhüllmasse aus einem elastischeren Material
verwenden, das auch bei starker Verbiegung der Gehäuseanord
nung leicht nachgibt und so eine von externen Kräften oder
Spannungen wirkungsvoller entkoppelte Verformung des Halblei
terchips ermöglicht.
In der Figur sind außerdem externe elektrische Anschlüsse 4
eingezeichnet, die in diesem Beispiel als Anschlusskontakte
der Chipkarte vorgesehen sind. Die Anschlusskontakte 5 auf
der Oberseite des Halbleiterchips 1 selbst werden über Kon
takte und/oder Leiterbahnen 6 mit diesen externen elektri
schen Anschlüssen 4 elektrisch leitend verbunden. Bei der er
findungsgemäßen Gehäuseanordnung wird vorzugsweise dafür ge
sorgt, dass diese Kontakte und/oder Leiterbahnen 6 eine Ela
stizität aufweisen, die eine Verbiegung oder Verformung des
Halbleiterchips relativ zu den externen elektrischen An
schlüssen ermöglicht.
Falls also in diesem Beispiel die Chipkarte auf der mit der
Aussparung versehenen Seite konkav verbogen wird, so dass die
Vergussmasse 2 oder Umhüllmasse in der Richtung der Längen
ausdehnung der Chipkarte gestaucht wird (obere Pfeile), ist
es von Vorteil, wenn durch die Wahl des Materials und/oder
der Form der Leiterbahnen 6 ein Stauchen dieser Leiterbahnen
6 möglich ist. Bei einer Verbiegung der Chipkarte in der ent
gegengesetzten Richtung, so dass sie sich auf der Seite der
Aussparung konkav vorwölbt (untere Pfeile), muss die Leiter
bahn 6 entsprechend gedehnt werden können, so dass der Halb
leiterchip 1 innerhalb der Vergussmasse 2 oder Umhüllmasse
nach Möglichkeit nur solchen lateralen Kräften ausgesetzt
wird, die sich gegenseitig kompensieren. Bei einer Verwendung
vollständig starrer Leiterbahnen 6 würde der Halbleiterchip 1
innerhalb der Aussparung in der in der Figur dargestellten
Ausrichtung bei dieser Verbiegung nach rechts gezogen. Da
durch würde die Vergussmasse oder Umhüllmasse auf dieser Sei
te stärker komprimiert, so dass dort eine stärkere laterale
Kraft auf den Halbleiterchip 1 ausgeübt wird. Das könnte mög
licherweise dazu führen, dass die Leiterbahn 6 von dem An
schlusskontakt 5 abreißt. Die Elastizität der Anschlüsse kann
durch die Eigenschaft des elektrisch leitfähigen Materials
selbst, durch dessen Abmessungen und/oder durch eine z. B. im
Zickzack oder in Mäandern verlaufende Anordnung erreicht wer
den.
Claims (3)
1. Gehäuseanordnung für Halbleiterchips, bei der
ein Halbleiterchip (1) mit einer Vergussmasse (2) oder Um
hüllmasse gehäust ist,
dadurch gekennzeichnet, dass
der Halbleiterchip in der Vergussmasse oder Umhüllmasse schwimmend angeordnet ist und
die Vergussmasse oder Umhüllmasse mindestens so elastisch ist, dass sie eine bis zum Bruch des Halbleiterchips größt mögliche Verformung oder Verbiegung des Halbleiterchips ge stattet.
der Halbleiterchip in der Vergussmasse oder Umhüllmasse schwimmend angeordnet ist und
die Vergussmasse oder Umhüllmasse mindestens so elastisch ist, dass sie eine bis zum Bruch des Halbleiterchips größt mögliche Verformung oder Verbiegung des Halbleiterchips ge stattet.
2. Gehäuseanordnung nach Anspruch 1, bei der
der Halbleiterchip (1) Anschlusskontakte (5) aufweist und
Kontakte und/oder Leiterbahnen (6) vorhanden sind, die dafür
vorgesehen sind, die Anschlusskontakte mit externen elektri
schen Anschlüssen (4) zu verbinden, und die eine Elastizität
aufweisen, die eine Verbiegung oder Verformung des Halblei
terchips relativ zu den externen elektrischen Anschlüssen er
möglicht.
3. Gehäuseanordnung nach Anspruch 1 oder 2, bei der
der Halbleiterchip (1) mittels der Vergussmasse (2) oder Um
hüllmasse in einen Kartenkörper (3) eingebettet ist.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE2001111759 DE10111759A1 (de) | 2001-03-12 | 2001-03-12 | Gehäuseanordnung für Halbleiterchips |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE2001111759 DE10111759A1 (de) | 2001-03-12 | 2001-03-12 | Gehäuseanordnung für Halbleiterchips |
Publications (1)
Publication Number | Publication Date |
---|---|
DE10111759A1 true DE10111759A1 (de) | 2002-10-02 |
Family
ID=7677112
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE2001111759 Ceased DE10111759A1 (de) | 2001-03-12 | 2001-03-12 | Gehäuseanordnung für Halbleiterchips |
Country Status (1)
Country | Link |
---|---|
DE (1) | DE10111759A1 (de) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4843225A (en) * | 1982-12-28 | 1989-06-27 | G A O Gesellschaft Fur Automation Und Organisation Mbh | Identification card with an integrated circuit |
US5401688A (en) * | 1991-02-18 | 1995-03-28 | Kabushiki Kaisha Toshiba | Semiconductor device of multichip module-type |
US5901041A (en) * | 1997-12-02 | 1999-05-04 | Northern Telecom Limited | Flexible integrated circuit package |
-
2001
- 2001-03-12 DE DE2001111759 patent/DE10111759A1/de not_active Ceased
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4843225A (en) * | 1982-12-28 | 1989-06-27 | G A O Gesellschaft Fur Automation Und Organisation Mbh | Identification card with an integrated circuit |
US5401688A (en) * | 1991-02-18 | 1995-03-28 | Kabushiki Kaisha Toshiba | Semiconductor device of multichip module-type |
US5901041A (en) * | 1997-12-02 | 1999-05-04 | Northern Telecom Limited | Flexible integrated circuit package |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE3787671T2 (de) | Halbleiterpackung mit Eingang/Ausgang-Verbindungen hoher Dichte. | |
DE19747105B4 (de) | Bauelement mit gestapelten Halbleiterchips | |
DE10333841B4 (de) | Verfahren zur Herstellung eines Nutzens mit in Zeilen und Spalten angeordneten Halbleiterbauteilpositionen und Verfahren zur Herstellung eines Halbleiterbauteils | |
DE102007019809B4 (de) | Gehäuste Schaltung mit einem wärmeableitenden Leitungsrahmen und Verfahren zum Häusen einer integrierten Schaltung | |
DE19926128B4 (de) | Leistungs-Halbleiterbauteil-Gehäuse | |
DE69527668T2 (de) | Anschlussstelle für Halbleiterbauelement | |
DE69227334T2 (de) | Halbleiteranordnung in einer Packung mit spannungsabsorbierender Schicht | |
DE69527761T2 (de) | Personalisierte Fläche eines Leiterrahmes geformt oder halb-geätzt zur Reduzierung mechanischer Beanspruchung an den Chipkanten | |
DE19813525A1 (de) | Integriertes Halbleiterbauelement | |
DE19745648A1 (de) | Trägerelement für einen Halbleiterchip zum Einbau in Chipkarten | |
DE19543427C2 (de) | Chipmodul, insbesondere zum Einbau in eine Chipkarte | |
DE102005011863A1 (de) | Halbleitermikrovorrichtung | |
DE19821916C2 (de) | Halbleitereinrichtung mit einem BGA-Substrat | |
DE10111759A1 (de) | Gehäuseanordnung für Halbleiterchips | |
DE60036784T2 (de) | Integrierte schaltungsanordnung, elektronisches modul für chipkarte, das die anordnung benutzt, und verfahren zu deren herstellung | |
EP0852774B1 (de) | Chipmodul | |
DE3113850C2 (de) | Halbleiterbauelement | |
DE102009029281A1 (de) | Modul und Verfahren zur Herstellung eines Moduls | |
EP1403921A2 (de) | Elektronisches Bauteil mit Halbleiterchips in einem Stapel und Verfahren zur Herstellung desselben | |
DE102009013782A1 (de) | Halbleiterverpackungsaufbau mit Schutzleiste | |
DE10139985B4 (de) | Elektronisches Bauteil mit einem Halbleiterchip sowie Verfahren zu seiner Herstellung | |
DE102004015597B4 (de) | Halbleitervorrichtung mit schützender Gehäusestruktur | |
DE10323296A1 (de) | Anordnung zur Stress-Reduzierung bei substratbasierten Chip-Packages | |
DE4433689C2 (de) | Chipkonfiguration und Verwendung eines entsprechenden Chips | |
DE102008043773A1 (de) | Elektrisches und/oder mikromechanisches Bauelement und Verfahren zur Herstellung eines elektrischen und/oder mikromechanischen Bauelements |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
8131 | Rejection |