JP2004357414A - パワーモジュール及びインバータ装置 - Google Patents
パワーモジュール及びインバータ装置 Download PDFInfo
- Publication number
- JP2004357414A JP2004357414A JP2003152295A JP2003152295A JP2004357414A JP 2004357414 A JP2004357414 A JP 2004357414A JP 2003152295 A JP2003152295 A JP 2003152295A JP 2003152295 A JP2003152295 A JP 2003152295A JP 2004357414 A JP2004357414 A JP 2004357414A
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- switching control
- control circuit
- switching
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19107—Disposition of discrete passive components off-chip wires
Landscapes
- Power Conversion In General (AREA)
- Inverter Devices (AREA)
- Electronic Switches (AREA)
Abstract
【解決手段】スイッチング制御回路18,19,20のVcc端はそれぞれ端子24,28,32に接続される。またスイッチング制御回路18,19,20のCOM端は共通して端子72に接続される。パッド83Aにおいて端子を設けてこれに外部から電位を印加する場合と比較すると、スイッチング制御回路18のCOM端における電位は、ワイヤ63に発生するサージ電圧の分だけスイッチングの影響が低減される。同様に、パッド81Aにおいて端子を設けてこれに外部から電位を印加する場合と比較すると、スイッチング制御回路20のCOM端における電位は、ワイヤ62に発生するサージ電圧の分だけスイッチングの影響が低減される。
【選択図】 図2
Description
【発明の属する技術分野】
本発明は複数のスイッチング素子を有するインバータ回路と、当該スイッチング素子を駆動する複数の駆動回路と備えたパワーモジュールに関する。
【0002】
【従来の技術】
後掲する特許文献1には、三相インバータを構成する6個のトランジスタと、これらのトランジスタのスイッチングを制御するスイッチング制御回路とを備えたインバータモジュールが紹介されている。その一つの種類として、ハイアーム側の3個のトランジスタのスイッチングをそれぞれ制御する3個のスイッチング制御回路と、ローアーム側の3個のトランジスタのいずれのスイッチングをも制御するスイッチング制御回路とが示されている。そして他の一つの種類では、相毎に、高電位側のトランジスタと低電位側のトランジスタの両方のスイッチングを制御するスイッチング制御回路が設けられている。
【0003】
また後掲する非特許文献1には、相毎に、高電位側のトランジスタと低電位側のトランジスタの両方のスイッチングを制御するスイッチング制御において、負荷に接続された端子の、基準電位から見た電位が負となることに起因するラッチアップを回避する技術が開示されている。
【0004】
【特許文献1】
特開2003−018862号公報
【非特許文献1】
Chris Chey and John Parry、“Managing Transients in Control IC Driven Power Stages”(International Rectifier DESIGN TIP DT97−3, pp1−8)、 [online]、[平成15年4月3日検索]、インターネット<URL:http://www.irf.com/technical−info/designtp/dt97−3.pdf>
【0005】
【発明が解決しようとする課題】
上述のようにスイッチング素子を有するインバータ回路と、スイッチング素子を制御するスイッチング制御回路とがモジュール化されている場合、インバータ回路における電流の急激な変動は、空間的に磁束で結合しているスイッチング制御回路の入力側の配線に電圧を発生させ易い。かかる電圧はスイッチング制御回路端子の誤動作を招来する可能性があるという問題があった。そしてこの問題はモジュールを小型化するために、インバータ回路とスイッチング制御回路とを近接配置する程に顕著となる。
【0006】
本発明は上記の問題点を解決することを目的としており、即ち、インバータ回路における電流に急激な変動が生じても、スイッチング制御回路端子の誤動作を生じにくくする技術を提供することを目的としている。
【0007】
【課題を解決するための手段】
この発明の第1のパワーモジュールは、第1乃至第3のスイッチング素子を有するインバータ回路と、前記第1乃至第3のスイッチング素子のスイッチングをそれぞれ制御し、各々は動作電圧としての電位差が与えられる第1端及び第2端を有する第1乃至第3のスイッチング制御回路と、前記第2の制御回路の前記第1端の近傍でこれに接続され、外部と接続可能な端子と、前記第1のスイッチング制御回路の前記第1端と前記第2のスイッチング制御回路の前記第1端との間で結線されて両者を接続する第1の配線と、前記第3のスイッチング制御回路の前記第1端と前記第2のスイッチング制御回路の前記第1端との間で結線されて両者を接続する第2の配線とを備える。
【0008】
この発明の第2のパワーモジュールは、第1乃至第3のスイッチング素子を有するインバータ回路と、前記第1乃至第3のスイッチング素子のスイッチングをそれぞれ制御し、各々は動作電圧としての電位差が与えられる第1端及び第2端を有する第1乃至第3のスイッチング制御回路と、前記第1のスイッチング制御回路の前記第1端の近傍でこれに接続され、外部と接続可能な第1の端子と、前記第1のスイッチング制御回路の前記第2端の近傍でこれに接続され、外部と接続可能な第2の端子と、前記第1のスイッチング制御回路の前記第1端と前記第2のスイッチング制御回路の前記第1端との間で結線されて両者を接続する第1の配線と、前記第3のスイッチング制御回路の前記第1端と前記第2のスイッチング制御回路の前記第1端との間で結線されて両者を接続する第2の配線と、前記第1のスイッチング制御回路の前記第2端と前記第2のスイッチング制御回路の前記第2端との間で結線されて両者を接続する第3の配線と、前記第3のスイッチング制御回路の前記第2端と前記第2のスイッチング制御回路の前記第2端との間で結線されて両者を接続する第4の配線とを備える。
【0009】
この発明の第3のパワーモジュールは、第1乃至第3のスイッチング素子を有するインバータ回路と、前記第1乃至第3のスイッチング素子のスイッチングをそれぞれ制御し、各々は動作電圧としての電位差が与えられる第1端及び第2端を有する第1乃至第3のスイッチング制御回路と、前記第2のスイッチング制御回路の前記第1端の近傍でこれに接続され、外部と接続可能な第1の端子と、前記第2のスイッチング制御回路の前記第2端の近傍でこれに接続され、外部と接続可能な第2の端子と、前記第1のスイッチング制御回路の前記第1端と前記第2のスイッチング制御回路の前記第1端との間で結線されて両者を接続する第1の配線と、前記第3のスイッチング制御回路の前記第1端と前記第2のスイッチング制御回路の前記第1端との間で結線されて両者を接続する第2の配線と、前記第1のスイッチング制御回路の前記第2端と前記第2のスイッチング制御回路の前記第2端との間で結線されて両者を接続する第3の配線と、前記第3のスイッチング制御回路の前記第2端と前記第2のスイッチング制御回路の前記第2端との間で結線されて両者を接続する第4の配線とを備える。
【0010】
この発明の第1のインバータ装置は、第1乃至第3のスイッチング素子を有するインバータ回路と、前記第1乃至第3のスイッチング素子のスイッチングをそれぞれ制御し、各々は動作電圧としての電位差が与えられる第1端及び第2端を有する第1乃至第3のスイッチング制御回路と、前記第1の制御回路の前記第1端の近傍でこれに接続され、外部と接続可能な第1の端子と、前記第1乃至第3の制御回路の前記第2端が各々接続され、外部と接続可能な第2乃至第4の端子と、前記第1のスイッチング制御回路の前記第1端と前記第2のスイッチング制御回路の前記第1端との間で結線されて両者を接続する第1の配線と、前記第3のスイッチング制御回路の前記第1端と前記第2のスイッチング制御回路の前記第1端との間で結線されて両者を接続する第2の配線とを備え、前記第2乃至第4の端子がこの順に配置されるパワーモジュールと、前記第2及び第3の端子を相互に接続する第1部と、前記第3及び第4の端子を相互に接続する第2部と、前記第2部の反対側で前記第1部と接続される第3部とを有する配線を備える基板とを含む。
【0011】
この発明の第2のインバータ装置は、第1乃至第3のスイッチング素子を有するインバータ回路と、前記第1乃至第3のスイッチング素子のスイッチングをそれぞれ制御し、各々は動作電圧としての電位差が与えられる第1端及び第2端を有する第1乃至第3のスイッチング制御回路と、前記第2の制御回路の前記第1端の近傍でこれに接続され、外部と接続可能な第1の端子と、前記第1乃至第3の制御回路の前記第2端が各々接続され、外部と接続可能な第2乃至第4の端子と、前記第1のスイッチング制御回路の前記第1端と前記第2のスイッチング制御回路の前記第1端との間で結線されて両者を接続する第1の配線と、前記第3のスイッチング制御回路の前記第1端と前記第2のスイッチング制御回路の前記第1端との間で結線されて両者を接続する第2の配線とを備え、前記第2乃至第4の端子がこの順に配置されるパワーモジュールと、前記第2及び第3の端子を相互に接続する第1部と、前記第3及び第4の端子を相互に接続する第2部と、前記第1部と前記第2部との接続点近傍に接続される第3部とを有する配線を備える基板とを含む。
【0012】
【発明の実施の形態】
実施の形態1.
図1は本発明の実施の形態1にかかるパワーモジュール101の構成を示す回路図である。
【0013】
パワーモジュール101は、いずれもインバータ回路を構成するダイオード6〜11及びトランジスタ12〜17と、トランジスタ12、13、14のスイッチングをそれぞれ制御するスイッチング制御回路18,19,20、及びトランジスタ15,16,17のいずれのスイッチングをも制御するスイッチング制御回路21とを備えている。更に端子1〜5,22〜33,35〜42,72を備えている。
【0014】
ダイオード6〜11のアノード及びカソードは、それぞれトランジスタ12〜17のエミッタ及びコレクタに接続されている。トランジスタ12〜14のコレクタは共通して端子1に接続されている。トランジスタ15〜17のエミッタは端子5に共通して接続されている。トランジスタ12のエミッタとトランジスタ15のコレクタとが端子2に接続されており、ここからU相の電流が供給される。トランジスタ13のエミッタとトランジスタ16のコレクタとが端子3に接続されており、ここからV相の電流が供給される。トランジスタ14のエミッタとトランジスタ17のコレクタとが端子4に接続されており、ここからW相の電流が供給される。
【0015】
スイッチング制御回路18,19,20にはいずれも同じ構成を採用することができる。これらはいずれもVB端、VS端、Vcc端、IN端、COM端、HO端を有している。
【0016】
スイッチング制御回路18を例に採って説明すると、VB端、VS端はそれぞれ端子22,23から所定の電位を受ける。両者の電位差に基づいた電位差が、HO端とVS端との間から出力されたりされなかったりする。VS端はトランジスタ12のエミッタにも接続されているので、HO端から出力される電位によってトランジスタ12のスイッチングが制御される。
【0017】
Vcc端、COM端の間には外部から所定の電位が与えられ、両者の電位差がスイッチング制御回路18の動作電圧となる。IN端は端子25に接続されて外部から電位が与えられ、COM端の電位を基準としたIN端の電位に基づいてHO端の出力を制御する。
【0018】
スイッチング制御回路19,20も同様にして、それぞれのHO端からの出力がトランジスタ13,14のゲートに与えられ、スイッチングが制御される。スイッチング制御回路19のVB端、VS端、IN端はそれぞれ端子26,27,29に接続される。またスイッチング制御回路20のVB端、VS端、IN端はそれぞれ端子30,31,33に接続される。
【0019】
スイッチング制御回路21のVNO端はトランジスタ15〜17のエミッタと共通に接続され、UOUT端、VOUT端、WOUT端はそれぞれトランジスタ15,16,17のゲートに接続される。スイッチング制御回路21のUOUT端とVNO端との電位差を制御することによりトランジスタ15のスイッチングを、VOUT端とVNO端との電位差を制御することによりトランジスタ16のスイッチングを、WOUT端とVNO端との電位差を制御することによりトランジスタ17のスイッチングを、それぞれ制御することができる。
【0020】
スイッチング制御回路21のVcc端、GND端はそれぞれ端子35,40に接続され、外部から両者の間へ所定の電位差が印加される。この電位差がスイッチング制御回路21の動作電圧となる。
【0021】
UN端、VN端、WN端、GND端はそれぞれ端子36,37,38,40に接続され、それぞれ外部から電位が与えられる。GND端の電位を基準としたUN端の電位に基づいてUOUT端の電位が、GND端の電位を基準としたVN端の電位に基づいてVOUT端の電位が、GND端の電位を基準としたWN端の電位に基づいてWOUT端の電位が、それぞれ制御される。
【0022】
FO端、CFO端、CIN端は、それぞれ端子39,41,42に接続される。端子41,42を介して外部から、トランジスタ12〜17に過電流が流れたか否かを検出することができる。また過電流が発生した場合には端子39にフォルト信号が出力される。
【0023】
本実施の形態においては、スイッチング制御回路18,19,20のVcc端はそれぞれ端子24,28,32に接続される。またスイッチング制御回路18,19,20のCOM端は共通して端子72に接続される。
【0024】
図2はパワーモジュール101のうち、端子24,28,32,72近傍の構成を示す平面図である。煩雑を避けるため、これらの端子とスイッチング制御回路18,19,20との間の接続関係のみを示しており、その他の構成要素、例えばIN端、VB端、VS端、HO端やこれらと接続されるワイヤは省略している。
【0025】
スイッチング制御回路18,19,20のそれぞれにおいて、Vcc端は図面手前側に、COM端は図面奥側にそれぞれ配置されている。パッド81A,82A,83Aはそれぞれスイッチング制御回路18,19,20の図示されないCOM端に接続されている。また端子24,28,32はそれぞれワイヤによってスイッチング制御回路18,19,20のVcc端に接続されている。スイッチング制御回路18,19,20はこの順に並んで配置されている。
【0026】
端子72はパッド82Aの一部として形成されており、従って端子72はスイッチング制御回路19のCOM端の近傍でこれと接続されている。一方、パッド81A,82Aはワイヤ62で接続され、パッド82A,83Aはワイヤ63で接続される。つまりワイヤ62はスイッチング制御回路18のCOM端とスイッチング制御回路19のCOM端との間で結線されて両者を接続し、ワイヤ63はスイッチング制御回路20のCOM端とスイッチング制御回路19のCOM端との間で結線されて両者を接続する。よってスイッチング制御回路18のCOM端はパッド81A、ワイヤ62、パッド82Aをこの順に介して端子72に接続され、スイッチング制御回路20のCOM端はパッド83A、ワイヤ63、パッド82Aをこの順に介して端子72に接続される。端子72は外部と接続可能である。
【0027】
トランジスタ12〜17のスイッチングによってインバータ回路において生じる急激な電流の変動、例えばダイオード6〜11の逆回復動作による急激な電流の変動は、ワイヤ62,63にサージ電圧を発生させる。そのため、スイッチング制御回路18,20のCOM端には、外部から端子72に対して与えられる電位にサージ電圧、すなわち制御回路18,20それぞれに対して、ワイヤ62に発生するサージ電圧とワイヤ63に発生するサージ電圧が重畳した電位が供給されることになる。しかし、パッド83Aにおいて端子を設けてこれに外部から電位を印加する場合と比較すると、スイッチング制御回路18のCOM端における電位は、ワイヤ63に発生するサージ電圧の分だけスイッチングの影響が低減される。同様に、パッド81Aにおいて端子を設けてこれに外部から電位を印加する場合と比較すると、スイッチング制御回路20のCOM端における電位は、ワイヤ62に発生するサージ電圧の分だけスイッチングの影響が低減される。よってインバータ回路とスイッチング制御回路とをモジュール化する場合、両者を近接して配置しても、スイッチング制御回路の誤動作を生じにくくすることができる。これによりインバータ回路とスイッチング制御回路とのモジュール化において、より小型化、軽量化、低コスト化を図ることができる。
【0028】
実施の形態2.
図3は本発明の実施の形態2の第1の例であるパワーモジュール102の構成を示す回路図である。
【0029】
パワーモジュール102はパワーモジュール101に対して、スイッチング制御回路18,19,20のCOM端及びVcc端の接続関係において特徴的に異なっている。
【0030】
スイッチング制御回路18,19,20のCOM端が共通に接続されている点でパワーモジュール101と共通しているが、これらを外部に接続する端子が端子72ではなく、端子71である点で相違している。よってパワーモジュール102では端子72の代わりに端子71が設けられている。
【0031】
またスイッチング制御回路18,19,20のVcc端が共通に接続されている点でパワーモジュール101と相違している。即ち、パワーモジュール101が備えていた端子28,32はパワーモジュール102では設けられず、端子24にスイッチング制御回路18,19,20のVcc端が共通に接続されている。
【0032】
図4はパワーモジュール102のうち、端子24,71近傍の構成を示す平面図である。煩雑を避けるため、これらの端子とスイッチング制御回路18,19,20との間の接続関係のみを示している。
【0033】
スイッチング制御回路18,19,20のそれぞれにおいて、Vcc端は図面手前側に、COM端は図面奥側にそれぞれ配置されている。パッド81B,82B,83Bはそれぞれスイッチング制御回路18,19,20の図示されないCOM端に接続されている。また端子24はワイヤによってスイッチング制御回路18のVcc端の近傍でこれに接続されている。端子24は外部と接続可能である。
【0034】
端子71はパッド81Bの一部として形成されており、従って端子71はスイッチング制御回路18のCOM端の近傍でこれと接続されている。端子71は外部と接続可能である。
【0035】
一方、パッド81B,82Bはワイヤ62で接続され、パッド82B,83Bはワイヤ63で接続される。つまりワイヤ62はスイッチング制御回路18のCOM端とスイッチング制御回路19のCOM端との間で結線されて両者を接続し、ワイヤ63はスイッチング制御回路20のCOM端とスイッチング制御回路19のCOM端との間で結線されて両者を接続する。
【0036】
スイッチング制御回路19のVcc端はワイヤ64によってスイッチング制御回路18のVcc端に接続され、スイッチング制御回路20のVcc端はワイヤ65によってスイッチング制御回路19のVcc端に接続される。つまりワイヤ64はスイッチング制御回路18のVcc端とスイッチング制御回路19のVcc端との間で結線されて両者を接続し、ワイヤ65はスイッチング制御回路20のVcc端とスイッチング制御回路19のVcc端との間で結線されて両者を接続する。
【0037】
インバータ回路において生じる急激な電流の変動は、ワイヤ62,63にサージ電圧を発生させるのみならず、ワイヤ64,65にもサージ電圧を発生させる。よって端子24,71の間に外部から動作電圧を与えても、スイッチング制御回路18のVcc端とCOM端との間の電位差はもちろん、スイッチング制御回路19のVcc端とCOM端との間の電位差についても、スイッチングの影響が低減される。ワイヤ62に発生するサージ電圧とワイヤ64に発生するサージ電圧とが少なくとも部分的には、あるいは完全に相殺するからである。同様に、ワイヤ63に発生するサージ電圧とワイヤ65に発生するサージ電圧とが少なくとも部分的には、あるいは完全に相殺するため、スイッチング制御回路20のVcc端とCOM端との間の電位差についても、スイッチングの影響が低減される。よってパワーモジュール101と同様に、小型化、軽量化、低コスト化を図ることができる。
【0038】
更に、端子数を少なくできるので、更に小型化することができる。また更に、スイッチング制御回路18,19,20のそれぞれのVcc端とCOM端との間の電位差に対して、インバータ回路の電流の急激な変化が与える影響が小さいので、この変化を大きくすること、すなわちインバータのスイッチング速度を上げることができ、インバータのスイッチング損失を小さく設計することができる。
【0039】
図5は本発明の実施の形態2の第2の例であるパワーモジュール103の構成を示す回路図である。
【0040】
パワーモジュール103はパワーモジュール102に対して、スイッチング制御回路18,19,20のCOM端及びVcc端の接続関係において特徴的に異なっている。
【0041】
スイッチング制御回路18,19,20のCOM端が共通に接続されている点でパワーモジュール102と共通しているが、これらを外部に接続する端子が端子71ではなく、端子72である点で相違している。よってパワーモジュール103では端子71の代わりに端子72が設けられている。
【0042】
またスイッチング制御回路18,19,20のVcc端は端子28に共通に接続されている点でパワーモジュール102と相違している。よってパワーモジュール103では端子24の代わりに端子28が設けられている。
【0043】
図6はパワーモジュール103のうち、端子28,72近傍の構成を示す平面図である。煩雑を避けるため、これらの端子とスイッチング制御回路18,19,20との間の接続関係のみを示している。
【0044】
スイッチング制御回路18,19,20のそれぞれにおいて、Vcc端は図面手前側に、COM端は図面奥側にそれぞれ配置されている。パッド81C,82C,83Cはそれぞれスイッチング制御回路18,19,20の図示されないCOM端に接続されている。また端子28はワイヤによってスイッチング制御回路19のVcc端の近傍でこれに接続されている。端子28は外部と接続可能である。
【0045】
端子72はパッド82Cの一部として形成されており、従って端子72はスイッチング制御回路19のCOM端と接続されている。端子72は外部と接続可能である。
【0046】
パッド81C,82Cはワイヤ62で接続され、パッド82C,83Cはワイヤ63で接続される。またスイッチング制御回路18のVcc端はワイヤ64によってスイッチング制御回路19のVcc端に接続され、スイッチング制御回路20のVcc端はワイヤ65によってスイッチング制御回路19のVcc端に接続される。
【0047】
パワーモジュール103においても、パワーモジュール102と同様に、インバータ回路において電流の急激な変動が生じた場合、ワイヤ62,64の間、ワイヤ63,65の間でそれぞれ少なくとも部分的には、あるいは完全に相殺する。よって端子28,72の間に外部から動作電圧を与えても、スイッチング制御回路19のVcc端とCOM端との間の電位差はもちろん、スイッチング制御回路18,20のVcc端とCOM端との間の電位差についても、スイッチングの影響が低減される。
【0048】
以上のようにして、パワーモジュール103においてもパワーモジュール102と同様の効果を得ることができる。
【0049】
図7は本発明の実施の形態2の第3の例であるパワーモジュール104の構成を示す回路図である。
【0050】
パワーモジュール104はパワーモジュール102に対して、スイッチング制御回路18,19,20のCOM端及びVcc端の接続関係において特徴的に異なっている。
【0051】
スイッチング制御回路18,19,20のCOM端が共通に接続されている点でパワーモジュール102と共通しているが、これらを外部に接続する端子が端子71ではなく、端子73である点で相違している。よってパワーモジュール103では端子71の代わりに端子73が設けられている。
【0052】
またスイッチング制御回路18,19,20のVcc端は端子32に共通に接続されている点でパワーモジュール102と相違している。よってパワーモジュール104では端子24の代わりに端子32が設けられている。
【0053】
図8はパワーモジュール104のうち、端子32,73近傍の構成を示す平面図である。煩雑を避けるため、これらの端子とスイッチング制御回路18,19,20との間の接続関係のみを示している。
【0054】
スイッチング制御回路18,19,20のそれぞれにおいて、Vcc端は図面手前側に、COM端は図面奥側にそれぞれ配置されている。パッド81D,82D,83Dはそれぞれスイッチング制御回路18,19,20の図示されないCOM端に接続されている。また端子32はワイヤによってスイッチング制御回路20のVcc端の近傍でこれに接続されている。端子32は外部と接続可能である。
【0055】
端子73はパッド83Dの一部として形成されており、従って端子73はスイッチング制御回路20のCOM端と接続されている。端子73は外部と接続可能である。
【0056】
一方、パッド81D,82Dはワイヤ62で接続され、パッド82D,83Dはワイヤ63で接続される。ワイヤ64はスイッチング制御回路18のVcc端とスイッチング制御回路19のVcc端との間で結線されて両者を接続し、ワイヤ65はスイッチング制御回路20のVcc端とスイッチング制御回路19のVcc端との間で結線されて両者を接続する。
【0057】
パワーモジュール104においても、パワーモジュール102と同様に、インバータ回路において電流の急激な変動が生じた場合、ワイヤ62,64の間、ワイヤ63,65の間でそれぞれ少なくとも部分的には、あるいは完全に相殺する。よって端子32,73の間に外部から動作電圧を与えても、スイッチング制御回路20のVcc端とCOM端との間の電位差はもちろん、スイッチング制御回路18,19のVcc端とCOM端との間の電位差についても、スイッチングの影響が低減される。
【0058】
以上のようにして、パワーモジュール104においてもパワーモジュール102と同様の効果を得ることができる。
【0059】
実施の形態3.
図9は本発明の実施の形態3の第1の例であるインバータ装置205の構成を示す回路図である。インバータ装置205はパワーモジュール105と配線91,92,93を備えている。
【0060】
パワーモジュール105はパワーモジュール101に対して、スイッチング制御回路18,19,20のCOM端の接続関係において特徴的に異なっている。
【0061】
スイッチング制御回路18,19,20のCOM端が共通に接続されている点でパワーモジュール101と共通しているが、これらを外部に接続する端子が端子72ではなく、端子71である点で相違している。よってパワーモジュール105では端子72の代わりに端子71が設けられている。
【0062】
スイッチング制御回路18,19,20のVcc端はそれぞれ端子24,28,32に接続されており、端子24,28,32は外部と接続可能である。
【0063】
配線91は端子24,28を相互に接続し、配線92は端子28,32を相互に接続し、配線93は配線92の反対側で配線91と接続されている。
【0064】
図10はインバータ装置205のうち、端子24,28,32,71及び配線91,92,93の近傍の構成を示す平面図である。煩雑を避けるため、これらの端子、配線、スイッチング制御回路18,19,20との間の接続関係のみを示している。
【0065】
パワーモジュール102と同様に、パッド81B,82B,83Bはそれぞれスイッチング制御回路18,19,20の図示されないCOM端に接続される。端子71はパッド81Bの一部として形成されており、スイッチング制御回路18のCOM端の近傍でこれと接続されている。ワイヤ62はスイッチング制御回路18のCOM端とスイッチング制御回路19のCOM端との間で結線されて両者を接続し、ワイヤ63はスイッチング制御回路20のCOM端とスイッチング制御回路19のCOM端との間で結線されて両者を接続する。端子24,28,32はそれぞれスイッチング制御回路18,19,20のVcc端とワイヤで接続されている。
【0066】
配線91,92,93は連続した配線の部分として形成されており、例えばプリント基板上での金属箔として実現できる。配線91と配線93との接続点近傍で端子24が、配線91と配線92との接続点近傍で端子28が、配線92の配線91とは反対側の端で端子32が、それぞれ接続されている。
【0067】
端子71には配線93と同じ方向に敷設された配線97が接続されており、配線97も例えばプリント基板上での金属箔として実現できる。
【0068】
インバータ回路において生じる急激な電流の変動は、ワイヤ62,63にサージ電圧を発生させるのみならず、配線91,92にもサージ電圧を発生させる。ワイヤ62に発生するサージ電圧と配線91に発生するサージ電圧とが少なくとも部分的には、あるいは完全に相殺し、ワイヤ63に発生するサージ電圧と配線92に発生するサージ電圧とが少なくとも部分的には、あるいは完全に相殺する。よって配線93,97を介して所定の電位差を与えた場合、スイッチング制御回路18のVcc端とCOM端との間の電位差についてはもちろん、スイッチング制御回路19,20のVcc端とCOM端との間の電位差についても、スイッチングの影響が低減される。
【0069】
以上のようにして、インバータ装置205において配線91,92,93をパワーモジュール105に近接して配置することができ、小型化、軽量化、低コスト化を図ることができる。
【0070】
図11は本発明の実施の形態3の第2の例であるインバータ装置206の構成を示す回路図である。インバータ装置206はパワーモジュール106と配線91,92,93を備えている。
【0071】
パワーモジュール106はパワーモジュール105に対して、スイッチング制御回路18,19,20のCOM端の接続関係において特徴的に異なっている。
【0072】
スイッチング制御回路18,19,20のCOM端が共通に接続されている点でパワーモジュール105と共通しているが、これらを外部に接続する端子が端子71ではなく、端子72である点で相違している。よってパワーモジュール106では端子71の代わりに端子72が設けられている。
【0073】
配線91,92はインバータ装置205と同様に端子24,28、32に接続されているが、配線93は配線91,92の接続点近傍に接続されている。
【0074】
図12はインバータ装置206のうち、端子24,28,32,72及び配線91,92,93の近傍の構成を示す平面図である。煩雑を避けるため、これらの端子、配線、スイッチング制御回路18,19,20との間の接続関係のみを示している。
【0075】
パワーモジュール103と同様に、パッド81C,82C,83Cはそれぞれスイッチング制御回路18,19,20の図示されないCOM端に接続される。端子72はパッド82Cの一部として形成されており、スイッチング制御回路19のCOM端の近傍でこれと接続されている。ワイヤ62、63の接続関係及び端子24,28,32とスイッチング制御回路18,19,20のVcc端との接続関係は、インバータ装置205と同様である。
【0076】
配線91,92,93は連続した配線の部分として形成されており、例えばプリント基板上での金属箔として実現できる。配線91と配線92との接続点近傍で端子28が、上記接続点近傍とは反対側で配線91には端子24が、上記接続点近傍とは反対側で配線92には端子32が、それぞれ接続されている。また配線91と配線92との接続点近傍には配線93も接続されている。
【0077】
端子72には上記接続点近傍に設けられた配線97が接続されており、配線97も例えばプリント基板上での金属箔として実現できる。
【0078】
インバータ装置206においてもインバータ装置205と同様に、インバータ回路において急激な電流の変動が生じても、ワイヤ62と配線91の間で、ワイヤ63と配線92との間で、それぞれサージ電圧が少なくとも部分的には、あるいは完全に相殺する。よって配線93,97を介して所定の電位差を与えた場合、スイッチング制御回路19のVcc端とCOM端との間の電位差についてはもちろん、スイッチング制御回路18,20のVcc端とCOM端との間の電位差についても、スイッチングの影響が低減される。
【0079】
以上のようにして、インバータ装置206においてもインバータ装置205と同様の効果を得ることができる。
【0080】
図13は本発明の実施の形態3の第3の例であるインバータ装置207の構成を示す回路図である。インバータ装置207はパワーモジュール107と配線91,92,93を備えている。
【0081】
パワーモジュール107はパワーモジュール105に対して、スイッチング制御回路18,19,20のCOM端の接続関係において特徴的に異なっている。
【0082】
スイッチング制御回路18,19,20のCOM端が共通に接続されている点でパワーモジュール105と共通しているが、これらを外部に接続する端子が端子71ではなく、端子73である点で相違している。よってパワーモジュール107では端子71の代わりに端子73が設けられている。
【0083】
配線91,92はインバータ装置205と同様に端子24,28,32に接続されているが、配線93は配線91の反対側で配線92と接続されている。
【0084】
図14はインバータ装置207のうち、端子24,28,32,73及び配線91,92,93の近傍の構成を示す平面図である。煩雑を避けるため、これらの端子、配線、スイッチング制御回路18,19,20との間の接続関係のみを示している。
【0085】
パワーモジュール104と同様に、パッド81D,82D,83Dはそれぞれスイッチング制御回路18,19,20の図示されないCOM端に接続される。端子73はパッド83Dの一部として形成されており、スイッチング制御回路19のCOM端の近傍でこれと接続されている。ワイヤ62、63の接続関係及び端子24,28,32とスイッチング制御回路18,19,20のVcc端との接続関係は、インバータ装置205と同様である。
【0086】
配線91,92,93は連続した配線の部分として形成されており、例えばプリント基板上での金属箔として実現できる。配線92と配線93との接続点近傍で端子32が、配線91と配線92との接続点近傍で端子28が、配線91の配線92とは反対側の端で端子24が、それぞれ接続されている。
【0087】
端子73には配線93と同じ方向に敷設された配線97が接続されており、配線97も例えばプリント基板上での金属箔として実現できる。
【0088】
インバータ装置207においてもインバータ装置205と同様に、インバータ回路において急激な電流の変動が生じても、ワイヤ62と配線91の間で、ワイヤ63と配線92との間で、それぞれサージ電圧が少なくとも部分的には、あるいは完全に相殺する。よって配線93,97を介して所定の電位差を与えた場合、スイッチング制御回路20のVcc端とCOM端との間の電位差についてはもちろん、スイッチング制御回路18,19のVcc端とCOM端との間の電位差についても、スイッチングの影響が低減される。
【0089】
以上のようにして、インバータ装置207においても、インバータ装置205と同様の効果を得ることができる。
【0090】
実施の形態4.
実施の形態2及び実施の形態3で示された構成において、スイッチング制御回路18,19,20のVcc端とCOM端との間にコンデンサを設けることができる。コンデンサは高周波インピーダンスを低減する効果があるので、サージ電圧の発生をより一層抑制することができる。よってスイッチング制御回路18,19,20とインバータ回路とを近接して配置し易く、モジュールの小型化、軽量化、低価格化を図ることができる。またインバータ回路の電流の急激な変化を大きくすることが許容され、インバータのスイッチング損失を小さく設計することができる。
【0091】
図15、図16、図17はいずれも本実施の形態にかかるインバータ装置の構成を示す回路図であり、それぞれ実施の形態2のパワーモジュール102,103,104にコンデンサ160を追加した構成を呈している。図15に示された構成ではコンデンサ160は配線161,162を介してそれぞれ端子24,71に接続され、図16に示された構成ではコンデンサ160は配線161,162を介してそれぞれ端子28,72に接続され、図17に示された構成ではコンデンサ160は配線161,162を介してそれぞれ端子32,73に接続される。
【0092】
配線161,162を近接して配置することができるので、配線161,162において発生しうるサージ電圧を同程度にすることができる。よってコンデンサ160をパワーモジュール102,103,104の外部から接続しても、制御回路18〜20のそれぞれのVcc端とCOM端との間に印加される動作電圧に対するサージ電圧の影響を助長しにくい。
【0093】
図18、図19、図20はいずれも本実施の形態にかかるインバータ装置の構成を示す回路図であり、それぞれ実施の形態3のインバータ装置205,206,207にコンデンサ160を追加した構成を呈している。図18に示された構成ではコンデンサ160は端子24の近傍での配線91と、端子71との間に接続され、図19に示された構成ではコンデンサ160は端子28の近傍での配線91,92と端子72との間に接続され、図20に示された構成ではコンデンサ160は端子32の近傍での配線92と、端子73との間に接続される。
【0094】
例えば図10,12,14に示されるように、配線93、97にはそれぞれランド98,99が設けられ、これらにコンデンサ160の端がそれぞれ接続される。
【0095】
コンデンサは、サージ電圧の影響を受けにくい位置でパワーモジュール105,106,107の外部から接続されるので、制御回路18〜20のそれぞれのVcc端とCOM端との間に印加される動作電圧に対するサージ電圧の影響を助長しにくい。
【0096】
【発明の効果】
この発明の第1のパワーモジュールによれば、インバータ回路における電流に急激な変動が生じても、スイッチング制御回路の誤動作を生じにくくする。
【0097】
この発明の第2、第3のパワーモジュールによれば、インバータ回路における電流に急激な変動が生じても、スイッチング制御回路端子の誤動作を生じにくくする。端子数を少なくできるので、更に小型化することができる。また更に、スイッチング制御回路のそれぞれの第1端と第2端との間の電位差に対して、インバータ回路の電流の急激な変化が与える影響が小さいので、この変化を大きくすることが許容され、インバータのスイッチング損失を小さく設計することができる。
【0098】
この発明の第1、第2のインバータ装置によれば、インバータ回路における電流に急激な変動が生じても、スイッチング制御回路の誤動作を生じにくくする。また配線をパワーモジュールに近接して配置することができ、インバータ装置の小型化、軽量化、低コスト化を図ることができる。
【図面の簡単な説明】
【図1】本発明の実施の形態1にかかるパワーモジュールの構成を示す回路図である。
【図2】本発明の実施の形態1にかかるパワーモジュールの部分的な構成を示す平面図である。
【図3】本発明の実施の形態2の第1の例であるパワーモジュールの構成を示す回路図である。
【図4】本発明の実施の形態2の第1の例であるパワーモジュールの部分的な構成を示す平面図である。
【図5】本発明の実施の形態2の第2の例であるパワーモジュールの構成を示す回路図である。
【図6】本発明の実施の形態2の第2の例であるパワーモジュールの部分的な構成を示す平面図である。
【図7】本発明の実施の形態2の第3の例であるパワーモジュールの構成を示す回路図である。
【図8】本発明の実施の形態2の第3の例であるパワーモジュールの部分的な構成を示す平面図である。
【図9】本発明の実施の形態3の第1の例であるインバータ装置の構成を示す回路図である。
【図10】本発明の実施の形態3の第1の例であるインバータ装置の部分的な構成を示す平面図である。
【図11】本発明の実施の形態3の第2の例であるインバータ装置の構成を示す回路図である。
【図12】本発明の実施の形態3の第2の例であるインバータ装置の部分的な構成を示す平面図である。
【図13】本発明の実施の形態3の第3の例であるインバータ装置の構成を示す回路図である。
【図14】本発明の実施の形態3の第3の例であるインバータ装置の部分的な構成を示す平面図である。
【図15】本発明の実施の形態4にかかるインバータ装置の構成を示す回路図である。
【図16】本発明の実施の形態4にかかるインバータ装置の構成を示す回路図である。
【図17】本発明の実施の形態4にかかるインバータ装置の構成を示す回路図である。
【図18】本発明の実施の形態4にかかるインバータ装置の構成を示す回路図である。
【図19】本発明の実施の形態4にかかるインバータ装置の構成を示す回路図である。
【図20】本発明の実施の形態4にかかるインバータ装置の構成を示す回路図である。
【符号の説明】
12〜14 トランジスタ、18〜20 スイッチング制御回路、24,28,32,71〜73 端子、81A〜81D,82A〜82D,83A〜83Dパッド、91〜93 配線、101〜107 パワーモジュール、160 コンデンサ、205〜207 インバータ装置。
Claims (7)
- 第1乃至第3のスイッチング素子を有するインバータ回路と、
前記第1乃至第3のスイッチング素子のスイッチングをそれぞれ制御し、各々は動作電圧としての電位差が与えられる第1端及び第2端を有する第1乃至第3のスイッチング制御回路と、
前記第2のスイッチング制御回路の前記第1端の近傍でこれに接続され、外部と接続可能な端子と、
前記第1のスイッチング制御回路の前記第1端と前記第2のスイッチング制御回路の前記第1端との間で結線されて両者を接続する第1の配線と、
前記第3のスイッチング制御回路の前記第1端と前記第2のスイッチング制御回路の前記第1端との間で結線されて両者を接続する第2の配線と
を備えるパワーモジュール。 - 第1乃至第3のスイッチング素子を有するインバータ回路と、
前記第1乃至第3のスイッチング素子のスイッチングをそれぞれ制御し、各々は動作電圧としての電位差が与えられる第1端及び第2端を有する第1乃至第3のスイッチング制御回路と、
前記第1のスイッチング制御回路の前記第1端の近傍でこれに接続され、外部と接続可能な第1の端子と、
前記第1のスイッチング制御回路の前記第2端の近傍でこれに接続され、外部と接続可能な第2の端子と、
前記第1のスイッチング制御回路の前記第1端と前記第2のスイッチング制御回路の前記第1端との間で結線されて両者を接続する第1の配線と、
前記第3のスイッチング制御回路の前記第1端と前記第2のスイッチング制御回路の前記第1端との間で結線されて両者を接続する第2の配線と、
前記第1のスイッチング制御回路の前記第2端と前記第2のスイッチング制御回路の前記第2端との間で結線されて両者を接続する第3の配線と、
前記第3のスイッチング制御回路の前記第2端と前記第2のスイッチング制御回路の前記第2端との間で結線されて両者を接続する第4の配線と
を備えるパワーモジュール。 - 第1乃至第3のスイッチング素子を有するインバータ回路と、
前記第1乃至第3のスイッチング素子のスイッチングをそれぞれ制御し、各々は動作電圧としての電位差が与えられる第1端及び第2端を有する第1乃至第3のスイッチング制御回路と、
前記第2のスイッチング制御回路の前記第1端の近傍でこれに接続され、外部と接続可能な第1の端子と、
前記第2のスイッチング制御回路の前記第2端の近傍でこれに接続され、外部と接続可能な第2の端子と、
前記第1のスイッチング制御回路の前記第1端と前記第2のスイッチング制御回路の前記第1端との間で結線されて両者を接続する第1の配線と、
前記第3のスイッチング制御回路の前記第1端と前記第2のスイッチング制御回路の前記第1端との間で結線されて両者を接続する第2の配線と、
前記第1のスイッチング制御回路の前記第2端と前記第2のスイッチング制御回路の前記第2端との間で結線されて両者を接続する第3の配線と、
前記第3のスイッチング制御回路の前記第2端と前記第2のスイッチング制御回路の前記第2端との間で結線されて両者を接続する第4の配線と
を備えるパワーモジュール。 - 第1乃至第3のスイッチング素子を有するインバータ回路と、
前記第1乃至第3のスイッチング素子のスイッチングをそれぞれ制御し、各々は動作電圧としての電位差が与えられる第1端及び第2端を有する第1乃至第3のスイッチング制御回路と、
前記第1のスイッチング制御回路の前記第1端の近傍でこれに接続され、外部と接続可能な第1の端子と、
前記第1乃至第3の制御回路の前記第2端が各々接続され、外部と接続可能な第2乃至第4の端子と、
前記第1のスイッチング制御回路の前記第1端と前記第2のスイッチング制御回路の前記第1端との間で結線されて両者を接続する第1の配線と、
前記第3のスイッチング制御回路の前記第1端と前記第2のスイッチング制御回路の前記第1端との間で結線されて両者を接続する第2の配線と
を備え、前記第2乃至第4の端子がこの順に配置されるパワーモジュールと、
前記第2及び第3の端子を相互に接続する第1部と、前記第3及び第4の端子を相互に接続する第2部と、前記第2部の反対側で前記第1部と接続される第3部とを有する配線を備える基板と
を含むインバータ装置。 - 第1乃至第3のスイッチング素子を有するインバータ回路と、
前記第1乃至第3のスイッチング素子のスイッチングをそれぞれ制御し、各々は動作電圧としての電位差が与えられる第1端及び第2端を有する第1乃至第3のスイッチング制御回路と、
前記第2のスイッチング制御回路の前記第1端の近傍でこれに接続され、外部と接続可能な第1の端子と、
前記第1乃至第3の制御回路の前記第2端が各々接続され、外部と接続可能な第2乃至第4の端子と、
前記第1のスイッチング制御回路の前記第1端と前記第2のスイッチング制御回路の前記第1端との間で結線されて両者を接続する第1の配線と、
前記第3のスイッチング制御回路の前記第1端と前記第2のスイッチング制御回路の前記第1端との間で結線されて両者を接続する第2の配線と
を備え、前記第2乃至第4の端子がこの順に配置されるパワーモジュールと、
前記第2及び第3の端子を相互に接続する第1部と、前記第3及び第4の端子を相互に接続する第2部と、前記第1部と前記第2部との接続点近傍に接続される第3部とを有する配線を備える基板と
を含むインバータ装置。 - 請求項2又は請求項3のいずれかに記載のパワーモジュールと、
前記第1の端子と前記第2の端子の間に接続されるコンデンサと
を備える、インバータ装置。 - 前記配線の第3部と前記第1の端子の間に接続されるコンデンサを更に備える、請求項4又は請求項5記載のインバータ装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003152295A JP4354213B2 (ja) | 2003-05-29 | 2003-05-29 | パワーモジュール及びインバータ装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003152295A JP4354213B2 (ja) | 2003-05-29 | 2003-05-29 | パワーモジュール及びインバータ装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004357414A true JP2004357414A (ja) | 2004-12-16 |
JP4354213B2 JP4354213B2 (ja) | 2009-10-28 |
Family
ID=34047545
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003152295A Expired - Lifetime JP4354213B2 (ja) | 2003-05-29 | 2003-05-29 | パワーモジュール及びインバータ装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4354213B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6787690B2 (ja) | 2016-05-19 | 2020-11-18 | ローム株式会社 | 高速ダイオード及びその製造方法 |
-
2003
- 2003-05-29 JP JP2003152295A patent/JP4354213B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JP4354213B2 (ja) | 2009-10-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10284109B2 (en) | Power module having control substrate mounted above power substrate with control substrate drivers located between the power substrate power transistors | |
JP2006271048A (ja) | モータ駆動装置 | |
JP6319509B2 (ja) | 半導体装置 | |
US10608546B2 (en) | Power converter | |
JP6107949B2 (ja) | 半導体モジュール | |
JP2009110981A (ja) | 半導体モジュール | |
US9866102B2 (en) | Power conversion device | |
JP5387256B2 (ja) | 電力変換装置 | |
JP4354213B2 (ja) | パワーモジュール及びインバータ装置 | |
JP4246040B2 (ja) | 半導体装置の実装体 | |
JP2008306867A (ja) | 電力変換装置および電気部品の接続方法 | |
JP2006345618A (ja) | モータ駆動装置 | |
US20220068734A1 (en) | Semiconductor device | |
JP2003018863A (ja) | 電力用半導体装置 | |
JP5994462B2 (ja) | インバータ装置 | |
JP6485283B2 (ja) | 電力変換装置 | |
JP2004056977A (ja) | パワーデバイス駆動回路 | |
WO2023095244A1 (ja) | 電力変換装置 | |
JPH04346260A (ja) | 半導体装置 | |
CN215580947U (zh) | 逆变器装置 | |
JP7264095B2 (ja) | 電力変換装置 | |
JP2005057864A (ja) | 半導体モジュールとその使用方法 | |
US10014795B2 (en) | Power converter | |
US7855447B2 (en) | Semiconductor integrated circuit device, PDP driver, and plasma display panel | |
JP2017200391A (ja) | フルブリッジ回路及び電力変換装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051101 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081111 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090106 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20090106 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090324 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090520 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090728 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090729 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4354213 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120807 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120807 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130807 Year of fee payment: 4 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |