JP2017200391A - フルブリッジ回路及び電力変換装置 - Google Patents

Abstract

【課題】部品のコストを低減するとともに、最短で引き回し性のよい基板上のプリントパターン及びスイッチング素子の配置を実現する。【解決手段】フルブリッジ回路は、開口部を有する回路基板と、回路基板の平面視において開口部に配置された同一種類の複数のスイッチング素子と、を有し、複数のスイッチング素子は、第１の相のハイサイドアーム、第１の相のローサイドアーム、第２の相のハイサイドアーム及び第２の相のローサイドアームを構成しており、第２の相のハイサイドアーム及び第２の相のローサイドアームは、回路基板の平面視において、第１の相のハイサイドアームと第２の相のハイサイドアームとを結ぶ線分と、第１の相のローサイドアームと第２の相のローサイドアームとを結ぶ線分とが交差する位置関係で開口部に配置される。【選択図】図３

Description

本発明は、フルブリッジ回路及び電力変換装置に関する。

従来、スイッチング素子のハイサイドアームとローサイドアームの放熱部の電極を異なる種類とし、放熱板を絶縁すること無く同一のヒートシンクに接続するハーフブリッジインバータが知られている（例えば特許文献１）。

特開２０１０−１４８２２９号公報

しかしながら、特許文献１に記載の技術では放熱部の電極が異なる種類であるため、ハイサイドアームのスイッチング素子とローサイドアームのスイッチング素子とが別部品になり、部品の種類が増え、コストが上がる。

かかる事情に鑑みてなされた本発明の目的は、部品のコストを低減するとともに、最短で引き回し性のよい基板上のプリントパターン及びスイッチング素子の配置を実現することができるフルブリッジ回路及び電力変換装置を提供することにある。

本発明の一実施形態に係るフルブリッジ回路は、開口部を有する回路基板と、前記回路基板の平面視において前記開口部に配置された同一種類の複数のスイッチング素子と、を有し、前記複数のスイッチング素子は、第１の相のハイサイドアーム、第１の相のローサイドアーム、第２の相のハイサイドアーム及び第２の相のローサイドアームを構成しており、前記第２の相のハイサイドアーム及び前記第２の相のローサイドアームは、前記回路基板の平面視において、前記第１の相のハイサイドアームと前記第２の相のハイサイドアームとを結ぶ線分と、前記第１の相のローサイドアームと前記第２の相のローサイドアームとを結ぶ線分とが交差する位置関係で前記開口部に配置される。

本発明の一実施形態に係る電力変換装置は、フルブリッジ回路を含む電力変換装置であって、前記フルブリッジ回路は、開口部を有する回路基板と、前記回路基板の平面視において前記開口部に配置された同一種類の複数のスイッチング素子と、を有し、前記複数のスイッチング素子は、第１の相のハイサイドアーム、第１の相のローサイドアーム、第２の相のハイサイドアーム及び第２の相のローサイドアームを構成しており、前記第２の相のハイサイドアーム及び前記第２の相のローサイドアームは、前記回路基板の平面視において、前記第１の相のハイサイドアームと前記第２の相のハイサイドアームとを結ぶ線分と、前記第１の相のローサイドアームと前記第２の相のローサイドアームとを結ぶ線分とが交差する位置関係で前記開口部に配置される。

本発明の一実施形態に係るフルブリッジ回路及び電力変換装置によれば、部品のコストを低減するとともに、最短で引き回し性のよい基板上のプリントパターン及びスイッチング素子の配置を実現することができる。

本発明の一実施形態に係るフルブリッジ回路を含む電力変換装置を示す図である。 本発明の一実施形態に係る回路基板の平面図である。 図２のＡ−Ａ断面図である。 本発明の一実施形態に係る回路基板の平面図である。 図２と図４との合成図である。 本発明の他の実施形態に係る回路基板の平面図である。

図１に示す本発明の一実施形態に係る電力変換装置９０は少なくともフルブリッジ回路８０を有し、系統に連携する。フルブリッジ回路８０は、例えば電力変換装置９０のインバータに適用されるが、ＤＣ／ＤＣコンバータに適用されてもよい。電力変換装置９０は、図１に示す以外に例えば電圧測定部、系統連系スイッチ等を有してもよい。本実施形態ではフルブリッジ回路８０が単相３線式に適用される場合を説明するが、代替例として、単相２線式又は三相３線式に適用されてもよい。

フルブリッジ回路８０は同一種類の複数のスイッチング素子を含む。本実施形態の複数のスイッチング素子は、第１の相のハイサイドアームＳ１、第２の相のローサイドアームＳ２、第１の相のローサイドアームＳ３及び第２の相のハイサイドアームＳ４（以下、まとめてアームＳ１〜Ｓ４ともいう。）を構成する。本実施形態では、第１の相は系統のＵ相であり第２の相は系統のＷ相である。しかしながら、代替例として第２の相はＶ相であってもよい。アームＳ１〜Ｓ４のそれぞれは、例えばＩＧＢＴ（Insulated Gate Bipolar Transistor）である。代替例として、アームＳ１〜Ｓ４のそれぞれはＦＥＴ（Field Effect Transistor）であってもよい。アームＳ１〜Ｓ４のそれぞれがＩＧＢＴである場合、当該ＩＧＢＴは、当該ＩＧＢＴのコレクタ−エミッタ間に接続された還流ダイオードと１つのパッケージ内に設けられてもよい。

第１の相のハイサイドアームＳ１のコレクタ端子と第２の相のハイサイドアームＳ４のコレクタ端子とはＤＣ母線１２ａに接続される。第１の相のローサイドアームＳ３のエミッタ端子と第２の相のローサイドアームＳ２のエミッタ端子とはＤＣ母線１２ｂに接続される。

ＤＣ母線１２ａとＤＣ母線１２ｂとの間には、スナバ（snubber）用のコンデンサ４ａ〜４ｃが接続される。コンデンサ４ａ〜コンデンサ４ｃは例えばフィルムコンデンサである。代替例として、ＤＣ母線１２ａとＤＣ母線１２ｂとの間に接続されるコンデンサの数は０〜２又は４以上であってもよい。

図２は、本発明の一実施形態に係るフルブリッジ回路８０を、回路基板１の一方の面（以下、Ａ面とする。）から視認したときのＡ面パターンを示す図である。フルブリッジ回路８０は、任意の樹脂で構成される回路基板１、ＤＣ母線１２ｂ１及びコンデンサ４ａ〜４ｃを少なくとも有する。フルブリッジ回路８０はコンデンサ、ダイオード等の他の素子を有してもよいが、本実施形態では説明を省略する。また、温度センサ３の有無及びコンデンサの数は任意である。

回路基板１は開口部１１を有する。開口部１１の形状はＮ角形（Ｎは偶数）又は円形等であるが、本実施形態の開口部１１は四辺形である。本実施形態では説明の便宜のため、開口部１１の４つの辺のうち図２に向かって左側の一の辺を辺１１ａとする。なお、辺１１ａは他の辺であってもよい。また本実施形態では、辺１１ａの対辺を辺１１ｂとする。

回路基板１のＡ面の裏側にはヒートシンク２が設けられる。ヒートシンク２はアームＳ１〜Ｓ４に接触し、アームＳ１〜Ｓ４を冷却する。例えばアームＳ１〜Ｓ４はヒートシンク２にねじ止めされる。図２に示す通り、回路基板１の平面視でのヒートシンク２の面積は回路基板１の面積よりやや小さいが、ヒートシンク２の面積は任意である。ヒートシンク２の面積は、例えば開口部１１の面積と同等であってもよいし、回路基板１と同等であってもよい。

回路基板１の平面視において、アームＳ１〜Ｓ４の少なくとも一部は開口部１１に配置される。すなわち、回路基板１の平面視において、開口部１１を通してアームＳ１〜Ｓ４の少なくとも一部が視認可能である。

開口部１１は第１の領域Ｒ１及び第２の領域Ｒ２を有する。第１の領域Ｒ１は開口部１１の辺１１ａに沿った領域であり、第２の領域Ｒ２は開口部１１の辺１１ｂに沿った領域である。第１の領域Ｒ１には第１の相のハイサイドアームＳ１及び第１の相のローサイドアームＳ３が配置され、第２の領域Ｒ２には第２の相のハイサイドアームＳ４及び第２の相のローサイドアームＳ２が配置される。

線分Ｌ１は第１の相のハイサイドアームＳ１の基準点と第２の相のハイサイドアームＳ４の基準点とを結ぶ線分であり、線分Ｌ２は第１の相のローサイドアームＳ３の基準点と第２の相のローサイドアームＳ２の基準点とを結ぶ線分である。基準点は例えば、アームＳ１〜Ｓ４のそれぞれをヒートシンク２に固定するためのねじ穴とすることができる。第２の相のハイサイドアームＳ４及び第２の相のローサイドアームＳ２は、回路基板１の平面視において、線分Ｌ１と線分Ｌ２とが交差する位置関係で開口部１１に配置される。

図２に示すように、回路基板１の平面視において、第２の相のハイサイドアームＳ４及び第２の相のローサイドアームＳ２は、第１の相のハイサイドアームＳ１及び第１の相のローサイドアームＳ３と点対称となるような位置関係で、辺１１ｂに配置されてもよい。換言すれば、フルブリッジ回路８０において、同一の相のハイサイドアームとローサイドアームとのペアが同一の辺に配置されると共に、ハイサイドアームとローサイドアームとが、点対称となるような位置関係で配置されてもよい。辺に配置されるとは、辺に直接接続されることだけでなく、辺から所定の距離以内に配置されることを含む。点対称の中心は、例えば開口部１１の２本の対角線の交点である。点対称となるような位置関係とは、正確に点対称となる位置関係だけでなく、略点対称となる位置関係も含む。

回路基板１の平面視において、アームＳ１〜Ｓ４のそれぞれから等距離になるような位置には温度センサ３が設けられる。アームＳ１〜Ｓ４のそれぞれから等距離になるような位置とは、アームＳ１〜Ｓ４の基準点（例えばアームＳ１〜Ｓ４のそれぞれにおける、最も温度センサ３に近い点）のそれぞれから等距離になるような位置である。等距離になるような位置とは、正確に等距離となる位置関係だけでなく、所定値以内の誤差を含んだ、略等距離となる位置も含む。

図３は図２のＡ−Ａ断面図である。図３に示す通り、回路基板１上にはコンデンサ４ａ〜コンデンサ４ｃが設けられる。図３における回路基板１の下方には複数のアームＳ１〜Ｓ４が配置される。

アームＳ１〜Ｓ４は、ヒートシンク２に接触するように設けられる。このため、アームＳ１〜Ｓ４はヒートシンク２を介して放熱する。また、本実施形態では温度センサ３はヒートシンク２上に設けられるが、温度センサ３は、アームＳ１〜Ｓ４のそれぞれから等距離になるような位置であれば、任意の位置に設置可能である。

図４は図１と同じ方向から回路基板１を視認したときの、Ａ面とは反対のＢ面のパターンを示す図である。図４ではＡ面パターンを省略してＢ面パターンを示す。図１と同じ方向から回路基板１を視認した場合、Ｂ面パターンは実際には視認不可能である。しかしながら、後述の図５での説明の便宜のため、図１と同じ方向から視認した場合のＢ面パターンを説明する。また図４では、図２で説明した素子の説明を省略する。

図４に示す通り、第１の相のハイサイドアームＳ１のコレクタ端子及び第２の相のハイサイドアームＳ４のコレクタ端子はＤＣ母線１２ａに接続される。また第２の相のローサイドアームＳ２のエミッタ端子はＤＣ母線１２ｂに接続され、第１の相のローサイドアームＳ３のエミッタ端子はＤＣ母線１２ｂ２に接続される。

図５は、図２と同じ方向から回路基板１を視認したときの、図２に示すＡ面パターンと図４に示すＢ面パターンとを合成して示すものである。図５では、図２又は図４で行った素子の説明は省略する。図５に示す通り、第２の相のローサイドアームＳ２が接続されるＢ面側のＤＣ母線１２ｂと、第１の相のローサイドアームＳ３が接続されるＢ面側のＤＣ母線１２ｂ２とは、Ａ面側のＤＣ母線１２ｂ１を介して接続される。ＤＣ母線１２ｂ１は、ＤＣ母線１２ｂ及びＤＣ母線１２ｂ２を例えばスルーホールを介して接続する。

本実施形態によれば、複数のスイッチング素子は同一種類であるため、アームＳ１〜Ｓ４のコストを低減することができる。また開口部１１を通じてアームＳ１〜Ｓ４を視認可能であるため、アームの交換、ねじ止め等のメンテナンスが容易であり、メンテナンス性が良い。また、コストを低減しつつ、最短で引き回し性のよい基板上のプリントパターン及びスイッチング素子の配置を実現することができる。

また回路基板１は開口部１１を有し、開口部１１からアームＳ１〜Ｓ４が視認可能である。このため回路基板１の平面視においてヒートシンク２を回路基板１の外側に配置することがないので、全体構造をコンパクトにすることができる。

また第１の相のハイサイドアームＳ１と第２の相のハイサイドアームＳ４とを結ぶ線分Ｌ１と、第２の相のローサイドアームＳ２と第１の相のローサイドアームＳ３とを結ぶ線分Ｌ２とは交差する。このため、ブリッジを構成する際のハイサイドアームとローサイドアームとの結線が容易となる。具体的には、ハイサイドアームとローサイドアームとの接続に必要となる構成を短くすることができる。これにより、回路基板１上で、比較的面積が必要であるパワーラインの面積を小さくすることができる。また、回路基板１において全体的にパターンの引き回しが容易となる。

本実施形態によれば、複数のスイッチング素子のそれぞれはＩＧＢＴからなり、ＩＧＢＴと当該ＩＧＢＴのコレクタ−エミッタ間に接続された還流ダイオードとが１つのパッケージ内に設けられる。ここで、概して、複数のスイッチング素子がＩＧＢＴからなる場合、還流ダイオードが必要となる。本実施形態の電力変換装置９０のフルブリッジ回路８０に、外付け別部品として還流ダイオードを接続する場合、比較的大きな電力に対処するため容量が大きくサイズの大きい還流ダイオードが必要となる。そのような還流ダイオードを回路基板１に配置しようとすれば、他の素子の配置を制限してしまい、アームＳ１〜Ｓ４同士を点対称となるような位置関係で配置することが困難である。そこで本実施形態のようにＩＧＢＴと当該ＩＧＢＴのコレクタ−エミッタ間に接続された還流ダイオードとを１つのパッケージ内に設けることによって、上記した点対称となるような位置関係を実現することができる。

本実施形態によれば、フルブリッジ回路８０は、複数のスイッチング素子のそれぞれから等距離になるような位置に配置された温度センサ３を更に有する。温度センサ３を複数のスイッチング素子のそれぞれから等距離になるような位置に配置できることは、アームＳ１〜Ｓ４が点対称となるような位置関係で配置されていることに由来する。したがって、複数のスイッチング素子が異常温度になっているか否かを１つのセンサで偏ることなく監視することができるため、もって温度センサ３のコストを低減することができる。

本実施形態によれば、第１の相のハイサイドアームＳ１及び第１の相のローサイドアームＳ３と、第２の相のローサイドアームＳ２及び第２の相のハイサイドアームＳ４とがそれぞれ接続されるＤＣ母線間に、スナバ用のコンデンサが接続される。このため、ハイサイドアームとローサイドアームの１セットに対し理想的に極力短い距離でスナバ用のコンデンサを配置することができるので、スナバ効果を高めることができ、ノイズを大幅に低減することができる。

図６は他の実施形態に係るフルブリッジ回路８０を示す図である。他の実施形態は、上記実施形態と、ＤＣ母線１２ａ及びＤＣ母線１２ｂの配置が異なる。他の実施形態では、上記実施形態で行った説明と同様の説明を省略する。

図６において、回路基板１は、絶縁層を有する二層以上の基板である。図６に示す通り、第１の相のハイサイドアームＳ１及び第２の相のハイサイドアームＳ４のコレクタ端子が接続されるＤＣ母線１２ａは、図６の回路基板１の手前側の面に設けられる。第２の相のローサイドアームＳ２及び第１の相のローサイドアームＳ３のエミッタ端子が接続されるＤＣ母線１２ｂは、図６の回路基板１の奥側の面に設けられる。

ＤＣ母線１２ａとＤＣ母線１２ｂとの少なくとも一部は、回路基板１の絶縁層を挟んで同一ライン上に延在する。具体的には、ＤＣ母線１２ａとＤＣ母線１２ｂとは、回路基板１の平面視において、絶縁層を挟んで領域Ｒ３で重なるように延在する。

また図６に示すように、回路基板１にはスナバ用のコンデンサ４ａ及びコンデンサ４ｃが設けられる。しかしながら、回路基板１には更に別のコンデンサが設けられてもよいし、コンデンサ４ａ及びコンデンサ４ｃは設けられてなくてもよい。

他の実施形態によれば、ＤＣ母線１２ａとＤＣ母線１２ｂとの少なくとも一部は、絶縁層を挟んで同一ライン上に延在する。このため、大電流が流れるＤＣ母線１２ａ及びＤＣ母線１２ｂのインダクタンスを大幅に低減し、もってノイズを低減することができる。

本発明を諸図面や実施例に基づき説明したが、当業者であれば本開示に基づき種々の変形や修正を行うことが容易であることに注意されたい。したがって、これらの変形や修正は本発明の範囲に含まれることに留意されたい。例えば、各部材、各部、各ステップなどに含まれる機能などは論理的に矛盾しないように再配置可能である。また、本発明を方法の発明として実施するときにも、複数の部やステップなどを１つに組み合わせたり、或いは分割したりすることが可能である。

１ 回路基板
２ ヒートシンク
Ｓ１ 第１の相のハイサイドアーム
Ｓ２ 第２の相のローサイドアーム
Ｓ３ 第１の相のローサイドアーム
Ｓ４ 第２の相のハイサイドアーム
１１ 開口部
１１ａ 辺
１１ｂ 辺
３ 温度センサ
４ａ コンデンサ
４ｂ コンデンサ
４ｃ コンデンサ
１２ａ ＤＣ母線
１２ｂ ＤＣ母線
１２ｂ１ ＤＣ母線
１２ｂ２ ＤＣ母線
８０ フルブリッジ回路
９０ 電力変換装置
Ｌ１、Ｌ２ 線分
Ｒ１、Ｒ２、Ｒ３ 領域

Claims (7)

1. 開口部を有する回路基板と、
   前記回路基板の平面視において前記開口部に配置された同一種類の複数のスイッチング素子と、
   を有し、
   前記複数のスイッチング素子は、第１の相のハイサイドアーム、第１の相のローサイドアーム、第２の相のハイサイドアーム及び第２の相のローサイドアームを構成しており、
   前記第２の相のハイサイドアーム及び前記第２の相のローサイドアームは、前記回路基板の平面視において、前記第１の相のハイサイドアームと前記第２の相のハイサイドアームとを結ぶ線分と、前記第１の相のローサイドアームと前記第２の相のローサイドアームとを結ぶ線分とが交差する位置関係で前記開口部に配置される、
   フルブリッジ回路。
2. 請求項１に記載のフルブリッジ回路であって、
   前記開口部は、前記第１の相のハイサイドアーム及び前記第１の相のローサイドアームが配置された第１の領域と、前記第２の相のハイサイドアーム及び前記第２の相のローサイドアームが配置された第２の領域とを有しており、
   前記開口部はＮ角形状（Ｎは偶数）をなし、
   前記第１の領域は、前記開口部の一の辺に沿った領域であり、
   前記第２の領域は、前記一の辺の対辺に沿った領域であり、
   前記第２の相のハイサイドアーム及び前記第２の相のローサイドアームは、前記回路基板の平面視において、前記第１の相のハイサイドアーム及び前記第１の相のローサイドアームと点対称となるような位置関係で配置される、
   フルブリッジ回路。
3. 請求項１又は２に記載のフルブリッジ回路であって、
   前記複数のスイッチング素子のそれぞれはＩＧＢＴからなり、当該ＩＧＢＴと当該ＩＧＢＴのコレクタ−エミッタ間に接続された還流ダイオードとが１つのパッケージ内に設けられる、フルブリッジ回路。
4. 請求項１乃至３のいずれか一項に記載のフルブリッジ回路であって、
   前記複数のスイッチング素子のそれぞれから等距離になるような位置に配置された温度センサを更に有する、フルブリッジ回路。
5. 請求項１乃至４のいずれか一項に記載のフルブリッジ回路であって、
   前記第１の相のハイサイドアーム及び前記第１の相のローサイドアームと、前記第２の相のハイサイドアーム及び前記第２の相のローサイドアームとがそれぞれ接続されるＤＣ母線間に接続されたスナバ用のコンデンサを更に有する、フルブリッジ回路。
6. 請求項１乃至５のいずれか一項に記載のフルブリッジ回路であって、
   前記回路基板は、絶縁層を有する二層以上の基板であり、
   前記第１の相及び前記第２の相のそれぞれのハイサイドアームが接続されるＤＣ母線と、前記第１の相及び前記第２の相のそれぞれのローサイドアームが接続されるＤＣ母線との少なくとも一部は、前記絶縁層を挟んで同一ライン上に延在する、フルブリッジ回路。
7. フルブリッジ回路を含む電力変換装置であって、
   前記フルブリッジ回路は、
   開口部を有する回路基板と、
   前記回路基板の平面視において前記開口部に配置された同一種類の複数のスイッチング素子と、
   を有し、
   前記複数のスイッチング素子は、第１の相のハイサイドアーム、第１の相のローサイドアーム、第２の相のハイサイドアーム及び第２の相のローサイドアームを構成しており、
   前記第２の相のハイサイドアーム及び前記第２の相のローサイドアームは、前記回路基板の平面視において、前記第１の相のハイサイドアームと前記第２の相のハイサイドアームとを結ぶ線分と、前記第１の相のローサイドアームと前記第２の相のローサイドアームとを結ぶ線分とが交差する位置関係で前記開口部に配置される、
   電力変換装置。

Images