KR20080097098A - 퓨즈 박스 및 그의 레이아웃 방법 - Google Patents

Abstract

본 발명은 반도체 리페어 장치를 구성하는 퓨즈 박스 및 그의 레이아웃 방법에 관하여 개시한다. 개시된 본 발명은 최소한 두단 이상으로 퓨즈부가 분할되어 배치되고, 상기 퓨즈부는 리페어 동작에 사용되지 않는 여분의 퓨즈를 최소한 하나 이상 포함하며, 상기 여분의 퓨즈는 상기 퓨즈부의 출력 신호를 출력하는 배선으로 이용됨을 특징으로 하며, 퓨즈 박스를 구성하는 퓨즈 회로를 다단으로 분할하고, 분할된 퓨즈 회로 간의 출력을 연결하는 배선으로 여분의 퓨즈를 사용함으로써 퓨즈 박스의 배선 면적을 개선하는 효과가 있다.

Description

퓨즈 박스 및 그의 레이아웃 방법{FUSE BOX AND A METHOD OF LOYOUT FOR FUSE BOX}

도 1은 종래의 리페어 장치의 퓨즈 박스를 나타내는 회로도.

도 2는 도 1의 퓨즈 회로를 1단으로 구성한 레이아웃도.

도 3은 도 1의 퓨즈 회로를 2단으로 구성한 레이아웃도.

도 4는 도 1의 퓨즈 회로를 3단으로 구성한 레이아웃도.

도 5는 본 발명의 실시예에 따른 리페어 장치의 퓨즈 박스를 나타내는 회로도.

도 6은 도 5의 퓨즈 회로를 2단으로 구성한 레이아웃도.

도 7은 도 5의 퓨즈 회로를 3단으로 구성한 레이아웃도.

본 발명은 반도체 메모리 장치에 관한 것으로, 더욱 상세하게는 리페어를 수행하는 리페어 장치의 퓨즈 박스 및 그의 레이아웃 방법에 관한 것이다.

일반적으로, 반도체 메모리 장치를 구성하는 수 많은 미세 셀 중에서 어느 한 개라도 결함이 발생하게 되면 반도체 메모리 장치는 제기능을 수행할 수 없게 되므로 불량 셀을 다른 정상의 메모리 셀로 대체하는 리페어(Repair)를 수행하여야 한다.

이와 같은 리페어를 수행하기 위해 반도체 메모리 장치는 리페어 장치를 구비하고, 리페어 장치는 불량 셀 여부를 판단하는 다수의 퓨즈 박스를 구비한다. 각 퓨즈 박스는 복수개의 퓨즈를 구비하며, 퓨즈의 연결 상태에 의해 불량 셀 어드레스 정보를 저장하고, 외부 어드레스가 입력되면 외부 어드레스와 퓨즈 박스에 내장된 불량 셀의 어드레스 정보를 비교하여 일치하는 경우 외부 어드레스에 해당하는 셀을 불량 셀로 판단하고 다른 정상 셀(리던던시 셀)로 대체하도록 한다.

도 1을 참조하면, 종래 기술에 따른 리페어 장치의 퓨즈 박스(1)는 퓨즈 회로(2) 및 퓨즈 제어 회로(3)로 구성된다.

여기서, 퓨즈 회로(2)는 퓨즈부(4)와 어드레스 입력 제어부(5)를 구비하는데, 퓨즈부(4)는 공통라인(6)에 병렬로 연결되는 복수개의 퓨즈 F를 구비하고, 어드레스 입력 제어부(5)는 외부에서 인가되는 어드레스 ADD에 의해 제어되어 복수개의 퓨즈 F를 선택적으로 접지 전압단에 연결하는 복수개의 엔모스 트랜지스터를 포함한다.

그리고, 퓨즈 제어 회로(3)는 초기화 신호 RST에 의해 제어되어 전원 전압 레벨을 공통라인(6)에 인가하는 피모스 트랜지스터와 공통라인(6)의 출력을 래치하여 리페어 어드레스 신호 RA를 출력하는 래치부(7)를 포함한다.

도 2를 참조하면, 종래 기술에 따른 리페어 장치는 다수의 퓨즈 박스(1)에 대응되는 퓨즈 회로(2)가 일렬로 배열되며, 각 퓨즈 회로(2)는 공통라인(6)에 대응 되어 퓨즈부(4)가 배치되고, 퓨즈부(4) 내에는 복수개의 퓨즈 F가 공통라인(6)에 병렬로 배열된다. 그리고, 어드레스 입력 제어부(5)는 퓨즈부(4)에 대응되어 배치된다.

이와 같이 퓨즈 회로(2)는 퓨즈부(4)를 구성하는 복수개의 퓨즈들 F를 일렬로 배치함으로써 칩 면적을 증가시키는 문제가 있었다.

상기한 문제를 보완하기 위해 퓨즈 회로(2)의 퓨즈부(4)를 다단으로 분할 배치하는 방안이 도 3 내지 도 4와 같이 제시되었다.

도 3을 참조하면, 퓨즈 회로(2)의 퓨즈부(4)는 2단(4a, 4b)으로 분리되고, 어드레스 입력 제어부(5)의 상하 양측에 대응되어 배치된다. 각 퓨즈부(4a, 4b) 내에는 복수개의 퓨즈들 F가 분리된 공통라인(6a, 6b)에 대응되어 병렬로 배열된다.

도 4을 참조하면, 퓨즈 회로(2)의 퓨즈부(4)는 3단(4c, 4d, 4e)으로 분리되고, 어드레스 입력 제어부(5)는 퓨즈부(4c, 4d)와 퓨즈부(4e)에 대응되어 2단(5a, 5b)으로 분리된다.

퓨즈부(4c, 4d)는 어드레스 입력 제어부(5a)의 상하 양측에 대응되게 배치되며, 각 퓨즈부(4c, 4d) 내에는 복수개의 퓨즈들 F가 분리된 공통라인(6c, 6d)에 대응되어 병렬로 배열된다.

그리고, 퓨즈부(4e)는 퓨즈부(4d)와 공통라인(6d)을 공유하도록 공통라인(6d)의 일측에 대응되어 배치되며, 퓨즈부(4e) 내에는 복수개의 퓨즈들 F가 공통라인(6d)에 대응되어 병렬로 배열된다.

상술한 바와 같이 퓨즈 회로(2)를 다단으로 배치함으로써 리페어 장치의 면 적을 개선하였다.

그러나, 각 퓨즈 회로(2)는 하나의 퓨즈 출력 신호 SF를 출력하므로 도 3 내지 도 4와 같이 퓨즈부(<4a, 4b>, <4c, 4d, 4e>)를 분리하는 경우, 분리된 공통라인(<6a, 6b>,<6c, 6d>)을 연결하기 위한 추가적인 배선 영역(8)이 퓨즈 회로(2) 마다 요구된다. 이러한 배선 영역(8)은 퓨즈 회로(2)와 중첩되지 않도록 배치되어야 하므로, 퓨즈 박스의 면적 감소를 저해하는 요소가 된다.

따라서, 본 발명의 목적은 퓨즈 박스를 구성하는 퓨즈 회로를 다단으로 분할 하고 분할된 퓨즈 회로 간의 출력을 연결하는 배선으로 여분의 퓨즈를 사용함으로써 배선 면적을 개선하는 퓨즈 박스를 제공하는데 있다.

본 발명의 다른 목적은 상기 여분의 퓨즈와 병렬되게 추가 배치된 보조 연결 배선으로 상기 분할된 퓨즈 회로 간의 출력을 연결하여 퓨즈 출력 신호의 전송 속도 개선하는 퓨즈 박스를 제공하는 데 있다.

본 발명의 또다른 목적은 퓨즈 박스를 구성하는 퓨즈 회로를 다단으로 분할배치하고, 분할된 퓨즈 회로 간의 출력을 연결하는 배선을 퓨즈 회로의 여분의 퓨즈가 배치된 상부층에 중첩되게 배치함으로써 배선 면적을 개선하는 퓨즈 박스의 레이아웃 방법을 제공하는 데 있다.

상기한 목적을 달성하기 위한 본 발명의 퓨즈 박스는 최소한 두단 이상으로 퓨즈부가 분할되어 배치되고, 상기 퓨즈부는 리페어 동작에 사용되지 않는 여분의 퓨즈를 최소한 하나 이상 포함하며, 상기 여분의 퓨즈는 상기 퓨즈부의 출력 신호를 출력하는 배선으로 이용됨을 특징으로 한다.

상기 배선으로 이용되는 상기 여분의 퓨즈는 도전성 라인으로 서로 연결됨이 바람직하다.

그리고, 상기 여분의 퓨즈는 더미 퓨즈임이 바람직하다.

상기 퓨즈부는 상기 여분의 퓨즈를 포함하는 배선과 병렬되는 보조 연결 배선을 구비함을 특징으로 한다.

상기 보조 연결 배선은 상기 여분의 퓨즈 저항 보다 작은 저항을 갖는 재질로 형성됨이 바람직하다.

본 발명의 목적을 달성하기 위한 다른 퓨즈 박스는 리페어 동작에 사용되지 않는 여분의 퓨즈를 포함하는 퓨즈부가 최소한 두단 이상으로 분할 배치되고, 상기 여분의 퓨즈를 포함하여 형성되는 연결 배선과 상기 여분의 퓨즈와 중첩되어 병렬로 배치되는 보조 연결 배선 중 적어도 어느 하나를 상기 퓨즈부의 출력 신호를 출력하는 배선으로 이용함을 특징으로 한다.

상기 연결 배선은 상기 여분의 퓨즈를 연결하는 도전성 라인을 포함함이 바람직하다.

상기 여분의 퓨즈는 더미 퓨즈임이 바람직하다.

상기 보조 연결 배선은 상기 여분의 퓨즈가 갖는 저항 보다 작은 저항을 갖는 재질로 형성됨이 바람직하다.

본 발명의 다른 목적을 달성하기 위한 퓨즈 박스 레이아웃 방법은 리페어 동 작에 사용되지 않는 여분의 퓨즈를 포함하는 퓨즈부를 최소한 두단 이상으로 분할 배치하는 제1 단계; 및 상기 퓨즈부의 출력 신호를 출력하는 배선으로 상기 여분의 퓨즈를 포함하는 연결 배선과, 상기 여분의 퓨즈와 중첩되며 상부층을 통해 보조 연결 배선을 배치하는 제2단계;를 구비함을 특징으로 한다.

상기 퓨즈부는 공통라인에 대응하여 다수의 퓨즈들을 병렬로 배치함이 바람직하다.

상기 퓨즈부는 상기 공통라인을 상기 연결 배선과 상기 보조 연결 배선 중 적어도 하나 이상과 연결되게 배치이 바람직하다.

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명한다.

본 발명은 리페어 장치의 퓨즈 박스를 구성하는 퓨즈 회로를 다단으로 분할하고, 분할 배치된 퓨즈 회로 간의 출력을 연결하는 배선으로 퓨즈 회로에 구비된 여분의 퓨즈를 사용함으로써 배선 면적을 감소시키며, 여분의 퓨즈와 병렬되게 보조 연결 배선을 중첩으로 배치함으로써 퓨즈 박스에서 출력되는 퓨즈 출력 신호의 속도를 개선하는 리페어 장치의 퓨즈 박스 및 그의 레이아웃 방법에 관하여 개시한다.

도 5를 참조하면, 본 발명의 리페어 장치의 퓨즈 박스(10)는 퓨즈 회로(20) 및 퓨즈 제어 회로(30)를 구비하며, 이는 도 1의 퓨즈 박스(1)에 구비되는 퓨즈 회로(2) 및 퓨즈 제어 회로(3)와 대응된다.

그리고, 퓨즈 회로(20)는 퓨즈부(40)와 어드레스 입력 제어부(50)를 구비하 며, 퓨즈부(40)는 공통라인(60)에 병렬로 연결되는 복수개의 퓨즈들 F를 구비하고, 어드레스 입력 제어부(50)는 외부에서 인가되는 어드레스 ADD에 의해 제어되어 복수개의 퓨즈 F를 선택적으로 접지 전압단에 연결하는 복수개의 엔모스 트랜지스터를 포함한다.

또한, 퓨즈 제어 회로(30)는 초기화 신호 RST에 의해 제어되어 전원 전압 레벨을 공통라인(60)에 인가하는 피모스 트랜지스터와 공통라인(60)의 출력을 래치하여 리페어 어드레스 신호 RA를 출력하는 래치부(70)를 포함한다.

도 6을 참조하면, 본 발명의 실시예에서 퓨즈 회로(20)는 퓨즈부(40)를 2단(40a, 40b)으로 분할하고, 분할된 퓨즈부(40a, 40b)는 어드레스 입력 제어부(50)의 상하 양측에 대응되게 배치되며, 각 퓨즈부(40a, 40b) 내에는 복수개의 퓨즈들 F가 공통라인(60a, 60b)에 대응되어 병렬로 배열된다.

도 7을 참조하면, 본 발명의 실시예에서 퓨즈 회로(20)는 퓨즈부(40)를 3단(40c, 40d, 40e)으로 분할하고, 어드레스 입력 제어부(50)를 퓨즈부(40c, 40d)와 퓨즈부(40e)에 대응되게 2단(50a, 50b)으로 분할한다.

퓨즈부(40c, 40d)는 어드레스 입력 제어부(50a)의 상하 양측에 대응되게 배치되며, 각 퓨즈부(40c, 40d) 내에는 복수개의 퓨즈들 F가 공통라인(60c, 60d)에 대응되어 병렬로 배열된다.

그리고, 퓨즈부(40e)는 퓨즈부(40d)와 공통라인(60d)을 공유하도록 공통라인(60d)의 일측에 대응되어 배치되며, 퓨즈부(40e) 내에는 복수개의 퓨즈 F가 공통라인(60d)에 대응되어 병렬로 배열된다.

한편, 도 6 내지 도 7의 퓨즈부(40)는 다단으로 분할 배치된 퓨즈부(<40a, 40b>, <40c, 40d, 40e>)의 세트 구성을 완성하기 위해 여분의 퓨즈(<RFa, RFb>, <RFc, RFd>)를 필요한 경우 퓨즈 F 어레이의 끝단에 삽입하는데, 여분의 퓨즈(<RFa, RFb>, <RFc, RFd>)는 리페어 동작에는 사용되지 않으므로 부가된 트랜지스터나 제어 회로가 존재하지 않는다.

그리고, 퓨즈 박스(10)를 구성하는 퓨즈 회로(20)는 분할 배치된 퓨즈부(<40a, 40b>, <40c, 40d, 40e>)에 대응되는 공통라인(<60a, 60b>, <60c, 60d>)을 서로 연결하여 하나의 퓨즈 출력 신호 SF를 출력하는데, 상기 여분의 퓨즈(<RFa, RFb>, <RFc, RFd>)를 공통라인(<60a, 60b>, <60c, 60d>)으로 출력되는 신호를 연결하는 배선으로 사용된다.

구체적으로, 퓨즈 회로(20)는 퓨즈부(40a, 40c)를 구성하는 퓨즈들 F의 출력이 공통라인(60a, 60c)을 통해 출력되고, 퓨즈부(40b, 40d, 40e)를 구성하는 퓨즈들 F의 출력은 공통라인(60b, 60d)을 통해 출력된다.

그리고, 공통라인(60b, 60d)은 퓨즈부(<40a, 40b>, <40c, 40d>)에 배치된 여분의 퓨즈(<RFa, RFb>, <RFc, RFd>)를 경유하여 공통라인(60a, 60c)와 연결되어 퓨즈 출력 신호 SF를 출력한다. 여기서, 여분의 퓨즈(<RFa, RFb>, <RFc, RFd>) 사이는 메탈라인(M)으로 연결된다.

또한, 공통라인(60b, 60d)은 퓨즈부(<40a, 40b>, <40c, 40d>)에 배치된 여분의 퓨즈(<RFa, RFb>, <RFc, RFd>)와 병렬되게 상부층으로 배치된 보조 연결 배선(80a, 80b)을 통해 공통라인(60a, 60c)과 연결된다. 여기서, 보조 연결 배 선(80a, 80b)은 시트(Sheet) 저항이 퓨즈에 사용되는 물질에 비해 수십 분의 일의 수준으로 낮은 메탈 재질을 사용함으로써 퓨즈 물질 배선의 저항을 감소시켜 퓨즈 박스(10)에서 출력되는 퓨즈 출력 신호 SF의 전송 속도를 개선한다.

여기서, 퓨즈 회로(20)는 다단으로 분할 배치된 퓨즈부(<40a, 40b>, <40c, 40d, 40e>)에 삽입된 여분의 퓨즈(<RFa, RFb>, <RFc, RFd>)가 없는 경우 임계 영역 균일도를 개선하기 위한 더미 퓨즈(미도시)를 대신하여 사용할 수 있다.

따라서, 본 발명에 의하면 퓨즈 박스를 구성하는 퓨즈 회로를 다단으로 분할하고, 분할된 퓨즈 회로 간의 출력을 연결하는 배선으로 여분의 퓨즈를 사용함으로써 퓨즈 박스의 배선 면적을 개선하는 효과가 있다.

또한, 본 발명에 의하면 상기 여분의 퓨즈와 병렬되게 보조 연결 배선을 추가하고 상기 분할된 퓨즈 회로의 출력 신호를 연결함으로써 퓨즈 배선 저항을 감소시켜 퓨즈 박스의 퓨즈 출력 신호의 전송 속도 개선하는 효과가 있다.

또한, 본 발명에 의하면 퓨즈 박스를 구성하는 퓨즈 회로를 다단으로 분할배치하고, 분할된 퓨즈 회로 간의 출력을 연결하는 배선을 퓨즈 회로의 여분의 퓨즈가 배치된 상부층에 중첩되게 배치하는 퓨즈 박스의 레이아웃 방법을 제공함으로써 배선 면적을 개선하는 효과가 있다.

Claims (12)

1. 최소한 두단 이상으로 퓨즈부가 분할되어 배치되고, 상기 퓨즈부는 리페어 동작에 사용되지 않는 여분의 퓨즈를 최소한 하나 이상 포함하며, 상기 여분의 퓨즈는 상기 퓨즈부의 출력 신호를 출력하는 배선으로 이용됨을 특징으로 하는 퓨즈 박스.
2. 제 1 항에 있어서,

   상기 배선으로 이용되는 상기 여분의 퓨즈는 도전성 라인으로 서로 연결됨을 특징으로 하는 퓨즈 박스.
3. 제 1 항에 있어서,

   상기 여분의 퓨즈는 더미 퓨즈임을 특징으로 하는 퓨즈 박스.
4. 제 1 항에 있어서,

   상기 퓨즈부는 상기 여분의 퓨즈를 포함하는 배선과 병렬되는 보조 연결 배선을 구비함을 특징으로 하는 퓨즈 박스.
5. 제 4 항에 있어서,

   상기 보조 연결 배선은 상기 여분의 퓨즈 저항 보다 작은 저항을 갖는 재질 로 형성됨을 특징으로 하는 퓨즈 박스.
6. 리페어 동작에 사용되지 않는 여분의 퓨즈를 포함하는 퓨즈부가 최소한 두단 이상으로 분할 배치되고, 상기 여분의 퓨즈를 포함하여 형성되는 연결 배선과 상기 여분의 퓨즈와 중첩되어 병렬로 배치되는 보조 연결 배선 중 적어도 어느 하나를 상기 퓨즈부의 출력 신호를 출력하는 배선으로 이용함을 특징으로 하는 퓨즈 박스.
7. 제 6 항에 있어서,

   상기 연결 배선은 상기 여분의 퓨즈를 연결하는 도전성 라인을 포함함을 특징으로 하는 퓨즈 박스.
8. 제 6 항에 있어서,

   상기 여분의 퓨즈는 더미 퓨즈임을 특징으로 하는 퓨즈 박스.
9. 제 6 항에 있어서,

   상기 보조 연결 배선은 상기 여분의 퓨즈가 갖는 저항 보다 작은 저항을 갖는 재질로 형성됨을 특징으로 하는 퓨즈 박스.
10. 리페어 동작에 사용되지 않는 여분의 퓨즈를 포함하는 퓨즈부를 최소한 두단 이상으로 분할 배치하는 제1 단계; 및

    상기 퓨즈부의 출력 신호를 출력하는 배선으로 상기 여분의 퓨즈를 포함하는 연결 배선과, 상기 여분의 퓨즈와 중첩되며 상부층을 통해 보조 연결 배선을 배치하는 제2단계;

    를 구비함을 특징으로 하는 퓨즈 박스 레이아웃 방법.
11. 제 10 항에 있어서,

    상기 퓨즈부는 공통라인에 대응하여 다수의 퓨즈들을 병렬로 배치함을 특징으로 퓨즈 박스 레이아웃 방법.
12. 제 11 항에 있어서,

    상기 퓨즈부는 상기 공통라인을 상기 연결 배선과 상기 보조 연결 배선 중 적어도 하나 이상과 연결되게 배치함을 특징으로 하는 퓨즈 박스 레이아웃 방법.

Images