KR100315012B1 - 반도체소자의행/열리던던시리페어확인방법 - Google Patents
반도체소자의행/열리던던시리페어확인방법 Download PDFInfo
- Publication number
- KR100315012B1 KR100315012B1 KR1019980022663A KR19980022663A KR100315012B1 KR 100315012 B1 KR100315012 B1 KR 100315012B1 KR 1019980022663 A KR1019980022663 A KR 1019980022663A KR 19980022663 A KR19980022663 A KR 19980022663A KR 100315012 B1 KR100315012 B1 KR 100315012B1
- Authority
- KR
- South Korea
- Prior art keywords
- fuse
- row
- pad
- repair
- blown
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/70—Masking faults in memories by using spares or by reconfiguring
- G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
- G11C29/785—Masking faults in memories by using spares or by reconfiguring using programmable devices with redundancy programming schemes
- G11C29/787—Masking faults in memories by using spares or by reconfiguring using programmable devices with redundancy programming schemes using a fuse hierarchy
Landscapes
- For Increasing The Reliability Of Semiconductor Memories (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
본 발명은 라이트 인에이블 패드와 전원전압 사이에 직렬접속된 제 1 퓨즈 및 다이오드 구조의 제 1 NMOS 트랜지스터와, 출력 인에이블 패드와 전원전압 사이에 직렬접속된 제 2 퓨즈 및 다이오드 구조의 제 2 NMOS 트랜지스터를 구비한 반도체 소자의 행/열 리던던시 리페어 확인 방법에 있어서, 상기 제 1 퓨즈와 상기 제 2 퓨즈의 용단 상태에 의해 상기 라이트 인에이블 패드와 상기 출력 인에이블 패드로 각각 출력되는 전류값의 조합에 따라 행 및/또는 열의 리던던시 리페어를 검출한다. 따라서, 행 및/또는 리던던시 리페어를 확인하기 위해 결함이 있는 반도체 소자를 분해하지 않으므로, 불량 분석 시간이 상당히 단축된다.
Description
본 발명은 반도체 소자에 관한 것으로, 특히 열 및/또는 행 리던던시 리페어를 확인할 수 있는 방법에 관한 것이다.
반도체 메모리 소자는 행과 열의 매트릭스 형태로 배열되는 다수의 메모리 셀을 가지고 있다. 메모리 셀의 용량이 증가함에 따라 많은 수의 메모리 셀이 단위면적에 배열된다. 반도체 소자에서는 어느 하나의 메모리 셀에 결합이 발생하여도 그 반도체 소자를 사용할 수 없으므로, 결함이 발생한 메모리 셀을 스페어 셀로 교체하여 반도체 소자를 사용하는 리던던시 리페어 기술이 일반적으로 사용된다.
리던던시 리페어 수행후 리페어 유무를 확인하기 위해, 신호 휴즈가 연결된 라이트 인에이블 패드의 전류를 측정하였다. 라이트 인에이블(/WE) 패드에 약 5V의 고전압을 인가하여 패드에서 측정되는 전류 값으로 반도체 소자의 리페어 여부를 확인하였다. 예를 들면, 리페어가 일어난 경우에 측정될 수 있는 전류값 범위에 실제 측정된 전류값이 속하면, 반도체 소자의 리던던시 리페어가 확인된다.
그런데, 이와 같은 종래의 리페어 확인 방법으로는, 반도체 소자의 행의 메모리 셀등이 리페어되었는지, 로우의 메모리 셀등이 리페어되었는지 확인할 수 없다. 따라서, 정확한 불량 분석을 위해서는, 반도체 소자를 분해하여 행 또는/및 열(row)의 리던던시 리페어를 확인해야한다. 따라서, 불량 패키지가 발생한 경우의 불량 분석에 장시간이 소요된다.
따라서, 본 발명은 상기 문제점을 해결하기 위하여 이루어진 것으로, 본 발명의 목적은 신호 휴즈가 연결된 패드의 전류값만으로 반도체 소자의 행 및 열의 메모리 셀의 리던던시 리페어 여부를 확인할 수 있는 반도체 소자의 행/열 리던던시 리페어 확인 방법을 제공하는데 있다.
도 1a 및 도 1b는 본 발명에 의한 반도체 소자의 행/열 리던던시 리페어 확인 회로의 회로도
도 2a는 본 발명에 의한 반도체 소자의 행/열 리던던시 리페어 확인 방법을 설명하기 위한 표
도 2b는 본 발명에 의한 반도체 소자의 다른 행/열 리던던시 리페어 확인 방법을 설명하기 위한 표
〔도면의 주요 부분에 대한 부호의 설명〕
11 : 라이트 인에이블 패드 13 : 출력 인에이블 패드
Q1, Q2 : 엔모스 트랜지스터 F1, F2 : 신호 퓨즈
상기 목적을 달성하기 위한 본 발명의 반도체 소자의 행/열 리던던시 리페어확인 방법은,
라이트 인에이블 패드와 전원전압 사이에 직렬접속된 제 1 퓨즈 및 다이오드 구조의 제 1 NMOS 트랜지스터와, 출력 인에이블 패드와 전원전압 사이에 직렬접속된 제 2 퓨즈 및 다이오드 구조의 제 2 NMOS 트랜지스터를 구비한 반도체 소자의 행/열 리던던시 리페어 확인 방법에 있어서,
상기 제 1 퓨즈와 상기 제 2 퓨즈의 용단 상태에 의해 상기 라이트 인에이블 패드와 상기 출력 인에이블 패드로 각각 출력되는 전류값의 조합에 따라 행 및/또는 열의 리던던시 리페어를 검출하는 것을 특징으로 한다.
여기서, 상기 제 1 퓨즈가 용단되고 상기 제 2 퓨즈가 용단되지 않은 경우 열 리페어가 발생한 것으로 판단하고, 상기 제 1 퓨즈가 용단되지 않고 상기 제 2 퓨즈가 용단되었을 경우 행 리페어가 발생한 것으로 판단하고, 상기 제 1 퓨즈와 상기 제 2 퓨즈가 모두 용단된 경우 열 및 행 리페어가 모두 발생한 것으로 판단한다.
그리고, 상기 제 1 퓨즈가 용단되지 않고 상기 제 2 퓨즈가 용단된 경우 열 리페어가 발생한 것으로 판단하고, 상기 제 1 퓨즈가 용단되고 상기 제 2 퓨즈가 용단되지 않은 경우 행 리페어가 발생한 것으로 판단하고, 상기 제 1 퓨즈와 상기 제 2 퓨즈가 모두 용단되지 않은 경우 열 및 행 리페어가 모두 발생하지 않은 것으로 판단한다.
이하, 첨부된 도면을 참조로 본 발명의 실시예를 설명한다.
도 1a 및 도 1b는 각각 신호 휴즈가 연결된 라이트 인에이블(/WE) 패드(11)와 신호 휴즈가 연결된 출력 인에이블(/OE) 패드를 나타낸다. 본 실시예서는 2개의 패드를 사용하였으나, 그 이상의 패드를 사용할 수 있다.
반도체 소자의 메모리 셀 및 리던던시 리페어 퓨즈 및 도 1에 도시된 패드 이외의 다른 패드등은 도시되지 않았으며, 라이트 인에이블 패드(11) 및 출력 인에이블 패드(13)와 메모리셀 및 배선등과의 연결등도 생략하였다.
제 1 패드인 라이트 인에이블 패드(11)는 제 1 엔모스 트랜지스터(Q1)의 게이트 및 소오스에 연결된다. 제 1 엔모스 트랜지스터의 드레인은 제 1 신호 퓨즈(F1)를 통해 전원 전압(Vcc)에 연결된다. 제 2 패드인 출력 인에이블 패드(13)는 제 2 엔모스 트랜지스터(Q2)의 게이트 및 소오스에 연결된다. 같은 방법으로 제 2 엔모스 트랜지스터의 드레인은 제 2 신호 퓨즈(F2)를 통해 전원 전압(Vcc)에 연결된다. 제 1 퓨즈 및/또는 제 2 퓨즈의 용단(Blowing)의 여부에 따라 제 1 패드(11) 및 제 2 패드(13)에서 측정되는 전류값이 변한다. 제 1 패드(11) 및 제 2 패드(13)가 제 1 및 제 2 트랜지스터의 게이트에 연결되고, 게이트에 논리 "하이" 전압이 인가되어, 제 1 및 제 2 트랜지스터가 도통된 상태에서, 제 1 퓨즈(F1)가 용단이 된다면, 전원 전압에 해당하는 전류가 제 1 트랜지스터를 통해 제 1 패드(11)에서 측정되지 않는다. 반면, 제 1 퓨즈(F1)가 용단되지 않았다면 제 1 패드(11)에는 전원 전압에 해당하는 전류가 측정된다. 같은 방법이 제 2 패드(13) 및 제 2 퓨즈(F2)에도 적용된다.
따라서, 라이트 인에이블 패드(11)에 연결된 제 1 퓨즈와 출력 인에이블 패드에 연결된 제 2 퓨즈의 용단의 조합 각각을 행 및/또는 열의 리던던시 리페어로지정하여, 이를 반도체 소자내에 미리 설정하면, 제 1 패드(11) 및 제 2 패드에서 측정된 전류값으로 행 및/또는 열의 리던던시 리페어를 확인 할 수 있다.
도 2a는 제 1 퓨즈 및 제 2 퓨즈의 용단의 조합과 이에 대응하는 행 및/또는 열의 리던던시 리페어를 나타내는 일예를 나타낸다.
열 리던던시 리페어가 발생하면, 라이트 인에이블 패드(11)인 제 1 패드에 연결된 제 1 퓨즈를 용단하고 출력 인에이블 패드(11)인 제 2 패드에 연결된 제 2패드(13)는 용단하지 않는 것으로 미리 설정한다. 반대의 경우로 행 리던던시 리페어가 발생하면, 제 1 퓨즈(F1)는 용단하지 않고 제 2 퓨즈(F2)는 용단하는 것으로 설정한다. 열 및 행의 리던던시 리페어가 발생하면, 제 1 퓨즈(F1) 및 제 2 퓨즈(F2)가 용단되도록 설정한다. 제 1 트랜지스터(Q1)와 제 2 트랜지스터(Q2)가 모두 도통된 상태에서, 사용자가 제 1 패드(11)에서 측정된 전류값이 전원 전압에 해당하는 값이고 제 2 패드(13)에서 측정된 전류값이 접지 상태에 해당하는 값이면, 제 1 퓨즈(F1)는 용단이 되지 않고 제 2 퓨즈(F2)만 용단이 되었음을 알 수 있다. 즉, 행 리던던시 리페어가 이루어졌음을 알 수 있다. 유사하게, 제 1 패드(11)에서 측정된 전류값이 접지 상태에 해당하는 값이고 제 2 패드(13)에서 측정된 전류값이 전원 전압에 해당하는 값이면, 열 리던던시 리페어가 발생하였음을 알 수 있다. 또한, 제 1 및 제 2 패드(11, 13)에서 측정된 값이 모두 접지 상태에 해당하는 값이면, 행 및 열의 리던던시 리페어가 이루어졌음을 알 수 있다.
도 2b는 제 1 퓨즈(F1) 및 제 2 퓨즈(F2)의 용단의 조합과 이에 대응하는 행 및/또는 열의 리던던시 리페어를 나타내는 다른 예를 나타낸다.
열 리던던시 리페어가 발생하면, 라이트 인에이블 패드(11)인 제 1 패드에 연결된 제 1 퓨즈(F1)를 용단하지 않고 출력 인에이블 패드인 제 2 패드(13)에 연결된 제 2 패드(F2)는 용단하는 것으로 미리 설정한다. 반대의 경우로 행 리던던시 리페어가 발생하면, 제 1 퓨즈(F1)는 용단하고 제 2 퓨즈(F2)는 용단하지 않는 것으로 설정한다. 열 및 행의 리던던시 리페어가 발생하면, 제 1 퓨즈(F1) 및 제 2 퓨즈(F2)가 용단하지 않도록 설정한다. 제 1 트랜지스터(Q1)와 제 2 트랜지스터(Q2)가 모두 도통된 상태에서, 사용자가 제 1 패드(11)에서 측정된 전류값이 접지 전압에 해당하는 값이고 제 2 패드(13)에서 측정된 전류값이 전원 전압에 해당하는 값이면, 제 1 퓨즈(F1)는 용단되고 제 2 퓨즈(F2)만 용단되지 않았음을 알 수 있다. 즉, 행 리던던시 리페어가 이루어졌음을 알 수 있다. 유사하게, 제 1 패드(11)에서 측정된 전류값이 전원 전압에 해당하는 값이고 제 2 패드(13)에서 측정된 전류값이 접지 전압에 해당하는 값이면, 열 리던던시 리페어가 발생하였음을 알 수 있다. 또한, 제 1 및 제 2 패드(11, 13)에서 측정된 값이 모두 전원 전압에 해당하는 값이면, 행 및 열의 리던던시 리페어가 이루어졌음을 알 수 있다.
도 2a 및 도 2b에 나타난 조합 이외에 다른 조합도 가능함은 당업자에게 자명하다.
이상에서 살펴본 바와 같이, 본 발명에 의한 반도체 소자의 행/열 리던던시 리페어 확인 방법에 의하면, 반도체 소자의 다수의 패드 중에서 데이타 신호를 입력하는 패드 및 데이타를 출력하는 패드에 각각 휴즈를 연결하고, 행 또는/및 열의리던던시 리페어에 따라 상기 퓨즈를 선택적으로 용단시킨다. 따라서 반도체 소자를 분해하지 않고 패드에서 측정된 전류값만으로, 반도체 소자의 행 및/또는 열의 리던던시 리페어를 확인할 수 있다.
또한, 본 발명은 상기 실시예에 한정되지 않고, 본 발명의 기술적 요지를 벗어나지 않는 범위내에서 다양하게 변형시켜 실시할 수 있다.
Claims (3)
- 라이트 인에이블 패드와 전원전압 사이에 직렬접속된 제 1 퓨즈 및 다이오드 구조의 제 1 NMOS 트랜지스터와, 출력 인에이블 패드와 전원전압 사이에 직렬접속된 제 2 퓨즈 및 다이오드 구조의 제 2 NMOS 트랜지스터를 구비한 반도체 소자의 행/열 리던던시 리페어 확인 방법에 있어서,상기 제 1 퓨즈와 상기 제 2 퓨즈의 용단 상태에 의해 상기 라이트 인에이블 패드와 상기 출력 인에이블 패드로 각각 출력되는 전류값의 조합에 따라 행 및/또는 열의 리던던시 리페어를 검출하는 것을 특징으로 하는 반도체 소자의 행/열 리던던시 리페어 확인 방법.
- 제 1 항에 있어서,상기 제 1 퓨즈가 용단되고 상기 제 2 퓨즈가 용단되지 않은 경우 열 리페어가 발생한 것으로 판단하고,상기 제 1 퓨즈가 용단되지 않고 상기 제 2 퓨즈가 용단되었을 경우 행 리페어가 발생한 것으로 판단하고,상기 제 1 퓨즈와 상기 제 2 퓨즈가 모두 용단된 경우 열 및 행 리페어가 모두 발생한 것으로 판단하는 것을 특징으로 하는 반도체 소자의 행/열 리던던시 리페어 확인 방법.
- 제 1 항에 있어서,상기 제 1 퓨즈가 용단되지 않고 상기 제 2 퓨즈가 용단된 경우 열 리페어가 발생한 것으로 판단하고,상기 제 1 퓨즈가 용단되고 상기 제 2 퓨즈가 용단되지 않은 경우 행 리페어가 발생한 것으로 판단하고,상기 제 1 퓨즈와 상기 제 2 퓨즈가 모두 용단되지 않은 경우 열 및 행 리페어가 모두 발생하지 않은 것으로 판단하는 것을 특징으로 하는 반도체 소자의 행/열 리던던시 리페어 확인 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980022663A KR100315012B1 (ko) | 1998-06-17 | 1998-06-17 | 반도체소자의행/열리던던시리페어확인방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980022663A KR100315012B1 (ko) | 1998-06-17 | 1998-06-17 | 반도체소자의행/열리던던시리페어확인방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20000002090A KR20000002090A (ko) | 2000-01-15 |
| KR100315012B1 true KR100315012B1 (ko) | 2002-02-28 |
Family
ID=19539739
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019980022663A KR100315012B1 (ko) | 1998-06-17 | 1998-06-17 | 반도체소자의행/열리던던시리페어확인방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100315012B1 (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20180124568A (ko) * | 2017-05-12 | 2018-11-21 | 에스케이하이닉스 주식회사 | 리페어 회로 및 이를 포함하는 메모리 장치 |
-
1998
- 1998-06-17 KR KR1019980022663A patent/KR100315012B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR20000002090A (ko) | 2000-01-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4281398A (en) | Block redundancy for memory array | |
| US5146429A (en) | Semiconductor memory device including a redundancy circuitry for repairing a defective memory cell and a method for repairing a defective memory cell | |
| JPS63217821A (ja) | 半導体集積回路 | |
| US5841784A (en) | Testing and repair of embedded memory | |
| US7924646B2 (en) | Fuse monitoring circuit for semiconductor memory device | |
| KR20120122287A (ko) | 반도체 장치의 퓨즈회로 | |
| US7826296B2 (en) | Fuse monitoring circuit for semiconductor memory device | |
| US4761767A (en) | High reliability integrated circuit memory | |
| KR100315012B1 (ko) | 반도체소자의행/열리던던시리페어확인방법 | |
| US4567580A (en) | Redundancy roll call technique | |
| US4707810A (en) | Integrated circuit memory | |
| US20030026147A1 (en) | Fuse box including make-link and redundant address decoder having the same, and method for repairing defective memory cell | |
| JP2003152087A (ja) | 半導体集積回路のレーザトリミングヒューズ検出装置およびその方法 | |
| JPH09213097A (ja) | ヒューズ装置及びそれを用いた半導体集積回路装置 | |
| KR19990061991A (ko) | 다수개의 리던던시 입출력 라인들을 구비하는 반도체 장치 | |
| JPS6266500A (ja) | 半導体記憶装置 | |
| KR100357182B1 (ko) | 반도체 메모리 장치의 리던던시 회로 | |
| US20040057293A1 (en) | Hybrid fuses for redundancy | |
| KR100375997B1 (ko) | 신뢰성이 향상되는 반도체 메모리 장치의 리페어 회로 | |
| KR100209336B1 (ko) | 시그너쳐를 내장한 반도체 메모리 장치의 싱글 비트 리페어 회로 | |
| KR100631911B1 (ko) | 반도체 메모리 장치에서의 리던던시 메모리 셀 테스트 방법 | |
| KR100434319B1 (ko) | 반도체 기억 소자의 리페어 회로 | |
| KR19990056803A (ko) | 로우/컬럼 선택 회로 | |
| KR19980058459A (ko) | 반도체 장치 | |
| KR100345369B1 (ko) | 퓨즈 회로 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20091028 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |