JP5528906B2

JP5528906B2 - 表示装置

Info

Publication number: JP5528906B2
Application number: JP2010123023A
Authority: JP
Inventors: 雄一竹中
Original assignee: Panasonic Liquid Crystal Display Co Ltd; Japan Display Inc
Current assignee: Panasonic Liquid Crystal Display Co Ltd; Japan Display Inc
Priority date: 2010-05-28
Filing date: 2010-05-28
Publication date: 2014-06-25
Anticipated expiration: 2030-05-28
Also published as: US20110292313A1; JP2011248222A; US8902394B2

Description

本発明は、表示装置に関する。

コンピュータ等の情報通信端末やテレビ受像機の表示デバイスとして、液晶表示装置や有機ＥＬ表示装置などの表示装置が広く用いられている。例えば、液晶表示装置は、電界を変化させることにより、薄膜トランジスタ（ＴＦＴ：Thin Film Transistor）基板と対向基板の間に封じ込められた液晶組成物の配向を変え、２つの基板と液晶組成物を通過する光の透過度合いを制御することにより画像を表示させる液晶表示パネルを用いた装置である。この電界の変化は、液晶表示パネル内に複数形成された画素ごとに行われる。

画素ごとに電界を変化させるために、液晶表示パネルの薄膜トランジスタ基板には、複数の映像信号線と複数の走査信号線が形成され、各画素に配置された薄膜トランジスタに、それぞれ映像信号線と走査信号線が接続される。

そして、映像信号線には、液晶表示パネルの表示領域の外側に設置されたドレインドライバから、各画素の階調値に対応する映像信号が出力され、走査信号線には、表示領域の外側に設置されたゲートドライバから、映像信号を各画素に入力するタイミング信号（ゲート信号）が出力される。各画素に供給された映像信号は、薄膜トランジスタを介して画素電極に印加される。

上記ドレインドライバやゲートドライバ（本明細書において、駆動回路ともいう）は、例えば、ＣＯＦ（Chip On Film）のような、半導体チップを搭載したフィルム状のパッケージとして形成されて、映像信号線や走査信号線が形成された薄膜トランジスタ基板に接続される。

薄膜トランジスタ基板は、上記映像信号線や走査信号線と上記ＣＯＦの接続を行う端子部を有する。このような構造を示す一例として、例えば特開２００９−３６８７１（特許文献１）がある。

ここで、図７Ａおよび図７Ｂに、従来の薄膜トランジスタ基板ＳＵＢ１における端子部とＣＯＦの接続領域の拡大図を示す。図７Ａは、薄膜トランジスタ基板ＳＵＢ１の映像信号線に接続される端子ＴＲに、フレキシブル基板ＦＢ上の配線ＬＳが重なって接続される様子を示す上面図である。配線ＬＳにより、フレキシブル基板ＦＢに搭載された半導体チップと端子ＴＲとが電気的に接続される。なお、ＣＯＦのフレキシブル基板ＦＢ上には、例えばソルダーレジストによって、絶縁保護膜としての樹脂膜ＳＲ（ソルダーレジスト膜）が形成される。

図７Ｂは、図７ＡのVIIＢ−VIIＢにおける断面図である。図７Ｂにおいては、薄膜トランジスタ基板ＳＵＢ１の端子部とフレキシブル基板ＦＢとの間の異方性導電膜（ＡＣＦ：Anisotropic Conductive Film）の図示を省略している。

図７Ｂで示されるように、従来のフレキシブル基板ＦＢ上の配線ＬＳは、等方溶解性を有するエッチング液による製造方法によってテーパー状に形成されて、フレキシブル基板ＦＢ側の幅が広くなる。具体的には、端子ＴＲが均等のピッチｐで並ぶ場合に、配線ＬＳのフレキシブル基板ＦＢ側の幅Ｘ１は、通常、略ｐ／２となるように形成され、端子ＴＲ側の幅Ｙ１は、略ｐ／３となるように形成される。また、薄膜トランジスタ基板ＳＵＢ１の各端子ＴＲの幅Ｗは、このようなテーパー形状の配線ＬＳの断面形状及び幅を踏まえて、最適化した値に設定される。

特開２００９−３６８７１号公報

近年の原価低減に対する技術的取組みの結果、ＣＯＦに搭載される半導体チップの加工技術は微細化し、フレキシブル基板ＦＢ上の配線形成技術の向上も進展している。

ここで例えば、フレキシブル基板ＦＢ上の配線形成に、異方性エッチングおよび積層方式を適用する場合には、図７Ｂに示すようなテーパー状の断面形状ではなく、配線の底部と上面の幅が同等となる矩形状の断面となる。

図８は、このような場合を示す図であり、図７と同様に、薄膜トランジスタ基板ＳＵＢの端子部と、ＣＯＦとの接続領域の拡大図を示している。ここで、配線ＬＳの幅Ｘ２をｐ／３程度に細く設定する場合には、各配線ＬＳの間隔に余裕が生じるため、ショートなどの不具合が生じにくくなる。しかしながら、薄膜トランジスタ基板ＳＵＢ１の端部ＥＧ付近から外側に引き出される配線ＬＳの断面積が減少するため、配線ＬＳの機械的強度が低下して断線する可能性が高くなる。

一方、配線ＬＳの幅Ｘ２をｐ／２程度に太く設定する場合には、機械的強度が向上するものの、配線ＬＳの端子ＴＲと重なる部分の幅も広くなり、ショートなどの不具合が発生しやすくなる。

以上のように、フレキシブル基板上の配線が微細化するのに伴い、フレキシブル基板上の配線の機械的強度を確保しつつ、表示パネルとフレキシブル基板の接続部における電気的な不具合を抑制するのが困難になる。

本発明は、上記課題に鑑みて、薄膜トランジスタ基板の端子部とフレキシブル基板の配線の接続部における不具合の抑制と、フレキシブル基板上の配線の機械的強度の確保を両立した表示装置を提供することを目的とする。

本発明に係る表示装置は、上記課題に鑑みて、複数の端子を含む端子部を薄膜トランジスタ基板上に備えた表示パネルと、前記端子部に接続される駆動回路と、を有する表示装置であって、前記駆動回路は、フレキシブル基板と、当該フレキシブル基板に搭載される半導体チップと、を有し、前記フレキシブル基板は、前記半導体チップ及び前記複数の端子の間をそれぞれ接続する複数の配線を備え、前記配線は、前記端子に重なる第１配線部分と、前記第１配線部分と前記半導体チップとの間に位置する第２配線部分と、を有し、前記第１配線部分は、前記第２配線部分よりも細い、ことを特徴とする。

また、本発明に係る表示装置の一態様では、前記複数の端子は、前記薄膜トランジスタ基板の端部から離れて内側に配置される、ことを特徴としてもよい。

また、本発明に係る表示装置の一態様では、前記フレキシブル基板の一部は、前記端子部を含む前記薄膜トランジスタ基板の一部と重なり、前記配線は、前記第１配線部分と前記第２配線部分の間に位置する第３配線部分をさらに有し、前記第３配線部分は、前記薄膜トランジスタ基板の前記端部と前記端子との間の領域と重なるとともに、前記第２配線部分に近づくにつれて徐々に線幅が太くなる、ことを特徴としてもよい。

また、本発明に係る表示装置の一態様では、前記第２配線部分は、前記薄膜トランジスタ基板の前記端部と重複する、ことを特徴としてもよい。

また、本発明に係る表示装置の一態様では、前記複数の端子は、所定のピッチで配置されて、前記配線は、断面が矩形状に形成されて、前記第１配線部分は、前記ピッチの０．３倍以上であって０．４倍以下の線幅となる、ことを特徴としてもよい。

また、本発明に係る表示装置の一態様では、前記複数の端子は、前記薄膜トランジスタ基板の端部に沿って所定のピッチで配置されて、前記複数の配線のそれぞれは、前記薄膜トランジスタ基板の前記端部とほぼ垂直に交差して、前記複数の端子のそれぞれと重なる、ことを特徴としてもよい。

本発明によれば、薄膜トランジスタ基板の端子部とフレキシブル基板の接続部における不具合の抑制と、フレキシブル基板上の配線の機械的強度の確保とを両立した表示装置を提供することが出来る。

実施形態１に係る液晶表示装置の概略的構成を示す図である。実施形態１における駆動回路の概略的構成を示す図である。図２ＡのIIＢ−IIＢ断面を示す図である。実施形態１における駆動回路が、プリント基板と薄膜トランジスタ基板に接続された状態を概略的に示す図である。図３ＡのIIIＢ−IIIＢ断面を示す図である。実施形態１における薄膜トランジスタ基板とフレキシブル基板ＦＢの接続部の拡大図を示す図である。図４のV−V断面を示す図である。図４のVI−VI断面を示す図である。従来の薄膜トランジスタ基板における端子部とフレキシブル基板の接続部の拡大図を示す図である。図７ＡのVIIＢ−VIIＢ断面を示す図である。薄膜トランジスタ基板における端子部とフレキシブル基板の接続部の拡大図の一例を示す図である。図８ＡのVIIIＢ−VIIIＢ断面を示す図である。

以下、図面を用いて本発明の一実施形態について説明する。

［第１の実施形態］
図１は、本実施形態に係る表示装置の概略平面図である。本実施形態における表示装置は、液晶表示装置であって、液晶表示パネルＰＮＬは、液晶（図示せず）を介在させて対向配置される薄膜トランジスタ基板ＳＵＢ１および対向基板ＳＵＢ２を含んで構成されている。

また液晶は、薄膜トランジスタ基板ＳＵＢ１に対する対向基板ＳＵＢ２の固定を兼ねるシール材ＳＬによって封止され、該シール材ＳＬで囲まれた領域が、画像を表示する表示領域ＡＲとして構成されている。

表示領域ＡＲでは、薄膜トランジスタ基板ＳＵＢ１側に、図中ｘ方向に延在しｙ方向に並設される複数のゲート信号線ＧＬ、および、図中ｙ方向に延在しｘ方向に並設される複数のドレイン信号線ＤＬが形成されている。

表示領域ＡＲにおいては、互いに隣接する２本のゲート信号線ＧＬと、互いに隣接する２本のドレイン信号線ＤＬとで囲まれる領域（画素領域ＰＩＸ）がマトリックス状に配置される。画素領域ＰＩＸの等価回路は、たとえば図中実線丸枠で示すように、薄膜トランジスタＴＦＴと、画素電極ＰＸと、容量素子Ｃａｄｄを備えている。画素領域ＰＩＸでは、薄膜トランジスタＴＦＴに、ゲート信号線ＧＬからの走査信号が入力され、画素電極ＰＸに、薄膜トランジスタＴＦＴを介してドレイン信号線ＤＬからの映像信号が供給される。そして、容量素子Ｃａｄｄは、画素電極ＰＸと、隣接する画素領域にゲート信号を出力するゲート信号線ＧＬとの間に接続されて、当該画素電極ＰＸに映像信号が供給された際にその電荷を比較的長く蓄積させるために備えられる。また、対向基板ＳＵＢ２の液晶側の面には、各画素領域に共通に設けられた対向電極（図示せず）が備えられ、画素電極ＰＸとの間に電界が印加されることにより、液晶が駆動するようになっている。

ゲート信号線ＧＬは、たとえば図中左側の一端において、シール材ＳＬを越えて延在され、薄膜トランジスタ基板ＳＵＢ１の左側周辺に配置される複数のゲートドライバＶＣ１、ＶＣ２、・・・、ＶＣｎに接続されている。これらゲートドライバＶＣ１、ＶＣ２、・・・、ＶＣｎの駆動によって、各ゲート信号線ＧＬに走査信号が順次供給される。

また、ドレイン信号線ＤＬは、たとえば図中上側の一端において、シール材ＳＬを越えて延在され、薄膜トランジスタ基板ＳＵＢ１の上側周辺に配置される複数のドレインドライバＨＣ１、ＨＣ２、・・・、ＨＣｍに接続されている。これらドレインドライバＨＣ１、ＨＣ２、・・・、ＨＣｍの駆動によって、各ドレイン信号線ＤＬに映像信号が供給される。この場合の映像信号の供給は、ゲートドライバＶＣ１、ＶＣ２、・・・、ＶＣｎによる各ゲート信号線ＧＬへの走査信号の供給のタイミングに合わせてなされるようになっている。

ゲートドライバＶＣ１、ＶＣ２、・・・、ＶＣｎは、後に説明するフレキシブル基板上にドライバチップが搭載された、いわゆるチップオンフィルム（ＣＯＦ）方式で形成された駆動回路ＳＣＮとして構成されている。

また、ドレインドライバＨＣ１、ＨＣ２、・・・、ＨＣｍも、ゲートドライバＶＣ１、ＶＣ２、・・・、ＶＣｎと同様に、ＣＯＦ方式で形成された駆動回路ＳＣＮとして構成され、液晶表示パネルＰＮＬに近接して配置されるプリント基板ＰＣＢｈ１、ＰＣＢｈ２との間に跨って配置されている。

また、プリント基板ＰＣＢｈ１、ＰＣＢｈ２には、図示しない制御回路（Ｔ−ｃｏｎ）からの信号Ｓｈが供給されるようになっており、該プリント基板ＰＣＢｈ１、ＰＣＢｈ２を介してドレインドライバＨＣ１、ＨＣ２、・・・、ＨＣｍに信号Ｓｈが入力されるようになっている。

上記のような液晶表示パネルＰＮＬは、たとえばバックライト等とともに、フレームによって固定されてモジュール化されるようになっている。

次に、駆動回路ＳＣＮについて説明する。図２Ａおよび図２Ｂは、本実施形態における駆動回路ＳＣＮの概略的構成を示す図であり、図１におけるドレインドライバＨＣ１をその一例として示している。

上述したように、駆動回路ＳＣＮは、ＣＯＦ方式によって形成され、樹脂材からなるフレキシブル基板ＦＢのほぼ中央にドライバＩＣである半導体チップＣＰが搭載される。フレキシブル基板ＦＢには、薄膜トランジスタ基板ＳＵＢ１と半導体チップＣＰとを接続するための複数の配線Ｌａと、プリント基板ＰＣＢｈ１に接続するための入力端子ＩＴと、入力端子ＩＴと半導体チップＣＰとの間を接続するための配線Ｌｂとが形成されている。

図２Ｂは、図２ＡにおけるIIB−IIBの概略断面を示す図である。図２Ｂで示すように、入力端子ＩＴ、配線Ｌａ、Ｌｂは、フレキシブル基板ＦＢのたとえば半導体チップＣＰの搭載される側と反対側の面にそれぞれが形成されている。

フレキシブル基板ＦＢの半導体チップＣＰが搭載される領域には、透孔ＴＨが形成されている。そして、入力端子ＩＴのそれぞれに接続される配線Ｌｂの先端は、透孔ＴＨ内に突出して形成され、これら突出部は、半導体チップＣＰの各入力バンプＩＢＰに接続される端子ＴＭ１を構成するようになっている。また、配線Ｌａも同様に、透孔ＴＨ内に突出して形成され、これら突出部は、半導体チップＣＰの各出力バンプＯＢＰに接続される端子ＴＭ２を構成するようになっている。

半導体チップＣＰは、フレキシブル基板ＦＢの入力端子ＩＴ、配線Ｌａ、配線Ｌｂが形成された面と反対側から搭載され、たとえば半田を介して、その入力バンプＩＢＰは配線Ｌｂの端子ＴＭ１に接続され、出力バンプＯＢＰは配線Ｌａの端子ＴＭ２に接続されるようになっている。

なお、半導体チップＣＰが搭載される側のフレキシブル基板ＦＢには該半導体チップＣＰを被って樹脂材（ソルダーレジスト膜）が塗布されているが、図５においては、その樹脂材は図示していない。

さらに、図３Ａ及び図３Ｂは、駆動回路ＳＣＮのフレキシブル基板ＦＢが、プリント基板ＰＣＢｈ１と薄膜トランジスタ基板ＳＵＢ１とに接続された状態を概略的に示す図である。図３Ａは上面図であり、図３Ｂは、図３ＡのIIIB−IIIB線における断面図を示している。フレキシブル基板ＦＢの入力端子ＩＴと、プリント基板ＰＣＢｈ１の出力端子ＯＴＭとがそれぞれ対向するように、プリント基板ＰＣＢｈ１、異方性導電膜ＡＣＦ、フレキシブル基板ＦＢが順次積層配置されている。この積層配置は、液晶表示パネルＰＮＬ側でもほぼ同様であり、フレキシブル基板ＦＢと薄膜トランジスタ基板ＳＵＢ１の間に異方性導電膜ＡＣＦが介在している。

ここで、図４〜図６に、本実施形態の薄膜トランジスタ基板ＳＵＢ１とフレキシブル基板ＦＢの接続部を拡大した様子を示す。図４は、当該接続部の上面を示す拡大図であり、図５および図６は、図４におけるV−V断面およびVI−VI断面を示す図である。

まず、薄膜トランジスタ基板ＳＵＢ１は、ドレイン信号線ＤＬやゲート信号線ＧＬと駆動回路との接続を行うための、複数の端子ＴＲを含む端子部を有する。本実施形態における複数の端子ＴＲのそれぞれは、図４で示すように、薄膜トランジスタ基板ＳＵＢ１上に長方形状に形成される。各端子ＴＲは、薄膜トランジスタ基板ＳＵＢ１の端部ＥＧに沿って所定のピッチｐで並んで配置されており、各端子ＴＲの長辺は、端部ＥＧに対してほぼ垂直となるように配置されている。また、薄膜トランジスタ基板ＳＵＢ１の端部ＥＧは、マザーガラスから切断する際の端面（切断端）である。なお、本実施形態における端子部は、複数の端子ＴＲのそれぞれの短辺を結び、両端の端子ＴＲの長辺によって確定される部分をいうものとする。

次に、フレキシブル基板ＦＢは、図４（あるいは図１等）で示されるように、薄膜トランジスタ基板ＳＵＢ１と一部が重なるように固定される。さらに本実施形態では、フレキシブル基板ＦＢは、複数の端子ＴＲのそれぞれを上側から完全に覆っており、フレキシブル基板ＦＢと薄膜トランジスタ基板ＳＵＢ１との間に異方性導電膜ＡＣＦ（図４において不図示）が介在して固定される。また、フレキシブル基板ＦＢと薄膜トランジスタ基板ＳＵＢ１とが接着されるのりしろ寸法に対して、薄膜トランジスタ基板ＳＵＢ１上の端子ＴＲは小さく設定されている。

また、フレキシブル基板ＦＢが薄膜トランジスタ基板ＳＵＢ１上で固定される際には、フレキシブル基板ＦＢの複数の配線Ｌａが、複数の端子ＴＲとそれぞれ重なるようにして固定される。そして複数の配線Ｌａは、複数の端子ＴＲのそれぞれから直線状に延伸し、薄膜トランジスタ基板ＳＵＢ１の端部ＥＧとほぼ垂直に交差して（図３Ａ参照）、半導体チップＣＰに接続されるようにそれぞれ引き回されるようなレイアウトになっている。

そして特に、図４、および、図５と図６の対比からもわかるように、フレキシブル基板ＦＢに形成された配線Ｌａの配線幅が部分的に異なっている。具体的には、フレキシブル基板ＦＢ上の配線Ｌａは、端子ＴＲと重なる第１配線部分Ｌａ１と、第１配線部分Ｌａ１と半導体チップＣＰの間に位置する第２配線部分Ｌａ２を有しており、第１配線部分Ｌａ１が有する第１の線幅ＷＴ１は、第２配線部分Ｌａ２が有する第２の線幅ＷＴ２よりも細くなる。これにより、端子ＴＲの幅に対して配線間ショートを起こしづらくするとともに、配線Ｌａの機械的強度を向上することができる。

また、各端子ＴＲは、薄膜トランジスタ基板ＳＵＢ１の端部ＥＧから内側（表示領域ＡＲ側）に離れて配置される。端部ＥＧでは、フレキシブル基板ＦＢの湾曲等により応力が生じやすいが、端部ＥＧから離れて線幅の細い第１配線部分Ｌａ１が配置されることで、第１配線部分Ｌａ１が破損されにくくなる。

また、さらに、図４で示すように、この各端子ＴＲと薄膜トランジスタ基板ＳＵＢ１の端部ＥＧとの間には、第３配線部分Ｌａ３が介在して、配線幅の拡大が行われている。すなわち、第３配線部分Ｌａ３は、第１配線部分Ｌａ１と第２配線部分Ｌａ２との間に位置する部分であり、第３配線部分Ｌａ３は、薄膜トランジスタ基板ＳＵＢ１の端部ＥＧと端子ＴＲとの間の領域と重複して、かつ、第２配線部分Ｌａ２に向かうにつれて線幅がＷＴ１からＷＴ２へと徐々に太くなる。このように第３配線部分Ｌａ３において線幅が徐々に変化することにより、応力集中等の影響が緩和され、さらに、第３配線部分Ｌａ３が端部ＥＧの内側に存在することで、第２配線部分Ｌａ２以下の線幅となる第３配線部分Ｌａ３の機械的強度が補われる。

また、本実施形態では、図４で示すように、複数の第２配線部分Ｌａ２および複数の第３配線部分Ｌａ３が端子部のピッチｐと同様のピッチで直線状に敷設されて、第２配線部分Ｌａ２と端部ＥＧとが垂直に交差している。第２配線部分Ｌａ２は、第３配線部分Ｌａ３が終了する位置から開始しており、その開始位置から樹脂膜ＳＲに覆われて保護されている。この第２配線部分Ｌａ２は、図４で示すように、端子ＴＲを基準として端部ＥＧよりも近い位置で開始して、端部ＥＧと重複する位置を含んでフレキシブル基板ＦＢ上に敷設されているのが望ましい。換言すれば、第２配線部分Ｌａ２と端子ＴＲとの間の距離が、端部ＥＧと端子ＴＲ間の距離よりも短くなるのが望ましい。これにより、フレキシブル基板ＦＢの湾曲等が生じ易い端部ＥＧにおいて機械的強度がさらに確保される。

なお、本実施形態では、図４で示すように、端子ＴＲと重なる位置に、第１配線部分Ｌａ１が配置され、端子ＴＲと重ならず薄膜トランジスタ基板ＳＵＢ１と重なる位置に、第３配線部分Ｌａ３が配置される。しかしながら、フレキシブル基板ＦＢを端子部に接着する際の誤差により、第１配線部分Ｌａ１等がずれて配置されることも想定される。したがって、例えば、第１配線部分Ｌａ１が端子ＴＲの端部ＥＧ側の短辺に至らず、第３配線部分Ｌａ３が、端部ＥＧ及び端子ＴＲ間の領域と重複しつつさらに端子ＴＲと重複してもよく、端子ＴＲと重複する位置から線幅の拡大が開始するのであっても良い。また、第１配線部分Ｌａ１が端子ＴＲの端部ＥＧ側の短辺を超えて第３配線部分Ｌａ３とつながり、端部ＥＧを基準として端子ＴＲよりも近い位置から線幅の拡大が開始するのであってもよい。また、例えば、第１配線部分Ｌａ１が端子ＴＲの端部ＥＧ側の短辺を超えて固定されるようなレイアウトで設計されてもよく、これらの場合も、本発明の範囲内となることはいうまでもない。

なお、本実施形態では、図５及び図６で示されるように、フレキシブル基板ＦＢ上の配線Ｌａは、異方性エッチングおよび積層方式を用いて形成されて、断面が矩形状になっている。断面が矩形状になっている場合には、第１配線部分Ｌａ１における第１の線幅ＷＴ１は、端子ＴＲが配置されるピッチｐの０．３倍以上０．４倍以下とするのが望ましい。またさらに、この場合における第２配線部分Ｌａ２における第２の線幅ＷＴ２は、当該ピッチｐの０．４５倍以上０．５５倍以下とするのが望ましく、薄膜トランジスタ基板ＳＵＢ１上の端子ＴＲの幅は、第２の線幅ＷＴ２よりも太くしてよい。

なお、本実施形態では、配線Ｌａの断面が矩形状になっているが、必ずしも断面を厳密な矩形とする必要はなく、断面が矩形状にならない場合であっても、本発明を適用できるものとする。

なお、上記実施形態において、図４等で示されるフレキシブル基板ＦＢを有する駆動回路ＳＣＮは、ドレインドライバＨＣであってもよいし、ゲートドライバＶＣであってもよく、いずれにも適用可能である。

なお、第３配線部分Ｌａ３は、上記の実施形態のように幅が線形的に変化するのが望ましいが、複数の段数を有する階段状の変化等であってもよい。

なお、上記の実施形態では、図４に示されるように、３本の配線Ｌａのそれぞれが、第１の線幅ＷＴ１を有する第１配線部分Ｌａ１と、第２の線幅ＷＴ２を有する第２配線部分Ｌａ２とを含んでいる。しかし、例えば、複数の配線Ｌａのうちの一本のみが、このような第１配線部分Ｌａ１と第２配線部分Ｌａ２とを含む場合であっても、電気的な不具合が抑制されつつ機械的強度が確保される。

なお、上記実施形態では、液晶表示装置の場合について説明をしているが、有機ＥＬ表示装置等の他の表示装置についても同様に本発明を適用することが出来る。また、本発明が適用できる液晶表示装置としては、その画素の構成として上述したものに限定されることはなく、たとえば、基板ＳＵＢ１側の画素領域に画素電極と対向電極とが形成され、これら各電極の間に発生する電界によって液晶を駆動させるいわゆる横電界方式と称される画素構成であってもよいし、他の画素構成の液晶表示装置であっても良い。

ＰＮＬ液晶表示パネル、ＳＵＢ１薄膜トランジスタ基板、ＳＵＢ２対向基板、ＡＲ表示領域、ＧＬゲート信号線、ＤＬドレイン信号線、ＳＬシール材、ＰＣＢｈ１，ＰＣＢｈ２プリント基板、ＡＣＦ異方性導電膜、ＳＲ樹脂膜、ＶＣゲートドライバ、ＨＣドレインドライバ、ＳＣＮ駆動回路、ＦＢフレキシブル基板、ＣＰ半導体チップ、ＩＮ入力端子、ＯＴＭ出力端子、Ｌａ配線、Ｌａ１第１配線部分、Ｌａ２第２配線部分、Ｌａ３第３配線部分、ＴＲ端子、ＥＧ端部（切断端）。

Claims

複数の端子を含む端子部を薄膜トランジスタ基板上に備えた表示パネルと、
前記端子部に接続される駆動回路と、を有する表示装置であって、
前記駆動回路は、
フレキシブル基板と、当該フレキシブル基板に搭載される半導体チップと、を有し、
前記フレキシブル基板は、前記半導体チップ及び前記複数の端子の間をそれぞれ接続する複数の配線を備え、
前記配線は、
前記端子に重なる第１配線部分と、
前記第１配線部分と前記半導体チップとの間に位置する第２配線部分と、を有し、
前記第１配線部分は、前記第２配線部分よりも細く、
前記薄膜トランジスタ基板上における前記端子は、前記薄膜トランジスタ基板の端部から離れて内側に配置され、
前記第１配線部分は、前記薄膜トランジスタ基板の前記端部と前記端子との間の領域まで延在し、前記第２配線部分は、前記端子との重複を避けつつ、当該領域の一部および前記端部と重複する、
ことを特徴とする表示装置。
複数の端子を含む端子部を薄膜トランジスタ基板上に備えた表示パネルと、
前記端子部に接続される駆動回路と、を有する表示装置であって、
前記駆動回路は、
フレキシブル基板と、当該フレキシブル基板に搭載される半導体チップと、を有し、
前記フレキシブル基板は、前記半導体チップ及び前記複数の端子の間をそれぞれ接続する複数の配線を備え、
前記複数の端子は、前記薄膜トランジスタ基板の端部から離れて内側に配置され、
前記フレキシブル基板の一部は、前記端子部を含む前記薄膜トランジスタ基板の一部と
重なり、
前記配線は、
前記端子に重なる第１配線部分と、
前記第１配線部分と前記半導体チップとの間に位置する第２配線部分と、
前記第１配線部分と前記第２配線部分の間に位置する第３配線部分と、を有し、
前記第１配線部分は、前記第２配線部分よりも細く、
前記第３配線部分は、前記薄膜トランジスタ基板の前記端部と前記端子との間の領域と
重なるとともに、前記第２配線部分に近づくにつれて徐々に線幅が太くなる、
ことを特徴とする表示装置。
請求項１又は２に記載された表示装置であって、
前記複数の端子は、所定のピッチで配置されて、
前記配線は、断面が矩形状に形成されて、
前記第１配線部分は、前記ピッチの０．３倍以上であって０．４倍以下の線幅となる、
ことを特徴とする表示装置。
請求項１又は２に記載された表示装置であって、
前記複数の端子は、前記薄膜トランジスタ基板の端部に沿って所定のピッチで配置されて、
前記複数の配線のそれぞれは、前記薄膜トランジスタ基板の前記端部とほぼ垂直に交差して、前記複数の端子のそれぞれと重なる、
ことを特徴とする表示装置。