本発明は、液晶表示装置、エレクトロルミネセンス表示装置、電界放出型表示装置等の如き所謂平面型の表示装置(Flat Panel Display,FPDと略される)に関わり、特に表示パネルに複数の印刷回路基板を直列的に接続し、これらの印刷回路基板を通して当該表示パネルに電力又は信号を供給する表示装置に好適な当該印刷回路基板間の接続構造に関する。
液晶表示装置、エレクトロルミネセンス表示装置、電界放出型表示装置等の所謂平面型表示装置として知られる表示装置(表示モジュール)の一例を図1に示す。この表示装置の一例は、後述の特許文献1に開示される液晶表示装置に準じて図1に描かれる。
図1に示される表示パネルPNLは、一対の基板SUB1,SUB2(その少なくとも一方は、光を十分に透過し得る材料からなる透明基板)を夫々の主面を対向させて貼り合わせ、この基板SUB1,SUB2間に液晶組成物を封入して形成される。表示パネルPNLは、対向する一対の辺(図1に示された直交座標のx軸沿いに延びる)とこの一対の辺の一つに交差する方向(図1に示された直交座標のy軸方向)に延びる他の一対の辺とを有する所謂矩形状に成形される。当該表示パネルPNLの当該一対の辺の一つ(図1では上辺)及び当該他の一対の辺の一つ(図1では右辺)の各々には、印刷回路基板PCB1,PCB2(Printed Circuit Board,PCBと略される,以下、第1回路基板とも記す)の一つから複数の可撓印刷回路基板FPC1,FPC2(Flexible Printed Circuit Board,FPCと略される,以下、第の回路基板とも記す)を介して信号(画像データやその表示を制御する信号)や電力が供給される。
第1回路基板PCB1には、表示制御回路Tcon(タイミング・コントローラ(Timing Controller)とも呼ばれる集積回路素子)や種々の電子部品Ecomが搭載された制御回路基板CTB(Control Circuit Board)がジャンパ(Jumper)JMP1を通して接続される。制御回路基板CTBは、コンピュータやテレビジョン・システムという所謂表示装置の外部から映像データ及びその表示に必要な制御信号を受けるため、インターフェース回路基板(Interface Circuit Board)とも呼ばれる。第1回路基板PCB1から表示パネルPNLの上辺に至る信号又は電力の供給は、複数の第2回路基板FPC1の各々の一端を表示パネルPNLの上辺に形成された入力部SIGIN1に電気的に接続し、当該第2回路基板FPC1の各々の他端を第1回路基板PCB1の主面の接続領域CNA1に形成された複数の端子に電気的に接続して行われる。第1回路基板PCB1の主面はx方向及びy方向に沿って拡がる。
第1回路基板PCB1はジャンパJMP2を通して第2回路基板PCB2にも接続され、制御回路基板CTBから受けた信号や電力を第2回路基板PCB2に分配する。第2回路基板PCB2から表示パネルPNLの右辺に至る信号又は電力の供給は、複数の第2回路基板FPC2の各々の一端を表示パネルPNLの右辺に形成された入力部SIGIN2に電気的に接続し、当該第2回路基板FPC2の各々の他端を第1回路基板PCB2の主面の接続領域CNA2に形成された複数の端子に電気的に接続して行われる。第1回路基板PCB1と複数の第2回路基板FPC1との電気的な接続は、第1回路基板PCB1の主面に形成されたアラインメント・マーク(Alignment Mark)ALM1を基準に当該第2回路基板FPC1の各々の他端と接続領域CNA1に形成された端子との位置を合わせて行う。これと同様に、第1回路基板PCB2と複数の第2回路基板FPC2との電気的な接続も、第1回路基板PCB2の主面に形成されたアラインメント・マークALM2を基準に当該第2回路基板FPC2の各々の他端と接続領域CNA2に形成された端子との位置を合わせて行う。
第1回路基板PCB1(その接続領域CNA1)と複数の第2回路基板FPC1との電気的な接続及び第1回路基板PCB2(その接続領域CNA2)と複数の第2回路基板FPC2との電気的な接続の詳細を、図1の領域2aに示された第2回路基板FPC1の他端と第1回路基板PCB1との接続構造を例に図2を参照して説明する。図2(A)に示される第2回路基板FPC1は、所謂TAB(Tape Automated Bonding)の手法により表示パネルの駆動素子(Driver Element)IC1を搭載したTCP(Tape Carrier Package)やCOF(Chip On Film)として知られる実装構造を有する。
図2(A)とこれに示される領域2bの断面が描かれた図2(B)とから明らかなように、第2回路基板FPC1は、絶縁性のベースフィルム(Base Film)BSF(f)、その主面(第2回路基板FPC1の主面ともなる)に形成された導体膜からなる複数の配線d(f)、及びこの複数の配線d(f)を覆う絶縁膜INS(f)を含む。複数の配線d(f)は、第2回路基板FPC1の一端及び他端にて絶縁膜INS(f)から露出されて上述の接続端子TERa、TERbとして用いられる。
一方、第1回路基板PCB1は、図2(B)に示されるように、絶縁性の基材(Base Member)BSF(p)、その主面(第1回路基板PCB1の主面ともなる)に形成された導体膜からなる複数の配線d(p)、及びこの複数の配線d(p)を覆う絶縁膜INS(p)を含む。樹脂のみで成形される第2回路基板FPC1のベースフィルムBSF(f)に対して、第1回路基板PCB1の基材BSF(p)は樹脂に浸漬されたガラス繊維等により堅牢に成形される。絶縁膜INS(p)は、第2回路基板FPC1の絶縁膜INS(f)と同様に樹脂や無機材料の薄膜で形成してもよいが、これよりも厚い半田レジスト(Solder Resist)の膜に代えてもよい。上述の接続領域CNA1にて、絶縁膜INS(p)にはx方向に延びる開口が形成され、この開口から露出される複数の配線d(p)は第1回路基板PCB1の複数の端子として第2回路基板FPC1の他端に設けられた接続端子TERaに電気的に接続される。第1回路基板PCB1の複数の端子と第2回路基板FPC1の接続端子TERaとは、図2(B)に示されるように、異方性導電膜(Anisotropic Conductive Film)ACFにより電気的に接続される。
なお、図2(A)において、第1回路基板PCB1に形成される複数の配線d(p)の輪郭は、接続領域CNA1にて第2回路基板FPC1に、それ以外の領域にて絶縁膜INS(p)に夫々覆われるため、破線で示される。図2(C)は、第1回路基板PCB1の別の断面構造を図2(B)に倣って示す。図2(C)に示された第1回路基板PCB1では、絶縁性の基材BSF(p)の裏面(上述の第1回路基板PCB1の主面に対向する別の主面)に複数の配線d(p)が形成され、絶縁性の基材BSF(p)の主面には、接続端子TERaに電気的に接続される複数の端子として別の導体層d2(p)が形成される。複数の配線d(p)の各々は、接続領域CNA1にて、基材BSF(p)を貫通するスルーホール(Through Hole)THにより対応する導体層d2(p)に導通される。絶縁性の基材BSF(p)の裏面に形成された複数の配線d(p)は、絶縁膜INS(p)により覆われる。
以上に説明した表示装置は、下記特許文献1に開示される液晶表示装置に基づき、これに幾つかの改良を含めて構成されるが、その構成要素はエレクトロルミネセンス表示装置、電界放出型表示装置等の如き液晶表示装置以外の表示装置にも転用可能である。
特開平05-257142号(対応米国特許第5432626号公報)
図1、図2(B)、及び図2(C)を参照して説明した如く、第1回路基板PCB1は第1方向(例えば、x軸)及び第1方向に交差する第2方向(例えば、x軸と直交するy軸)に沿う主面を有し、この主面には第2回路基板FPC1に電気的に接続される複数の端子が第1方向(例えば、x軸)に並設されて接続領域CNA1をなす。第1回路基板PCB1は、当該第1方向(例えば、x軸)沿いに延びる。また、第1回路基板PCB1の厚みは、当該第1方向(例えば、x軸)及び当該第2方向(例えば、y軸)の夫々に交差する第3方向(例えば、x軸及びy軸と直交するz軸)に沿う。このため、図3(A)に示す如く、第1回路基板PCB1の第1方向に沿う寸法(長さ)Px、第2方向に沿う寸法(幅)Py、及び第3方向に沿う寸法(厚さ)Pz(図示されず)は、Px>Py>Pzの関係にある。
一方、第1方向(例えば、x軸)沿いに延びた接続領域CNA1に並設される複数の端子は、第1方向(例えば、x軸)沿いに延ばされた異方性導電膜ACFで覆われ、この異方性導電膜ACFを介して第2回路基板FPC1の接続端子TERaが熱圧着される。第1回路基板PCB1が、第1方向、第2方向、及び第3方向に僅かな突起や凹みを有する場合、上述のPxは最大長さ、Pyは最大幅、Pzは最大厚さとして記される。なお、第1回路基板PCB2の形状及び第2回路基板FPC2との接続形態についても、上記第1方向をy軸と、上記第2方向をx軸と読み替えることにより、第1回路基板PCB1と同様に説明される。
本発明者は、第1回路基板PCB1の中心が図3(B)及び図3(C)に示す如く、第2方向(y軸として示す)に反る問題を発見した。この問題は、第1回路基板PCB1の第3方向に沿う寸法(厚さ)Pzが他の寸法Px(長さ)及びPy(幅)に対して小さくなる、換言すれば、第1回路基板PCB1が薄くなるにつれて顕在化し、第2方向(y軸)沿いの寸法Py(幅)に対して第1方向(x軸として示す)沿いに長くなる程、生じる。図3(B)に示す(1)の場合は、第1回路基板PCB1の中心がy軸の正方向に反る。図1に示したように、接続領域CNA1に接続された第2回路基板FPC1がy軸の負方向に延びて表示パネルPNLに接続されるため、(1)の場合における第1回路基板PCB1の反りは、「表示パネルPNLとは反対向きの反り」とも記される。図3(C)に示す(2)の場合は、第1回路基板PCB1の中心がy軸の負方向に反るため、「表示パネルPNL向きの反り」とも記される。
第1回路基板PCB1の接続領域CNA1に第2回路基板FPC1の接続端子TERaを接続する工程において、第1方向(x軸)沿いに延びたテープ状の異方性導電膜ACFをアラインメント・マークALM1を参照しながら接続領域CNA1に配置するとき、場合(1)の第1回路基板PCB1の反りが生じると、接続領域CNA1の中心において、異方性導電膜ACFは接続領域CNA1からy軸の負方向(表示パネルPNL向き)にずれる。また、場合(2)の第1回路基板PCB1の反りが生じると、接続領域CNA1の中心において、異方性導電膜ACFは接続領域CNA1からy軸の正方向(表示パネルPNLとは反対向き)にずれる。いずれの場合においても、接続領域CNA1の中心部にて、第1回路基板PCB1に設けられた複数の端子は異方性導電膜ACFで十分に覆われない。
更に、図3(B)に示す場合(1)の第1回路基板PCB1の反り(表示パネルPNLとは反対向きの反り)が生じた状態で、第1回路基板PCB1の接続領域CNA1に第2回路基板FPC1の接続端子TERaが熱圧着されたときの問題を図4(A)を参照して説明する。図4(A)に示される第1回路基板PCB1の中心部(領域4bとして例示)において、第2回路基板FPC1の接続端子TERaが第1回路基板PCB1の接続領域CNA1に対してy軸の負方向(表示パネルPNL向き)にずれる。この領域4bにおける接続端子TERaと接続領域CNA1(第1回路基板PCB1の端子となるd(p))との接続面積(x軸とy軸とからなる平面に沿う面積)は、図4(B)に示す如く、図2(B)を参照して説明されたそれと比較して狭まる。
例えば、接続領域CNA1の両端で第1回路基板PCB1の端子d(p)と第2回路基板FPC1の接続端子TERaとが図2(B)の如く電気的に接続され、その中央で第1回路基板PCB1の端子d(p)と第2回路基板FPC1の接続端子TERaとが図4(B)の如く電気的に接続されるとすると、第1回路基板PCB1から第2回路基板FPC1へ伝送される信号が経験する電気的な抵抗は、接続領域CNA1の両端とその中央部で相違する。このため、接続領域CNA1の両端とその中央部とで同じ信号を第1回路基板PCB1から第2回路基板FPC1へ出力する場合、接続領域CNA1の中心に接続された接続端子TERaで受け取られた当該信号は、接続領域CNA1の端部に接続された接続端子TERaで受け取られた当該信号とは異なるものとして、第2回路基板FPC1に搭載された駆動素子IC1やこれから信号を受ける表示パネルPNLの回路にて認識される。
本発明者は、上述した第1回路基板PCB1の反り及びこれに起因する種々の問題を解決するために、以下に示す如き表示装置を提供する。本発明による表示装置は、上記第1回路基板に形成され且つ第2回路基板FPC1の接続端子に接続される端子を、当該接続端子より長く形成される形状に特徴付けられる。その代表的な構造は、以下に記すとおりである。
表示装置1は:表示パネル、第1方向(例えば、x軸)及び第1方向に交差する第2方向(例えば、x軸と直交するy軸)に沿う主面を有し且つ当該主面には第2方向に延びる複数の端子が第1方向に並設されている第1回路基板、及び一端が前記表示パネルに他端が前記第1回路基板の前記複数の端子に夫々電気的に接続される少なくとも一つの第2回路基板とを備え、前記複数の端子の隣接し合う各一対は、夫々の両端にて当該夫々の両端の間よりも互いに広く隔てられる。
表示装置2は:表示装置1において、前記第1回路基板の前記主面が、前記第1方向(x)沿いよりも前記第2方向(例えば、y軸)沿いに長く延びる。
表示装置3は:表示装置1において、前記第1回路基板には複数の前記第2回路基板が前記第1方向沿いに並設され、第1回路基板の前記複数の端子は前記第1方向(例えば、x軸)沿いに複数の第2回路基板の夫々に対応した複数の群に分けられ且つ複数の群の夫々に対応する第2回路基板に電気的に接続されている。
表示装置4は:表示装置3において、前記表示パネルは対向する一対の辺(例えば、前記x軸方向に延びている)とこの一対の辺の一つに交差する方向に延びる他の一対の辺(例えば、前記y軸方向に延びている)とを有する矩形状に成形され、前記複数の第2回路基板は表示パネルの前記一対の辺及び前記他の一対の辺のいずれか一つの辺に並設されている。
表示装置5は:表示装置3において、前記複数の第2回路基板の各々には前記表示パネルの駆動回路素子が搭載されている。
表示装置6は:表示装置1において、前記第1回路基板の前記主面において前記複数の端子が前記第1方向(例えば、x軸)に並設された領域(接続領域)は、前記第2方向(例えば、y軸)よりも第1方向沿いに長く延びている。
表示装置7は:表示装置6において、前記複数の端子が並設された領域の前記第2方向(例えば、y軸)沿いの幅は、前記第2回路基板の複数の端子に電気的に接続される前記他端の該第2方向沿いの幅よりも広い。
表示装置8は:表示装置7において、前記第1回路基板及びこれに電気的に接続される前記第2回路基板は前記第1方向(例えば、x軸)及び前記第2方向(例えば、y軸)に交差する第3方向(例えば、x軸及びy軸と直交するz軸)沿いに厚みを有し、第2回路基板は可撓である。
表示装置9は:表示パネル、第1方向(例えば、x軸)及び第1方向に交差する第2方向(例えば、x軸と直交するy軸)に沿う主面を有し且つこの主面には第2方向に延びる複数の端子が第1方向に並んで形成されている第1回路基板、及び一端が前記表示パネルに他端が前記第1回路基板の前記複数の端子に夫々電気的に接続される少なくとも一つの第2回路基板とを備え、前記第2回路基板の前記他端には前記第1回路基板の前記複数の端子の一つに夫々接続され且つ当該一つの端子に接続された状態で前記第2方向沿いに延びる接続端子が形成され、前記第1回路基板の前記一つの端子が前記第2方向に沿いに延びる長さは前記第2回路基板の前記接続端子のそれより長く、且つ前記一つの端子の前記第1方向に沿う幅は当該一つの端子の両端にて当該両端の間の部分に比べて狭められている。
表示装置10は:表示装置9において、前記第1回路基板の前記主面に形成された前記複数の端子は、第1回路基板主面に導体層として形成された複数の配線の一部であり、且つ当該第1回路基板主面にて複数の配線を覆う絶縁膜に形成された開口から露出されている。
表示装置11は:表示装置10において、前記絶縁膜の前記開口は前記第2方向(例えば、y軸)よりも前記第1方向(例えば、x軸)沿いに長く延びて形成され、この開口に並設された前記複数の端子の第2方向に沿う長さは当該開口の第2方向に沿う幅により決められている。
表示装置12は:表示装置11において、前記第2回路基板の前記他端には、前記絶縁膜の前記開口内に並ぶ前記第1回路基板の前記複数の端子に夫々に接続される複数の前記接続端子が並設される。
表示装置13は:表示装置9において、前記第1回路基板の前記一つの端子の前記両端に挟まれて形成された前記部分(即ち、当該両端より第1方向(例えば、x軸)に沿う幅の広い部分)の前記第2方向(例えば、y軸)沿いの長さは、当該一つの端子に接続される前記第2回路基板の前記接続端子のそれに比べて短い。
表示装置14は:表示装置9において、前記第2回路基板の前記接続端子は、第2回路基板の主面に形成された導体層の第2回路基板の前記他端にて導体層を覆う絶縁膜から露出した一部分である。
上述した表示装置1及び表示装置9のいずれにおいても、前記第1回路基板に形成される複数の端子の各々が、これに接続される前記第2回路基板の接続端子よりも前記第2方向(例えば、y軸)沿いに長く延びるため、この第1回路基板の中心が当該第2方向沿いに反れても、第1回路基板の中心とその両端とにおける当該複数の端子の各々と当該接続端子との電気的な接続状態の相違は充分に抑えられる。さらに、表示装置1において、当該複数の端子の隣接する一対を前記第1方向(例えば、x軸)沿いに離間する寸法を当該端子の両端にて広げ、表示装置9において、当該複数の端子の各々の第1方向沿いの寸法(換言すれば、当該端子の幅)をこの端子の両端にて狭めることにより、当該複数の端子を第2方向沿いに長く延ばすことに伴う、新たな問題も解決される。この新たな問題は、この複数の端子の隣接する一対の端部が第2回路基板の接続端子に接続されないときに生じる端子間の短絡であり、その詳細は、本発明の比較例として後述する。
本発明による表示装置は、以上に例示した14種類の構造に限定されるものではなく、その技術思想を逸脱しない範囲において、多様に変形され得る。
以下、本発明による表示装置の最良の形態を説明する前に、本発明者が当該表示装置を着想する過程で検討したされた表示装置を比較例として、これに採用された第1回路基板に起因する当該第1回路基板の端子間の短絡の問題も含めて説明する。
〔比較例〕
図5(A)に示した第1回路基板PCB1は、背景技術で説明した第1回路基板PCB1をその主面に形成された接続領域CNA1(複数の端子が並設される領域)に第2回路基板FPC1を接続した状態で示し、図5(B)は図5(A)に示した第1回路基板PCB1の中心が図3(B)に示す如く、y軸の正方向(表示パネルPNLとは反対向き)に反った状態を示す。図5(A)に示された接続領域CNA1の幅(x軸方向の寸法):Y(CNA)は、作図の都合上、接続領域CNA1に接続される接続端子TERaが形成された第2回路基板FPC1の端部の幅(換言すれば接続端子TERaの長さ)Y[TERa]をより広めに描かれているが、図4(B)を参照して説明した如く、実質的には幅Y[TERa]に等しい。なお、図4(B)を参照して上述した第1回路基板PCB1の端子d(p)と接続端子TERaとの電気的な接続の問題は、図5(B)において、破線枠で囲んだ領域4bにて生じる。なお、Y(ACF)は異方性導電膜ACFの幅である。
本発明者は図5(C)に示す如く、第1回路基板PCB1の主面に第2回路基板FPC1の端部の幅Y[TERa]より広い幅Yb(CNA)を有する接続領域CNA1を形成して、上述の問題の解決を試みた。本発明者が試作した第1回路基板PCB1に形成された接続領域CNA1の幅Yb(CNA)は、第2回路基板FPC1の端部の幅(接続端子の長さ)Y[TERa]に第1回路基板PCB1がy軸沿いに反る大きさの2倍で求められた長さを加えた値か、それ以上にする。例えば、少なくとも第2回路基板FPC1の端部の幅Y[TERa]の1.2倍以上(望ましくは1.5倍以上)に広げる。例えば、図2(B)に示される如き断面構造を有する第1回路基板PCB1の試作品においては、Y[TERa]=1.2mmに合わせて決められた幅Y(CNA)を有する図5(A)に示された接続領域CNA1に対して、図5(C)に示された接続領域CNA1は、その両端が夫々0.4mmづつ、y軸方向沿いに延ばされている。従って、その幅Yb(CNA)は2.0mmとなり、図5(A)に示される1.2mmの幅Y(CNA)に比べて約1.7倍になる。
この試作品における接続領域CNA1の平面構造及び断面構造は、図6(A)及び図6(C)に拡大されて示される。図5(C)に示された接続領域CNA1は、図6(A)及び図6(C)に示される如く、第1回路基板PCB1の基材BSF(p)に形成された導体層d(p)を覆う絶縁膜INS(p)の開口として形成され、この開口から露出された導体層d(p)が「第1回路基板PCB1に形成された複数の端子」として、第2回路基板FPC1の接続端子との接続に供される。絶縁膜INS(p)の開口から露出された導体層d(p)、即ち「第1回路基板PCB1に形成された複数の端子」の各々の幅(x軸方向の寸法)Wpは0.5mmであり、その隣接する一対をx軸方向に離す間隔Spは0.5mmである。
上述した試作品に限らず、接続領域CNA1の幅Yb(CNA)を第2回路基板FPC1の端部の幅Y[TERa]より広げた図5(C)に示す第1回路基板PCB1を採用することにより、第1回路基板PCB1の中心が図5(D)に示す如くy軸の正方向に反った場合も、その端部(破線で囲まれた領域6a)とその中央(破線で囲まれた領域6b)とにおける第1回路基板PCB1の端子と第2回路基板FPC1の接続端子との電気的な接続状態の相違を解消できた。このような効果は、第1回路基板PCB1の中心がy軸の負方向に反った場合でも、得られる。しかしながら、第1回路基板PCB1の端子に第2回路基板FPC1の接続端子と接続されない部分が生じることで、新たな問題が生じた。図5(D)の領域6aに生じる新たな問題を図6(A)及び図6(C)を参照して、図5(D)の領域6bに生じる新たな問題を図6(B)及び図6(D)を参照して、夫々説明する。
図5(D)の領域6aでは、図6(A)に示す如く、第2回路基板FPC1の端部に形成された長さ(y軸方向の寸法)がY[TERa]の接続端子d(f)が、接続領域CNA1において、長さ(y軸方向の寸法)がYb(CNA)の第1回路基板PCB1の端子d(p)に接続される位置はy軸の正方向(表示パネルPNLとは反対方向)に偏る。従って、第1回路基板PCB1の端子d(p)の表示パネルPNL側は、接続端子d(f)に接続されないが、第2回路基板FPC1で覆われる。しかしながら、第2回路基板FPC1の端部を第1回路基板PCB1の接続領域CNA1に接続する工程において、その雰囲気中に漂う導電性の粒子PARが第1回路基板PCB1の端子d(p)の表示パネルPNL側に付着し、第2回路基板FPC1の熱圧着により第1回路基板PCB1の隣接する一対の端子d(p)の間に押さえ込まれる(図6(C)参照)。このため、当該一対の端子d(p)は導電性の粒子PARにより導通される。また、図1の如く組み立てられた表示装置を保持する金属製の部材から生じる塵や、この表示装置が利用される雰囲気に含まれる金属等の微粒子が導電性の粒子PARとして付着することもある。
一方、図5(D)の領域6bでは、図6(B)に示す如く、第2回路基板FPC1の端部に形成された長さY[TERa]の接続端子d(f)が、接続領域CNA1において、長さYb(CNA)の第1回路基板PCB1の端子d(p)に接続される位置はy軸の負方向(表示パネルPNL寄り)に偏る。従って、第1回路基板PCB1の端子d(p)の表示パネルPNLとは反対側の部分(図6(B)にて斜線パターンが施された部分)は、第2回路基板FPC1に覆われることなく露出する。従って、第2回路基板FPC1の端部を第1回路基板PCB1の接続領域CNA1に接続する工程や、表示装置を図1に示す如く完成させた後に第1回路基板PCB1を金属製のケース(又は「枠」)に収納する工程において、雰囲気中に漂う導電性の粒子PARが第1回路基板PCB1の端子d(p)の第2回路基板FPC1により覆われない部分に付着し(図6(D)参照)、第1回路基板PCB1の隣接する一対の端子d(p)を電気的に短絡する。
以上に述べた導電性の粒子PARによる短絡は、表示装置の組立工程のみならず、これが製品として出荷された後にも生じるため、第1回路基板PCB1の接続領域CNA1の設計には、導電性の粒子PARの予期できない付着に備えた配慮が必要となる。このような状況に鑑み、本発明者は以下に記す新規な第1回路基板PCB1を試作し、導電性の粒子PARが第1回路基板PCB1の接続領域CNA1に付着しても、上述した端子d(p)間の短絡の問題を解決した。
図7(A)には、本発明による表示装置を特徴付ける新規な第1回路基板PCB1の接続領域CNA1の平面構造が、図6(A)や図6(B)に倣って模式的に描かれている。図7(A)において、長さLpは、上述した図5(A)の第1回路基板PCB1に形成された接続領域CNA1の幅に相当する。図7(A)において、上述した図5(C)の第1回路基板PCB1における接続領域CNA1の表示パネルPNL側(y軸の負方向)への延伸長さはLp1に、表示パネルPNLとは反対側(y軸の正方向)への延伸長さはLp2に、夫々相当する。従って、図5(C)及び図6(A)乃至図6(D)に示されるYb(CNA)は、Lp,Lp1,及びLp2の総和となる。図7(A)には、第1回路基板PCB1の端子となる導体層d(p)の輪郭が、接続領域CNA1にて実線で、絶縁膜INS(p)に覆われた領域にて破線で夫々示される。また、接続領域CNA1の両端における導体層d(p)の幅(x軸方向の寸法)Wp1,Wp2は、この両端に挟まれた部分(例えば、接続領域CNA1の中央部)の幅Wpに比べて狭められている。従って、接続領域CNA1の両端にて導体層d(p)の隣接する一対を離す間隔Sp’,Sp”は、この両端の間の部分(例えば、接続領域CNA1の中央部)で当該一対の導体層d(p)を離す間隔Spより広い。従って、図6(A)や図6(B)の接続領域CNA1に示される導体層d(p)に比べて、図7(A)に接続領域CNA1に示される導体層d(p)は、そのy軸の正方向に向けて、幅の異なる第1部分、第2部分、及び第3部分が順次形成されていることに特徴付けられる。導体層d(p)における第1部分の幅Wp1、第2部分の幅Wp、及び第3部分の幅Wp2は、Wp>Wp1,及びWp>Wp2なる関係を満たす。隣り合う一対の導体層d(p)に着眼すれば、これらの第1部分がx軸方向に離される間隔(距離)Sp’、これらの第2部分がx軸方向に離される間隔(距離)Sp、及びこれらの第3部分がx軸方向に離される間隔Sp”は、Sp<Sp’,及びSp<Sp”なる関係を満たす。
先に例示した試作品に対して、本実施例に鑑み試作した第1回路基板PCB1では、上記第1部分の幅Wp1及び上記第3部分の幅Wp2を0.25mmとし、上記第2部分の幅Wpを0.5mmとした。隣り合う一対の導体層d(p)の上記第1部分を隔てる間隔Sp’及び上記第3部分を隔てる間隔Sp”は0.75mmであり、上記第2部分を隔てる間隔Spは0.5mmである。Lp1,Lp,及びLp2の長さは、先述の試作品と同様に0.4mm,1.2mm,0.4mmとしたが、第2部分の長さ(y軸方向の寸法)はLpより短くした。従って、図7(A)の断面構造を示す図7(B)において、第1部分の長さYe1,第2部分の長さYc,及び第3部分の長さYe2は、Ye1>Lp1,Yc<Lp,Ye2>Lp2,Ye1>Yc,及びYe2>Ycの関係を満たす。また、接続領域CNA1の端部から絶縁膜INS(p)に覆われて延びる導体層d(p)の幅は、図7(A)に示す如く、接続領域CNA1の端部に形成された導体層d(p)の幅(例えば、Wp2)より広くしてもよい(例えば、幅Wpに広げる)。
一方、本実施例の第1回路基板PCB1に形成された端子に接続される第2回路基板の接続端子d(f)の輪郭は、図7(A)に示された4本の端子d(p)の内側2本に重ねて描かれた破線で示され、その端からy軸沿いに延びた長さY[TERa]の部分が接続端子として第1回路基板PCB1の端子d(p)に接続される。また、図7(A)に示された4本の端子d(p)の左端の1本には、y軸の正方向へ最も大きくずれて接続される第2回路基板の接続端子の輪郭が一点鎖線の枠d(f)’で、y軸の負方向へ最も大きくずれて接続される第2回路基板の接続端子の輪郭が二点鎖線の枠d(f)”で、夫々示される。これらの接続端子の輪郭d(f)’,d(f)”は、第1回路基板PCB1の端子d(p)に実際に接続される部分のみを示す。図7(A)に示された4本の端子d(p)の内側2本(その各々の長さLpの部分)に接続される破線で示された接続端子に対し、輪郭d(f)’で示された第2回路基板の接続端子はy軸の正方向に向けて距離TER(+y)だけずれ、輪郭d(f)”で示された第2回路基板の接続端子はy軸の負方向に向けて距離TER(−y)だけずれる。
本実施例に応じて試作された上記第1回路基板PCB1の端子に接続される第2回路基板の接続端子の幅Wfは0.5mmであり、隣り合う一対の接続端子をx軸方向に離す距離(間隔)Sfは0.5mmである。図7(A)に示される第2回路基板の接続端子の長さ(y軸方向の寸法)Y[TERa]は1.2mmであり、第1回路基板PCB1に形成された端子d(p)の当該第1回路基板PCB1の設計にて意図された部分(長さLpに相当する部分,以下、設計領域とも呼ぶ)に接続されている。従って、第2回路基板の接続端子との接続がy軸の正方向にずれたときに対応した長さLp1の延長部分及びy軸の負方向にずれたときに対応した長さLp2の延長部分には、図6(A)や図6(B)に示される導電性粒子PARが付着する可能性を孕む。しかしながら、図7(A)に破線で示した導電性粒子PARに対し、夫々の延長部分にて隣り合う一対の端子d(p)をx軸方向に離す距離Sp’,Sp”が長さLpの部分のそれ(Sp)に比べて大きいため、一対の端子d(p)の一方に接触した導電性粒子PARはその他方に接触できない。また、第1回路基板PCB1の端子に付着し得る導電性粒子PARの大きさには現実的に上限があるため、第1回路基板PCB1の端子d(p)の一対を隔てる距離を夫々の延長部分にて大きくすることで、これらの間に短絡が生じる確率は顕著に下がる。
本実施例では、図7(A)に示す如く、第1回路基板PCB1の接続領域CNA1に並設される端子d(p)の幅は、その設計領域においても狭められる。従って、第2回路基板の接続端子が設計者の意図どおりに設計領域にて端子d(p)に接続された場合、これらの間における電気抵抗が高くなることが予想される。しかしながら、図7(B)に示す如く、y軸方向の長さがY[TERa]の接続端子d(f)(導体層の一部)は、y軸方向の長さがLpの設計領域を中心にy軸の正方向及びy軸の負方向のいずれかにずれる。従って、y軸の正方向へのずれ量TER(+y)やy軸の負方向へのずれ量TER(−y)がLpの半分以下である場合、設計領域に形成される端子d(p)の幅が広い部分(上記第2部分)の長さYcをLpより小さくすると、y軸の正方向にずれた接続端子d(f)及びy軸の負方向にずれた接続端子d(f)のいずれも当該端子d(p)の第2部分に接続される。このため、本実施例の第1回路基板PCB1が図5(D)に示す如く反っても、これに形成された端子d(p)と第2回路基板の接続端子d(f)との領域6a及び領域6bにおける電気的な接続条件と、これらの領域以外における端子d(p)の設計領域と第2回路基板の接続端子d(f)との電気的な接続状態とを揃えやすくなる。また、端子d(p)の第2部分がその設計領域内に収まることにより、接続端子d(f)がy軸の正方向及び負方向のいずれに大きくずれても、上述した第1回路基板PCB1の端子d(p)の間に短絡が生じる可能性はより低く抑えられる。
この効果を、本実施例に応じて試作された上記第1回路基板PCB1とこれに形成された端子(接続領域CNA)に接続される上記第2回路基板FPC1との接続を例にあげて説明すると、y軸方向に、長さLb=1.2mmの部分、その一端からy軸の負方向に延びる長さLp1=0.4mmの延長部分、及びその他端からy軸の正方向に延びる長さLp2=0.4mmの延長部分からなる端子d(p)は、これに接続される長さY[TERa]=1.2mmの接続端子d(f)がy軸の負方向に沿って最大TER(−y)=0.4mmだけずれることと、y軸の正方向に沿って最大TER(+y)=0.4mmだけずれることとを許容する。この場合を図7(A)を参照して説明すると、y軸の正方向に向けて最も大きくずれた(シフトした)第2回路基板の接続端子輪郭d(f)’及びy軸の負方向に向けて最も大きくずれた第2回路基板の接続端子d(f)”のいずれも端子d(p)の設計領域に0.8mm重なる。このため、当該設計領域にて、前者の接続端子d(f)’と後者の接続端子d(f)”とは互いに0.4mmの長さで重なる。従って、この端子d(p)の第2部分の長さYcを0.4mmとし、第1部分の長さYe1及び第3部分の長さYe2を夫々0.8mmとすれば、端子d(p)の設計領域に正確に接続される第2回路基板の接続端子d(f)における当該端子d(p)と当該接続端子d(f)との導通条件を、y軸方向に大きくずれて端子d(p)に接続される接続端子d(f)’や接続端子d(f)”におけるそれに合わせられる。本実施例の第1回路基板PCB1は、その端子d(p)に接続される第2回路基板の接続端子d(f)の位置がy軸の正方向及び負方向の各々に同じ程度でずれてもよいように設計されているが、第2回路基板の接続端子d(f)の位置がy軸の正方向及び負方向のいずれか一方に向けてずれ易い場合は、第1部分の長さYe1と第3部分の長さYe2とを違えることが望ましい。
なお、本実施例で説明した第1回路基板PCB1の端子d(p)の寸法を第2回路基板の接続端子d(f)の寸法と比較すると、端子d(p)の第2部分の長さYc(y軸方向の寸法)は接続端子d(f)の長さY[TERa]より小さくすることが望ましく、その幅(x軸方向の寸法)Wpは、隣り合う一対の接続端子d(f)をx軸方向に離間する距離(間隔)Sfに合わせ、誤差を含めて0.8Sf乃至1.2Sfの範囲に納めるとよい。また、隣り合う一対の第2部分をx軸方向に離間する距離(間隔)Spは、接続端子d(f)の幅Wfに合わせる。端子d2(p)の第1部分の幅Wp1及び第3部分の幅Wp2は、これを狭めたことにより拡がる隣り合う一対の第1部分をx軸方向に離す距離S’や隣り合う一対の第3部分をx軸方向に離す距離S”との釣り合いに応じて決めることが望ましい。、第1部分の幅Wp1はその隣り合う一対をx軸方向に離す距離S’の半分以下とし、第3部分の幅Wp2はその隣り合う一対をx軸方向に離す距離S”の半分以下とする。距離S’及び距離S”に好適な絶対値は、例えば0.5mm未満に抑えるとよい。第1回路基板PCB1の端子d(p)自体の長さ(換言すれば、接続領域CNA1の幅)Yb(CNA)は、比較例で述べたような目安で決め、例えば、第2回路基板FPC1の端部の幅(換言すれば、接続端子の長さ)Y[TERa]の1.2倍以上(更に望ましくは1.5倍以上)にするとよい。第1回路基板PCB1の端子d(p)に導電性粒子PARを余計に付着させないために、第1回路基板PCB1の端子d(p)の長さYb(CNA)はy軸方向に延ばし過ぎないことが望ましい。第1回路基板PCB1の端子d(p)の長さは、例えば、Y[TERa]の2倍以下に抑えるとよい。
以上に述べた本実施例における第1回路基板PCB1及び第2回路基板FPC1のその他の構造や材質は、背景技術の欄にて図2(A)乃至図2(C)を参照して説明したとおりである。第2回路基板FPC1は、TAB(Tape Automated Bonding)の手法により表示パネルの駆動素子IC1を搭載したTCP(Tape Carrier Package)やCOF(Chip On Film)として知られる実装構造を有する。また、第2回路基板FPC1は、絶縁性のベースフィルムBSF(f)、その主面(第2回路基板FPC1の主面ともなる)に形成された金属、合金、導電性酸化物等の導体膜からなる複数の配線d(f)、及びこの複数の配線d(f)を覆う絶縁膜INS(f)を含む。一方、第1回路基板PCB1は、絶縁性の基材BSF(p)、その主面(第1回路基板PCB1の主面ともなる)に形成された金属、合金、導電性酸化物等の導体膜からなる複数の配線d(p)、及びこの複数の配線d(p)を覆う絶縁膜INS(p)を含む。樹脂のみで成形される第2回路基板FPC1のベースフィルムBSF(f)に対して、第1回路基板PCB1の基材BSF(p)は樹脂に浸漬されたガラス繊維等により堅牢に成形するとよい。絶縁膜INS(p)は、第2回路基板FPC1の絶縁膜INS(f)と同様に樹脂や無機材料の薄膜で形成してもよいが、これらの材料より厚い膜を形成し易い半田レジストに代えてもよい。
図8(A)には、本発明による表示装置を特徴付ける新規な第1回路基板PCB1の接続領域CNA1の平面構造が、図7(A)に準じて模式的に描かれている。実施例1の第1回路基板PCB1に形成された端子d(p)が、これに接続される第2回路基板の接続端子d(f)の位置のy軸の正方向及び負方向のいずれにも同じ程度のずれを許容するように設計されているのに対し、本実施例の第1回路基板PCB1に設けられた端子d2(p)は、これに接続される第2回路基板の接続端子d(f)の位置がy軸の負方向のずれを優先させて設計されている。このため、図8(A)に示す端子d2(p)を実施例1にて定義した設計領域(長さLp)と2つの延長部分(長さLp1,Lp2)に分けると、これらの長さはLp>Lp1>Lp2の関係を満たす。接続端子d(f)がy軸の負方向にずれることを優先させるために、y軸の負方向に延びる延長部分(Lp1)がy軸の正方向に延びる延長部分(Lp2)より長く形成される。なお、本実施例の端子d2(p)と実施例1の端子端子d(p)との参照符号の相違に関しては後述する。
図8(A)に示す如く設計される本実施例の第1回路基板PCB1は、例えば図5(C)に示す如く成形される。この第1回路基板PCB1の両端及びその近傍に形成された端子d2(p)の設計領域に、アラインメント・マークALM1を基準にして、第2回路基板の接続端子d(f)を合わせて接続するとき、図8(A)に示す本実施例の端子d2(p)の形状は、第1回路基板PCB1の中央がy軸の正方向(表示パネルPNLの反対方向)に反ることに起因する問題を解決する。この問題とは、実施例1でも述べた、隣り合う端子d2(p)間の短絡と、第1回路基板PCB1(端子d2(p))と第2回路基板(接続端子d(f))との電気的な接続条件のx軸沿いに生じるばらつきである。見方を変えれば、本実施例の第1回路基板PCB1の中心に形成された端子d2(p)の設計領域に第2回路基板の接続端子d(f)を合わせる場合、図8(A)に示す本実施例の端子d2(p)の形状は、第1回路基板PCB1の中央がy軸の負方向(表示パネルPNL向き)に反ることに起因する上述の諸問題を解決する。
本実施例においても、実施例1と同様に、これに鑑み、以下に如き第1回路基板PCB1を試作した。この試作品において、上述のLp1,Lp,及びLp2の長さは、夫々0.5mm,1.2mm,0.2mmとなる。また、端子d2(p)を、図8(B)に示す如く、y軸沿いに実施例1と同様に定義される第1部分(長さYe1),第2部分(長さYc),及び第3部分(長さYe2)に分けると、夫々の長さは0.5mm,1.0mm,0.4mmになる。換言すれば、長さYe1,Yc,及びYe2は、Yc>Ye1>Ye2,Ye1=Lp1,Yc<Lp,及びYe2>Lp2の関係を満たす。端子d2(p)における第1部分の幅Wp1及び第3部分の幅Wp2は0.25mmであり、第2部分の幅Wpは0.5mmである。隣り合う一対の導体層d2(p)の第1部分を隔てる間隔Sp’及び第3部分を隔てる間隔Sp”は0.75mmであり、第2部分を隔てる間隔Spは0.5mmである。また、この試作された第1回路基板PCB1に接続される第2回路基板には、実施例1にて用いたものと同様に、幅Wfが0.5mmの接続端子d(f)が0.5mmの間隔Sfでx軸方向に並設される。この接続端子は、第2回路基板に形成された導体層d(f)の端を、1.2mmの長さ(y軸方向の寸法)Y[TERa]で絶縁膜INS(f)から露出させて形成される。
本実施例の第1回路基板PCB1では、図8(B)に示す如く、基材BSF(p)の主面に導体層d2(p)からなる端子が形成され、この基材BSF(p)の裏面(当該主面とは反対側に位置する他の主面)に導体層d(p)からなる回路が形成される。この2つの導体層d2(p),d(p)は、基材BSF(p)を貫通するスルーホールTHにて電気的に接続される。図8(A)において、導体層d(p)及びスルーホールTHは細い破線で示される。スルーホールTHは、幅の広い第2部分にて端子d2(p)に接続されるとよい。図8(A)及び図8(B)に示される第1回路基板PCB1では、端子となる導体層d2(p)とこれから第1回路基板PCB1内に延びる配線をなす導体層d(p)とが別の層(Level)に形成されるため、導体層d2(p)は、実施例1の導体層d(p)如く接続領域CNA1の外側へ延びない。しかし、本実施例の第1回路基板PCB1が、実施例1で例示した第1回路基板PCB1と同様な断面構造をもつ場合、図7(A)に示される接続領域CNA1内の導体層d(p)の輪郭を図8(A)に示す端子d2(p)のそれに倣って成形される。また、接続領域CNA1の外側へ延びる導体層d(p)の幅は実施例1と同様に端子の第1部分又は第3部分より広くしても良い。
一方、本実施例の第1回路基板PCB1に形成された端子に接続される第2回路基板の接続端子d(f)の輪郭は、図8(A)に示された4本の端子d2(p)の内側2本に重ねて描かれた破線で示され、その端からy軸沿いに延びた長さY[TERa]の部分が接続端子として、端子d2(p)の設計領域(長さLpの部分)に接続される。上述のとおり、本実施例の第1回路基板PCB1は、端子d2(p)に接続される第2回路基板の接続端子d(f)の位置がy軸の負方向にずれ易いことを考慮して設計される。従って、y軸の負方向に最も大きくずれて図8(A)の左端の端子d2(p)に接続される第2回路基板の接続端子の輪郭を、二点鎖線の枠d(f)”で示す。この輪郭d(f)”は、第2回路基板の導体層d(f)の端子d2(p)に実際に接続される部分のみを示し、その位置は端子d2(p)の設計領域からy軸の負方向に距離TER(−y)だけずれている。
このような技術的背景で設計される本実施例の第1回路基板PCB1は、図8(A)に示す如く、端子d2(p)の第2部分の第1部分に接する端が、当該端子d2(p)の設計領域の端(y軸の負側,所謂表示パネルPNL寄り)と重なる。換言すれば、y軸の負側に形成された延長部分の長さLp1は第1部分の長さYe1に等しい。このため、実施例1に比べて端子d2(p)の第2部分を長く形成でき、端子d2(p)と接続端子d(f)との接続抵抗を低減できる。また、図8(A)の内側2本の端子d2(p)の第2部分と接続端子d(f)の長さY[TERa]の部分の輪郭(太い破線)との重なりと、左端に示す端子d2(p)の第2部分と接続端子の輪郭d(f)”(二点鎖線)との重なりとの比較から明らかなように、端子d2(p)と接続端子d(f)との電気的な接続条件は、第1回路基板PCB1のx軸方向に生じる接続端子d(f)と端子d2(p)設計領域との位置合わせの相違の影響を受けることなく、一定に保たれる。また、端子d2(p)の第2部分が延びただけ第1部分は短くなるも、この第1部分及び第3部分が形成されたことにより端子d2(p)間の短絡が防がれることは、実施例1で述べたとおりである。
以上の説明からすると、本実施例の第1回路基板PCB1に形成された端子d2(p)の第1部分及び第3部分は必要以上に長く形成されるように見える。しかしながら、接続端子d(f)の不測のずれ(y軸の正方向も含む)を考慮すると、このように端子d2(p)の第1部分及び第3部分を冗長に形成することが望ましい。また、斯様な冗長部分は、上述した第1部分及び第3部分の定義のとおり、第2部分より幅を狭めて、その隣り合う一対をx軸方向により広く離すことが望ましい。
なお、本実施例においても実施例1と同様に、端子d2(p)の第2部分の長さYcを接続端子d(f)の長さY[TERa]より小さくすることが望ましく、その幅Wpは、接続端子d(f)の幅Wfに合わせ、その幅(x軸方向の寸法)Wpは、隣り合う一対の接続端子d(f)をx軸方向に離間する距離(間隔)Sfに合わせ、誤差を含めて0.8Sf乃至1.2Sfの範囲に納めるとよい。また、隣り合う一対の第2部分をx軸方向に離間する距離(間隔)Spは、接続端子d(f)の幅Wfに合わせる。端子d2(p)の第1部分の幅Wp1及び第3部分の幅Wp2は、これを狭めたことにより拡がる隣り合う一対の第1部分をx軸方向に離す距離S’や隣り合う一対の第3部分をx軸方向に離す距離S”との釣り合いに応じて決めることが望ましい。例えば、第1部分の幅Wp1はその隣り合う一対をx軸方向に離す距離S’の半分以下とし、第3部分の幅Wp2はその隣り合う一対をx軸方向に離す距離S”の半分以下とする。距離S’及び距離S”に好適な絶対値は、例えば0.5mm未満に抑えるとよい。第1回路基板PCB1の端子d(p)自体の長さ(換言すれば、接続領域CNA1の幅)Yb(CNA)は、比較例で述べたような目安で決め、例えば、第2回路基板FPC1の端部の幅(換言すれば、接続端子の長さ)Y[TERa]の1.2倍以上(更に望ましくは1.5倍以上)にするとよい。また、第1回路基板PCB1の端子d(p)に導電性粒子PARを余計に付着させないために、第1回路基板PCB1の端子d(p)の長さは、例えば、Y[TERa]の2倍以下に抑えるとよい。
本実施例で説明した第1回路基板PCB1は、絶縁性の基材BSF(p)は、樹脂のみで成形してもよいが、樹脂に浸漬されたガラス繊維等により第2回路基板FPC1のベースフィルムBSF(f)より堅牢に成形してもよい。導体層d(p),d2(p)は、例えば金属、合金、又は導電性酸化物で形成される。絶縁膜INS(p)は、第2回路基板FPC1の絶縁膜INS(f)と同様に樹脂や無機材料の薄膜で形成してもよいが、これらの材料より厚い膜を形成し易い半田レジストに代えてもよい。第1回路基板PCB1に形成された複数の端子d2(p)と第2回路基板FPC1の接続端子d(f)とは、異方性導電膜ACFにより電気的に接続される。
本実施例では、実施例1及び実施例2で例示した第1回路基板PCB1の全体の形状及びこれが適用される表示装置の構造について述べる。
図9(A)に示された表示装置は、表示パネルPNLの基板SUB1に多結晶シリコン又は擬似単結晶シリコンで垂直駆動回路VDR(例えば、アクティブ駆動における走査信号出力回路、パッシブ駆動におけるセグメント信号出力回路)及び水平駆動回路HDR(例えば、アクティブ駆動における画像信号出力回路、パッシブ駆動におけるセグメント信号出力回路)が形成される。このため、第2回路基板FPC1は図1等に示されたそれと異なり、駆動素子IC1が搭載されない単なるコネクタ(Connector)として用いられる。また、第1回路基板PCB1は、表示制御回路Tconが搭載された図1に示す制御回路基板CTBの如き、インタフェース回路基板として用いられる。
第1回路基板PCB1の接続領域CNAには、x軸方向に延びる一枚の第2回路基板FPC1の端部が接続されるが、第1回路基板PCB1が図9(B)に示す如く、x軸方向に長く延びて成形されるため、その領域6a,6bにおいては、比較例で説明したような問題が生じる。従って、複数の第2回路基板FPC1を一体化して、x軸方向に長く延びた第1回路基板PCB1に接続したときも、第1回路基板PCB1の端子を実施例1や実施例2に示す如く形成するとよい。
また、図9(B)に示す第1回路基板PCB1は、x軸方向の最大寸法Pmax(x)がy軸方向の最大寸法Pmax(y)より大きく、x軸方向にPext(x)及びy軸方向にPext(y)だけ延びた延伸部が形成される。第1回路基板PCB1において、この延伸部は上述の如く反り易い。従って、その上述の最大寸法がPmax(x)≦Pmax(y)の関係を満たす第1回路基板PCB1でも、Pext(x)>Pext(y)なる条件を満たし且つ接続部CNAが形成される延伸部を有する場合は、その接続部CNAに並設される複数の端子の形状を実施例1や実施例2に示す如く形成するとよい。
なお、図9(A)において、破線の枠で囲まれた領域PIXは、表示パネルの主面に二次元的に配置された複数の画素領域の一つを示す。各々の画素領域PIXには、画像表示に直接寄与する画素回路PX(容量で示されているが、EL表示装置ではダイオードに代えてもよい)と、この画素回路の制御に係る制御回路SW(例えば、スイッチング素子)が形成される。図示された画素領域PIXは、アクティブ駆動される表示装置に合わせて示されるが、パッシブ駆動される表示装置においては画素領域PIXから制御回路SWが取り除かれる。
本発明の背景技術となる表示装置(液晶表示装置)の表示パネル周辺の構造を模式的に説明する平面図である。
図1に示された表示装置に用いられる第1回路基板PCB1と第2回路基板FPC1の接続形態を示す拡大図であり、(A)は接続部分の平面図、(B)及び(C)は接続部分の断面構造を夫々示す。
図1及び図2(A)乃至2(C)に示された第1回路基板PCB1に生じる「反り」の問題を説明する平面図である。
(A)は図1に示された表示装置において、第1回路基板PCB1が図3(B)に示す如く反ったときを示す平面図であり、(B)はこのときの第1回路基板PCB1と第2回路基板FPC1との接続部分を示す断面図である。
(A)は従来の第1回路基板PCB1をその接続領域CNA1に接続された第2回路基板FPC1とともに示す平面図、(B)は(A)に示す第1回路基板PCB1の中心がy軸の負方向に沿った状態を示す平面図、(C)は本発明者が検討した比較例における第1回路基板PCB1をその接続領域CNA1に接続された第2回路基板FPC1とともに示す平面図、及び(D)は(C)に示す第1回路基板PCB1の中心がy軸の負方向に沿った状態を示す平面図である。
(A)は図5(D)の領域6aに生じる端子d(p)間の短絡を説明する平面図、(B)は図5(D)の領域6bに生じる端子d(p)間の短絡を説明する平面図、(C)は(A)で説明される端子d(p)間の短絡箇所を示す断面図、及び(D)は(B)で説明される端子d(p)間の短絡箇所を示す断面図である。
(A)は本発明の実施例1の表示装置における第1回路基板PCB1と第2回路基板FPC1の接続形態を模式的に且つ拡大して示す平面図であり、(B)は(A)に示された第1回路基板PCB1と第2回路基板FPC1との接続部分を示す断面図である。
(A)は本発明の実施例2の表示装置における第1回路基板PCB1と第2回路基板FPC1の接続形態を模式的に且つ拡大して示す平面図であり、(B)は(A)に示された第1回路基板PCB1と第2回路基板FPC1との接続部分を示す断面図である。
(A)は本発明の実施例3の表示装置における表示パネルとその周辺の構造を模式的に説明する平面図であり、(B)は(A)に示される表示装置に用いられた第1回路基板PCB1の形状を説明する平面図である。
符号の説明
PNL・・・・表示パネル、PCB1, PCB2・・・・第1回路基板、FPC1, FPC2・・・・第2回路基板、CNA1,CNA2・・・・第1回路基板の接続領域、TERa、TERb・・・・第2回路基板の端部(接続端子)。