JP4975649B2 - 表示装置 - Google Patents

表示装置 Download PDF

Info

Publication number
JP4975649B2
JP4975649B2 JP2008000063A JP2008000063A JP4975649B2 JP 4975649 B2 JP4975649 B2 JP 4975649B2 JP 2008000063 A JP2008000063 A JP 2008000063A JP 2008000063 A JP2008000063 A JP 2008000063A JP 4975649 B2 JP4975649 B2 JP 4975649B2
Authority
JP
Japan
Prior art keywords
circuit board
circuit
liquid crystal
drain
signal line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008000063A
Other languages
English (en)
Other versions
JP2008116982A (ja
Inventor
康之 三島
俊輔 森下
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Liquid Crystal Display Co Ltd
Original Assignee
Panasonic Liquid Crystal Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Liquid Crystal Display Co Ltd filed Critical Panasonic Liquid Crystal Display Co Ltd
Priority to JP2008000063A priority Critical patent/JP4975649B2/ja
Publication of JP2008116982A publication Critical patent/JP2008116982A/ja
Application granted granted Critical
Publication of JP4975649B2 publication Critical patent/JP4975649B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Liquid Crystal (AREA)
  • Combinations Of Printed Boards (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Description

本発明は液晶表示装置に係り、特に、アクティブ・マトリックス型の液晶表示装置に関する。
アクティブ・マトリックス型の液晶表示装置は、その液晶表示パネルの各画素毎にたとえば薄膜トランジスタ(TFT)からなるスイッチング素子が組み込まれている構成に特徴を有する。
すなわち、液晶を介して互いに対向配置される透明基板を外囲器とし、該液晶の広がり方向に形成された各画素は、一方の透明基板の液晶側の面に形成された隣接する走査信号線および隣接する映像信号線によって囲まれた部分に構成され、一方の走査信号線から走査信号の供給によって駆動されるスイッチング素子と、このスイッチング素子を介して一方の映像信号線から供給される映像信号が印加される画素電極とが備えられている。
このことから、各走査信号線の一端からは走査用の駆動回路からの信号が入力されるようになっているとともに、各映像信号線の一端からは映像信号用の駆動回路からの信号が入力されるようになっている。そして、これら各駆動回路は一方の透明基板の周辺に搭載されるようになっている。
また、これら各駆動回路には、たとえばプリント基板に搭載されたコントロール回路等からの信号が入力されるようになっているが、それら信号の伝達は該プリント基板と液晶表示パネルの一方の透明基板(各駆動回路が搭載された側の透明基板)との間に接続されたフレキシブル配線基板によって行われているものがある。
特開平10−222086号公報
しかしながら、このように構成された液晶表示装置は、それが大型化される傾向にあるのにともない、液晶表示パネルの一方の透明基板に対するフレキシブル配線基板の接続不良が往々にして発生することが指摘されるに到った。
すなわち、一方の透明基板とフレキシブル配線基板はそれらに形成された対応する配線端子同士が互いに対向して接続される構成となっているが、フレキシブル配線基板の熱による膨張によって、その配線端子が一方の透明基板側の配線端子に対してずれてしまうことが確認された。
そして、このずれは液晶表示装置(正確には、液晶表示パネル)の大型化に比例して大きくなることから、その対策が必須となるに到った。
ここで、フレキシブル配線基板の熱による膨張の弊害は、該フレキシブル配線基板を液晶表示パネルの一方の透明基板に対する接続の際に発生するばかりでなく、接続の後においても発生することも判明している。
フレキシブル配線基板を良好に接続させた後でも、該フレキシブル配線基板の膨張によって該接続部が剥がれてしまうからである。
さらに、このように構成された液晶表示装置は、やはりそれが大型化される傾向にあるのに伴い、並設される映像信号線の並設方向の一方の側の映像信号線における映像信号に波形の歪みが生じ易いことが指摘されるに到っている。
すなわち、コントロール回路は、フレキシブル配線基板を介して、各駆動回路に信号を供給する構成となっているが、該コントロール回路に対して遠方にある映像信号線に伝達される映像信号は、その伝達の過程で接続されている他の駆動回路の影響によって波形の歪みが生じることが確認された。
本発明はこのような事情に基づいてなされたものであり、その目的は、液晶表示パネルの大型化にも拘らず、該液晶表示パネルの透明基板に対するフレキシブル配線基板の接続不良を防止できる液晶表示装置を提供することにある。
また、本発明の目的は、液晶表示パネルの大型化にも拘らず、並設される信号線の並設方向の一方の側の信号線における信号に波形の歪みが生じるのを防止できる液晶表示装置を提供することにある。
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、以下のとおりである。
手段1.
液晶を介して互いに対向配置される透明基板を外囲器とし、該液晶の広がり方向に複数の画素を有するものであって、
該画素に映像信号を供給する駆動回路と、この駆動回路の入力側にコントロール回路が搭載された基板側から信号を供給するフレキシブル配線基板とを備える液晶表示装置において、
フレキシブル配線基板は複数に分割されていることを特徴とするものである。
このように構成された液晶表示装置によれば、フレキシブル配線基板が熱によって膨張したとしても、その長さが従来よりも短くなっていることから、駆動回路との接続部において発生する熱応力を小さくすることができるようになる。
このため、液晶表示パネルの大型化にも拘らず、該液晶表示パネルの透明基板に対するフレキシブル配線基板の接続不良を防止できるようになる。
手段2.
上述した手段1の液晶表示装置において、コントロール回路は、その回路から各フレキシブル配線基板のそれぞれに信号を供給するように構成されていることを特徴とするものである。
このように構成された液晶表示装置によれば、各フレキシブル配線基板の接続部からそれぞれ最も遠い信号線およびその近傍の信号線までの距離が従来よりも短くなるため、該信号線に供給される信号の波形歪みの発生を防止できるようになる。
すなわち、フレキシブル配線基板の配線は、充放電を繰り返す回路が組み込まれている駆動回路によって容量が大きくなってしまうが、その駆動回路の数を上述した構成によって半減できることから、容量の大幅な減少を達成できるようになる。
したがって、液晶表示パネルの大型化にも拘らず、並設される信号線の並設方向の一方の側の信号線における信号に波形の歪みが生じるのを防止できるようになる。
以上説明したことから明らかなように、本発明による液晶表示装置によれば、液晶表示パネルの大型化にも拘らず、該液晶表示パネルの透明基板に対するフレキシブル配線基板の接続不良を防止することができるようになる。
また、液晶表示パネルの大型化にも拘らず、並設される信号線の並設方向の一方の側の信号線における信号に波形の歪みが生じるのを防止することができるようになる。
以下、本発明による液晶表示装置の実施例を図面を用いて説明をする。
実施例1.
〔全体構成〕
図1は、本発明による液晶表示装置の全体を示す概略構成図である。
この実施例では、広い視野角をもつものとして知られているいわゆる横電界方式を採用した液晶表示装置に本発明を適用させている。
まず、液晶表示パネル1があり、その液晶表示パネル1は、液晶を介して互いに対向配置された透明基板1A,1Bを外囲器としている。この場合、一方の透明基板(図中下側の基板:マトリックス基板1A)は他方の透明基板(図中上側の基板:カラーフィルタ基板1B)に対して若干大きく形成され、図中下側と右側の周辺端はほぼ面一に合わせて配置されている。
この結果、一方の透明基板1Aの図中左側の周辺および図中上側の周辺は他方の透明基板1Bに対して外方に延在されるようになっている。後に詳述するが、この部分はゲート駆動回路およびドレイン駆動回路が搭載される領域となっている。
各透明基板1A,1Bの重畳する領域にはマトリックス状に配置された画素2が構成され、この画素2は、図中x方向に延在されy方向に並設される走査信号線3とy方向に延在されx方向に並設される映像信号線4とで囲まれる領域に形成され、少なくとも、一方の走査信号線3から走査信号の供給によって駆動されるスイッチング素子TFTと、このスイッチング素子TFTを介して一方の映像信号線4から供給される映像信号が印加される画素電極とが備えられている。
ここでは、上述したように、各画素2は、いわゆる横電界方式を採用したもので、後に詳述するように、上記のスイッチング素子TFTおよび画素電極の他に、基準電極および付加容量素子が備えられるようになっている。
そして、各走査信号線3はその一端(図中左側の端部)が透明基板1B外にまで延在され、透明基板1Aに搭載されたゲート駆動回路(IC)5の出力端子に接続されるようになっている。
この場合、ゲート駆動回路5は複数設けられているとともに、前記走査信号線3は互いに隣接するもの同士でグループ化され、これら各グループ化された走査信号線3が近接する各ゲート駆動回路5にそれぞれ接続されるようになっている。
なお、この部分における詳細は、後に図4を用いてさらに説明をする。
また、同様に、各映像信号線4はその一端(図中上側の端部)が透明基板1B外にまで延在され、透明基板1Aに搭載されたドレイン駆動回路(IC)6の出力端子に接続されるようになっている。
この場合も、ドレイン駆動回路6は複数設けられているとともに、前記映像信号線4は互いに隣接するもの同士でグループ化され、これら各グループ化された映像信号線4が近接する各ドレイン駆動回路6にそれぞれ接続されるようになっている。
なお、この部分における詳細は、後に図6を用いてさらに説明をする。
一方、このようにゲート駆動回路5およびドレイン駆動回路6が搭載された液晶表示パネル1に近接して配置されるプリント基板10(コントロール基板10)があり、このプリント基板10には電源回路11等の他に、前記ゲート駆動回路5およびドレイン駆動回路6に入力信号を供給するためのコントロール回路12が搭載されている。
そして、このコントロール回路12からの信号はフレキシブル配線基板(ゲート回路基板15、ドレイン回路基板16A、ドレイン回路基板16B)を介してゲート駆動回路5およびドレイン駆動回路6に供給されるようになっている。
すなわち、ゲート駆動回路5側には、これら各ゲート駆動回路5の入力側の端子にそれぞれ対向して接続される端子を備えるフレキシブル配線基板(ゲート回路基板15)が配置されている。
そのゲート回路基板15は、その一部が前記コントロール基板10側に延在されて形成され、その延在部において、該コントロール基板10と接続部18を介して接続されている。
コントロール基板10に搭載されたコントロール回路12からの出力信号は、該コントロール基板10上の配線層、前記接続部18、さらにはゲート回路基板15上の配線層を介して各ゲート駆動回路5に入力されるようになっている。
また、ドレイン駆動回路6側には、これら各ドレイン駆動回路6の入力側の端子にそれぞれ対向して接続される端子を備えるドレイン回路基板16A,16Bが配置されている。
このドレイン回路基板16A,16Bは、その一部が前記コントロール基板10側に延在されて形成され、その延在部において、該コントロール基板10と接続部19A,19Bを介して接続されている。
コントロール基板10に搭載されたコントロール回路12からの出力信号は、該コントロール基板10上の配線層、前記接続部19A,19B、さらにはドレイン回路基板16A,16B上の配線層を介して各ドイレン駆動回路16A,16Bに入力されるようになっている。
ここで、この実施例において特徴をなすのは、ドレイン駆動回路6側のドレイン回路基板16A,16Bは、図示のように、2個に分割されて設けられていることにある。
このようにした理由は、液晶表示パネル1の大型化にともなって、ドレイン回路基板の図中x方向への長さの増大による熱膨張による弊害を防止するためである。
すなわち、ドレイン回路基板の液晶表示パネル1への接続を行う前において、熱によってドレイン回路基板が膨張していた場合、このドレイン回路基板と液晶表示パネル1との充分な電気的接続が図れなくなる。
ドレイン回路基板および液晶表示パネル1にはそれぞれ互いに対向するようにして配置される配線端子が設けられ、これら各配線端子の導電体を介した接続によってなされるため、ドイレン回路基板側において大きな熱膨張(透明基板のそれと比較して)があった場合に、接続されるべき各配線端子にずれが発生してしまうからである。
また、ドレイン回路基板の液晶表示パネル1への接続を行った後において、たとえ上述した弊害がなく充分な電気的接続が図れたとしても、その後のドレイン回路基板の熱による膨張によって、接続された各配線端子の間に応力が発生し、それらの接続が剥がれてしまうからである。
このため、この実施例のようにフレキシブル配線基板を2つに分割することによって、それぞれのフレキシブル配線基板16A,16Bの熱による膨張を少なくすることができ、上述した弊害の発生を緩和させることができるようになる。
このことから、フレキシブル配線基板は必ずしも2つに分割することに限定されることはないのはいうまでもない。それ以上にすることによって上述した弊害に対する効果はさらに大きくなるからである。
また、ドレイン回路基板は、その駆動回路に接続される側において、少なくともその反対側より熱による膨張が少なくなる手段が施されるようにしてもよいことはもちろんである。
たとえば、図2に示すように、ドレイン回路基板の駆動回路に接続される側において、該ドレイン回路基板の長手方向に直交する方向にスリット20を設けるようにしてもよい。
この場合、ドレイン回路基板は、上述した実施例のように分割されていないが、分割されている場合と同様な効果を得ることができるからである。
また、実施例のように、たとえば2つに分割されたドレイン回路基板16A,16Bは、それぞれコントロール基板10との接続部19A,19Bが形成され、これら接続部19A,19Bは、ドレイン回路基板16A,16Bに対するコントロール基板10の機械的および電気的な接続を図っている。
そして、コントロール基板10上のコントロール回路12からの出力は、図1の点線A,Bで示すように、ドレイン回路基板16Aの接続部19A、およびドレイン回路基板16Bの接続部19Bをそれぞれ介して、対応するドレイン駆動回路6に入力されている。
このように構成した場合、各ドレイン回路基板16A,16Bの接続部19A,19Bからそれぞれ最も遠い映像信号線4およびその近傍の映像信号線4までの距離が従来よりも短くなるため、該映像信号線4に供給される映像信号の波形歪みの発生を防止することができるようになる。
すなわち、ドレイン回路基板16A,16Bの配線は、充放電を繰り返す回路が組み込まれているドレイン駆動回路6によって容量が大きくなってしまうが、そのドレイン駆動回路6の数を上述した構成によって半減させることにより、容量の大幅な減少を達成できるようになるからである。
そして、図1に示すように、コントロール基板10には、映像信号源22からケーブル23によってインターフェース基板24を介して映像信号が供給され、該コントロール基板10に搭載されたコントロール回路12に入力されるようになっている。
なお、この図では、液晶表示パネル1、ゲート回路基板15、ドイレン回路基板16A,16B、およびコントロール基板10がほぼ同一平面内に位置づけられるように描かれているが、実際には該コントロール基板10はゲート回路基板15、ドイレン回路基板16A,16Bの部分で屈曲されて液晶表示パネル1に対してほぼ直角になるように位置づけられるようになっている。
いわゆる額縁の面積を小さくさせる趣旨からである。ここで、額縁とは、液晶表示装置の外枠の輪郭と表示部の輪郭の間の領域をいい、この領域を小さくすることによって、外枠に対して表示部の面積を大きくできる効果を得ることができる。
〔画素の構成〕
図3は、前記画素2の詳細な構成を示す平面図を示している。
同図において、透明基板(マトリックス基板)1Aの主表面に、x方向に延在する走査信号線3と対向電圧信号線50とが形成されている。そして、これら各信号線3,50と後述のy方向に延在する映像信号線2とで囲まれる領域が画素領域として形成されることになる。
すなわち、この実施例では、走査信号線3との間に対向電圧信号線50が走行して形成され、その対向電圧信号線50を境にして±y方向のそれぞれに画素領域が形成されることになる。
このようにすることによって、y方向に並設される対向電圧信号線50は従来の約半分に減少させることができ、それによって閉められていた領域を画素領域側に分担させることができ、該画素領域の面積を大きくすることができるようになる。
各画素領域において、前記対向電圧信号線50にはそれと一体となってy方向に延在された対向電極50Aがたとえば3本当間隔に形成されている。これら各対向電極50Aは走査信号線3に接続されることなく近接して延在され、このうち両脇の2本は映像信号線3に隣接して配置され、残りの1本は中央に位置づけられている。
さらに、このように走査信号線3、対向電圧信号線50、および対向電極50Aが形成された透明基板1Aの主表面には、これら走査信号線3等をも被ってたとえばシリコン窒化膜からなる絶縁膜が形成されている。この絶縁膜は後述する映像信号線2に対しては走査信号線3および対向電圧信号線50との絶縁を図るための層間絶縁膜として、薄膜トランジスタTFTに対してはゲート絶縁膜として、蓄積容量Cstgに対しては誘電体膜として機能するようになっている。
この絶縁膜の表面には、まず、その薄膜トランジスタTFTの形成領域において半導体層51が形成されている。この半導体層51はたとえばアモルファスSiからなり、走査信号線3上において後述する映像信号線2に近接された部分に重畳されて形成されている。これにより、走査信号線3の一部が薄膜トランジスタTFTのゲート電極を兼ねた構成となっている。
そして、この絶縁膜の表面にはそのy方向に延在しかつx方向に並設される映像信号線2が形成されている。この映像信号線2は、薄膜トランジスタTFTを構成する前記半導体層51の表面の一部にまで延在されて形成されたドレイン電極2Aが一体となって備えられている。
さらに、画素領域における絶縁膜の表面には薄膜トランジスタTFTのソース電極53Aに接続された画素電極53が形成されている。この画素電極53は前記対向電極50Aのそれぞれの中央をy方向に延在して形成されている。すなわち、画素電極53の一端は前記薄膜トランジスタTFTのソース電極53Aを兼ね、そのままy方向に延在され、さらに対向電圧信号線50上をx方向に延在された後に、y方向に延在するコ字形状となっている。
ここで、画素電極53の対向電圧信号線50に重畳される部分は、該対向電圧信号線50との間に前記絶縁膜を誘電体膜とする蓄積容量Cstgを構成している。この蓄積容量Cstgによってたとえば薄膜トランジスタTFTがオフした際に画素電極53に映像情報を長く蓄積させる効果を奏するようにしている。
なお、前述した薄膜トランジスタTFTのドレイン電極2Aとソース電極53Aとの界面に相当する半導体層51の表面にはリン(P)がドープされて高濃度層となっており、これにより前記各電極におけるオーミックコンタクトを図っている。この場合、半導体層51の表面の全域には前記高濃度層が形成されており、前記各電極を形成した後に、該電極をマスクとして該電極形成領域以外の高濃度層をエッチングするようにして上記の構成とすることができる。
そして、このように薄膜トランジスタTFT、映像信号線2、画素電極53、および蓄積容量Cstgが形成された絶縁膜の上面にはたとえばシリコン窒化膜からなる保護膜が形成され、この保護膜の上面には配向膜が形成されて、液晶表示パネル1のいわゆる下側基板を構成している。
なお、図示していないが、いわゆる上側基板となる透明基板(カラーフィルタ基板)1Bの液晶側の部分には、各画素領域に相当する部分に開口部を有するブラックマトリックス(図3の符号54に相当する)が形成されている。
さらに、このブラックマトリックス54の画素領域に相当する部分に形成された開口部を被ってカラーフィルタが形成されている。このカラーフィルタはx方向に隣接する画素領域におけるそれとは異なった色を備えるとともに、それぞれブラックマトリックス54上において境界部を有するようになっている。
また、このようにブラックマトリックス、およびカラーフィルタが形成された面には樹脂膜等からなる平坦膜が形成され、この平坦膜の表面には配向膜が形成されている。
〔ゲート駆動回路周辺の構成〕
図4は、ゲート駆動回路およびその周辺の構成の詳細を示す図で、同図(a)は平面図で図1の点線で囲まれた枠Pの部分を示し、同図(b)は同図(a)のb−b線における断面図である。
同図において、透明基板(マトリックス基板)1Aの表面には、図中右側から走査信号線3が延在されている。これら各走査信号線3は互いに隣接するもの同士でグループ化され、これらグループ化された各走査信号線は互いに収束する方向に屈曲され、その先端部において端子が形成されている。
これら各端子は、ゲート駆動回路5の出力側の各電極(バンプ)に対応して設けられるもので、該各電極とピッチが同じになっている。
ゲート駆動回路5は半導体集積回路(IC)から構成され、その電極が形成された面を下にして(フェースダウン)透明基板1A上に搭載(フェースダウンボンデング)されている。
また、透明基板1A上にはゲート駆動回路5の入力側の各電極(バンプ)に接続される配線層が形成され、この配線層は透明基板の周辺端にまで延在されている。
この配線層の延在部は、ゲート回路基板15に形成された端子に接続される部分となっており、該端子とピッチが同じになっている。
上述したように、コントロール基板10上のコントロール回路12からの信号はこのゲート回路基板15に形成された配線を介して各ゲート駆動回路5に入力され、これら各ゲート駆動回路5の出力は各走査信号線3に供給されるようになっている。
図5は、ゲート回路基板15を介してゲート駆動回路5に入力される各信号(換言すれば、コントロール回路12から出力される各信号)と、各ゲート駆動回路5から各走査信号線3に供給される信号との関係を示している。
〔ドレイン駆動回路周辺の構成〕
図6は、ドレイン駆動回路およびその周辺の構成の詳細を示す図で、同図(a)は平面図で図1の点線で囲まれた枠Qの部分を示し、同図(b)は同図(a)のb−b線における断面図である。
同図から明らかとなるように、ゲート駆動回路5の周辺の構成とほぼ同じになっている。
ここで、ゲート駆動回路5の周辺の構成と異なる部分は、図1の構成で説明したように、図中x方向に並設されている各ドレイン駆動回路6のうち左半分の各ドレイン駆動回路6はドレイン回路基板16Aの側から信号が供給されるようになっており、右半分の各ドレイン駆動回路6はドレイン回路基板16Bの側から信号が供給されるようになっていることにある。
図7は、たとえば一方のドレイン回路基板16Aを介してドレイン駆動回路6に入力される各信号(換言すれば、コントロール回路12から出力される各信号)と、各ドレイン駆動回路6から各映像信号線4に供給される信号との関係を示している。
なお、図6はドレイン駆動回路6がx方向に並設されている状態で示しているのに対し、図7はドレイン駆動回路6がy方向に並設されている状態で示している。
〔フレキシブル配線基板〕
図8は、ゲート回路基板15、ドレイン回路基板16A、およびドレイン回路基板16Bの断面を示している。
同図から明らかなように、これら各回路基板15,16A,16Bは多層構造からなっている。
すなわち、各層は、ポリイミドフィルム60を基板としてCuからなる配線層61が形成され、その表面にはCuメッキ62がなされている。そして、これら各層は接着材63によって接着されることによって多層となっている。
そして、各層の配線層との接続は、それら配線層の重畳部において形成された貫通孔64に充填された導電材によってなされている。
この場合、液晶表示パネル1に接続される部分は、単層になっており、その端子にはAuメッキ65が施されている。
他の実施例
上述した実施例では、ドレイン駆動回路6の側に接続される2個のドレイン回路基板16A,16Bに、コントロール回路12からの出力がそれぞれ入力されるように構成されたものである。
それによって、映像信号線への映像信号の波形歪みの発生を抑制せしめるためである。
しかし、該ドレイン回路基板16A,16Bの熱膨張による弊害を防止する目的のみならば、このように構成することなく、コントロール回路12からの出力をドレイン回路基板16Aに入力させ、さらに、このドレイン回路基板16Aを介してドレイン回路基板16Bに入力させるように構成してもよい。
すなわち、ドレイン回路基板16A,16Bはそれぞれ分割された形態をとるのみで、これら各ドレイン回路基板16A,16Bの信号伝達経路は従来と同様となる構成とするものである。
上述した実施例では、ドレイン駆動回路6の側に接続される2個のドレイン回路基板16A,16Bは、コントロール基板10に接続されるそれぞれの接続部19A,19Bが、同じ方向(図中左側)に形成されたものである。
しかし、図9に示すように、ドレイン回路基板16A,16Bは、それら各接続部19A,19Bが互いに隣接するように配置するようにしてもよいことはいうまでもない。
そして、この場合、各接続部19A,19Bの間にコントロール回路12を配置させ、かつ、このコントロール回路12からの出力をそれぞれ前記各接続部19A,19Bを介してドレイン回路基板16A,16Bらに供給させることによって、該コントロール回路12から最も遠い位置にある映像信号線4までの距離を大幅に小さくさせることができるようになる。
このことは、該コントロール回路12から最も遠い位置にある映像信号線4およびその近傍の映像信号線4に供給される映像信号の波形歪みの発生を減少させることができるようになる。
上述した各実施例では、ドレイン駆動回路6側のドレイン回路基板16A,16Bの改良について説明したものである。しかし、ゲート駆動回路5側のゲート回路基板15にも本発明を適用できることはいうまでもない。
ゲート駆動回路5側のゲート回路基板15は、ドレイン駆動回路6側のドレイン回路基板16A,16Bと比較して、供給される信号が異なるのみで、機械的構成においては全く同じである。そして、液晶表示パネル1の大型化がさらに進み、液晶表示パネル1のゲート駆動回路5側の辺がさらに大きくなることによって、同様の問題が発生するからである。
上述した各実施例では、液晶表示装置としていわゆる横電界方式のものについて説明したものである。しかし、いわゆる縦電界方式のものについても適用できることはいうまでもない。
ここで、縦電界方式の液晶表示装置とは、液晶を介して互いに対向配置される透明基板の液晶側の面に、それぞれ透明な電極が形成され、これら各電極の間の電位差によって液晶に電界を発生させる構造のものをいう。
このような液晶表示装置であっても、その液晶表示パネルに搭載される駆動回路、フレキシブル配線基板、およびプリント基板等において同じ構成ならば、そのまま本発明を適用できるからである。
本発明による液晶表示装置の一実施例を示す全体構成図である。 本発明による液晶表示装置のドレイン回路基板の他の実施例を示す構成図である。 本発明による液晶表示装置の画素の一実施例を示す平面図である。 本発明による液晶表示装置のゲート駆動回路およびその周辺の一実施例を示す構成図である。 本発明による液晶表示装置のゲート駆動回路の入出力信号の関係を示す図である。 本発明による液晶表示装置のドレイン駆動回路およびその周辺の一実施例を示す構成図である。 本発明による液晶表示装置のドレイン駆動回路の入出力信号の関係を示す図である。 本発明による液晶表示装置に用いられるフレキシブル基板の構成を示す断面図である。 本発明による液晶表示装置の他の実施例を示す説明図である。
符号の説明
1…液晶表示パネル、2…画素、5…ゲート駆動回路、6…ドレイン駆動回路、10…コントロール基板、12…コントロール回路、15…ゲート回路基板、16A,16B……ドレイン回路基板。

Claims (3)

  1. 複数の画素と、該画素に映像信号を供給する映像信号線と、前記画素へ走査信号を供給する走査信号線とを備えたガラス基板と、
    コントロール回路が搭載されたプリント回路基板と、
    前記ガラス基板の一辺に沿って配置され、コントロール回路からの信号により駆動され前記映像信号線に映像信号を出力する複数の駆動回路と、
    前記ガラス基板の他の一辺に沿って配置され、前記走査信号線へ走査信号を供給するゲート駆動回路と、
    各々が前記プリント回路基板側に一部が延在した延在部を有し、各々が該延在部において前記プリント回路基板に接続され、各々が前記コントロール回路からの信号を複数の駆動回路に供給する第1の回路基板と第2の回路基板と、
    前記プリント回路基板と前記延在部との間に配置された接続部と、
    前記プリント回路基板に接続され、前記コントロール回路からの信号をゲート駆動回路に供給するゲート回路基板とを有し、
    前記延在部はフレキシブルプリント基板で構成され、
    前記接続部は互いに隣接して配置され、
    前記コントロール回路は前記隣接して配置された接続部の間に配置され、
    前記第1と第2の回路基板は前記ガラス基板の一辺に位置づけられ
    前記ゲート駆動回路には、前記プリント回路基板に形成された配線および、ゲート回路基板に形成された配線と、前記ガラス基板に形成された配線とを介して、前記コントロール回路から信号が供給され、
    前記ゲート回路基板に形成された配線は、隣合う前記ゲート駆動回路間を接続し、
    前記第1の回路基板と第2の回路基板との前記延在部が隣接して形成されることを特徴とする表示装置。
  2. 前記コントロール回路からの出力を、前記接続部を介してそれぞれの回路基板に供給することを特徴とする請求項1に記載の表示装置。
  3. 前記コントロール回路からの出力を、前記延在部を介してそれぞれの回路基板に供給することを特徴とする請求項2に記載の表示装置。
JP2008000063A 2008-01-04 2008-01-04 表示装置 Expired - Fee Related JP4975649B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008000063A JP4975649B2 (ja) 2008-01-04 2008-01-04 表示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008000063A JP4975649B2 (ja) 2008-01-04 2008-01-04 表示装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2005334489A Division JP2006146225A (ja) 2005-11-18 2005-11-18 表示装置

Publications (2)

Publication Number Publication Date
JP2008116982A JP2008116982A (ja) 2008-05-22
JP4975649B2 true JP4975649B2 (ja) 2012-07-11

Family

ID=39502866

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008000063A Expired - Fee Related JP4975649B2 (ja) 2008-01-04 2008-01-04 表示装置

Country Status (1)

Country Link
JP (1) JP4975649B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6528272B2 (ja) * 2015-04-22 2019-06-12 Tianma Japan株式会社 接続用基板および表示装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3288870B2 (ja) * 1994-10-21 2002-06-04 株式会社日立製作所 液晶表示装置
JP3593392B2 (ja) * 1995-09-27 2004-11-24 株式会社東芝 液晶表示装置
JPH10197841A (ja) * 1997-01-10 1998-07-31 Mitsubishi Electric Corp 液晶表示装置

Also Published As

Publication number Publication date
JP2008116982A (ja) 2008-05-22

Similar Documents

Publication Publication Date Title
JP3808224B2 (ja) 液晶表示装置
KR100682403B1 (ko) 표시장치
JP3696512B2 (ja) 表示素子駆動装置およびそれを用いた表示装置
US9240149B2 (en) Liquid crystal display device and method of fabricating the same
US7088323B2 (en) Liquid crystal display device and method for fabricating the same
KR100773651B1 (ko) 전기 광학 장치 및 전자기기
JPH0954333A (ja) 表示装置及びこれに使用されるicチップ
KR102362093B1 (ko) 표시 장치
US20090026462A1 (en) Wiring substrate and method of manufacturing same, and display device
KR20060017975A (ko) 테이프 배선 기판, 그 테이프 배선 기판을 포함하는반도체 칩 패키지 및 그 반도체 칩 패키지를 포함하는액정 표시 장치
JP2000019549A (ja) 液晶表示装置
JP2008064961A (ja) 配線構造、及び表示装置
JP2009098407A (ja) 表示装置
US8902394B2 (en) Display device comprising a flexible board including a first wiring portion that is narrower than a second wiring portion and wherein the second wiring portion does not overlap a terminal portion
JP4975649B2 (ja) 表示装置
JP2008241801A (ja) 電気光学装置用基板、この基板を用いた電気光学装置及びこの電気光学装置を搭載した電子機器。
JP2006146225A (ja) 表示装置
JP4788100B2 (ja) 電気光学装置用基板、電気光学装置および電子機器
JPH10133232A (ja) 液晶表示装置
JP2005301161A (ja) 表示装置
JP5257154B2 (ja) 電子装置、電気光学装置および基板の接続構造
KR101852998B1 (ko) 액정표시장치용 가요성 인쇄회로기판
JP2004118089A (ja) 液晶表示装置
KR101032941B1 (ko) 박막 트랜지스터 표시판
JP2004205550A (ja) 接続電極および画像表示装置

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100914

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101111

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110208

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20110218

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20110218

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110502

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20110512

A912 Removal of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20110603

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120315

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120411

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150420

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees