KR100682403B1 - 표시장치 - Google Patents

표시장치 Download PDF

Info

Publication number
KR100682403B1
KR100682403B1 KR1020040064694A KR20040064694A KR100682403B1 KR 100682403 B1 KR100682403 B1 KR 100682403B1 KR 1020040064694 A KR1020040064694 A KR 1020040064694A KR 20040064694 A KR20040064694 A KR 20040064694A KR 100682403 B1 KR100682403 B1 KR 100682403B1
Authority
KR
South Korea
Prior art keywords
bump
driving circuit
input
circuit chip
output
Prior art date
Application number
KR1020040064694A
Other languages
English (en)
Other versions
KR20050023121A (ko
Inventor
다케나카유이치
나카야마타카노리
Original Assignee
가부시키가이샤 히타치 디스프레이즈
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 히타치 디스프레이즈 filed Critical 가부시키가이샤 히타치 디스프레이즈
Publication of KR20050023121A publication Critical patent/KR20050023121A/ko
Application granted granted Critical
Publication of KR100682403B1 publication Critical patent/KR100682403B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13452—Conductors connecting driver circuitry and terminals of panels
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/1751—Function
    • H01L2224/17515—Bump connectors having different functions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83851—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester being an anisotropic conductive adhesive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)
  • Wire Bonding (AREA)

Abstract

표시장치의 절연기판상에 형성된 단자와 구동회로칩의 실장면에 형성된 범프와의 사이의 잔류응력에 따른 해당 구동회로칩의 해당 절연기판으로부터의 박리를 막고, 또한 이들 사이의 접속저항을 안정하게 하기 위해서, 본 발명은 구동회로칩의 범프의 하나에 대하여 보조범프를 해당 구동회로칩의 실장면의 해당 하나의 범프에 대하여 가장자리측에 설치하고, 또한 해당 보조범프를 해당 하나의 범프가 전기적으로 접속되는 표시장치의 절연기판상에 형성된 단자의 하나에 전기적으로 접속시킨다. 상기 보조범프에 의해 상기 하나의 범프는 상기 구동회로칩의 실장면의 가장자리로부터 멀어지기 때문에, 이것과 상기 하나의 단자와의 전기적인 접속은 상기 표시장치가 사용되는 분위기에 영향을 받지 않고, 거기에서 생기는 신호파형의 왜곡도 억지된다.
구동회로칩, 절연기판, 범프

Description

표시장치{DISPLAY DEVICE}
도1은 액정표시패널의 한쪽의 기판의 가장자리에 실장되는 본 실시예의 구동회로칩 주위의 배치 구조예를 모식적으로 설명하는 평면도이다.
도2A~도2D는 본 발명의 실시예1을 특징짓는 평면구조 및 단면구조를, 도1에서의 절연기판 주면에 탑재된 구동회로칩의 좌측을 부분적으로 확대해서 나타내는 평면도 및 단면도이다.
도3은 본 발명의 실시예2를 특징짓는 평면구조를, 도1에서의 절연기판 주면에 탑재된 구동회로칩의 좌측을 부분적으로 확대해서 나타내는 평면도이다.
도4는 본 발명의 실시예3을 특징짓는 평면구조를, 도1에서의 절연기판 주면에 탑재된 구동회로칩의 좌측을 부분적으로 확대해서 나타내는 평면도이다.
도5는 도1에 나타낸 구동회로칩의 우측 단변(短邊)에 대응하는 입출력 배선과 구동회로칩의 일실장예의 요부를 확대한 평면도이다.
도6은 도1에 나타낸 구동회로칩의 우측 단변에 대응하는 입출력 배선과 구동회로칩의 다른 실장예의 요부를 확대한 평면도이다.
도7은 본 발명을 액정표시장치에 적용한 경우의 절연기판으로의 구동회로칩을 포함하는 각 부재의 실장상태를 설명하는 요부 사시도이다.
도8은 액정표시장치의 등가회로 예를 나타내는 블록도이다.
도9는 액티브·매트릭스형의 액정표시장치에서의 구동회로의 구성예를 설명하는 블록도이다.
도10은 본 발명에 관한 추가범프를 구비한 구동회로칩을 실장한 액정표시패널의 평면도이다.
도11은 액정표시패널의 한쪽의 기판의 가장자리에 실장되는 구동회로칩 주위의 배치 구조예를 모식적으로 설명하는 평면도이다.
도12는 도11에 나타낸 구동회로 전원입력용 배선에 플렉시블 프린트기판을 실장한 상태를 나타내는 평면도이다.
도13은 실장한 구동회로칩의 압착면에서의 잔류응력의 설명도이다.
도14A 및 도14B는 본 발명의 실시예1의 일변형을 특징짓는 평면구조 및 단면구조를, 도1에서의 절연기판 주면에 탑재된 구동회로칩의 좌측을 부분적으로 확대해서 나타내는 평면도 및 단면도이다.
본 발명은, 표시장치에서의 구동회로칩 실장구조에 관한 것이지만, 특히 표시장치의 표시패널을 구성하는 기판의 주변상에 구동회로칩을 직접 실장한, 소위 플립칩 실장방식(혹은, 칩 온 글라스 실장방식이라고도 말한다)의 표시장치에 관한 것이다.
화소마다 박막 트랜지스터(TFT) 등의 액티브 소자를 가지고, 이 액티브 소자 를 스위칭 구동하는 액티브·매트릭스형의 표시장치는, 액정표시장치나 유기EL 표시장치 등의 패널형 표시장치로서 알려져 있다. 본 발명은, 이런 종류의 패널형 표시장치에 적용되는 표시패널에 대한 구동회로칩의 실장구조에 특징을 가진다. 이 구동회로칩의 실장구조는 액정표시장치나 유기EL 표시장치 등의 패널형 표시장치에서는 거의 같으므로, 이하에서는 액정패널을 이용한 액정표시장치를 예로서 설명한다.
예컨대, 액티브 소자에 박막 트랜지스터를 이용한 액티브·매트릭스형 액정표시장치는, 유리판을 알맞게 한쌍의 절연기판 사이에 밀봉한 액정층을 가지고, 그 표시영역에 매트릭스 배치된 다수의 화소를 형성하고 있다. 그리고, 절연기판의 한쪽의 표시영역의 외측에 상기 화소에 화상을 표시하기 위한 표시신호와 전압을 공급하는 입출력 배선을 가지고, 절연기판의 주변에 따라, 접착성을 가지는 이방성 도전막을 통해서 상기 입출력 배선의 단자부에 접속해서 적어도 하나의 구동회로칩을 직접 탑재하는 소위 플립칩 실장방식(FCA방식) 혹은 칩 온 글라스 실장방식(COG방식)이라고 칭하는 실장방식을 채용한 것이 알려져 있다.
이러한 액티브·매트릭스형 액정표시장치는, 박막 트랜지스터를 통해서 화소전극에 액정구동전압(계조전압)을 인가하기 위해서, 각 화소간의 크로스토크(crosstalk)가 없고, 단순 매트릭스형의 표시장치와 같이 크로스 토크를 방지하기 위한 특수한 구동방법을 이용하지 않고 다계조 표시가 가능하다.
도11은 액정표시패널의 한쪽 기판의 가장자리에 실장되는 구동회로칩 주위의 배치 구조예를 모식적으로 설명하는 평면도이다. 또한, 도12는 도11에 나타낸 구동 회로 전원입력용 배선에 플렉시블 프린트기판을 실장한 상태를 나타내는 평면도이다. 도11과 도12에 있어서, 절연기판의 한쪽의 표시영역의 외측에 실장되는 구동회로칩(IC)은, 그 실장면(절연기판 주면과 대향하는 면, 회로면, 배면(front-side)이라고도 불린다)에 절연기판 주면에 설치된 배선단자에 접속하기 위한 돌출단자(이하, 범프라고 한다)를 가진다. 도11, 도12에는, 이 범프를 사각으로 나타내고 있다. 절연기판에는, 구동회로칩(IC)의 단변에 가지는 입출력범프(I/O-BUMP)에 외부 신호원으로부터의 구동신호 및 전압을 복수의 구동회로칩(IC)의 하나에 대하여 공급하고, 해당 하나의 구동회로칩에 인접하는 복수의 구동회로칩의 다른 하나(해당 하나의 구동회로칩의 차단(次段)에 위치하는 구동회로칩)에 순차 전송하기 위한 입출력 배선(LL)이 형성되어 있다. 각 배선에는 범프와 전기적으로 접속되는 단자부가, 예컨대 그 일단에 형성되어 있다.
또한, 구동회로칩(IC)의 장변(長邊)의 한쪽(절연기판의 가장자리측)에는, 절연기판상을 표시영역으로부터 연장되는 데이터 배선(드레인선 인출선)(DTM)에 접속하는 데이터 출력범프(D-BUMP), 구동회로 전원입력용 배선(LLP)과 접속하는 전원입력범프(P-BUMP)가 형성되어 있다. 또, 범프 중에는, 절연기판과의 사이의 실장 간극을 평균화하기 위한 더미범프도 포함되어 있다. 도면 중, 굵은 십자기호는 실장시의 위치 결정용의 정렬마크이다.
구동회로칩(IC)은, 그 실장면에 형성된 복수의 범프와 그 각각에 대응해서 절연기판의 주면에 형성된 복수의 배선(입출력 배선)과의 위치를 맞추어 해당 절연기판 주면에 탑재되며, 해당 복수의 범프와 해당 복수의 배선을 이방성 도전막을 통해서 열압착하는 것에 의해 절연기판에 접착된다. 이러한 실장방식이, 상기한 플립칩 방식(FCA 방식) 또는 칩온글라스 방식(COG 방식)이라고 칭한다. 또한, 플렉시블 프린트기판(FPC2)도 동일하게 이방성 도전막을 이용하여, 그 배선을 구동회로 전원입력용 배선(LLP)에 열압착해서 고정된다. 이하에서는, 칩온 글라스 실장방식(COG 방식)의 용어를 사용하는 것으로 한다.
또, COG방식으로 절연기판에 구동회로칩을 실장하는 액정표시장치에 관해서는, 특허문헌 1을 들 수 있다. 특허문헌 1에는, 구동회로칩의 4귀퉁이에 더미범프를 설치하여, 실장시의 위치결정과 압착상태를 눈으로 확인하는 것이 기재되어 있다.
(특허문헌 1)
특개평11-125837호공보
COG 방식을 이용한 구동회로칩의 실장에서는, 구동회로칩의 4귀퉁이에 위치하는 범프와 절연기판에 형성한 입출력 배선단자와의 사이의 접속저항이 높아지거나, 저항치가 불안정하게 되는 현상이 생기기 쉽다. 이러한 현상은 구동회로칩을 열압착한 후에 압착면에 잔류하는 응력(잔류응력)에 기인한다.
도13은 실장한 구동회로칩의 압착면에서의 잔류응력의 설명도이며, 도11의 구동회로칩의 중심(도11에서는 드라이버 중심으로 표기)으로부터 구동회로칩(IC)의 단변 바깥 테두리(도11에서는 드라이버 바깥 테두리로 표기)를 향한 잔류응력 분포를 나타낸다. 잔류응력은 도11에 나타낸 바와 같은 구동회로칩의 중심으로부터의 거리에 의존하며, 구동회로칩(IC)의 단변 바깥 테두리에서 가장 커진다.
또한, 도12에 나타내는 바와 같이, 플렉시블 프린트기판(FPC2)을 이방성 도전막으로 구동회로칩(IC)의 근방에 열압착하는 경우에는, 이 열압착시의 열이 도12에 화살표로 나타낸 바와 같이 구동회로칩(IC)에 유입하며, 구동회로칩(IC)의 실장면과 절연기판과의 사이에 충전된 이방성 도전막과 해당 절연기판과의 접착면이 데미지(damage)를 받는다. 이 데미지는 잔류응력과 유입한 열량에 의존한다. 따라서, 플렉시블 프린트기판(FPC2)에 가까운 구동회로칩(IC)의 2개의 귀퉁이(角) 근방에서 이방성 도전막을 개재시킨 범프와 배선단자부의 접속저항은 고저항 또한 불안정하게 될 경우가 있다. 그 결과, 표시영역에 표시되는 화상에 표시불량이 생긴다. 이것은, 도12에 나타낸 바와 같이, 구동회로칩(IC)의 중앙부분에 비해서 귀퉁이 근방에서의 열전도가 좋은 구조로 되어 있는 경우에 현저하게 된다. 이러한 현상이 해결해야 할 과제로 되어 있었다. 이러한 과제는, 액정표시장치에 한정되는 것이 아니라, 다른 동일한 구동회로칩을 이용한 표시장치에서도 발생한다.
본 발명은, 상기 배경기술에서의 과제를 해결하여, 표시장치를 구성하는 절연기판에 형성된 배선 또는 배선단자부와 구동회로칩에 있는 범프와의 사이의 고저항화를 회피하고, 접속저항을 안정화해서 표시불량의 발생을 방지하며, 고품질의 화상표시를 얻을 수 있는 신뢰성 높은 표시장치를 제공하는데 있다.
(1) 절연기판, (2) 상기 절연기판의 주면에 복수의 화소를 배치해서 형성된 표시영역, (3) 상기 절연기판의 상기 주면의 1변에 따른 주연부(Peripheral Portion)에 탑재되고 또한 상기 표시영역에 신호 또는 전력을 공급하는 적어도 하나의 구동회로소자(구동회로칩) 및 (4) 상기 주면의 상기 주연부에 형성되고 또한 해당 주면의 상기 구동회로소자가 탑재되는 탑재부분(Mounting Portion)에 해당 구동회로소자에 접속되는 단자부가 각각 설치되고 또한 해당 단자부에서 해당 주면의 상기 구동회로소자에 덮여지는 부분(해당 단자부가 형성된다)의 외측을 향해서 각각 연장되는 복수의 배선을 구비하고, (5) 상기 복수의 배선에 각각 설치된 상기 단자부는 1개 걸러 상기 탑재부분의 일단에 근접해서 이 일단을 따라서 배치되고, 또한 (6) 상기 구동회로소자의 상기 주면의 탑재부분에 대향하는 실장면 (Mounting Surface)에는 이방성 도전막에 의해 상기 단자부의 각각에 접속(열압착)되는 복수의 범프(Bump)가 해당 실장면의 상기 탑재부분의 일단에 대향하는 1변을 따라서 병설되는 표시장치에 있어서, 본원발명은, 이하에 기록하는 구조를 도입한다.
구조1(청구항1의 발명):
상기 복수의 범프에 속하고 또한 상기 단자부의 상기 탑재부분의 일단에 근접해서 설치된 일군에 각각 접속되는 제1 범프는, 해당 복수의 범프의 해당 제1 범프 이외의 각각보다 상기 실장면의 상기 1변에 근접해서 배치된다. 또한, 상기 실장면에는 상기 제1 범프의 상기 실장면의 상기 1변측에 인접해서 상기 복수의 범프와는 다른 제2 범프가 형성된다. 상기 복수의 범프가 상기 구동회로소자에 신호 또는 전력을 입력하는 입력범프인 경우, 제2 범프는 해당 입력범프가 나열되어 있는 구동회로소자의 입력측(상기 실장면의 상기 1변측의 단부)에 추가되는 추가 범프로서 설치된다. 또, 상기 절연기판의 상기 주면에 있어서, 상기 주연부는, 상기 표시 영역의 외측에 위치하고, 표시장치의 화면(Screen)에 대하여 「액자(Picture Flame)」가 되는 영역에 상당한다.
구조2(청구항2의 발명):
상기 구조1에 있어서, 상기 제2 범프는, 이것에 인접하는 상기 제 1범프와 같은 전위이다. 예컨대, 상기 구동회로소자에서, 상기 제1 범프와 그 상기 실장면의 1변측에 인접하는 상기 제2 범프를 도통시킨다.
구조3(청구항3의 발명):
상기 구조1 또는 상기 구조2에 있어서, 상기 제1 범프에 접속되는 상기 단자부의 하나는, 해당 제1 범프와 함께 이것에 인접하는 상기 제2 범프에도 접하는 면적을 가진다.
구조4(청구항4의 발명):
상기 구조1 또는 상기 구조2에 있어서, 상기 제2 범프는, 해당 제2 범프에 인접하는 상기 제1 범프에 접속하는 상기 배선과 대향하고, 또한 해당 제1 범프와 이간된다.
상술의 구조3에 있어서, 상기 제1 범프와 이것에 인접하는 제2 범프에 접속하는 하나의 단자부의 면적을, 해당 제1 범프에 전기적으로 접속되는 상기 배선의 하나에 인접하는 상기 배선의 다른 하나에 설치된 상기 단자부의 다른 하나보다 크게 하면 된다.
상술의 구조2에 있어서, 상기 복수의 배선을 절연막으로 덮고, 해당 절연막에 해당 배선의 각각을 노출하는 개구를 형성하고, 이 개구에 의해 상기 단자부를 해당 배선에 접촉시키고, 또한 이 단자부를 해당 절연막상에 연장시키면 된다. 또, 상기 제2 범프를 상기 절연막을 통해서 해당 제2 범프에 인접하는 상기 제1 범프에 접속한 상기 배선과 대향시켜도 되고, 또한, 해당 제2 범프를 해당 제1 범프와 이간시켜도 된다.
구조5(청구항8의 발명):
상술의 구조1에서, 상기 복수의 범프와는 다른 제2 범프를 상기 제1 범프의 상기 실장면의 1변측에 인접시켜서 설치하는 대신에, 해당 제1 범프를 상기 실장면의 1변측을 향해서 연장시킨다. 이 제1의 범프를 상기 복수의 범프의 일군에 속하는 각각으로 한 경우, 해당 일군의 범프는 해당 복수의 범프의 다른군에 속하는 범프보다 상기 실장면의 1변측에 길게 연장된다. 다른군에 속하는 범프는 제1 범프가 각각 압착되는 복수의 단자부의 일군보다 상기 절연기판 주면의 상기 탑재부분의 내측에(해당 탑재부분의 일단으로부터 떨어져) 형성되는 해당 복수의 단자부의 다른군에 각각 압착된다. 구조5에 있어서, 상기 일군의 범프(상기 제1 범프)의 상기 실장면의 1변측에 연장되는 길이는, 상기 다른군의 범프의 그것(다시말하면, 해당 제1 범프에 원래 요구되는 길이)의 2배 이상으로 하면 된다.
또, 이상에서 서술한 구조에 있어서, 상기 구동회로소자를 복수개, 상기 절연기판의 상기 주면의 1변을 따라서 나란히 탑재해도 되고, 상기 복수의 배선에서 해당 복수의 구동회로소자의 인접하는 한 쌍에 각각 설치된 범프를 접속해도 된다.
상기 구조1이 도입된 표시장치에서는, 구동회로소자(칩)의 실장면에 해당 구동회로소자의 일단(예컨대, 구동회로소자로의 신호 또는 전력의 입력측)에 근접해 서 배치되는 제1 범프와 해당 일단과의 거리가 제2 범프에 의해 길게 되므로, 제1 범프를 이방성 도전막에 의해 절연기판 주면에 형성된 단자부에 접속하는 공정 및 그후에 있어서, 해당 제1 범프와 해당 단자부와의 접속면에 가해지는 응력이 완화된다. 제1 범프와 단자부를 이방성 도전막으로 열압착한 후, 제1 범프와 단자부에 끼워져 있었던 이방성 도전막의 온도가 내려 감에 따라서, 이 이방성 도전막에는 절연기판 주면에 따르는 방향의 전단(剪斷)응력이 가해진다. 이 전단응력은 제1 범프와 단자부에 끼워진 이방성 도전막을 해당 제1 범프 또는 해당 단자부에서 벗기는 원인이 되고, 그 폐해는 후술하는 바와 같이 열압착되는 범프의 위치가 구동회로소자(칩)의 단부에 가까이 할수록 지수함수적으로 현저하게 된다. 따라서, 구동회로소자의 단부(상기 실장면의 1변측)에 제2 범프를 설치하는 것 만으로도, 구동회로소자의 단부측에 배치된 제1 범프와 이것에 대향하는 단자부의 전기적인 접속의 신뢰성은 향상한다.
이러한 구조1의 이점은, 구동회로소자의 단부측에 배치된 제1 범프를 해당 단부측에 연장시키는 상기 구조5가 도입된 표시장치에 있어서도 얻을 수 있다. 제1 범프의 구동회로소자의 단부(상기 실장면의 1변측)를 향한 길이를, 해당 구동회로소자의 단부측에 설치하고, 또한 해당 제1 범프보다 해당 단부에서 떨어진 다른 범프보다 길게 함으로써 제1 범프와 단자부와의 접합면적이 다른 범프와 이것에 대응하는 단자부와의 접합면적보다 넓어진다. 따라서, 제1 범프와 단자부와의 사이에 끼워진 이방성 도전막은 그 일부분(구동회로소자의 단부측)에서 상기 응력의 폐해를 받았다고 해도, 그 나머지의 부분에서 해당 응력의 폐해를 회피하고, 제1 범프와 단자부와의 전기적인 접속을 양호하게 유지한다. 또, 제1 범프의 실장면의 1변측을 향한 길이는, 상기 구동회로소자가 상기 절연기판 주면에 탑재되었을 때, 상기 주면의 탑재부분의 내부로부터 해당 실장면의 1변에 대향하는 해당 탑재부분의 일단을 향해서 연장되는 방향에 따른 길이가 된다.
상기 구조1이 도입된 표시장치 및 상기 구조5가 도입된 표시장치의 어느쪽에 있어서도, 상술의 효과에 더하여, 다음 효과도 얻을 수 있다.
그 하나는, 구동회로소자의 제1 범프와 절연기판 주면에 설치된 단자부와의 이방성 도전막에 의한 접합부에서의 전력손실이나 신호의 지연 또는 변형의 저감이다. 이 효과는, 해당 접합부를 통과시킨 제1 범프와 단자부와의 사이의 전기저항이 저감되는 것에 의해 얻을 수 있다. 제1 범프와 단자부와의 접합부분이 구동회로소자의 실장면의 1변으로부터 멀어짐에 따라, 해당 접합부분은 절연기판 주면, 이것에 대향하는 구동회로소자의 실장면 및 이방성 도전막에 의해, 표시장치가 이용되는 분위기로부터 보다 확실하게 격리되기 때문에, 제1 범프와 단자부와의 사이의 전기저항은, 장기에 걸쳐 낮게 또한 안정하게 유지된다.
다른 하나는, 상기 절연기판 주면의 주연부(상기 주면의 탑재부분을 포함한다)에 설치된 이방성 도전막에 구동회로소자의 실장면을 대향시킨 상태에서, 열압착 헤드를 구동회로소자의 상면(실장면의 반대측)에 닿게하여 구동회로소자의 실장면에 설치한 범프(상기 제1 범프를 포함하는 각각)와 절연기판 주면의 주연부에 설치한 단자부를 접합(열압착)하는 공정에 있어서, 해당 제1 범프와 단자부에 끼워진 이들을 접합하는 이방성 도전막에 잉여의 응력이 가해지지 않고, 또한 제1 범프와 단자부와의 접합의 신뢰성이 손상되지 않는 것이다. 제1 범프가 구동회로소자의 실장면의 내측에 위치하기(그 1변으로부터 떨어져 있다) 때문에, 이 접합공정에서 구동회로소자의 상면에 접하는 열압착 헤드의 해당 상면에 대한 경사가 제1 범프와 단자부와의 접합(열압착)에 미치는 영향이 경감된다.
상기 구조2가 도입된 표시장치에서는, 상기 제2 범프와 이것에 인접하는 상기 제1 범프가 같은 전위이므로, 해당 제1 범프에 접속되는 배선을 따라 생기는 기생용량도 저감된다. 이것에 의해, 해당 배선에 의해 전송되는 신호에 생기는 파형 왜곡도 억제된다. 제2 범프가 이것에 인접하는 제1 범프에 접속되는 배선에 접하는 경우라도, 구동회로소자에 있어서 제2 범프와 제1 범프를 도통하고, 또는 동전위가 되도록 결선하면 된다. 한편, 제2 범프가 이것에 인접하는 제1 범프에 접속되는 배선과 절연막을 통해서 대향하는 경우, 해당 절연막의 상면과 하면과의 사이에 전위차는 실질적으로 생기지 않기 때문에, 해당 배선을 형성하는 도체막(특히 금속막)이 전해부식(electrolytic corrosion)에 의해 녹을 가능성이 없어진다. 따라서, 배선의 전기저항은 바람직하게 낮은 상태로 유지된다. 또한, 배선과 절연되어서 대향하는 제2 범프가 부유전위에 있는 경우에 비해 해당 배선과 제2 범프와의 사이에 생기는 기생용량도 낮게 된다.
상기 구조3이 도입된 표시장치에서는, 상기 제1 범프에 접속되는 단자부의 면적을, 해당 제1 범프에 인접하는 상기 제2 범프에도 접합할 수 있는 크기로 하는 것에 의해, 절연기판 주면(그 주연부)에 구동회로소자를 탑재하는 공정에서의 절연기판 주면에 형성된 복수의 단자부와 구동회로소자의 실장면에 형성된 복수의 범프 와의 위치맞춤(Alignment)의 정밀도가 향상한다. 따라서, 복수의 범프와 복수의 단자부가 각각 바람직하게 전기적으로 접속된다. 또한, 구조3과 상기 구조2를 조합시키면, 제1 범프와 이것에 대응하는 단자부와의 사이의 전기적인 접속에 대하여, 해당 단자부와 제2 범프와의 전기적인 접속이 병렬로 형성되므로, 해당 제1 범프와 해당 단자부와의 접합면적의 확대와 다름없는 효과를 얻을 수 있다. 바꾸어 말하면, 이방성 도전막에 포함되는 도전입자가 보다 많게, 제1 범프와 단자부와의 전기적인 접속에 기여된다.
상기 구조4가 도입된 표시장치에서는, 상기 제2 범프와 이것에 인접하는 상기 제1 범프와의 사이에 생긴 간극에 의해, 해당 제1 범프를 상기 단자부에 접합하는 공정에서 용융한 이방성 도전막의 바인더가 절연기판 주면과 이것에 대향하는 구동회로소자의 실장면에 끼워진 공간으로부터 효율적으로 배출된다. 따라서, 해당 제1 범프와 해당 단자부와의 접합부의 주변에 잉여의 이방성 도전막 및 이것에 필러로서 분산된 도전입자가 남기 어렵게 되며, 이것에 의해 상술한 해당 접합부에 가해지는 응력이 조장(助長)될 가능성도 없어진다.
또, 상기 배선이 상기 절연기판 주면의 탑재부분의 일단에 대하여 비스듬히 연장되는 부분을 가지는 경우는, 해당 부분의 해당 탑재부분의 일단과 이루는 각도가 작아짐에 따라서, 해당 배선과 이것에 인접하는 다른 배선과의 간격이 좁아진다. 따라서, 상기 제2 범프와 이것에 인접하는 상기 제1 범프에 접속되는 상기 배선은 해당 배선과 이것에 인접하는 다른 배선과의 단락이나, 해당 제2 범프에 의한 해당 다른 배선으로의 전기적인 간섭을 피하는 관점에서, 해당 배선의 상기 주면의 탑재부분의 일단에 대하여 비스듬히 연장되는 부분 이외에서 대향시키면 된다.
본 발명은, 상기한 각 청구항에 기재의 발명에 한정되는 것은 아니고, 본 발명의 기술사상을 일탈하는 일없이, 여러가지 변형 가능한 것은 말할 필요도 없다.
이하, 본 발명의 실시예를 상세하게 설명한다.
(실시예1)
도1은 액정표시패널의 한쪽의 기판 주면의 가장자리에 실장되는 본 실시예의 구동회로칩(구동회로소자라 불리는 집적회로소자) 주위의 배치 구조예를 모식적으로 설명하는 평면도이며, 구동회로 전원입력용 배선에 플렉시블 프린트기판을 실장한 상태를 나타낸다. 본 실시예의 구동회로칩(IC)은 화소를 구성하는 박막 트랜지스터의 드레인에 표시 데이터를 공급하는 드레인선 구동용의 구동회로칩이며, 그 실장면(절연기판과 대향하는 면, 회로면, 배면 이라고도 불린다)의 양쪽 단변측에 복수의 제1 입출력범프(I/O-BUMP), 제2 입출력범프(A-BUMP)를 가지고 있다. 또한, 절연기판의 바깥 테두리에 위치하는 장변의 한쪽에는 액정표시패널의 표시영역에 접속하는 복수의 드레인 단자(DTM)에 접속하는 복수의 데이터 출력범프(D-BUMP)와 복수의 전원 입출력범프(P-BUMP)가 각각 복수 설치되어 있다. 구동회로칩(IC)의 장변의 다른쪽에 가지며, 드레인 단자(DTM)의 하면에 있는 범프는 더미범프(dummy-bump)이다.
도1에서는, 절연기판 주면에 화소를 매트릭스 형태로 배치해서 형성되는 표시영역이 생략되어 있지만, 도1에 나타내는 구동회로칩(IC)은 절연기판 주면의 주연부(Peripheral Portion, 표시영역의 외측)에 탑재된다. 구동회로칩(IC)의 장변의 한쪽은 표시영역에 대향하고, 그 다른쪽은 절연기판 주면의 1변에 대향한다. 도1에 나타내는 상술의 드레인 단자(DTM) 및 후술되는 그 밖의 배선(LL, LLPI)은, 절연기판 주면의 구동회로칩(IC)이 탑재되는 탑재부분(Mounting Portion)의 내부로부터 그 외측을 향해서 연장된다. 절연기판 주면의 탑재부분은 여기에 탑재된 구동회로칩(IC)의 실장면 (Mounting Surface)과 서로 마주 향하고, 절연기판 주면에 형성된 드레인 단자(DTM) 및 배선(LL, LLPI)은 구동회로칩(IC)에 덮여지는 각각의 부분에 있어서, 그 실장면에 형성된 복수의 범프(드레인 단자(DTM) 및 배선(LL, LLPI)에 대응하는 그 각각)에 전기적으로 접속된다.
또, 본 실시예에서, 본 발명을 특징짓는 전술의 제1 범프에 대응하는 범프(I/O-BUMP)에 「입출력범프(lnput/Output Bump)」라는 명칭을 붙이는 이유는, 범프(I/O-BUMP)의 각각이 구동회로칩(IC)으로의 신호입력 및 해당 구동회로칩(IC)으로부터의 신호출력의 어느 것에도 이용할 수 있는 것에 의한다. 또한, 이 범프(I/O-BUMP)에 결선되는 절연기판상에 형성된 배선(LL)도 「입출력 배선(lnput/Output Wiring Line)」이라 기술한다.
전원입력범프(P-BUMP)에는 플렉시블 프린트기판(FPC2)의 전원배선(LLPI)이 이방성 도전막을 통해서 열압착된다. 제1 입출력범프(I/O-BUMP)는 구동회로칩(IC)의 단변측 가장자리와 평행한 직선에 관해서 서로 다르게 배치되어 있다. 절연기판상에 형성되어 있는 입출력 배선(LL)은, 절연기판 주면의 탑재부분(구동회로칩(IC)에 덮여지는 부분)의 외측으로부터 그 일단을 통과해서 그 내부에 연장된다. 탑재부분의 내부에 연장한 입출력 배선(LL)의 각각(의 종단)에는, 구동회로칩(IC)의 실 장면에 형성된 입출력범프(I/O-BUMP)의 하나에 접속되는 단자부(이후, 입출력 배선단자부(Input/Output Wiring Terminal Portion)라 기술한다)가 설치된다. 배선(LL)은 이것에 설치된 입출력 배선 단자부에서 절연기판 주면의 탑재부분의 외측을 향해 연장한다.
도1에 나타내는 바와 같이, 구동회로칩(IC)의 우측 및 좌측의 각각에서, 그 실장면에 형성된 입출력범프(I/O-BUMP)는, 이 구동회로칩(IC)의 1변(단변)을 따라서 배치되고, 그 1개 걸러 해당 구동회로칩(IC)의 1변측에 가까이 할 수 있다. 따라서, 구동회로칩(IC)의 우단 및 좌단의 각각에 따라, 입출력범프(I/O-BUMP)는 지그재그 격자모양으로 서로 다르게 배치되어 있다. 이러한 입출력범프(I/O-BUMP)의 배치에 대응하여, 절연기판 주면의 탑재부분에 형성되는 입출력 배선(LL)의 단자부도, 해당 탑재부분의 우측 및 좌측의 각각의 일단을 따라서 지그재그 격자모양으로 서로 다르게 배치되어 있다. 이것 때문에, 입출력 배선(LL)의 각각은 이것에 대응하는 입출력범프(I/O-BUMP)로부터 탑재부분의 일단(예컨대, 해당 입출력 배선(LL)의 단자부에 가장 가깝다) 및 그 외측을 향해 인출되도록 하여 도1에 나타낸다.
도1의 좌측에 배치되는 배선(LL)은 구동회로칩(IC)의 좌측의 단변에 따라 병설된 제1 입출력범프(I/O-BUMP) 또는 제1 입출력범프(I/O-BUMP)와 그 구동회로칩(IC)의 좌단변측에 인접하는 제2 입출력범프(A-BUMP)에 이방성 도전막을 통해서 열압착된다. 마찬가지로, 도1의 우측의 배선(LL)은 구동회로칩(IC)의 우측의 단변에 따라 병설되는 제1 입출력범프(I/O-BUMP) 또는 제1 입출력범프(I/O-BUMP)와 그 구동회로칩(IC)의 우단변측에 인접하는 제2 입출력범프(A-BUMP)에 이방성 도전막을 통해서 열압착된다. 구동회로칩(IC)의 좌측에 배치된 제1 입출력범프(I/O-BUMP)와 이것에 대응하는 배선(LL) 및 구동회로칩(IC)의 우측에 배치된 제2 입출력범프(I/O-BUMP)와 이것에 대응하는 배선(LL)은 열압착 헤드를 구동회로칩(IC)의 상면에 닿게 하여 행하는 1회의 열압착 공정에 의해 일괄해서 접합된다.
절연기판상에 형성되어 있는 좌측의 입출력 배선(LL)으로부터 구동회로칩(IC)에 입력한 표시신호를 구성하는 신호와 전압은 해당 구동회로칩(IC)에서 처리되어 데이터 출력범프(D-BUMP)로부터 드레인 단자(DTM)에 출력된다. 다음 구동회로칩에서 처리되는 표시신호를 구성하는 신호와 전압은 구동회로칩(IC)으로부터 우측의 입출력 배선(LL)으로 출력되어, 다음 구동회로칩(IC)에 입력된다.
도2A는, 도1에서의 좌측 단변의 입출력 배선(LL)과 구동회로칩(IC)에 가지는 제1 입출력범프와 제2 입출력범프의 구성을 설명하는 일부 확대 평면도이다. 도2A에서의 선(EGL)은 구동회로칩(IC)의 칩단(상술한 구동회로칩의 실장면의 1변)을 나타내고, 이것에 대향하는 절연기판 주면의 칩단(EGL)에서 우측은 상술한 「탑재부분」이 된다. 도2B는 도2A의 b-b'선에 따른 단면을, 도2C는 도2A의 c-c'선에 따른 단면을, 도2D는 도2A의 d-d'선에 따른 단면을 각각 나타낸다. 도2A~도2D 및 후에 참조하는 도3, 도4, 그리고 도14의 각각에는, 각각에 나타낸 절연기판(SUB1) 및 구동회로칩(IC)의 배치관계를 명백하게 하기 위해서, x, y, z의 3축으로 이루어지는 직교좌표가 나타나 있다. 도1에서, x방향은 구동회로칩(IC)의 좌단으로부터 우단에 이르는 방향을, y방향은 구동회로칩(IC)의 하단으로부터 상단에 이르는 방향을, z방향은 절연기판 주면에 구동회로칩(IC)이 겹치는 방향(절연기판(SUB1)의 두께방 향)을 각각 나타낸다.
절연기판에 형성되어 있는 입출력 배선(LL)은 메탈(금속)과 얼로이(합금)로 이루어지며, SiO2(산화규소)와 SiNX(질화규소)로 이루어지는 절연막(INS)에 의해 덮여진다. 이 입출력 배선(LL)은 구동회로칩(IC)의 실장면에 대향하는 상술의 탑재부분(절연기판 주면의 일부)에서 종단한다. 절연막(INS)에는 입출력 배선(LL)의 종단부분(또는 그 부근)을 노출하는 개구(OPN)(도2A에 점선으로 나타낸다)가 형성되며, 이 개구에서 입출력 배선(LL)에 접하고 또 절연막(INS)의 상면에 연장하는 도체막에 의해 단자부(LLT)(이하, LCD단자라고도 말한다)가 형성된다. 도2A에 있어서, 이 단자부(LLT)의 평면적인 형상은 파선으로 나타낸다. 단자부(LLT)가 되는 도체막은 부식되기 어려운 ITO(Indium-Tin-Oxide)와 IZO(Indium-Zinc-Oxide) 등의 도전성을 가지는 산화물로 형성하면 된다.
도2A와 도2B 및 도2C를 서로 참조해서 명백해진 바와 같이, 단자부(LLT)는 그 병설방향에 따라 서로 번갈아, 도2B에 나타내는 바와 같이 절연기판 주면의 탑재부분의 일단(칩단(EGL)에 대향하는 부분)으로부터 떨어지고, 또 도2C에 나타내는 바와 같이 해당 탑재부분의 일단에 가까이 간다. 구동회로칩의 실장면에서의 입출력범프(I/O-BUMP)의 위치도, 그 병설방향에 따라 서로 번갈아, 도2B에 나타내는 바와 같이 칩단(EGL)으로부터 떨어지고, 또 도2C에 나타내는 바와 같이 해당 칩단(EGL)에 가까이 간다. 탑재부분의 일단(칩단(EGL))으로부터 멀어진 단자부(LLT)에 접속하는 배선(LL)(도2B참조)은, 이것과 이것에 인접하는 배선(LL)(탑재부분의 일 단에 근접한 단자부(LLT)에 접속한다, 도2C 참조)과의 사이에서, 상호 단락과 전기적인 간섭(각각에 전송되는 신호간에 생긴다)을 피하기 위해서, 그 폭이 좁혀져 있다.
또, 본 발명에 의한 표시장치를 특징짓는 구조1로서 전술된 「복수의 범프」는, 본 실시예에서의 입출력범프(I/O-BUMP)에 상당하고, 이것에 속하는 제1 범프는 이 입출력범프(I/O-BUMP)의 도2A에서 c-c'선이 붙여진 일군에 상당한다. 또, 도2A에서 b-b'선이 붙여진 입출력범프(I/O-BUMP)는 상기 복수의 범프의 상기 제1 범프 이외의 다른군에 속하는 하나에 상당한다.
구동회로칩(IC)의 실장면에는, 상기 LCD단자(LLT)의 각각과 접속하기 위한 범프인 입출력범프(I/O-BUMP)가 형성되어 있다. 본 실시예에서는, 이 입출력범프(I/O-BUMP)의 칩단(EGL)에 가까운 위치에 LCD단자(LLT)를 가지는 입출력 배선(LL)과 대향하는 부분에 범프(보조범프)가 추가되어 있다. 이 추가범프를 제2 입출력범프(A-BUMP)로 하고, 입출력 배선(LL)의 단부에 가지는 범프를 제1 입출력범프(I/O-BUMP)로 하고 있다. 제1 입출력범프(I/O-BUMP)는 정사각형이고, 그 사이즈는 예컨대 60㎛×60㎛이다.
입출력 단자(LL)의 폭 : y2(y방향에 따른 길이)는 약30㎛, LCD단자(LLT)의 폭 : y1(y방향에 따른 길이)과 길이 : x1(x방향에 따른 길이)은 각각 60㎛+α(알파), LCD단자(LLT)의 칩단(EGL)과 평행한 방향의 중심간 거리 : y(lnt)(y방향에 따른 길이)는 55㎛이다. 또, 상기의 「+α」는 제1 입출력범프(I/O-BUMP)보다 약간 크다고 하는 의미를 나타낸다. 또한, 칩단(EGL)과 평행한 방향(y방향)을 따라 서로 인접하는 한쌍의 제1 입출력범프(I/O-BUMP)의 칩단(EGL)과 수직한 방향(x방향)에 따른 간격 : x(lnt)는 25㎛이다. 이들의 사이즈는 어디까지나 일예이다. 이하에 기술하는 사이즈도 마찬가지로 일예이다.
제2 입출력범프(A-BUMP)의 칩단(EGL)과 평행한 방향의 변의 길이(상기 y2)는 30㎛로서 입출력 배선(LL)의 폭과 거의 같다. 또한, 제2 입출력범프(A-BUMP)의 해당 입출력 배선(LL)의 길이방향과 평행한 방향의 길이: x2(x방향에 따른 길이)는 제1 입출력범프(I/O-BUMP)의 그것과 동일한 60㎛이다. 또한, 제1 입출력범프(I/O-BUMP)와 제2 입출력범프(A-BUMP)를 x방향에 이간하는 간극의 길이(간격): xd는 20㎛로, 해당 입출력범프(I/O-BUMP)의 x방향의 길이(x1)보다 짧다. 제2 입출력범프(A-BUMP)는 x방향을 따라 이것에 인접하는 제1 입출력범프(I/O-BUMP)와 전기적으로 접속되어 있는 것이 바람직하다. 본 실시예에서는 제2 입출력범프(A-BUMP)는 구동회로칩(IC) 내부에서 제1 입출력범프(I/O-BUMP)와 전기적으로 접속되어 있다. 범프(A-BUMP)가 「제2 입출력범프」라고 불리는 원인은, 도2C에 나타내는 바와 같이 단자부(LLT)에 접하고, 또한 이것에 나타내는 제1 입출력범프(I/O-BUMP)와 도통되어, 단자부(LLT)에 접속하는 배선(LL)과 구동회로칩(IC)과의 사이의 신호전송에 기여하는데 있다. 이 제2 입출력범프(A-BUMP)는 본 발명에 의한 표시장치를 특징짓는 구조1로서 전술된 「제2 범프」에 상당한다.
본 실시예와 같이, 상기 절연기판 주면의 탑재부분의 일단에 근접된 단자부 (LLT)에 접속하는 제1 입출력범프(I/O-BUMP)의 해당 일단측에 제2 입출력범프(A-BUMP)를 설치하는 것에 의해, (1) 분위기(환경)에 변화가 생겨도 제1 입출력범프(I/O-BUMP)와 절연기판의 배선(입출력 배선(LL), LCD단자(LLT))과의 압착강도가 유지된다. 이 이점(利點) (1)에 의해, (2) 제1 입출력범프(I/O-BUMP)와 LCD단자(LLT)와의 접속부분의 저항도 저감된다. 또한, 제2 입출력범프(A-BUMP)를 이것에 인접하는 제1 입출력범프(I/O-BUMP)(도2C참조)와 같은 전위로 하는 것에 의해, (3) 해당 배선(LL)에서 전송되는 신호(구동신호)의 파형에 왜곡이 생기는 확률을 억제할 수 있다.
한편, 본 실시예의 변형(Variation)의 하나에 의한 평면구조를, 도14A에 도2A에 따라 나타낸다. 또한, 도14A에 나타낸 b-b'선에 따라 단면구조를, 도14B에 나타낸다. 도14B에 나타낸 단면구조는 도2C와 마찬가지로 본 발명에 의한 표시장치의 「제1 범프」에 상당하는 제1 입출력범프(I/O-BUMP)와 「제2 범프」에 상당하는 범프(A-BUMP)를 나타내지만, 후자는 도2C에 나타내는 그것과 다르고, 절연막(INS)에 의해 이것과 대향하는 배선(LL)과 전기적으로 분리되어 있다. 따라서, 도14A에 나타내는 범프(A-BUMP)는 「제2 입출력범프」로 되지 않는다. 도14A 및 도14B에 나타내는 본 실시예의 변형의 하나에 있어서도, 범프(A-BUMP)와 이것에 인접하는 제1 입출력범프(I/O-BUMP)(도14B 참조)와는 같은 전위로 설정된다. 이것에 의해, (3') 배선(LL)의 범프(A-BUMP)에 대향하는 부분이, 이들의 사이에 생기는 전위차에 의한 전해부식을 받아 용출할 가능성도 없어진다. 따라서, 배선(LL)의 폭이 그 불측(不測)의 전해부식에 의해 국소적으로 좁아지는 것도 없어지고, 그 전기적인 저항의 상승도 억제할 수 있다.
본 실시예를 적용한 표시장치 및 그 변형을 적용한 표시장치의 어느것에 있어서도, 구동회로칩(IC)의 실장면에 형성된 범프(I/O-BUMP)의 해당 칩단(EGL)측에 치우친 일군과 그 각각에 대응하는 절연기판 주면상의 단자부와의 접속저항이 낮고 또한 안정하게 유지되기 때문에, 그 표시불량의 발생이 막아져, 고품질의 화상이 표시된다.
(실시예2)
도3은 도1에서의 좌측 단변의 입출력 배선(LL)과 구동회로칩(IC)에 가지는 제1 입출력범프와 제2 입출력범프의 구성을 설명하는 일부 확대 평면도이다. 도3에서의 선(EGL)은 도2A와 동일하게 구동회로칩(IC)의 칩단을 나타낸다. 본 실시예에서는, 서로 다르게 배치된 LCD단자(LLT) 중 구동회로칩(IC)의 칩단(EGL)측에 가까운 입출력 배선(LL)의 LCD단자(LLT)를 해당 구동회로칩(IC)의 칩단(EGL)측에 확대하고 있다. 이 LCD단자(LLT)의 칩단(EGL)과 평행한 방향의 폭은 제1 입출력범프(I/O-BUMP)를 포함하는 크기(커버하는 크기, 이하 같음)로 되어 있으며, 칩단(EGL)에 수직한 방향의 길이는 아래에 기술하는 제1 입출력범프(I/O-BUMP)와 제2 입출력범프(A-BUMP)를 포함하는 크기이다.
그리고, 구동회로칩(IC)의 실장면에는, 제1 입출력범프(I/O-BUMP)의 칩단(EGL)측에 제2 입출력범프(A-BUMP)를 추가하고 있다. 제1 입출력범프(I/O-BUMP)와 제2 입출력범프(A-BUMP)의 사이에는 20㎛의 간격을 두고 있다. 상기한 서로 다르게 배치된 LCD단자(LLT) 중 구동회로칩(IC)의 칩단(EGL)측에 가까운 확대된 LCD단자 (LLT)는 제1 입출력범프(I/O-BUMP)와 추가한 제2 입출력범프(A-BUMP)를 포함하는 크기이다. 또, 확대한 LCD단자(LLT)를 가지는 입출력 배선(LL)에 인접하는 입출력 배선의 폭은 상호의 단락을 방지하기 위해서 좁게 형성되어 있다. 그 밖의 구성은 실시예1과 같다.
본 실시예에 의하면, 구동회로칩(IC)에 제2 입출력범프(A-BUMP)를 기존의 제1 입출력범프(I/O-BUMP)보다도 구동회로칩(IC)의 칩단측(즉, 구동회로칩의 주연측)에 추가해서 설치하고, 이것에 대응해서 절연기판에 형성하는 입출력 배선(LL)의 LCD단자(LLT)를 제1 입출력범프(I/O-BUMP) 및 제2 입출력범프(A-BUMP)를 포함하는 형상으로 함으로써 상기한 잔류응력이 저감되어, 실시예1과 같은 표시불량이 저감된 고화질의 표시장치를 제공할 수 있다.
또, 본 실시예에서는, 구동회로칩(IC)의 범프(I/O-BUMP)의 해당 칩단(EGL)측에 치우친 일군에 각각에 접속되는 절연기판 주면상의 단자부(LLT)의 면적이, 해당 일군의 범프(I/O-BUMP) 및 그 해당 칩단(EGL)측에 인접하는 다른 범프(A-BUMP)의 쌍방에 대향할 수 있는 크기이기 때문에, (4) 절연기판 주면상에 구동회로칩(IC)을 탑재할 때의 범프(I/O-BUMP)와 단자부(LLT)와의 위치 맞춤의 정밀도를 향상한다. 또한, (5) 범프(I/O-BUMP)와 단자부(LLT)(절연기판측의 배선)와의 전기적인 접속 유도도 확보된다.
(실시예3)
도4는 도1에서의 좌측 단변의 입출력 배선(LL)과 구동회로칩(IC)에 가지는 제1 입출력범프와 제2 입출력범프의 구성을 설명하는 일부 확대 평면도이다. 본 실 시예는 실시예2에서의 제2 입출력범프(A'-BUMP)를 제1 입출력범프(A-BUMP)와 동(同)형상으로 한 것이다. 본 실시예에서 서로 다르게 배치된 LCD단자(LLT) 중 구동회로칩(IC)의 칩단(EGL)측에 가까운 입출력 배선(LL)의 LCD단자(LLT)를 해당 구동회로칩(IC)의 칩단(EGL)측에 확대하고, 제1 입출력범프(I/O-BUMP)와 제2 입출력범프(A'-BUMP)를 포함해서 접속하도록 하고 있다. 그 밖의 구성은 실시예2와 같다. 본 실시예에 의해서도, 상기한 잔류응력이 저감되어, 실시예1과 동일한 표시불량이 저감된 고화질의 표시장치를 제공할 수 있다.
또, 본 발명은 상기한 각 실시예를 적당히 조합시키는 것도 포함한다. 또한, 상기한 각 실시예에서는, 제1 입출력범프와 제2 입출력범프는 모두 사각형(정사각형, 직사각형)으로 하고 있지만, 이것 대신에 원형이라도, 그 밖에 다각형 등이라도 된다. 그리고, 구동회로칩을 절연기판의 LCD단자에 이방성 도전막을 통해서 접착할 때, 제1 입출력범프와 제2 입출력범프의 사이에도 이방성 도전막이 삽입됨으로써 접착면적이 크게 된다. 이것에 의해, 제1 입출력범프(I/O-BUMP)를 이것에 대응하는 단자부(LLT)에 접합하는 이방성 도전막에 가해지는 응력이 완화된다.
다음에, 본 발명을 실제의 표시장치에서의 구동회로칩의 실장에 적용한 구체적인 예를 설명한다.
도5는 도1에 나타낸 구동회로칩의 우측 단변에 해당하는 입출력 배선과 구동회로칩의 일실장예의 요부를 확대한 평면도이다. 도5에 나타낸 구체예에서는, 절연기판에 형성되는 입출력 배선(LL)은 도5의 우측 위의 부분에서는 단변에 대하여 경사져 있다. 구동회로칩(IC)은 도2A~도2D의 실시예에서 설명한 제1 입출력범프(I/O- BUMP)와 제2 입출력범프(A-BUMP)를 가지고 있는 것이다. 단지, 입출력 배선(LL)이 사행(斜行)하고 있는 도5의 우측 위의 부분(도시하지 않지만 좌측 위의 부분도 마찬가지이고, 여기서는 우측 위의 부분에 대해서만 설명한다)에서는, 인접하는 입출력 배선(LL)끼리가 접근하고 있다. 이와 같이 구동회로칩(IC)의 칩단(EGL)에 대하여 비스듬히 연장되는 배선(LL)이 배치되는 영역에 있어서, 그 배선(LL)의 하나에 제2 입출력범프(A-BUMP) 또는 그 등가물(해당 하나의 배선과 전기적으로 절연된다)을 대향시키면, 해당 하나의 배선에 인접하는 다른 배선에 접근하고 또는 이 일부에도 대향할 수 있다. 따라서, 이 인접하는 다른 배선이 절연막으로 덮여져서, 제2 입출력범프(A-BUMP) 또는 그 등가물과 전기적으로 분리되어도, 이들의 사이에는 해당 절연막을 통해서 전위차가 생기고, 해당 인접하는 다른 배선의 전해부식에 의한 용출이 생길 수 있다. 따라서, 도5의 우측 위의 부분에는 제2 입출력범프(A-BUMP)가 설치되지 않는다.
도6은 도1에 나타낸 구동회로칩의 우측 단변에 대응하는 입출력 배선과 구동회로칩의 다른 실장예의 요부를 확대한 평면도이다. 도6에 나타낸 구체예에서는, 절연기판에 형성되는 입출력 배선(LL)은 구동회로칩(IC)의 단변에 대하여 수직으로 연장된다. 구동회로칩(IC)은 도2A~도2D의 실시예에서 설명한 제1 입출력범프(I/O-BUMP)와 제2 입출력범프(A-BUMP)를 가지고 있는 것을 실장한 경우와, 도4의 실시예에서 설명한 제1 입출력범프(I/O-BUMP)와 제2 입출력범프(A'-BUMP)를 가지고 있는 것을 실장한 경우의 양쪽을 나타내고 있다. 또, 제2 입출력범프(A-BUMP)와 구별하기 위해서 제2 입출력범프(A'-BUMP)에 대응하는 구형(矩形)의 패턴에는 사선을 시 행하고 있지 않다.
도6에 나타낸 바와 같은 입출력 배선(LL)을 가지는 절연기판에 제1 입출력범프(I/O-BUMP)와 제2 입출력범프(A-BUMP)를 가지는 구동회로칩(IC), 또는 제1 입출력범프(I/O-BUMP)와 제2 입출력범프(A'-BUMP)를 가지고 있는 구동회로칩(IC)을 실장하는 경우, 구동회로칩(IC)의 단변측을 따라 서로 다르게 배치된 LCD단자(LLT)의 칩단에 가까운 LCD단자(LLT)의 모두에 제2 입출력범프(A-BUMP) 또는 제2 입출력범프(A'-BUMP)를 설치할 수 있다.
도7은 본 발명을 액정표시장치에 적용한 경우의 절연기판으로의 구동회로칩을 포함하는 각 부재의 실장상태를 설명하는 요부 사시도이다. 도7에 있어서, 액정표시패널은 한쪽의 절연기판인 제1의 기판(SUB1)과 다른쪽의 절연기판인 제2의 기판(SUB2)의 서로 맞붙인 간극에 액정층을 밀봉해서 구성되어 있다. 이 예에서는, 제1의 기판(SUB1)의 내면에는 박막 트랜지스터를 가지는 다수의 화소를 매트릭스 배열한 표시영역이 형성되며, 제2의 기판(SUB2)의 상기 표시영역에 대향하는 내면에는 다색의 컬러필터가 형성되어 있다. 또한, 제1의 기판(SUB1)과 제2의 기판(SUB2)의 각 표면에는 편광판(POL1, POL2)이 적층되어 있다(도7에는, 편광판(POL2)만을 나타낸다).
도7에서의 상기 실시예 혹은 구체예의 도면의 참조부호와 동일 참조부호는 동일 기능부분에 대응한다. 액정표시장치는 액정표시패널을 구성하는 한쪽의 절연기판인 제1의 기판(SUB1)에 게이트선 구동용의 구동회로칩(IC1)과, 드레인선 구동용의 구동회로칩(IC2)(상기한 본 발명에 관한 구동회로칩(IC)에 상당)을 COG 방식 으로 실장하고 있다. 이들의 구동회로칩(IC1, IC2)에 접속하는 외부회로와 탑재하는 플렉시블 기판(FPC1, FPC2)은 상기 제1의 기판(SUB1)의 가장자리로부터 동도면의 굵은 화살표로 나타낸 바와 같이 해당 기판(SUB1)의 이면에 접어 넣는다. 이것에 의해, 액정패널의 액자를 대폭 좁게 할 수 있다.
게이트선 구동용의 구동회로칩(IC1)에는, 도시하지 않은 외부 신호원에 접속하는 플렉시블 프린트기판(FPC1)으로부터 주사신호가 인가되며, 표시영역으로부터 인출되어 있는 게이트선(GTM)에 게이트 신호를 공급한다. 이 게이트 신호의 주사에서 선택된 게이트선에 접속하는 박막 트랜지스터에 드레인선 구동용의 구동회로칩(IC2)으로부터 드레인선(DTM)을 통과해서 공급되는 표시 데이터에 대응하는 화소가 점등되어 화상을 표시한다.
도8은 액정표시장치의 등가회로예를 나타내는 블록도이다. 이 액정표시패널의 표시영역(AR)의 하측에 복수의 드레인선 구동용의 구동회로칩(IC2)으로 이루어지는 영상신호선 구동회로(DDR)가 배치되며, 측면측에 게이트선 구동용의 복수의 구동회로칩(IC1)으로 이루어지는 주사신호선 구동회로(GDR) 및 컨트롤러부와 전원부를 탑재한 인터페이스 기판(1/F)을 가지고 있다. 인터페이스 기판(1/F)으로부터의 각종 신호나 전압은 상기한 플렉시블 프린트기판(FPC1, FPC2)을 통해서 주사신호선 구동회로(GDR)와 영상신호선 구동회로(DDR)에 주어진다.
액티브 소자인 박막 트랜지스터(TFT)는 인접하는 2개의 드레인선(DL)과 인접하는 2개의 게이트선(GL)과의 교차영역 내에 배치되며, 그 드레인 전극과 게이트 전극은, 각각 드레인선(DL), 게이트선(GL)에 접속되어 있다. GTM은 게이트선 인출 배선(G-1, G0, G1, G2, ‥ Gend, Gend+1), DTM(DiR, DiG, DiB, ‥Di+1R, Di+1G, Di=1b, ‥)은 드레인선 인출배선, Cadd는 유지용량을 나타낸다.
도9는 액티브·매트릭스형의 액정표시장치에서의 구동회로의 구성예를 설명하는 블록도이다. 액정표시장치는 본체 컴퓨터(도8의 HOST)로부터의 표시신호와 클록신호를 포함하는 제어신호를 받아서 액정패널(PNL)에 화소 데이터, 각종 클록신호, 각종 구동전압을 인가하는 인터페이스 회로를 탑재한 인터페이스 기판(1/F)을 구비하고 있다.
인터페이스 회로(1/F)는, 타이밍 컨버터(TCON)를 구비한 표시 제어장치와 전원회로를 가지고, 표시 제어장치는 액정패널에 표시신호로부터 생성한 표시 데이터를 전송하는 데이터 버스, 드레인선 구동용의 구동회로칩(도9에서는 드레인 드라이버로 표기)이 표시 데이터를 취입하기 위한 클록, 해당 드레인선 구동용의 구동회로칩이 액정구동신호를 전환하기 위한 클록, 게이트선 구동용의 구동회로칩(도9에서는 게이트 드라이버로 표기)을 구동하는 프레임 개시 지시신호와 게이트 클록 등의 타이밍 신호를 액정표시패널(도9에서는 액정패널로 표기)(PNL)에 출력한다.
또한, 전원회로는 양극계조전압 생성회로와 음극계조전압 생성회로, 대향전극전압 생성회로, 게이트용 전압생성회로로 구성된다. 본체 컴퓨터로부터의 표시신호와 제어신호를 받는 인터페이스 기판(1/F)은, 1화소 단위, 즉 빨강(R), 초록(G), 파랑(B)의 각 데이터 1개를 조(組)로 해서 단위시간에 1화소분을 드레인선 구동용의 구동회로칩(드레인 드라이버)에 전송한다.
단위시간의 기준이 되는 클록신호는 본체 컴퓨터(HOST)로부터 액정표시장치 에 보내진다. 구체적으로는, 예컨대 1024×768화소의 액정표시장치에서는, 보통은 65MHz의 주파수가 이용된다. 액정표시패널(PNL)의 구성으로서는, 표시화면을 기준으로, 횡방향에 드레인선 구동용의 구동회로칩을 두고, 이 드레인선 구동용의 구동회로칩을 박막 트랜지스터(TFT)의 드레인선의 인출배선(DTM)에 접속해서 액정을 구동하기 위한 전압을 공급한다. 또한, 게이트선에는 게이트선 구동용의 구동회로칩의 인출배선(GTM)을 접속하고, 어떤 일정시간(1수평 동작시간), 박막 트랜지스터(TFT)의 게이트에 전압을 공급한다.
타이밍 컨버터(TCON)는 반도체 칩에 의해 구성되며, 본체 컴퓨터(HOST)로부터의 표시신호와 각종 제어신호를 받아, 이것을 기초로 드레인선 구동용의 구동회로칩, 게이트선 구동용의 구동회로칩에 필요한 표시 데이터와 동작클록을 출력한다. 또, 이 예에서는, 1화소분의 데이터선은 18비트(R, G, B 각 6비트)이다.
이 구성에서는, 본체 컴퓨터(HOST)로부터 액정표시장치의 타이밍 컨버터(TCON)에는, 저전압 진폭 차동신호인, 소위 LVDS로 신호전송을 행한다. 타이밍 컨버터(TCON)로부터 드레인선 구동용의 구동회로칩에는 CMOS레벨의 신호로 전송을 행하지만, 이 경우, 65MHz의 화소클록을 공급하는 것이 곤란하므로, 32.5MHz의 클록의 상승과 하강의 양 에지에 동기해서 표시 데이터의 전송을 한다.
게이트선 구동용의 구동회로칩에는 1수평 시간마다 박막 트랜지스터(TFT)의 게이트선에 전압을 공급하도록 수평동기신호 및 표시 타이밍신호(디스플레이 타이밍신호)에 근거하며, 1수평 시간주기의 펄스를 공급한다. 1프레임 시간단위에서는 제1 라인째로부터의 표시가 되도록, 수직동기신호를 기초로 프레임 개시 지시신호 도 공급한다.
전원회로의 양극계조전압 생성회로와 음극계조전압 생성회로는, 동일한 액정에 장시간 같은 전압이 가해지지 않도록, 어떤 일정한 시간마다 액정에 가해지는 전압을 교류화하기 위한 기준전압을 생성한다. 실제의 교류화는, 드레인선 구동용의 구동회로칩 내에서 양극계조전압과 음극계조전압을 전환하여 사용함으로써 행해진다. 또, 여기에서 말하는 교류화란, 대향전극전압을 기준으로, 드레인선 구동용의 구동회로칩에 공급하는 전압을 일정 시간마다 플러스 전압측/마이너스 전압측으로 변화시키는 것이다. 여기에서는, 이 교류화의 주기를 1프레임 시간단위로 행하고 있다.
이 액정표시패널에 COG방식에서 구동회로칩을 상기한 각 실시예에서 설명한 추가범프를 설치해서 이방성 도전막을 통해서 절연기판(제1의 기판(SUB1))에 실장함으로써 구동회로칩의 가열압착 혹은 플렉시블 프린트기판의 가열압착에 기인하는 잔류응력이 분산되며, 접속저항이 안정화되어서 표시불량의 발생이 억제된 고화질의 표시장치를 제공할 수 있다.
도10은 본 발명에 관한 추가범프를 구비한 구동회로칩을 실장한 액정표시패널의 평면도이다. 액정표시패널(PNL)은 액티브·매트릭스 기판인 제1의 기판(SUB1)과 통상은 컬러필터를 가지는 컬러필터 기판인 제2의 기판(SUB2)의 서로 맞붙이는 간극에 액정층을 밀봉해서 구성된다.
제1의 기판(SUB1)은 제2의 기판(SUB2)보다도 외형이 약간 크고, 제1의 기판(SUB1)으로부터 튀어나온 주변에 구동회로칩(게이트선 구동용의 구동회로칩(IC1), 드레인선 구동용의 구동회로칩(IC2))이 플립칩 실장방식으로 직접 실장되어 있다. 이들의 각 구동회로칩은 액티브소자로서 박막 트랜지스터를 이용한 것으로는, 박막 트랜지스터의 게이트선의 인출배선에 접속하는 게이트선 구동용의 구동회로칩(게이트 드라이버)과 드레인선의 인출배선에 접속하는 드레인선 구동용의 구동회로칩(드레인 드라이버)으로 이루어진다.
그리고, 이들 구동회로칩에 표시를 위한 각종 신호를 공급하기 위한 플렉시블 프린트기판(FPC1과 FPC2)이 배치되어 있다. 플렉시블 프린트기판(FPC1과 FPC2)은, 액정표시패널의 근방에 설치한 인터페이스 기판(PCB)에 접속하고 있다. 인터페이스 기판(PCB)은 본체 컴퓨터 등의 외부 신호원으로부터의 표시신호를 액정표시장치를 위한 표시신호로 변환하기 위한 타이밍 컨버터 등, 각종 반도체회로 칩과 그밖의 전자회로소자가 상기한 바와 같이 탑재되어 있다.
도10에 있어서, 제1의 기판(SUB1)의 일연(一緣)(도면에서는 하연, 길이방향변)에 드레인선 구동용의 구동회로칩측의 플렉시블 프린트기판(FPC2)이 설치되며, 그 개구부(HOP)의 배열에 따라 액정표시패널(PNL)의 뒷편으로 접어 넣는다. 또한, 좌연(左緣)(도에서는 좌연, 폭방향변)에 게이트선 구동용의 구동회로칩측의 플렉시블 프린트기판(FPC1)이 설치되며, 그 커넥터(CT3)와 인터페이스 기판(PCB)의 커넥터(CTR3) 및 드레인선 측의 플렉시블 프린트기판(FPC2)의 커넥터(CT4)와 접속하는 커넥터(CTR4)가 결합된다.
또한, 인터페이스 기판(PCB)에는, 호스트 컴퓨터 등의 외부 신호원으로부터의 신호를 접속하는 인터페이스 커넥터(CT1), 타이밍 컨버터(TCON) 등이 설치된다. 본 구성예에서는, 상기한 바와 같은 LVDS방식의 데이터 전송방식을 채용하고 있지만, 이 경우에 필요하게 되는 수신측 신호변환기(LVDS-R)는 타이밍 컨버터(TCON)와 동일한 칩으로 일체화하는 방법을 채용함으로써 인터페이스 기판상의 실장면적을 저감하고 있다.
또, 액정표시패널(PNL)의 이면측(제1의 기판(SUB1)의 표면)과 표시면측(제2의 기판(SUB2)의 표면)에는 하편광판 및 상편광판이 적층되어 있다. 도10에서는 상편광판(POL1)만이 도시되어 있다. 그리고, 상편광판(POL1)의 내부에 표시영역(AR)이 형성된다.
제1의 기판(SUB1)의 좌변과 하변의 주연에는 상기 액티브소자에 표시 데이터를 공급하는 다수의 인출배선 및 플렉시블 프린트기판(FPC1과 FPC2)을 통해서 외부로부터 입력하는 표시를 위한 각종 신호를 접속하는 다수의 입력배선이 형성되어 있으며, 상기 실시예에서 설명한 바와 같이, 상기 구동회로칩(IC1과 IC2)의 각 범프를 상기 입력배선과 출력배선에 이방성 도전막을 통해서, FCA 실장으로 접속하고 있다. 도면 중, FGP는 프레임 그라운드 패드, FHL은 위치 맞춤 구멍이다.
상기 구조1이 도입된 표시장치에서는, 구동회로소자(칩)의 실장면에 해당 구동회로소자의 일단(예컨대, 구동회로소자로의 신호 또는 전력의 입력측)에 근접해서 배치되는 제1 범프와 해당 일단과의 거리가 제2 범프에 의해 길게 되므로, 제1 범프를 이방성 도전막에 의해 절연기판 주면에 형성된 단자부에 접속하는 공정 및 그후에 있어서, 해당 제1 범프와 해당 단자부와의 접속면에 가해지는 응력이 완화 된다. 제1 범프와 단자부를 이방성 도전막으로 열압착한 후, 제1 범프와 단자부에 끼워져 있었던 이방성 도전막의 온도가 내려 감에 따라서, 이 이방성 도전막에는 절연기판 주면에 따르는 방향의 전단(剪斷)응력이 가해진다. 이 전단응력은 제1 범프와 단자부에 끼워진 이방성 도전막을 해당 제1 범프 또는 해당 단자부에서 벗기는 원인이 되고, 그 폐해는 후술하는 바와 같이 열압착되는 범프의 위치가 구동회로소자(칩)의 단부에 가까이 할수록 지수함수적으로 현저하게 된다. 따라서, 구동회로소자의 단부(상기 실장면의 1변측)에 제2 범프를 설치하는 것 만으로도, 구동회로소자의 단부측에 배치된 제1 범프와 이것에 대향하는 단자부의 전기적인 접속의 신뢰성은 향상한다.
이러한 구조1의 이점은, 구동회로소자의 단부측에 배치된 제1 범프를 해당 단부측에 연장시키는 상기 구조5가 도입된 표시장치에 있어서도 얻을 수 있다. 제1 범프의 구동회로소자의 단부(상기 실장면의 1변측)를 향한 길이를, 해당 구동회로소자의 단부측에 설치하고, 또한 해당 제1 범프보다 해당 단부에서 떨어진 다른 범프보다 길게 함으로써, 제1 범프와 단자부와의 접합면적이 다른 범프와 이것에 대응하는 단자부와의 접합면적보다 넓어진다. 따라서, 제1 범프와 단자부와의 사이에 끼워진 이방성 도전막은 그 일부분(구동회로소자의 단부측)에서 상기 응력의 폐해를 받았다고 해도, 그 나머지의 부분에서 해당 응력의 폐해를 회피하고, 제1 범프와 단자부와의 전기적인 접속을 양호하게 유지한다. 또, 제1 범프의 실장면의 1변측을 향한 길이는 상기 구동회로소자가 상기 절연기판 주면에 탑재되었을 때, 상기 주면의 탑재부분의 내부로부터 해당 실장면의 1변에 대향하는 해당 탑재부분의 일단을 향해서 연장되는 방향에 따른 길이가 된다.
상기 구조1이 도입된 표시장치 및 상기 구조5가 도입된 표시장치의 어느쪽에 있어서도, 상술의 효과에 더하여, 다음 효과도 얻을 수 있다.
그 하나는, 구동회로소자의 제1 범프와 절연기판 주면에 설치된 단자부와의 이방성 도전막에 의한 접합부에서의 전력손실이나 신호의 지연 또는 왜곡의 저감이다. 이 효과는, 해당 접합부를 통과시킨 제1 범프와 단자부와의 사이의 전기저항이 저감되는 것에 의해 얻을 수 있다. 제1 범프와 단자부와의 접합부분이 구동회로소자의 실장면의 1변으로부터 멀어짐에 따라, 해당 접합부분은 절연기판 주면, 이것에 대향하는 구동회로소자의 실장면 및 이방성 도전막에 의해, 표시장치가 이용되는 분위기로부터 보다 확실하게 격리되기 때문에, 제1 범프와 단자부와의 사이의 전기저항은, 장기에 걸쳐 낮게 또한 안정하게 유지된다.
다른 하나는, 상기 절연기판 주면의 주연부(상기 주면의 탑재부분을 포함한다)에 설치된 이방성 도전막에 구동회로소자의 실장면을 대향시킨 상태에서, 열압착 헤드를 구동회로소자의 상면(실장면의 반대측)에 닿게하여 구동회로소자의 실장면에 설치한 범프(상기 제1 범프를 포함하는 각각)와 절연기판 주면의 주연부에 설치한 단자부를 접합(열압착)하는 공정에 있어서, 해당 제1 범프와 단자부에 끼워진 이들을 접합하는 이방성 도전막에 잉여의 응력이 가해지지 않고, 또한 제1 범프와 단자부와의 접합의 신뢰성이 손상되지 않는 것이다. 제1 범프가 구동회로소자의 실장면의 내측에 위치하기(그 1변으로부터 떨어져 있다) 때문에, 이 접합공정에서 구동회로소자의 상면에 접하는 열압착 헤드의 해당 상면에 대한 경사가 제1 범프와 단자부와의 접합(열압착)에 미치는 영향이 경감된다.
상기 구조2가 도입된 표시장치에서는, 상기 제2 범프와 이것에 인접하는 상기 제1 범프가 같은 전위이므로, 해당 제1 범프에 접속되는 배선을 따라 생기는 기생용량도 저감된다. 이것에 의해, 해당 배선에 의해 전송되는 신호에 생기는 파형 왜곡도 억제된다. 제2 범프가 이것에 인접하는 제1 범프에 접속되는 배선에 접하는 경우라도, 구동회로소자에 있어서 제2 범프와 제1 범프를 도통하고, 또는 동전위가 되도록 결선하면 된다. 한편, 제2 범프가 이것에 인접하는 제1 범프에 접속되는 배선과 절연막을 통해서 대향하는 경우, 해당 절연막의 상면과 하면과의 사이에 전위차는 실질적으로 생기지 않기 때문에, 해당 배선을 형성하는 도체막(특히 금속막)이 전해부식에 의해 녹을 가능성이 없어진다. 따라서, 배선의 전기저항은 바람직하게 낮은 상태로 유지된다. 또한, 배선과 절연되어서 대향하는 제2 범프가 부유전위에 있는 경우에 비해 해당 배선과 제2 범프와의 사이에 생기는 기생용량도 낮게 된다.
상기 구조3이 도입된 표시장치에서는, 상기 제1 범프에 접속되는 단자부의 면적을, 해당 제1 범프에 인접하는 상기 제2 범프에도 접합할 수 있는 크기로 하는 것에 의해, 절연기판 주면(그 주연부)에 구동회로소자를 탑재하는 공정에서의 절연기판 주면에 형성된 복수의 단자부와 구동회로소자의 실장면에 형성된 복수의 범프와의 위치맞춤(Alignment)의 정밀도가 향상한다. 따라서, 복수의 범프와 복수의 단자부가 각각 바람직하게 전기적으로 접속된다. 또한, 구조3과 상기 구조2를 조합시키면, 제1 범프와 이것에 대응하는 단자부와의 사이의 전기적인 접속에 대하여, 해 당 단자부와 제2 범프와의 전기적인 접속이 병렬로 형성되므로, 해당 제1 범프와 해당 단자부와의 접합면적의 확대와 다름없는 효과를 얻을 수 있다. 바꾸어 말하면, 이방성 도전막에 포함되는 도전입자가 보다 많게, 제1 범프와 단자부와의 전기적인 접속에 기여된다.
상기 구조4가 도입된 표시장치에서는, 상기 제2 범프와 이것에 인접하는 상기 제1 범프와의 사이에 생긴 간극에 의해, 해당 제1 범프를 상기 단자부에 접합하는 공정에서 용융한 이방성 도전막의 바인더가 절연기판 주면과 이것에 대향하는 구동회로소자의 실장면에 끼워진 공간으로부터 효율적으로 배출된다. 따라서, 해당 제1 범프와 해당 단자부와의 접합부의 주변에 잉여의 이방성 도전막 및 이것에 필러로서 분산된 도전입자가 남기 어렵게 되며, 이것에 의해 상술한 해당 접합부에 가해지는 응력이 조장(助長)될 가능성도 없어진다.
또, 상기 배선이 상기 절연기판 주면의 탑재부분의 일단에 대하여 비스듬히 연장되는 부분을 가지는 경우는, 해당 부분의 해당 탑재부분의 일단과 이루는 각도가 작아짐에 따라서, 해당 배선과 이것에 인접하는 다른 배선과의 간격이 좁아진다. 따라서, 상기 제2 범프와 이것에 인접하는 상기 제1 범프에 접속되는 상기 배선은 해당 배선과 이것에 인접하는 다른 배선과의 단락이나, 해당 제2 범프에 의한 해당 다른 배선으로의 전기적인 간섭을 피하는 관점에서, 해당 배선의 상기 주면의 탑재부분의 일단에 대하여 비스듬히 연장되는 부분 이외에서 대향시키면 된다.

Claims (10)

  1. 절연기판,
    상기 절연기판의 주면에 복수의 화소를 배치하여 형성된 표시영역,
    상기 절연기판의 상기 주면의 주연부에 탑재되고, 또한 상기 표시영역에 신호 또는 전력을 공급하는 구동회로소자,
    상기 주면의 상기 주연부에 형성되고, 또한 상기 주면의 상기 구동회로소자가 탑재되는 탑재부분에 설치된 복수의 단자부, 및
    상기 단자부로부터 상기 주면의 탑재부분의 외측으로 각각 연장되는 복수의 배선을 구비하고,
    상기 단자부는 상기 탑재부분의 일단에 따라서 2열로 배치되고,
    상기 구동회로소자의 상기 단자부에 대향하는 실장면에는 이방성 도전막에 의해 상기 단자부의 각각에 접속되는 복수의 범프가 설치되고,
    상기 복수의 범프의 일부는 제1 범프와, 당해 제1 범프에 인접하여 설치되는 제2 범프를 구비하고 있는 표시장치.
  2. 제 1 항에 있어서,
    상기 제2 범프는 상기 제1 범프와 같은 전위인 표시장치.
  3. 제 1 항에 있어서,
    상기 단자부는 상기 제1 범프와 함께 상기 제2 범프에도 접하는 접촉면을 갖는 표시장치.
  4. 제 1 항에 있어서,
    상기 제2 범프는 상기 제1 범프와 이간(離間)하여 설치되는 표시장치.
  5. 제 3 항에 있어서,
    상기 복수의 범프의 일부는 제1 범프만을 구비하고, 상기 제1 범프만을 갖는 범프에 접속되는 상기 단자부의 면적은 상기 제1 범프와 제2 범프를 갖는 범프에 접속되는 상기 단자부의 면적보다도 좁은 표시장치.
  6. 제 2 항에 있어서,
    상기 복수의 배선은 절연막으로 덮어지고, 상기 단자부는 상기 절연막에 형성된 상기 배선의 각각을 노출하는 개구로 상기 배선에 접하는 표시장치.
  7. 제 6 항에 있어서,
    상기 제2 범프는 상기 절연막을 통하여 상기 배선과 접속되는 표시장치.
  8. 삭제
  9. 삭제
  10. 삭제
KR1020040064694A 2003-08-18 2004-08-17 표시장치 KR100682403B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2003-00294089 2003-08-18
JP2003294089A JP2005062582A (ja) 2003-08-18 2003-08-18 表示装置

Publications (2)

Publication Number Publication Date
KR20050023121A KR20050023121A (ko) 2005-03-09
KR100682403B1 true KR100682403B1 (ko) 2007-02-15

Family

ID=34225056

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040064694A KR100682403B1 (ko) 2003-08-18 2004-08-17 표시장치

Country Status (5)

Country Link
US (2) US7283130B2 (ko)
JP (1) JP2005062582A (ko)
KR (1) KR100682403B1 (ko)
CN (1) CN100485498C (ko)
TW (1) TWI300870B (ko)

Families Citing this family (53)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3892650B2 (ja) * 2000-07-25 2007-03-14 株式会社日立製作所 液晶表示装置
JP5022552B2 (ja) * 2002-09-26 2012-09-12 セイコーエプソン株式会社 電気光学装置の製造方法及び電気光学装置
KR101075599B1 (ko) * 2004-06-23 2011-10-20 삼성전자주식회사 표시장치
US20060044241A1 (en) * 2004-08-31 2006-03-02 Vast View Technology Inc. Driving device for quickly changing the gray level of the liquid crystal display and its driving method
JP2006196528A (ja) * 2005-01-11 2006-07-27 Seiko Epson Corp 半導体装置
KR101147990B1 (ko) * 2005-03-29 2012-05-24 엘지디스플레이 주식회사 드라이버칩 패드가 형성된 기판
KR20070007432A (ko) * 2005-07-11 2007-01-16 삼성전자주식회사 구동 집적회로, 구동 집적회로의 제조 방법 및 이를 갖는표시장치
KR20070044204A (ko) * 2005-10-24 2007-04-27 엘지이노텍 주식회사 액정표시장치
KR20070095029A (ko) * 2006-03-20 2007-09-28 삼성전자주식회사 표시 장치 및 그의 제조 방법
KR20070106151A (ko) * 2006-04-28 2007-11-01 엘지전자 주식회사 디스플레이 장치
JP4851255B2 (ja) * 2006-07-14 2012-01-11 株式会社 日立ディスプレイズ 表示装置
JP4816297B2 (ja) * 2006-07-21 2011-11-16 三菱電機株式会社 実装端子基板及びこれを用いた表示装置
TWI310983B (en) * 2006-10-24 2009-06-11 Au Optronics Corp Integrated circuit structure, display module, and inspection method thereof
JP4425264B2 (ja) * 2006-12-15 2010-03-03 Ｏｋｉセミコンダクタ株式会社 走査線駆動回路
JP4861814B2 (ja) * 2006-12-26 2012-01-25 オプトレックス株式会社 配線接続構造
KR101348756B1 (ko) * 2007-03-28 2014-01-07 삼성디스플레이 주식회사 필름-칩 복합체와 이를 포함하는 표시장치
CN101285942B (zh) * 2007-04-13 2010-05-26 群康科技(深圳)有限公司 液晶显示器
KR101387922B1 (ko) * 2007-07-24 2014-04-22 삼성디스플레이 주식회사 구동 칩, 이를 갖는 구동 칩 패키지 및 표시 장치
US20110199544A1 (en) * 2008-01-22 2011-08-18 Sharp Kabushiki Kaisha Lighting device, display device and television receiver
JP4980960B2 (ja) * 2008-03-14 2012-07-18 ラピスセミコンダクタ株式会社 テープ配線基板及び半導体チップパッケージ
KR100992415B1 (ko) * 2008-06-16 2010-11-05 주식회사 실리콘웍스 드라이버 집적회로 칩의 패드 배치 구조
US9118324B2 (en) * 2008-06-16 2015-08-25 Silicon Works Co., Ltd. Driver IC chip and pad layout method thereof
JP5274564B2 (ja) * 2008-08-11 2013-08-28 シャープ株式会社 フレキシブル基板および電気回路構造体
US8299631B2 (en) 2008-09-01 2012-10-30 Sharp Kabushiki Kaisha Semiconductor element and display device provided with the same
JP5339274B2 (ja) * 2008-09-03 2013-11-13 株式会社ジャパンディスプレイ 表示装置
JP2010060873A (ja) * 2008-09-04 2010-03-18 Sony Corp 画像表示装置
JP5395407B2 (ja) * 2008-11-12 2014-01-22 ルネサスエレクトロニクス株式会社 表示装置駆動用半導体集積回路装置および表示装置駆動用半導体集積回路装置の製造方法
US20120236230A1 (en) * 2009-11-20 2012-09-20 Sharp Kabushiki Kaisha Device substrate and method for manufacturing same
TWI424411B (zh) * 2009-12-31 2014-01-21 Au Optronics Corp 電致發光裝置
JP5452290B2 (ja) * 2010-03-05 2014-03-26 ラピスセミコンダクタ株式会社 表示パネル
CN102237049B (zh) 2010-04-22 2013-03-20 北京京东方光电科技有限公司 玻璃基芯片型液晶显示器
US8884712B2 (en) * 2010-06-11 2014-11-11 Daishinku Corporation Oscillator
KR101826898B1 (ko) * 2011-05-26 2018-03-23 삼성디스플레이 주식회사 표시패널
KR101951956B1 (ko) * 2012-11-13 2019-02-26 매그나칩 반도체 유한회사 반도체 패키지용 연성회로기판
JP6033110B2 (ja) * 2013-02-14 2016-11-30 オリンパス株式会社 固体撮像装置および撮像装置
JP2014206595A (ja) * 2013-04-11 2014-10-30 株式会社ジャパンディスプレイ 液晶表示装置
KR20150038842A (ko) * 2013-10-01 2015-04-09 삼성디스플레이 주식회사 구동 칩, 이를 구비한 표시 장치 및 구동 칩 제조 방법
CN105528979B (zh) 2014-10-20 2019-08-06 力领科技股份有限公司 高解析显示器及其驱动芯片
JP5973008B2 (ja) * 2015-02-04 2016-08-17 ラピスセミコンダクタ株式会社 表示パネル
KR20170065713A (ko) 2015-12-03 2017-06-14 삼성디스플레이 주식회사 표시 장치
JP6429282B2 (ja) * 2016-01-13 2018-11-28 力領科技股▲ふん▼有限公司 高解析ディスプレイ及びそのドライバーチップ
CN106226963B (zh) * 2016-07-27 2021-04-30 京东方科技集团股份有限公司 一种阵列基板、显示面板及显示装置
JP2018032848A (ja) * 2016-08-25 2018-03-01 株式会社村田製作所 半導体装置
KR20180027693A (ko) * 2016-09-06 2018-03-15 삼성디스플레이 주식회사 표시 장치
KR102093497B1 (ko) * 2018-07-11 2020-03-26 삼성디스플레이 주식회사 표시모듈 및 이를 포함하는 표시장치
CN109742115B (zh) * 2019-01-08 2021-01-26 京东方科技集团股份有限公司 阵列基板和显示装置
KR102182538B1 (ko) * 2019-09-20 2020-11-25 삼성디스플레이 주식회사 표시 장치 및 유기 발광 표시 장치
KR102269139B1 (ko) * 2019-09-20 2021-06-25 삼성디스플레이 주식회사 표시 장치 및 유기 발광 표시 장치
KR20210036437A (ko) * 2019-09-25 2021-04-05 삼성디스플레이 주식회사 표시장치 및 이의 제조 방법
KR20210041676A (ko) * 2019-10-07 2021-04-16 삼성디스플레이 주식회사 표시 장치
CN111081582B (zh) * 2019-12-06 2022-08-02 武汉华星光电半导体显示技术有限公司 显示装置、及驱动芯片与阵列基板的绑定方法
KR20220040578A (ko) 2020-09-23 2022-03-31 삼성디스플레이 주식회사 칩 온 필름 패키지 및 이를 포함하는 표시 장치
CN116998249A (zh) * 2022-02-28 2023-11-03 京东方科技集团股份有限公司 一种电路板、显示基板及显示装置

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS53123074A (en) * 1977-04-01 1978-10-27 Nec Corp Semiconductor device
JPS59127852A (ja) * 1983-01-12 1984-07-23 Matsushita Electronics Corp 半導体装置
JPS63124434A (ja) * 1986-11-12 1988-05-27 Mitsubishi Electric Corp 半導体装置の製造方法
JPH01205543A (ja) * 1988-02-12 1989-08-17 Fujitsu Ltd フリップチップ接合用ｌｓｉ素子チップ
TW340192B (en) * 1993-12-07 1998-09-11 Sharp Kk A display board having wiring with three-layered structure and a display device including the display board
JPH07235564A (ja) * 1993-12-27 1995-09-05 Toshiba Corp 半導体装置
JPH07273119A (ja) * 1994-03-29 1995-10-20 Toshiba Corp 半導体装置
JP2730529B2 (ja) * 1995-10-31 1998-03-25 日本電気株式会社 半導体装置およびその製造方法
US6525718B1 (en) * 1997-02-05 2003-02-25 Sharp Kabushiki Kaisha Flexible circuit board and liquid crystal display device incorporating the same
JP3328157B2 (ja) 1997-03-06 2002-09-24 シャープ株式会社 液晶表示装置
JP3406517B2 (ja) * 1998-05-21 2003-05-12 シャープ株式会社 半導体装置
JP2000137239A (ja) * 1998-10-30 2000-05-16 Optrex Corp 液晶表示パネル
JP2000276068A (ja) * 1999-03-26 2000-10-06 Seiko Epson Corp 表示装置及び電子機器
US6664942B1 (en) * 2000-04-17 2003-12-16 Samsung Electronics Co., Ltd. Signal transmission film and a liquid crystal display panel having the same
JP3897484B2 (ja) * 1999-06-22 2007-03-22 オプトレックス株式会社 配線基板のリード端子構造
JP2001075501A (ja) * 1999-07-02 2001-03-23 Seiko Instruments Inc 表示装置、及び、表示装置の検査方法
JP4783890B2 (ja) * 2000-02-18 2011-09-28 株式会社 日立ディスプレイズ 液晶表示装置
JP2002076048A (ja) * 2000-09-05 2002-03-15 Sony Corp フリップチップ接続によるバンプの配置方法
JP2002231763A (ja) * 2001-02-02 2002-08-16 Seiko Epson Corp 電気光学装置および電子機器
KR100737896B1 (ko) * 2001-02-07 2007-07-10 삼성전자주식회사 어레이 기판과, 액정표시장치 및 그 제조방법
JP4069597B2 (ja) * 2001-08-09 2008-04-02 セイコーエプソン株式会社 電気光学装置及び電子機器
JP2003060051A (ja) * 2001-08-10 2003-02-28 Rohm Co Ltd 半導体集積回路装置及びそれを用いた電子装置
KR100857494B1 (ko) * 2002-04-30 2008-09-08 삼성전자주식회사 구동 집적 회로 패키지 및 이를 이용한 칩 온 글래스액정표시장치

Also Published As

Publication number Publication date
US20050052442A1 (en) 2005-03-10
KR20050023121A (ko) 2005-03-09
JP2005062582A (ja) 2005-03-10
US8400440B2 (en) 2013-03-19
TW200527051A (en) 2005-08-16
US20080024475A1 (en) 2008-01-31
CN100485498C (zh) 2009-05-06
TWI300870B (en) 2008-09-11
US7283130B2 (en) 2007-10-16
CN1584684A (zh) 2005-02-23

Similar Documents

Publication Publication Date Title
KR100682403B1 (ko) 표시장치
US6734941B2 (en) Liquid crystal display device
JP3808224B2 (ja) 液晶表示装置
US6819370B2 (en) Liquid crystal display panel including two PGB for outputting signals to the same conductive wires and a repair line
CN109860142B (zh) 膜上芯片和包括该膜上芯片的显示装置
CN109658855B (zh) 阵列基板、显示模组及其测试方法、显示面板
JP2002244580A (ja) 表示素子駆動装置およびそれを用いた表示装置
JP2006030368A (ja) 電気光学装置、実装構造体及び電子機器
JP3895199B2 (ja) 表示装置
JP5528906B2 (ja) 表示装置
TW505804B (en) Liquid crystal display device
KR100631301B1 (ko) 액정표시장치
JPH09258249A (ja) 半導体集積回路
JP3760282B2 (ja) 液晶表示装置
KR100294823B1 (ko) 액정표시장치하판글래스의배선구조
JPH04281431A (ja) 液晶表示装置
JP4975649B2 (ja) 表示装置
TWI395002B (zh) 顯示面板及其訊號傳輸方法
WO2024040405A1 (zh) 一种阵列基板、显示面板及显示装置
JP2006146225A (ja) 表示装置
JP4289281B2 (ja) 半導体装置、実装構造体、電気光学装置、電子機器
JP2000122029A (ja) 液晶表示装置
JP2011128602A (ja) 液晶表示装置
JPH052180A (ja) 液晶表示装置
JP2005257899A (ja) 表示装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120119

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20130118

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee