JP3897484B2 - 配線基板のリード端子構造 - Google Patents
配線基板のリード端子構造 Download PDFInfo
- Publication number
- JP3897484B2 JP3897484B2 JP17533199A JP17533199A JP3897484B2 JP 3897484 B2 JP3897484 B2 JP 3897484B2 JP 17533199 A JP17533199 A JP 17533199A JP 17533199 A JP17533199 A JP 17533199A JP 3897484 B2 JP3897484 B2 JP 3897484B2
- Authority
- JP
- Japan
- Prior art keywords
- lead terminal
- bump
- semiconductor chip
- bumps
- unused
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Lead Frames For Integrated Circuits (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は配線基板のリード端子構造に係り、特にリード端子と半導体チップのバンプとを接続する際の位置ずれを容易に確認することを可能とした配線基板のリード端子構造に関する。
【０００２】
【従来の技術】
配線基板上に半導体チップを搭載し、半導体チップからの電気信号を表示装置に与えて特定の図形や文字等の情報を表示させるものの一つに液晶表示素子を内蔵した液晶表示装置がある。
【０００３】
一般に、前記液晶表示素子においては、ガラス等からなる一対の基板をそれぞれ対向して配置し、これら各基板の互いに対向する面には、酸化インジウム錫（以下、ＩＴＯという）等からなる透明電極が積層形成されている。そして、前記透明電極が形成された基板の表面には、互いに対向する電極間で液晶分子を一定の形態に配列させるために表面にラビング処理が施された配向膜が積層形成されている。
【０００４】
このような配向処理が施された２枚の基板の一方の周辺部にシール材を塗布するとともに、このシール材により囲まれた面内に各基板の間隙を調整するためのスペーサを均一に散布した状態で、各基板を貼り合わせて一体に形成するようになっている。さらに、前記各基板の間に、予め設けられた注入口から液晶を注入した後、注入口を封止することにより、２枚の基板の間に液晶を密封する。そして、これら各基板の表面にそれぞれ偏光板を貼着することにより、液晶表示素子を構成するようになっている。
【０００５】
そして、このような液晶表示素子においては、一方の基板は、他方の基板に対して大きく形成されており、この一方の基板の突出部分には、前記透明電極から引き出された多数のリード端子が所定のピッチで形成されている。
【０００６】
このようなリード端子部分には、電気信号を液晶表示素子に供給するための電子回路が接続されるようになっている。
【０００７】
このような電子回路の接続手段の一つとして、従来から、液晶パネルの基板上に半導体チップを直接実装するＣＯＧ（チップ・オン・ガラス）方式と呼ばれる接続手段がある。
【０００８】
図５は、このようなＣＯＧ方式においてリード端子に対して半導体チップを接続した状態を示したもので、このＣＯＧ方式においては、基板１０のリード端子１１部分に半導体チップ１２に形成されているバンプ１３を位置合わせし、前記各リード端子１１と半導体チップ１２のバンプ１３とを異方性導電膜を介して接着することにより、各リード端子１１と半導体チップ１２とを電気的に接続するようになっている。
【０００９】
この場合に、前記リード端子１１と半導体チップ１２のバンプ１３との接続不良が生じると、液晶表示素子の動作が適正に行なわれなくなることから、前記リード端子１１と半導体チップ１２のバンプ１３とを接続する場合は、基板１０のリード端子１１に対する半導体チップ１２のバンプ１３の位置精度を計測し、その結果に応じて、半導体チップ１２の位置を調整し、リード端子１１と半導体チップ１２とを適正に接続することができるようにしている。
【００１０】
従来、このようなリード端子１１と半導体チップ１２のバンプ１３との位置精度を計測する手段としては、基板１０側に形成された位置合わせマークと半導体チップ１２側に形成された位置合わせマークとのずれを計測する手段や、リード端子１１と半導体チップ１２のバンプ１３との重ね合わせずれを直接計測する手段等がある。
【００１１】
これらいずれの手段においても、前記ずれを顕微鏡による目視観察や、測長機等による測定、画像処理による測定等により計測するようになっている。
【００１２】
【発明が解決しようとする課題】
しかしながら、前述した従来の基板１０側に形成された位置合わせマークと半導体チップ１２側に形成された位置合わせマークとのずれを計測する手段においては、基板１０側の位置合わせマークと半導体チップ１２側の位置合わせマークとを演算処理により一致させる必要があるので、作業が極めて煩雑であり、また、顕微鏡等による目視観察を行なう場合には、各位置合わせマークのずれは確認することはできるものの、半導体チップ１２の搭載精度を正確に把握することができないという問題を有している。
【００１３】
また、リード端子１１と半導体チップ１２のバンプ１３との重ね合わせずれを直接計測する手段においては、通常、リード端子１１はバンプ１３より大きめに形成されていることから、リード端子１１がバンプ１３と重なってしまい、リード端子１１とバンプ１３の位置ずれを確認することが極めて困難であり、しかも、位置ずれ量も容易に確認することができないという問題を有している。
【００１４】
また、半導体チップ１２のバンプ１３には使用しないバンプ１３も存在しているため、リード端子１１がバンプ１３の下に存在せず、場合によってはリード端子１１とバンプ１３の重なりを測定できないものがあった。
【００１５】
さらに、複数のバンプ１３に一つのリード端子１１を接続するような場合には、複数のバンプ１３に大きな幅寸法を有するリード端子１１を接続するようにしているので、このようなリード端子１１部分においては、リード端子１１とバンプ１３との重なりを測定することができないという問題をも有している。
【００１６】
本発明はこれらの点に鑑みてなされたものであり、リード端子と半導体チップのバンプとの位置ずれを容易に確認することのできる配線基板のリード端子構造を提供することを目的とするものである。
【００１７】
【課題を解決するための手段】
前述した目的を達成するため請求項１に記載の発明に係る配線基板のリード端子構造は、透視性基板上に半導体チップの周縁部に形成された矩形状バンプに接続するためのリード端子を形成してなる配線基板のリード端子構造において、前記半導体チップのバンプのうち、リード端子との接続不要な不使用バンプの少なくとも一つに対応するように前記基板上にダミー端子を形成し、半導体チップの前記ダミー端子に対応する不使用バンプが設けられている端辺方向を平行方向とし、前記端辺方向に直交する方向を直交方向としたときに、前記ダミー端子は、平行方向の寸法が不使用バンプの平行方向の寸法と同一とされ、かつ、前記ダミー端子の直交方向の両端位置と前記不使用バンプの直交方向の両端位置および前記ダミー端子の平行方向の先端位置と前記不使用バンプの平行方向の一端位置の少なくとも一方が同じ位置となるように形成されていることを特徴とするものである。
【００１８】
この請求項１に記載の発明によれば、ダミー端子部分を視認することにより、ダミー端子の位置ずれを容易に確認することができる。しかも、その不使用バンプのはみ出し量を計測することにより、そのずれ量およびそのずれ方向も容易に計測することができる。そして、この計測結果に基づいて、半導体チップのずれを修正することにより、基板のリード端子に対する半導体チップの位置合わせを容易に行なうことができる。
【００１９】
また、請求項２に記載の発明は、透視性基板上に半導体チップの周縁部に形成された矩形状バンプに接続するためのリード端子を形成してなる配線基板のリード端子構造において、前記半導体チップの複数のバンプにまたがって接続される一つのリード端子の先端部を各バンプに対応するように分割して櫛歯状に形成し、半導体チップの前記分割したリード端子に対応する複数のバンプが設けられている端辺方向を平行方向とし、前記端辺方向に直交する方向を直交方向としたときに、前記櫛歯状に分割した少なくとも一つのリード端子は、平行方向の寸法が対応バンプの平行方向の寸法と同一とされ、かつ、前記リード端子の直交方向の両端位置と前記対応バンプの直交方向の両端位置および前記分割リード端子の平行方向の先端位置と前記対応バンプの平行方向の半導体チップ中央部端位置の少なくとも一方が同じ位置となるように形成されていることを特徴とするものである。
【００２０】
この請求項２に記載の発明によれば、リード端子によりバンプを完全に被覆してしまうことがなく、バンプに対するリード端子のずれ量を確認することが可能となる。そして、この計測結果に基づいて、半導体チップのずれを修正することにより、基板のリード端子に対する半導体チップの位置合わせを容易に行なうことができる。
【００２１】
さらに、請求項３に記載の発明は、請求項１または請求項２において、透視性基板をガラス基板とし、リード端子を酸化インジウム錫からなる透明電極としたことを特徴とするものである。
【００２２】
この請求項３に記載の発明によれば、透視性基板およびリード端子が透視性に優れているので、バンプに対するリード端子のずれ量を容易に確認することができる。
【００２３】
【発明の実施の形態】
以下、本発明の実施形態を図１から図４を参照して説明する。
【００２４】
図１は本発明に係るリード端子構造を適用するＣＯＧ方式の液晶表示素子の実施の一形態を示したもので、この液晶表示素子１は、ガラス等からなり互いに対向して配置された一対の基板２を有しており、これら各基板２の互いに対向する面には、ＩＴＯ等からなる透明電極（図示せず）が積層形成されている。そして、前記透明電極が形成された基板２の表面には、互いに対向する電極間で液晶分子を一定の形態に配列させるために表面にラビング処理が施された配向膜（図示せず）が積層形成されている。このような配向処理が施された２枚の基板２の一方の周辺部に（図示せず）シール材を塗布するとともに、このシール材により囲まれた面内に各基板２の間隙を調整するためのスペーサを均一に散布した状態で、各基板２を貼り合わせて一体に形成するようになっている。さらに、前記各基板２の間に、予め設けられた注入口から液晶を注入した後、注入口を封止することで、２枚の基板２の間に液晶を密封して、液晶表示素子１を構成するようになっている。
【００２５】
そして、このような液晶表示素子１においては、この液晶表示素子１の下方の基板２は、上方の基板２に対して大きく形成されており、この下方の基板２の突出部分には、図２に示すように、前記透明電極から引き出された多数のリード端子３，３…が形成されている。そして、このリード端子３部分には、半導体チップ４が接続されるようになっている。
【００２６】
図２に示すように、この半導体チップ４には、前記リード端子３に接続される複数のバンプ５が形成されており、このバンプ５の中には、リード端子３との接続が不要な不使用バンプ６が存在している。また、本実施形態においては、前記下方の基板２の突出部分に、リード端子３の他に、前記不使用バンプ６に対応するようにダミー端子７を形成するようになっており、半導体チップ４の前記ダミー端子７に対応する不使用バンプ６が設けられている端辺方向を平行方向とし、前記端辺方向に直交する方向を直交方向とする。
【００２７】
また、前記リード端子３は、図３に示すように、通常、バンプ５との接続を確実に行なうためにバンプ５の平行方向の寸法よりわずかに大きい平行方向の寸法を有するように形成されているものであるが、本実施形態においては、前記ダミー端子７は、不使用バンプ６の平行方向の寸法と同じ平行方向の寸法とされ、かつ、前記ダミー端子７の直交方向の両端位置と前記不使用バンプ６の直交方向の両端位置とが同じ位置になるように形成されている。また、このダミー端子７の平行方向の先端位置も不使用バンプ６の平行方向の一端位置に一致させるようになっている。ここで、一端位置とは、不使用バンプ６の平行方向の半導体チップ４の中央部側の端位置および不使用バンプ６が設けられている半導体チップ４の端辺側の端位置のいずれか一方の端位置である。なお、このダミー端子７の直交方向の両端位置および平行方向の先端位置は、いずれか一方を不使用バンプ６に一致させるようにしてもよい。さらに、ダミー端子７には、例えば、Ｙ方向の３番目のダミー端子７であることを示す「Ｙ３」といった印が形成されている。
【００２８】
次に、本実施形態の作用について説明する。
【００２９】
本実施形態においては、リード端子３およびダミー端子７に対して半導体チップ４を位置合わせした後、各リード端子３およびダミー端子７と半導体チップ４の各バンプ５および不使用バンプ６とを接続するようになっている。
【００３０】
そして、半導体チップ４の接続工程の終了した任意の液晶表示素子１を取出し、このダミー端子７部分を、例えば、顕微鏡により視認する。この場合に、本実施形態においては、ダミー端子７の平行方向の幅寸法を不使用バンプ６の平行方向の幅寸法と同一に形成するとともに、このダミー端子７の平行方向の先端位置も不使用バンプ６の平行方向の一端位置に一致させるようにしているので、不使用バンプ６がダミー端子７の両側あるいは先端からはみ出して視認できる場合は、ダミー端子７と不使用バンプ６との位置がずれている場合であるとして、ダミー端子７の位置ずれを容易に確認することができる。しかも、その不使用バンプ６のはみ出し量を計測することにより、そのずれ量およびそのずれ方向も容易に計測することができる。また、ダミー端子７の印により、計測すべき箇所を瞬時に認識することができる。
【００３１】
そして、この計測結果に基づいて、半導体チップ４のずれを修正することにより、基板２のリード端子３に対する半導体チップ４の位置合わせを容易に行なうことができる。
【００３２】
したがって、本実施形態においては、液晶表示素子１の基板２にリード端子３のみならず、不使用バンプ６に対応するようにダミー端子７を形成するようにしているので、このダミー端子７部分を視認することにより、ダミー端子７と不使用バンプ６との位置ずれ、そのずれ量およびずれ方向を容易に確認することができる。また、ダミー端子７の印により、計測すべき箇所を瞬時に認識することができる。
【００３３】
その結果、基板２のリード端子３に対する半導体チップ４の位置合わせを容易に行なうことができ、リード端子３と半導体チップ４とを、接続不良が生じることなく、かつ、高い精度で接続することができる。
【００３４】
図４は本発明に係るリード端子構造を適用する液晶表示素子の他の実施形態を示したもので、本実施形態においては、半導体チップの複数のバンプ５にまたがって一つのリード端子３を接続する場合に、そのリード端子３の先端部を各バンプ５に対応するように分割して櫛歯状に形成しており、分割したリード端子３に対応する複数のバンプ５が設けられている半導体チップ４の端辺方向を平行方向とし、前記端辺方向に直交する方向を直交方向としたものである。
【００３５】
この櫛歯状に分割したリード端子３は、平行方向の寸法がそのリード端子３に対応するバンプ５の平行方向の寸法と同一とされ、また、そのリード端子３の直交方向の両端位置と前記対応バンプ５の直交方向の両端位置と同じ位置になるように形成されている。また、このリード端子３の平行方向の先端位置も対応バンプ５の半導体チップ４の中央部側の端位置と同じ位置になるように形成されている。
【００３６】
図４では、分割したリード端子３のすべてを対応するバンプ５に一致させているが、分割したリード端子３の一つだけを対応バンプ５に一致させてもよいし、リード端子３の垂直方向の両端位置および先端位置は、いずれか一方をバンプに一致させるようにしてもよい。
【００３７】
本実施形態においては、各リード端子３と半導体チップ４の各バンプ５とを接続した後、このリード端子３部分を、例えば、顕微鏡により視認する。この場合に、本実施形態においては、複数のバンプ５にまたがって接続されるリード端子３の先端部を各バンプ５に対応するように分割して櫛歯状に形成するようにしているので、リード端子３によりバンプ５を完全に被覆してしまうことがなく、バンプ５に対するリード端子３のずれ量を確認することが可能となる。
【００３８】
そして、この計測結果に基づいて、半導体チップ４のずれを修正することにより、基板２のリード端子３に対する半導体チップ４の位置合わせを容易に行なうことができる。
【００３９】
したがって、本実施形態においては、複数のバンプ５に接続されるリード端子３の先端部を各バンプ５に対応するように分割して櫛歯状に形成するようにしているので、リード端子３によりバンプ５を完全に被覆してしまうことがなく、このリード端子３部分を視認することにより、リード端子３とバンプ５との位置ずれを容易に確認することができる。
【００４０】
その結果、本実施形態においても前記実施形態のものと同様に、基板２のリード端子３に対する半導体チップ４の位置合わせを容易に行なうことができ、リード端子３と半導体チップ４とを、接続不良が生じることなく、かつ、高い精度で接続することができる。
【００４１】
また、前記実施形態は、透明基板上に形成された透明電極と半導体チップのバンプとについて詳しく説明したが、配線基板として透視性のフレキシブル配線基板であってもよい。このようなフレキシブル配線基板としては、ポリイミドからなるベースフィルムの厚みが８〜２５μｍ（好ましくは８〜１５ｍ）であり、そのフィルム上に銅箔からなる電極を積層形成したものを挙げることができる。
【００４２】
なお、本発明は前記実施形態に限定されるものではなく、例えば、図２に示す実施形態のものと図４に示す実施形態のものとを組み合わせて適用する等、必要に応じて種々変更することができる。
【００４３】
【発明の効果】
以上述べたように請求項１に記載の発明に係る配線基板のリード端子構造は、不使用バンプに対応するように基板上にダミー端子を形成し、ダミー端子の平行方向の寸法を不使用バンプの平行方向の寸法と同一とし、かつ、ダミー端子の直交方向の両端位置と不使用バンプの直交方向の両端位置およびダミー端子の平行方向の先端位置と不使用バンプの平行方向の一端位置の少なくとも一方が同じ位置となるようにしたので、ダミー端子部分を視認することにより、ダミー端子の位置ずれ、そのずれ量およびずれ方向を容易に確認することができる。そして、この計測結果に基づいて、半導体チップのずれを修正することにより、基板のリード端子に対する半導体チップの位置合わせを容易に行なうことができ、リード端子と半導体チップとを、接続不良が生じることなく、かつ、高い精度で接続することができる。
【００４４】
また、請求項２に記載の発明は、複数のバンプにまたがって接続される一つのリード端子の先端部を各バンプに対応するように分割して櫛歯状に形成するとともに、櫛歯状に分割した少なくとも一つのリード端子は、平行方向の寸法が対応バンプの平行方向の寸法と同一とされ、かつ、リード端子の直交方向の両端位置と対応バンプの直交方向の両端位置および分割リード端子の平行方向の先端位置と対応バンプの平行方向の半導体チップ中央部側端位置の少なくとも一方が同じ位置となるように形成したので、リード端子によりバンプを完全に被覆してしまうことがなく、バンプに対するリード端子のずれ量を確認することが可能となる。
【００４５】
さらに、請求項３に記載の発明は、透視性基板をガラス基板とし、リード端子を酸化インジウム錫からなる透明電極とし、透視性基板およびリード端子が透視性に優れているので、バンプに対するリード端子のずれ量を容易に確認することができる等の効果を奏する。
【図面の簡単な説明】
【図１】 本発明に係るリード端子構造を適用する液晶表示素子の実施の一形態を示す概略正面図
【図２】 本発明のリード端子構造の実施形態を示す半導体チップ部分の概略正面図
【図３】 図１のリード端子およびダミー端子部分の拡大図
【図４】 本発明のリード端子構造の他の実施形態を示す半導体チップ部分の概略正面図
【図５】 従来の配線基板のリード端子構造を示す正面図
【符号の説明】
１ 液晶表示素子
２ 基板
３ リード端子
４ 半導体チップ
５ バンプ
６ 不使用バンプ
７ ダミー端子
【発明の属する技術分野】
本発明は配線基板のリード端子構造に係り、特にリード端子と半導体チップのバンプとを接続する際の位置ずれを容易に確認することを可能とした配線基板のリード端子構造に関する。
【０００２】
【従来の技術】
配線基板上に半導体チップを搭載し、半導体チップからの電気信号を表示装置に与えて特定の図形や文字等の情報を表示させるものの一つに液晶表示素子を内蔵した液晶表示装置がある。
【０００３】
一般に、前記液晶表示素子においては、ガラス等からなる一対の基板をそれぞれ対向して配置し、これら各基板の互いに対向する面には、酸化インジウム錫（以下、ＩＴＯという）等からなる透明電極が積層形成されている。そして、前記透明電極が形成された基板の表面には、互いに対向する電極間で液晶分子を一定の形態に配列させるために表面にラビング処理が施された配向膜が積層形成されている。
【０００４】
このような配向処理が施された２枚の基板の一方の周辺部にシール材を塗布するとともに、このシール材により囲まれた面内に各基板の間隙を調整するためのスペーサを均一に散布した状態で、各基板を貼り合わせて一体に形成するようになっている。さらに、前記各基板の間に、予め設けられた注入口から液晶を注入した後、注入口を封止することにより、２枚の基板の間に液晶を密封する。そして、これら各基板の表面にそれぞれ偏光板を貼着することにより、液晶表示素子を構成するようになっている。
【０００５】
そして、このような液晶表示素子においては、一方の基板は、他方の基板に対して大きく形成されており、この一方の基板の突出部分には、前記透明電極から引き出された多数のリード端子が所定のピッチで形成されている。
【０００６】
このようなリード端子部分には、電気信号を液晶表示素子に供給するための電子回路が接続されるようになっている。
【０００７】
このような電子回路の接続手段の一つとして、従来から、液晶パネルの基板上に半導体チップを直接実装するＣＯＧ（チップ・オン・ガラス）方式と呼ばれる接続手段がある。
【０００８】
図５は、このようなＣＯＧ方式においてリード端子に対して半導体チップを接続した状態を示したもので、このＣＯＧ方式においては、基板１０のリード端子１１部分に半導体チップ１２に形成されているバンプ１３を位置合わせし、前記各リード端子１１と半導体チップ１２のバンプ１３とを異方性導電膜を介して接着することにより、各リード端子１１と半導体チップ１２とを電気的に接続するようになっている。
【０００９】
この場合に、前記リード端子１１と半導体チップ１２のバンプ１３との接続不良が生じると、液晶表示素子の動作が適正に行なわれなくなることから、前記リード端子１１と半導体チップ１２のバンプ１３とを接続する場合は、基板１０のリード端子１１に対する半導体チップ１２のバンプ１３の位置精度を計測し、その結果に応じて、半導体チップ１２の位置を調整し、リード端子１１と半導体チップ１２とを適正に接続することができるようにしている。
【００１０】
従来、このようなリード端子１１と半導体チップ１２のバンプ１３との位置精度を計測する手段としては、基板１０側に形成された位置合わせマークと半導体チップ１２側に形成された位置合わせマークとのずれを計測する手段や、リード端子１１と半導体チップ１２のバンプ１３との重ね合わせずれを直接計測する手段等がある。
【００１１】
これらいずれの手段においても、前記ずれを顕微鏡による目視観察や、測長機等による測定、画像処理による測定等により計測するようになっている。
【００１２】
【発明が解決しようとする課題】
しかしながら、前述した従来の基板１０側に形成された位置合わせマークと半導体チップ１２側に形成された位置合わせマークとのずれを計測する手段においては、基板１０側の位置合わせマークと半導体チップ１２側の位置合わせマークとを演算処理により一致させる必要があるので、作業が極めて煩雑であり、また、顕微鏡等による目視観察を行なう場合には、各位置合わせマークのずれは確認することはできるものの、半導体チップ１２の搭載精度を正確に把握することができないという問題を有している。
【００１３】
また、リード端子１１と半導体チップ１２のバンプ１３との重ね合わせずれを直接計測する手段においては、通常、リード端子１１はバンプ１３より大きめに形成されていることから、リード端子１１がバンプ１３と重なってしまい、リード端子１１とバンプ１３の位置ずれを確認することが極めて困難であり、しかも、位置ずれ量も容易に確認することができないという問題を有している。
【００１４】
また、半導体チップ１２のバンプ１３には使用しないバンプ１３も存在しているため、リード端子１１がバンプ１３の下に存在せず、場合によってはリード端子１１とバンプ１３の重なりを測定できないものがあった。
【００１５】
さらに、複数のバンプ１３に一つのリード端子１１を接続するような場合には、複数のバンプ１３に大きな幅寸法を有するリード端子１１を接続するようにしているので、このようなリード端子１１部分においては、リード端子１１とバンプ１３との重なりを測定することができないという問題をも有している。
【００１６】
本発明はこれらの点に鑑みてなされたものであり、リード端子と半導体チップのバンプとの位置ずれを容易に確認することのできる配線基板のリード端子構造を提供することを目的とするものである。
【００１７】
【課題を解決するための手段】
前述した目的を達成するため請求項１に記載の発明に係る配線基板のリード端子構造は、透視性基板上に半導体チップの周縁部に形成された矩形状バンプに接続するためのリード端子を形成してなる配線基板のリード端子構造において、前記半導体チップのバンプのうち、リード端子との接続不要な不使用バンプの少なくとも一つに対応するように前記基板上にダミー端子を形成し、半導体チップの前記ダミー端子に対応する不使用バンプが設けられている端辺方向を平行方向とし、前記端辺方向に直交する方向を直交方向としたときに、前記ダミー端子は、平行方向の寸法が不使用バンプの平行方向の寸法と同一とされ、かつ、前記ダミー端子の直交方向の両端位置と前記不使用バンプの直交方向の両端位置および前記ダミー端子の平行方向の先端位置と前記不使用バンプの平行方向の一端位置の少なくとも一方が同じ位置となるように形成されていることを特徴とするものである。
【００１８】
この請求項１に記載の発明によれば、ダミー端子部分を視認することにより、ダミー端子の位置ずれを容易に確認することができる。しかも、その不使用バンプのはみ出し量を計測することにより、そのずれ量およびそのずれ方向も容易に計測することができる。そして、この計測結果に基づいて、半導体チップのずれを修正することにより、基板のリード端子に対する半導体チップの位置合わせを容易に行なうことができる。
【００１９】
また、請求項２に記載の発明は、透視性基板上に半導体チップの周縁部に形成された矩形状バンプに接続するためのリード端子を形成してなる配線基板のリード端子構造において、前記半導体チップの複数のバンプにまたがって接続される一つのリード端子の先端部を各バンプに対応するように分割して櫛歯状に形成し、半導体チップの前記分割したリード端子に対応する複数のバンプが設けられている端辺方向を平行方向とし、前記端辺方向に直交する方向を直交方向としたときに、前記櫛歯状に分割した少なくとも一つのリード端子は、平行方向の寸法が対応バンプの平行方向の寸法と同一とされ、かつ、前記リード端子の直交方向の両端位置と前記対応バンプの直交方向の両端位置および前記分割リード端子の平行方向の先端位置と前記対応バンプの平行方向の半導体チップ中央部端位置の少なくとも一方が同じ位置となるように形成されていることを特徴とするものである。
【００２０】
この請求項２に記載の発明によれば、リード端子によりバンプを完全に被覆してしまうことがなく、バンプに対するリード端子のずれ量を確認することが可能となる。そして、この計測結果に基づいて、半導体チップのずれを修正することにより、基板のリード端子に対する半導体チップの位置合わせを容易に行なうことができる。
【００２１】
さらに、請求項３に記載の発明は、請求項１または請求項２において、透視性基板をガラス基板とし、リード端子を酸化インジウム錫からなる透明電極としたことを特徴とするものである。
【００２２】
この請求項３に記載の発明によれば、透視性基板およびリード端子が透視性に優れているので、バンプに対するリード端子のずれ量を容易に確認することができる。
【００２３】
【発明の実施の形態】
以下、本発明の実施形態を図１から図４を参照して説明する。
【００２４】
図１は本発明に係るリード端子構造を適用するＣＯＧ方式の液晶表示素子の実施の一形態を示したもので、この液晶表示素子１は、ガラス等からなり互いに対向して配置された一対の基板２を有しており、これら各基板２の互いに対向する面には、ＩＴＯ等からなる透明電極（図示せず）が積層形成されている。そして、前記透明電極が形成された基板２の表面には、互いに対向する電極間で液晶分子を一定の形態に配列させるために表面にラビング処理が施された配向膜（図示せず）が積層形成されている。このような配向処理が施された２枚の基板２の一方の周辺部に（図示せず）シール材を塗布するとともに、このシール材により囲まれた面内に各基板２の間隙を調整するためのスペーサを均一に散布した状態で、各基板２を貼り合わせて一体に形成するようになっている。さらに、前記各基板２の間に、予め設けられた注入口から液晶を注入した後、注入口を封止することで、２枚の基板２の間に液晶を密封して、液晶表示素子１を構成するようになっている。
【００２５】
そして、このような液晶表示素子１においては、この液晶表示素子１の下方の基板２は、上方の基板２に対して大きく形成されており、この下方の基板２の突出部分には、図２に示すように、前記透明電極から引き出された多数のリード端子３，３…が形成されている。そして、このリード端子３部分には、半導体チップ４が接続されるようになっている。
【００２６】
図２に示すように、この半導体チップ４には、前記リード端子３に接続される複数のバンプ５が形成されており、このバンプ５の中には、リード端子３との接続が不要な不使用バンプ６が存在している。また、本実施形態においては、前記下方の基板２の突出部分に、リード端子３の他に、前記不使用バンプ６に対応するようにダミー端子７を形成するようになっており、半導体チップ４の前記ダミー端子７に対応する不使用バンプ６が設けられている端辺方向を平行方向とし、前記端辺方向に直交する方向を直交方向とする。
【００２７】
また、前記リード端子３は、図３に示すように、通常、バンプ５との接続を確実に行なうためにバンプ５の平行方向の寸法よりわずかに大きい平行方向の寸法を有するように形成されているものであるが、本実施形態においては、前記ダミー端子７は、不使用バンプ６の平行方向の寸法と同じ平行方向の寸法とされ、かつ、前記ダミー端子７の直交方向の両端位置と前記不使用バンプ６の直交方向の両端位置とが同じ位置になるように形成されている。また、このダミー端子７の平行方向の先端位置も不使用バンプ６の平行方向の一端位置に一致させるようになっている。ここで、一端位置とは、不使用バンプ６の平行方向の半導体チップ４の中央部側の端位置および不使用バンプ６が設けられている半導体チップ４の端辺側の端位置のいずれか一方の端位置である。なお、このダミー端子７の直交方向の両端位置および平行方向の先端位置は、いずれか一方を不使用バンプ６に一致させるようにしてもよい。さらに、ダミー端子７には、例えば、Ｙ方向の３番目のダミー端子７であることを示す「Ｙ３」といった印が形成されている。
【００２８】
次に、本実施形態の作用について説明する。
【００２９】
本実施形態においては、リード端子３およびダミー端子７に対して半導体チップ４を位置合わせした後、各リード端子３およびダミー端子７と半導体チップ４の各バンプ５および不使用バンプ６とを接続するようになっている。
【００３０】
そして、半導体チップ４の接続工程の終了した任意の液晶表示素子１を取出し、このダミー端子７部分を、例えば、顕微鏡により視認する。この場合に、本実施形態においては、ダミー端子７の平行方向の幅寸法を不使用バンプ６の平行方向の幅寸法と同一に形成するとともに、このダミー端子７の平行方向の先端位置も不使用バンプ６の平行方向の一端位置に一致させるようにしているので、不使用バンプ６がダミー端子７の両側あるいは先端からはみ出して視認できる場合は、ダミー端子７と不使用バンプ６との位置がずれている場合であるとして、ダミー端子７の位置ずれを容易に確認することができる。しかも、その不使用バンプ６のはみ出し量を計測することにより、そのずれ量およびそのずれ方向も容易に計測することができる。また、ダミー端子７の印により、計測すべき箇所を瞬時に認識することができる。
【００３１】
そして、この計測結果に基づいて、半導体チップ４のずれを修正することにより、基板２のリード端子３に対する半導体チップ４の位置合わせを容易に行なうことができる。
【００３２】
したがって、本実施形態においては、液晶表示素子１の基板２にリード端子３のみならず、不使用バンプ６に対応するようにダミー端子７を形成するようにしているので、このダミー端子７部分を視認することにより、ダミー端子７と不使用バンプ６との位置ずれ、そのずれ量およびずれ方向を容易に確認することができる。また、ダミー端子７の印により、計測すべき箇所を瞬時に認識することができる。
【００３３】
その結果、基板２のリード端子３に対する半導体チップ４の位置合わせを容易に行なうことができ、リード端子３と半導体チップ４とを、接続不良が生じることなく、かつ、高い精度で接続することができる。
【００３４】
図４は本発明に係るリード端子構造を適用する液晶表示素子の他の実施形態を示したもので、本実施形態においては、半導体チップの複数のバンプ５にまたがって一つのリード端子３を接続する場合に、そのリード端子３の先端部を各バンプ５に対応するように分割して櫛歯状に形成しており、分割したリード端子３に対応する複数のバンプ５が設けられている半導体チップ４の端辺方向を平行方向とし、前記端辺方向に直交する方向を直交方向としたものである。
【００３５】
この櫛歯状に分割したリード端子３は、平行方向の寸法がそのリード端子３に対応するバンプ５の平行方向の寸法と同一とされ、また、そのリード端子３の直交方向の両端位置と前記対応バンプ５の直交方向の両端位置と同じ位置になるように形成されている。また、このリード端子３の平行方向の先端位置も対応バンプ５の半導体チップ４の中央部側の端位置と同じ位置になるように形成されている。
【００３６】
図４では、分割したリード端子３のすべてを対応するバンプ５に一致させているが、分割したリード端子３の一つだけを対応バンプ５に一致させてもよいし、リード端子３の垂直方向の両端位置および先端位置は、いずれか一方をバンプに一致させるようにしてもよい。
【００３７】
本実施形態においては、各リード端子３と半導体チップ４の各バンプ５とを接続した後、このリード端子３部分を、例えば、顕微鏡により視認する。この場合に、本実施形態においては、複数のバンプ５にまたがって接続されるリード端子３の先端部を各バンプ５に対応するように分割して櫛歯状に形成するようにしているので、リード端子３によりバンプ５を完全に被覆してしまうことがなく、バンプ５に対するリード端子３のずれ量を確認することが可能となる。
【００３８】
そして、この計測結果に基づいて、半導体チップ４のずれを修正することにより、基板２のリード端子３に対する半導体チップ４の位置合わせを容易に行なうことができる。
【００３９】
したがって、本実施形態においては、複数のバンプ５に接続されるリード端子３の先端部を各バンプ５に対応するように分割して櫛歯状に形成するようにしているので、リード端子３によりバンプ５を完全に被覆してしまうことがなく、このリード端子３部分を視認することにより、リード端子３とバンプ５との位置ずれを容易に確認することができる。
【００４０】
その結果、本実施形態においても前記実施形態のものと同様に、基板２のリード端子３に対する半導体チップ４の位置合わせを容易に行なうことができ、リード端子３と半導体チップ４とを、接続不良が生じることなく、かつ、高い精度で接続することができる。
【００４１】
また、前記実施形態は、透明基板上に形成された透明電極と半導体チップのバンプとについて詳しく説明したが、配線基板として透視性のフレキシブル配線基板であってもよい。このようなフレキシブル配線基板としては、ポリイミドからなるベースフィルムの厚みが８〜２５μｍ（好ましくは８〜１５ｍ）であり、そのフィルム上に銅箔からなる電極を積層形成したものを挙げることができる。
【００４２】
なお、本発明は前記実施形態に限定されるものではなく、例えば、図２に示す実施形態のものと図４に示す実施形態のものとを組み合わせて適用する等、必要に応じて種々変更することができる。
【００４３】
【発明の効果】
以上述べたように請求項１に記載の発明に係る配線基板のリード端子構造は、不使用バンプに対応するように基板上にダミー端子を形成し、ダミー端子の平行方向の寸法を不使用バンプの平行方向の寸法と同一とし、かつ、ダミー端子の直交方向の両端位置と不使用バンプの直交方向の両端位置およびダミー端子の平行方向の先端位置と不使用バンプの平行方向の一端位置の少なくとも一方が同じ位置となるようにしたので、ダミー端子部分を視認することにより、ダミー端子の位置ずれ、そのずれ量およびずれ方向を容易に確認することができる。そして、この計測結果に基づいて、半導体チップのずれを修正することにより、基板のリード端子に対する半導体チップの位置合わせを容易に行なうことができ、リード端子と半導体チップとを、接続不良が生じることなく、かつ、高い精度で接続することができる。
【００４４】
また、請求項２に記載の発明は、複数のバンプにまたがって接続される一つのリード端子の先端部を各バンプに対応するように分割して櫛歯状に形成するとともに、櫛歯状に分割した少なくとも一つのリード端子は、平行方向の寸法が対応バンプの平行方向の寸法と同一とされ、かつ、リード端子の直交方向の両端位置と対応バンプの直交方向の両端位置および分割リード端子の平行方向の先端位置と対応バンプの平行方向の半導体チップ中央部側端位置の少なくとも一方が同じ位置となるように形成したので、リード端子によりバンプを完全に被覆してしまうことがなく、バンプに対するリード端子のずれ量を確認することが可能となる。
【００４５】
さらに、請求項３に記載の発明は、透視性基板をガラス基板とし、リード端子を酸化インジウム錫からなる透明電極とし、透視性基板およびリード端子が透視性に優れているので、バンプに対するリード端子のずれ量を容易に確認することができる等の効果を奏する。
【図面の簡単な説明】
【図１】 本発明に係るリード端子構造を適用する液晶表示素子の実施の一形態を示す概略正面図
【図２】 本発明のリード端子構造の実施形態を示す半導体チップ部分の概略正面図
【図３】 図１のリード端子およびダミー端子部分の拡大図
【図４】 本発明のリード端子構造の他の実施形態を示す半導体チップ部分の概略正面図
【図５】 従来の配線基板のリード端子構造を示す正面図
【符号の説明】
１ 液晶表示素子
２ 基板
３ リード端子
４ 半導体チップ
５ バンプ
６ 不使用バンプ
７ ダミー端子
Claims (3)
- 透視性基板上に半導体チップの周縁部に形成された矩形状バンプに接続するためのリード端子を形成してなる配線基板のリード端子構造において、前記半導体チップのバンプのうち、リード端子との接続不要な不使用バンプの少なくとも一つに対応するように前記基板上にダミー端子を形成し、半導体チップの前記ダミー端子に対応する不使用バンプが設けられている端辺方向を平行方向とし、前記端辺方向に直交する方向を直交方向としたときに、前記ダミー端子は、平行方向の寸法が不使用バンプの平行方向の寸法と同一とされ、かつ、前記ダミー端子の直交方向の両端位置と前記不使用バンプの直交方向の両端位置および前記ダミー端子の平行方向の先端位置と前記不使用バンプの平行方向の一端位置の少なくとも一方が同じ位置となるように形成されていることを特徴とする配線基板のリード端子構造。
- 透視性基板上に半導体チップの周縁部に形成された矩形状バンプに接続するためのリード端子を形成してなる配線基板のリード端子構造において、前記半導体チップの複数のバンプにまたがって接続される一つのリード端子の先端部を各バンプに対応するように分割して櫛歯状に形成し、半導体チップの前記分割したリード端子に対応する複数のバンプが設けられている端辺方向を平行方向とし、前記端辺方向に直交する方向を直交方向としたときに、前記櫛歯状に分割した少なくとも一つのリード端子は、平行方向の寸法が対応バンプの平行方向の寸法と同一とされ、かつ、前記リード端子の直交方向の両端位置と前記対応バンプの直交方向の両端位置および前記分割リード端子の平行方向の先端位置と前記対応バンプの平行方向の半導体チップ中央部端位置の少なくとも一方が同じ位置となるように形成されていることを特徴とする配線基板のリード端子構造。
- 前記透視性基板をガラス基板とし、前記リード端子を酸化インジウム錫からなる透明電極としたことを特徴とする請求項１または請求項２に記載の配線基板のリード端子構造。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17533199A JP3897484B2 (ja) | 1999-06-22 | 1999-06-22 | 配線基板のリード端子構造 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17533199A JP3897484B2 (ja) | 1999-06-22 | 1999-06-22 | 配線基板のリード端子構造 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001007272A JP2001007272A (ja) | 2001-01-12 |
| JP3897484B2 true JP3897484B2 (ja) | 2007-03-22 |
Family
ID=15994213
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17533199A Expired - Fee Related JP3897484B2 (ja) | 1999-06-22 | 1999-06-22 | 配線基板のリード端子構造 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3897484B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005062582A (ja) * | 2003-08-18 | 2005-03-10 | Hitachi Displays Ltd | 表示装置 |
| JP4617694B2 (ja) * | 2004-03-31 | 2011-01-26 | セイコーエプソン株式会社 | 実装構造体、電気光学装置、および電子機器 |
| JP2008158461A (ja) * | 2006-12-26 | 2008-07-10 | Optrex Corp | 光学表示装置 |
| US9164334B2 (en) | 2010-12-27 | 2015-10-20 | Sharp Kabushiki Kaisha | Display device and method of manufacturing same |
-
1999
- 1999-06-22 JP JP17533199A patent/JP3897484B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001007272A (ja) | 2001-01-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5274564B2 (ja) | フレキシブル基板および電気回路構造体 | |
| US11347338B2 (en) | Detection device and display device with detection function | |
| JP2011049247A (ja) | 電子機器の接続構造体、及び当該接続構造体を用いた表示装置 | |
| JP3866815B2 (ja) | 液晶パネル用基板、その製造方法、液晶装置及び電子機器 | |
| KR100531590B1 (ko) | 액정표시장치 및 액정표시장치의 제조방법 | |
| JP3897484B2 (ja) | 配線基板のリード端子構造 | |
| JPH10209202A (ja) | 液晶表示装置 | |
| US8975756B2 (en) | Electric terminal device and method of connecting the same | |
| JP3365305B2 (ja) | 半導体チップ、その実装構造および液晶表示装置 | |
| JP3734194B2 (ja) | 液晶表示装置 | |
| JP4474818B2 (ja) | 電気光学パネル、電気光学装置および電子機器 | |
| JP4252775B2 (ja) | 液晶表示装置 | |
| JP2004317792A (ja) | 液晶装置 | |
| JP2987903B2 (ja) | 液晶表示装置 | |
| JPH10301137A (ja) | 液晶表示装置 | |
| JP2001183692A (ja) | 液晶装置及びその位置合わせ方法 | |
| JPS6021083A (ja) | 表示装置 | |
| JP2003215627A (ja) | 液晶セルユニット、液晶装置、液晶装置の製造方法、並びに電子機器 | |
| JP2004012762A (ja) | 液晶表示装置及び液晶表示装置の製造方法 | |
| JP2638197B2 (ja) | 電極端子列間の接続構造 | |
| JP3999844B2 (ja) | 液晶パネル及びその製造方法 | |
| JP3088514B2 (ja) | Ｉｃカード用液晶表示装置 | |
| JP2004012763A (ja) | 液晶表示装置及び液晶表示装置の製造方法 | |
| JPH09127537A (ja) | 液晶表示装置 | |
| JPH06301048A (ja) | 電気光学装置及びその接続方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040707 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050222 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20061212 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20061219 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100105 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130105 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130105 Year of fee payment: 6 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130105 Year of fee payment: 6 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130105 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140105 Year of fee payment: 7 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |