JP2001007272A - 配線基板のリード端子構造 - Google Patents
配線基板のリード端子構造Info
- Publication number
- JP2001007272A JP2001007272A JP17533199A JP17533199A JP2001007272A JP 2001007272 A JP2001007272 A JP 2001007272A JP 17533199 A JP17533199 A JP 17533199A JP 17533199 A JP17533199 A JP 17533199A JP 2001007272 A JP2001007272 A JP 2001007272A
- Authority
- JP
- Japan
- Prior art keywords
- lead terminal
- bump
- semiconductor chip
- lead
- bumps
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Lead Frames For Integrated Circuits (AREA)
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
(57)【要約】
【課題】 リード端子と半導体チップのバンプとの位置
ずれを容易に確認すること。 【解決手段】 基板２上に不使用バンプ６に対応するよ
うにダミー端子７を形成し、ダミー端子７の平行方向の
寸法を不使用バンプ６の平行方向の寸法と同一とし、か
つ、ダミー端子７の直交方向の両端位置と不使用バンプ
６の直交方向の両端位置およびダミー端子７の平行方向
の先端位置と不使用バンプ６の平行方向の一端位置の少
なくとも一方が同じ位置となるようにした。
ずれを容易に確認すること。 【解決手段】 基板２上に不使用バンプ６に対応するよ
うにダミー端子７を形成し、ダミー端子７の平行方向の
寸法を不使用バンプ６の平行方向の寸法と同一とし、か
つ、ダミー端子７の直交方向の両端位置と不使用バンプ
６の直交方向の両端位置およびダミー端子７の平行方向
の先端位置と不使用バンプ６の平行方向の一端位置の少
なくとも一方が同じ位置となるようにした。
Description
【０００１】
【発明の属する技術分野】本発明は配線基板のリード端
子構造に係り、特にリード端子と半導体チップのバンプ
とを接続する際の位置ずれを容易に確認することを可能
とした配線基板のリード端子構造に関する。
子構造に係り、特にリード端子と半導体チップのバンプ
とを接続する際の位置ずれを容易に確認することを可能
とした配線基板のリード端子構造に関する。
【０００２】
【従来の技術】配線基板上に半導体チップを搭載し、半
導体チップからの電気信号を表示装置に与えて特定の図
形や文字等の情報を表示させるものの一つに液晶表示素
子を内蔵した液晶表示装置がある。
導体チップからの電気信号を表示装置に与えて特定の図
形や文字等の情報を表示させるものの一つに液晶表示素
子を内蔵した液晶表示装置がある。
【０００３】一般に、前記液晶表示素子においては、ガ
ラス等からなる一対の基板をそれぞれ対向して配置し、
これら各基板の互いに対向する面には、酸化インジウム
錫（以下、ＩＴＯという）等からなる透明電極が積層形
成されている。そして、前記透明電極が形成された基板
の表面には、互いに対向する電極間で液晶分子を一定の
形態に配列させるために表面にラビング処理が施された
配向膜が積層形成されている。
ラス等からなる一対の基板をそれぞれ対向して配置し、
これら各基板の互いに対向する面には、酸化インジウム
錫（以下、ＩＴＯという）等からなる透明電極が積層形
成されている。そして、前記透明電極が形成された基板
の表面には、互いに対向する電極間で液晶分子を一定の
形態に配列させるために表面にラビング処理が施された
配向膜が積層形成されている。
【０００４】このような配向処理が施された２枚の基板
の一方の周辺部にシール材を塗布するとともに、このシ
ール材により囲まれた面内に各基板の間隙を調整するた
めのスペーサを均一に散布した状態で、各基板を貼り合
わせて一体に形成するようになっている。さらに、前記
各基板の間に、予め設けられた注入口から液晶を注入し
た後、注入口を封止することにより、２枚の基板の間に
液晶を密封する。そして、これら各基板の表面にそれぞ
れ偏光板を貼着することにより、液晶表示素子を構成す
るようになっている。
の一方の周辺部にシール材を塗布するとともに、このシ
ール材により囲まれた面内に各基板の間隙を調整するた
めのスペーサを均一に散布した状態で、各基板を貼り合
わせて一体に形成するようになっている。さらに、前記
各基板の間に、予め設けられた注入口から液晶を注入し
た後、注入口を封止することにより、２枚の基板の間に
液晶を密封する。そして、これら各基板の表面にそれぞ
れ偏光板を貼着することにより、液晶表示素子を構成す
るようになっている。
【０００５】そして、このような液晶表示素子において
は、一方の基板は、他方の基板に対して大きく形成され
ており、この一方の基板の突出部分には、前記透明電極
から引き出された多数のリード端子が所定のピッチで形
成されている。
は、一方の基板は、他方の基板に対して大きく形成され
ており、この一方の基板の突出部分には、前記透明電極
から引き出された多数のリード端子が所定のピッチで形
成されている。
【０００６】このようなリード端子部分には、電気信号
を液晶表示素子に供給するための電子回路が接続される
ようになっている。
を液晶表示素子に供給するための電子回路が接続される
ようになっている。
【０００７】このような電子回路の接続手段の一つとし
て、従来から、液晶パネルの基板上に半導体チップを直
接実装するＣＯＧ（チップ・オン・ガラス）方式と呼ば
れる接続手段がある。
て、従来から、液晶パネルの基板上に半導体チップを直
接実装するＣＯＧ（チップ・オン・ガラス）方式と呼ば
れる接続手段がある。
【０００８】図５は、このようなＣＯＧ方式においてリ
ード端子に対して半導体チップを接続した状態を示した
もので、このＣＯＧ方式においては、基板１０のリード
端子１１部分に半導体チップ１２に形成されているバン
プ１３を位置合わせし、前記各リード端子１１と半導体
チップ１２のバンプ１３とを異方性導電膜を介して接着
することにより、各リード端子１１と半導体チップ１２
とを電気的に接続するようになっている。
ード端子に対して半導体チップを接続した状態を示した
もので、このＣＯＧ方式においては、基板１０のリード
端子１１部分に半導体チップ１２に形成されているバン
プ１３を位置合わせし、前記各リード端子１１と半導体
チップ１２のバンプ１３とを異方性導電膜を介して接着
することにより、各リード端子１１と半導体チップ１２
とを電気的に接続するようになっている。
【０００９】この場合に、前記リード端子１１と半導体
チップ１２のバンプ１３との接続不良が生じると、液晶
表示素子の動作が適正に行なわれなくなることから、前
記リード端子１１と半導体チップ１２のバンプ１３とを
接続する場合は、基板１０のリード端子１１に対する半
導体チップ１２のバンプ１３の位置精度を計測し、その
結果に応じて、半導体チップ１２の位置を調整し、リー
ド端子１１と半導体チップ１２とを適正に接続すること
ができるようにしている。
チップ１２のバンプ１３との接続不良が生じると、液晶
表示素子の動作が適正に行なわれなくなることから、前
記リード端子１１と半導体チップ１２のバンプ１３とを
接続する場合は、基板１０のリード端子１１に対する半
導体チップ１２のバンプ１３の位置精度を計測し、その
結果に応じて、半導体チップ１２の位置を調整し、リー
ド端子１１と半導体チップ１２とを適正に接続すること
ができるようにしている。
【００１０】従来、このようなリード端子１１と半導体
チップ１２のバンプ１３との位置精度を計測する手段と
しては、基板１０側に形成された位置合わせマークと半
導体チップ１２側に形成された位置合わせマークとのず
れを計測する手段や、リード端子１１と半導体チップ１
２のバンプ１３との重ね合わせずれを直接計測する手段
等がある。
チップ１２のバンプ１３との位置精度を計測する手段と
しては、基板１０側に形成された位置合わせマークと半
導体チップ１２側に形成された位置合わせマークとのず
れを計測する手段や、リード端子１１と半導体チップ１
２のバンプ１３との重ね合わせずれを直接計測する手段
等がある。
【００１１】これらいずれの手段においても、前記ずれ
を顕微鏡による目視観察や、測長機等による測定、画像
処理による測定等により計測するようになっている。
を顕微鏡による目視観察や、測長機等による測定、画像
処理による測定等により計測するようになっている。
【００１２】
【発明が解決しようとする課題】しかしながら、前述し
た従来の基板１０側に形成された位置合わせマークと半
導体チップ１２側に形成された位置合わせマークとのず
れを計測する手段においては、基板１０側の位置合わせ
マークと半導体チップ１２側の位置合わせマークとを演
算処理により一致させる必要があるので、作業が極めて
煩雑であり、また、顕微鏡等による目視観察を行なう場
合には、各位置合わせマークのずれは確認することはで
きるものの、半導体チップ１２の搭載精度を正確に把握
することができないという問題を有している。
た従来の基板１０側に形成された位置合わせマークと半
導体チップ１２側に形成された位置合わせマークとのず
れを計測する手段においては、基板１０側の位置合わせ
マークと半導体チップ１２側の位置合わせマークとを演
算処理により一致させる必要があるので、作業が極めて
煩雑であり、また、顕微鏡等による目視観察を行なう場
合には、各位置合わせマークのずれは確認することはで
きるものの、半導体チップ１２の搭載精度を正確に把握
することができないという問題を有している。
【００１３】また、リード端子１１と半導体チップ１２
のバンプ１３との重ね合わせずれを直接計測する手段に
おいては、通常、リード端子１１はバンプ１３より大き
めに形成されていることから、リード端子１１がバンプ
１３と重なってしまい、リード端子１１とバンプ１３の
位置ずれを確認することが極めて困難であり、しかも、
位置ずれ量も容易に確認することができないという問題
を有している。
のバンプ１３との重ね合わせずれを直接計測する手段に
おいては、通常、リード端子１１はバンプ１３より大き
めに形成されていることから、リード端子１１がバンプ
１３と重なってしまい、リード端子１１とバンプ１３の
位置ずれを確認することが極めて困難であり、しかも、
位置ずれ量も容易に確認することができないという問題
を有している。
【００１４】また、半導体チップ１２のバンプ１３には
使用しないバンプ１３も存在しているため、リード端子
１１がバンプ１３の下に存在せず、場合によってはリー
ド端子１１とバンプ１３の重なりを測定できないものが
あった。
使用しないバンプ１３も存在しているため、リード端子
１１がバンプ１３の下に存在せず、場合によってはリー
ド端子１１とバンプ１３の重なりを測定できないものが
あった。
【００１５】さらに、複数のバンプ１３に一つのリード
端子１１を接続するような場合には、複数のバンプ１３
に大きな幅寸法を有するリード端子１１を接続するよう
にしているので、このようなリード端子１１部分におい
ては、リード端子１１とバンプ１３との重なりを測定す
ることができないという問題をも有している。
端子１１を接続するような場合には、複数のバンプ１３
に大きな幅寸法を有するリード端子１１を接続するよう
にしているので、このようなリード端子１１部分におい
ては、リード端子１１とバンプ１３との重なりを測定す
ることができないという問題をも有している。
【００１６】本発明はこれらの点に鑑みてなされたもの
であり、リード端子と半導体チップのバンプとの位置ず
れを容易に確認することのできる配線基板のリード端子
構造を提供することを目的とするものである。
であり、リード端子と半導体チップのバンプとの位置ず
れを容易に確認することのできる配線基板のリード端子
構造を提供することを目的とするものである。
【００１７】
【課題を解決するための手段】前述した目的を達成する
ため請求項１に記載の発明に係る配線基板のリード端子
構造は、透視性基板上に半導体チップの周縁部に形成さ
れた矩形状バンプに接続するためのリード端子を形成し
てなる配線基板のリード端子構造において、前記半導体
チップのバンプのうち、リード端子との接続不要な不使
用バンプの少なくとも一つに対応するように前記基板上
にダミー端子を形成し、半導体チップの前記ダミー端子
に対応する不使用バンプが設けられている端辺方向を平
行方向とし、前記端辺方向に直交する方向を直交方向と
したときに、前記ダミー端子は、平行方向の寸法が不使
用バンプの平行方向の寸法と同一とされ、かつ、前記ダ
ミー端子の直交方向の両端位置と前記不使用バンプの直
交方向の両端位置および前記ダミー端子の平行方向の先
端位置と前記不使用バンプの平行方向の一端位置の少な
くとも一方が同じ位置となるように形成されていること
を特徴とするものである。
ため請求項１に記載の発明に係る配線基板のリード端子
構造は、透視性基板上に半導体チップの周縁部に形成さ
れた矩形状バンプに接続するためのリード端子を形成し
てなる配線基板のリード端子構造において、前記半導体
チップのバンプのうち、リード端子との接続不要な不使
用バンプの少なくとも一つに対応するように前記基板上
にダミー端子を形成し、半導体チップの前記ダミー端子
に対応する不使用バンプが設けられている端辺方向を平
行方向とし、前記端辺方向に直交する方向を直交方向と
したときに、前記ダミー端子は、平行方向の寸法が不使
用バンプの平行方向の寸法と同一とされ、かつ、前記ダ
ミー端子の直交方向の両端位置と前記不使用バンプの直
交方向の両端位置および前記ダミー端子の平行方向の先
端位置と前記不使用バンプの平行方向の一端位置の少な
くとも一方が同じ位置となるように形成されていること
を特徴とするものである。
【００１８】この請求項１に記載の発明によれば、ダミ
ー端子部分を視認することにより、ダミー端子の位置ず
れを容易に確認することができる。しかも、その不使用
バンプのはみ出し量を計測することにより、そのずれ量
およびそのずれ方向も容易に計測することができる。そ
して、この計測結果に基づいて、半導体チップのずれを
修正することにより、基板のリード端子に対する半導体
チップの位置合わせを容易に行なうことができる。
ー端子部分を視認することにより、ダミー端子の位置ず
れを容易に確認することができる。しかも、その不使用
バンプのはみ出し量を計測することにより、そのずれ量
およびそのずれ方向も容易に計測することができる。そ
して、この計測結果に基づいて、半導体チップのずれを
修正することにより、基板のリード端子に対する半導体
チップの位置合わせを容易に行なうことができる。
【００１９】また、請求項２に記載の発明は、透視性基
板上に半導体チップの周縁部に形成された矩形状バンプ
に接続するためのリード端子を形成してなる配線基板の
リード端子構造において、前記半導体チップの複数のバ
ンプにまたがって接続される一つのリード端子の先端部
を各バンプに対応するように分割して櫛歯状に形成し、
半導体チップの前記分割したリード端子に対応する複数
のバンプが設けられている端辺方向を平行方向とし、前
記端辺方向に直交する方向を直交方向としたときに、前
記櫛歯状に分割した少なくとも一つのリード端子は、平
行方向の寸法が対応バンプの平行方向の寸法と同一とさ
れ、かつ、前記リード端子の直交方向の両端位置と前記
対応バンプの直交方向の両端位置および前記分割リード
端子の平行方向の先端位置と前記対応バンプの平行方向
の半導体チップ中央部端位置の少なくとも一方が同じ位
置となるように形成されていることを特徴とするもので
ある。
板上に半導体チップの周縁部に形成された矩形状バンプ
に接続するためのリード端子を形成してなる配線基板の
リード端子構造において、前記半導体チップの複数のバ
ンプにまたがって接続される一つのリード端子の先端部
を各バンプに対応するように分割して櫛歯状に形成し、
半導体チップの前記分割したリード端子に対応する複数
のバンプが設けられている端辺方向を平行方向とし、前
記端辺方向に直交する方向を直交方向としたときに、前
記櫛歯状に分割した少なくとも一つのリード端子は、平
行方向の寸法が対応バンプの平行方向の寸法と同一とさ
れ、かつ、前記リード端子の直交方向の両端位置と前記
対応バンプの直交方向の両端位置および前記分割リード
端子の平行方向の先端位置と前記対応バンプの平行方向
の半導体チップ中央部端位置の少なくとも一方が同じ位
置となるように形成されていることを特徴とするもので
ある。
【００２０】この請求項２に記載の発明によれば、リー
ド端子によりバンプを完全に被覆してしまうことがな
く、バンプに対するリード端子のずれ量を確認すること
が可能となる。そして、この計測結果に基づいて、半導
体チップのずれを修正することにより、基板のリード端
子に対する半導体チップの位置合わせを容易に行なうこ
とができる。
ド端子によりバンプを完全に被覆してしまうことがな
く、バンプに対するリード端子のずれ量を確認すること
が可能となる。そして、この計測結果に基づいて、半導
体チップのずれを修正することにより、基板のリード端
子に対する半導体チップの位置合わせを容易に行なうこ
とができる。
【００２１】さらに、請求項３に記載の発明は、請求項
１または請求項２において、透視性基板をガラス基板と
し、リード端子を酸化インジウム錫からなる透明電極と
したことを特徴とするものである。
１または請求項２において、透視性基板をガラス基板と
し、リード端子を酸化インジウム錫からなる透明電極と
したことを特徴とするものである。
【００２２】この請求項３に記載の発明によれば、透視
性基板およびリード端子が透視性に優れているので、バ
ンプに対するリード端子のずれ量を容易に確認すること
ができる。
性基板およびリード端子が透視性に優れているので、バ
ンプに対するリード端子のずれ量を容易に確認すること
ができる。
【００２３】
【発明の実施の形態】以下、本発明の実施形態を図１か
ら図４を参照して説明する。
ら図４を参照して説明する。
【００２４】図１は本発明に係るリード端子構造を適用
するＣＯＧ方式の液晶表示素子の実施の一形態を示した
もので、この液晶表示素子１は、ガラス等からなり互い
に対向して配置された一対の基板２を有しており、これ
ら各基板２の互いに対向する面には、ＩＴＯ等からなる
透明電極（図示せず）が積層形成されている。そして、
前記透明電極が形成された基板２の表面には、互いに対
向する電極間で液晶分子を一定の形態に配列させるため
に表面にラビング処理が施された配向膜（図示せず）が
積層形成されている。このような配向処理が施された２
枚の基板２の一方の周辺部に（図示せず）シール材を塗
布するとともに、このシール材により囲まれた面内に各
基板２の間隙を調整するためのスペーサを均一に散布し
た状態で、各基板２を貼り合わせて一体に形成するよう
になっている。さらに、前記各基板２の間に、予め設け
られた注入口から液晶を注入した後、注入口を封止する
ことで、２枚の基板２の間に液晶を密封して、液晶表示
素子１を構成するようになっている。
するＣＯＧ方式の液晶表示素子の実施の一形態を示した
もので、この液晶表示素子１は、ガラス等からなり互い
に対向して配置された一対の基板２を有しており、これ
ら各基板２の互いに対向する面には、ＩＴＯ等からなる
透明電極（図示せず）が積層形成されている。そして、
前記透明電極が形成された基板２の表面には、互いに対
向する電極間で液晶分子を一定の形態に配列させるため
に表面にラビング処理が施された配向膜（図示せず）が
積層形成されている。このような配向処理が施された２
枚の基板２の一方の周辺部に（図示せず）シール材を塗
布するとともに、このシール材により囲まれた面内に各
基板２の間隙を調整するためのスペーサを均一に散布し
た状態で、各基板２を貼り合わせて一体に形成するよう
になっている。さらに、前記各基板２の間に、予め設け
られた注入口から液晶を注入した後、注入口を封止する
ことで、２枚の基板２の間に液晶を密封して、液晶表示
素子１を構成するようになっている。
【００２５】そして、このような液晶表示素子１におい
ては、この液晶表示素子１の下方の基板２は、上方の基
板２に対して大きく形成されており、この下方の基板２
の突出部分には、図２に示すように、前記透明電極から
引き出された多数のリード端子３，３…が形成されてい
る。そして、このリード端子３部分には、半導体チップ
４が接続されるようになっている。
ては、この液晶表示素子１の下方の基板２は、上方の基
板２に対して大きく形成されており、この下方の基板２
の突出部分には、図２に示すように、前記透明電極から
引き出された多数のリード端子３，３…が形成されてい
る。そして、このリード端子３部分には、半導体チップ
４が接続されるようになっている。
【００２６】図２に示すように、この半導体チップ４に
は、前記リード端子３に接続される複数のバンプ５が形
成されており、このバンプ５の中には、リード端子３と
の接続が不要な不使用バンプ６が存在している。また、
本実施形態においては、前記下方の基板２の突出部分
に、リード端子３の他に、前記不使用バンプ６に対応す
るようにダミー端子７を形成するようになっており、半
導体チップ４の前記ダミー端子７に対応する不使用バン
プ６が設けられている端辺方向を平行方向とし、前記端
辺方向に直交する方向を直交方向とする。
は、前記リード端子３に接続される複数のバンプ５が形
成されており、このバンプ５の中には、リード端子３と
の接続が不要な不使用バンプ６が存在している。また、
本実施形態においては、前記下方の基板２の突出部分
に、リード端子３の他に、前記不使用バンプ６に対応す
るようにダミー端子７を形成するようになっており、半
導体チップ４の前記ダミー端子７に対応する不使用バン
プ６が設けられている端辺方向を平行方向とし、前記端
辺方向に直交する方向を直交方向とする。
【００２７】また、前記リード端子３は、図３に示すよ
うに、通常、バンプ５との接続を確実に行なうためにバ
ンプ５の平行方向の寸法よりわずかに大きい平行方向の
寸法を有するように形成されているものであるが、本実
施形態においては、前記ダミー端子７は、不使用バンプ
６の平行方向の寸法と同じ平行方向の寸法とされ、か
つ、前記ダミー端子７の直交方向の両端位置と前記不使
用バンプ６の直交方向の両端位置とが同じ位置になるよ
うに形成されている。また、このダミー端子７の平行方
向の先端位置も不使用バンプ６の平行方向の一端位置に
一致させるようになっている。ここで、一端位置とは、
不使用バンプ６の平行方向の半導体チップ４の中央部側
の端位置および不使用バンプ６が設けられている半導体
チップ４の端辺側の端位置のいずれか一方の端位置であ
る。なお、このダミー端子７の直交方向の両端位置およ
び平行方向の先端位置は、いずれか一方を不使用バンプ
６に一致させるようにしてもよい。さらに、ダミー端子
７には、例えば、Ｙ方向の３番目のダミー端子７である
ことを示す「Ｙ３」といった印が形成されている。
うに、通常、バンプ５との接続を確実に行なうためにバ
ンプ５の平行方向の寸法よりわずかに大きい平行方向の
寸法を有するように形成されているものであるが、本実
施形態においては、前記ダミー端子７は、不使用バンプ
６の平行方向の寸法と同じ平行方向の寸法とされ、か
つ、前記ダミー端子７の直交方向の両端位置と前記不使
用バンプ６の直交方向の両端位置とが同じ位置になるよ
うに形成されている。また、このダミー端子７の平行方
向の先端位置も不使用バンプ６の平行方向の一端位置に
一致させるようになっている。ここで、一端位置とは、
不使用バンプ６の平行方向の半導体チップ４の中央部側
の端位置および不使用バンプ６が設けられている半導体
チップ４の端辺側の端位置のいずれか一方の端位置であ
る。なお、このダミー端子７の直交方向の両端位置およ
び平行方向の先端位置は、いずれか一方を不使用バンプ
６に一致させるようにしてもよい。さらに、ダミー端子
７には、例えば、Ｙ方向の３番目のダミー端子７である
ことを示す「Ｙ３」といった印が形成されている。
【００２８】次に、本実施形態の作用について説明す
る。
る。
【００２９】本実施形態においては、リード端子３およ
びダミー端子７に対して半導体チップ４を位置合わせし
た後、各リード端子３およびダミー端子７と半導体チッ
プ４の各バンプ５および不使用バンプ６とを接続するよ
うになっている。
びダミー端子７に対して半導体チップ４を位置合わせし
た後、各リード端子３およびダミー端子７と半導体チッ
プ４の各バンプ５および不使用バンプ６とを接続するよ
うになっている。
【００３０】そして、半導体チップ４の接続工程の終了
した任意の液晶表示素子１を取出し、このダミー端子７
部分を、例えば、顕微鏡により視認する。この場合に、
本実施形態においては、ダミー端子７の平行方向の幅寸
法を不使用バンプ６の平行方向の幅寸法と同一に形成す
るとともに、このダミー端子７の平行方向の先端位置も
不使用バンプ６の平行方向の一端位置に一致させるよう
にしているので、不使用バンプ６がダミー端子７の両側
あるいは先端からはみ出して視認できる場合は、ダミー
端子７と不使用バンプ６との位置がずれている場合であ
るとして、ダミー端子７の位置ずれを容易に確認するこ
とができる。しかも、その不使用バンプ６のはみ出し量
を計測することにより、そのずれ量およびそのずれ方向
も容易に計測することができる。また、ダミー端子７の
印により、計測すべき箇所を瞬時に認識することができ
る。
した任意の液晶表示素子１を取出し、このダミー端子７
部分を、例えば、顕微鏡により視認する。この場合に、
本実施形態においては、ダミー端子７の平行方向の幅寸
法を不使用バンプ６の平行方向の幅寸法と同一に形成す
るとともに、このダミー端子７の平行方向の先端位置も
不使用バンプ６の平行方向の一端位置に一致させるよう
にしているので、不使用バンプ６がダミー端子７の両側
あるいは先端からはみ出して視認できる場合は、ダミー
端子７と不使用バンプ６との位置がずれている場合であ
るとして、ダミー端子７の位置ずれを容易に確認するこ
とができる。しかも、その不使用バンプ６のはみ出し量
を計測することにより、そのずれ量およびそのずれ方向
も容易に計測することができる。また、ダミー端子７の
印により、計測すべき箇所を瞬時に認識することができ
る。
【００３１】そして、この計測結果に基づいて、半導体
チップ４のずれを修正することにより、基板２のリード
端子３に対する半導体チップ４の位置合わせを容易に行
なうことができる。
チップ４のずれを修正することにより、基板２のリード
端子３に対する半導体チップ４の位置合わせを容易に行
なうことができる。
【００３２】したがって、本実施形態においては、液晶
表示素子１の基板２にリード端子３のみならず、不使用
バンプ６に対応するようにダミー端子７を形成するよう
にしているので、このダミー端子７部分を視認すること
により、ダミー端子７と不使用バンプ６との位置ずれ、
そのずれ量およびずれ方向を容易に確認することができ
る。また、ダミー端子７の印により、計測すべき箇所を
瞬時に認識することができる。
表示素子１の基板２にリード端子３のみならず、不使用
バンプ６に対応するようにダミー端子７を形成するよう
にしているので、このダミー端子７部分を視認すること
により、ダミー端子７と不使用バンプ６との位置ずれ、
そのずれ量およびずれ方向を容易に確認することができ
る。また、ダミー端子７の印により、計測すべき箇所を
瞬時に認識することができる。
【００３３】その結果、基板２のリード端子３に対する
半導体チップ４の位置合わせを容易に行なうことがで
き、リード端子３と半導体チップ４とを、接続不良が生
じることなく、かつ、高い精度で接続することができ
る。
半導体チップ４の位置合わせを容易に行なうことがで
き、リード端子３と半導体チップ４とを、接続不良が生
じることなく、かつ、高い精度で接続することができ
る。
【００３４】図４は本発明に係るリード端子構造を適用
する液晶表示素子の他の実施形態を示したもので、本実
施形態においては、半導体チップの複数のバンプ５にま
たがって一つのリード端子３を接続する場合に、そのリ
ード端子３の先端部を各バンプ５に対応するように分割
して櫛歯状に形成しており、分割したリード端子３に対
応する複数のバンプ５が設けられている半導体チップ４
の端辺方向を平行方向とし、前記端辺方向に直交する方
向を直交方向としたものである。
する液晶表示素子の他の実施形態を示したもので、本実
施形態においては、半導体チップの複数のバンプ５にま
たがって一つのリード端子３を接続する場合に、そのリ
ード端子３の先端部を各バンプ５に対応するように分割
して櫛歯状に形成しており、分割したリード端子３に対
応する複数のバンプ５が設けられている半導体チップ４
の端辺方向を平行方向とし、前記端辺方向に直交する方
向を直交方向としたものである。
【００３５】この櫛歯状に分割したリード端子３は、平
行方向の寸法がそのリード端子３に対応するバンプ５の
平行方向の寸法と同一とされ、また、そのリード端子３
の直交方向の両端位置と前記対応バンプ５の直交方向の
両端位置と同じ位置になるように形成されている。ま
た、このリード端子３の平行方向の先端位置も対応バン
プ５の半導体チップ４の中央部側の端位置と同じ位置に
なるように形成されている。
行方向の寸法がそのリード端子３に対応するバンプ５の
平行方向の寸法と同一とされ、また、そのリード端子３
の直交方向の両端位置と前記対応バンプ５の直交方向の
両端位置と同じ位置になるように形成されている。ま
た、このリード端子３の平行方向の先端位置も対応バン
プ５の半導体チップ４の中央部側の端位置と同じ位置に
なるように形成されている。
【００３６】図４では、分割したリード端子３のすべて
を対応するバンプ５に一致させているが、分割したリー
ド端子３の一つだけを対応バンプ５に一致させてもよい
し、リード端子３の垂直方向の両端位置および先端位置
は、いずれか一方をバンプに一致させるようにしてもよ
い。
を対応するバンプ５に一致させているが、分割したリー
ド端子３の一つだけを対応バンプ５に一致させてもよい
し、リード端子３の垂直方向の両端位置および先端位置
は、いずれか一方をバンプに一致させるようにしてもよ
い。
【００３７】本実施形態においては、各リード端子３と
半導体チップ４の各バンプ５とを接続した後、このリー
ド端子３部分を、例えば、顕微鏡により視認する。この
場合に、本実施形態においては、複数のバンプ５にまた
がって接続されるリード端子３の先端部を各バンプ５に
対応するように分割して櫛歯状に形成するようにしてい
るので、リード端子３によりバンプ５を完全に被覆して
しまうことがなく、バンプ５に対するリード端子３のず
れ量を確認することが可能となる。
半導体チップ４の各バンプ５とを接続した後、このリー
ド端子３部分を、例えば、顕微鏡により視認する。この
場合に、本実施形態においては、複数のバンプ５にまた
がって接続されるリード端子３の先端部を各バンプ５に
対応するように分割して櫛歯状に形成するようにしてい
るので、リード端子３によりバンプ５を完全に被覆して
しまうことがなく、バンプ５に対するリード端子３のず
れ量を確認することが可能となる。
【００３８】そして、この計測結果に基づいて、半導体
チップ４のずれを修正することにより、基板２のリード
端子３に対する半導体チップ４の位置合わせを容易に行
なうことができる。
チップ４のずれを修正することにより、基板２のリード
端子３に対する半導体チップ４の位置合わせを容易に行
なうことができる。
【００３９】したがって、本実施形態においては、複数
のバンプ５に接続されるリード端子３の先端部を各バン
プ５に対応するように分割して櫛歯状に形成するように
しているので、リード端子３によりバンプ５を完全に被
覆してしまうことがなく、このリード端子３部分を視認
することにより、リード端子３とバンプ５との位置ずれ
を容易に確認することができる。
のバンプ５に接続されるリード端子３の先端部を各バン
プ５に対応するように分割して櫛歯状に形成するように
しているので、リード端子３によりバンプ５を完全に被
覆してしまうことがなく、このリード端子３部分を視認
することにより、リード端子３とバンプ５との位置ずれ
を容易に確認することができる。
【００４０】その結果、本実施形態においても前記実施
形態のものと同様に、基板２のリード端子３に対する半
導体チップ４の位置合わせを容易に行なうことができ、
リード端子３と半導体チップ４とを、接続不良が生じる
ことなく、かつ、高い精度で接続することができる。
形態のものと同様に、基板２のリード端子３に対する半
導体チップ４の位置合わせを容易に行なうことができ、
リード端子３と半導体チップ４とを、接続不良が生じる
ことなく、かつ、高い精度で接続することができる。
【００４１】また、前記実施形態は、透明基板上に形成
された透明電極と半導体チップのバンプとについて詳し
く説明したが、配線基板として透視性のフレキシブル配
線基板であってもよい。このようなフレキシブル配線基
板としては、ポリイミドからなるベースフィルムの厚み
が８〜２５μｍ（好ましくは８〜１５ｍ）であり、その
フィルム上に銅箔からなる電極を積層形成したものを挙
げることができる。
された透明電極と半導体チップのバンプとについて詳し
く説明したが、配線基板として透視性のフレキシブル配
線基板であってもよい。このようなフレキシブル配線基
板としては、ポリイミドからなるベースフィルムの厚み
が８〜２５μｍ（好ましくは８〜１５ｍ）であり、その
フィルム上に銅箔からなる電極を積層形成したものを挙
げることができる。
【００４２】なお、本発明は前記実施形態に限定される
ものではなく、例えば、図２に示す実施形態のものと図
４に示す実施形態のものとを組み合わせて適用する等、
必要に応じて種々変更することができる。
ものではなく、例えば、図２に示す実施形態のものと図
４に示す実施形態のものとを組み合わせて適用する等、
必要に応じて種々変更することができる。
【００４３】
【発明の効果】以上述べたように請求項１に記載の発明
に係る配線基板のリード端子構造は、不使用バンプに対
応するように基板上にダミー端子を形成し、ダミー端子
の平行方向の寸法を不使用バンプの平行方向の寸法と同
一とし、かつ、ダミー端子の直交方向の両端位置と不使
用バンプの直交方向の両端位置およびダミー端子の平行
方向の先端位置と不使用バンプの平行方向の一端位置の
少なくとも一方が同じ位置となるようにしたので、ダミ
ー端子部分を視認することにより、ダミー端子の位置ず
れ、そのずれ量およびずれ方向を容易に確認することが
できる。そして、この計測結果に基づいて、半導体チッ
プのずれを修正することにより、基板のリード端子に対
する半導体チップの位置合わせを容易に行なうことがで
き、リード端子と半導体チップとを、接続不良が生じる
ことなく、かつ、高い精度で接続することができる。
に係る配線基板のリード端子構造は、不使用バンプに対
応するように基板上にダミー端子を形成し、ダミー端子
の平行方向の寸法を不使用バンプの平行方向の寸法と同
一とし、かつ、ダミー端子の直交方向の両端位置と不使
用バンプの直交方向の両端位置およびダミー端子の平行
方向の先端位置と不使用バンプの平行方向の一端位置の
少なくとも一方が同じ位置となるようにしたので、ダミ
ー端子部分を視認することにより、ダミー端子の位置ず
れ、そのずれ量およびずれ方向を容易に確認することが
できる。そして、この計測結果に基づいて、半導体チッ
プのずれを修正することにより、基板のリード端子に対
する半導体チップの位置合わせを容易に行なうことがで
き、リード端子と半導体チップとを、接続不良が生じる
ことなく、かつ、高い精度で接続することができる。
【００４４】また、請求項２に記載の発明は、複数のバ
ンプにまたがって接続される一つのリード端子の先端部
を各バンプに対応するように分割して櫛歯状に形成する
とともに、櫛歯状に分割した少なくとも一つのリード端
子は、平行方向の寸法が対応バンプの平行方向の寸法と
同一とされ、かつ、リード端子の直交方向の両端位置と
対応バンプの直交方向の両端位置および分割リード端子
の平行方向の先端位置と対応バンプの平行方向の半導体
チップ中央部側端位置の少なくとも一方が同じ位置とな
るように形成したので、リード端子によりバンプを完全
に被覆してしまうことがなく、バンプに対するリード端
子のずれ量を確認することが可能となる。
ンプにまたがって接続される一つのリード端子の先端部
を各バンプに対応するように分割して櫛歯状に形成する
とともに、櫛歯状に分割した少なくとも一つのリード端
子は、平行方向の寸法が対応バンプの平行方向の寸法と
同一とされ、かつ、リード端子の直交方向の両端位置と
対応バンプの直交方向の両端位置および分割リード端子
の平行方向の先端位置と対応バンプの平行方向の半導体
チップ中央部側端位置の少なくとも一方が同じ位置とな
るように形成したので、リード端子によりバンプを完全
に被覆してしまうことがなく、バンプに対するリード端
子のずれ量を確認することが可能となる。
【００４５】さらに、請求項３に記載の発明は、透視性
基板をガラス基板とし、リード端子を酸化インジウム錫
からなる透明電極とし、透視性基板およびリード端子が
透視性に優れているので、バンプに対するリード端子の
ずれ量を容易に確認することができる等の効果を奏す
る。
基板をガラス基板とし、リード端子を酸化インジウム錫
からなる透明電極とし、透視性基板およびリード端子が
透視性に優れているので、バンプに対するリード端子の
ずれ量を容易に確認することができる等の効果を奏す
る。
【図１】 本発明に係るリード端子構造を適用する液晶
表示素子の実施の一形態を示す概略正面図
表示素子の実施の一形態を示す概略正面図
【図２】 本発明のリード端子構造の実施形態を示す半
導体チップ部分の概略正面図
導体チップ部分の概略正面図
【図３】 図１のリード端子およびダミー端子部分の拡
大図
大図
【図４】 本発明のリード端子構造の他の実施形態を示
す半導体チップ部分の概略正面図
す半導体チップ部分の概略正面図
【図５】 従来の配線基板のリード端子構造を示す正面
図
図
１ 液晶表示素子 ２ 基板 ３ リード端子 ４ 半導体チップ ５ バンプ ６ 不使用バンプ ７ ダミー端子
───────────────────────────────────────────────────── フロントページの続き (72)発明者 金谷 健二 広島県三次市四拾貫91番地 広島オプト株 式会社内 Ｆターム(参考） 2H092 GA45 GA52 GA60 NA27 NA29 NA30 PA01 5C094 AA32 AA42 AA43 AA48 BA43 DA09 DA12 DB03 EA01 EA05 EA10 EB02 FA01 GB01 5F067 BA05 BB15
Claims (3)
- 【請求項１】 透視性基板上に半導体チップの周縁部に
形成された矩形状バンプに接続するためのリード端子を
形成してなる配線基板のリード端子構造において、前記
半導体チップのバンプのうち、リード端子との接続不要
な不使用バンプの少なくとも一つに対応するように前記
基板上にダミー端子を形成し、半導体チップの前記ダミ
ー端子に対応する不使用バンプが設けられている端辺方
向を平行方向とし、前記端辺方向に直交する方向を直交
方向としたときに、前記ダミー端子は、平行方向の寸法
が不使用バンプの平行方向の寸法と同一とされ、かつ、
前記ダミー端子の直交方向の両端位置と前記不使用バン
プの直交方向の両端位置および前記ダミー端子の平行方
向の先端位置と前記不使用バンプの平行方向の一端位置
の少なくとも一方が同じ位置となるように形成されてい
ることを特徴とする配線基板のリード端子構造。 - 【請求項２】 透視性基板上に半導体チップの周縁部に
形成された矩形状バンプに接続するためのリード端子を
形成してなる配線基板のリード端子構造において、前記
半導体チップの複数のバンプにまたがって接続される一
つのリード端子の先端部を各バンプに対応するように分
割して櫛歯状に形成し、半導体チップの前記分割したリ
ード端子に対応する複数のバンプが設けられている端辺
方向を平行方向とし、前記端辺方向に直交する方向を直
交方向としたときに、前記櫛歯状に分割した少なくとも
一つのリード端子は、平行方向の寸法が対応バンプの平
行方向の寸法と同一とされ、かつ、前記リード端子の直
交方向の両端位置と前記対応バンプの直交方向の両端位
置および前記分割リード端子の平行方向の先端位置と前
記対応バンプの平行方向の半導体チップ中央部端位置の
少なくとも一方が同じ位置となるように形成されている
ことを特徴とする配線基板のリード端子構造。 - 【請求項３】 前記透視性基板をガラス基板とし、前記
リード端子を酸化インジウム錫からなる透明電極とした
ことを特徴とする請求項１または請求項２に記載の配線
基板のリード端子構造。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17533199A JP3897484B2 (ja) | 1999-06-22 | 1999-06-22 | 配線基板のリード端子構造 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17533199A JP3897484B2 (ja) | 1999-06-22 | 1999-06-22 | 配線基板のリード端子構造 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001007272A true JP2001007272A (ja) | 2001-01-12 |
| JP3897484B2 JP3897484B2 (ja) | 2007-03-22 |
Family
ID=15994213
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17533199A Expired - Fee Related JP3897484B2 (ja) | 1999-06-22 | 1999-06-22 | 配線基板のリード端子構造 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3897484B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005062582A (ja) * | 2003-08-18 | 2005-03-10 | Hitachi Displays Ltd | 表示装置 |
| JP2005292282A (ja) * | 2004-03-31 | 2005-10-20 | Seiko Epson Corp | 実装構造体、電気光学装置、および電子機器 |
| JP2008158461A (ja) * | 2006-12-26 | 2008-07-10 | Optrex Corp | 光学表示装置 |
| WO2012090817A1 (ja) * | 2010-12-27 | 2012-07-05 | シャープ株式会社 | 表示装置およびその製造方法 |
-
1999
- 1999-06-22 JP JP17533199A patent/JP3897484B2/ja not_active Expired - Fee Related
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005062582A (ja) * | 2003-08-18 | 2005-03-10 | Hitachi Displays Ltd | 表示装置 |
| JP2005292282A (ja) * | 2004-03-31 | 2005-10-20 | Seiko Epson Corp | 実装構造体、電気光学装置、および電子機器 |
| JP4617694B2 (ja) * | 2004-03-31 | 2011-01-26 | セイコーエプソン株式会社 | 実装構造体、電気光学装置、および電子機器 |
| JP2008158461A (ja) * | 2006-12-26 | 2008-07-10 | Optrex Corp | 光学表示装置 |
| WO2012090817A1 (ja) * | 2010-12-27 | 2012-07-05 | シャープ株式会社 | 表示装置およびその製造方法 |
| US9164334B2 (en) | 2010-12-27 | 2015-10-20 | Sharp Kabushiki Kaisha | Display device and method of manufacturing same |
| US9507231B2 (en) | 2010-12-27 | 2016-11-29 | Sharp Kabushiki Kaisha | Display device |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3897484B2 (ja) | 2007-03-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5274564B2 (ja) | フレキシブル基板および電気回路構造体 | |
| JP4697248B2 (ja) | フレキシブル基板の接続構造、電気光学装置及び電子機器 | |
| TWI400519B (zh) | 觸控面板及具備觸控面板之電子機器 | |
| KR100280067B1 (ko) | 액정패널용 기판, 그 제조방법, 액정장치 및 전자기기 | |
| JP2000056285A (ja) | 液晶表示パネルの検査用プローブ、液晶表示パネルの検査装置および検査方法 | |
| KR100531590B1 (ko) | 액정표시장치 및 액정표시장치의 제조방법 | |
| WO2000054099A1 (fr) | Dispositif à cristaux liquides et son procédé de production | |
| JP2004138704A (ja) | 表示体構造、表示体構造の製造方法および電子機器 | |
| JP2002141620A (ja) | フレキシブル配線基板 | |
| JP3897484B2 (ja) | 配線基板のリード端子構造 | |
| JP4475829B2 (ja) | 半導体装置の実装構造、電気光学装置及び電子機器 | |
| CN108139641A (zh) | 液晶显示装置 | |
| JP5317777B2 (ja) | 実装構造体、電気光学装置及び電子機器 | |
| US8975756B2 (en) | Electric terminal device and method of connecting the same | |
| JP3734194B2 (ja) | 液晶表示装置 | |
| JP4177222B2 (ja) | 液晶表示装置及びその検査方法 | |
| JP3365305B2 (ja) | 半導体チップ、その実装構造および液晶表示装置 | |
| JP5353919B2 (ja) | 液晶パネルの製造方法 | |
| JP2004317792A (ja) | 液晶装置 | |
| JPH10301137A (ja) | 液晶表示装置 | |
| JP2006301407A (ja) | 表示パネル | |
| JP2001183692A (ja) | 液晶装置及びその位置合わせ方法 | |
| JP2004309741A (ja) | 液晶表示装置 | |
| JP3341733B2 (ja) | 液晶装置及びその製造方法 | |
| JPH11258618A (ja) | 液晶表示素子およびその製法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040707 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050222 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20061212 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20061219 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100105 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130105 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130105 Year of fee payment: 6 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130105 Year of fee payment: 6 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130105 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140105 Year of fee payment: 7 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |