JP2005292282A - 実装構造体、電気光学装置、および電子機器 - Google Patents

Abstract

【課題】基板上に形成された配線パターンの静電気による劣化を防止することが可能な実装構造体、電気光学装置、および電子機器を提供することを目的とする。
【解決手段】基板上に形成されている入力配線パターン群および出力配線パターン群に、半導体素子の入力端子群および出力端子群を電気的に接続した実装構造体において、半導体素子３の入力端子群３１は、同一の信号を入力する複数の入力端子を含んでおり、基板の入力配線パターン群４は、その先端部にベタ領域を有し、当該ベタ領域内に、半導体素子３の同一の信号を入力する複数の入力端子と各々接続するための複数の接続用パット４１が形成された入力配線パターンを含むものである。
【選択図】 図３

Description

本発明は、実装構造体、電気光学装置、および電子機器に関し、詳細には、ＣＯＧ方式やＣＯＦ方式で半導体素子が基板に実装された実装構造体、電気光学装置、および電子機器に関する。

一般に、液晶表示装置は、液晶パネルに液晶駆動用ＩＣといった半導体素子を導電接続することによって作製される。かかる液晶パネルは、ガラスなどからなる一対の透明基板のそれぞれの表面上に所定パターンの透明電極を形成し、液晶を挟んでそれらの透明基板を互いに貼り合わせることによって形成される。液晶表示装置では、互いに対向する一対の透明電極によって画素が形成され、それらの透明電極に電圧の印加の有無によって画素の点灯／非点灯を行う。

透明電極への電圧の印加は、通常、液晶駆動用ＩＣによって行われる。この液晶駆動用ＩＣの液晶パネルへの接続の方法に関しては、従来より、種々の方法が知られているが、その中にＣＯＧ（Chip On Glass）方式やＣＯＦ（Chip On Film）方式と称される方法がある。かかるＣＯＧ方式は、液晶パネルを構成する一対の透明基板およびのうちのいずれか一方またはそれらの両方に液晶駆動用ＩＣを、ＦＰＣ（Flexible Printed Circuit）等といった介在要素を介在させることなく、直接に接合するという接合方法である。

このようなＣＯＧ方式においては、まず、透明基板上の所定位置にＡＣＦ（Anisotropic Conductive Film：異方性導電膜）等といった接合材を貼り付け、さらに、そのＡＣＦ上に液晶駆動用ＩＣを貼り付けて仮固定する。次に、液晶駆動用ＩＣに対して、所定温度に加熱された圧着ヘッドを押し付けることにより、液晶駆動用ＩＣを透明基板上に熱圧着する。こうして、液晶駆動用ＩＣが液晶パネルに実装される（例えば、特許文献１参照）。

特開２００３−５７６７７号公報

液晶駆動用ＩＣでは、そのバンプのサイズに制限があり、また、各バンプ間に静電気防止用の保護抵抗を入れる必要があるため、同一の信号に対して、複数の入力用のバンプが形成されている場合がある。液晶駆動用ＩＣの同一の信号が入力される複数の入力用のバンプと接続するための入力配線パターンの形状としては、従来、図９に示す構造が使用されている。図９はガラス基板上に形成した入力配線パターンの一例を説明するための図である。図９において、３００はガラス基板、３０１は液晶駆動用ＩＣが実装されるＩＣ実装領域、３０２は入力配線パターン、３０３は接続用パットを示している。同図に示すように、液晶駆動用ＩＣの同一の信号が入力される複数の入力用バンプと接続するために、入力配線パターン３０１の先端部を櫛歯状にして、先端部に接続用パット３０２を設けた構成となっている。このように入力配線パターン３０１の先端部の形状を櫛歯状にしているのは、ＡＣＦ上に液晶駆動用ＩＣを圧着する際、ＡＣＦの粒子のつぶれが広がり、隣接するバンプ間に電位差や静電気等が生じ易かったため、粒子の流れを良くするためである。しかしながら、先端部を櫛歯状に形成すると、入力配線パターン３０１は、先端部で急激に線幅が狭くなるため、その抵抗値が急激に上昇して、静電気による断線等による劣化が生じてしまうという問題がある。ところで、近時、ＡＣＦの技術が進み、ＡＣＦ粒子のつぶれ性が良くなり、粒子の広がりがなくなってきている。

本発明は、上記に鑑みてなされたものであり、基板上に形成された配線パターンの静電気による劣化を防止することが可能な実装構造体、電気光学装置、および電子機器を提供することを目的とする。

上述した課題を解決し、目的を達成するために、本発明は、基板上に形成されている配線パターン群に、半導体素子の端子群を電気的に接続した実装構造体において、前記半導体素子の端子群は、同一の信号が入力または出力される端子群を含んでおり、前記基板の配線パターン群は、前記同一の信号が入力または出力される前記端子群と電気的に接続される配線パターンを含み、当該配線パターンは、前記同一の信号が入力または出力される端子群及び当該端子群のそれぞれの間の領域に重なるように形成された先端部を有し、前記先端部には、前記同一の信号が入力または出力される前記端子群の各々と接続される複数の接続用パットが形成されていることを特徴とする。

これにより、配線パターンは、同一の信号が入力または出力される半導体素子の端子群及び当該端子群のそれぞれの間の領域に重なるように形成された先端部（ベタ領域）を有し、当該先端部に半導体素子の同一の信号を入力または出力する複数の端子と各々接続するための複数の接続用パットを形成しているので、配線パターンの先端部で急激に抵抗値が上がることを防止することができ、抵抗値の上昇に起因する静電気による先端部の断線等による劣化を防止することが可能となる。この結果、基板上に形成された配線パターンの静電気による劣化を防止することが可能な実装構造体を提供することができる。

上述した課題を解決し、目的を達成するために、本発明は、基板上に形成されている入力配線パターン群および出力配線パターン群に、半導体素子の入力端子群および出力端子群を電気的に接続した実装構造体において、前記半導体素子の入力端子群は、同一の信号が入力される入力端子群を含んでおり、前記基板の入力配線パターン群は、前記同一の信号が入力される前記入力端子群と電気的に接続される入力配線パターンを含み、当該入力配線パターンは、前記同一の信号が入力される入力端子群及び当該入力端子群のそれぞれの間の領域に重なるように形成された先端部を有し、前記先端部には、前記同一の信号が入力される前記入力端子群の各々と接続される複数の接続用パットが形成されていることを特徴とする。

これにより、入力配線パターンは、同一の信号が入力される半導体素子の入力端子群及び当該入力端子群のそれぞれの間の領域に重なるように形成された先端部（ベタ領域）を有し、当該先端部に半導体素子の同一の信号を入力する複数の入力端子と各々接続するための複数の接続用パットを形成しているので、入力配線パターンの先端部で急激に抵抗値が上がることを防止することができ、抵抗値の上昇に起因する静電気による先端部の断線等による劣化を防止することが可能となる。この結果、基板上に形成された配線パターンの静電気による劣化を防止することが可能な実装構造体を提供することができる。

上述した課題を解決し、目的を達成するために、本発明は、基板上に形成されている入力配線パターン群および出力配線パターン群に、半導体素子の入力端子群および出力端子群を電気的に接続した実装構造体において、前記半導体素子の出力端子群は、同一の信号が出力される出力端子群を含んでおり、前記基板の出力配線パターン群は、前記同一の信号が出力される前記出力端子群と電気的に接続される出力配線パターンを含み、当該出力配線パターンは、前記同一の信号が出力される出力端子群及び当該出力端子群のそれぞれの間の領域に重なるように形成された先端部を有し、前記先端部には、前記同一の信号が出力される前記出力端子群の各々と接続される複数の接続用パットが形成されていることを特徴とする。

これにより、出力配線パターンは、同一の信号が出力される半導体素子の出力端子群及び当該出力端子群のそれぞれの間の領域に重なるように形成された先端部（ベタ領域）を有し、当該先端部に半導体素子の同一の信号を出力する複数の出力端子と各々接続するための複数の接続用パットを形成しているので、出力配線パターンの先端部で急激に抵抗値が上がることを防止することができ、抵抗値の上昇に起因する静電気による先端部の断線等による劣化を防止することが可能となる。この結果、基板上に形成された配線パターンの静電気による劣化を防止することが可能な実装構造体を提供することができる。

また、本発明の好ましい態様によれば、前記同一の信号は、電源系信号、データ系信号、および制御系信号のいずれか１つであることが望ましい。これにより、同一の電源系信号、データ系信号、および制御系信号を複数入力または出力する場合においても、配線パターンの静電気による先端部の断線等による劣化を防止することが可能となる。

また、本発明の好ましい態様によれば、前記配線パターンは、略同一幅に配線が伸張する伸張領域を有し、前記先端部の配線幅を、前記伸張領域の配線幅より広くすることが望ましい。これにより、配線パターンの先端部の抵抗をより下げることができ、静電気による先端部の断線等による劣化をより防止することが可能となる。

また、本発明の好ましい態様によれば、前記基板は、ガラス基板またはフィルム基板であることが望ましい。これにより、ガラス基板またはフィルム基板に形成された入力配線パターンの静電気による劣化を防止することが可能となる。

また、本発明の好ましい態様によれば、前記半導体素子は、前記ガラス基板に異方性導電膜で接続されることが望ましい。これにより、ＣＯＧ方式の実装構造体において、入力配線パターンの静電気による先端部の断線等による劣化を防止することが可能となる。

上述した課題を解決し、目的を達成するために、本発明は、電気光学パネル上に形成されている配線パターン群に、半導体素子の端子群を電気的に接続した電気光学装置において、前記半導体素子の端子群は、同一の信号が入力または出力される端子群を含んでおり、前記基板の配線パターン群は、前記同一の信号が入力または出力される前記端子群と電気的に接続される配線パターンを含み、当該配線パターンは、前記同一の信号が入力または出力される端子群及び当該端子群のそれぞれの間の領域に重なるように形成された先端部を有し、前記先端部には、前記同一の信号が入力または出力される前記端子群の各々と接続される複数の接続用パットが形成されていることを特徴とする。

これにより、配線パターンは、同一の信号が入力または出力される半導体素子の端子群及び当該端子群のそれぞれの間の領域に重なるように形成された先端部（ベタ領域）を有し、当該先端部に半導体素子の同一の信号を入力または出力する複数の端子と各々接続するための複数の接続用パットを形成しているので、配線パターンの先端部で急激に抵抗値が上がることを防止することができ、抵抗値の上昇に起因する静電気による先端部の断線等による劣化を防止することが可能となる。この結果、電気光学パネル上に形成された配線パターンの静電気による劣化を防止することが可能な電気光学装置を提供することができる。

また、本発明の好ましい態様によれば、本発明の電気光学装置を電子機器に搭載することが望ましい。これにより、電気光学パネル上に形成された配線パターンの静電気による劣化を防止することが可能な電気光学装置を搭載した電子機器を提供することができる。

以下、この発明につき図面を参照しつつ詳細に説明する。なお、この実施例によりこの発明が限定されるものではない。また、下記実施例における構成要素には、当業者が容易に想定できるものまたは実質的に同一のものが含まれる。本明細書において、電気光学装置とは、電気信号を光信号に変換する装置をいう。なお、以下の実施例においては、液晶表示装置のガラス基板に液晶駆動用ＩＣをＣＯＧ方式で実装する場合を例示して説明するが、本発明の実装構造体および電気光学装置はこれに限られるものではない。

図１は、本発明の実施例に係る液晶表示装置１の概略構成の一例を示す斜視図である。同図に示すように、液晶表示装置１は、第１基板２ａと第２基板２ｂとをシール材を介して貼り合わせて構成される。第１基板２ａは、第２基板２ｂよりも広い領域（以下、「基板張出し部」と称する）２ｃを備え、基板張出し部２ｃ上に液晶駆動用ＩＣ３がＡＣＦを利用して、入力配線パターン群４および出力配線パターン群５と導通接続されて実装される。さらに、基板張り出し部２ｃ上には、液晶駆動用ＩＣ３に駆動信号を送出するためのＦＰＣ７が実装される。

図２は、図１の液晶表示装置のＡ−Ａ断面図を示している。第１基板２ａおよび第２基板２ｂはガラス基板で構成されている。第１基板２ａおよび第２基板２ｂは、ビーズ状のスペーサ９によって所定のセルギャップを保持した状態でシール材１１によって互いに接合される。こうして形成されたセルギャップ内に液晶１２が封入される。第１基板２ａおよび第２基板２ｂのそれぞれの外側表面上には偏光板１４が貼着されている。

第１基板２ａおよび第２基板２ｂの内表面には、ＩＴＯ（Indium Tin Oxide：インジウムスズ酸化物）からなる透明電極１３ａおよび１３ｂが形成され、これらの透明電極によって液晶表示のための画素が形成される。一方の第１基板２ａは他方の第２基板２ｂの外側に張り出す基板張出し部２ｃを有しており、透明電極１３ａはその基板張出し部２ｃ上に形成された出力配線パターン群５に接続されている。また、基板張出し部２ｃの端部には、入力配線パターン群４が形成されている。これら出力配線パターン群５および入力配線パターン群４は、第１基板２ａおよび第２基板２ｂと同様に、ＩＴＯ（Indium Tin Oxide：インジウムスズ酸化物）で形成されている。

第１基板２ａの基板張出し部２ｃの所定位置には、接合材としてのＡＣＦ（Anisotropic Conductive Film：異方性導電膜）が貼着される。ＡＣＦ６は、熱可塑性又は熱硬化性の樹脂フィルムの中に導電粒子を分散させることによって形成された接合材である。まず、このＡＣＦ６を基板張出し部２ｃへ貼着し、さらに、そのＡＣＦ６の上に液晶駆動用ＩＣ３の接合面を貼着、すなわち仮接着し、さらにその後、圧着ヘッドで、液晶駆動用ＩＣ３を基板張出し部２ｃへ加圧しながらＡＣＦ６を加熱してその樹脂部分を硬化させることにより、図２に示すように、液晶駆動用ＩＣ３を基板張出し部２ｃ上に接着すると同時に、液晶駆動用ＩＣ３の入力端子群３１および出力端子群３２を入力配線パターン群４およびＩ出力配線パターン群５に導電接続することができる。同様な方法で、入力配線パターン群４は、ＦＰＣ７の出力端子群とＡＣＦ６で導電接続されている。

図３は、液晶表示装置１における液晶駆動用ＩＣ３近傍の３次元的な部分分解斜視図を示している。図３において、第１基板２ａは液晶駆動用ＩＣ３を外付けするＩＣ実装エリアＥを有している。このＩＣ実装エリアＥ内に、出力配線パターン群５を構成する出力配線パターン５０の先端部が形成されており、この各先端部には接続用パッド５１が設けられている。また、ＩＣ実装エリアＥ内に、入力配線パターン群４を構成する入力配線パターンＰ１，Ｐ２、・・・の先端部が形成されており、この各先端部には同一の信号を入力するための複数の接続用パッド４１が設けられている。

液晶駆動用ＩＣ３の出力端子群３２が接続用パッド５１にＡＣＦ６で接合され、入力端子群３１が接続用パッド４１にＡＣＦ６で接続されるように、液晶駆動用ＩＣ３がＩＣ実装エリアＥに面実装される。

図４は液晶駆動用ＩＣ３の部分裏面図を示している。液晶駆動用ＩＣ３は、入力端子群３１と出力端子群３２とを有しており、入力端子群３１としては、電源系信号（ＶＤＤ、ＶＳＳ、Ｖ０〜Ｖ５等）入力端子、データ系信号（Ｄ０〜Ｄ５）入力端子、および制御系信号（ＣＳ、ＲＥＳ、ＲＷ等）入力端子を有している。これら電源系信号入力端子、データ系信号入力端子、および制御系信号出力端子においては、同一の信号を入力する入力端子が複数形成されているものもある。図４においては、液晶駆動用電源Ｖ０用の４個の入力端子、液晶駆動用電源Ｖ１用の４個の入力端子、液晶駆動用電源Ｖ２用の４個の入力端子、液晶駆動用電源Ｖ３用の４個の入力端子、液晶駆動用電源Ｖ４用の４個の入力端子、ロジック電源ＶＤＤ用の４個の入力端子、およびデータＤ０用の２個の入力端子が図示されている。

図５は、第１基板２ａの液晶駆動用ＩＣ３を外付けするＩＣ実装エリアＥ近傍において、液晶駆動用ＩＣ３を除外してその一部を示す部分平面図である。入力配線パターン群４は、液晶駆動用ＩＣ３の電源系信号（ＶＤＤ、ＶＳＳ、Ｖ０〜Ｖ５等）入力端子、データ系信号（Ｄ０〜Ｄ５等）入力端子、および制御系信号（ＣＳ、ＲＥＳ、ＲＷ等）入力端子に信号を入力するための入力配線パターンを有している。

図５においては、液晶駆動用ＩＣ３の液晶駆動用電源Ｖ０用の４個の入力端子に接続する４個の接続用パット４１を有する入力配線パターンＰ１と、液晶駆動用ＩＣ３の液晶駆動用電源Ｖ１用の４個の入力端子に接続する４個の接続用パット４１を有する入力配線パターンＰ２と、液晶駆動用ＩＣ３の液晶駆動用電源Ｖ２用の４個の入力端子に接続する４個の接続用パット４１を有する入力配線パターンＰ３と、液晶駆動用ＩＣ３の液晶駆動用電源Ｖ３用の４個の入力端子に接続する４個の接続用パット４１を有する入力配線パターンＰ４と、液晶駆動用ＩＣ３の液晶駆動用電源Ｖ４用の４個の入力端子に接続する４個の接続用パット４１を有する入力配線パターンＰ５と、液晶駆動用ＩＣ３のロジック電源ＶＤＤ用の６個の入力端子に各々接続する６個の接続用パット４１が形成されている入力配線パターンＰ６と、液晶駆動用ＩＣ３のデータＤ０用の２個の入力端子に接続する２個の接続用パット４１を有する入力配線パターンＰ７が図示されている。

入力配線パターンＰ１，Ｐ２，Ｐ３，Ｐ４，Ｐ５，Ｐ６，Ｐ７，・・・は、ＦＰＣ７から略同一幅に配線が伸張する伸張領域Ｓ１と、ＩＣ実装エリアＥ内のその先端部に形成されたベタ領域Ｓ２と、伸張領域Ｓ１およびベタ領域Ｓ２よりも広い幅を有する幅広領域Ｓ３とを有している。上述したように、近時、ＡＣＦ粒子のつぶれ性が良くなり、粒子の広がりがなくなってきているので、入力配線パターンをベタパターンに形成しても、隣接するバンプ間に電位差や静電気等が生じることはない。ベタ領域Ｓ２は、同一の信号が入力される入力端子群及び当該入力端子群のそれぞれの間の領域に重なるように形成されている。このベタ領域Ｓ２内に、同一の信号を入力するための複数の接続用パット４１が各々形成されている。このように、入力配線パターンのベタ領域Ｓ１内に、同一の信号を入力するための複数の接続用パット４１を形成しているのは、その先端部で抵抗値が急激に上がらないようにして、静電気による先端部の断線等による劣化を防止するためである。すなわち、入力配線パターンの先端部がベタ形状であると、配線の幅を太くできるので抵抗を低くすることができる。ＩＣの回路設計による制約はあるが、入力配線パターンの先端部での抵抗値の上昇を防止するために、ベタ領域Ｓ２の配線幅Ｗ１は、伸張領域Ｓ２の配線幅Ｗ２以上とすることが望ましい。また、入力配線パターン全体の抵抗値を低下させるために、入力配線パターンの全体の経路長Ｌを短くすることが望ましい。

以上説明したように、本実施例によれば、入力配線パターンは、その先端部にベタ領域Ｓ２を有し、当該ベタ領域Ｓ２内に同一の信号を入力する液晶駆動用ＩＣ３の複数の入力端子と各々接続するための複数の接続用パット４１を形成しているので、先端部を櫛歯状に形成した場合に比して（図７参照）、入力配線パターンの先端部で急激に抵抗値が上がることを防止することができ、抵抗値の上昇に起因する静電気による先端部の断線等による劣化を防止することが可能となる。この結果、基板上に形成された配線パターンの静電気による劣化を防止することが可能な実装構造体を提供することができる。

なお、上記実施例では、半導体素子として液晶駆動用ＩＣを使用した場合を説明したが本発明はこれに限られるものではなく、他の半導体素子を使用した場合にも適用可能である。また、上記実施例では、基板としてガラス基板を使用した場合を例示して説明したが本発明はこれに限られるものではなく、フィルム基板を使用したいわゆるＣＯＦ方式にも適用可能である。

（変形例１）
図６は、変形例１に係る入力配線パターン群４を説明するための図であり、第１基板２ａの液晶駆動用ＩＣ３を外付けするＩＣ実装エリアＥ近傍において、液晶駆動用ＩＣ３を除外してその一部を示す部分平面図である。上記実施例は、上記図５で示したように、ベタ領域Ｓ２の幅を幅広領域Ｓ３よりも狭くした構成である。これに対して、変形例１では、入力配線パターンＰ１，Ｐ２，Ｐ３，Ｐ４，Ｐ５，Ｐ６，Ｐ７，・・・において、図６に示すように、幅広領域Ｓ３を無くして、ベタ領域Ｓ２の幅を、他の領域（伸張領域Ｓ１）の幅よりも広くした構成である。これにより、入力配線パターンのベタ領域Ｓ２（先端部）での抵抗値をより低くすることができる。

（変形例２）
図７は、変形例２に係る出力配線パターン群５を説明するための図であり、第１基板２ａの液晶駆動用ＩＣ３を外付けするＩＣ実装エリアＥ近傍において、液晶駆動用ＩＣ３を除外してその一部を示す部分平面図である。上記実施例では、入力配線パターンにベタ領域Ｓ２を形成し、当該ベタ領域Ｓ２内に、同一の信号を入力するための複数の接続用パット４１を各々形成した構成であるが、出力配線パターンにベタ領域を形成して、当該ベタ領域内に同一の信号を出力するための複数の接続用パットを各々形成する構成としても良い。

変形例２に係る出力配線パターン群５は、図７に示すように、ベタ領域Ｓ１０を有する出力配線パターンを含んでいる。このベタ領域Ｓ１０には、同一の信号を出力する液晶駆動用ＩＣ３の複数の出力端子３２と各々接続するための複数の接続用パット５１が形成されている。

（電子機器への適用例）
次に、本発明に係る電気光学装置を適用可能な電子機器の具体例について図８を参照して説明する。図８−１は、本発明に係る電気光学装置を可搬型のパーソナルコンピュータ（いわゆるノート型パソコン）１００の表示部に適用した例を示す斜視図である。同図に示すように、パーソナルコンピュータ１００は、キーボード１０１を備えた本体部１０２と、本発明に係る電気光学装置を適用した表示部１０３とを備えている。図８−２は、本発明に係る電気光学装置を携帯電話機２００の表示部に適用した例を示す斜視図である。同図に示すように、携帯電話機２００は、複数の操作ボタン２０１のほか、受話口２０２、送話口２０３とともに、本発明に係る電気光学装置を適用した表示部２０４を備えている。

本発明に係る実装構造体は、半導体素子を基板に実装する各種装置に利用することができる。また、本発明に係る電気光学装置は、透過型、反射型、および半透過型の電気光学装置に利用することができる。また、本発明に係る電気光学装置は、パッシブマトリクス型の電気光学装置やアクティブマトリクス型の電気光学装置（例えば、ＴＦＴ（薄膜トランジスタ）やＴＦＤ（薄膜ダイオード）をスイッチング素子として備えた電気光学パネル）に利用することができる。さらに、本発明に係る電気光学装置は、液晶表示装置に限らず、有機エレクトロルミネッセンス装置、無機エレクトロルミネッセンス装置、プラズマディスプレイ装置、電気泳動表示装置、電子放出表示装置（Field Emission DisplayおよびSurface-Conduction Electoron-Emitter Display等）、ＬＥＤ（ライトエミッティングダイオード）表示装置等のように、複数の画素毎に表示状態を制御可能な各種の電気光学装置に利用することができる。

本発明に係る電気光学装置を搭載した電子機器は、携帯電話機、ＰＤＡ（Personal Digital Assistants）と呼ばれる携帯型情報機器、携帯型パーソナルコンピュータ、パーソナルコンピュータ、ワークステーション、デジタルスチルカメラ、車載用モニタ、デジタルビデオカメラ、液晶テレビ、ビューファインダ型、モニタ直視型のビデオテープレコーダ、カーナビゲーション装置、ページャ、電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話機、およびＰＯＳ端末機などの電子機器に広く利用することができる。

実施例に係る液晶表示装置の概略構成の一例を示す斜視図。 図１の液晶表示装置のＡ−Ａ断面図。 液晶表示装置における液晶駆動用ＩＣ近傍の３次元的な部分分解斜視図。 液晶駆動用ＩＣの部分裏面図。 第１基板の液晶駆動用ＩＣを外付けするＩＣ実装エリア近傍において、液晶駆動用ＩＣを除外してその一部を示す部分平面図。 変形例１に係る入力配線パターン群４を説明するための図。 変形例２に係る出力配線パターン群５を説明するための図。 実施例に係る電気光学装置を備えたパソコンの斜視図。 実施例に係る電気光学装置を備えた携帯電話機の斜視図。 ガラス基板上に形成した入力配線パターンの一例を説明するための図。

符号の説明

１ 液晶表示装置、２ａ 第１基板、２ｂ 第２基板、２ｃ 基板張出し部、３ 液晶駆動用ＩＣ、４ 入力配線パターン群、５ 出力配線パターン群、６ ＡＣＦ、７ ＦＰＣ、９ スペーサ、１１ シール材、１２ 液晶、１３ａ、１３ｂ 透明電極、１４ 偏光板、４１ 接続用パット、５０ 出力配線パターン、５１ 接続用パット、１００ パーソナルコンピュータ、１０１ キーボード、１０２ 本体部、１０３ 表示部、２００ 携帯電話機、２０１ 操作ボタン、２０２ 受話口、２０３ 送話口、２０４ 表示部、Ｐ１，Ｐ２，Ｐ３，Ｐ４，Ｐ５，Ｐ６，Ｐ７ 入力配線パターン、Ｅ ＩＣ実装エリア、Ｓ１ 伸張領域、Ｓ２ ベタ領域

Claims (9)

1. 基板上に形成されている配線パターン群に、半導体素子の端子群を電気的に接続した実装構造体において、
   前記半導体素子の端子群は、同一の信号が入力または出力される端子群を含んでおり、
   前記基板の配線パターン群は、前記同一の信号が入力または出力される前記端子群と電気的に接続される配線パターンを含み、
   当該配線パターンは、前記同一の信号が入力または出力される端子群及び当該端子群のそれぞれの間の領域に重なるように形成された先端部を有し、
   前記先端部には、前記同一の信号が入力または出力される前記端子群の各々と接続される複数の接続用パットが形成されていることを特徴とする実装構造体。
2. 基板上に形成されている入力配線パターン群および出力配線パターン群に、半導体素子の入力端子群および出力端子群を電気的に接続した実装構造体において、
   前記半導体素子の入力端子群は、同一の信号が入力される入力端子群を含んでおり、
   前記基板の入力配線パターン群は、前記同一の信号が入力される前記入力端子群と電気的に接続される入力配線パターンを含み、
   当該入力配線パターンは、前記同一の信号が入力される入力端子群及び当該入力端子群のそれぞれの間の領域に重なるように形成された先端部を有し、
   前記先端部には、前記同一の信号が入力される前記入力端子群の各々と接続される複数の接続用パットが形成されていることを特徴とする実装構造体。
3. 基板上に形成されている入力配線パターン群および出力配線パターン群に、半導体素子の入力端子群および出力端子群を電気的に接続した実装構造体において、
   前記半導体素子の出力端子群は、同一の信号が出力される出力端子群を含んでおり、
   前記基板の出力配線パターン群は、前記同一の信号が出力される前記出力端子群と電気的に接続される出力配線パターンを含み、
   当該出力配線パターンは、前記同一の信号が出力される出力端子群及び当該出力端子群のそれぞれの間の領域に重なるように形成された先端部を有し、
   前記先端部には、前記同一の信号が出力される前記出力端子群の各々と接続される複数の接続用パットが形成されていることを特徴とする実装構造体。
4. 前記同一の信号は、電源系信号、データ系信号、および制御系信号のいずれか１つであることを特徴とする請求項１〜請求項３のいずれか１つに記載の実装構造体。
5. 前記配線パターンは、略同一幅に配線が伸張する伸張領域を有し、前記先端部の配線幅を、前記伸張領域の配線幅より広くしたことを特徴とする請求項１に記載の実装構造体。
6. 前記基板は、ガラス基板またはフィルム基板であることを特徴とする請求項１〜請求項５のいずれか１つに記載の実装構造体。
7. 前記半導体素子は、前記ガラス基板に異方性導電膜で接続されることを特徴とする請求項６に記載の実装構造体。
8. 電気光学パネル上に形成されている配線パターン群に、半導体素子の端子群を電気的に接続した電気光学装置において、
   前記半導体素子の端子群は、同一の信号が入力または出力される端子群を含んでおり、
   前記基板の配線パターン群は、前記同一の信号が入力または出力される前記端子群と電気的に接続される配線パターンを含み、
   当該配線パターンは、前記同一の信号が入力または出力される端子群及び当該端子群のそれぞれの間の領域に重なるように形成された先端部を有し、
   前記先端部には、前記同一の信号が入力または出力される前記端子群の各々と接続される複数の接続用パットが形成されていることを特徴とする電気光学装置。
9. 請求項８に記載の電気光学装置を搭載したことを特徴とする電子機器。

Images