JP5973008B2 - 表示パネル - Google Patents

Description

本発明は、表示パネルに関する。

従来から、パネル本体のパネル端と、表示部を駆動するドライバＩＣなどのドライバＩＣとの間に透明電極等の配線群を配置しないことによって、パネル端とドライバＩＣとの間の間隔を小さくし、挟額縁化を実現した表示パネルが知られている。

このドライバＩＣの入力端子群は、通常、ドライバＩＣの一方の短辺に沿って並んで配置されており、入力端子群の端子の数が多く、前記一方の短辺に沿って一列に収まらない場合には、ドライバＩＣの一方の長辺に沿って並んで配置される。

このような入力端子群の配置方法を採用した場合、ドライバＩＣの一方の短辺に沿って配置可能な入力端子の数は入力端子間の間隔に依存し、入力端子数の増加に比例してドライバＩＣの面積が増加していくこととなる。

一方、特許文献１には、半導体チップの複数の入力端子が、半導体チップの一方の長辺に沿って並んで配置され、かつ、半導体チップの他方の長辺に沿って並んで配置された構成が開示されている。

特開平１０−２１４８５８号公報

しかしながら、特許文献１の構成では、配線が半導体チップの両長辺からドライバＩＣ外に引き出されるため、パネル端とドライバＩＣとの間に配線を配置しない表示パネルには対応できない。

本発明は上記事実を考慮し、入力端子の増加に伴うドライバＩＣの面積増加を抑制することが可能な表示パネルを提供することを目的とする。

本発明の請求項１に記載の表示パネルは、表示部と、前記表示部を備えるパネル本体と、前記パネル本体に配置されて前記表示部を駆動する長方形状のドライバＩＣと、を備えた表示パネルであって、前記ドライバＩＣは、一方の短辺側に配置され、前記表示部側と反対側の一方の長辺沿いに間隔を置いて並べられた入力端子群と、前記一方の短辺側から他方の短辺側へ前記表示部側の他方の長辺沿いに間隔を置いて並べられ、前記表示部に対して信号を出力する出力端子群と、を備え、前記入力端子群には、前記パネル本体と前記ドライバＩＣとの間に配置されて、前記ドライバＩＣの前記一方の短辺に沿って前記一方の長辺側から前記他方の長辺に向けて配線される第１配線部と前記長辺に沿って配線され前記一方の短辺側から引き出される第２配線部とを有する配線群が接続される。

本発明は、上記構成としたので、入力端子の増加に伴うドライバＩＣの面積増加を抑制することが可能な表示パネルを提供することができる。

本発明の実施形態に係る表示パネルの概略構成を示す図である。 図１に示す表示パネルに設けられるドライバＩＣの構成を概略的に示す機能ブロック図である。 図２に示すドライバＩＣの入力端子と出力端子の配置を示す図である。 図３の囲み点線Ｘ内のドライバＩＣの部分拡大図である。 図４に示すドライバＩＣを１８０度回転した図である。 比較例としてのドライバＩＣの部分拡大図である。

以下、本発明の実施形態に係る表示パネルについて図面に基づき説明する。なお、実質的に同様の機能を有するものには、全図面を通して同じ符号を付して説明し、場合によってはその説明を省略することがある。

図１は、本発明の実施形態に係る表示パネルの概略構成を示す図である。
本発明の実施形態に係る表示パネル１０は、正面視で長方形状のパネル本体１２を有している。パネル本体１２の略中央部には、長方形状の表示部１４が、その長手方向とパネル本体１２の長手方向が一致するように、配置されている。

表示部１４には、パネル本体１２に配線された複数の透明電極１６の一端がそれぞれ接続されている。これら透明電極１６の他端には、ドライバＩＣ１８が接続されている。

ドライバＩＣ１８は、表示部１４とパネル本体１２のパネル端１２Ａ（パネル本体１２の外周）との間に、ドライバＩＣ１８の長手方向が表示部１４に沿うように、すなわち、ドライバＩＣ１８の長手方向と表示部１４の長手方向とが一致するように配置されている。このドライバＩＣ１８は、複数の透明電極１６を介して駆動信号等を表示部１４に出力する機能を持つ。ドライバＩＣ１８への入力信号は、ドライバＩＣ１８にそれぞれ一端が接続され、パネル本体１２に配線された複数の透明電極２０を介して入力される。

複数の透明電極２０の他端は、フレキシブル基板２２内に纏められて、パネル本体１２の外部へ引き出され、不図示のＣＰＵや電圧源装置等に接続される。
なお、挟額縁に対応するために、パネル端１２ＡとドライバＩＣ１８との間に透明電極２０は配線せず、この間の間隔を最小にしている。一方、ドライバＩＣ１８と表示部１４との間にあるパネル本体１２や、ドライバＩＣ１８の長手方向にあるパネル本体１２には、透明電極２０などを配線する余裕がある。なお、「挟額縁パネル」とは、パネル本体１２の面積縮小を図るために、ドライバＩＣ１８とパネル端１２Ａとの間に、少なくとも入力用の透明電極２０（配線）を形成しない構成を備えたパネルのことをいう。一般に、外部からドライバＩＣ１８に信号を入力する際には透明電極２０を介するが、この場合、例えばフレキシブル基板２２をパネル１２側にオーバーラップした上で透明電極２０との電気的接続を図っている。このため、ドライバＩＣ１８とパネル端１２Ａとの間に透明電極２０を引き出してしまうと、ドライバＩＣ１８とパネル端１２Ａとの間に上述したオーバーラップ用の面積を確保する必要が生じ、結果としてパネル本体の面積の増加につながってしまう。このため、従来より、ドライバＩＣ１８とパネル端１２Ａとの間に透明電極２０を形成しないこととしてパネル本体１２の面積の増大抑制を図っている。
なお、一般にドライバＩＣ１８の長辺方向の長さよりも表示部１４の長辺方向の方が長いため、ドライバＩＣ１８の横の空いた領域に透明電極２０を引き回している。

次に、ドライバＩＣ１８について、詳細に説明する。
図２は、ドライバＩＣ１８の構成を概略的に示す機能ブロック図である。

ドライバＩＣ１８は、ＣＰＵインターフェース１００と、制御回路１０２と、電源回路１０４と、駆動回路１０６とを含んで構成される。

ＣＰＵインターフェース１００は、不図示のＣＰＵからの入力信号を、複数の透明電極２０（信号配線）を介して受け取る。そして、入力信号に基づいたデータを制御回路１０２に渡す。
制御回路１０２は、ＣＰＵインターフェース１００から受け取ったデータを元に、表示データを作成し、これを駆動回路１０６に渡す。

電源回路１０４は、不図示の電圧源装置からの電圧を、複数の透明電極２０（電源配線）を介して受け取り、駆動回路１０６が必要な電圧を発生して、これを駆動回路１０６に供給する。

駆動回路１０６は、電源回路１０４で発生した電圧と、表示データに従った出力信号を、複数の透明電極１６を介して、所望の駆動波形で、表示部１４に出力する。

図３は、ドライバＩＣ１８の入力端子と出力端子の配置を示す図である。なお、図中では、各端子に接続された配線は省略している。

出力端子２００は、ドライバＩＣ１８の中でも駆動回路１０６の出力端子であり、上述の所望の駆動波形が出力される端子である。この出力端子２００は、挟額縁に対応するため、ドライバＩＣ１８の表示部１４と対向する長辺１８Ａ沿いに並んで複数配置されている。これらの出力端子２００には、上述した複数の透明電極１６の他端がそれぞれ接続されている。

一方、入力端子２０２は、ドライバＩＣ１８の中でもＣＰＵインターフェース１００と、電源回路１０４の入力端子であり、不図示のＣＰＵからの信号や不図示の電圧源装置からの電圧が入力される端子である。この入力端子２０２は、ドライバＩＣ１８のパネル端１２Ａと対向する一方の長辺１８Ｂ沿いに間隔を置いて複数並んで配置され、かつ、ドライバＩＣ１８の表示部１４と対向する他方の長辺１８Ａ沿いに間隔を置いて複数並んで配置されている。
なお、以下、ドライバＩＣ１８のパネル端１２Ａと対向する一方の長辺１８Ｂ沿いに間隔を置いて複数並んで配置された入力端子２０２を、適宜、第１入力端子群２０４（本発明の入力端子群の一例）と称し、ドライバＩＣ１８の表示部１４と対向する他方の長辺１８Ａ沿いに間隔を置いて複数並んで配置された入力端子２０２を、適宜、第２入力端子群２０６と称す。

これら第１入力端子群２０４及び第２入力端子群２０６は、ドライバＩＣ１８の一方の短辺１８Ｃ（図３では左側の短辺側）側から順次配置されており、他方の短辺１８Ｄ（図３では右にある短辺）側には、入力端子群等は何も形成されていないことが、ドライバＩＣ１８の面積増大を抑制できる点で好ましい。ただし、他方の短辺１８Ｄ側に接着強度を高めるためダミー端子を配置することも可能である。また、他方の短辺１８Ｄ側に、一方の短辺１８Ｃ側に形成された入力端子郡と同等のものが形成されていてもよい。

図４は、図３の囲み点線Ｘ内のドライバＩＣ１８の部分拡大図である。

まず、第１入力端子群２０４には、上述した複数の透明電極２０が接続される。ここで、第１入力端子群２０４に接続された透明電極２０を第１配線群３００（本発明の配線群の一例）と称す。

この第１配線群３００は、ドライバＩＣ１８とパネル本体１２との間のパネル本体１２上に形成され、かつ、第１入力端子群２０４から第２入力端子群２０６に向かって延在し、第２入力端子群２０６に向かう途中でドライバＩＣ１８の一方の短辺１８Ｃに向かって延在して、ドライバＩＣ１８の一方の短辺１８Ｃ下を通って、ドライバＩＣ１８とパネル本体１２との間から引き出される。この際、ある入力端子２０２よりも右側（他方の短辺１８Ｄ側）に形成された入力端子２０２から引き出される配線は、それよりも左側（一方の短辺１８Ｃ側）に形成された入力端子２０２から引き出される配線を避け、かつ左側に形成された入力端子２０２から引き回される配線よりも上方（他方の長辺１８Ａ側）を通って左側に引き出される。
なお、第１配線群３００のうち、一部の配線（図４では、一番下に配置された配線）だけは、第１入力端子群２０４から第２入力端子群２０６に向かって延在せずに、ドライバＩＣ１８の一方の短辺１８Ｃに向かって直に延在して、当該短辺１８Ｃ下から引き出されている。
また、ドライバＩＣ１８の一方の短辺１８Ｃ下を通る第１配線群３００の配線幅は、第１入力端子群２０４及び第２入力端子群２０６の各端子の幅に比べて狭くなっている。
また、第１配線群３００のうちドライバＩＣ１８の一方の短辺１８Ｃ下を通る配線同士の間隔は、第１入力端子群２０４の端子同士の間隔よりも狭くなっている。

一方、第２入力端子群２０６には、上述した複数の透明電極２０の残りが接続される。ここで、第２入力端子群２０６に接続された透明電極２０を第２配線群３０２と称す。

この第２配線群３０２は、ドライバＩＣ１８とパネル本体１２との間のパネル本体１２上に形成され、かつ、第２入力端子群２０６からドライバＩＣ１８の他方の長辺１８Ａに向かって延在して、当該他方の長辺１８Ａ下を通って、ドライバＩＣ１８とパネル本体１２との間から引き出される。なお、第２配線群３０２のうち、一部の配線（図４では、第２配線群３０２のうち一番下に配置された配線）だけは、当該他方の長辺１８Ａからパネル本体１２に引き出されずに、第１配線群３００と同様、ドライバＩＣ１８の一方の短辺１８Ｃ下から引き出されている。
また、第２配線群３０２の配線同士の間隔は、第２入力端子群２０６の端子同士の間隔よりも狭くなっている。

なお、これらの第１配線群３００を第１入力端子群２０４に設計上接続する際には、第１入力端子群２０４における一方の短辺１８Ｃに最も近い入力端子２０２から順に接続していく。このとき、入力端子２０２に接続する配線の本数は、第１入力端子群２０４と第２入力端子群２０６との間に通せる本数以下とする。図４では、第１入力端子群２０４と第２入力端子群２０６との間に通せる最大本数を配線している。また、これらの第２配線群３０２を第２入力端子群２０６に接続する際には、第１入力端子群２０４と第２入力端子群２０６との間にまだ配線を通す余裕があるときはこの間に配線し、通す余裕が無い場合には、第２入力端子群２０６からドライバＩＣ１８の他方の長辺１８Ａに向かって配線する。

ここで、比較例の構造を説明する。ここで用いる比較例は、従来のドライバＩＣの構造を示すものである。図６は、比較例としてのドライバＩＣの部分拡大図である。比較例としてのドライバＩＣ５００（以下、比較ドライバＩＣ５００と称す）では、入力端子５０２は、まず比較ドライバＩＣ５００の一方の短辺５００Ｃ沿いに間隔を置いて並んで配置される。そして、入力端子５０２の数が多く、一方の短辺５００Ｃ沿いに配置できなくなった場合は、比較ドライバＩＣ５００の表示部１４側の長辺５００Ａ沿いに間隔を置いて並んで配置される。このような場合、比較ドライバＩＣ５００の一方の短辺５００Ｃ沿いに配置可能な入力端子５０２の数は、各入力端子５０２に接続された配線５０４間の間隔ではなく、入力端子５０２間の間隔や入力端子５０２の幅に依存してしまう。そして、一方の短辺５００Ｃ沿いに配置されなかった残りの入力端子５０２の数が多ければ多いほど、入力端子５０２を配置する長辺５００Ａは長くなり、比較ドライバＩＣ５００の面積増大に繋がっていた。

一方、本発明の実施形態によれば、ドライバＩＣ１８の一方の短辺１８Ｃ沿いには、第１入力端子群２０４よりも配線同士の間隔や配線自体の幅を狭くすることが可能な第１配線群３００が配置されることになり、この短辺１８Ｃ沿いに第１配線群３００を配置（配線）可能な数だけ、第１配線群３００がそれぞれ接続される第１入力端子群２０４をドライバＩＣ１８の一方の長辺１８Ｂ沿いに配置することができる。
したがって、比較ドライバＩＣ５００のように入力端子５０２を比較ドライバＩＣ５００の一方の短辺５００Ｃ沿いに配置する場合に比べて、ドライバＩＣ１８の一方の長辺１８Ｂ沿いに配置する方が、入力端子２０２の配置できる数を増やすことができ、入力端子２０２の増加に伴うドライバＩＣ１８の面積増加を抑制することが可能となる。

具体的には、本実施形態の構成においても、第１入力端子群２０４及び第２入力端子群２０６をドライバＩＣ１８の両長辺１８Ａ，１８Ｂ沿いに配置するので、入力端子２０２の数が増えるにつれて、ドライバＩＣ１８の面積は増大するが、比較例の構成において、残りの入力端子５０２（ドライバＩＣ５００の長辺５００Ａ沿いに配置する入力端子５０２）の数が、短辺５００Ｃ沿いに入力端子５０２を配置可能な数を超えた場合（図６において全体の個数として、１４個を超えた場合）、第１配線群３００の配線同士の間隔や配線自体の幅を狭くできる分だけ、入力端子２０２の増加に伴うドライバＩＣ１８の面積増加を抑制することが可能となる。

また、本実施形態によれば、図４におけるドライバＩＣ１８を、１８０度回転しても、図５に示すように、パネル本体１２に取り付けて配線することができるため、ドライバＩＣ１８とパネル端１２Ａとの間に配線を配置できない条件の下でも、（図４、図５において）左右どちらの入力にも対応できる。

（変形例）
本発明は、上記の実施形態に限るものではなく、種々の変形、変更、改良が可能である。
例えば、第１入力端子群２０４及び第２入力端子群２０６に接続される配線は、透明電極である場合を説明したが、透明でなくてもよく、また導電体であれば材質は特に限定されない。

また、図４において第１配線群３００は、第１入力端子群２０４から第２入力端子群２０６に向かって延在し、第２入力端子群２０６に向かう途中でドライバＩＣ１８の一方の短辺１８Ｃに向かって延在して、当該短辺１８Ｃからパネル本体１２に引き出されている場合を説明したが、第１配線群３００は、当該短辺１８Ｃからパネル本体１２に引き出されていればよく、ドライバＩＣ１８内の配置や形状は、如何なる態様もとることができる。例えば、第１配線群３００は、第１入力端子群２０４から当該短辺１８Ｃに向かって、曲線を描きながら延在していてもよい。

また、図５のように、上側に形成された入力端子２０２数よりも下側に形成された入力端子２０２が多くなる場合に、左側に超えた分の入力端子２０２から延在する配線を、上側から引き回す構造は、図４のように左側から引き出す場合にも適用可能である。

なお、図４において入力端子２０２は、等間隔に並んで配置されているが、隣接端子とのクロストークが懸念される場合は、等間隔にするよりも間隔を離す等の対策が好ましい。

なお、以上の説明に関して更に以下の付記を開示する。
（付記１）
表示パネルは、表示部を備えるパネル本体と、前記表示部と前記パネル本体のパネル端との間に、長手方向が前記表示部に沿うように配置され、前記表示部を駆動する長方形状のドライバＩＣと、前記ドライバＩＣの前記パネル端と対向する一方の長辺沿いに間隔を置いて並んで配置される第１入力端子群と、前記ドライバＩＣの前記表示部と対向する他方の長辺沿いに間隔を置いて並んで配置される第２入力端子群と、前記第１入力端子群にそれぞれ接続され、かつ、前記ドライバＩＣと前記パネル本体との間の前記パネル本体上に形成され、前記ドライバＩＣの一方の短辺下を通って、前記ドライバＩＣと前記パネル本体との間から引き出される第１配線群と、前記第２入力端子群にそれぞれ接続され、かつ、前記ドライバＩＣと前記パネル本体との間の前記パネル本体上に形成され、前記ドライバＩＣの他方の長辺下を通って、前記ドライバＩＣと前記パネル本体との間から引き出される第２配線群と、を備える。
この構成によれば、ドライバＩＣの一方の短辺沿いには、第１入力端子群よりも配線同士の間隔や配線自体の幅を狭くすることが可能な第１配線群が配置されることになり、この短辺沿いに第１配線群を配置（配線）可能な数だけ、第１配線群がそれぞれ接続される第１入力端子群をドライバＩＣの一方の長辺沿いに配置することができる。
したがって、例えば第１入力端子群をドライバＩＣの一方の短辺沿いに配置する場合に比べて、ドライバＩＣの一方の長辺沿いに配置する方が、入力端子の配置できる数を増やすことができ、入力端子の増加に伴うドライバＩＣの面積増加を抑制することが可能となる。
そして、このような表示パネルは、各配線はドライバＩＣの一方の長辺からはパネル本体に引き出されないため、パネル端とドライバＩＣとの間に配線を配置せず挟額縁化を図った所謂「挟額縁パネル」の場合に、特に有効である。
なお、「挟額縁パネル」とは、パネル本体の面積縮小を図るために、ドライバＩＣとパネル端との間に、少なくとも入力用の配線を形成しない構成を備えたパネルのことをいう。

（付記２）
付記１に記載の表示パネルは、前記第１入力端子群及び前記第２入力端子群は、前記ドライバＩＣの一方の短辺の端部から順次配置され、前記第２入力端子群よりも前記ドライバＩＣの他方の短辺側に配置された前記第１入力端子群の端子に接続された前記第１配線群の配線は、前記他方の長辺下を通って引き出される。
この構成によれば、第１入力端子群の端子数が多くなり、前記第１配線群の一部の配線がドライバＩＣの一方の短辺下を通ることができなくなっても、ドライバＩＣの他方の長辺下を通ることができる。

（付記３）
付記１又は付記２に記載の表示パネルは、前記ドライバＩＣの一方の短辺下を通る前記第１配線群の配線幅は、前記第１入力端子群及び前記第２入力端子群の各端子の幅に比べて狭い。
この構成によれば、例えば第１入力端子群をドライバＩＣの一方の短辺沿いに配置する場合に比べて、前記第１配線群の配線幅が各端子の幅よりも狭い分だけ、入力端子の配置できる数を増やすことができ、入力端子の増加に伴うドライバＩＣの面積増加を抑制することが可能となる。

（付記４）
付記１〜３のいずれか一つに記載の表示パネルは、前記第１配線群の配線同士及び前記第２配線群の配線同士の間隔は、前記第１入力端子群の端子同士及び前記第２入力端子群の端子同士の間隔よりも狭い。
この構成によれば、例えば第１入力端子群をドライバＩＣの一方の短辺沿いに配置する場合に比べて、第１配線群の配線同士の間隔が、第１入力端子群の端子同士の間隔よりも狭い分だけ、入力端子の配置できる数を増やすことができ、入力端子の増加に伴うドライバＩＣの面積増加を抑制することが可能となる。

（付記５）
付記１〜４のいずれか一つに記載の表示パネルは、前記ドライバＩＣのいずれかの短辺に配置可能な入力端子数を超える数の入力端子が、前記ドライバＩＣの両長辺沿いに配置されている。
この構成によれば、例えば第１入力端子群をドライバＩＣの一方の短辺沿いに配置する場合に比べて、入力端子の増加に伴うドライバＩＣの面積増加を抑制することが確実となる。

（付記６）
付記１〜５のいずれか一つに記載の表示パネルは、前記第１配線群は、前記第１入力端子群から前記第２入力端子群に向かって延在し、前記第２入力端子群に向かう途中で前記ドライバＩＣの一方の短辺に向かって延在して、前記ドライバＩＣの一方の短辺下を通り、前記第２配線群は、前記第２入力端子群から前記他方の長辺に向かって延在して、前記ドライバＩＣの他方の長辺下を通る。
このように、ドライバＩＣにおける第１入力端子群と第２入力端子群の間のパネル本体には第１配線群が配線されることになる。

（付記７）
付記１〜６のいずれか一つに記載の表示パネルは、前記ドライバＩＣは、ＣＰＵインターフェース及び駆動回路を備えるドライバＩＣであり、前記第１入力端子群及び前記第２入力端子群は、前記ＣＰＵインターフェース及び前記電源回路の入力端子群である。
このように、第１入力端子群及び第２入力端子群は、ＣＰＵインターフェース及び電源回路の入力端子群とすることができる。

（付記８）
付記１〜７のいずれか一つに記載の表示パネルは、前記第２配線群は、前記ドライバＩＣの他方の長辺下を通って前記ドライバＩＣと前記パネル本体との間から引き出され、前記表示部と前記ドライバＩＣとの間を前記ドライバＩＣの他方の長辺に沿って延在し、途中で前記パネル本体のパネル端に向かって延在して前記パネル本体の外部へ引き出され、前記パネル本体の外部に配置された処理装置及び電圧源装置の少なくとも一方に接続される。

（付記９）
付記１〜８のいずれか一つに記載の表示パネルは、前記ドライバＩＣの前記第２入力端子群よりも前記他方の短辺側に前記他方の長辺に沿って間隔を置いて複数配置され、前記表示部に対して信号を出力する出力端子、を備える。

（付記１０）
付記９に記載の表示パネルは、一端が前記出力端子に接続され、他端が前記表示部の長手部分に接続される第１透明電極と、一端が前記出力端子に接続され、他端が前記表示部の短手部分に接続される第２透明電極と、を備える。

（付記１１）
付記１〜１０のいずれか一つに記載の表示パネルは、前記第１配線群及び前記第２配線群は透明電極である。このように、第１配線群及び第２配線群は、透明電極とすることもできる。

（付記１２）
ドライバＩＣは、長手方向が表示パネルの表示部に沿うように配置されて前記表示部を駆動する長方形状のドライバＩＣであって、一方の短辺側に配置され、前記表示部側と反対側の一方の長辺沿いに間隔を置いて並べられた第１入力端子群と、前記一方の短辺側に配置され、前記表示部側の他方の長辺沿いに間隔を置いて並べられた第２入力端子群と、前記第２入力端子群から所定の距離離れた位置から他方の短辺側へ前記他方の長辺沿いに間隔を置いて並べられ、前記表示部に対して信号を出力する出力端子群と、を備え、前記一方の長辺には、前記出力端子群と対向する位置に端子群が配置されていない。

（付記１３）
付記１２に記載のドライバＩＣは、隣接する第１入力端子と第２入力端子との間の間隔は、前記第２入力端子間の間隔、及び出力端子間の間隔よりも大きい。

（付記１４）
付記１２又は付記１３に記載のドライバＩＣは、いずれかの短辺に配置可能な入力端子数を超える数の入力端子が、両長辺沿いに配置されている。

（付記１５）
付記１２〜１４のいずれか一つに記載のドライバＩＣは、ＣＰＵインターフェース、電源回路及び駆動回路を備え、前記第１入力端子群及び前記第２入力端子群は、前記ＣＰＵインターフェース及び前記電源回路の入力端子群である。

（付記１６）
付記１２〜１５のいずれか一つに記載のドライバＩＣは、前記第１入力端子群及び前記第２入力端子群は、長手方向の片側のみに配置される。

（付記１７）
付記１２〜１６のいずれか一つに記載のドライバＩＣは、前記第１入力端子群及び前記第２入力端子群は、短手方向の中央から短手方向に等距離離して配置されている。

１０ 表示パネル
１２ パネル本体
１４ 表示部
１８ ドライバＩＣ
１８Ａ 他方の長辺
１８Ｂ 一方の長辺
１８Ｃ 一方の短辺
１８Ｄ 他方の短辺
２００ 出力端子
２０４ 第１入力端子群（入力端子群）
３００ 第１配線群（配線群）

Claims (6)

1. 表示部と、前記表示部を備えるパネル本体と、前記パネル本体に配置されて前記表示部を駆動する長方形状のドライバＩＣと、を備えた表示パネルであって、
   前記ドライバＩＣは、一方の短辺側に配置され、前記表示部側と反対側の一方の長辺沿いに間隔を置いて並べられた入力端子群と、前記一方の短辺側から他方の短辺側へ前記表示部側の他方の長辺沿いに間隔を置いて並べられ、前記表示部に対して信号を出力する出力端子群と、を備え、
   前記入力端子群には、前記パネル本体と前記ドライバＩＣとの間に配置されて、前記ドライバＩＣの前記一方の短辺に沿って前記一方の長辺側から前記他方の長辺に向けて配線される第１配線部と前記長辺に沿って配線され前記一方の短辺側から引き出される第２配線部とを有する配線群が接続される表示パネル。
2. 前記配線群は、前記第２配線部の幅が前記第１配線部の幅よりも狭い、請求項１に記載の表示パネル。
3. 前記第２配線部の幅は、前記入力端子群を構成する端子の幅よりも狭い、請求項１又は請求項２に記載の表示パネル。
4. 前記ドライバＩＣは、ＣＰＵインターフェース及び電源回路を備えるドライバＩＣであり、
   前記入力端子群は、前記ＣＰＵインターフェース及び前記電源回路の入力端子群である、請求項１〜３のいずれか１項に記載の表示パネル。
5. 前記出力端子群は、前記ドライバＩＣの前記入力端子群よりも前記他方の短辺側に配置されている、請求項１〜４のいずれか１項に記載の表示パネル。
6. 一端が前記出力端子群に接続され、他端が前記表示部の長手部分に接続される第１透明電極と、一端が前記出力端子群に接続され、他端が前記表示部の短手部分に接続される第２透明電極と、を備える請求項１〜５のいずれか１項に記載の表示パネル。