CN111081582B - 显示装置、及驱动芯片与阵列基板的绑定方法 - Google Patents

显示装置、及驱动芯片与阵列基板的绑定方法 Download PDF

Info

Publication number
CN111081582B
CN111081582B CN201911241248.6A CN201911241248A CN111081582B CN 111081582 B CN111081582 B CN 111081582B CN 201911241248 A CN201911241248 A CN 201911241248A CN 111081582 B CN111081582 B CN 111081582B
Authority
CN
China
Prior art keywords
terminals
terminal
array substrate
binding
dummy
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201911241248.6A
Other languages
English (en)
Other versions
CN111081582A (zh
Inventor
胡鹏
陈辉鹏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuhan China Star Optoelectronics Semiconductor Display Technology Co Ltd
Original Assignee
Wuhan China Star Optoelectronics Semiconductor Display Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuhan China Star Optoelectronics Semiconductor Display Technology Co Ltd filed Critical Wuhan China Star Optoelectronics Semiconductor Display Technology Co Ltd
Priority to CN201911241248.6A priority Critical patent/CN111081582B/zh
Publication of CN111081582A publication Critical patent/CN111081582A/zh
Application granted granted Critical
Publication of CN111081582B publication Critical patent/CN111081582B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H01L22/22Connection or disconnection of sub-entities or redundant parts of a device in response to a measurement
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/32Additional lead-in metallisation on a device or substrate, e.g. additional pads or pad portions, lines in the scribe line, sacrificed conductors

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Liquid Crystal (AREA)

Abstract

一种显示装置及驱动芯片与阵列基板的绑定方法,包括阵列基板和与阵列基板对位设置的驱动芯片,阵列基板表面定义有绑定区域,绑定区域内间隔设置有多个第一端子,所述驱动芯片靠近阵列基板一侧间隔设置有多个第二端子,第一端子与第二端子一一对位,绑定区域内还设置有至少一个第一虚拟端子,第一虚拟端子与第二端子对位,第一虚拟端子与第二端子具有一交叠面,且第一虚拟端子部分覆盖第二端子。通过在阵列基板上设置虚拟端子,来判断驱动芯片上的端子与虚拟端子的横向和纵向的偏位情况,进而判断阵列基板与驱动芯片的绑定效果,此种测量方式的精度更高,数值更加直观,从而提高对绑定效果判断的准确性。

Description

显示装置、及驱动芯片与阵列基板的绑定方法
技术领域
本发明涉及显示技术领域,尤其涉及一种显示装置、及驱动芯片与阵列基板的绑定方法。
背景技术
Bonding(绑定)技术通常是指将显示面板与芯片结合的工艺,通常显示装置包括显示面板和焊接在显示面板上的显示驱动装置,显示驱动装置可包括柔性布线基板或驱动芯片,通常将驱动芯片(IC)20直接绑定在显示面板上的绑定区域,以提供驱动信号。
一般情况下,由于后期驱动芯片会发生胀缩情况,导致断路情况发生,因此无论是COP(Chip On PI)型还是COF(Chip On Film)型绑定,均将面板上的端子尺寸设计为大于相应的驱动芯片上的Bump(凸起)尺寸,但是此种设计,Bump会被面板上的端子遮挡住,由于驱动芯片不透光,测量绑定精度时只能通过阵列基板的一侧测量绑定效果,会影响后期量测绑定偏位情况,进而影响对绑定效果的误判。
因此,有必要提供一种显示装置,用以解决上述问题。
发明内容
本发明提供一种显示装置、及驱动芯片与阵列基板的绑定方法,以解决现有的显示装置,由于在绑定驱动芯片时,驱动芯片不透光,测量绑定精度时只能通过阵列基板的一侧测量绑定效果,而阵列基板上的端子往往大于驱动芯片上的端子,因此在测量绑定偏位的过程中,容易对绑定效果产生误判的技术问题。
为解决上述问题,本发明提供的技术方案如下:
本发明提供一种显示装置,包括阵列基板和驱动芯片,所述阵列基板表面定义有绑定区域,所述绑定区域内间隔设置有多个第一端子;所述驱动芯片与所述绑定区域对位设置,所述驱动芯片靠近所述阵列基板一侧间隔设置有多个第二端子,所述第一端子与所述第二端子一一对位;其中,所述绑定区域内还设置有至少一个第一虚拟端子,所述第一虚拟端子与所述第二端子对位,所述第一虚拟端子与所述第二端子具有一交叠面,且所述第一虚拟端子部分覆盖所述第二端子。
在本发明的至少一种实施例中,所述第二端子具有超出所述交叠面的两侧的第一长度和第二长度,所述第一虚拟端子具有超出所述交叠面的两侧的第一宽度和第二宽度。
在本发明的至少一种实施例中,所述绑定区域的两相对侧分别设置有一个所述第一虚拟端子。
在本发明的至少一种实施例中,多个所述第一端子和所述第一虚拟端子整体呈扇形排列。
在本发明的至少一种实施例中,两个所述第一虚拟端子分别设置于同一行的多个所述第一端子的两相对端。
在本发明的至少一种实施例中,所述第一端子与其相对位的所述第二端子接入电信号,所述第一虚拟端子与其相对位的所述第二端子未接入电信号。
在本发明的至少一种实施例中,所述第二端子在所述第一端子上的正投影位于所述第一端子内。
在本发明的至少一种实施例中,所述第一端子、所述第二端子、以及所述第一虚拟端子均为条状结构。
本发明还提供一种驱动芯片与阵列基板的绑定方法,包括以下步骤:
S10,提供阵列基板,所述阵列基板上定义有绑定区域,在所述绑定区域内间隔设置多个第一端子和至少一个第一虚拟端子;
S20,提供驱动芯片,所述驱动芯片上间隔设置有多个第二端子;
S30,将所述驱动芯片与所述阵列基板绑定,其中,多个所述第二端子与所述第一端子和所述第一虚拟端子一一对位,所述第一虚拟端子与所述第二端子具有一交叠面,且所述第一虚拟端子部分覆盖所述第二端子;
S40,根据测量所述第二端子超出所述交叠面的长度、以及所述第一虚拟端子超出所述交叠面的宽度判断绑定是否合格。
在本发明的至少一种实施例中,通过测量所述第二端子超出所述交叠面的两侧的第一长度和第二长度、以及所述第一虚拟端子超出所述交叠面的两侧的第一宽度和第二宽度判断绑定是否合格。
本发明的有益效果为:通过在阵列基板上设置虚拟端子,来判断驱动芯片上的端子与虚拟端子的横向和纵向的偏位情况,进而判断阵列基板与驱动芯片的绑定效果,此种测量方式的精度更高,数值更加直观,从而提高对绑定效果判断的准确性。
附图说明
为了更清楚地说明实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单介绍,显而易见地,下面描述中的附图仅仅是发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1为本发明实施例显示装置的绑定区域的结构示意图;
图2为本发明实施例第一虚拟端子与第二端子的结构示意图;
图3为本发明实施例第一虚拟端子与第二端子对位后的结构示意图;
图4为本发明其他实施例阵列基板与驱动芯片绑定后的结构示意图;
图5为本发明实施例第一端子和第二端子绑定后的结构示意图;
图6为本发明实施例的阵列基板与驱动芯片的绑定方法的流程示意图。
具体实施方式
下面将结合本申请实施例中的附图,对本申请实施例中的技术方案进行清楚、完整地描述。显然,所描述的实施例仅仅是本申请一部分实施例,而不是全部的实施例。基于本申请中的实施例,本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例,都属于本申请保护的范围。
在本申请的描述中,需要理解的是,术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”、“顺时针”、“逆时针”等指示的方位或位置关系为基于附图所示的方位或位置关系,仅是为了便于描述本申请和简化描述,而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作,因此不能理解为对本申请的限制。此外,术语“第一”、“第二”仅用于描述目的,而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此,限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个所述特征。在本申请的描述中,“多个”的含义是两个或两个以上,除非另有明确具体的限定。
在本申请的描述中,需要说明的是,除非另有明确的规定和限定,术语“安装”、“相连”、“连接”应做广义理解,例如,可以是固定连接,也可以是可拆卸连接,或一体地连接;可以是机械连接,也可以是电连接或可以相互通讯;可以是直接相连,也可以通过中间媒介间接相连,可以是两个元件内部的连通或两个元件的相互作用关系。对于本领域的普通技术人员而言,可以根据具体情况理解上述术语在本申请中的具体含义。
在本申请中,除非另有明确的规定和限定,第一特征在第二特征之“上”或之“下”可以包括第一和第二特征直接接触,也可以包括第一和第二特征不是直接接触而是通过它们之间的另外的特征接触。而且,第一特征在第二特征“之上”、“上方”和“上面”包括第一特征在第二特征正上方和斜上方,或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”包括第一特征在第二特征正下方和斜下方,或仅仅表示第一特征水平高度小于第二特征。
下文的公开提供了许多不同的实施方式或例子用来实现本申请的不同结构。为了简化本申请的公开,下文中对特定例子的部件和设置进行描述。当然,它们仅仅为示例,并且目的不在于限制本申请。此外,本申请可以在不同例子中重复参考数字和/或参考字母,这种重复是为了简化和清楚的目的,其本身不指示所讨论各种实施方式和/或设置之间的关系。此外,本申请提供了的各种特定的工艺和材料的例子,但是本领域普通技术人员可以意识到其他工艺的应用和/或其他材料的使用。
如图1所示,本实施例提供一种显示装置100,包括阵列基板10和驱动芯片20,所述显示装置100上定义有绑定区域101,所述驱动芯片20与所述绑定区域101对位设置。
所述阵列基板10的绑定区域内间隔设置有多个第一端子11和至少一个第一虚拟端子12,所述驱动芯片20靠近所述阵列基板10的一侧间隔设置有多个第二端子21,多个所述第二端子21与所述第一端子11和所述第一虚拟端子12一一对位。
由于后期驱动芯片20会发生胀缩或受压变形,为避免发生断路情况,需要将第一端子11的尺寸设计为大于第二端子21的尺寸,即使得所述第二端子21在所述第一端子11上的正投影位于所述第一端子11内。通常由于驱动芯片20不透光,一般会选择从阵列基板10的一侧来观察和测量绑定精度,但是由于第一端子11的尺寸大于第二端子21的尺寸,因此第一端子11会遮挡住第二端子21的尺寸,给后期量测绑定偏位情况带来困难,量测时会出现测量误差,导致对绑定效果误判,本实施例通过在阵列基板10上增设第一虚拟端子12,用以提高判断阵列基板10与驱动芯片20绑定效果的准确度。
如图2所示,所述第一虚拟端子12与所述第二端子21对位后具有一个交叠面102,且所述第一虚拟端子12部分覆盖所述第二端子21。从所述阵列基板10的一侧观察绑定情况时,所述第一虚拟端子12部分覆盖所述第二端子21,而不是完全覆盖住所述第二端子21,这样便能通过观察所述第一虚拟端子12超出所述交叠面102的宽度以及所述第二端子21超出所述交叠面的长度,来判断对位情况。
具体地,所述第一端子11、所述第二端子21、以及所述第一虚拟端子12的形状均为条状,在其他实施例中可为梯形等其他形状这里不做限制。
所述第一虚拟端子12的长度小于所述第二端子21的长度,所述第一虚拟端子12的宽度大于所述第二端子21的宽度。
所述第一虚拟端子12具有第一宽度W1和第二宽度W2,所述第一宽度W1和第二宽度W2分别为所述第一虚拟端子12超出所述交叠面102的两侧的宽度。
所述第二端子21具有第一长度L1和第二长度L2,所述第一长度L1和第二长度L2分别为所述第二端子21超出所述交叠面102的两侧的长度。
在测量绑定的偏位情况时,为保证驱动芯片20与阵列基板10正常连接,会预先设定L1、L2、W1、W2的参考值,在各个端子一一对应绑定后,通过测量L1、L2、W1、W2的实际值,在与其相对应的参考值进行对比,判定是否在符合绑定标准的范围内,该种测量方式相比传统的通过标记点测量偏位的方式,具有测量精度更高,测量数值更加直观的优点。
在本实施例中,所述绑定区域内设置有两个所述第一虚拟端子12,在其他实施例中可根据实际设计需要在多处设置多个所述第一虚拟端子12。
如图1所示,两个所述第一虚拟端子12分别设置于所述绑定区域101的两相对侧,所述第一虚拟端子12与所述第一端子11可为金属材质,与所述阵列基板10上的源漏极金属或栅极金属同层设置。
如图3所示,多个所述第一端子11和两个所述第一虚拟端子12整体呈梯形排列,从而满足异形屏的设计,每一行的端子与上一行的端子错位排列,两个所述第一虚拟端子12可分别设置于同一行的多个所述第一端子11的两相对端,所述第一端子11与其相对位的所述第二端子21接入电信号(电性连接),所述第一虚拟端子12与其相对位的所述第二端子未接入电信号,所述第一端子11与所述第二端子21可通过各向异性导电膜实现电连接。
如图4所示,在其他实施例中,多个所述第一端子11和两个所述第一虚拟端子12整体呈扇形排列,每一行的端子呈弧形分布,进而满足异形屏设计,多个所述第一端子11和两个所述第一虚拟端子12整体还可呈矩形排列,端子排列的形状与实际设计需求有关,这里不做限制。
如图5所示,所述第一端子11的尺寸大于所述第二端子21的尺寸,所述第二端子21在所述第一端子11上的正投影位于所述第一端子11内,从而避免后期因驱动芯片20发生胀缩导致电路短路情况发生。
如图6所示,基于上述显示装置,本发明实施例还提供一种驱动芯片与阵列基板的绑定方法,包括以下步骤:
S10,提供阵列基板10,所述阵列基板10上定义有绑定区域101,在所述绑定区域101内间隔设置多个第一端子11和至少一个第一虚拟端子12;
S20,提供驱动芯片20,所述驱动芯片20上间隔设置有多个第二端子21;
S30,将所述驱动芯片20与所述阵列基板绑定10,其中,多个所述第二端子21与所述第一端子11和所述第一虚拟端子12一一对位,所述第一虚拟端子12与所述第二端子21具有一交叠面102,且所述第一虚拟端子12部分覆盖所述第二端子21;
S40,根据测量所述第二端子21超出所述交叠面的长度、以及所述第一虚拟端子超出所述交叠面的宽度判断绑定是否合格。
与现有的阵列基板上的端子相比,在绑定区域101内,新增一组第一虚拟端子12,所述第一虚拟端子12的横向尺寸与正常功能的第一端子11相同,纵向尺寸小于第一端子11。所述第一端子11和所述第一虚拟端子12可与所述阵列基板10上的金属功能层同层设置,如在形成源漏极金属或栅极金属的同时,在阵列基板10上形成图案化后的所述第一端子11和所述第一虚拟端子12。
在绑定之前,在所述驱动芯片20上设置各向异性导电膜,该各向异性导电膜在横向方向上部导电,在纵向方向上导电,之后将所述驱动芯片20与所述阵列基板10进行热压实现绑定,与所述第一虚拟端子12对应的区域不设置所述各向异性导电膜,避免所述第一虚拟端子12接入电信号,进而避免对信号传输产生影响。
通过理论计算,预先设定出对位后的所述第一虚拟端子12的第一宽度W1、第二宽度W2以及所述第二端子21的第一长度L1、第二长度L2的参考值,然后绑定后,对W1、W2的实际值进行量测,获取横向偏位情况,对L1、L2的实际值进行量测,获取纵向偏位情况,相比传统的点位量测偏位方式,能够减小绑定效果误判的风险。
有益效果:通过在阵列基板上设置虚拟端子,来判断驱动芯片上的端子与虚拟端子的横向和纵向的偏位情况,进而判断阵列基板与驱动芯片的绑定效果,此种测量方式的精度更高,数值更加直观,从而提高对绑定效果判断的准确性。
在上述实施例中,对各个实施例的描述都各有侧重,某个实施例中没有详述的部分,可以参见其他实施例的相关描述。
以上对本申请实施例进行了详细介绍,本文中应用了具体个例对本申请的原理及实施方式进行了阐述,以上实施例的说明只是用于帮助理解本申请的技术方案及其核心思想;本领域的普通技术人员应当理解:其依然可以对前述各实施例所记载的技术方案进行修改,或者对其中部分技术特征进行等同替换;而这些修改或者替换,并不使相应技术方案的本质脱离本申请各实施例的技术方案的范围。

Claims (8)

1.一种显示装置,其特征在于,包括:
阵列基板,所述阵列基板表面定义有绑定区域,所述绑定区域内间隔设置有多个第一端子;
驱动芯片,与所述绑定区域对位设置,所述驱动芯片靠近所述阵列基板一侧间隔设置有多个第二端子,所述第一端子与所述第二端子一一对位;其中,
所述绑定区域内还设置有至少一个第一虚拟端子,所述第一虚拟端子与所述第二端子对位,所述第一虚拟端子与所述第二端子具有一交叠面,且所述第一虚拟端子部分覆盖所述第二端子;所述第二端子具有超出所述交叠面的两侧的第一长度和第二长度,所述第一虚拟端子具有超出所述交叠面的两侧的第一宽度和第二宽度。
2.根据权利要求1所述的显示装置,其特征在于,所述绑定区域的两相对侧分别设置有一个所述第一虚拟端子。
3.根据权利要求1或2所述的显示装置,其特征在于,多个所述第一端子和所述第一虚拟端子整体呈扇形排列。
4.根据权利要求3所述的显示装置,其特征在于,两个所述第一虚拟端子分别设置于同一行的多个所述第一端子的两相对端。
5.根据权利要求1所述的显示装置,其特征在于,所述第一端子与其相对位的所述第二端子接入电信号,所述第一虚拟端子与其相对位的所述第二端子未接入电信号。
6.根据权利要求1所述的显示装置,其特征在于,所述第二端子在所述第一端子上的正投影位于所述第一端子内。
7.根据权利要求1所述的显示装置,其特征在于,所述第一端子、所述第二端子、以及所述第一虚拟端子均为条状结构。
8.一种驱动芯片与阵列基板的绑定方法,其特征在于,包括以下步骤:
S10,提供阵列基板,所述阵列基板上定义有绑定区域,在所述绑定区域内间隔设置多个第一端子和至少一个第一虚拟端子;
S20,提供驱动芯片,所述驱动芯片上间隔设置有多个第二端子;
S30,将所述驱动芯片与所述阵列基板绑定,其中,多个所述第二端子与所述第一端子和所述第一虚拟端子一一对位,所述第一虚拟端子与所述第二端子具有一交叠面,所述第一虚拟端子部分覆盖所述第二端子,所述第二端子具有超出所述交叠面的两侧的第一长度和第二长度,且所述第一虚拟端子具有超出所述交叠面的两侧的第一宽度和第二宽度;
S40,根据测量所述第二端子超出所述交叠面的两侧的第一长度和第二长度、以及所述第一虚拟端子超出所述交叠面的两侧的第一宽度和第二宽度判断绑定是否合格。
CN201911241248.6A 2019-12-06 2019-12-06 显示装置、及驱动芯片与阵列基板的绑定方法 Active CN111081582B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201911241248.6A CN111081582B (zh) 2019-12-06 2019-12-06 显示装置、及驱动芯片与阵列基板的绑定方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911241248.6A CN111081582B (zh) 2019-12-06 2019-12-06 显示装置、及驱动芯片与阵列基板的绑定方法

Publications (2)

Publication Number Publication Date
CN111081582A CN111081582A (zh) 2020-04-28
CN111081582B true CN111081582B (zh) 2022-08-02

Family

ID=70313001

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911241248.6A Active CN111081582B (zh) 2019-12-06 2019-12-06 显示装置、及驱动芯片与阵列基板的绑定方法

Country Status (1)

Country Link
CN (1) CN111081582B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111721245A (zh) * 2020-06-30 2020-09-29 上海创功通讯技术有限公司 一种热压偏位检测设备和检测方法
CN114667481B (zh) * 2020-10-23 2023-10-17 京东方科技集团股份有限公司 显示基板及其制作方法、显示装置
CN114497317B (zh) * 2020-11-11 2023-09-12 合肥欣奕华智能机器股份有限公司 一种确定基板的绑定位置的方法、装置、设备和存储介质
CN113133197A (zh) * 2021-04-08 2021-07-16 武汉华星光电半导体显示技术有限公司 显示装置
CN113296298B (zh) * 2021-06-01 2022-10-21 广州国显科技有限公司 显示模组及显示装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005062582A (ja) * 2003-08-18 2005-03-10 Hitachi Displays Ltd 表示装置
CN203705757U (zh) * 2014-03-06 2014-07-09 成都京东方光电科技有限公司 一种显示基板和显示装置
CN104064567B (zh) * 2014-06-30 2017-10-10 上海天马微电子有限公司 一种阵列基板、显示装置及阵列基板的制造方法
CN107819015B (zh) * 2017-10-30 2019-11-15 武汉华星光电半导体显示技术有限公司 显示装置、及阵列基板与ic芯片的绑定方法

Also Published As

Publication number Publication date
CN111081582A (zh) 2020-04-28

Similar Documents

Publication Publication Date Title
CN111081582B (zh) 显示装置、及驱动芯片与阵列基板的绑定方法
US20230410703A1 (en) Chip-on-film package, display panel, and display device
JP5274564B2 (ja) フレキシブル基板および電気回路構造体
CN112068338B (zh) 显示面板
US20070046336A1 (en) Thin film transistor array substrate
US8259247B2 (en) Liquid crystal display device
CN114035387B (zh) 阵列基板和显示面板
JP2006276115A (ja) 液晶モジュール
US20030227593A1 (en) Liquid crystal display device and manufacturing method of liquid crystal display device
CN113448131A (zh) 显示面板及其测试方法
CN110930909B (zh) 显示面板母板及其制作方法、显示面板
CN114815421B (zh) 阵列基板、显示面板及显示设备
JP2008122376A (ja) 集積回路システムにおける接触抵抗値の評価方法
KR20070043370A (ko) 플라즈마 디스플레이 패널용 테이프 캐리어 패키지, 그제조방법 및 이를 이용한 플라즈마 디스플레이 패널
JP3365305B2 (ja) 半導体チップ、その実装構造および液晶表示装置
US20070246836A1 (en) Electric terminal device and method of connecting the same
KR100806910B1 (ko) 액정 표시 장치 및 이의 제조시의 본딩 상태 측정 방법
JP4347581B2 (ja) 液晶表示パネル
JP3341733B2 (ja) 液晶装置及びその製造方法
US11415844B2 (en) Liquid crystal display
CN217507337U (zh) 显示面板及显示模组
JP4688441B2 (ja) 液晶表示装置
JP3515415B2 (ja) 表示装置
JPS591247Y2 (ja) 表示装置
US20100097772A1 (en) Circuit board connecting structure and display device comprising the same

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant