CN1584684A - 显示装置 - Google Patents

显示装置 Download PDF

Info

Publication number
CN1584684A
CN1584684A CNA2004100582193A CN200410058219A CN1584684A CN 1584684 A CN1584684 A CN 1584684A CN A2004100582193 A CNA2004100582193 A CN A2004100582193A CN 200410058219 A CN200410058219 A CN 200410058219A CN 1584684 A CN1584684 A CN 1584684A
Authority
CN
China
Prior art keywords
projection
drive circuit
lead
circuit chip
mounting portion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2004100582193A
Other languages
English (en)
Other versions
CN100485498C (zh
Inventor
竹中雄一
中山贵德
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Display Inc
Panasonic Intellectual Property Corp of America
Original Assignee
Hitachi Displays Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Displays Ltd filed Critical Hitachi Displays Ltd
Publication of CN1584684A publication Critical patent/CN1584684A/zh
Application granted granted Critical
Publication of CN100485498C publication Critical patent/CN100485498C/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13452—Conductors connecting driver circuitry and terminals of panels
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/1751—Function
    • H01L2224/17515—Bump connectors having different functions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83851—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester being an anisotropic conductive adhesive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Wire Bonding (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

本发明公开了一种显示装置。为了防止由于形成在绝缘基底上的终端和形成在驱动电路芯片安装面上的突起之间的残余应力，驱动电路芯片从显示装置的绝缘基底上剥离，并为了稳定连接电阻，本发明在关于突起之一的端部边缘侧设置一种对于驱动电路芯片安装面上的突起之一的辅助突起，并使得该辅助突起与形成在显示装置绝缘基底上的终端之一电接触，由此突起之一也电接触。因为突起之一通过辅助突起与驱动电路芯片安装面的端部边缘侧隔开，所以与终端之一的电接触不受使用显示装置的环境的影响，并且还可以抑制由此产生的信号波形畸变。

Description

显示装置
技术领域
本发明涉及显示装置中驱动电路芯片的安装结构，并尤其涉及一种所谓的倒装片安装法(或玻璃覆晶法)显示装置，直接将驱动电路芯片安置在构成显示装置显示板的基底周围。
背景技术
有源矩阵型显示装置已成为一种公知的平板型显示装置，如液晶显示装置或有机EL显示装置，该有源矩阵型显示装置包括有源元件，如用于各个像素的薄膜晶体管，并进行这些有源元件的切换驱动。本发明的特点在于应用于这种平板型显示装置的显示板上驱动电路芯片的安装结构。因为在平板型显示装置如液晶显示装置和有机EL显示装置中驱动电路芯片的安装结构基本上相同，所以以下利用采用液晶板的液晶显示装置为例解释驱动电路芯片的安装结构。
例如，作为利用薄膜晶体管作有源元件的有源矩阵型液晶显示装置，已知有采用称作所谓倒装片安装法(FCA法)或玻璃覆晶法(COG法)的安装法的显示装置，这种显示装置具有下列结构。即液晶层密封在一对最好由玻璃板制成的绝缘基底之间，大量以矩阵配置的像素形成在其显示区上。另外，在一个绝缘基底上显示区的外侧上形成用于对像素供给用于显示图像的显示信号和电压的输入/输出导线。沿绝缘基底的周围直接安装至少一个驱动电路芯片并通过具有粘结性的各向异性导电膜与上述输入/输出导线的端部连接。
在这种有源矩阵型液晶显示装置中，通过薄膜晶体管对像素电极施加液晶驱动电压(灰度电压)，从而，在各个像素之间没有色度亮度干扰。因此，有源矩阵型液晶显示装置可以不用特殊的防止不同于简单矩阵型显示装置的色度亮度干扰的驱动法执行多灰度显示。
图11是安装在液晶显示板一个基底端部周围上的驱动电路芯片周围的布局结构的实例平面示意图。另外，图12是表示挠性印刷电路板安装在图11所示驱动电路电源输入导线上的状态的平面图。在图11和图12中，安装在一个绝缘基底显示区外侧上的驱动电路芯片IC在其安装表面(面对绝缘基底主表面的一个表面，也称作电路表面或前侧面)上具有突出端子(以下称作突起)。这些突起与形成在绝缘基底主表面上的线路终端连接。在图11和图12中，这些突起用方块表示。绝缘基底配置有输入/输出导线LL，用于从外信号源向形成在驱动电路芯片IC相对于多个驱动电路芯片IC中的一个的短边上的输入/输出突起I/O-BUMP供给驱动信号和电压，并且随后向接近驱动电路芯片(位置挨着上述一个驱动电路芯片IC的驱动电路芯片IC)配置的多个驱动电路芯片IC中的另一个传递驱动信号和电压。在各个导线的一端上例如形成与突起电连接的终端部分。
另外，在驱动电路芯片IC的一个长边(绝缘基底的端部周围侧)上形成数据输出突起D-BUMP，它们与数据导线(漏极线导线)DTM连接，数据导线DTM在绝缘基底上从显示区和电源输入突起P-BUMP延伸，该电源输入突起P-BUMP与驱动电路电源输入导线LLP连接。这里，在这些突起中，包括用于均化驱动电路芯片IC和绝缘基底之间安装缝隙的虚设突起。附图中，黑体十字符号是用于在安装时定位的校准标记。
通过对齐形成在其安装表面上的多个突起的位置与形成在绝缘基底主表面上的与多个突起对应的多条导线(输入/输出导线)的位置，将驱动电路芯片IC安装在绝缘基底的主表面上，并且之后，通过借助于各向异性导电膜热压键合多个突起和多条导线而将驱动电路芯片IC附着到绝缘基底。这种安装法被称作上述的倒装片法(FCA法)或玻璃覆晶法(COG法)。另外，挠性印刷电路板FPC2还具有其通过利用各向异性导电膜以同样的方式由热压键合固定到驱动电路电源输入导线LLP的导线。之后，采用术语“芯片在玻璃上的安装法(COG)”。
此处，关于利用COG法在绝缘基底上安装驱动电路芯片的液晶显示装置，提出了专利文献1。专利文献1描述了一项技术，其中在驱动电路芯片的四个角上形成虚设突起，从而能够在安装时用裸眼确认定位和压接状态。
[专利文献1]JP-A-11-125837
发明内容
在利用COG法安装驱动电路芯片中，形成在驱动电路芯片IC四个角上的突起和形成在绝缘基底上的输入/输出导线终端之间的连接电阻增大或是电阻值变得不稳定的现象易于发生。此现象归因于热压键合驱动电路芯片之后剩余在压接表面中的应力(残余应力)。
图13是安装的驱动电路芯片的压接表面上残余应力的示意图，并显示从图11中所示驱动电路芯片中心(表示为图11中驱动器的中心)到驱动电路芯片IC的短边的外缘(表示为图11中驱动器的外缘)方向上残余应力的分布。残余应力依赖于离开驱动电路芯片IC中心的距离，如图11所示，并假设在驱动电路芯片IC短边的外缘处为最大值。
另外，如图12所示，当挠性印刷电路板FPC2利用各向异性导电膜热压键合到驱动电路芯片IC的附近时，热压键合时产生的热量流进驱动电路芯片IC中，如箭头所示，因此填充在驱动电路芯片IC的安装表面和绝缘基底之间的各向异性导电膜与绝缘基底之间的附着面受到损坏。这种损坏取决于残余应力和流入热量值。因此，存在一种可能性，即，突起和导线终端部分之间的夹在接近挠性印刷电路板FPC2的驱动电路芯片IC的两个角附近的各向异性导电膜的连接电阻变高且不稳定。结果，显示在显示区上的图像存在显示缺陷。当驱动电路芯片IC角部附近的热传导与驱动电路芯片IC中心部分的热传导相比更好时，这种缺陷显示变得更为明显。这种缺陷构成了本发明要解决的任务。这种缺陷不限于液晶显示装置，对于采用类似驱动电路芯片的显示装置也会发生。
因此，本发明的目的在于克服上述现有技术的缺点并提供高度可靠的显示装置，该装置可以通过消除形成在构成显示装置的绝缘基底上的导线或导线端部与为驱动电路芯片设置的突起之间的高电阻的产生、并因而稳定连接电阻和防止缺陷显示的产生而获得高质量图像显示。
在这样的显示装置中，即显示装置包括(1)绝缘基底，(2)通过在绝缘基底的主表面上配置多个像素而形成的显示区，(3)至少一个沿绝缘基底的主表面安置在周围部分上并对显示区提供信号或电源的驱动电路元件(驱动电路芯片)，和(4)多个形成在主表面的周围部分上并具有其连接到分别形成在主表面安装部分上的驱动电路元件的终端部分的导线，其中主表面安装部分上安装了驱动电路元件并分别从终端部分延伸到主表面被驱动电路元件覆盖的部分(形成终端部分的部分)的外侧，其中(5)分别为多条导线设置的终端部分沿安装部分的一端平行配置，使得多个终端部分一个接一个接近安装部分的一端配置，和(6)通过各向异性导电膜连接到各个终端部分的多个突起平行配置在驱动电路元件的安装面上，驱动电路元件的安装面沿安装面的一侧以相对的方式面对主表面的安装部分，其中安装面的该一侧以相对的方式面对安装部分的一端。本发明引进下列结构。
结构1(权利要求1中描述的发明)
在比除了第一突起之外的多个各个突起更接近安装面的一侧配置第一突起，该第一突起属于多个突起并分别连接到接近安装部分的一端设置的一组终端部分。另外，在安装面接近第一突起的一侧上形成不同于多个突起的第二突起。当该多个突起为将信号或电源输入到驱动电路元件的输入突起时，第二突起设置成增加到其中输入突起平行配置的驱动电路元件输入侧(安装面的一侧的端部)的附加突起。此处，在绝缘基底的主表面上，周围部分位于显示区的外侧并对应于关于显示装置的屏幕限定“图像帧”的区域。
结构2(权利要求2中描述的发明)
在上述结构1中，假定第二突起与接近第二突起配置的第一突起有相同的电位。例如，在上述驱动电路元件中，第一突起和接近第一突起配置在安装面一侧的第二突起做成彼此导通。
结构3(权利要求3中描述的发明)
在上述结构1或结构2中，连接到第一突起的一个终端部分具有一个区域，通过该区域，不仅第一突起而且接近第一突起配置的第二突起都接触。
结构4(权利要求4中描述的发明)
在上述结构1或结构2中，第二突起面对连接到接近第二突起的第一突起的导线配置并与第一突起隔开。
在上述结构3中，把连接到第一突起和接近第一突起配置的第二突起的一个端部区域设置成大于另一终端部分的一个区域，该区域形成在接近与第一突起电连接的导线的一条配置的另一条导线上。
在上述结构2中，多条导线用绝缘膜覆盖，终端部分通过形成在绝缘膜上并暴露各条线的开口与导线接触，并在绝缘膜上方延伸。另外，第二突起可以面对与第一突起连接的导线，第一突起通过绝缘膜接近第二突起配置。另外，第二突起可以与第一突起分开。
结构5(权利要求8中描述的发明)
在上述结构1中，代替接近第一突起在其安装面与多个突起分开的一侧设置第二突起，第一突起延伸到安装面一侧。当第一突起设置成属于多组中的一组的各个突起时，该组的突起比属于多组中其它组的突起更延伸到安装面的一侧。属于其它组的突起分别压接到多个终端部分中的其它组终端部分，而这些其它组终端部分比多个终端部分中的一组被压接第一突起的终端部分形成在绝缘基底主表面的安装部分内部。在结构5中，一组延伸到安装面一侧的突起(第一突起)的长度可以设置为是其它组突起的长度的两倍或更多(换言之，首先需要满足第一突起的长度)。
在此，在上述结构中，可以沿绝缘基底主表面的一侧平行安装多个驱动电路元件，或者可以通过多条导线彼此连接形成在多个驱动电路元件中成对的相邻驱动电路元件上的突起。
根据结构1所介绍的显示装置，接近驱动电路元件(芯片)的安装面上驱动电路元件(例如，对驱动电路侧的信号或电源输入侧)一端配置的第一突起和一端之间的距离变得长于第二突起，并且因此在通过各向异性导电膜连接第一突起与形成在绝缘基底主表面上的终端部分的步骤和后续步骤中，可以减少施加到第一突起和终端部分之间的连接面的应力。在利用各向异性导电膜热压键合第一突起和终端部分、连同降低夹置在第一突起和终端部分之间的各向异性导电膜的温度之后，对各向异性导电膜沿绝缘基底的主表面方向施加剪应力。此剪应力成为夹置在第一突起和终端部分之间的各向异性导电膜从第一突起或终端部分剥离的致因，并且此缺点随着被热压接突起的位置接近驱动电路元件(芯片)的端部而类似于指数函数地变得明显。因此，甚至通过在驱动电路元件的端部(安装面的一侧)设置第二突起，提高了配置在驱动电路元件端部一侧的第一突起和以相反的方式面对第一突起部分的终端部分之间电连接的可靠性。
这种结构的优点甚至可以在这样的显示装置中获得，即该显示装置中采用上述结构5，配置在驱动电路元件端部一侧的第一突起延伸到端部一侧。通过将第一突起向驱动电路元件端部(安装面一侧)的长度设置得长于设置在驱动电路元件端部侧的其它突起并且比第一突起远离端部，第一突起和终端部分之间的键合区域比其它突起和对应的终端部分之间的键合区域更多的扩展。因此，甚至在其一部分(驱动电路元件的端部一侧)在应力方面有缺陷时，利用其剩余部分在此也可以消除应力在夹置在第一突起和终端部分之间的各向异性导电膜造成的缺陷，并且因此可以维持第一突起和终端部分之间的良好电连接。此处，当驱动电路元件安装在绝缘基底的主表面上时，第一突起在朝向安装面一侧的方向上的长度改变为沿从主表面安装部分的内侧向安装部分与安装面的一侧相对的一端延伸的方向上的长度。
在其中引入上述结构1的显示装置和其中引入上述结构5的显示装置中，可以获得除上述有益效果之外的下列有益效果。
第一有益效果在于利用各向异性导电膜使驱动电路元件的第一突起与形成在绝缘基底主表面上的终端部分的键合部分处功耗减小并且信号的延迟或应变减小。这些有益效果的获得是由于通过键合部分减小了第一突起和终端部分之间的电阻。随着第一突起和终端部分之间键合部分变得更加远离驱动电路元件安装面的一侧，由于绝缘基底的主表面，面对绝缘基底和各向异性导电膜的驱动电路元件的安装面，更加确保键合部分与使用显示装置的环境隔绝，因而可以将第一突起和终端部分之间的电阻长时间以稳定的状态维持在很低的水平。
另一优点在于在一个步骤中，其中，在驱动电路元件的安装面布置成面对形成在绝缘基底主表面周围部分(包括主表面的安装部分)上的各向异性导电膜的状态下，热压键合头与驱动电路元件的上表面(安装表面的相对侧)接触，从而键合形成在驱动电路元件安装面上的突起(包括上述第一突起的各个突起)和形成在绝缘基底主表面周围部分上的终端部分，没有残余应力施加到夹置在第一突起和终端部分之间的各向异性导电膜，从而将它们键合，并且同时，不损坏第一突起和终端部分之间的键合可靠性。因为第一突起位于驱动电路元件的安装面内侧(远离安装面的一侧)，所以在此键合步骤中，可以减小与驱动电路元件的上表面接触的热压键合头相对于上表面的倾斜对第一突起与终端部分的键合(热压键合)的影响。
在其中引入结构2的显示装置中，因为假设第二突起和接近第二突起配置的第一突起有相同电势，所以可以减小沿连接到第一突起的导线产生的寄生电容。因此，也可以抑制经导线传递的信号产生的波形畸变。甚至当第二突起与导线接触时，其中该导线与接近第二突起配置的第一突起连接，第二突起和第一突起可以成为彼此导通或假设在驱动电路元件中有相同的电势。另一方面，当第二突起面对通过绝缘膜与第一突起连接的导线时，其中第一突起接近第二突起配置，在绝缘膜的上表面和下表面之间基本上不产生电势差，因此，不存在形成导线的导电膜(尤其是金属膜)由于电解液腐蚀而被熔化的可能性。因此，导线的电阻维持在优选的较低水平。另外，与第二突起以绝缘的方式面对导线并且第二突起假定为浮动电位的情形相比，可以将产生在导线和第二突起之间的寄生电容保持在较低水平。
在其中引入结构3的显示装置中，通过将连接到第一突起的终端部分的区域增大到一个还能够键合接近第一突起配置的第二突起的大小，在将驱动电路元件安装到绝缘基底的主表面(周围部分)的步骤中，可以提高形成在绝缘基底主表面上的多个终端部分以及形成在驱动电路元件安装面上的多个突起的定位精度。因此，可以很好地彼此电连接多个突起和多个终端部分。另外，通过结合结构3和结构2，可以相对于第一突起和对应于第一突起的终端部分之间的电连接平行地形成终端部分和第二突起之间的电连接，因此，可以获得等同于第一突起和终端部分之间的键合区域扩大的优良效果。换言之，包含在各向异性导电膜中的导电颗粒可以增大，由此有助于第一突起和终端部分之间的电连接。
在其中引入上述结构4的显示装置中，由于第二突起和接近第二突起配置的第一突起之间产生的缝隙，键合第一突起到终端部分的步骤中熔化的各向异性导电膜的粘合剂被有效地从夹置在绝缘基底的主表面和驱动电路元件的安装面之间的空间中排出，其中驱动电路元件的安装面以相对的方式与绝缘基底的主表面面对。因此，过多的各向异性导电膜和作为填充物分散在各向异性导电膜中的导电颗粒几乎不保留在第一突起和终端部分之间的键合部分周围，由此可以消除上述所述的施加到键合部分的应力增大的可能性。
此处，当导线包括相对于绝缘基底的主表面的安装部分一端倾斜延伸的部分、以及该部分与安装部分的角度减小时，导线和接近该导线的其它导线之间的距离变窄。因此，从消除该导线与其它相邻导线之间的电路短路以及由于第二突起而对其它导线的电干扰的观点看，可以构成第二突起和连接到接近第二突起配置的第一突起的导线，使得这些导线在其除了相对于主表面的安装面一端倾斜延伸的部分以外的部分处彼此面对。
无需赘述，本发明不限于在各个权利要求中描述的发明，在不脱离本发明技术概念的前提下可以构想各种改型。
附图说明
图1是放大方式的安装在液晶板一个基底的端部边缘上的本实施例驱动电路芯片周围的布局结构平面示意图；
图2A-2D是安装在图1所示绝缘基底主表面上的驱动电路芯片的左侧被局部放大的状态下，以本发明实施例1为特征的平面结构和截面结构的平面示意图和截面示意图；
图3是安装在图1所示绝缘基底主表面上的驱动电路芯片的左侧被局部放大的状态下，以本发明实施例2为特征的平面结构的平面示意图；
图4是安装在图1所示绝缘基底主表面上的驱动电路芯片的左侧被局部放大的状态下，以本发明实施例3为特征的平面结构的平面示意图；
图5是对应于图1所示驱动电路芯片的右短边的输入/输出导线的安装实例主要部分以及放大的驱动电路芯片的平面图；
图6是对应于图1所示驱动电路芯片的右短边的输入/输出导线的另一安装实例主要部分以及放大的驱动电路芯片的平面图；
图7是当本发明应用到液晶显示装置时，用于解释包含驱动电路芯片的各个元件在绝缘基底上的安装状态的主要部分的透视图；
图8是液晶显示装置等效电路的实例框图；
图9是有源矩阵型液晶显示装置中驱动电路的结构实例的示意框图；
图10A和图10B是根据本发明安装设置有附加突起的驱动电路芯片的液晶显示板的平面图；
图11是用于解释安装在液晶显示板一个基底的端部边缘上的驱动电路芯片周围布局结构的实例平面示意图；
图12是表示其中挠性印刷电路板安装在图11所示驱动电路电源输入导线上的状态平面图；
图13是安装的驱动电路芯片热压键合表面上的残余应力的示意图；
图14A和14B是安装在图1所示绝缘基底主表面上的驱动电路芯片的左侧被局部放大的状态下，以本发明实施例1的改型为特征的平面结构和截面结构的平面示意图和截面示意图。
具体实施方式
以下结合附图解释根据本发明的显示装置的实施例。
【实施例1】
图1是安装在液晶板一个基底主表面的端部边缘上的本实施例驱动电路芯片(被称作驱动电路元件的一个集成电路元件)周围的布局结构平面示意图，其中附图中所示为其中挠性印刷电路板安装在用于输入驱动电路电源的导线上的状态。本实施例的驱动电路芯片IC是用于驱动将显示数据传输给构成像素的薄膜晶体管漏极的漏极线的驱动电路芯片。驱动电路芯片IC包括位于安装表面(面向绝缘基底的表面，也被称作电路表面或前侧表面)两个短边上的多个第一输入/输出突起I/O-BUMP和多个第二输入/输出突起A-BUMP。另外，在位于绝缘基底外侧周围的一个长边上形成多个数据输出突起D-BUMP和多个电源输入突起P-BUMP，电源输入突起与多个依次连接到液晶显示板的显示区的漏极终端DTM连接。设置在驱动电路芯片IC另一个长边上并暴露在漏极终端DTM下面的BUMPS是虚设突起。
虽然在图1中省略了通过在绝缘基底的主表面上以矩阵排列形式布置像素而形成的显示区，但图1中所示的驱动电路芯片IC被安装在绝缘基底主表面上的周围部分(显示区外侧)。驱动电路芯片IC的一个长边以相对的方式面向显示区，并且驱动电路芯片IC的另一个边面向绝缘基底主表面的一侧。图1中所示的上述漏极终端DTM和将在下面描述的其他导线LL，LLPI从其上安装驱动电路芯片IC的绝缘基底主表面的安装部分的内侧向外延伸。绝缘基底主表面的安装部分面向以相对方式安装在安装部分之上的驱动电路芯片IC的安装表面，而漏极终端DTM和形成在绝缘基底主表面上的导线LL，LLPI与多个突起(对应于漏极终端DTM和导线LL，LLPI的各个突起)电连接，这些突起形成在位于由驱动电路芯片IC覆盖的各个部分处的安装表面上。
这里，用术语“输入/输出突起”表示对应于以本发明为特征的上述第一突起的突起I/O-BUMP是因为各个突起I/O-BUMP是用于将信号输入到驱动电路芯片IC并从驱动电路芯片IC输出信号。另外，形成在绝缘基底上与突起I/O-BUMP连接的导线LL也被称为“输入/输出导线”。
挠性印刷电路板FPC2的电源线LLPI是通过各向异性导电膜热压键合到电源输入突起P-BUMP。第一输入/输出突起I/O-BUMP相对平行于驱动电路芯片IC的短边端部边缘的直线交替布置。形成在绝缘基底上的输入/输出导线LL具有从安装部分的外侧向绝缘基底主表面安装部分(被驱动电路芯片IC覆盖的部分)的内侧延伸通过的一端。对于各个延伸到安装部分内侧的输入/输出导线LL(的终端)，形成与一个形成在驱动电路芯片IC安装表面上的输入/输出突起I/O-BUMP(以下称作输入/输出导线终端部分)连接的终端部分。导线LL从形成在其上的输入/输出导线终端部分延伸到绝缘基底主表面的安装部分的外侧。
如图1所示，在驱动电路芯片IC的右侧和左侧，形成在安装表面上的输入/输出突起I/O-BUMP沿着驱动电路芯片IC的一侧(短边)布置，其中输入/输出突起I/O-BUMP一个接一个靠近驱动电路芯片IC的一侧布置。从而，沿着驱动电路芯片IC的各右端和左端，输入/输出突起I/O-BUMP以交错的形式交替布置。对应于输入/输出突起I/O-BUMP的这种布置形式，形成在绝缘基底主表面安装部分上的输入/输出导线LL的终端部分也沿着位于安装部分的各右侧和左侧的一端以交错形式交替布置。因此，图1所示的各输入/输出导线LL从对应这些输入/输出导线LL的输入/输出突起I/O-BUMP伸出到安装部分(例如，最靠近输入/输出导线LL终端部分的部分)的一端和其外侧。
布置在图1左侧的导线LL通过各向异性导电膜热压键合到第一输入/输出突起I/O-BUMP或者第二输入/输出突起A-BUMP，其中第一输入/输出突起I/O-BUMP沿着驱动电路芯片IC的左侧短边平行布置，第二输入/输出突起A-BUMP靠近第一输入/输出突起I/O-BUMP和驱动电路芯片IC的左短边布置。以同样方式，布置在图1中右侧的导线LL通过各向异性导电膜热压键合到第一输入/输出突起I/O-BUMP或者第二输入/输出突起A-BUMP，其中第一输入/输出突起I/O-BUMP沿着驱动电路芯片IC的右侧短边平行布置，第二输入/输出突起A-BUMP靠近第一输入/输出突起I/O-BUMP和驱动电路芯片IC的右短边布置。在热压键合步骤中，将布置在驱动电路芯片IC左侧的第一输入/输出突起I/O-BUMP、对应于第一输入/输出突起I/O-BUMP的导线LL、布置在导线LL右侧的第二输入/输出突起I/O-BUMP以及对应于第二输入/输出突起I/O-BUMP的导线LL键合到一起，在上述步骤中进行一次将热压键合头键合到驱动电路芯片IC的上表面。
构成显示信号的信号和电压由驱动电路芯片IC处理并从数据输出突起D-BUMP输出到漏极终端DTM，其中显示信号是从形成在绝缘基底上的左侧输入/输出导线LL输入到驱动电路芯片IC。在下一个驱动电路芯片中处理的构成显示信号的信号和电压从驱动电路芯片IC输出到输入/输出导线LL的右侧并输入到下一个驱动电路芯片IC。
图2A是设置在图1所示驱动电路芯片IC左侧短边的输入/输出导线LL以及设置在上述驱动电路芯片IC上的第一输入/输出突起和第二输入/输出突起的局部放大的平面示意图。图2A中所示的线EGL表示驱动电路芯片IC的芯片端(上述驱动电路芯片安装表面的一侧)，位于绝缘基底主表面上的芯片端EGL并面向芯片端EGL的右侧构成了上述“安装部分”。图2B是沿着图2A中的线b-b′的截面图，图2C是沿着图2A中线c-c′的截面图，图2D是沿着图2A中线d-d′的截面图。在图2A-2D以及后面描述的图3、图4和图14A-14B中，为了阐明各附图中所示的绝缘基底SUB1和驱动电路芯片IC之间的布置关系，显示了由三个轴x、y、z构成的直角坐标。在图1中，x方向代表从驱动电路芯片IC的左侧延伸到右侧的方向，小y方向代表从驱动电路芯片IC的下端延伸到上端的方向，z方向代表驱动电路芯片IC重叠在绝缘基底主表面上的方向(绝缘基底SUB1的厚度方向)。
形成在绝缘基底上的输入/输出导线LL由金属或合金构成，并用由SiO2(二氧化硅)或SiNx(氮化硅)制成的绝缘膜INS覆盖。这些输入/输出导线LL在面向驱动电路芯片IC安装表面的上述安装部分(绝缘基底的主表面的部分)处终止。在绝缘膜INS中形成露出输入/输出导线LL的终端部分(或者其周围部分)的开口OPN(在图2A中用点线表示)，其中终端部分LLT(下文中也称作LCD终端)由将输入/输出导线LL连接起来的导电膜形成，并在这些开口处延伸到绝缘膜INS的上表面。在图2A中，终端部分LLT的平板形状由虚线表示。构成终端部分LLT的导电膜优选地由例如抗腐蚀ITO(铟-锡-氧化物(Indium-Tin-Oxide))、IZO(铟-锌-氧化物(Indium-Zinc-Oxide))等具有导电性的氧化物制成。
相互参考图2A、图2B和图2C可以清楚的理解，图2B中所示的终端部分LLT沿着平行安装部分从绝缘基底主表面安装部分(面向芯片端EGL的部分)的一端交替离开，交替接近图2C中所示的安装部分的一端。驱动电路芯片安装部分上的输入/输出突起I/O-BUMP的位置沿着平行安装方向也从图2B中所示的芯片端EGL处离开或交替接近图2C中所示的芯片端EGL。与远离安装部分一端(芯片端EGL)的终端部分LLT连接的导线LL(参见图2B)的宽度减少到能够消除连接到远离安装部分一端(芯片端EGL)的终端部分LLT的导线LL与靠近导线LL(与在安装部分一端的周围形成的终端部分LLT连接，参见图2C)布置的导线LL之间的相互短路或电干扰(在传输到各元件的信号间产生)。
这里，前面描述的作为根据本发明显示装置为特征的结构1的“多个突起”对应于本实施例中的输入/输出突起I/O-BUMP，属于“多个突起”的第一突起对应于在图2A中被给出线c-c′的一组输入/输出突起I/O-BUMP。这里，在图2A中被给出线b-b′的输入/输出突起I/O-BUMP对应于除了上述第一突起以外的上述多个突起的其他组中的一组。
在驱动电路芯片IC的安装面上，形成作为与上述LCD终端LLT分别连接的突起的输入/输出突起I/O-BUMP。本实施例中，在靠近输入/输出突起I/O-BUMP的芯片端EGL的位置处，在面对具有LCD终端LLT的输入/输出导线LL的部分附加设置突起(附加突起)。这些附加突起被称作第二输入/输出突起A-BUMP，而设置在输入/输出导线LL端部的突起被称作第一输入/输出突起I/O-BUMP。第一输入/输出突起I/O-BUMP为方形，其尺寸为60μm×60μm。
输入/输出终端LL的宽度y2(沿y方向的长度)大约为30μm，LCD终端LLT的宽度y1(沿y方向的长度)和长度x2(沿x方向的长度)分别为60μm+α，平行于LCD终端LLT的芯片终端EGL方向的中心到中心的距离y(Int)(沿y方向的长度)为55μm。这里，上述“+α”表示LCD终端LLT的宽度略大于第一输入/输出突起I/O-BUMP的宽度。另外，沿着平行于芯片端部EGL的方向(y方向)与垂直于芯片端EGL(x方向)的一对相邻的第一输入/输出突起I/O-BUMP之间的距离为x(Int)为25μm。这些尺寸仅仅是作为举例而描述。同样下文中描述的尺寸也是作为举例。
在平行于芯片端EGL的方向的第二输入/输出突起A-BUMP的边的长度(上述的y2)被设定为30μm，因此基本等于输入/输出导线LL的宽度。另外，平行于输入/输出导线LL的纵向的第二输入/输出突起A-BUMP的长度x2(沿x方向的长度)被设定为60μm，该长度等于第一输入/输出突起I/O-BUMP的长度。另外，使得第一输入/输出突起I/O-BUMP与第二输入/输出突起A-BUMP相互分离的x方向的缝隙(距离)的长度xd为20μm，因此比第一输入/输出突起I/O-BUMP在x方向的长度(x1)短。我们希望第二输入/输出突起A-BUMP与靠近第二输入/输出突起A-BUMP沿x方向布置的第一输入/输出突起I/O-BUMP电连接。本实施例中，第二输入/输出突起A-BUMP与第一输入/输出突起I/O-BUMP在驱动电路芯片IC的内侧电连接。突起A-BUMP被称作“第二输入/输出突起”的原因是如图2C所示突起A-BUMP与终端部分LLT相接触，并与图2C中所示的第一输入/输出突起I/O-BUMP电导通，从而有助于在与终端部分LLT相连的导线LL和驱动电路芯片IC之间的信号传递。第二输入/输出突起A-BUMP对应于根据本发明的显示装置为特征的前述作为结构1的上述“第二突起”。
作为本实施例，通过在与靠近绝缘基底主表面安装部分的一端设置的终端部分LLT相连接的第一输入/输出突起I/O-BUMP的端部一侧设置第二输入/输出突起A-BUMP，(1)即使当周围情况(环境)发生变化时，也能够维持第一输入/输出突起I/O-BUMP与绝缘基底的导线(输入/输出导线LL、LCD终端LLT)之间的键合强度；(2)由于具有优点(1)，从而降低了第一输入/输出突起I/O-BUMP与LCD终端LLT之间连接部分的电阻。另外，允许第二输入/输出突起A-BUMP具有与靠近第二输入/输出突起A-BUMP布置的第一输入/输出突起I/O-BUMP(参见图2C)相同的电势；(3)能够抑制通过导线LL传输信号(驱动信号)的波形发生畸变。
另一方面，在图2A后面的图14A中所示为基于本实施例的一个变形的平板型结构。另外，沿着图14A中所示的线b-b′的横截面结构在图14B中表示出来。与图2C的方式相同，图14B中所示的横截面结构显示了对应于根据本发明的显示装置的“第一突起”的第一输入/输出突起I/O-BUMP和对应于根据本发明的显示装置的“第二突起”的第二输入/输出突起A-BUMP。然而，不同于图2C中所示的“第二输入/输出突起A-BUMP”，由于绝缘膜INS使得后者与面向后者的导线LL之间电隔离。因此，图14B中所示的突起A-BUMP并不构成“第二输入/输出突起A-BUMP”。并且对于图14A和14B中所示本实施例的一个变形，突起A-BUMP和靠近突起A-BUMP布置的第一输入/输出突起I/O-BUMP(参见图14B)被设定为具有相同的电势。从而，可以消除(3′)导线LL面向突起A-BUMP的部分由于他们之间产生的电势差而发生电解腐蚀而被熔化的可能性。因此，不会发生由于不希望的电解腐蚀而使得导线LL宽度的局部变窄，由此也抑制了电阻的升高。
在本实施例中设置的显示装置和在本实施例的变形中设置的显示装置中，在驱动电路芯片IC安装表面上形成的布置在芯片端EGL侧的一组突起I/O-BUMP与在绝缘基底主表面上对应各突起的终端部分之间的连接电阻能够以稳定的方式保持在一个较低的值，因此防止了缺陷显示的发生并能够显示高质量的图像。
【实施例2】
图3是设置在驱动电路芯片IC左短边的输入/输出导线LL、第一输入/输出突起和第二输入/输出突起的结构的局部放大平面示意图。图3中所示的线EGL表示与图2A中相同的驱动电路芯片IC的芯片端部。在本实施例中，在交替布置的LCD终端LLT中，靠近驱动电路芯片IC的芯片端EGL侧的输入/输出导线LL的LCD终端LLT被朝向驱动电路芯片IC的芯片端EGL侧放大。LCD终端LLT的平行于芯片端EGL方向的宽度被设定为包括第一输入/输出突起I/O-BUMP的尺寸(用于覆盖的尺寸，该术语在下文中用作表达这个意思)，其中垂直于芯片端EGL方向的长度为包括第一输入/输出突起I/O-BUMP和第二输入/输出突起A-BUMP的尺寸。
然后，在驱动电路芯片IC的安装表面上，第二输入/输出突起A-BUMP被附加设置在第一输入/输出突起I/O-BUMP的芯片端EGL侧。在第一输入/输出突起I/O-BUMP与第二输入/输出突起A-BUMP之间形成20μm的缝隙。在交替布置的LCD终端LLT中，靠近驱动电路芯片IC的芯片端EGL侧布置的放大的LCD终端LLT的尺寸包括第一输入/输出突起I/O-BUMP和附加的第二输入/输出突起A-BUMP。靠近具有放大的LCD终端LLT的输入/输出导线LL设置的输入/输出导线LL的宽度被设置得较窄，以便防止相互之间的短路。本实施例的其他结构基本与实施例1中对应部分的结构相同。
根据本实施例，第二输入/输出突起A-BUMP被附加设置在驱动电路芯片IC上，并且第二输入/输出突起A-BUMP比已经存在的第一输入/输出突起I/O-BUMP更靠近驱动电路芯片IC(也就是，驱动电路芯片IC的周围部分)的芯片端侧。另外，对应上述结构，形成在绝缘基底上的输入/输出导线LL的LCD终端LLT被构成为具有覆盖第一输入/输出突起I/O-BUMP和第二输入/输出突起A-BUMP的形状。由于这样的结构，前述残余应力被减少，由此可以提供高图像质量的显示装置，该装置能够以与实施例1相同的方式减少缺陷显示。
另外，在本实施例中，形成在绝缘基底主表面上、各自与布置在芯片端FGL侧的驱动电路芯片IC的一组突起I/O-BUMP相连接的终端部分LLT的区域的尺寸被设定为能够覆盖一组突起I/O-BUMP和靠近芯片端EGL侧布置的另一组突起I/O-BUMP，由此(4)在将驱动电路芯片IC安装在绝缘基底主表面上时，能够提高突起I/O-BUMP和终端部分LLT之间的位置精度。另外，(5)能够确保突起I/O-BUMP和终端LLT(在绝缘基底侧的导线)之间电连接的公差。
【实施例3】
图4是设置在图1中所示驱动电路芯片IC左短边处的输入/输出导线LL、第一输入/输出突起和第二输入/输出突起结构的局部放大平面示意图。本实施例其特征在于实施例2中的第二输入/输出突起A′-BUMP具有与第一输入/输出突起A-BUMP相同的形状。本实施例中，在交替布置的LCD终端LLT中，靠近驱动电路芯片IC的芯片端EGL侧的输入/输出导线LL的LCD终端LLT被朝向驱动电路芯片IC的芯片端EGL侧放大并连接在一起，从而LCD终端LLT包括第一输入/输出突起I/O-BUMP和第二输入/输出突起A′-BUMP。本实施例的另一种结构基本上与实施例2的对应结构相同。同样按照本实施例，前述残余应力被减小，因此能够提供高图像质量的显示装置，该显示装置能够以与实施例1相同的方式减少缺陷显示。
这里，本发明可以包括上述各个实施例的适当组合。另外，在各实施例中虽然所有的第一输入/输出突起和第二输入/输出突起都具有矩形形状(方形、矩形)，但是可以形成圆形或多边形突起来代替这些形状的突起。另外，在用各向异性导电膜将驱动电路芯片粘附到绝缘基底的LCD终端时，也可以将各向异性导电膜插入到第一输入/输出突起和第二输入/输出突起之间，这样能够增大粘结面积。由于这样的结构，使得用于将第一输入/输出突起I/O-BUMP键合到对应的终端部分LLT上的各向异性导电膜所承受的应力能够被消弱。
下面，阐述将本发明应用到实际显示装置中安装驱动电路芯片的特定实施例。
图5是对应于图1所示驱动电路芯片右短边的输入/输出导线和驱动电路芯片的一个施实例的主要部分放大平面图。在图5中所示的特定实施例中，形成在绝缘基底上的输入/输出导线LL具有其右上部分，该部分在图5中相对于短边倾斜。驱动电路芯片IC包括在图2A-2D中阐述的第一输入/输出突起I/O-BUMP和第二输入/输出突起A-BUMP。然而，在输入/输出导线LL倾斜(虽然附图中没有表示出来，但左上部具有相同的结构，这里仅阐述右上部分)的图5中的右上部分中，输入/输出导线LL彼此靠近布置。在导线LL以这种方式相对于驱动电路芯片IC的芯片端EGL倾斜延伸的区域中，当第二输入/输出突起A-BUMP或等效物(与一根导线电绝缘)面对一根导线LL时，第二输入/输出突起A-BUMP或等效物可以接近靠近一根导线LL布置的其他导线或者面向第二输入/输出突起A-BUMP或面向一根导线的等效物。因此，甚至当邻近的其他导线被绝缘膜覆盖并由此与第二输入/输出突起A-BUMP或等效物电隔离时，由于绝缘膜而在这些元件之间产生电势差，并且存在着邻近的其他导线可能熔化并由于电解腐蚀而漏电的可能性。因此，在图5中的右上部分没有形成第二输入/输出突起A-BUMP。
图6是对应于图1所示驱动电路芯片右短边的输入/输出导线和驱动电路芯片的另一施实例主要部分放大平面图。在图6所示的特定实施例中，形成在绝缘基底上的输入/输出导线LL垂直延伸到驱动电路芯片IC的短边。相对于驱动电路芯片IC，显示了具有图2A-2D所示实施例中阐述的第一输入/输出突起I/O-BUMP和第二输入/输出突起A-BUMP的驱动电路芯片IC的安装状态，以及具有图4所示实施例中阐述的第一输入/输出突起I/O-BUMP和第二输入/输出突起A′-BUMP的驱动电路芯片IC的安装状态。这里，为了将第二输入/输出突起A′-BUMP与第二输入/输出突起A-BUMP区分开，在对应于第二输入/输出突起A′-BUMP的矩形内没有画阴影线。
在将具有第一输入/输出突起I/O-BUMP和第二输入/输出突起A-BUMP的驱动电路芯片IC或具有第一输入/输出突起I/O-BUMP和第二输入/输出突起A′-BUMP的驱动电路芯片IC安装在具有图6所示的输入/输出导线LL的绝缘基底上时，可以在所有LCD终端LLT上设置第二输入/输出突起A-BUMP或第二输入/输出突起A′-BUMP，LCD终端LLT靠近沿驱动电路芯片IC短边交替布置的LCD终端LLT的芯片端布置。
图7是当本发明应用到液晶显示装置时，用于解释包含驱动电路芯片在内的各个元件在绝缘基底上安装状态的主要部分的透视图。在图7中，液晶显示板是通过将液晶层密封在通过层压而构成一个绝缘基底的第一基底SUB1和构成另一绝缘基底的第二基底SUB2所限定的间隙中而构成的。在本例中，在第一基底SUB1的内表面上形成显示区域，在该显示区域上的具有薄膜晶体管的大量像素以矩阵排列形式布置，而在第二基底SUB2的以相对的方式面向上述显示区域的内表面上形成多色滤色镜。另外，偏光器POL1、POL2分别堆叠在第一基底SUB1和第二基底SUB2的各表面上(图7中仅表示了偏光器POL2)。
图7中与显示上述实施例和特定例的附图中的参考符号相同的参考符号对应于相同功能的部分。液晶显示装置将用于驱动门线的驱动电路芯片IC1和用于驱动漏极线的驱动电路芯片IC2(对应于根据本发明的上述驱动电路芯片IC)安装在第一基底SUB1上，第一基底SUB1是使用COG法构成液晶显示板的一个绝缘基底。如附图中的粗体箭头符号所示，与一个外电路连通的挠性印刷电路板FPC1、FPC2从第一基底SUB1的端部周围折叠到基底SUB1的背面，该外电路与这些驱动电路芯片IC1、IC2连接。由于这样的结构，使液晶板的图像帧大大变窄。
对于用于驱动门线的驱动电路芯片IC1，应用来自图中没有表示出来的外信号源连接的挠性印刷电路板FPC1的扫描信号，而门信号供入到从显示区离开的门线GTM。对应于通过漏极线DTM供入到与通过扫描门信号而选择的门线连接的薄膜晶体管的显示数据，相应的像素被开启以显示图像，门信号来自用于驱动漏极线的驱动电路芯片IC2。
图8是液晶显示装置等效电路的实例框图。在液晶显示板显示区AR的下侧，布置构成用于驱动漏极线的多个驱动电路芯片IC2的视频信号线驱动电路DDR。另一方面，对于液晶显示装置的侧面侧，设置由用于驱动门线的多个驱动电路芯片IC1构成的扫描信号线驱动电路GDR和其上安装有控制器部和电源部的接口印刷电路板I/F。来自接口基底I/F的不同信号和电压通过上述挠性印刷电路板FPC1、FPC2被供入到扫描信号线驱动电路GDR和视频信号线驱动电路DDR。
构成有源元件的薄膜晶体管TFT被布置在由两个相邻的漏极线DL和两个相邻的门线GL所限定的交叉区域的内侧，而其漏电极和门电极分别与漏极线DL和门线GL连接。符号GTM(G-1，G0，G1，G2，...Gend，Gend+1)表示门线导线，符号DTM(DiR，DiG，DiB，...Di+1R，Di+1G，Di+1B，...)表示漏极线导线，而符号Cadd表示存储电容。
图9是有源矩阵型液晶显示装置中驱动电路的结构实例示意框图。液晶显示装置包括安装有将响应于包括显示信号和时钟信号在内的来自主计算机(图8中用HOST表示)的控制信号的像素数据、各种时钟信号、各种液晶显示板PNL驱动电压的接口电路的接口基底I/F。
接口电路I/F具有包括计时转换器TCON和电源电路的显示控制装置，其中显示控制装置输出计时信号，例如传输响应于显示信号而产生的显示数据的数据总线，将显示数据输出到液晶显示板，驱动电路芯片的时钟用于驱动漏极线来接收显示数据，驱动电路芯片时钟用于驱动漏极线来转换液晶驱动信号，驱动驱动电路芯片的帧启动命令信号用于驱动漏极线(在图9中描述为门驱动器)和液晶显示板(在图9中描述为液晶板)PNL的门时钟。
另外，电源电路由阳极灰度电压发生电路、阴极灰度电压发生电路、反电极电压发生电路和门电压发生电路构成。接收来自主计算机的显示信号和控制信号的接口基底I/F通过一个像素单元传输数据，也就是，将包含红(R)、绿(G)和蓝(B)的各一个数据的一个像素作为一组，在单位时间内将数据传输到用于驱动漏极线的驱动电路芯片(漏极驱动器)。
从主计算机HOST将成为对于单位时间的参考的时钟信号传输到液晶显示装置。更特别地，例如，通常使用具有1024×768像素、65MHz频率的液晶显示装置。液晶显示板PNL这样构成：使用显示屏作为参考，将用于驱动漏极线的驱动电路芯片布置在横向方向，用于驱动漏极线的驱动电路芯片与薄膜晶体管TFT漏极线的导线(DTM)相连，并供给用于驱动液电路的电压。另外，用于驱动门线的驱动电路芯片的导线(GTM)与门线连接，并且以固定时间(水平运行时间)将电压供入到薄膜晶体管TFT的门。
计时转换器TCON由半导体芯片构成，接收显示信号和各种来自主计算机HOST的控制信号，并将响应于显示信号和各种控制信号的必要的显示数据和操作时钟信号输出到用于驱动漏极线的驱动电路芯片和用于驱动门线的驱动电路芯片。这里，在该例中，用于一个像素的数据线是18位(分别对于R、G、B是6位)
在本实施例中，响应于所谓的低电压幅度差分信号LVDS，执行从主计算机HOST到液晶显示装置的计时转换器TCON的信号传输。从计时转换器TCON到驱动漏极线的驱动电路芯片，执行响应于在COMS水平处信号的信号传输。然而在这种情况下，供应65MHz的像素时钟是困难的，因此显示数据的传输与32.5MHz时钟的上升沿和下降沿同步进行。
对于驱动漏极线的驱动电路芯片，响应于水平同步信号和显示定时信号给出水平周期的脉冲，从而在每个水平时间内将电压供入到薄膜晶体管TFT的门线。对于一个帧时间单元，响应于垂直同步信号也给出帧启动命令信号以便从第一根线开始显示。
为了防止长时间向相同的液晶供应相同的电压，电源电路的阳极灰度电压发生电路和阴极灰度电压发生电路产生参考电压，以在每个固定的周期将供入液晶的电压转换为AC电流。实际的交替运行是通过在用于驱动漏极线的驱动电路芯片内切换阳极灰度电压和阴极灰度电压。这里，使用反电极电压作为参考，交替的意思是指在每个固定时间将供入到用于驱动漏极线的驱动电路芯片的电压改变为正电压侧/负电压侧。这里，交替的周期被设定为一个帧时间单元。
通过将驱动电路芯片安装到液晶显示板的绝缘基底(第一基底SUB1)上，可以提供能够分散配置到驱动电路芯片的热压键合处或挠性印刷电路板的热压键合处的残余应力的高质量显示装置，能够稳定连接电阻从而抑制缺陷显示的发生，其中液晶显示板是使用COG法，通过各向异性导电膜构成的，并设置了结合各实施例阐述的附加突起。
图10是根据本发明安装设置有附加突起的驱动电路芯片的液晶显示板平面图。液晶显示板PNL通过在构成有源矩阵基底的第一基底SUB1和构成滤色镜基底的第二基底SUB2之间限定的层压间隙内密封液晶层而构成的，并通常设置有滤色镜。
第一基底SUB1的轮廓稍大于第二基底SUB2的轮廓，并且通过倒装片安装法在从第一基底SUB1的投影部分的周围安装驱动电路芯片(用于驱动门线的驱动电路芯片IC1和用于驱动漏极线的驱动电路芯片IC2)。这些使用薄膜晶体管作为有源元件的各驱动电路芯片包括驱动门线的驱动电路芯片(门驱动器)和驱动漏极线的驱动电路芯片(漏极驱动器)，其中驱动门线的驱动电路芯片与薄膜晶体管的门线的导线连接，驱动漏极线的驱动电路芯片与漏极线的导线连接。
然后，在这些驱动电路芯片上，布置供应各种信号以显示的挠性印刷电路板FPC1和FPC2。挠性印刷电路板FPC1和FPC2与形成在液晶显示板周围的接口基底PCB连接。在接口基底PCB上，用上面的方式安装各种半导体电路芯片，这些芯片例如用于将来自主计算机这样的外信号源的显示信号转换成液晶显示装置的显示信号的计时转换器或其他电路元件。
在图10中，在第一基底SUB1的一个边缘(较低的边，附图中的纵向边)上，在驱动漏极线的驱动电路芯片侧安装挠性印刷电路板PFC2。沿着其开口部分HOP的配置将挠性印刷电路板PFC2折叠到液晶显示板PNL的背面侧。另外，在左边缘上(左边缘，附图中的横向侧面)，在驱动门线的驱动电路芯片侧安装挠性印刷电路板PFC1。另外，挠性印刷电路板PFC1的连接器CT3与连接接口印刷电路板PCB的连接器CTR3和漏极线侧挠性印刷电路板FPC2的连接器CT4的连接器CTR4连接。
另外，在接口基底PCB上，安装连接来自例如主计算机这样的外信号源的信号的接口连接器CT1、计时转换器TCON等。在本实施例中，虽然如上所述采用LVDS方法作为数据传输方法，对于在该方法中必需的接收器侧信号转换器(LVDS-R)，通过采用使用相同的芯片将接收器侧信号转换器(LVDS-R)与计时转换器TCON集成在一起的方法，能够减小安装接口基底的面积。
这里，在液晶显示板PNL的背面侧上(第一基底SUB1的表面)和液晶显示板PNL的显示表面侧(第二基底SUB2的表面)上，堆叠下偏光器和上偏光器。在图10中，仅显示了上偏光器POL1。然后，在上偏光器POL1的内侧形成显示区域AR。
在第一基底SUB1的左侧和下侧的外围上，通过挠性印刷电路板FPC1和FPC2形成将显示数据供入到上述有源元件的大量导线和连接从外部输入的各种显示信号的大量输入导线。另外，在上述实施例中已经阐述过，通过FCA安装，上述驱动电路芯片IC1和IC2的各突起通过各向异性导电膜与上述输入导线和输出导线连接。在附图中，符号FGP表示壳体接地垫，符号FHL表示定位孔。

Claims (10)

1.一种显示装置，包括：
绝缘基底；
显示区，通过在所述绝缘基底的主表面上安排多个像素而形成；
至少一个驱动电路元件，安置在所述绝缘基底的所述主表面的周围部分上，并对所述显示区提供信号或电源；和
多条导线，所述多条导线形成在所述主表面的所述周围部分上，并具有连接到分别形成在所述主表面的安装部分上的所述驱动电路元件的终端部分，其中所述主表面的安装部分上安装了所述驱动电路元件；并且所述多条导线分别延伸到所述主表面的所述安装部分的外侧，其中
分别为所述多条导线设置的所述终端部分沿所述安装部分的一端平行配置，使得所述多个终端部分彼此一个接一个接近所述安装部分的一端配置，
通过各向异性导电膜连接到所述各个终端部分的多个突起平行配置在所述驱动电路元件的安装面上，所述驱动电路元件的所述安装面沿所述安装面的一侧以相对的方式面对所述主表面的安装部分，其中所述安装面的所述一侧以相对的方式面对所述安装部分的一端，
属于所述多个突起并分别连接到一组接近所述安装部分一端设置的终端部分的第一突起比所述多个除所述第一突起之外的各个突起更接近所述安装面的一侧设置，和
与所述多个突起不同的第二突起接近所述安装面一侧的所述第一突起形成在所述安装面上。
2.根据权利要求1的显示装置，其中假定所述第二突起与接近所述第二突起配置的所述第一突起电势相同。
3.根据权利要求1的显示装置，其中连接到所述第一突起的所述终端部分之一具有一个区域，允许所述终端部分不仅与所述第一突起、而且与接近所述第一突起配置的所述第二突起连接。
4.根据权利要求1的显示装置，其中所述第二突起面对所述导线配置，所述导线连接到接近所述第二突起的所述第一突起并与所述第一突起隔开。
5.根据权利要求3的显示装置，其中连接到所述第一突起的一个终端部分和接近所述第一突起设置的所述第二突起的面积设置成大于形成在其它导线上的另一终端部分的面积，其中所述其它导线接近与所述第一突起电连接的所述导线之一设置。
6.根据权利要求2的显示装置，其中所述多条导线被绝缘膜覆盖，所述终端部分经形成在所述绝缘膜上并暴露各条导线的开口与所述导线接触，并在所述绝缘膜上方延伸。
7.根据权利要求6的显示装置，其中所述第二突起面对所述导线，而所述导线通过所述绝缘膜与接近所述第二突起设置的所述第一突起连接并与所述第一突起隔开。
8.一种显示装置，包括：
绝缘基底；
显示区，通过在所述绝缘基底的主表面上安排多个像素而形成；
至少一个驱动电路元件，安置在所述绝缘基底的所述主表面的周围部分上并对所述显示区提供信号或电源；和
多条导线，所述多条导线形成在所述主表面的所述周围部分上，并具有连接到分别形成在所述主表面的安装部分上的所述驱动电路元件的终端部分，其中所述主表面的安装部分上安装了所述驱动电路元件；并且所述多条导线分别延伸到所述主表面的所述安装部分的外侧，其中
分别为所述多条导线设置的所述终端部分沿所述安装部分的一端平行配置，使得所述多个终端部分彼此一个接一个接近所述安装部分的一端配置，
通过各向异性导电膜连接到所述各个终端部分的多个突起平行配置在所述驱动电路元件的安装面上，所述驱动电路元件的所述安装面沿所述安装面的一侧以相对的方式面对所述主表面的所述安装部分，其中所述安装面的所述一侧以相对的方式面对所述安装部分的一端，
在分别连接到接近所述安装部分的一端形成的一组所述终端部分的所述多个突起中的一组突起比其它组突起更接近所述安装面一侧地设置，和
一组突起以比其它组突起更扩展的方式形成在所述安装面的一侧上。
9.根据权利要求8的显示装置，其中沿所述安装面的一侧延伸的一组突起的长度是沿所述安装面的一侧延伸的其它组突起的长度的两倍或更多。
10.根据权利要求8的显示装置，其中多个驱动电路元件沿所述绝缘基底的所述主表面的一侧平行安装，所述多条导线分别电连接所述多个突起，所述突起分别形成在所述多个驱动电路元件中相邻的驱动电路元件对上。
CNB2004100582193A 2003-08-18 2004-08-17 显示装置 Active CN100485498C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003294089A JP2005062582A (ja) 2003-08-18 2003-08-18 表示装置
JP294089/2003 2003-08-18

Publications (2)

Publication Number Publication Date
CN1584684A true CN1584684A (zh) 2005-02-23
CN100485498C CN100485498C (zh) 2009-05-06

Family

ID=34225056

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2004100582193A Active CN100485498C (zh) 2003-08-18 2004-08-17 显示装置

Country Status (5)

Country Link
US (2) US7283130B2 (zh)
JP (1) JP2005062582A (zh)
KR (1) KR100682403B1 (zh)
CN (1) CN100485498C (zh)
TW (1) TWI300870B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1897097B (zh) * 2005-07-11 2010-05-12 三星电子株式会社 驱动电路、方法、以及具有该驱动电路的显示装置
CN109742115A (zh) * 2019-01-08 2019-05-10 京东方科技集团股份有限公司 阵列基板和显示装置
CN114503182A (zh) * 2019-10-07 2022-05-13 三星显示有限公司 显示装置

Families Citing this family (49)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3892650B2 (ja) * 2000-07-25 2007-03-14 株式会社日立製作所 液晶表示装置
JP5022552B2 (ja) * 2002-09-26 2012-09-12 セイコーエプソン株式会社 電気光学装置の製造方法及び電気光学装置
KR101075599B1 (ko) * 2004-06-23 2011-10-20 삼성전자주식회사 표시장치
US20060044241A1 (en) * 2004-08-31 2006-03-02 Vast View Technology Inc. Driving device for quickly changing the gray level of the liquid crystal display and its driving method
JP2006196528A (ja) * 2005-01-11 2006-07-27 Seiko Epson Corp 半導体装置
KR101147990B1 (ko) * 2005-03-29 2012-05-24 엘지디스플레이 주식회사 드라이버칩 패드가 형성된 기판
KR20070044204A (ko) * 2005-10-24 2007-04-27 엘지이노텍 주식회사 액정표시장치
KR20070095029A (ko) * 2006-03-20 2007-09-28 삼성전자주식회사 표시 장치 및 그의 제조 방법
KR20070106151A (ko) * 2006-04-28 2007-11-01 엘지전자 주식회사 디스플레이 장치
JP4851255B2 (ja) * 2006-07-14 2012-01-11 株式会社 日立ディスプレイズ 表示装置
JP4816297B2 (ja) * 2006-07-21 2011-11-16 三菱電機株式会社 実装端子基板及びこれを用いた表示装置
TWI310983B (en) * 2006-10-24 2009-06-11 Au Optronics Corp Integrated circuit structure, display module, and inspection method thereof
JP4425264B2 (ja) 2006-12-15 2010-03-03 Ｏｋｉセミコンダクタ株式会社 走査線駆動回路
JP4861814B2 (ja) * 2006-12-26 2012-01-25 オプトレックス株式会社 配線接続構造
KR101348756B1 (ko) * 2007-03-28 2014-01-07 삼성디스플레이 주식회사 필름-칩 복합체와 이를 포함하는 표시장치
CN101285942B (zh) * 2007-04-13 2010-05-26 群康科技(深圳)有限公司 液晶显示器
KR101387922B1 (ko) * 2007-07-24 2014-04-22 삼성디스플레이 주식회사 구동 칩, 이를 갖는 구동 칩 패키지 및 표시 장치
WO2009093362A1 (ja) * 2008-01-22 2009-07-30 Sharp Kabushiki Kaisha 照明装置、表示装置、及びテレビ受信装置
JP4980960B2 (ja) * 2008-03-14 2012-07-18 ラピスセミコンダクタ株式会社 テープ配線基板及び半導体チップパッケージ
US9118324B2 (en) * 2008-06-16 2015-08-25 Silicon Works Co., Ltd. Driver IC chip and pad layout method thereof
KR100992415B1 (ko) * 2008-06-16 2010-11-05 주식회사 실리콘웍스 드라이버 집적회로 칩의 패드 배치 구조
JP5274564B2 (ja) * 2008-08-11 2013-08-28 シャープ株式会社 フレキシブル基板および電気回路構造体
WO2010024015A1 (ja) * 2008-09-01 2010-03-04 シャープ株式会社 半導体素子およびそれを備えた表示装置
JP5339274B2 (ja) * 2008-09-03 2013-11-13 株式会社ジャパンディスプレイ 表示装置
JP2010060873A (ja) * 2008-09-04 2010-03-18 Sony Corp 画像表示装置
JP5395407B2 (ja) * 2008-11-12 2014-01-22 ルネサスエレクトロニクス株式会社 表示装置駆動用半導体集積回路装置および表示装置駆動用半導体集積回路装置の製造方法
US20120236230A1 (en) * 2009-11-20 2012-09-20 Sharp Kabushiki Kaisha Device substrate and method for manufacturing same
TWI424411B (zh) * 2009-12-31 2014-01-21 Au Optronics Corp 電致發光裝置
JP5452290B2 (ja) 2010-03-05 2014-03-26 ラピスセミコンダクタ株式会社 表示パネル
CN102237049B (zh) 2010-04-22 2013-03-20 北京京东方光电科技有限公司 玻璃基芯片型液晶显示器
CN102893516B (zh) * 2010-06-11 2015-10-21 株式会社大真空 振荡器
KR101826898B1 (ko) * 2011-05-26 2018-03-23 삼성디스플레이 주식회사 표시패널
KR101951956B1 (ko) * 2012-11-13 2019-02-26 매그나칩 반도체 유한회사 반도체 패키지용 연성회로기판
JP6033110B2 (ja) * 2013-02-14 2016-11-30 オリンパス株式会社 固体撮像装置および撮像装置
JP2014206595A (ja) * 2013-04-11 2014-10-30 株式会社ジャパンディスプレイ 液晶表示装置
KR20150038842A (ko) * 2013-10-01 2015-04-09 삼성디스플레이 주식회사 구동 칩, 이를 구비한 표시 장치 및 구동 칩 제조 방법
CN105528979B (zh) 2014-10-20 2019-08-06 力领科技股份有限公司 高解析显示器及其驱动芯片
JP5973008B2 (ja) * 2015-02-04 2016-08-17 ラピスセミコンダクタ株式会社 表示パネル
KR20170065713A (ko) * 2015-12-03 2017-06-14 삼성디스플레이 주식회사 표시 장치
JP6429282B2 (ja) * 2016-01-13 2018-11-28 力領科技股▲ふん▼有限公司 高解析ディスプレイ及びそのドライバーチップ
CN106226963B (zh) * 2016-07-27 2021-04-30 京东方科技集团股份有限公司 一种阵列基板、显示面板及显示装置
JP2018032848A (ja) * 2016-08-25 2018-03-01 株式会社村田製作所 半導体装置
KR20180027693A (ko) * 2016-09-06 2018-03-15 삼성디스플레이 주식회사 표시 장치
KR102093497B1 (ko) * 2018-07-11 2020-03-26 삼성디스플레이 주식회사 표시모듈 및 이를 포함하는 표시장치
KR102269139B1 (ko) * 2019-09-20 2021-06-25 삼성디스플레이 주식회사 표시 장치 및 유기 발광 표시 장치
KR102182538B1 (ko) * 2019-09-20 2020-11-25 삼성디스플레이 주식회사 표시 장치 및 유기 발광 표시 장치
KR20210036437A (ko) * 2019-09-25 2021-04-05 삼성디스플레이 주식회사 표시장치 및 이의 제조 방법
CN111081582B (zh) * 2019-12-06 2022-08-02 武汉华星光电半导体显示技术有限公司 显示装置、及驱动芯片与阵列基板的绑定方法
KR20220040578A (ko) * 2020-09-23 2022-03-31 삼성디스플레이 주식회사 칩 온 필름 패키지 및 이를 포함하는 표시 장치

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS53123074A (en) * 1977-04-01 1978-10-27 Nec Corp Semiconductor device
JPS59127852A (ja) * 1983-01-12 1984-07-23 Matsushita Electronics Corp 半導体装置
JPS63124434A (ja) * 1986-11-12 1988-05-27 Mitsubishi Electric Corp 半導体装置の製造方法
JPH01205543A (ja) * 1988-02-12 1989-08-17 Fujitsu Ltd フリップチップ接合用ｌｓｉ素子チップ
TW340192B (en) * 1993-12-07 1998-09-11 Sharp Kk A display board having wiring with three-layered structure and a display device including the display board
JPH07235564A (ja) * 1993-12-27 1995-09-05 Toshiba Corp 半導体装置
JPH07273119A (ja) * 1994-03-29 1995-10-20 Toshiba Corp 半導体装置
JP2730529B2 (ja) * 1995-10-31 1998-03-25 日本電気株式会社 半導体装置およびその製造方法
US6525718B1 (en) * 1997-02-05 2003-02-25 Sharp Kabushiki Kaisha Flexible circuit board and liquid crystal display device incorporating the same
JP3328157B2 (ja) 1997-03-06 2002-09-24 シャープ株式会社 液晶表示装置
JP3406517B2 (ja) * 1998-05-21 2003-05-12 シャープ株式会社 半導体装置
JP2000137239A (ja) * 1998-10-30 2000-05-16 Optrex Corp 液晶表示パネル
JP2000276068A (ja) * 1999-03-26 2000-10-06 Seiko Epson Corp 表示装置及び電子機器
US6664942B1 (en) * 2000-04-17 2003-12-16 Samsung Electronics Co., Ltd. Signal transmission film and a liquid crystal display panel having the same
JP3897484B2 (ja) * 1999-06-22 2007-03-22 オプトレックス株式会社 配線基板のリード端子構造
JP2001075501A (ja) * 1999-07-02 2001-03-23 Seiko Instruments Inc 表示装置、及び、表示装置の検査方法
JP4783890B2 (ja) * 2000-02-18 2011-09-28 株式会社 日立ディスプレイズ 液晶表示装置
JP2002076048A (ja) * 2000-09-05 2002-03-15 Sony Corp フリップチップ接続によるバンプの配置方法
JP2002231763A (ja) * 2001-02-02 2002-08-16 Seiko Epson Corp 電気光学装置および電子機器
KR100737896B1 (ko) * 2001-02-07 2007-07-10 삼성전자주식회사 어레이 기판과, 액정표시장치 및 그 제조방법
JP4069597B2 (ja) * 2001-08-09 2008-04-02 セイコーエプソン株式会社 電気光学装置及び電子機器
JP2003060051A (ja) * 2001-08-10 2003-02-28 Rohm Co Ltd 半導体集積回路装置及びそれを用いた電子装置
KR100857494B1 (ko) * 2002-04-30 2008-09-08 삼성전자주식회사 구동 집적 회로 패키지 및 이를 이용한 칩 온 글래스액정표시장치

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1897097B (zh) * 2005-07-11 2010-05-12 三星电子株式会社 驱动电路、方法、以及具有该驱动电路的显示装置
CN109742115A (zh) * 2019-01-08 2019-05-10 京东方科技集团股份有限公司 阵列基板和显示装置
CN109742115B (zh) * 2019-01-08 2021-01-26 京东方科技集团股份有限公司 阵列基板和显示装置
CN114503182A (zh) * 2019-10-07 2022-05-13 三星显示有限公司 显示装置
CN114503182B (zh) * 2019-10-07 2024-04-26 三星显示有限公司 显示装置

Also Published As

Publication number Publication date
US8400440B2 (en) 2013-03-19
KR100682403B1 (ko) 2007-02-15
CN100485498C (zh) 2009-05-06
TW200527051A (en) 2005-08-16
JP2005062582A (ja) 2005-03-10
US20050052442A1 (en) 2005-03-10
TWI300870B (en) 2008-09-11
US7283130B2 (en) 2007-10-16
US20080024475A1 (en) 2008-01-31
KR20050023121A (ko) 2005-03-09

Similar Documents

Publication Publication Date Title
CN1584684A (zh) 显示装置
CN1156734C (zh) 显示板
CN1308906C (zh) 液晶显示装置
US9373299B2 (en) Display device and method of forming a display device
CN1205505C (zh) 显示装置及其驱动方法
CN1201195C (zh) 液晶显示器件
US8144304B2 (en) Apparatus and method for driving a flat panel display and repairing a flat panel display signal line
JP4593904B2 (ja) 液晶表示装置
KR20010082742A (ko) 액정 표시 장치
KR102414074B1 (ko) 곡면 표시 장치 및 이의 제조 방법
CN1485666A (zh) 液晶显示装置
CN1818749A (zh) 用于显示装置的面板组件、显示装置及显示装置修理方法
US20100053127A1 (en) Display device
JP2006309246A (ja) 集積回路と、それを用いた平板表示装置
US5729316A (en) Liquid crystal display module
CN1306576C (zh) 半导体芯片安装衬底和平面显示器
JP2003263117A (ja) 表示装置
JP5528906B2 (ja) 表示装置
KR101604492B1 (ko) 액정표시장치
KR100392603B1 (ko) 액정표시장치용 구동 아이씨 연결부
CN1670579A (zh) 显示设备和利用该显示设备的便携式终端
KR20100078299A (ko) 에프엘엠 신호배선을 포함하는 유기전계 발광소자용 어레이기판
US20180247989A1 (en) Oled display module and method of forming the same
KR101560412B1 (ko) 액정표시장치
KR101630332B1 (ko) 구동회로 칩 및 이를 포함하는 표시 장치

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C56 Change in the name or address of the patentee
CP01 Change in the name or title of a patent holder

Address after: Chiba County, Japan

Co-patentee after: Panasonic Liquid Crystal Display Co.,Ltd.

Patentee after: Hitachi Displays, Ltd.

Address before: Chiba County, Japan

Co-patentee before: IPS pioneer support society

Patentee before: Hitachi Displays, Ltd.

Address after: Chiba County, Japan

Co-patentee after: IPS Pioneer Support Society

Patentee after: Hitachi Displays, Ltd.

Address before: Chiba County, Japan

Patentee before: Hitachi Displays, Ltd.

C56 Change in the name or address of the patentee

Owner name: JAPAN DISPLAY, INC.

Free format text: FORMER NAME: APAN DISPLAY EAST, INC.

Owner name: APAN DISPLAY EAST, INC.

Free format text: FORMER NAME: HITACHI DISPLAY CO., LTD.

CP01 Change in the name or title of a patent holder

Address after: Chiba County, Japan

Patentee after: Japan Display East Inc.

Patentee after: Panasonic Liquid Crystal Display Co.,Ltd.

Address before: Chiba County, Japan

Patentee before: Hitachi Displays, Ltd.

Patentee before: Panasonic Liquid Crystal Display Co.,Ltd.

CP03 Change of name, title or address

Address after: Tokyo port xixinqiao Japan three chome 7 No. 1

Patentee after: JAPAN DISPLAY Inc.

Patentee after: Panasonic Liquid Crystal Display Co.,Ltd.

Address before: Chiba County, Japan

Patentee before: Japan Display East Inc.

Patentee before: Panasonic Liquid Crystal Display Co.,Ltd.

EE01 Entry into force of recordation of patent licensing contract

Application publication date: 20050223

Assignee: BOE TECHNOLOGY GROUP Co.,Ltd.

Assignor: JAPAN DISPLAY Inc.|Panasonic Liquid Crystal Display Co.,Ltd.

Contract record no.: 2013990000688

Denomination of invention: Image display

Granted publication date: 20090506

License type: Common License

Record date: 20131016

LICC Enforcement, change and cancellation of record of contracts on the licence for exploitation of a patent or utility model
TR01 Transfer of patent right

Effective date of registration: 20231204

Address after: Tokyo, Japan

Patentee after: JAPAN DISPLAY Inc.

Patentee after: PANASONIC INTELLECTUAL PROPERTY CORPORATION OF AMERICA

Address before: Tokyo port xixinqiao Japan three chome 7 No. 1

Patentee before: JAPAN DISPLAY Inc.

Patentee before: Panasonic Liquid Crystal Display Co.,Ltd.

TR01 Transfer of patent right