KR101560412B1 - 액정표시장치 - Google Patents

Abstract

액정표시장치가 개시된다.

본 발명에 따른 액정표시장치는 다수의 게이트라인 및 다수의 데이터라인이 각각 배열된 다수의 액정패널과, 상기 다수의 액정패널 각각의 일측에 접속되어 상기 다수의 액정패널에 배열된 다수의 데이터라인을 구동하는 데이터 드라이버 집적회로들을 구비한 다수의 데이터 인쇄회로기판과, 상기 다수의 데이터 인쇄회로기판 상에 형성되며 상기 다수의 데이터 인쇄회로 기판과 접속되는 해당 액정패널의 해상도를 포함하는 정보를 저장하고 있는 다수의 메모리와, 상기 다수의 액정패널을 선택적으로 제어 및 구동하는 제어 인쇄회로기판 및 상기 다수의 데이터 인쇄회로기판과 상기 제어 인쇄회로기판을 선택적으로 접속되게 하는 다수의 케이블을 포함하고, 상기 제어 인쇄회로기판은 상기 다수의 연성 케이블의 접속 여부를 상기 다수의 케이블과 전기적으로 접속된 데이터 인쇄회로기판에 형성된 다수의 메모리를 통해 인식하여 상기 접속된 다수의 메모리로부터의 정보를 읽어들여 상기 제어 인쇄회로기판에 접속된 다수의 액정패널을 제어 및 구동한다.

제어 인쇄회로기판, 연성 케이블, 스케일러, 해상도

Description

액정표시장치{Liquid crystal display device}

본 발명은 액정표시장치에 관한 것으로, 특히 다수의 액정패널을 하나의 타이밍 컨트롤러 보드를 이용하여 선택적으로 구동할 수 있는 액정표시장치에 관한 것이다.

일반적으로 액정표시장치는 크게 영상신호를 표시하는 액정표시패널과 외부에서 상기 액정표시패널에 구동신호를 인가하는 구동회로로 구분할 수 있다.

상기 액정표시패널은 일정한 공간을 갖고 합착된 두 개의 투명기판(유리기판) 사이에 액정층이 형성된 것으로, 상기 두 개의 투명기판 중 하나에는 일정 간격으로 배열된 다수의 게이트라인과, 상기 게이트라인에 수직한 방향으로 일정한 간격을 갖고 배열되는 다수의 데이터라인과, 상기 각 게이트라인과 데이터라인에 의해 정의된 매트릭스 형태의 각 화소 영역에 형성된 다수의 박막트랜지스터가 상기 각 게이트라인과 데이터라인이 교차하는 부분에 형성된다.

상기 화소 영역 각각에 전계를 인가하기 위한 화소전극들과 공통전극이 마련된다. 상기 화소전극들은 상기 박막트랜지스터의 소스 및 드레인 단자를 경유하여 데이터라인들 중 어느 하나에 접속되고, 상기 박막트랜지스터의 게이트 단자는 게 이트 라인들 중 어느 하나에 접속된다. 따라서, 게이트라인에 순차적으로 턴-온 신호를 인가하면 그때마다 해당 라인의 화소전극에 데이터 신호가 인가되므로 영상이 표시된다.

상기 구동회로는 상기 액정표시패널의 각 데이터라인에 데이터 신호를 입력하는 데이터 드라이버와, 상기 액정표시패널의 각 게이트라인에 스캔 펄스를 인가하는 게이트 드라이버와, 상기 액정표시패널의 시스템으로부터 입력되는 디스플레이 데이터와 수직 및 수평동기신호 그리고 클럭신호등 제어신호를 입력받아 상기 게이트 드라이버 및 데이터 드라이버가 화면을 재생하기에 적합한 타이밍으로 각 디스플레이 데이터와 클럭 및 제어신호를 포맷하여 출력하는 타이밍 컨트롤러와, 상기 액정표시패널 및 각 부에 필요한 전압을 공급하는 전원 공급부와, 상기 전원 공급부로부터 출력된 전압을 이용하여 상기 액정표시패널에 사용되는 정전압, 게이트 전압, 기준 전압 및 공통 전압 등을 출력하는 DC/DC 변환부 및 백라이트를 구동하는 인버터 등을 구비하여 구성된다.

상기 데이터 드라이버는 다수의 데이터 드라이버 집적회로를 포함하며 데이터 테이프 캐리어 패키지에 실장된다. 상기 데이터 테이프 캐리어 패키지는 액정표시패널과 데이터 인쇄회로기판 사이에 접속된다. 상기 게이트 드라이버는 다수의 게이트 드라이버 집적회로(IC)를 포함하고 있으며 상기 게이트 드라이버 집적회로(IC)는 상기 액정패널 상에 실장될 수 있다. 이때, 구동회로들 중 게이트 드라이버와 데이터 드라이버를 제외한 나머지 구동회로는 제어 인쇄회로 기판 상에 실장된다.

한편, 하나의 액정표시패널을 구동하기 위해서는 다수의 데이터 드라이버 IC가 실장된 데이터 인쇄회로기판과 상기 액정표시패널을 구동하기 위한 구동회로들이 실장된 제어 인쇄회로기판이 요구된다. 예를 들어, 1920*1080의 해상도를 갖는 액정표시패널을 4개를 이용하여 2×2의 타일링 구조를 갖는 패널을 구동하게 되는 경우에 4개의 액정표시패널을 구동해야 하므로, 4개의 데이터 인쇄회로기판 및 4개의 제어 인쇄회로기판이 필요하게 된다. 4개의 제어 인쇄회로기판을 각각 제작해야하고 4개의 제어 인쇄회로기판이 배치되는 구조가 복잡해진다. 또한, 위의 4개의 액정표시패널을 사용하는 2×2의 타일링 구조 대신 3840*2160 해상도의 액정표시패널에 대응하기 위한 상, 하 분할 구동을 위해서는 기존의 개별 제어 인쇄회로로는 구동 대응이 어렵고, 상, 하, 좌, 우 영상 신호 제어가 용이한 통합 제어 인쇄회로기판이 요구된다.

본 발명은 하나의 제어 인쇄회로기판을 이용하여 다수의 액정표시패널을 제어하고, 특히 3840*2160의 해상도를 갖는 액정표시패널을 용이하게 제어할 수 있는 액정표시장치를 제공함에 그 목적이 있다.

또한, 본 발명은 최대 4개의 액정표시패널을 하나의 제어 인쇄회로기판으로 제어할 수 있어 제조비용을 절감시킬 수 있는 액정표시장치를 제공함에 그 목적이 있다.

본 발명의 실시예에 따른 액정표시장치는 다수의 게이트라인 및 다수의 데이터라인이 각각 배열된 다수의 액정패널과, 상기 다수의 액정패널 각각의 일측에 접속되어 상기 다수의 액정패널에 배열된 다수의 데이터라인을 구동하는 데이터 드라이버 집적회로들을 구비한 다수의 데이터 인쇄회로기판과, 상기 다수의 데이터 인쇄회로기판 상에 형성되며 상기 다수의 데이터 인쇄회로 기판과 접속되는 해당 액정패널의 해상도를 포함하는 정보를 저장하고 있는 다수의 메모리와, 상기 다수의 액정패널을 선택적으로 제어 및 구동하는 제어 인쇄회로기판 및 상기 다수의 데이터 인쇄회로기판과 상기 제어 인쇄회로기판을 선택적으로 접속되게 하는 다수의 케이블을 포함하고, 상기 제어 인쇄회로기판은 상기 다수의 연성 케이블의 접속 여부를 상기 다수의 케이블과 전기적으로 접속된 데이터 인쇄회로기판에 형성된 다수의 메모리를 통해 인식하여 상기 접속된 다수의 메모리로부터의 정보를 읽어들여 상 기 제어 인쇄회로기판에 접속된 다수의 액정패널을 제어 및 구동한다.

본 발명은 최대 3840*2160의 해상도를 갖는 액정표시패널을 제어할 수 있는 제어 인쇄회로기판을 구비하여 상기 제어 인쇄회로기판에 접속되는 액정표시패널의 EEPROM을 이용하여 액정표시패널의 수를 인식하고, 상기 제어 인쇄회로기판에 접속된 액정표시패널의 EEPROM에 저장된 해상도 정보를 인식해서 상기 제어 인쇄회로기판에 접속된 액정표시패널의 전체 해상도에 맞는 데이터를 처리할 수 있다. 또한, 본 발명은 다수의 액정표시패널을 하나의 제어 인쇄회로기판을 이용하여 제어 및 구동함으로써 제조 비용을 절감시킬 수 있다.

이하, 첨부된 도면을 참조하여 본 발명에 따른 실시예를 설명하기로 한다.

도 1은 본 발명에 따른 제어 인쇄회로기판이 4개의 액정표시패널과 접속되어 있는 모습을 개략적으로 나타낸 도면이다.

도 1에 도시된 바와 같이, 4개의 액정표시패널(110a ~ 110d)은 하나의 제어 인쇄회로기판(120)에 접속되어 있다. 상기 4개의 액정표시패널(110a ~ 110d)은 각각 데이터 인쇄회로기판(131a ~ 131d)을 포함하고 있으며, 상기 데이터 인쇄회로기판(131a ~ 131d) 각각은 제1 내지 제4 연성 케이블(FFC, Flexible Flat Cable) (200 ~ 230)을 통해 상기 제어 인쇄회로기판(120)에 접속된다. 이때, 상기 4개의 액정표시패널(110a ~ 110d)은 1920*1080의 해상도를 갖는다.

상기 4개의 액정표시패널(110a ~ 110d) 중 제1 액정표시패널(110a)은 도 2에 도시된 바와 같이, 다수의 게이트라인(GL)과 다수의 데이터라인(DL)이 배열된 박막트랜지스터 어레이 기판(111)과, 상기 복수의 게이트라인(GL)과 데이터라인(DL)이 교차하는 영역에 구비되어 화상이 표시되는 화상표시부(113)와, 상기 박막트랜지스터 어레이 기판(11)의 일측 가장자리 영역에 접속되는 복수의 게이트 테이프 캐리어 패키지(122)와, 상기 게이트 테이프 캐리어 패키지(122)에 각각 실장된 게이트 드라이버 집적회로(123)와, 상기 박막트랜지스터어레이 기판(111)의 타측 가장자리 영역과 상기 제1 데이터 인쇄회로기판(131a) 사이에 접속된 복수의 데이터 테이프 캐리어 패키지(132)와, 상기 데이터 테이프 캐리어 패키지(132)에 각각 실장된 데이터 드라이버 집적회로(133)로 구성된다.

또한, 상기 제1 액정표시패널(110a)은 상기 박막트랜지스터 어레이 기판(111)과 일정한 셀-갭을 두고 대향하는 컬러필터 기판(12)을 더 포함하고, 상기 박막트랜지스터 어레이 기판(111)과 컬러필터 기판(12) 사이에는 액정층이 형성된다.

상기 박막트랜지스터 어레이 기판(111)의 일측 단변 및 일측 장변은 상기 컬러필터 기판(112)에 비해 돌출되며, 상기 박막트랜지스터 어레이 기판(111)의 돌출 영역에는 게이트 패드부와 데이터 패드부가 구비된다. 또한, 상기 박막트랜지스터 어레이 기판(111)과 컬러필터 기판(112)이 대향 합착된 영역에는 화상 표시부(113)가 구비된다.

상기 박막트랜지스터 어레이 기판(11)의 화상 표시부(113)에는 복수의 게이트라인(GL)이 수평방향으로 배열되어 상기 게이트 패드부에 접속되고, 복수의 데이 터라인(DL)이 수직방향으로 배열되어 상기 데이터 패드부에 접속된다. 따라서, 상기 게이트라인(GL)과 데이터라인(DL)들은 서로 교차하며, 그 교차부에 박막트랜지스터(TFT) 및 화소전극을 구비한 화소들이 형성된다.

상기 컬러필터 기판(12)의 화상 표시부(113)에는 블랙 매트릭스에 의해 화소별로 분리되어 도포된 적, 녹 및 청색의 컬러필터와 상기 박막트랜지스터 어레이 기판(111)에 구비된 화소전극과 함께 액정층에 전계를 형성하는 공통전극이 구비된다.

상기 박막트랜지스터 어레이 기판(111)의 일측 단변 및 일측 장변이 만나는 모서리 영억에는 라인-온-글래스 라인들(141)이 형성되어, 상기 제어 인쇄회로기판(120)으로부터 제공되는 제어신호들 및 구동전압들을 상기 제1 데이터 인쇄회로기판(131a)을 통해 상기 게이트 드라이버 집적회로(123)들로 공급한다.

상기 데이터 테이프 캐리어 패키지(132)에는 데이터 드라이버 집적회로(133)가 실장되고, 상기 데이터 드라이버 집적회로(133)들과 전기적으로 접속되는 입력패드 및 출력패드들이 형성된다. 상기 데이터 테이프 캐리어 패키지(132)의 입력패드는 상기 제1 데이터 인쇄회로기판(131a)과 전기적으로 접속되고, 출력패드는 상기 박막트랜지스터 어레이 기판(111)의 데이터 패드부와 전기적으로 접속된다. 따라서, 상기 데이터 드라이버 집적회로(133)들은 디지털 신호인 영상 정보를 아날로그 신호로 변환하여 상기 제1 액정표시패널(110a)의 데이터라인(DL)들에 공급한다.

상기 데이터 테이프 캐리어 패키지(132)에는 게이트 신호 전송라인들이 추가로 형성되며, 상기 데이터 테이프 캐리어 패키지(132)들 중 제1 데이터 테이프 캐 리어 패키지(132)에 형성된 게이트 신호 전송라인들이 박막트랜지스터 어레이 기판(111)에 실장된 라인-온-글래스 라인(141)과 전기적으로 접속된다.

상기 제1 데이터 인쇄회로기판(131a)에는 제1 EEPROM(134, Electrically Erasable Programmable Read-Only Memory)을 포함한다. 상기 제1 EEPROM(134)은 상기 제어 인쇄회로기판(120) 상에 형성된 마스터와 I2C 통신을 하여 상기 제어 인쇄회로기판(120)으로 상기 제1 액정표시패널(110)의 정보를 제공한다. 상기 제1 액정표시패널(110)의 정보는 모니터의 표현 가능 해상도, 수평주파수, 수직주파수, 색상정보, 최대 이미지 크기, 주파수 범위 제한 등과 같은 기본 디스플레이 변수 및 특성을 포함한다.

이때, 상기 제2 내지 제4 액정표시패널(110b ~ 110d)도 위와 같이 상기 제1 액정표시패널(110a)과 동일한 구성을 갖는다. 따라서, 상기 제2 액정표시패널(110b)의 제2 데이터 인쇄회로기판(131b)에도 제2 EEPROM이 실장되며, 제3 액정표시패널(110c)의 제3 데이터 인쇄회로기판(131c)에도 제3 EEPROM이 실장되고, 제4 액정표시패널(110D)의 제4 데이터 인쇄회로기판(131d)에도 제4 EEPROM이 실장된다.

상기 제1 액정표시패널(110a)의 일측에 형성된 제1 데이터 인쇄회로기판(131a)은 제1 연성 케이블(200)을 통해 상기 제어 인쇄회로기판(120)에 접속된다. 제2 액정표시패널(110b)의 일측에 형성된 제2 데이터 인쇄회로기판(131b)은 제2 연성 케이블(210)을 통해 상기 제어 인쇄회로기판(120)에 접속된다. 제3 액정표시패널(110c)의 일측에 형성된 제3 데이터 인쇄회로기판(131c)은 제3 연성 케이블(220)을 통해 상기 제어 인쇄회로기판(120)에 접속되며, 제4 액정표시패널(110d) 의 일측에 형성된 제4 데이터 인쇄회로기판(131d)은 제4 연성 케이블(230)을 통해 상기 제어 인쇄회로기판(120)에 접속된다.

상기 제1 내지 제4 연성 케이블(200 ~ 230)은 한쌍의 케이블을 구비하도록 구성된다. 상기 제1 연성 케이블(200)은 한쌍의 케이블(200a, 200b)을 구비하고, 제2 연성 케이블(210)도 한쌍의 케이블(210a, 210b)을 구비하며, 제3 연성 케이블(220)도 한쌍의 케이블(220a, 220b)을 구비하고, 제4 연성 케이블(230)도 한쌍의 케이블(230a, 230b)을 구비한다.

상기 제1 내지 제4 데이터 인쇄회로기판(131a ~ 131d) 각각에는 상기 제1 내지 제4 연성 케이블(200 ~ 230)의 일측 끝단이 접속되는 접속단자(도시하지 않음)가 형성된다. 마찬가지로, 상기 제어 인쇄회로기판(120)에는 상기 제1 내지 제4 연성 케이블(200 ~ 230)의 타측 끝단이 접속되는 접속단자(도시하지 않음)가 형성된다. 상기 제어 인쇄회로기판(120)은 상기 제1 내지 제4 연성 케이블(200 ~ 230)을 통해 상기 제1 내지 제4 액정표시패널(110a ~ 110d)로 클럭신호 및 제어신호와, 영상신호를 제공한다.

상기 제어 인쇄회로기판(120)은 상기 제1 내지 제4 연성 케이블(200 ~ 230)의 접속 여부를 상기 제1 내지 제4 연성 케이블(200 ~ 230)의 일측 끝단이 접속된 제1 내지 제4 데이터 인쇄회로기판(131a ~ 131d)에 형성된 제1 내지 제4 EEPROM을 통해 인식한다. 상기 제1 내지 제4 데이터 인쇄회로기판(131a ~ 131d)에는 상기 제1 내지 제4 연성 케이블(200 ~ 230)과 상기 제1 내지 제4 EEPROM을 각각 전기적으로 접속하는 도전 패턴들이 형성되어 있다.

예를 들어, 상기 제어 인쇄회로기판(120)에 상기 제2 연성 케이블(210)만 접속되어 있다면, 상기 제어 인쇄회로기판(120)은 상기 제2 연성 케이블(210)의 일측 끝단이 접속된 제2 데이터 인쇄회로기판(131b)에 형성된 제2 EEPROM에 저장된 해상도 등과 같은 정보를 읽어들인다. 따라서, 상기 제어 인쇄회로기판(120)은 상기 제2 EEPROM에 저장된 정보를 이용하여 상기 제2 액정표시패널(110b)을 제어 및 구동할 수 있다.

또한, 상기 제어 인쇄회로기판(120)에 제1 내지 제4 연성 케이블(200 ~ 230)이 모두 접속되어 있다면, 상기 제어 인쇄회로기판(120)은 상기 제1 내지 제4 연성 케이블(200 ~ 230)의 일측 끝단이 각각 접속된 제1 내지 제4 데이터 인쇄회로기판(131a ~ 131d)에 각각 형성된 제1 내지 제4 EEPROM에 저장된 해당 액정표시패널의 정보를 읽어들인다. 따라서, 상기 제어 인쇄회로기판(120)은 상기 제1 내지 제4 EEPROM에 저장된 정보를 이용하여 상기 제1 내지 제4 액정표시패널(110a ~ 110d)을 제어 및 구동할 수 있다.

즉, 상기 제어 인쇄회로기판(120)은 제1 내지 제4 연성 케이블(200 ~ 230)의 접속 여부를 인식하여 접속된 연성 케이블을 통해 해당 액정표시패널의 기본 정보를 읽어들여 접속된 액정표시패널의 해상도 별로 외부 시스템으로부터 공급된 영상 정보를 처리하게 된다.

이를 위해, 상기 제어 인쇄회로기판(120)은 도 3에 도시된 바와 같이, 제1 내지 제4 LVDS 수신부(160a ~ 160d)와, 상기 제1 내지 제4 LVDS 수신부(160a ~ 160d)로부터 제공된 데이터를 각 해상도에 맞게 데이터 처리하는 스케일러(165)와, 상기 스케일러(165)에서 각 해상도에 맞게 처리된 데이터를 이용하여 상기 해상도에 맞게 제어 신호를 생성하는 제어신호 생성부(175)와, 상기 스케일러(165)에서 처리된 데이터를 접속된 액정표시패널에 맞게 정렬하는 데이터 정렬부(170)와, 상기 데이터 정렬부(170)에서 정렬된 데이터를 접속된 액정표시패널로 각각 공급하기 위한 인터페이스 역할을 하는 제1 내지 제4 Mini LVDS 버퍼(180a ~ 180d)와, 상기 제1 내지 제4 데이터 인쇄회로기판(131a ~ 131d) 상에 형성된 제1 내지 제4 EEPROM(134 ~ 140)과 I2C 통신을 수행하는 I2C 마스터(190)를 포함한다.

상기 제1 내지 제4 LVDS 수신부(160a ~ 160d) 각각은 두개의 입력 라인을 구비하고 있으며 외부의 시스템(예를 들면, 컴퓨터의 시스템의 그래픽 모듈 또는 텔레비전 수신 시스템의 영상 복조 모듈, 도시하지 않음)으로부터 공급된 full HD에 해당하는 데이터를 제공받는다. 상기 제1 내지 제4 LVDS 수신부(160a ~ 160d)의 제1 입력 라인은 클럭신호를 입력받고, 제2 입력 라인은 데이터를 입력받는다. 상기 제1 내지 제4 LVDS 수신부(160a ~ 160d)는 외부 시스템으로부터 full HD에 해당하는 데이터를 입력받아 상기 스케일러(165)로 제공한다.

이때, 외부의 시스템에서 full HD(1920*1080)에 해당하는 데이터와, 120Hz의 클럭 및 297MHz 클럭 주파수를 전송받기 위해서 4개의 LVDS 수신부(160a ~ 160d)가 존재합니다.

상기 스테일러(165)는 상기 제1 내지 제4 LVDS 수신부(160a ~ 160d)로부터 제공된 full HD 데이터를 상기 I2C 마스터(190)에서 인식한 액정표시장치의 해상도에 맞게 데이터 처리를 수행한다.

상기 I2C 마스터(190)는 제1 내지 제4 연성 케이블(200 ~ 230)의 접속 여부에 따라 상기 제1 내지 제4 연성 케이블(200 ~ 230)과 전기적으로 접속된 해당 데이터 인쇄회로기판의 EEPROM과 I2C 통신을 한다.

예를 들어, 상기 제1 내지 제4 연성 케이블(200 ~ 230) 중 제1 연성 케이블(200) 만이 상기 제어 인쇄회로기판(120)에 접속된 경우에, 상기 I2C 마스터(190)는 상기 제1 연성 케이블(200)과 전기적으로 접속된 제1 데이터 인쇄회로기판(131a)의 제1 EEPROM(134)으로부터 제1 액정표시패널(도 2의 110a)의 해상도를 포함하는 기본 정보를 I2C 통신을 통해 읽어들인다. 상기 I2C 마스터(190)는 상기 제1 EEPROM(134)으로부터 읽어들인 제1 액정표시패널(110a)의 정보를 상기 스케일러(165)로 제공한다. 상기 스케일러(165)는 상기 I2C 마스터(190)로부터 공급된 정보를 이용하여 외부의 시스템으로부터 제공된 full HD 데이터를 상기 제1 액정표시패널(110a)의 해상도에 맞도록 데이터 처리를 한다. 상기 스케일러(165)에서 처리된 데이터는 상기 데이터 정렬부(170) 및 제어신호 생성부(175)로 각각 공급된다.

상기 데이터 정렬부(170)는 상기 데이터를 이용하여 상기 제1 액정표시패널(110a)의 해상도에 맞도록 데이터를 정렬하고, 상기 제어 신호 생성부(175)는 상기 데이터를 이용하여 상기 제1 액정표시패널(110a)의 해상도에 맞도록 게이트 및 데이터 제어신호(GCS, DCS)를 포함하는 각종 제어신호를 생성한다.

상기 데이터 정렬부(170)로부터 정렬된 데이터는 상기 제1 Mini LVDS(180a)를 통해 상기 제1 액정표시패널(110a)로 제공된다. 마찬가지로, 상기 제어신호 생성부(175)에서 생성된 게이트 및 데이터 제어신호(GCS, DCS)는 제1 액정표시패 널(110a)로 제공된다. 이로 인해, 상기 제어 인쇄회로기판(120)은 1920*1080의 해상도를 갖는 제1 액정표시패널(110a)을 제어 및 구동할 수 있다.

또한, 상기 제1 내지 제4 연성 케이블(200 ~ 230) 모두 상기 제어 인쇄회로기판(120)에 접속된 경우에 상기 I2C 마스터(190)는 상기 제1 내지 제4 연성 케이블(200 ~ 230)과 전기적으로 접속된 제1 내지 제4 데이터 인쇄회로기판(131a ~ 131d)의 제1 내지 제4 EEPROM(134 ~ 140)으로부터 제1 내지 제4 액정표시패널(110a ~ 110d)의 해상도를 포함하는 기본 정보를 I2C 통신을 통해 읽어들인다. 상기 I2C 마스터(190)는 상기 제1 내지 제4 EEPROM(134)으로부터 읽어들인 제1 내지 제4 액정표시패널(110a ~ 110d)의 정보를 상기 스케일러(165)로 제공한다. 상기 스케일러(165)는 상기 I2C 마스터(190)로부터 공급된 정보를 이용하여 외부의 시스템으로부터 제공된 full HD 데이터를 상기 제1 내지 제4 액정표시패널(110a ~ 110d)의 해상도에 맞도록 데이터 처리를 한다. 상기 스케일러(165)에서 처리된 데이터는 상기 데이터 정렬부(170) 및 제어신호 생성부(175)로 각각 공급된다.

상기 데이터 정렬부(170)는 상기 데이터를 이용하여 상기 제1 내지 제4 액정표시패널(110a ~ 110d)의 해상도에 맞도록 데이터를 정렬하고, 상기 제어 신호 생성부(175)는 상기 데이터를 이용하여 상기 제1 내지 제4 액정표시패널(110a ~ 110d)의 해상도에 맞도록 게이트 및 데이터 제어신호(GCS, DCS)를 포함하는 각종 제어신호를 생성한다.

상기 데이터 정렬부(170)로부터 정렬된 데이터는 상기 제1 내지 제4 Mini LVDS(180a ~ 180d)를 통해 상기 제1 내지 제4 액정표시패널(110a ~ 110d)로 제공된 다. 마찬가지로, 상기 제어신호 생성부(175)에서 생성된 게이트 및 데이터 제어신호(GCS, DCS)는 제1 내지 제4 액정표시패널(110a ~ 11d)로 제공된다. 이로 인해, 상기 제어 인쇄회로기판(120)은 4개의 액정표시패널(110a ~ 110d)의 기본 정보를 인식해서 4개의 해상도 정보를 조합해서 전체 해상도에 맞는 데이터를 처리하여 제1 내지 제4 액정표시패널(110a ~ 110d)을 제어 및 구동할 수 있다.

결국, 상기 제어 인쇄회로기판(120)은 상기 스케일러(165) 및 상기 I2C 마스터(190)를 구비하여 상기 제1 내지 제4 연성 케이블(200 ~ 230)과 전기적으로 연결되는 데이터 인쇄회로기판의 EEPROM의 정보를 인식하여 상기 제어 인쇄회로기판(120)에 접속된 액정표시패널의 개수를 감지하여 최소 1개에서 최대 4개의 액정표시패널의 데이터를 처리할 수 있다.

따라서, 본 발명에 따른 액정표시장치는 최대 3840*2160의 해상도를 갖는 액정표시패널을 제어할 수 있는 제어 인쇄회로기판을 구비하여 상기 제어 인쇄회로기판에 접속되는 액정표시패널의 EEPROM을 이용하여 액정표시패널의 수를 인식하고, 상기 제어 인쇄회로기판에 접속된 액정표시패널의 EEPROM에 저장된 해상도 정보를 인식해서 상기 제어 인쇄회로기판에 접속된 액정표시패널의 전체 해상도에 맞는 데이터를 처리할 수 있다. 또한, 본 발명에 따른 액정표시장치는 다수의 액정표시패널을 하나의 제어 인쇄회로기판을 이용하여 제어 및 구동함으로써 제조 비용을 절감시킬 수 있다.

도 1은 본 발명에 따른 제어 인쇄회로기판이 4개의 액정표시패널과 접속되어 있는 모습을 개략적으로 나타낸 도면.

도 2는 도 1의 제1 액정표시패널을 개략적으로 나타낸 도면.

도 3은 도 1의 제어 인쇄회로기판 상에 형성된 구동회로들을 나타낸 도면.

<도면의 주요부분에 대한 간단한 설명>

110a ~ 110d:제1 내지 제4 액정표시패널

111:박막트랜지스터 어레이 기판 112:컬러필터 기판

113:화상 표시부 120:제어 인쇄회로기판

122:게이트 테이프 캐리어 패키지 123:게이트 드라이버 집적회로

131a ~ 131d:제1 내지 제4 데이터 인쇄회로기판

132:데이터 드라이버 집적회로 133:데이터 테이프 캐리어 패키지

134:제1 EEPROM 136:제2 EEPROM

138:제3 EEPROM 140:제4 EEPROM

141:라인-온-글래스 라인

160a ~ 160d:제1 내지 제4 LVDS 수신부

165:스케일러 170:데이터 정렬부

175:제어신호 생성부 190:I2C 마스터

180a ~ 180d:제1 내지 제4 Mini LVDS 버퍼

Claims (11)

1. 다수의 게이트라인 및 다수의 데이터라인이 각각 배열된 다수의 액정패널;

   상기 다수의 액정패널 각각의 일측에 접속되어 상기 다수의 액정패널에 배열된 다수의 데이터라인을 구동하는 데이터 드라이버 집적회로들을 구비한 다수의 데이터 인쇄회로기판;

   상기 다수의 데이터 인쇄회로기판 상에 배치되며 상기 다수의 데이터 인쇄회로 기판과 접속되는 해당 액정패널의 해상도를 포함하는 정보를 저장하고 있는 다수의 메모리;

   상기 다수의 액정패널을 선택적으로 제어 및 구동하는 제어 인쇄회로기판; 및

   상기 다수의 데이터 인쇄회로기판과 상기 제어 인쇄회로기판을 선택적으로 접속되게 하는 다수의 연성 케이블;을 포함하고,

   상기 제어 인쇄회로기판은 상기 다수의 연성 케이블의 접속 여부를 상기 다수의 연성 케이블과 전기적으로 접속된 데이터 인쇄회로기판에 배치된 다수의 메모리를 통해 인식하여 접속된 상기 다수의 메모리로부터의 정보를 읽어들여 상기 제어 인쇄회로기판에 접속된 다수의 액정패널을 제어 및 구동하는 것을 특징으로 하는 액정표시장치.
2. 제1 항에 있어서,

   상기 제어 인쇄회로기판은,

   외부의 시스템으로부터 데이터를 제공받는 다수의 LVDS 수신부;

   상기 다수의 데이터 인쇄회로기판 상에 배치된 다수의 메모리와 선택적으로 접속하여 I2C 통신을 하는 마스터부;

   상기 마스터부의 I2C 통신결과를 이용하여 상기 다수의 LVDS 수신부로부터 제공된 데이터를 상기 다수의 메모리가 접속된 개수에 해당하는 액정패널의 전체 해상도에 맞게 처리하는 스케일러;

   상기 스케일러에서 처리된 데이터를 이용하여 상기 액정패널의 해상도에 맞게 데이터를 정렬하는 데이터 정렬부; 및

   상기 스케일러에서 처리된 데이터를 이용하여 상기 액정패널의 해상도에 맞게 제어신호들을 생성하는 제어신호 생성부;를 포함하는 것을 특징으로 하는 액정표시장치.
3. 제1 항에 있어서,

   상기 메모리는 EEPROM을 포함하는 것을 특징으로 하는 액정표시장치.
4. 제2 항에 있어서,

   상기 제어 인쇄회로기판의 스케일러는 최대 3840*2160의 해상도를 갖는 액정패널을 제어하는 것을 특징으로 하는 액정표시장치.
5. 제1 항에 있어서,

   상기 다수의 액정패널들 각각은 1920*1080의 해상도는 갖는 것을 특징으로 하는 액정표시장치.
6. 제1 항에 있어서,

   상기 제어 인쇄회로기판에는 상기 다수의 연성 케이블의 일측 끝단이 접속되는 다수의 접속단자가 배치되는 것을 특징으로 하는 액정표시장치.
7. 제1 항에 있어서,

   상기 다수의 데이터 인쇄회로기판 각각에는 상기 다수의 연성 케이블의 타측 끝단이 접속되는 접속단자가 배치되는 것을 특징으로 하는 액정표시장치.
8. 제1 항에 있어서,

   상기 연성 케이블은 FFC(Flexible Flat Cable)을 포함하는 것을 특징으로 하는 액정표시장치.
9. 제1 항에 있어서,

   상기 다수의 메모리 각각은 해당 액정패널의 수직주파수, 색상정보, 최대 이미지 크기 및 주파수 범위 제안 정보를 더 포함하는 액정표시장치.
10. 제7 항에 있어서,

    상기 다수의 데이터 인쇄회로기판 각각에는 상기 다수의 메모리와 상기 다수의 연성 케이블을 전기적으로 접속하는 도전 패턴이 배치되는 액정표시장치.
11. 제2 항에 있어서,

    상기 제어 인쇄회로기판은,

    상기 데이터 정렬부에서 정렬된 데이터를 상기 액정패널로 공급하는 Mini LVDS 버퍼를 더 포함하는 액정표시장치.

Images