KR101136159B1 - 집적회로 및 그를 구비하는 액정표시장치 - Google Patents

집적회로 및 그를 구비하는 액정표시장치 Download PDF

Info

Publication number
KR101136159B1
KR101136159B1 KR1020050035735A KR20050035735A KR101136159B1 KR 101136159 B1 KR101136159 B1 KR 101136159B1 KR 1020050035735 A KR1020050035735 A KR 1020050035735A KR 20050035735 A KR20050035735 A KR 20050035735A KR 101136159 B1 KR101136159 B1 KR 101136159B1
Authority
KR
South Korea
Prior art keywords
block
analog
liquid crystal
digital
signal
Prior art date
Application number
KR1020050035735A
Other languages
English (en)
Other versions
KR20060112969A (ko
Inventor
김홍수
하용민
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020050035735A priority Critical patent/KR101136159B1/ko
Priority to CNB2006100789094A priority patent/CN100420993C/zh
Priority to US11/411,915 priority patent/US20060262067A1/en
Priority to JP2006125011A priority patent/JP2006309246A/ja
Publication of KR20060112969A publication Critical patent/KR20060112969A/ko
Application granted granted Critical
Publication of KR101136159B1 publication Critical patent/KR101136159B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0439—Pixel structures
    • G09G2300/0465—Improved aperture ratio, e.g. by size reduction of the pixel circuit, e.g. for improving the pixel density or the maximum displayable luminance or brightness
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0281—Arrangement of scan or data electrode driver circuits at the periphery of a panel not inherent to a split matrix structure
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G09G3/3655—Details of drivers for counter electrodes, e.g. common electrodes for pixel capacitors or supplementary storage capacitors
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Mathematical Physics (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

본 발명은 집적회로 및 그를 구비하는 액정표시장치에 관한 것이다.
본 발명의 실시 예에 따른 집적회로는 디지털 로직 신호를 처리하는 디지털 블록과, 아날로그 신호를 처리하는 아날로그 블록을 구비하고, 상기 디지털 블록과 상기 아날로그 블록은 각각 별도의 회로로 제작되는 것을 특징으로 한다.

Description

집적회로 및 그를 구비하는 액정표시장치{INTAGRATED CHIPS AND LIQUID CRYSTAL DISPLAY DEVICE INCLUDING THE SAME}
도 1은 종래의 액정표시장치를 나타내는 도면이다.
도 2는 종래의 액정표시장치의 구동장치의 3 칩 솔루션 구조를 나타낸 도면이다.
도 3은 종래의 액정표시장치의 구동장치의 2 칩 솔루션 구조를 나타낸 도면이다.
도 4는 종래의 액정표시장치의 구동장치의 1 칩 솔루션 구조를 나타낸 도면이다.
도 5는 도 2 및 도 3의 데이터 드라이버 IC의 내부 구조를 나타낸 도면이다.
도 6은 도 4에 도시된 드라이버 IC의 내부 구조를 나타낸 도면이다.
도 7은 본 발명의 실시 예에 따른 액정표시장치를 나타내는 도면이다.
도 8a 및 도 8b는 본 발명의 실시 예에 따른 아날로그 블록을 개략적으로 나타낸 블록도이다.
도 9는 본 발명의 실시 예에 따른 디지털 블록을 개략적으로 나타낸 블록도이다.
도 10은 본 발명의 실시 예에 따른 액정표시장치의 구동방법을 나타낸 블록도이다.
도 11은 아날로그 블록과 디지털 블록이 기판 상에 실장된 액정표시장치를 나타낸 도면이다.
도 12는 아날로그 블록이 기판 상에 실장되고 디지털 블록이 도전성 필름 상에 실장된 액정표시장치를 나타낸 도면이다.
도 13은 아날로그 블록과 디지털 블록이 도전성 필름 상에 실장된 액정표시장치를 나타낸 도면이다.
< 도면의 주요 부분에 대한 부호의 설명 >
3 : 하부기판 4 : 게이트 TCP
5 : 상부기판 6, 120 : 액정패널
8 : 데이터 TCP 10 : 데이터 드라이버 IC
12 : 게이트 드라이버 IC 20 : 데이터 인쇄회로기판
26 : 게이트 인쇄회로기판 30, 132 : 타이밍 제어부
130 : 아날로그 블록 140 : 디지털 블록
145 : 도전성 필름 148 : 신호라인
150 : 시스템
본 발명은 집적회로 및 그를 구비하는 액정표시장치에 관한 것으로, 특히 가격경쟁력과 호환성을 가지는 집적회로 및 그를 구비하는 액정표시장치에 관한 것이다.
통상의 액정표시장치는 전계를 이용하여 액정의 광투과율을 조절함으로써 화상을 표시하게 된다. 이를 위하여 액정표시장치는 액정셀들이 액티브 매트릭스 형태로 배열되어진 액정패널과 이 액정패널을 구동하기 위한 구동회로를 구비한다.
실제로, 액정표시장치는 도 1에 도시된 바와 같이 화상을 표시하는 액정패널(6)과, 액정패널(6)의 데이터 라인들을 구동시키기 위한 데이터 드라이버 IC(Drive Integrated Circuit)(10)가 실장된 데이터 TCP(Tape Carrier Package)들(8)과, 액정패널(6)의 게이트 라인들을 구동시키기 위한 게이트 드라이버 IC(12)가 실장된 게이트 TCP(4)와, 데이터 드라이버 IC들(10) 및 게이트 드라이버 IC들(12)의 구동을 제어하기 위한 타이밍 제어부(30)를 구비한다.
액정패널(6)은 상부기판(5) 및 하부기판(3) 사이에 형성된 액정층과, 상부기판(5)과 하부기판(3) 사이의 간격을 일정하게 유지시키기 위한 스페이서를 구비한다. 이러한, 액정패널(6)의 상부기판(5)에는 컬러필터, 공통전극, 블랙 매트릭스 등이 형성된다. 이 때, 공통전극은 액정패널(6)의 액정층 모드에 따라 하부기판(3)에 형성될 수 있다. 또한, 액정패널(6)의 하부기판(3)에는 게이트 라인들과 데이터 라인들의 교차부마다 형성된 박막트랜지스터와, 박막트랜지스터에 접속된 액 정셀을 구비한다. 박막트랜지스터의 게이트전극은 수평라인 단위의 게이트 라인들 중 어느 하나와 접속되고, 소스전극은 수직라인단위의 데이터 라인들 중 어느 하나와 접속된다. 이러한 박막트랜지스터는 게이트 라인으로부터의 스캔신호에 응답하여 데이터 라인으로부터의 화소신호를 액정셀에 공급한다. 액정셀은 박막트랜지스터의 드레인전극과 접속된 화소전극과, 그 화소전극과 액정층을 사이에 두고 대면하는 공통전극을 구비한다. 이러한 액정셀은 화소전극에 공급되는 화소신호에 응답하여 액정층을 구동함으로써 광투과율을 조절하게 된다.
타이밍 제어부(30)는 게이트 드라이버 IC들(4)의 구동을 제어하는 게이트 제어신호(GSP, GSC, GOE 신호 등)를 발생하고, 데이터 드라이버 IC들(10)의 구동을 제어하는 데이터 제어신호(SSP, SSC, SOE, POL 신호 등)를 발생한다. 또한, 타이밍 제어부(30)는 시스템으로부터 공급되는 데이터신호를 액정패널(6)의 구동에 알맞도록 정렬하여 다수의 데이터 드라이버 IC들(10)에 공급한다. 이러한, 타이밍 제어부(30)는 데이터 인쇄회로기판(20) 상에 실장된다. 데이터 인쇄회로기판(20)은 유저 커넥터를 통하여 외부의 시스템에 접속된다. 이러한, 데이터 인쇄회로기판(20) 상에는 타이밍 제어부(30)로부터의 각종 제어신호 및 데이터신호를 데이터 드라이버 IC들(10) 및 게이트 드라이버 IC들(12) 각각에 공급하기 위한 각종 신호배선들이 형성된다.
게이트 드라이버 IC들(12) 각각은 게이트 TCP(4) 각각에 실장된다. 게이트 TCP(4)에 실장된 게이트 드라이버 IC(12)는 게이트 TCP(4)를 통해 액정패널(6)의 게이트 패드들과 전기적으로 접속된다. 이러한 게이트 드라이버 IC들(12)은 액정 패널(6)의 게이트 라인들을 1수평기간(1H) 단위로 순차 구동하게 된다. 이때, 게이트 TCP(4)는 게이트 인쇄회로기판(26)에 접속된다. 게이트 인쇄회로기판(26)은 데이터 인쇄회로기판(20)을 경유하여 타이밍 제어부(30)로부터 공급되는 게이트 제어신호들을 게이트 TCP(4)를 통해 게이트 드라이버 IC들(12)로 공급하게 된다.
데이터 드라이버 IC들(10) 각각은 데이터 TCP(8) 각각에 실장된다. 데이터 TCP(8)에 실장된 데이터 드라이버 IC(10)는 데이터 TCP(8)를 통해 액정패널(6)의 데이터 패드들과 전기적으로 접속된다. 이러한 데이터 드라이버 IC들(10)은 디지털 화소데이터를 아날로그 화소신호로 변환하여 1수평기간(1H) 단위로 액정패널(6)의 데이터 라인들에 공급한다.
이와 같은 구조를 가지는 종래의 드라이버 IC는 소형 크기의 제품에 적용되는 드라이버 IC에 따라 도 2 내지 도 4에 도시된 바와 같은 구조를 가지게 된다.
도 2에 도시된 드라이버 IC(50)는 데이터 라인에 신호를 공급하는 데이터 드라이버 IC(52)와, 게이트 라인에 게이트 신호를 공급하는 게이트 드라이버 IC(54)와, 게이트 드라이버 IC(54) 및 데이터 드라이버 IC(52)에 신호를 공급하는 파워 드라이버 IC(56)를 각각 구비된 3 칩 솔루션 구조를 가진다.
또한, 도 3에 도시된 드라이버 IC(60)는 데이터 라인에 신호를 공급하는 데이터 드라이버 IC(62)와, 게이트 라인에 신호를 공급하는 게이트 드라이버 IC와 파워 드라이버 IC가 일체화된 게이트-파워 드라이버 IC(64)를 구비하는 2 칩 솔루션 구조를 가진다.
그리고, 도 4에 도시된 드라이버 IC(70)는 데이터 드라이버 IC와 게이트 드 라이버 IC 및 파워 드라이버 IC가 모두 일체화된 1 칩 솔루션 구조를 가진다.
이와 같은 구조를 가지는 종래의 드라이버 IC는 각각 도 5 및 도 6에 도시된 바와 같은 내부 블록 구조를 가지게 된다. 이를 구체적으로 설명하면, 도 2 및 도 3에 도시된 데이터 드라이버 IC(50, 60)는 도 5에 도시된 바와 같이 타이밍 컨트롤러(82)와 메모리(84) 등 디지털 신호가 공급되는 디지털 블록(80)과, 디지털-아날로그 컨버터(92)와 감마전압부(94)와 같이 아날로그 신호를 공급받는 아날로그 블록(90)을 구비한다. 그리고, 데이터와, 파워 및 게이트 드라이버 IC가 하나로 통합된 도 4에 도시된 1 칩 솔루션 구조는 도 6에 도시된 바와 같이 타이밍 컨트롤러(102)와 메모리(104) 등의 디지털 블록(100)과, 디지털-아날로그 컨버터(Digital-Analog Converter : DAC)(112), 감마전압부(114), 공통전압부(116), 레벨 쉬프터(118) 및 직류직류 컨버터(119)와 같은 아날로그 블록(110)을 구비한다.
한편, 디지털 블록(80, 100)은 디지털 로직(Logic) 신호 즉 0V ~ 3.3V의 전압크기를 이용하여 신호를 공급할 수 있으며, 아날로그 블록(90, 110)에서 사용되는 전압크기는 20V ~ 40V를 사용하게 된다. 이에 따라, 디지털 블록(80, 100)의 라인 피치(Pitch)는 0.13μm로 형성되며, 아날로그 블록(90, 110)의 라인 피치는 0.2μm ~ 0.3μm로 형성된다. 그런데, 디지털 블록(80, 100)과 아날로그 블록(90, 110)이 동시에 형성되는 경우, 라인 피치는 아날로그 블록(90, 110)의 라인 피치에 의하여 결정되게 된다. 구체적으로, 디지털 블록(80, 100)의 라인 피치에 따라 라인을 만들 경우 아날로그 신호가 라인에 공급되게 되면 디지털 블록(80, 100)의 라인 피치가 아날로그 신호가 요구하는 라인의 피치를 만족하지 못함으로 인하여 신 호의 흐름에 이상이 생기거나, 라인이 파괴되는 경우가 발생하게 된다. 이에 따라, 디지털 블록(80, 100)과 아날로그 블록(90, 110)이 공존하는 경우에는 아날로그 블록(90, 110)에 사용되는 최대 전압값을 기준으로 라인의 피치를 결정하게 됨으로써 디지털 블록(80, 100)의 경우에서는 불필요하게 큰 라인이 형성되게 되는 문제점이 있다.
따라서, 본 발명의 목적은 가격경쟁력과 호환성을 가지는 집적회로 및 그를 구비하는 액정표시장치를 제공하는데 있다.
상기 목적을 달성하기 위하여, 본 발명의 실시 예에 따른 집적회로는 디지털 로직 신호를 처리하는 디지털 블록과, 아날로그 신호를 처리하는 아날로그 블록을 구비하고, 상기 디지털 블록과 상기 아날로그 블록은 각각 별도의 회로로 제작되는 것을 특징으로 한다.
상기 디지털 블록은 타이밍 컨트롤러와 메모리 중 적어도 하나를 구비하는 것을 특징으로 한다.
상기 아날로그 블록은 디지털-아날로그 컨버터, 공통전압부, 직류직류 컨버터, 감마전압부, 레벨쉬프터 중 적어도 하나를 구비하는 것을 특징으로 한다.
상기 디지털 블록에 형성된 라인피치는 상기 아날로그 블록에 형성된 라인피 치보다 작게 형성되는 것을 특징으로 한다.
본 발명의 실시 예에 따른 액정표시장치는 디지털 로직 신호를 처리하는 디지털 블록과, 아날로그 신호를 처리하는 아날로그 블록이 각각 별로 제작되는 집적회로와, 상기 집적회로에 접속되어 상기 집적회로로부터의 신호에 대응하여 화상을 구현하는 액정패널을 구비하는 것을 특징으로 한다.
상기 디지털 블록은 타이밍 컨트롤러와 메모리 중 적어도 하나를 구비하는 것을 특징으로 한다.
상기 아날로그 블록은 디지털-아날로그 컨버터, 공통전압부, 직류직류 컨버터, 감마전압부, 레벨쉬프터 중 적어도 하나를 구비하는 것을 특징으로 한다.
상기 아날로그 블록 및 상기 디지털 블록은 상기 액정패널의 기판 상에 실장되는 것을 특징으로 한다.
상기 디지털 블록과 상기 아날로그 블록을 연결하는 라인이 상기 기판 상에 형성되는 것을 특징으로 한다.
상가 아날로그 블록에 접속되는 도전성 필름을 더 구비하고, 상기 아날로그 블록은 상기 액정패널의 기판 상에 실장되며, 상기 디지털 블록은 상기 도전성 필름에 실장되는 것을 특징으로 한다.
상기 액정패널에 접속되는 도전성 필름을 더 구비하고, 상기 아날로그 블록 및 상기 디지털 블록은 상기 도전성 필름에 실장되는 것을 특징으로 한다.
상기 아날로그 블록은 상기 디지털 블록으로부터의 신호를 공급받아 상기 액정패널에 공급하는 것을 특징으로 한다.
상기 디지털 블록에 신호를 공급하는 시스템을 더 구비하는 것을 특징으로 한다.
상기 목적 외에 본 발명의 다른 목적 및 특징들은 첨부도면을 참조한 실시 예에 대한 설명을 통하여 명백하게 드러나게 될 것이다.
이하, 도 7 내지 도 12을 참조하여 본 발명의 바람직한 실시 예에 대하여 설명하기로 한다.
도 7은 본 발명의 실시 예에 따른 액정표시장치를 나타낸 도면이다.
도 7을 참조하면, 본 발명의 실시 예에 따른 액정표시장치는 화상을 표시하는 액정패널(120)과, 액정패널(120)에 아날로그 신호를 공급하는 아날로그 블록(130)과, 아날로그 블록(130)에 신호를 공급하는 디지털 블록(140)과, 디지털 블록(140)에 신호를 공급하는 시스템(150)을 구비한다.
아날로그 블록(130)은 도 8a에 도시된 바와 같이 데이터 라인에 신호를 공급하는 디지털-아날로그 컨버터(132)와 감마전압부(134)를 포함하는 제1 아날로그 블록(130A)과, 게이트 라인에 공급되는 아날로그 신호를 생성하는 공통전압부(136)와 레벨 쉬프터(138) 및 직류직류 컨버터(139)를 포함하는 제2 아날로그 블록(130B)으로 형성된다. 또한, 아날로그 블록(130)은 도 8b에 도시된 바와 같이 디지털-아날로그 컨버터(132)와 감마전압부(134)와 게이트 라인에 공급되는 아날로그 신호를 생성하는 공통전압부(136)와 레벨 쉬프터(138) 및 직류직류 컨버터(139)를 모두 포함하여 형성될 수 있다.
디지털 블록(140)은 도 9에 타이밍 컨트롤러(142)와 메모리(144)를 구비한 다.
시스템(150)은 디지털 블록(140)에 색 신호(RGB)와 색 신호(RGB)에 관계된 제어신호를 공급한다.
이와 같은 구조를 가지는 본 발명의 실시 예에 따른 액정표시장치의 구동에 대하여 도 10을 참조하여 설명하기로 한다.
도 10을 참조하면, 먼저, 시스템(150)은 데이터에 대응되는 신호 및 제어신호를 디지털 블록(140)에 공급하게 된다. 이때, 데이터에 대응되는 신호는 디지털 블록(140)의 메모리에 저장되며, 데이터를 제어하는 제어 신호는 디지털 블록(140)의 타이밍 제어부에 저장되게 된다.
다음으로, 디지털 블록(140)은 타이밍 제어부 및 메모리에 저장된 신호 중 각 라인 즉, 데이터 라인 및 게이트 라인에 공급될 신호들을 아날로그 블록(150)에 포함된 각 기능블록에 공급하게 된다. 이를 구체적으로 설명하면, 타이밍 제어부 및 메모리에 저장된 신호 중 데이터 라인에 공급되는 신호 즉, 색 신호 값과 색 신호에 대응되는 감마전압 값이 각각 아날로그 블록(130)의 디지털-아날로그 컨버터 및 감마전압부에 공급된다. 또한, 타이밍 제어부 및 메모리에 저장된 신호 중 게이트 라인에 공급되는 신호 즉, 공통전압과, 게이트 신호 등을 공통전압부와 레벨 쉬프터에 공급한다.
이후, 아날로그 블록(130)은 디지털 블록(140)으로부터 공급된 신호 들을 액정패널(120)에 형성된 해당 라인에 각각 공급하게 된다.
이러한 본 발명의 제1 실시 예에 따른 액정표시장치는 디지털 블록(140)과 아날로그 블록(130)을 별도로 제작함으로써 재료비를 절감할 수 있을 뿐만 아니라, 보다 안정된 신호 공급을 유지할 수 있다. 이를 구체적으로 설명하면, 디지털 블록(140)은 내부에 공급되는 신호가 로직 신호 즉 0V ~ 3.3V 내외로 형성되기 때문에 그에 따라 낮은 전압을 위한 라인 피치 예를 들면, 0.13μm로 제작될 수 있다. 이러한 디지털 블록(140)은 낮은 전압을 위한 라인 피치로 제작되게 됨으로 드라이버 IC 내부의 면적 및 수율을 최적화할 수 있게 된다. 또한, 아날로그 블록(130)은 적용되는 액정패널(120)의 크기 및 환경조건에 따라 각기 다른 라인 피치로 제작되게 되는데, 이때, 디지털 블록(140)에 관계 없이 적용되는 액정패널(120)에 따라 별도 제작이 가능하게 된다. 즉, 높은 전압을 위한 라인 피치에 해당하는 드라이버 IC를 제작함으로써 집적회로의 면적 및 수율을 최적화 할 수 있다. 또한, 본 발명의 실시 예에 따른 집적회로는 아날로그 블록(130)과 디지털 블록(140)을 별도로 제작함으로 각 액정패널(120)에 따라 아날로그 블록(130)을 디지털 블록(140)에 관계없이 제작할 수 있게 된다. 즉, 디지털 블록(140)은 공통적으로 사용될 수 있도록 제작하여 드라이버 IC의 호환성을 높힐 수 있어, 전체적으로 생산비를 절감할 수 있게 된다. 또한, 디지털 블록(140)은 아날로그 블록(130)에 관계없이 라인의 피치를 최소화할 수 있어 고 해상도의 고용량 메모리 제작이 가능하다.
이러한 본 발명의 실시 예에 따른 액정표시장치는 도 11 내지 도 13에 도시된 바와 같이 다양한 방식으로 제작될 수 있다.
구체적으로, 도 11을 참조하면, 화상을 표시하는 액정패널(120)과, 액정패널(120)에 아날로그 신호를 공급하는 아날로그 블록(130)과, 아날로그 블록(130)에 신호를 공급하는 디지털 블록(140)과, 아날로그 블록(130) 및 디지털 블록(140)이 실장되는 도전성 필름(145)과, 도전성 필름(145)을 통하여 디지털 블록(140)에 신호를 공급하는 시스템(150)을 구비한다. 여기서, 아날로그 블록(130)과 디지털 블록(140)은 액정패널(120)의 글라스 상에 실장되고, 액정패널(120)의 일측과 시스템(150)을 연결하는 도전성 필름(145) 예를 들면, FPC(Flexible Printed Circuit)를 구비하여 시스템(150)과 아날로그 블록(130) 및 디지털 블록(140)을 연결한다. 또한, 액정패널(120) 상에 실장된 아날로그 블록(130)과 디지털 블록(140)의 연결을 위하여 신호라인(148)이 액정패널(120) 상에 형성될 수 있다. 여기서, 신호라인(148)의 형성은 액정패널(120)에 데이터 라인 및 게이트 라인이 형성되는 동안 동시에 형성될 수 있다.
도 12를 참조하면, 화상을 표시하는 액정패널(120)과, 액정패널(120) 상에 실장됨과 아울러 아날로그 신호를 공급하는 아날로그 블록(130)과, 아날로그 블록(130)에 접속된 도전성 필름(145)과, 도전성 필름(145) 상에 실장된 디지털 블록(140)과, 도전성 필름(145)과 접속되어 디지털 블록(140)에 신호를 공급하는 시스템(150)을 구비한다.
도 13을 참조하면, 화상을 표시하는 액정패널(120)과, 액정패널(120)에 접속된 도전성 필름(145)과, 도전성 필름(145) 상에 실장되어 액정패널(120)에 아날로그 신호를 공급하는 아날로그 블록(130)과, 도전성 필름(145)에 실장됨과 아울러 아날로그 블록(130)에 신호를 공급하는 디지털 블록(140)과, 도전성 필름(145)과 접속되어 디지털 블록(140)에 신호를 공급하는 시스템(150)을 구비한다.
이와 같은 구조를 가지는 본 발명의 실시 예에 따른 액정표시장치는 디지털 블록(140)과 아날로그 블록(130)을 COF 및 COG 타입의 조합으로 제작함으로써 다양한 제품을 생산할 수 있게 된다.
상술한 바와 같이, 본 발명의 실시 예에 따른 집적회로 및 그를 구비하는 액정표시장치는 디지털 블록과 아날로그 블록을 별도로 제작함으로써 집적회로의 면저과 수율을 최적화할 수 있다. 또한, 본 발명의 실시 예에 따른 디지털 블록은 고용량 처리가 가능한 대형메모리 제작이 가능하게 되고, 아날로그 블록은 각 액정패널의 크기에 따라 별도로 제작이 가능하여 집적회로의 호환성을 높힐 수 있다. 결과적으로, 본 발명의 실시 예에 다른 집적회로 및 그를 구비하는 액정표시장치는 생산비를 절감할 수 있어 가격경쟁력을 획득할 수 있다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여 져야만 할 것이다.

Claims (13)

  1. 디지털 로직 신호를 처리하며 타이밍 컨트롤러와 메모리 중 적어도 어느 하나를 구비하는 디지털 블록과,
    상기 디지털 블록과 별도의 회로로 제작되고 아날로그 신호를 처리하며 디지털-아날로그 컨버터, 공통전압부, 직류직류 컨버터, 감마전압부, 레벨쉬프터 중 적어도 하나를 구비한 아날로그 블록, 및
    상기 아날로그 블록과 디지털 블록을 전기적으로 연결하는 신호라인을 구비하고,
    상기 디지털 블록에서 처리된 신호들 중 일부는 상기 신호라인을 통해 상기 아날로그 블록으로 제공되며,
    상기 아날로그 블록은 상기 디지털 블록으로부터 제공된 신호를 아날로그 전압으로 처리하는 것을 특징으로 하는 집적회로.
  2. 삭제
  3. 삭제
  4. 제 1 항에 있어서,
    상기 디지털 블록에 형성된 라인피치는 상기 아날로그 블록에 형성된 라인피치보다 작게 형성되는 것을 특징으로 하는 집적회로.
  5. 디지털 로직 신호를 처리하며 타이밍 컨트롤러와 메모리 중 적어도 하나를 구비하는 디지털 블록과,
    아날로그 신호를 처리하며 디지털-아날로그 컨버터, 공통전압부, 직류직류 컨버터, 감마전압부, 레벨 쉬프터 중 적어도 하나를 구비하는 아날로그 블록이 각각 별도 제작되는 집적회로와,
    상기 집적회로에 접속되어 상기 집적회로로부터의 신호에 대응하여 화상을 구현하는 액정패널을 구비하고,
    상기 디지털 블록과 아날로그 블록은 상기 액정패널의 기판 상에 실장되고,
    상기 디지털 블록에서 처리된 신호들 중 일부는 상기 액정패널의 기판 상에 형성된 신호라인을 통해 상기 아날로그 블록으로 제공되며,
    상기 아날로그 블록은 상기 디지털 블록으로부터 제공된 신호를 아날로그 전압으로 변환하고 상기 변환된 아날로그 전압을 상기 액정패널로 제공하고,
    상기 신호라인은 상기 액정패널에 형성된 게이트라인 및 데이터라인 중 어느 하나와 동시에 형성되는 것을 특징으로 하는 액정표시장치.
  6. 삭제
  7. 삭제
  8. 삭제
  9. 삭제
  10. 제 5 항에 있어서,
    상가 아날로그 블록에 접속되는 도전성 필름을 더 구비하고,
    상기 아날로그 블록은 상기 액정패널의 기판 상에 실장되며,
    상기 디지털 블록은 상기 도전성 필름에 실장되는 것을 특징으로 하는 액정표시장치.
  11. 제 5 항에 있어서,
    상기 액정패널에 접속되는 도전성 필름을 더 구비하고,
    상기 아날로그 블록 및 상기 디지털 블록은 상기 도전성 필름에 실장되는 것을 특징으로 하는 액정표시장치.
  12. 삭제
  13. 제 5 항에 있어서,
    상기 디지털 블록에 신호를 공급하는 시스템을 더 구비하는 것을 특징으로 하는 액정표시장치.
KR1020050035735A 2005-04-28 2005-04-28 집적회로 및 그를 구비하는 액정표시장치 KR101136159B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020050035735A KR101136159B1 (ko) 2005-04-28 2005-04-28 집적회로 및 그를 구비하는 액정표시장치
CNB2006100789094A CN100420993C (zh) 2005-04-28 2006-04-27 集成芯片以及采用该集成芯片的平板显示器件
US11/411,915 US20060262067A1 (en) 2005-04-28 2006-04-27 Integrated chips and flat panel display device using the same
JP2006125011A JP2006309246A (ja) 2005-04-28 2006-04-28 集積回路と、それを用いた平板表示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050035735A KR101136159B1 (ko) 2005-04-28 2005-04-28 집적회로 및 그를 구비하는 액정표시장치

Publications (2)

Publication Number Publication Date
KR20060112969A KR20060112969A (ko) 2006-11-02
KR101136159B1 true KR101136159B1 (ko) 2012-04-17

Family

ID=37195113

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050035735A KR101136159B1 (ko) 2005-04-28 2005-04-28 집적회로 및 그를 구비하는 액정표시장치

Country Status (4)

Country Link
US (1) US20060262067A1 (ko)
JP (1) JP2006309246A (ko)
KR (1) KR101136159B1 (ko)
CN (1) CN100420993C (ko)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI383364B (zh) * 2008-01-31 2013-01-21 Chimei Innolux Corp 液晶顯示裝置及其驅動模組
US20100149141A1 (en) * 2008-12-17 2010-06-17 Samsung Electronics Co., Ltd Wiring of a display
JP2010164844A (ja) 2009-01-16 2010-07-29 Nec Lcd Technologies Ltd 液晶表示装置、該液晶表示装置に用いられる駆動方法及び集積回路
WO2011065051A1 (ja) * 2009-11-25 2011-06-03 シャープ株式会社 電源回路およびそれを備えた液晶表示装置
CN102662265B (zh) * 2012-05-10 2014-11-05 深圳市华星光电技术有限公司 液晶显示模组及液晶显示装置
CN102881270A (zh) * 2012-09-20 2013-01-16 深圳市华星光电技术有限公司 一种面板影像系统控制器及液晶显示装置
KR102371971B1 (ko) * 2015-09-15 2022-03-11 삼성디스플레이 주식회사 구동칩 및 이를 포함하는 표시 장치
KR102470088B1 (ko) * 2018-01-17 2022-11-24 삼성디스플레이 주식회사 표시 장치
CN108630145A (zh) * 2018-06-26 2018-10-09 江苏集萃有机光电技术研究所有限公司 一种硅基驱动基板和oled显示器
CN110648273B (zh) * 2019-09-27 2021-07-06 中国科学院长春光学精密机械与物理研究所 实时图像处理装置
CN111415617B (zh) * 2020-04-02 2021-07-06 广东晟合微电子有限公司 增加锁存器提高oled面板伽马电压稳定时间的方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0582717A (ja) * 1991-09-24 1993-04-02 Toshiba Corp 半導体集積回路装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0850272A (ja) * 1994-05-30 1996-02-20 Sanyo Electric Co Ltd 表示装置
JP3229809B2 (ja) * 1995-08-31 2001-11-19 三洋電機株式会社 半導体装置
JP4815081B2 (ja) * 2000-09-21 2011-11-16 シチズンホールディングス株式会社 画像装置
JP2002132222A (ja) * 2000-10-23 2002-05-09 Rohm Co Ltd 液晶表示装置の構造
JP2002328390A (ja) * 2001-02-23 2002-11-15 Citizen Watch Co Ltd 液晶表示装置および走査電極駆動ｉｃ
US6472747B2 (en) * 2001-03-02 2002-10-29 Qualcomm Incorporated Mixed analog and digital integrated circuits
JP4233967B2 (ja) * 2003-09-30 2009-03-04 シャープ株式会社 表示パネル駆動装置および表示装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0582717A (ja) * 1991-09-24 1993-04-02 Toshiba Corp 半導体集積回路装置

Also Published As

Publication number Publication date
US20060262067A1 (en) 2006-11-23
KR20060112969A (ko) 2006-11-02
CN100420993C (zh) 2008-09-24
CN1854836A (zh) 2006-11-01
JP2006309246A (ja) 2006-11-09

Similar Documents

Publication Publication Date Title
KR101136159B1 (ko) 집적회로 및 그를 구비하는 액정표시장치
CN107065376B (zh) 一种阵列基板和电子纸显示装置
US6903717B2 (en) Display device having driving circuit
JP4593904B2 (ja) 液晶表示装置
JP4673801B2 (ja) 液晶表示装置及びその製造方法
US8836675B2 (en) Display device to reduce the number of defective connections
KR20090103190A (ko) 표시장치
KR101340670B1 (ko) 액정표시장치
KR20180072922A (ko) 유기발광표시패널, 유기발광표시장치
US10656474B2 (en) Display panel
US8159488B2 (en) Voltage stabilizing circuit and display apparatus having the same
US20150248865A1 (en) Display apparatus
US8189161B2 (en) Chip-on-glass panel device
KR101604492B1 (ko) 액정표시장치
US9711538B2 (en) Display device
KR102360171B1 (ko) 구동 드라이버
KR101146459B1 (ko) 라인 온 글래스형 액정표시장치
KR20170059062A (ko) 표시 장치
US20040125060A1 (en) Liquid crystal display device and method of driving the same
KR101560412B1 (ko) 액정표시장치
KR102503746B1 (ko) 표시장치
KR20050032279A (ko) 라인 온 글래스형 액정표시소자
KR100919190B1 (ko) 라인-온-글래스 방식의 액정표시패널
KR20050000994A (ko) 라인 온 글래스형 액정 표시 장치
KR100701073B1 (ko) 액정표시장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160329

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20170320

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20190318

Year of fee payment: 8