CN106601709B - 半导体封装结构及其制造方法 - Google Patents

半导体封装结构及其制造方法 Download PDF

Info

Publication number
CN106601709B
CN106601709B CN201610668475.7A CN201610668475A CN106601709B CN 106601709 B CN106601709 B CN 106601709B CN 201610668475 A CN201610668475 A CN 201610668475A CN 106601709 B CN106601709 B CN 106601709B
Authority
CN
China
Prior art keywords
semiconductor substrate
solder
semiconductor
pad
curved surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610668475.7A
Other languages
English (en)
Other versions
CN106601709A (zh
Inventor
林俊宏
陈奕廷
黄仕铭
林青瑢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanced Semiconductor Engineering Inc
Original Assignee
Advanced Semiconductor Engineering Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Semiconductor Engineering Inc filed Critical Advanced Semiconductor Engineering Inc
Publication of CN106601709A publication Critical patent/CN106601709A/zh
Application granted granted Critical
Publication of CN106601709B publication Critical patent/CN106601709B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49894—Materials of the insulating layers or coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/118—Post-treatment of the bump connector
    • H01L2224/11848—Thermal treatments, e.g. annealing, controlled cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92222—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92225—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H01L23/295—Organic, e.g. plastic containing a filler
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
    • H01L2924/15331—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Wire Bonding (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

本发明提供一种半导体封装结构，其包含：第一半导体衬底；第二半导体衬底；半导体裸片，其电连接到所述第一半导体衬底；互连元件；及封装体。所述第一半导体衬底包含第一顶部接垫，且所述第二半导体衬底包含第二底部接垫。所述互连元件连接所述第二底部接垫与所述第一顶部接垫。所述互连元件包含第一杯形部分及第二弧形部分，其中所述第一部分连接到所述第一顶部接垫且所述第二部分连接到所述第二底部接垫。所述第一部分与所述第二部分一起将所述互连元件界定为单体组件。所述封装体位于所述第一半导体衬底与所述第二半导体衬底之间，且覆盖所述半导体裸片及所述互连元件。

Description

半导体封装结构及其制造方法
技术领域
本发明涉及一种半导体封装结构及一种半导体工艺，且更特定来说，涉及一种堆叠式半导体封装结构及其制造方法。
背景技术
制造堆叠式半导体封装结构的传统工艺可能不会为所需应用提供足够精细的间距，或结构的部分可能翘曲或剥落，或可能在邻近互连件之间存在不当的桥接。因此需要改良的制造技术。
发明内容
在一个方面中，一种半导体封装结构包含：第一半导体衬底；第二半导体衬底；半导体裸片，其电连接到所述第一半导体衬底；互连元件；及封装体。所述第一半导体衬底包含第一顶部接垫，且所述第二半导体衬底包含第二底部接垫。所述互连元件连接所述第二底部接垫与所述第一顶部接垫。所述互连元件包含第一杯形部分及第二弧形部分，其中所述第一部分连接到所述第一顶部接垫且所述第二部分连接到所述第二底部接垫。所述第一部分与所述第二部分一起将所述互连元件界定为单体组件。所述封装体位于所述第一半导体衬底与所述第二半导体衬底之间，且覆盖所述半导体裸片及所述互连元件。
在另一个方面中，一种半导体封装结构包含：第一半导体衬底；第二半导体衬底；半导体裸片，其电连接到所述第一半导体衬底；至少一个互连元件；及封装体。所述第一半导体衬底包含至少一个第一顶部接垫，且所述第二半导体衬底包含对应于相应第一顶部接垫的至少一个第二底部接垫。所述互连元件连接所述第二底部接垫与所述第一顶部接垫。所述互连元件的材料在所述互连元件的整个体积中为一致的，且所述材料包含介于约95wt％到约99.8wt％范围内的量的锡。所述封装体位于所述第一半导体衬底与所述第二半导体衬底之间，且覆盖所述半导体裸片及所述互连元件。
在另一个方面中，一种用于制造半导体封装结构的方法包含：(a)提供第一半导体衬 底及半导体裸片，其中所述半导体裸片电连接到所述第一半导体衬底，且所述第一半导体衬底包含至少一个第一顶部接垫及位于相应第一顶部接垫上的至少一个预焊料；(b)提供第二半导体衬底，其中所述第二半导体衬底包含至少一个第二底部接垫及位于相应第二底部接垫上的至少一个焊球，其中所述焊球的熔点高于所述预焊料的熔点；(c)将所述第二半导体衬底放置于所述第一半导体衬底上，其中所述焊球接触所述预焊料；(d)在介于所述焊球的所述熔点与所述预焊料的所述熔点之间的第一温度下进行加热工艺，使得所述预焊料软化并且接合到所述焊球；及(e)将封装体施加于所述第一半导体衬底与所述第二半导体衬底之间的空间以包覆所述半导体裸片。
附图说明
图1说明根据本发明的实施例的半导体封装结构的横截面图。
图2说明根据本发明的实施例的图1中展示的区段A的放大视图。
图3说明根据本发明的实施例的互连元件的放大视图。
图4说明根据本发明的实施例的互连元件的放大视图。
图5、6、7、8、9及10说明根据本发明的实施例的半导体工艺。
图11说明根据本发明的实施例的半导体工艺。
具体实施方式
本发明提供一种经改良的半导体封装结构，其可减少翘曲、剥落及桥接；以及用于制造所述半导体封装结构的经改良技术。本发明的半导体封装结构及技术适用于精细间距(Fine Pitch)的应用。
制造堆叠式半导体封装结构的工艺是将裸片及焊球结合到下部衬底的上表面开始，接着在下部衬底的上表面上形成模制材料(Molding Material)以包覆裸片及焊球。封装材料一旦固化，便可在封装材料的上表面上形成开口，以暴露焊球中的每一者的上部部分。接下来，可将上部衬底位于封装材料上，使得上部衬底的下部表面上的焊料接触焊球。在第一加热阶段，接着可在烘箱中使焊料及焊球熔融以形成多个互连元件。当半导体封装结构被移动到烘箱以用于第一加热阶段时，上部衬底的下部表面接触但不结合到封装材料，且焊料接触但不结合到焊球。因此，在运输半导体封装结构过程中，上部衬底可能相对于封装材料移动。
为了解决这些问题，可在工艺的初期形成互连元件在上部衬底与下部衬底之间，接着为用以在上部衬底与下部衬底之间形成封装材料的模制阶段(Molding Stage)。举例来 说，可通过熔融上部衬底及下部衬底上的焊球来形成这些互连元件。然而，由于上部衬底及下部衬底的焊球同时熔化，因此熔化的互连元件可能不会在上部衬底与下部衬底之间提供足够的间隙。因此，上部衬底与下部衬底之间的高度控制为困难的。
为了解决这些问题，可由涂层金属球(Cotaed Metal Ball)(例如涂布有焊料的铜芯球)形成互连元件。然而，在回焊工艺期间，金属球上的外部焊料涂层可能会沿着球向下流动，使得互连元件与上部衬底之间的结合可能归因于焊料损失而破裂，此会减小互连元件与上部衬底之间的电连接。此外，如果外部焊料向下流动，则邻近的涂层金属球的底部上的聚集焊料可能会接触并且导致桥接(Bridge)。
为了解决以上问题，经改良的互连元件形成在两个衬底之间以提供强力结合，同时也在两个衬底之间提供支撑及间隙，且容许两个衬底的未对准。上述的技术减少衬底翘曲及剥落，且减少邻近的互连元件之间的不当的桥接。
图1说明根据本发明的实施例的半导体封装结构1的横截面图。半导体封装结构1包含第一半导体衬底10、第二半导体衬底12、半导体裸片14、至少一个互连元件16、封装体18及底部焊球20。
第一半导体衬底10包含上表面101、下表面102、至少一个第一顶部接垫103及至少一个第一底部接垫104。在此实施例中，第一半导体衬底10为封装衬底，且包含多个第一顶部接垫103及多个第一底部接垫104。第一底部接垫104位于第一半导体衬底10的下部表面102上，且第一顶部接垫103位于第一半导体衬底10的上表面101上。第一底部接垫104中的若干者电连接到第一顶部接垫中的若干者。
在图1中说明的实施例中，第一半导体衬底10进一步包含第一上部介电层105及第一下部介电层106。第一上部介电层105及/或第一下部介电层106的材料为(例如)阻焊剂或其它适合介电材料。第一半导体衬底10的上表面101的一部分被第一上部介电层105覆盖，且第一半导体衬底10的下表面102的一部分被第一下部介电层106覆盖。第一上部介电层105暴露第一顶部接垫103，且第一下部介电层106暴露第一底部接垫104。
在一或多个实施例中，可省略第一上部介电层105及第一下部介电层106中的一或两者。
在图1中说明的实施例中，第二半导体衬底12包含上表面121、下表面122、至少一个第二顶部接垫123及至少一个第二底部接垫124。第一半导体衬底10的上表面101面向第二半导体衬底12的下表面122。在此实施例中，第二衬底12为封装衬底或中介层(Interposer)，且包含多个第二顶部接垫123及多个第二底部接垫124。第二顶部接垫 123位于第二半导体衬底12的上表面121上，且第二底部接垫124位于第二衬底12的下表面122上。第二顶部接垫123中的若干者电连接到第二底部接垫124中的若干者。
另外，在此实施例中，第二半导体衬底12包含第二上部介电层126及第二下部介电层127。第二上部介电层126及/或第二下部介电层127的材料为(例如)阻焊剂或其它适合介电材料。如图1中所示，第二半导体衬底12的上表面121的一部分被第二上部介电层126覆盖，且第二半导体衬底12的下表面122的一部分被第二下部介电层127覆盖。第二上部介电层126暴露第二顶部接垫123，且第二下部介电层127暴露第二底部接垫124。
在一或多个实施例中，可省略第二上部介电层126及第二下部介电层127中的一或两者。
半导体裸片14电连接到第一半导体衬底10的上表面101。在图1中说明的实施例中，半导体裸片14通过倒装芯片结合附接到第一半导体衬底10的上表面101，且凸块143用以连接半导体裸片14的有源面141与第一半导体衬底10的上表面101。
互连元件16连接第一顶部接垫103中的若干者与第二底部接垫124中的若干者。互连元件16中的每一者具有第一部分161及第二部分162，其中第二部分162对应于互连元件16的重量或体积的至少一大部分。在实施例中，预焊料(对应于第一部分161)与焊球(对应于第二部分162)熔融在一起以形成互连元件16。即，互连元件16为通过将两个组件(预焊料及焊球)熔融在一起形成的单体组件，使得在第一部分161与第二部分162之间不存在可检测的边界。图1中展示假想弯曲表面163以显示熔融的互连元件16的第一部分161及第二部分162，其中第一部分161为杯形，且第二部分162为弧形，例如近似球形。由于预焊料与焊球的熔融，第一部分161的材料与沿着假想弯曲表面163的第二部分162的材料大体上相同。第一部分161连接到第一顶部接垫103。第二部分162连接到第二底部接垫124。
迹线(未示出)及介层孔(Vias)或其它互连组件(未示出)可用以电连接第一顶部接垫103与第一底部接垫104，或电连接第二顶部接垫123与第二底部接垫124。
封装体18位于第一半导体衬底10与第二半导体衬底12之间。在图1中所展示的实施例中，封装体18位于第二下部介电层127与第一上部介电层105之间，且包覆(覆盖)半导体裸片14及互连元件16。封装体18粘合到第二下部介电层127及第一上部介电层105二者。在第二下部介电层127与第一上部介电层105具有类似材料的实施例中，封装体18与第二下部介电层127之间的粘合力可与封装体18与第一上部介电层105之间的粘合力大体上相同。应注意，如果省略第二下部介电层127及第一上部介电层105， 则封装体18粘合到第一半导体衬底10的上表面101及第二半导体衬底12的下表面122二者。在第一半导体衬底10及第二半导体衬底12具有类似材料的实施例中，封装体18与上表面101之间的粘合力可与封装体18与下表面122之间的粘合力大体上相同。
在图1中所展示的实施例中，封装体18界定容纳空间181以容纳相应互连元件16。容纳空间181的侧壁中的每一者的轮廓与相应互连元件16共形，使得互连元件16的整个外表面接触相应容纳空间181的侧壁。即，容纳空间181的侧壁中的每一者的轮廓是由相应互连元件16所界定。因此，互连元件16中的每一者由封装体18紧密包覆。在一或多个实施例中，封装体18进一步包含多个半径的填充物182(例如二氧化硅)。填充物182大体上均匀地分布于封装体18内。底部焊球20位于第一底部接垫104上以电连接到外部组件或表面。
半导体封装结构1进一步包含粘合层19，其位于半导体裸片14的背表面142与第二半导体衬底12之间。粘合层19粘合到半导体裸片14的背表面142及第二下部介电层127二者。应注意，如果省略第二下部介电层127，则粘合层19粘合到半导体裸片14的背表面142及第二半导体衬底12的下表面122二者。举例来说，可通过固化液体粘合剂来形成粘合层19，或举另一实例，粘合层19可为膜状结构。应注意，粘合层19为可省略的。
图2说明根据本发明的实施例的图1中展示的区段A的放大视图。杯形第一部分161具有横向最大宽度W1。弧形第二部分162具有横向最大宽度W2，其为球体的直径。横向最大宽度W2大于或等于横向最大宽度W1。第二部分162与第一部分161之间的假想表面163的曲率与第二部分162的侧表面的曲率大体上相同，且与第二部分162的侧表面的曲率连续。
如图2中所展示，第一部分161(对应于预焊料)沿着第二部分162(对应于实心焊球)的周边外表面朝上延伸。因此，第二部分162的侧表面的曲率与第一部分161的侧表面的曲率不连续。换言之，互连元件16的侧表面可包含上部侧表面(例如，第二部分162的侧表面)及下部侧表面(例如，第一部分161的侧表面)，且上部侧表面的曲率与下部侧表面的曲率不连续。即，互连元件16的整个侧表面不具有单个曲率，且在上部侧表面(例如，第二部分162的侧表面)与下部侧表面(例如，第一部分161的侧表面)之间存在相交点。在图2的实施例中，第二部分162为近似球形的，使得(例如)沿着第二部分162的侧表面的曲率的变化低于或等于侧表面的平均曲率的±10％，例如低于或等于±5％、低于或等于±4％、低于或等于±3％、低于或等于±2％、低于或等于±1％、低于或等于±0.5％、低于或等于±0.1％或低于或等于±0.05％。
在图2中说明的实施例中，假想弯曲表面163接触第一顶部接垫103。互连元件16沿着垂直轴(在所展示的定向中)对称。此外，如图2中所展示，第二底部接垫124位于第一顶部接垫103上面并且与第一顶部接垫103对准，且第一顶部接垫103的几何中心轴与互连元件16的第二部分162的几何中心轴大体上对准。
在一或多个实施例中，互连元件16含有介于约95重量％(wt％)至约99.8wt％的范围内的量的锡(锡)。在一或多个实施例中，互连元件16的材料在互连元件16的整个体积中为一致的，使得(例如)第一部分161的材料具有第一锡含量，第二部分162的材料具有第二锡含量，且第一锡含量与第二锡含量大体上相同。
图3说明根据本发明的实施例的互连元件16a的放大视图B。此实施例的互连元件16a类似于如图2中所展示的互连元件16，其不同处为假想弯曲表面163不接触第一顶部接垫103。在制造期间，通过熔化的第一部分161的内聚力向上推动第二部分162，使得第二部分162从第一顶部接垫103提高一短距离。
图4说明根据本发明的实施例的互连元件16b的放大视图C。此实施例的互连元件16b类似于如图2中所展示的互连元件16，且在下文描述差异。在此实施例中，第二底部接垫124相对于第一顶部接垫103移位。因此，在第一顶部接垫103的几何中心轴与互连元件16b的第二部分162的几何中心轴之间存在偏移。因此，互连元件16b沿着穿过互连元件16b的垂直轴(在所展示的定向中)不对称。如此实施例所展示，第二底部接垫124与第一顶部接垫103之间的偏移不会导致与邻近互连元件16b桥接，首先，此是因为预焊料(对应于第一部分161)的量相对较少，而且因为，预焊料并不会在制造期间水平地延伸到邻近互连元件16b，而是归因于预焊料与焊球之间的界面亲和力而沿着焊球(对应于第二部分162)的周边外表面向上延伸。
图5到10说明根据本发明的实施例的半导体工艺。参看图5，提供半导体裸片14及第一半导体衬底10。
半导体裸片14电连接到第一半导体衬底10的上表面101。在此实施例中，半导体裸片14通过倒装芯片结合附接到第一半导体衬底10的上表面101，且凸块143用以连接半导体裸片14的有源面141与第一半导体衬底10的上表面101。
接着，形成预焊料161a在位于第一半导体衬底10的上表面101上的相应第一顶部接垫103上。预焊料161a含有介于约80wt％到约96.5wt％范围内的量的锡。在实施例中，预焊料161a的材料为SAC305无铅焊料，其含有约96.5wt％的量的锡，且其熔点为约217℃。在另一实施例中，预焊料161a的材料为锡-铟-银(SnInAg)合金，其含有约90wt％的量的锡，且其熔点为约205℃。在另一实施例中，预焊料161a的材料为锡-铟- 银(SnInAg)合金，其含有约80wt％的量的锡，且其熔点为约176℃。
参看图6，形成粘合层19在半导体裸片14的背表面142上。举例来说，可通过固化液体粘合剂来形成粘合层19，或举另一实例，粘合层19可为膜状结构。应注意，粘合层19为可省略的。
参看图7，提供第二半导体衬底12。接着，形成焊球162a在位于第二半导体衬底12的第二下表面122上的第二底部接垫124上。焊球162a的熔点高于位于第一半导体衬底10的接垫103上的预焊料161a(图5)的熔点，且预焊料161a(图5)中所含有的锡的量小于焊球162a中所含有的锡的量。焊球162a含有介于约96.5wt％至约100wt％范围内的量的锡。在一个实施例中，焊球162a的材料为纯锡，其含有约100wt％的量的锡，且其熔点为约232℃。在另一实施例中，焊球162a的材料为SAC305(约96.5wt％的锡及约217℃的熔点)。
参看图8，将第二半导体衬底12放置于第一半导体衬底10上。第一半导体衬底10的上表面101面向第二半导体衬底12的下表面122，且焊球162a中的若干者接触预焊料161a中的若干者。另外，第二半导体衬底12的第二下部介电层127接触粘合层19。
参看图9，进行第一加热工艺，以形成温度为焊球162a的熔点与预焊料161a的熔点之间的第一工作温度，使得预焊料161a软化且粘合到相应焊球162a以形成互连元件16c。此时，焊球162a不软化，且保持为固体。每一预焊料161a的一部分沿着相应焊球162a的周边外表面164向上延伸。因此，在焊球162a与预焊料161a之间存在实际边界(周边外表面164)，且焊球162a的材料不同于预焊料161a的材料。在此阶段，预焊料161a为杯形，且焊球162a为近似球体，位于杯形预焊料161a内。焊球162a的侧表面的曲率与预焊料161a的侧表面的曲率不连续。
在此实施例中，经由热压工艺来完成加热，且施加高热容量模具2将第二半导体衬底12与第一半导体衬底10按压在一起。高热容量模具2包含底部模具21及顶部模具22，且二者是由(例如)铁或钢制成。底部模具21接触第一半导体衬底10，且顶部模具22接触第二半导体衬底12。底部模具21及顶部模具22还提供能量以将第一半导体衬底10及第二半导体衬底12分别加热到第一工作温度。底部模具21与顶部模具22相对移动，使得在此实施例中，焊球162a的周边外表面164接触第一顶部接垫103，且借此挤压预焊料161a的中心部分以使其沿着周边外表面164向上爬升。
在此实施例中，在按压工艺期间，粘合层19接触第二下部介电层127且粘合到第二下部介电层127。应注意的是，如果省略第二下部介电层127，则粘合层19接触第二半导体衬底12的下表面122且粘合到所述下表面122。粘合层19可提供第二半导体衬 底12与半导体裸片14之间的缓冲。另外，在按压工艺期间按压粘合层19，可以排出粘合层19中的气泡。
在此阶段(图9)，焊球162a不软化，使得其可提供间隙且防止第二半导体衬底12在加热工艺期间凸状翘曲(Convex Warpage)。因此，阻止了封装体18(图10)在模制工艺(Molding Process)之后溢胶(Bleeding)。另外，焊球162a的重量为相应预焊料161a的重量的至少10倍。举例来说，焊球162a中的每一者的重量为相应预焊料161a的重量的约14到15倍。因此，预焊料161a的量相对较少，且互连元件16c之间的桥接风险为低的。
使用高热容量模具2可相当精确地控制加热工艺的第一工作温度。在一个实施例中，加热工艺可控制在具有±3℃内的偏差值的温度下。在实施例中，第一工作温度可在约200℃到约225℃(例如约200℃、约212℃或约225℃)的范围内。
在一或多个实施例中，不使用高热容量模具2，且将第一半导体衬底10及第二半导体衬底12输送到回焊炉中以进行回焊工艺。
接下来提供三个非限制性说明性实例。
实例1：焊球162a的材料是具有约217℃熔点的SAC305，加热工艺的第一工作温度为约200℃，且预焊料161a的材料为锡-铟-银(SnInAg)合金，其含有约80wt％的量的锡，其熔点为约176℃。
实例2：焊球162a的材料是具有约232℃熔点的纯锡，加热工艺的第一工作温度为约212℃，且预焊料161a的材料为锡-铟-银(SnInAg)合金，其含有约90wt％的量的锡，其熔点为约205℃。
实例3：焊球162a的材料是具有约232℃熔点的纯锡，加热工艺的第一工作温度为约225℃，且预焊料161a的材料为具有约217℃熔点的SAC305。
参看图10，在加热工艺之后，互连元件16c电连接及物理连接第一顶部接垫103与第二底部接垫124。封装体18施加于第一半导体衬底10与第二半导体衬底12之间的空间以包覆半导体裸片14及互连元件16c。在此实施例中，封装体18为模制化合物(MoldingCompound)。在第一上部介电层105与第二下部介电层127具有类似材料的实施例中，第一上部介电层105与封装体18之间的粘合力与第二下部介电层127与封装体18之间的粘合力大体上相同。应注意，如果省略第二下部介电层127及第一上部介电层105，则封装体18粘合到第一半导体衬底10的上表面101及第二半导体衬底12的下表面122二者。如果第一半导体衬底10与第二半导体衬底12具有类似材料，则封装体18与上表面101之间的粘合力与封装体18与下表面122之间的粘合力大体上相同。
封装体18包含容纳空间181，用以容纳互连元件16c。由于在形成互连元件16c之后施加封装体18，因此每一容纳空间181的侧壁的轮廓与相应互连元件16c共形，且互连元件16c的整个周边外表面接触相应容纳空间181的侧壁。即，容纳空间181中的每一者的轮廓是由相应互连元件16c界定。封装体18包含多个不同半径的填充物182。填充物182大体上均匀地分布于封装体18内。
在实施例中，模制阶段的工作温度为约165℃到约175℃，低于预焊料161a的熔点。
随后，固化封装体18，以使得容纳空间181的轮廓固定。在此实施例中，实心焊球162a可提供间隙且防止第二半导体衬底12凸状翘曲。因此，封装体18将不会溢胶到第二上部介电层126。
可将焊料(未示出)设置于第一半导体衬底10的第一底部接垫104上以形成类似于图1中的底部焊球20的至少一个底部焊球(未示出)。接着，在高于焊料(例如，对应于底部焊球20)及焊球162a的熔点的第二工作温度下进行第二加热阶段。焊料熔化(例如，以形成底部焊球20)，且预焊料161a与相应焊球162a熔化且熔融在一起以形成互连元件16。因此，获得如图1中所展示的半导体封装结构1。
在一或多个实施例中，预焊料161a与焊球162完全混合以使得互连元件16在其整个体积中含有一致材料(单一材料)。在其它实施例中，在第二加热阶段之前，预焊料161a与焊球162混合，以在预焊料161a与焊球162接触之处形成一致材料。
如图1中所示，由于互连元件16是由预焊料161a与焊球162a熔融形成的单体组件，因此在第二加热阶段之后，在第一部分161与第二部分162之间不再存在可检测边界。此外，因为模制化合物在第二加热阶段之前固化，即在预焊料161a与相应焊球162a熔化及熔融之前固化，所以每一互连元件16保持相应容纳空间181的轮廓。即，在第二加热阶段之前位于杯形预焊料161a上的焊球162a的轮廓类似于在第二加热阶段之后互连元件16的轮廓。因此，第一部分161与第二部分162由类似于在第二加热阶段之前在预焊料161a与焊球162a之间的实际边界(图9)的假想弯曲表面163划分。
在一或多个实施例中，在第二加热工艺之后，互连元件16含有介于约95wt％到约99.8wt％范围内的量的锡。在上述实例1中，SAC305焊球162a含有96.5wt％的锡，锡-铟-银(SnInAg)预焊料161a含有80wt％的锡，且焊球162a的重量为预焊料161a的重量的14倍。因此，互连元件16中的锡的wt％可在方程式(1)中得出。
(14*96.5％+1*80％)/(14+1)＝0.954＝95.4％ (1)
在上述实例2中，纯锡焊球162a含有100wt％的锡，锡-铟-银(SnInAg)预焊料161a含有90wt％的锡，且焊球162a的重量为预焊料161a的重量的14倍。因此，互连元件 16中的锡的wt％可在方程式(2)中得出。
(14*100％+1*90％)/(14+1)＝0.9933＝99.33％ (2)
在上述实例3中，纯锡焊球162a含有100wt％的锡，SAC305预焊料161a含有96.5wt％的锡，且焊球162a的重量为预焊料161a的重量的14倍。因此，互连元件16中的锡的wt％可在方程式(3)中得出。
(14*100％+1*96.5％)/(14+1)＝0.9977＝99.77％ (3)
在图9的加热及图10的模制阶段之后，可获得如图2中所展示的互连元件16。
图11说明根据本发明的实施例的半导体工艺。此实施例的初始阶段与图5到7中展示的阶段相同，且图11的阶段是在图7的阶段之后。图11类似于图8，其不同处在于，第二半导体衬底12与第一半导体衬底10未对准。即，第二底部接垫124不与第一顶部接垫103对准，且在第二底部接垫124与第一顶部接垫103之间存在移位。如图所示，由于预焊料161a的量相对较少，因此即使在存在未对准时，与邻近互连元件16的桥接的风险仍为低的。接下来进行如在图9中的加热阶段及如在图10中的模制阶段，以获得类似于图10中说明的半导体封装结构的半导体封装结构，但具有如图4中所展示的互连元件16b。如图4中所展示，互连元件16b沿着垂直轴不对称。
除非另外规定，否则例如“上面”、“下方”、“向上”、“左边”、“右边”、“向下”、“顶部”、“底部”、“垂直”、“水平”、“侧”、“较高”、“下部”、“上部”、“上方”、“下面”等空间描述是相对于图中展示的定向加以指示。应理解，本文中所使用的空间描述仅出于说明的目的，且本文中所描述的结构的实际实施可以任何定向或方式在空间上配置，其限制条件为本发明的实施例的优点不因此配置而有偏差。
如本文中所使用，词语“近似地”、“大体上”、“实质的”及“约”用以描述及说明小变化。当与事件或情形结合使用时，所述词语可指事件或情形明确发生的情况及事件或情形极近似于发生的情况。举例来说，当结合数值使用时，所述词语可指小于或等于彼数值的±10％的变化范围，例如小于或等于±5％、小于或等于±4％、小于或等于±3％、小于或等于±2％、小于或等于±1％、小于或等于±0.5％、小于或等于±0.1％、或小于或等于±0.05％。举例来说，如果两个数值之间的差小于或等于所述值的平均值的±10％(例如，小于或等于±5％、小于或等于±4％、小于或等于±3％、小于或等于±2％、小于或等于±1％、小于或等于±0.5％、小于或等于±0.1％、或小于或等于±0.05％)，则可认为所述两个数值“大体上”相同。
另外，有时在本文中按范围格式呈现量、比率及其它数值。应理解，此类范围格式是为便利及简洁起见而使用，且应灵活地理解为不仅包含明确指定为范围极限的数值， 且还包含涵盖于彼范围内的所有个别数值或子范围，就如同明确指定每一数值及子范围一般。
尽管已参考本发明的特定实施例描述并说明本发明，但这些描述及说明并不限制本发明。所属领域的技术人员应理解，在不脱离如由所附权利要求书界定的本发明的真实精神及范畴的情况下，可作出各种改变且可用等效物取代。说明可不一定按比例绘制。归因于工艺及容限，本发明中的艺术再现与实际装置之间可存在区别。可存在并未特定说明的本发明的其它实施例。应将本说明书及图式视为说明性而非限制性的。可作出修改，以使特定情形、材料、物质组成、方法或工艺适应于本发明的目标、精神及范畴。所有所述修改均意欲处于此处随附的权利要求书的范畴内。尽管已参看按特定次序执行的特定操作描述本文中所揭示的方法，但应理解，在不脱离本发明的教示的情况下，可组合、再分或重新定序这些操作以形成等效方法。因此，除非本文中具体指示，否则操作的次序及分组并非对本发明的限制。
符号说明
1 半导体封装结构
2 高热容量模具
10 第一半导体衬底
12 第二半导体衬底
14 半导体裸片
16 互连元件
16a 互连元件
16b 互连元件
16c 互连元件
18 封装体
19 粘合层
20 底部焊球
21 底部模具
22 顶部模具
101 上表面
102 下表面
103 第一顶部接垫
104 第一底部接垫
105 第一上部介电层
106 第一下部介电层
121 上表面
122 下表面
123 第二顶部接垫
124 第二底部接垫
126 第二上部介电层
127 第二下部介电层
141 有源面
142 背表面
143 凸块
161 杯形第一部分/第一部分
161a 预焊料
162 弧形第二部分/第二部分
162a 焊球
163 假想表面/假想弯曲表面
164 周边外表面
181 容纳空间
182 填充物
A 区段
B 放大视图
C 放大视图
W1 横向最大宽度
W2 横向最大宽度。

Claims (13)

1.一种半导体封装结构，其包括：
第一半导体衬底，其包含至少一个第一顶部接垫；
第二半导体衬底，其包含至少一个第二底部接垫，其对应于相应第一顶部接垫；
半导体裸片，其电连接到所述第一半导体衬底；
至少一个互连元件，连接所述第二底部接垫与所述第一顶部接垫，其中所述互连元件包含第一部分及第二部分，所述第一部分为杯形且连接到所述第一顶部接垫，所述第二部分为弧形且连接到所述第二底部接垫，所述第二部分的侧表面与所述第一部分的侧表面的交界处具有一拐点，且所述第一部分与所述第二部分一起将所述互连元件界定为单体组件；以及
封装体，其位于所述第一半导体衬底与所述第二半导体衬底之间，且覆盖所述半导体裸片及所述互连元件，所述封装体接触所述拐点。
2.根据权利要求1所述的半导体封装结构，其中所述互连元件的第一部分及第二部分是以假想弯曲表面做区隔，所述假想弯曲表面接触所述第一顶部接垫。
3.根据权利要求1所述的半导体封装结构，其中所述第一顶部接垫的几何中心轴与所述第二底部接垫的几何中心轴之间存在偏移。
4.根据权利要求1所述的半导体封装结构，其中所述第一部分的侧面具有第一曲面及与所述第一曲面相对的第二曲面，所述第一曲面的曲率与所述第二曲面的曲率不同。
5.根据权利要求1所述的半导体封装结构，其中所述第二部分的侧表面的曲率与所述第一部分的侧表面的曲率不连续。
6.根据权利要求1所述的半导体封装结构，其中所述第二部分的横向最大宽度大于或等于所述第一部分的横向最大宽度。
7.根据权利要求1所述的半导体封装结构，其中所述互连元件含有介于95wt％到99.8wt％范围内的量的锡。
8.一种半导体封装结构，其包括：
第一半导体衬底，其包含至少一个第一顶部接垫；
第二半导体衬底，其包含至少一个第二底部接垫，其对应于相应第一顶部接垫；
半导体裸片，其电连接到所述第一半导体衬底；
至少一个互连元件，连接所述第二底部接垫与所述第一顶部接垫，其中所述互连元件的材料在所述互连元件的整个体积中为一致的，且其中所述材料包含介于95wt％到99.8wt％范围内的量的锡，其中所述互连元件的侧表面包含上部侧表面及下部侧表面，且所述上部侧表面的曲率与所述下部侧表面的曲率不连续，其中所述下部侧表面具有第一曲面及与所述第一曲面相对的第二曲面，所述第一曲面的曲率与所述第二曲面的曲率不同；以及
封装体，其位于所述第一半导体衬底与所述第二半导体衬底之间，且覆盖所述半导体裸片及所述互连元件。
9.一种用于制造半导体封装结构的方法，其包括：
(a)提供第一半导体衬底及半导体裸片，其中所述半导体裸片电连接到所述第一半导体衬底，且所述第一半导体衬底包含至少一个第一顶部接垫及位于相应第一顶部接垫上的至少一个预焊料；
(b)提供第二半导体衬底，其中所述第二半导体衬底包含至少一个第二底部接垫及位于相应第二底部接垫上的至少一个焊球，其中所述焊球的熔点高于所述预焊料的熔点；
(c)将所述第二半导体衬底放置于所述第一半导体衬底上，其中所述焊球接触所述预焊料；
(d)在介于所述焊球的所述熔点与所述预焊料的所述熔点之间的第一温度下进行第一加热工艺，使得所述预焊料软化并且接合到所述焊球；
(e)将封装体施加于所述第一半导体衬底与所述第二半导体衬底之间的空间以包覆所述半导体裸片；
(f)固化所述封装体；以及
(g)在高于所述焊球的所述熔点的第二温度下进行第二加热工艺，使得所述预焊料与所述焊球熔融在一起以形成互连元件。
10.根据权利要求9所述的方法，其中(a)的所述预焊料中所含有的锡的量小于(b)的所述焊球中所含有的锡的量。
11.根据权利要求9所述的方法，其中(a)的所述预焊料含有介于80wt％到96.5wt％范围内的量的锡，且(b)的所述焊球含有介于96.5wt％到100wt％范围内的量的锡。
12.根据权利要求9所述的方法，其中进行(d)中的第一加热工艺包含进行热压工艺，其中施加高热容量模具以按压所述第二半导体衬底及所述第一半导体衬底。
13.根据权利要求9所述的方法，其中在(d)中，所述预焊料的一部分沿着所述焊球的周边表面向上延伸。
CN201610668475.7A 2015-10-15 2016-08-15 半导体封装结构及其制造方法 Active CN106601709B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/884,582 US20170110392A1 (en) 2015-10-15 2015-10-15 Semiconductor package structure and method for manufacturing the same structure
US14/884,582 2015-10-15

Publications (2)

Publication Number Publication Date
CN106601709A CN106601709A (zh) 2017-04-26
CN106601709B true CN106601709B (zh) 2022-01-11

Family

ID=58524313

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610668475.7A Active CN106601709B (zh) 2015-10-15 2016-08-15 半导体封装结构及其制造方法

Country Status (3)

Country Link
US (1) US20170110392A1 (zh)
CN (1) CN106601709B (zh)
TW (1) TW201715689A (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102420126B1 (ko) * 2016-02-01 2022-07-12 삼성전자주식회사 반도체 소자
US10177131B2 (en) * 2016-03-02 2019-01-08 Samsung Electronics Co., Ltd. Semiconductor packages and methods of manufacturing the same
US10879156B2 (en) * 2016-03-08 2020-12-29 Washington State University Mitigation of whisker growth in tin coatings by alloying with indium
EP3449502B1 (en) 2016-04-26 2021-06-30 Linear Technology LLC Mechanically-compliant and electrically and thermally conductive leadframes for component-on-package circuits
US10497635B2 (en) 2018-03-27 2019-12-03 Linear Technology Holding Llc Stacked circuit package with molded base having laser drilled openings for upper package
US11410977B2 (en) 2018-11-13 2022-08-09 Analog Devices International Unlimited Company Electronic module for high power applications
US11844178B2 (en) 2020-06-02 2023-12-12 Analog Devices International Unlimited Company Electronic component

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5591941A (en) * 1993-10-28 1997-01-07 International Business Machines Corporation Solder ball interconnected assembly
JPH1145954A (ja) * 1997-07-28 1999-02-16 Hitachi Ltd フリップチップ接続方法、フリップチップ接続構造体およびそれを用いた電子機器
US6307160B1 (en) * 1998-10-29 2001-10-23 Agilent Technologies, Inc. High-strength solder interconnect for copper/electroless nickel/immersion gold metallization solder pad and method
CN1633513A (zh) * 2002-02-15 2005-06-29 国际商业机器公司 无铅的锡－银－铜合金焊料组合物

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5763059A (en) * 1995-03-31 1998-06-09 Kyocera Corporation Circuit board
JP4051893B2 (ja) * 2001-04-18 2008-02-27 株式会社日立製作所 電子機器
US20040155358A1 (en) * 2003-02-07 2004-08-12 Toshitsune Iijima First and second level packaging assemblies and method of assembling package
WO2004077560A1 (ja) * 2003-02-26 2004-09-10 Ibiden Co., Ltd. 多層プリント配線板
US20060043603A1 (en) * 2004-08-31 2006-03-02 Lsi Logic Corporation Low temperature PB-free processing for semiconductor devices
KR100772920B1 (ko) * 2006-02-20 2007-11-02 주식회사 네패스 솔더 범프가 형성된 반도체 칩 및 제조 방법
JP5099644B2 (ja) * 2006-05-29 2012-12-19 日本電気株式会社 電子部品、半導体パッケージ及び電子機器
JPWO2008136419A1 (ja) * 2007-04-27 2010-07-29 日本電気株式会社 半導体装置及び製造方法並びにリペア方法
US7670939B2 (en) * 2008-05-12 2010-03-02 Ati Technologies Ulc Semiconductor chip bump connection apparatus and method
JP4987823B2 (ja) * 2008-08-29 2012-07-25 株式会社東芝 半導体装置
JP2010147153A (ja) * 2008-12-17 2010-07-01 Shinko Electric Ind Co Ltd 半導体装置及びその製造方法
CN102201389A (zh) * 2010-03-23 2011-09-28 卡西欧计算机株式会社 设有锡扩散抑制层的半导体装置及其制造方法
US20120325671A2 (en) * 2010-12-17 2012-12-27 Tel Nexx, Inc. Electroplated lead-free bump deposition
US20120161312A1 (en) * 2010-12-23 2012-06-28 Hossain Md Altaf Non-solder metal bumps to reduce package height
WO2012131861A1 (ja) * 2011-03-28 2012-10-04 千住金属工業株式会社 鉛フリーはんだボール
US9597752B2 (en) * 2015-03-13 2017-03-21 Mediatek Inc. Composite solder ball, semiconductor package using the same, semiconductor device using the same and manufacturing method thereof
US20170053858A1 (en) * 2015-08-20 2017-02-23 Intel Corporation Substrate on substrate package

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5591941A (en) * 1993-10-28 1997-01-07 International Business Machines Corporation Solder ball interconnected assembly
JPH1145954A (ja) * 1997-07-28 1999-02-16 Hitachi Ltd フリップチップ接続方法、フリップチップ接続構造体およびそれを用いた電子機器
US6307160B1 (en) * 1998-10-29 2001-10-23 Agilent Technologies, Inc. High-strength solder interconnect for copper/electroless nickel/immersion gold metallization solder pad and method
CN1633513A (zh) * 2002-02-15 2005-06-29 国际商业机器公司 无铅的锡－银－铜合金焊料组合物

Also Published As

Publication number Publication date
US20170110392A1 (en) 2017-04-20
TW201715689A (zh) 2017-05-01
CN106601709A (zh) 2017-04-26

Similar Documents

Publication Publication Date Title
CN106601709B (zh) 半导体封装结构及其制造方法
US10535616B2 (en) Warpage control in package-on-package structures
US10229894B2 (en) Semiconductor package structure and semiconductor process
US8530360B2 (en) Method for low stress flip-chip assembly of fine-pitch semiconductor devices
CN107424971B (zh) 芯片载体上基于腔体的特征
US9263426B2 (en) PoP structure with electrically insulating material between packages
US9263839B2 (en) System and method for an improved fine pitch joint
US8033016B2 (en) Method for manufacturing an electrode and electrode component mounted body
CN107104055B (zh) 半导体装置和其制造方法
US20100007019A1 (en) Semiconductor Device and Method of Forming Composite Bump-on-Lead Interconnection
JP6004441B2 (ja) 基板接合方法、バンプ形成方法及び半導体装置
TWI636109B (zh) 半導體裝置及彼之製法
US10950586B2 (en) Semiconductor devices having upper and lower solder portions and methods of fabricating the same
WO2016016916A1 (ja) 半導体部品とそれを用いた半導体実装品、半導体実装品の製造方法
KR101208028B1 (ko) 반도체 패키지의 제조 방법 및 이에 의해 제조된 반도체 패키지
CN111095508A (zh) 半导体元件的安装构造以及半导体元件与基板的组合
US9543273B2 (en) Reduced volume interconnect for three-dimensional chip stack
Lee et al. Effects of thermocompression bonding parameters on cu pillar/sn-ag microbump solder joint morphology using nonconductive films
TWI478257B (zh) 封裝結構及封裝製程
JP2018181939A (ja) 半導体部品の実装構造体
KR102181706B1 (ko) 반도체 칩의 제조 방법
KR101009067B1 (ko) 솔더 범프를 갖는 반도체 패키지 및 그 제조방법
CN112038302A (zh) 半导体封装
JP7296582B2 (ja) 電子部品、電子部品の製造方法、実装構造体及び実装構造体の製造方法
KR20130076197A (ko) 솔더 범프 형성 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant