KR20130076197A - 솔더 범프 형성 방법 - Google Patents

솔더 범프 형성 방법 Download PDF

Info

Publication number
KR20130076197A
KR20130076197A KR1020110144690A KR20110144690A KR20130076197A KR 20130076197 A KR20130076197 A KR 20130076197A KR 1020110144690 A KR1020110144690 A KR 1020110144690A KR 20110144690 A KR20110144690 A KR 20110144690A KR 20130076197 A KR20130076197 A KR 20130076197A
Authority
KR
South Korea
Prior art keywords
solder
resin
metal part
substrate
powder
Prior art date
Application number
KR1020110144690A
Other languages
English (en)
Other versions
KR101857157B1 (ko
Inventor
최광성
엄용성
배현철
문종태
배호은
Original Assignee
한국전자통신연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국전자통신연구원 filed Critical 한국전자통신연구원
Priority to KR1020110144690A priority Critical patent/KR101857157B1/ko
Priority to JP2012107385A priority patent/JP5577378B2/ja
Publication of KR20130076197A publication Critical patent/KR20130076197A/ko
Application granted granted Critical
Publication of KR101857157B1 publication Critical patent/KR101857157B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

본 발명은 기판 상에 스크린 마스크 없이 미세한 크기의 솔더 범프를 형성하는 방법에 관한 것이다. 본 발명의 일 실시예에 의한 솔더 범프 형성 방법은, 금속부와 상기 금속부를 정의하는 미세 패턴층이 형성된 기판 상에 가이드층을 형성하는 단계, 상기 가이드층 사이로 솔더 분말과 수지(resin)가 혼합된 솔더 형성 물질을 1차 도포하는 단계, 상기 가이드층을 제거하는 단계, 상기 솔더 형성 물질을 가열하여 상기 솔더 분말을 상기 금속부 상에 응집시키는 단계, 상기 1차 도포된 수지와 상기 금속부 상에 응집되지 않은 솔더 분말을 제거하는 단계, 상기 솔더 분말이 응집된 기판 상에 상기 수지를 2차 도포한 후 가열하는 단계 및 상기 2차 도포된 수지를 제거하는 단계를 포함한다.

Description

솔더 범프 형성 방법{METHOD FOR FORMING SOLDER BUMP}
본 발명은 반도체 패키지의 솔더 범프 형성 방법에 관한 것이다.
도 1a 내지 도 1f는 종래 기술에 의한 솔더 범프 형성 및 플립 칩 본딩 과정을 나타낸 도면이다.
먼저 솔더 범프 형성 과정을 간략히 살펴보면, 도 1a와 같이 기판(101) 상에 스크린 마스크(103)를 올려 놓고, 도 1b와 같이 솔더 페이스트(solder paste)(105)를 도포한 후 스퀴즈(squeeze)를 이용하여 솔더 페이스트(105)가 스크린 마스크(103)의 홈을 채우도록 한다. 이어서, 도 1c와 같이 스크린 마스크(103)를 제거하고, 리플로우(reflow) 공정을 수행하여 도 1d와 같이 솔더(109)가 형성된 솔더 범프를 완성한다.
이어서, 도 1e와 같이 Au 스터드(111)가 형성된 실리콘 칩(109)을 뒤집어서 솔더(107)와 Au 스터드(111)를 접합시키고 압력과 열을 가하여 본딩(bonding)한다. 이렇게 플립 칩 본딩 공정이 끝나면 도 1f와 같이 언더필(underfill)(113)을 도포한 후 몰딩 공정을 수행하여 패키징을 완료한다.
도 2는 종래 기술의 문제점을 설명하기 위한 도면으로, 플립 칩 본딩이 완료된 솔더 범프의 접합 부분의 단면도이다.
도 2에 도시된 바와 같이, 종래 기술에서는 플립 칩 본딩 후에 솔더(107)가 Au 스터드(111)를 완전히 덮어 Au 스터드(111)가 붙어 있는 Al 패드에까지 솔더(107)가 침투하는 경우가 생기게 되는데, 이 경우 Au 스터드(111)가 떨어져 나가는 불량이 발생할 수 있다.
또한, 150㎛ 이하의 미세 패턴에 종래 기술을 적용할 경우 스크린 마스크(103)에서 솔더 페이스트(105)가 빠지지 않는 등의 문제가 발생할 수 있다.
본 발명은 상기한 문제점을 해결하기 위해 제안된 것으로, 기판 상에 스크린 마스크 없이 미세한 크기의 솔더 범프를 형성하는 방법을 제공하는 것을 목적으로 한다.
이러한 목적을 달성하기 위한 본 발명의 일 실시예에 의한 솔더 범프 형성 방법은, 금속부와 상기 금속부를 정의하는 미세 패턴층이 형성된 기판 상에 가이드층을 형성하는 단계, 상기 가이드층 사이로 솔더 분말과 수지(resin)가 혼합된 솔더 형성 물질을 1차 도포하는 단계, 상기 가이드층을 제거하는 단계, 상기 솔더 형성 물질을 가열하여 상기 솔더 분말을 상기 금속부 상에 응집시키는 단계, 상기 1차 도포된 수지와 상기 금속부 상에 응집되지 않은 솔더 분말을 제거하는 단계, 상기 솔더 분말이 응집된 기판 상에 상기 수지를 2차 도포한 후 가열하는 단계 및 상기 2차 도포된 수지를 제거하는 단계를 포함한다.
본 발명에 의하면, 스크린 마스크 없이 가이드층을 이용하여 솔더 분말과 수지(resin)가 혼합된 솔더 형성 물질을 기판 상에 도포하고 이를 가열하여 솔더 분말이 기판에 형성된 금속부에 응집되도록 함으로써 낮은 높이의 솔더 범프를 형성할 수 있다.
또한, 피치 150㎛ 이하의 미세 패턴에서도 범프를 형성할 수 있고, 솔더 범프의 높이가 낮기 때문에 칩 본딩시 솔더가 상부 칩의 범프를 타고 올라가 불량이 발생하는 문제를 해결할 수 있다.
도 1a 내지 도 1f는 종래 기술에 의한 솔더 범프 형성 및 플립 칩 본딩 과정을 나타낸 도면.
도 2는 종래 기술에 의한 플립 칩 본딩이 완료된 솔더 범프의 접합 부분의 단면도.
도 3a 내지 도 3h는 본 발명의 일 실시예에 의한 솔더 범프 형성 방법을 나타낸 도면.
도 4는 도 3d의 응집된 솔더 분말을 주사 전자 현미경(SEM)으로 촬영한 사진.
도 5는 도 3h의 완성된 솔더를 주사 전자 현미경(SEM)으로 촬영한 사진.
도 6은 실리콘 칩을 본 발명에 의해 형성된 솔더 범프에 플립 칩 본딩한 단면을 주사 전자 현미경(SEM)으로 촬영한 사진.
도 7은 TSV를 포함하는 실리콘 칩의 본딩에 본 발명을 적용한 예를 나타낸 도면.
전술한 목적, 특징 및 장점은 첨부된 도면을 참조하여 상세하게 후술되며, 이에 따라 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 것이다. 본 발명을 설명함에 있어서 본 발명과 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 상세한 설명을 생략한다. 이하, 첨부된 도면을 참조하여 본 발명에 따른 바람직한 실시예를 상세히 설명하기로 한다.
도 3a 내지 도 3h는 본 발명의 일 실시예에 의한 솔더 범프 형성 방법을 나타낸 도면이다.
먼저, 도 3a와 같이 금속부(303)와 미세 패턴층(305)이 형성된 기판(301) 상에 가이드층(307)을 형성하여 솔더 형성 물질을 도포할 영역을 정의한다. 금속부(303)는 UBM(Under Bump Metallization) 또는 금속 패드일 수 있으며, 솔더 범프 형성을 위해 기판(301)에 적층되는 금속층을 의미한다. 가이드층(307)은 금속이나 폴리머로 형성될 수 있고, 금속부(303)를 개별적으로 분리하는 마스크와는 다르다는 점에 유의해야 한다. 기판(301)은 UBM 또는 TSV(Through Silicon Via)가 형성된 실리콘 기판이거나 유리 기판일 수 있다.
이어서, 도 3b와 같이 가이드층(307) 사이로 솔더 분말(309)과 수지(resin)(311)를 포함하는 솔더 형성 물질을 1차 도포한다. 수지(311)의 기본 물질은 경화성 수지로 당 업계에 통상적으로 알려진 에폭시 수지가 사용될 수 있다. 예를 들어, 비스페놀 A-형 에폭시 수지(DGEBA), 4관능성 에폭시 수지(TGDDM), TriDDM, 이소시아네이트(Isocyanate), 비스말레이미드(Bismaleimide) 등이 사용될 수 있다. 또는, 실리콘(silicone) 기반의 수지가 사용될 수도 있다. 다만, 최근의 친환경 기술 개발 경향에 맞추어 할로겐(halogen)을 포함하지 않는 물질을 사용하는 것이 바람직하다.
수지(311)는 환원제를 포함하고 있고, 이 환원제는 솔더 분말(309)과 금속부(303)의 산화막을 제거하여 솔더 분말(309)과 금속부(303)가 반응하여 금속간 화합물을 형성하도록 한다. 이러한 환원제로는 카르복실기(COOH-)를 포함하는 산으로서, 예를 들어, 글루타르산(glutaric acid), 말산(malic acid), 아젤레익산(azelaic acid), 아비에트산(abietic acid), 아디프산(adipic acid), 아스코르브산(ascorbic acid), 아크릴산(acrylic acid), 시트르산(citric acid) 등이 사용될 수 있다. 환원제는 경화성 수지 대비 중량비로 0.05 ~ 20phr인 것이 바람직하며, 이러한 함량 범위를 충족할 경우 금속간 화합물 형성 도중 기포 발생을 최소화할 수 있다.
솔더 분말(309)은 주석(Sn) 및 인듐(In) 중 적어도 하나를 포함하며, Sn, In, SnBi, SnAgCu, SnAg, Sn, In, AuSin 및 InSn로 구성된 군으로부터 선택된 1종 이상의 물질로 형성될 수 있다. 솔더 분말(309)은 TSV 충진용 조성물의 총 체적을 기준으로 1 내지 50 체적%로 포함될 수 있다. 솔더 분말(309)의 모양은 판형, 구형, 구형에 돌기가 있는 형태 등일 수 있으며, 입도는 IPC 표준, J-STD-005 "Requirements for Soldering Paste"에 의해 정의된다. 솔더 분말(309)의 평균 직경은 환원제의 환원력과 함량에 영향을 미칠 수 있으므로 두 물질의 상관관계를 고려하여 적절하게 선택하는 것이 바람직하다. 일반적으로, UBM 혹은 금속 패드 직경의 1/5 이하일 수 있다.
솔더 형성 물질의 도포 이후에, 도 3c와 같이 블레이드(313)를 사용하여 솔더 형성 물질을 금속부(303) 상에 일정 높이로 압착시키고 가이드층(307)을 제거한다.
이어서, 도 3d와 같이 솔더 형성 물질을 가열하여 솔더 분말(309)이 금속부(303) 상에 응집되도록 한다. 이 때 온도를 솔더 분말(309)의 용융점 가까이 높이는 것이 바람직하다. 예를 들어, 솔더 분말(309)의 조성이 Sn3Ag0.5Cu인 경우, 최대 온도를 215oC로 올린다. 온도를 올리면 수지(311)의 점도가 낮아지고 수지(311)에 포함되어 있는 환원제의 영향으로 솔더 분말(309)과 금속부(303)의 산화막이 제거되어 이들 간의 표면 장력으로 인해 솔더 분말(309)이 금속부(303)에 응집된다.
이어서, 도 3e와 같이 세척(cleaning) 공정을 통해 금속부(303)에 응집되지 않은 솔더 분말(309)과 수지(311)를 제거한다.
이어서, 도 3f와 같이 솔더 분말(309)이 응집된 기판 상에 위와 동일한 수지(311)를 2차 도포하고 가열하여, 즉, 리플로우(reflow) 공정을 통해 도 3g와 같이 금속부(303) 상에 낮은 높이로 솔더(315)를 형성한다.
도 3h는 2차 도포된 수지(311)를 제거한 후 최종적으로 형성된 솔더 범프를 나타낸다.
도 4는 도 3d의 응집된 솔더 분말을 주사 전자 현미경(SEM)으로 촬영한 사진이다. 높은 온도로 인해 솔더 분말(309)들이 부분적으로 녹아서 붙어 있는 것을 볼 수 있다.
도 5는 도 3h의 완성된 솔더를 주사 전자 현미경(SEM)으로 촬영한 사진이다.
도 4에서 보이는 솔더 분말(309) 알갱이들이 모두 녹아 솔더 범프를 형성하고 있음을 볼 수 있다. 기판(301)에 형성된 금속부(303)의 조성은 Ti/Cu/Au이다. 리플로우 공정을 통해 금속부(303) 상의 Au가 녹아 Sn3Au0.5Cu 솔더의 Sn과 침입형의 금속간 화합물을 형성하고 있는 것을 확인할 수 있다. 이 때 솔더(315)의 두께는 10㎛ 이내이다. 금속부(303)는 Ti/Cu/Au 이외에도 Ti/Ni/Au, Ti(W)/Ni/Cu/Au. Ti(W)/Ni/Cu 등 다양한 구조를 가질 수 있다.
도 6은 도 1e와 같이 실리콘 칩(109)에 Au 스터드(111)를 형성한 후 본 발명에 의해 형성된 솔더 범프에 플립 칩 본딩한 단면을 주사 전자 현미경(SEM)으로 촬영한 사진이다.
도 6을 도 2와 비교하면, 솔더(315)의 두께가 약 6㎛로 매우 낮은 것을 확인할 수 있다. 또한, 솔더(315)는 Au 스터드(111)의 아래 계면에만 존재하고, Au 스터드(111)를 따라 습윤(wetting)되지 않는다. 이는 솔더(315)의 양이 적을 뿐만 아니라, 솔더 범프 내에 존재하는 금속간 화합물이 솔더(315)의 유동적인 흐름을 방해한 결과로 해석할 수 있다.
도 7은 TSV를 포함하는 실리콘 칩의 본딩에 본 발명을 적용한 예를 나타낸 도면이다.
도 7에 도시된 바와 같이, TSV(703)가 형성된 실리콘 칩(또는 웨이퍼)(701)를 적층할 때, 본 발명에 의해 형성된 솔더 범프를 사용할 수 있다. TSV(703)는 일반적으로 Cu를 전해도금하여 충진하는데, 적층을 위한 범프 형성에 Cu의 일부를 실리콘 칩 밖으로 돌출시키는 방법이 널리 사용된다. 이러한 돌출부를 Cu 필러(pillar)(705)라고 한다.
종래에는 Cu 필러(705) 위에 CuSn 솔더를 전해도금하여 범프를 형성하였으나, 본 발명을 활용할 경우 실리콘 칩의 TSV(703) 상에 도 3a 내지 3h에서 설명한 방법으로 솔더(707)를 형성하여 적층이 가능하다. 이를 통해 10㎛ 미만의 낮은 높이로 솔더 범프를 형성할 수 있게 된다.
본 발명의 기술사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술분야의 통상의 전문가라면 본 발명의 기술사상의 범위 내에서 다양한 실시예가 가능함을 알 수 있을 것이다.

Claims (9)

  1. 금속부와 상기 금속부를 정의하는 미세 패턴층이 형성된 기판 상에 가이드층을 형성하는 단계;
    상기 가이드층 사이로 솔더 분말과 수지(resin)가 혼합된 솔더 형성 물질을 1차 도포하는 단계;
    상기 가이드층을 제거하는 단계;
    상기 솔더 형성 물질을 가열하여 상기 솔더 분말을 상기 금속부 상에 응집시키는 단계;
    상기 1차 도포된 수지와 상기 금속부 상에 응집되지 않은 솔더 분말을 제거하는 단계;
    상기 솔더 분말이 응집된 기판 상에 상기 수지를 2차 도포한 후 가열하는 단계; 및
    상기 2차 도포된 수지를 제거하는 단계
    를 포함하는 솔더 범프 형성 방법.
  2. 제 1항에 있어서,
    상기 솔더 형성 물질의 1차 도포 이후에, 블레이드를 사용하여 상기 솔더 형성 물질을 상기 금속부 상에 압착시키는 단계
    를 더 포함하는 솔더 범프 형성 방법.
  3. 제 1항에 있어서,
    상기 솔더 분말은 주석(Sn) 및 인듐(In) 중 적어도 하나의 물질을 포함하는
    솔더 범프 형성 방법.
  4. 제 1항에 있어서,
    상기 솔더 분말의 평균 직경은 상기 금속부의 직경의 1/5 이하인 것을 특징으로 하는
    솔더 범프 형성 방법.
  5. 제 1항에 있어서,
    상기 수지는 에폭시 수지 또는 실리콘 수지인 것을 특징으로 하는
    솔더 범프 형성 방법.
  6. 제 1항에 있어서,
    상기 수지는 환원제를 포함하는
    솔더 범프 형성 방법.
  7. 제 4항에 있어서,
    상기 환원제는 카르복실기(COOH-)를 포함하는 산(acid) 물질인 것을 특징으로 하는
    솔더 범프 형성 방법.
  8. 제 1항에 있어서,
    상기 수지는 할로겐을 포함하지 않는
    솔더 범프 형성 방법.
  9. 제 1항에 있어서,
    상기 금속부는 UBM(Under Bump Metallization) 또는 TSV(Through Silicon Via)이고, 상기 기판은 실리콘 또는 유리 기판인 것을 특징으로 하는
    솔더 범프 형성 방법.
KR1020110144690A 2011-12-28 2011-12-28 솔더 범프 형성 방법 KR101857157B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020110144690A KR101857157B1 (ko) 2011-12-28 2011-12-28 솔더 범프 형성 방법
JP2012107385A JP5577378B2 (ja) 2011-12-28 2012-05-09 半田バンプ形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110144690A KR101857157B1 (ko) 2011-12-28 2011-12-28 솔더 범프 형성 방법

Publications (2)

Publication Number Publication Date
KR20130076197A true KR20130076197A (ko) 2013-07-08
KR101857157B1 KR101857157B1 (ko) 2018-05-15

Family

ID=48989850

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110144690A KR101857157B1 (ko) 2011-12-28 2011-12-28 솔더 범프 형성 방법

Country Status (2)

Country Link
JP (1) JP5577378B2 (ko)
KR (1) KR101857157B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6734531B2 (ja) * 2016-03-09 2020-08-05 富士通株式会社 電子部品の製造方法、半導体装置の製造方法、及び半導体装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006043737A (ja) * 2004-08-05 2006-02-16 Tamura Seisakusho Co Ltd はんだ材料供給方法及び装置
JP4408905B2 (ja) * 2004-09-03 2010-02-03 パナソニック株式会社 バンプ付き基板の製造方法
WO2006043377A1 (ja) * 2004-10-19 2006-04-27 Senju Metal Industry Co., Ltd. はんだバンプ形成用シートとその製造方法
JP2008198745A (ja) * 2007-02-09 2008-08-28 Sumitomo Bakelite Co Ltd 半田バンプの形成方法、半田バンプ、半導体装置および半導体装置の製造方法
KR101175682B1 (ko) * 2008-07-10 2012-08-22 한국전자통신연구원 조성물, 및 이를 이용한 솔더 범프 형성방법 및 플립칩 형성방법
JP2011060964A (ja) * 2009-09-09 2011-03-24 Tamura Seisakusho Co Ltd バンプの形成方法
JP5381774B2 (ja) * 2010-02-10 2014-01-08 住友ベークライト株式会社 半田層の形成方法、端子間の接続方法、半導体装置および電子機器

Also Published As

Publication number Publication date
KR101857157B1 (ko) 2018-05-15
JP5577378B2 (ja) 2014-08-20
JP2013140932A (ja) 2013-07-18

Similar Documents

Publication Publication Date Title
JP4605155B2 (ja) 半導体装置及びその製造方法
US7977155B2 (en) Wafer-level flip-chip assembly methods
US20040232560A1 (en) Flip chip assembly process and substrate used therewith
US8794502B2 (en) Method of forming solder on pad on fine pitch PCB and method of flip chip bonding semiconductor using the same
JP6004441B2 (ja) 基板接合方法、バンプ形成方法及び半導体装置
TW200525666A (en) Bump-on-lead flip chip interconnection
Sung et al. Novel bumping and underfill technologies for 3D IC integration
WO2016016916A1 (ja) 半導体部品とそれを用いた半導体実装品、半導体実装品の製造方法
CN106601709B (zh) 半导体封装结构及其制造方法
JP6094884B2 (ja) 半導体装置の製造方法とそれに使用される半導体封止用アクリル樹脂組成物
TWI669763B (zh) 用於在半導體晶圓上形成柱狀凸塊的方法
TWI435398B (zh) 凸塊結構的形成方法及具有凸塊結構的裝置
JP2003100809A (ja) フリップチップ実装方法
KR101857157B1 (ko) 솔더 범프 형성 방법
Shin et al. A novel double layer NCF for highly reliable micro-bump interconnection
JP2005032885A (ja) 半導体装置の製造方法および半導体装置
JP2007059638A (ja) 半導体装置およびその製造方法
TW533556B (en) Manufacturing process of bump
KR101988890B1 (ko) 솔더 온 패드의 제조방법 및 그를 이용한 플립 칩 본딩 방법
JP4533724B2 (ja) 接続バンプの形成方法および半導体装置の製造方法
JP2013004929A (ja) はんだバンプ製造方法および下地形成用ペースト
TWI613741B (zh) 銲點凸塊製造方法
Shin et al. A novel fine pitch TSV interconnection method using NCF with Zn nano-particles
JP2024007804A (ja) 回路装置の製造方法及び封止用樹脂組成物
CN115985791A (zh) 一种甲酸气氛下纳米结构凸点键合方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant