JP2005032885A - 半導体装置の製造方法および半導体装置 - Google Patents
半導体装置の製造方法および半導体装置 Download PDFInfo
- Publication number
- JP2005032885A JP2005032885A JP2003194660A JP2003194660A JP2005032885A JP 2005032885 A JP2005032885 A JP 2005032885A JP 2003194660 A JP2003194660 A JP 2003194660A JP 2003194660 A JP2003194660 A JP 2003194660A JP 2005032885 A JP2005032885 A JP 2005032885A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- solder
- wiring board
- bump
- metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
- H01L2224/1147—Manufacturing methods using a lift-off mask
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01019—Potassium [K]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0132—Binary Alloys
- H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
Landscapes
- Wire Bonding (AREA)
Abstract
【課題】５０μｍ程度以下のピッチで配列された高アスペクト比の微細なはんだバンプが、対向電極との接合時に荷重によって型崩れや隣接するはんだバンプとの間でのブリッジを生じる問題を解決する。
【解決手段】半導体素子または配線基板の何れか一方に形成されたはんだバンプを、他方に形成された対向電極に、その融点直下の温度において熱圧着して仮接合した状態で、半導体素子と配線基板との間にアンダ−フィル樹脂を充填し、はんだバンプの融点ないしそれより高い温度に加熱してはんだバンプを溶融すると共に、アンダ−フィル樹脂を硬化させる。
【選択図】 図４
【解決手段】半導体素子または配線基板の何れか一方に形成されたはんだバンプを、他方に形成された対向電極に、その融点直下の温度において熱圧着して仮接合した状態で、半導体素子と配線基板との間にアンダ−フィル樹脂を充填し、はんだバンプの融点ないしそれより高い温度に加熱してはんだバンプを溶融すると共に、アンダ−フィル樹脂を硬化させる。
【選択図】 図４
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体装置の製造方法およびそれによって製造された半導体装置に係り、特に半導体素子を配線基板にいわゆる金属バンプを介して接合して成る半導体装置の製造において、金属バンプの配置の高密度化を可能とする方法に関する。
【０００２】
【従来の技術】
電子部品の高密度実装に対する要求が際限なく強まりつつあり、半導体素子を配線基板に実装する方法としてベアチップ方式が重要視されている。ベアチップ実装方式における電気的外部接続構造からみると、ワイヤボンディング法を用いるフェイスアップ実装から、はんだバンプを用いるフリップチップ接合等によるフェイスダウン実装へと変化しつつある。
【０００３】
はんだバンプを用いるフリップチップ接合では、半導体素子の表面の電極上にはんだバンプを形成する。このはんだバンプ形成方法として、次の方法がある。
イ）蒸着法により所望の金属を、目的の回路パターンとなるようにメタルマスクを介して、ダミーのウエハに堆積したのち、半導体素子チップを形成してあるウエハに位置合わせして転写し、さらにフラックスを塗布したのちウエットバック（溶融して液状に）する。
ロ）半導体素子チップを形成してあるウエハにレジストマスクを形成し、マスクの開口内に表出する電極上に、電解めっきにより、所望の組成および膜厚を有するはんだ金属層を形成し、フラックスを塗布したのちウエットバックする。
ハ）半導体素子チップを形成してあるウエハに、電極を表出する開口を有する耐熱性絶縁膜から成るマスクを形成し、フラックス成分を混合したはんだペーストを、スキージ等により、マスクの開口内に充填したのち加熱・溶融し、さらに絶縁膜を除去したのち、ウエットバックする。（例えば、特許文献１参照）
【０００４】
【特許文献１】
特開２０００−２７７５５２号公報（第３−４頁、第１図）
【０００５】
【発明が解決しようとする課題】
従来、上記の方法のいずれかを用いて、数１００μｍオ−ダ−（例えば２００μｍ）の配列ピッチのはんだバンプの形成が行われてきたが、配列ピッチは、今後ますます縮小する傾向にあり、１００μｍ以下、例えば５０μｍが要求されるようになりつつある。これに伴ってバンプ径も小さくなる。
【０００６】
バンプ径が５０μｍ以下となると通常のウエットバック後におけるはんだバンプは球体の形状となる。この例を、図１を参照して説明する。
図１（ａ）に示すように、パッド電極１４が形成されている半導体素子１０の表面に、図１（ｂ）に示すように、例えば感光性ドライフィルム４０を貼り付けたのち、図１（ｃ）に示すように、ガラスマスク１００を用いて露光を行い、 図１（ｄ）に示すように、パッド電極１４を表出する開口を有するレジストマスク４２を形成する。なお、符号１２は例えばＳｉＯ２から成る絶縁膜である。次いで、図１（ｅ）に示すように、パッド電極１４上に、例えば電解めっきによりはんだ層１６’を形成したのち、ウエットバックする。その結果、はんだ層は、図１（ｆ）に示すように、球状のはんだバンプ１６になる。次いで、レジストマスク４２を除去して、図１（ｇ）に示す構造の半導体素子１０を得る。
【０００７】
このようなはんだバンプが直径５０μｍ程度以下の球状になると、球体認識度の測定誤差が大きくなる。その結果、バンプの高さの測定誤差が増大し、また位置合わせ精度が低下し、その結果、位置ずれ等に起因する接合不良を生じやすくなる。
また、バンプの高さが減少すると、バンプを介して接合された半導体素子と配線基板間の熱膨張率の差に起因する歪みを緩和する能力が低下し、長時間の温度サイクル試験における接合部の信頼性保証に懸念が生じる。このことは、バンプが縮小するほど、従来のようなはんだバンプが球体形状になるようなウエットバック方法は好ましくないことを意味する。
【０００８】
また、上記ハ）項のはんだバンプ形成方法は、低コスト化の点からは有力である。しかし、はんだバンプの配列ピッチが５０μｍ以下に微細になると、はんだ金属粉末の粒度分布や形状のバラツキがバンプ間における体積のバラツキを生じる結果、バンプの寸法精度に影響し、高さのバラツキに起因する接合の信頼性の低下が懸念される問題がある。
【０００９】
さらに、電子部品の高密度実装に伴って考慮すべき他の問題として、Ｌｏｗ−ｋ（すなわち低誘電率）膜の採用がある。電子部品の高密度実装にとって、電極の狭ピッチ化および多層配線化が必須であるが、これには層間絶縁膜としてＬｏｗ−ｋの絶縁膜が用いられる。現在、Ｌｏｗ−ｋの絶縁膜として、多孔質の有機または無機の膜が提案されている。このような多孔質の層間絶縁膜は機械的強度が低く、この上に形成された電極に、例えばスタックワイヤボンディング時における超音波ボンダの荷重を印加すると、層間絶縁膜が潰れて破損するおそれがある。従ってこのような層間絶縁膜を使用して成る半導体素子を配線基板にバンプ接合する際にも、できるだけ小さい荷重を印加するだけで接合できるようにすることが必要である。
【００１０】
フリップチップ実装において、半導体素子とこれを搭載した配線基板との間の熱膨張特性の差に起因する応力を緩和するために、半導体素子と配線基板との間の隙間に熱膨張特性を調節された樹脂を充填（アンダ−フィル）することが行われている。この場合、半導体素子を配線基板にバンプ接合する前に、例えば配線基板の対向電極が形成されている面にアンダ−フィル樹脂を供給しておき、その後に例えば半導体素子をバンプ接合する方法がある。
【００１１】
例えば図２（ａ）に示すように、電極４ｂが形成されている配線基板５の表面には、流動性の樹脂層６が塗布されている。これに対してバンプ４ａが形成されている半導体チップ１を配置し、図２（ｂ）に示すように、バンプ４ａが樹脂層６中に侵入して電極４ｂと接触するように半導体チップ１と配線基板５を接近させ、加熱してバンプ４ａと電極４ｂとを溶融接合させると共に樹脂層６に架橋反応を起させ硬化させる。
【００１２】
この方法は、半導体素子と配線基板間の隙間が狭くなるほど、バンプ数が多くその配列ピッチが稠密になるほど、半導体素子と配線基板とを接合した状態でアンダ−フィル樹脂を充填することに対する困難性を解決する方法として有効である。しかしながら、樹脂層６には、硬化後の熱膨張率を調節するための有機または無機物質の粒子から成るフィラ−８が分散・混合されている。その結果、フィラ−８がバンプ４ａと電極４ｂ間に介在することになり、これらの接合や電気的接続が損なわれる。この問題は、バンプが微細化するほど影響を受けやすい。
【００１３】
【課題を解決するための手段】
本発明は、上記の課題を総合的に解決する技術を提供することを目的とし、特に、Ｌｏｗ−ｋ絶縁膜を損傷しない程度の力で半導体素子と配線基板とを接合可能な方法を提供することを目的とする。また本発明は、アンダ−フィル樹脂中のフィラ−にかかわらず、バンプ接合された半導体素子と配線基板間の電気的接続を確保可能な方法を提供することを目的とする。さらに本発明は、半導体素子を配線基板にフェイスダウン接合する工程における加熱温度の低減および半導体素子に比べて大きな熱膨張係数を有する配線基板の温度上昇を抑制に有効な方法を提供することを目的とする。
【００１４】
上記の課題を解決するために本発明では、次に述べる各手段を講じたことを特徴とする。すなわち、本発明に係る半導体装置の製造方法は、半導体素子および配線基板の少なくとも一方に形成された金属バンプを、他方に形成された対向電極に、金属バンプの融点直下近傍の温度において熱圧着することにより接合することを特徴とする。また本発明に係る半導体装置の製造方法は、金属バンプと対向電極が熱圧着により接合された半導体素子と配線基板との間に熱硬化性樹脂を充填したのち、融点より高い温度を印加して金属バンプを対向電極に溶融接合すると共に熱硬化性樹脂を硬化させることを特徴とする。さらに本発明に係る半導体装置の製造方法は、半導体素子を搭載する配線基板には高さの高い金属バンプを形成し、半導体素子には対向電極としてパッド電極のままとするかまたはその上に高さの低い金属バンプを形成することを特徴とする。
【００１５】
上記につき若干詳細に説明する。先ず、本発明においては、はんだバンプを、対向電極と接触させた状態で、その融点より１０℃〜２０℃程度低い温度に加熱する。この温度では、はんだバンプのヤング率は、室温時における値より大幅に低下する。例えば融点が１３８℃の錫−ビスマス合金はんだの場合、１２８℃におけるヤング率は室温時の約１／３である。その結果、低荷重ではんだバンプを対向電極に熱圧着できる。
【００１６】
この状態でもある程度の機械的強度と電気的接続が得られているが、半導体素子と配線基板との間に、熱硬化性のアンダ−フィル樹脂を充填し、全体をはんだバンプの融点以上の、例えば３０℃高い温度に加熱する。これにより、はんだバンプを溶融して対向電極と十分な電気的および機械的な接合を達成すると共に、アンダ−フィル樹脂を硬化させ、十分な補強強度を得る。
【００１７】
本発明によれば、半導体素子のパッド電極上にはんだ層を形成するために用いたレジストマスクを除去する前にはんだ層のウエットバックを行って金属バンプを形成するので、金属バンプは柱状に形成される。したがって、レジストマスクを除去後にウエットバックを行い、金属バンプが球状になった場合に比較して、金属バンプの高さは約２倍となる。その結果、微細ピッチでアスペクト比の大きな金属バンプを用いることが可能となる。
【００１８】
また、金属バンプを対向電極に低荷重で熱圧着する。このことは、金属バンプのアスペクト比を大きくできることと相俟って、熱圧着時における押圧力によるＬｏｗ−ｋ絶縁膜の損傷を回避可能とする。
また、金属バンプが柱状かつアスペクト比を大きく形成され、かつ金属バンプが対向電極に熱圧着により仮接合された状態でアンダ−フィル樹脂を充填する。その結果、充填が迅速かつ容易に行えると共に、アンダ−フィル樹脂に混合するフィラ−が金属バンプと対向電極との電気的および機械的接合に影響せず、アンダ−フィル樹脂の熱的その他の性質の調整が容易に行える利点がある。
【００１９】
本発明おいては、半導体素子を搭載する配線基板に高さの高い金属バンプを形成し、半導体素子にはこれに比べて高さの低い金属バンプを形成するか単にパッド電極のみを対向電極とすることを含む。これにより、半導体素子の対向電極と配線基板の金属バンプとの熱圧着における熱伝導パスは、対向電極と金属バンプの接合面を基準として、半導体基板側の方が短く、配線基板側の方が長い。
【００２０】
通常、半導体素子側からボンディングツ−ルにより加熱が行われるが、金属バンプの高さを上記のような関係に設定することにより、半導体素子側の金属パッドにおける温度降下が小さく、配線基板側の金属パッドにおける温度降下の方が大きくなる。その結果、接合面を所定温度に加熱するためのボンディングツ−ルの設定温度を低くできる。また配線基板の温度上昇が小さくなり、配線基板の熱膨張に起因する熱応力の発生を抑制できる。これらにより、接合の信頼性を向上可能となる。
【００２１】
本発明においては金属バンプとして、錫、銀、ビスマス、インジウム、銅、アンチモン、金、亜鉛のうちの少なくとも１種類から成るはんだバンプを用いる。特に、半導体素子上の金属バンプとして、インジウムを含み、錫、銀、ビスマスおよび亜鉛の少なくとも一種を第二成分として含むはんだバンプを用いることにより、接合温度および接合温度におけるはんだバンプのヤング率を低減可能となり、低荷重下における接合の実現および接合の信頼性向上が可能となる。
【００２２】
【発明の実施の形態】
本発明の第一実施形態による半導体装置の製造方法について図３および図４を参照して説明する。
図３（ａ）に示すように、例えばパッド電極３４が形成された半導体素子３０の表面に、図３（ｂ）に示すように、例えば感光性ドライフィルム４０を貼り付け、図３（ｃ）に示すように、ガラスマスク１００を通して紫外線を照射し、感光性ドライフィルム４０に所定パターンを露光する。これを現像して、図３（ｄ）に示すように、パッド電極３４を表出する開口を有するレジストマスク４２を形成する。なお、符号３２は、例えばＳｉＯ２から成る絶縁膜である。
【００２３】
次いで、図３（ｅ）に示すように、レジストマスク４２の開口内に表出するパッド電極３４上にはんだ層３６’ を形成する。はんだ層３６’の形成は、電解めっき法または蒸着法を用いて行うことができるが、前者の方がコスト的に有利である。図３（ｅ）では、はんだ層３６’はレジストマスク４２より高くなる厚さに形成されている。はんだ層３６’の厚さをこのように設定することは必須ではないが、前述のように、半導体素子３０とこれを搭載する配線基板（図示省略）との間の熱膨張率差に起因する応力を緩和する目的で、できるだけ高さの高い金属バンプを形成するために望ましい。しかし、あまり高くしようとすると、レジストマスク４２上ではんだ層３６’が横方向に広がり、隣接するはんだ層３６’といわゆるブリッジが形成されてしまう。したがって、ブリッジを形成する直前の厚さが限度であることは言うまでもない。
【００２４】
なお、はんだ層３６’を構成する金属成分として、錫、銀、ビスマス、インジウム、銅、アンチモン、金、亜鉛のうちの少なくとも１種類から成るように選ぶ。はんだ層３６’を構成する金属成分として、インジウムを必須成分として含み、錫、銀、ビスマス、亜鉛のうちの少なくとも１種類を第二成分として含むように選ぶこともできる。これにより、後述する熱圧着工程における加熱温度および押圧力をより低く設定することができる。
【００２５】
次いで、レジストマスク４２を残したままの状態で、はんだ層３６’をその融点以上の温度に加熱して溶融（ウエットバック）する。その結果、各はんだ層３６’は溶融したときの表面張力により、図３（ｆ）に示すように、頂上が平坦になる。次いで 、融点以下に冷却して固化したのち、レジストマスク４２を除去する。その結果、図３（ｇ）に示すように、所定ピッチで配列した所望の高さを有する自立したバンプ３６が得られる。
【００２６】
次に、上記のようにしてはんだバンプ３６が形成された半導体素子３０を、図４（ｈ）に示すように、配線基板５０に形成された対向電極（図示省略）と対向配置する。なお、配線基板５０における対向電極は、例えば銅箔から成るパッド電極でもよく、また、このようなパッド電極上に形成されたバンプ電極でもよい。ただし、バンプ電極の場合、半導体素子３０に形成されているはんだバンプ３６よりも高い融点を有するものとすることが望ましい。
【００２７】
次いで、図４（ｉ）に示すように、半導体素子３０のはんだバンプ３６を配線基板５０の対向電極（図示省略）と接触させた状態で、全体または少なくともはんだバンプ３６を、はんだバンプ３６の融点より１０℃ないし２０℃程度低い温度に加熱すると共に、はんだバンプ３６に変形を生じない程度の荷重を印加して、はんだバンプ３６を対向電極に熱圧着する。
【００２８】
次いで、図４（ｊ）に示すように、上記熱圧着時の加熱温度ないしそれ以下の、例えば室温において、半導体素子３０と配線基板５０との間にアンダ−フィル樹脂６０を、例えば周知のポッティング等の方法で充填したのち、全体をはんだバンプ３６の融点ないし、例えばそれより３０℃程度高い温度に加熱する。これにより、はんだバンプ３６は溶融して対向電極と十分な接合状態になり、アンダ−フィル樹脂６０は硬化する。
【００２９】
そののち、全体を室温に冷却する。この間に、各々のはんだバンプ３６は、アンダ−フィル樹脂６０内に閉じ込められた状態で溶融および固化するので、はんだバンプの変形や隣接するものどうしの間のブリッジが生じるおそれはない。
上記第一の実施形態においては、半導体素子３０に柱状のはんだバンプ３６を形成し、はんだバンプ３６を配線基板５０の対向電極（図示省略）に接合したが、逆に、配線基板に柱状のはんだバンプを形成し、これを半導体素子の対向電極に接合する第二の実施形態について次に述べる。
【００３０】
図５（ａ）に示すように、例えばパッド電極５４が形成された配線基板５０の表面に、図５（ｂ）に示すように、例えば感光性ドライフィルム４０を貼り付け、図５（ｃ）に示すように、ガラスマスク１００を通して紫外線を照射し、感光性ドライフィルム４０に所定パターンを露光する。これを現像して、図５（ｄ）に示すように、パッド電極５４を表出する開口を有するレジストマスク４２を形成する。符号５２は、例えばＳｉＯ２から成る絶縁膜である。
【００３１】
次いで、図５（ｅ）に示すように、レジストマスク４２の開口内に表出するパッド電極５４上にはんだ層５６’ を形成する。はんだ層５６’の形成は、電解めっき法または蒸着法を用いて行うことができる。図５（ｅ）に示すように、はんだ層５６’はレジストマスク４２より高くなる厚さに形成するのが望ましい。ただし、レジストマスク４２上ではんだ層５６’がブリッジを形成しない程度の厚さであることは前記と同様である。本第二の実施形態におけるはんだ層５６’を構成する金属成分として、錫、銀、ビスマス、インジウム、銅、アンチモン、金、亜鉛のうちの少なくとも１種類から成るように選ぶ。
【００３２】
次いで、レジストマスク４２を残したままの状態で、はんだ層５６’をその融点以上の温度に加熱して溶融（ウエットバック）する。その結果、各はんだ層５６’は溶融したときの表面張力により、図５（ｆ）に示すように、頂上が平坦な柱状の形になる。
次いで 、図５（ｇ）に示すように、融点以下に冷却して固化したのち、レジストマスク４２を除去する。その結果、所定ピッチで配列した所望の高さを有する自立したバンプ５６が得られる。
【００３３】
一方、図６（ｈ）に示すように、例えばパッド電極３４が形成された半導体素子３０の表面に、図６（ｉ）に示すように、例えば感光性ドライフィルム４０を貼り付け、図６（ｊ）に示すように、ガラスマスク１００を通して紫外線を照射し、感光性ドライフィルム４０に所定パターンを露光する。これを現像して、図６（ｋ）に示すように、パッド電極３４を表出する開口を有するレジストマスク４２を形成する。なお、この場合の感光性ドライフィルム４０の厚さは、図５を参照して説明した工程におけるものと同じでもよい。また、符号３２は、例えばＳｉＯ２から成る絶縁膜である。
【００３４】
次いで、図６（ｌ）に示すように、レジストマスク４２の開口内に表出するパッド電極３４上に所定の高さのはんだ層３６’を形成する。同図（ｌ）では、はんだ層３６’はレジストマスク４２の厚さより高さが低く形成されているが、はんだ層３６’の高さと同程度の厚さの感光性ドライフィルム４０を用いても差し支えない。はんだ層３６’が、図５を参照して説明した工程により配線基板５０に形成されるはんだバンプ５６の高さに対して低い高さに形成されていることが必要である。
【００３５】
なお、はんだ層３６’を構成する金属成分として、錫、銀、ビスマス、インジウム、銅、アンチモン、金、亜鉛のうちの少なくとも１種類から成るように選ぶことができるが、インジウムを必須成分として含み、錫、銀、ビスマス、亜鉛のうちの少なくとも１種類を第二成分として含むように選ぶのが望ましい。これは、半導体素子３０上に形成されるはんだバンプの融点が、図５を参照して説明した配線基板５０に形成されるはんだバンプ５６の融点より低いことが、後の熱圧着工程における加熱温度および押圧力の設定値および分布の点で望ましいからである。
【００３６】
次いで、レジストマスク４２を残したままの状態で、はんだ層３６’をその融点以上の温度に加熱して溶融（ウエットバック）する。
次いで 、融点以下に冷却して固化したのち、レジストマスク４２を除去する。その結果、図６（ｍ）に示すように、所定ピッチで配列した所望の高さを有する自立したバンプ３６が得られる。
【００３７】
次に図７を参照して、上記のようにしてはんだバンプ３６が形成された半導体素子３０を、図７（ｎ）に示すように、配線基板５０に形成されたはんだバンプ５６と対向配置する。
次いで、図７（ｏ）に示すように、半導体素子３０のはんだバンプ３６を配線基板５０のはんだバンプ５６と接触させた状態で、半導体素子３０の背面にボンディングツ−ル７０を接触させ押圧する。これにより少なくともはんだバンプ３６を、はんだバンプ３６の融点より１０℃ないし２０℃程度低い温度に加熱すると共に、はんだバンプ３６に変形を生じない程度の荷重を印加して、はんだバンプ３６とはんだバンプ５６とを熱圧着する。
【００３８】
次いで、図７（ｐ）に示すように、上記熱圧着時の加熱温度ないしそれ以下の、例えば室温において、半導体素子３０と配線基板５０との間にアンダ−フィル樹脂６０を、例えば周知のポッティング等の方法で充填したのち、全体をはんだバンプ３６の融点ないし、例えばそれより３０℃程度高い温度に加熱する。これにより、少なくともはんだバンプ３６は溶融し、はんだバンプ５６と十分な接合状態になる。同時にアンダ−フィル樹脂６０が硬化する。そののち、全体を室温に冷却する。この間においては、各々のはんだバンプ３６は、アンダ−フィル樹脂６０内に閉じ込められた状態で溶融および固化するので、はんだバンプの変形や隣接するはんだバンプどうしの間にブリッジが生じるおそれはない。
【００３９】
前述のように、はんだ層３６’の組成を上記のようにインジウムを必須成分とし、錫、銀、ビスマス、亜鉛のうちの少なくとも１種類を第二成分として含むように選択することにより、はんだバンプ３６の融点および熱圧着時の加熱温度におけるヤング率を、配線基板５０に形成されたはんだバンプ５６のそれらよりも低くすることができる。その結果、熱圧着工程における加熱温度や押圧力をより低く設定することができる。さらに、熱圧着時に印加する加熱温度、押圧力およびはんだバンプ５６の高さの基板面内における分布に不均一性が存在しても、はんだバンプ３６の変形によりその影響が吸収されてしまう効果がある。
【００４０】
上記のような半導体素子上に金属バンプを形成する第一の実施形態と、配線基板上に半導体素子上の対向電極より高さの高い金属バンプ形成する第二の実施形態の違いについて図８を参照して説明する。
図８（ａ）および（ｂ）は半導体素子３０上に金属バンプ３６が形成されている第一の実施形態の場合である。
【００４１】
図８（ｃ）は配線基板５０上に高さが高い金属バンプ５６が、半導体素子３０上に高さが低い金属バンプ３６が形成されている第二の実施形態の場合である。図８（ａ）における金属バンプ３６を通る熱伝導パスのうち金属バンプ３６部分の距離Ｌ１と図８（ｃ）における金属バンプ３６を通る熱伝導パスのうち金属バンプ３６部分の距離Ｌ２を比べると、Ｌ１の方がＬ２より長く、図８（ａ）の金属バンプ３６における温度降下の方が図８（ｃ）の金属バンプ３６におけるそれより大きい。すなわち後者の方が金属バンプ３６と金属バンプ５６の接合面にはボンディングツ−ル７０の温度に近い温度が印加される。接合面の温度を一定とすれば、後者の方がボンディングツ−ル７０の温度を低く設定できることを意味する。また、後者の方が接合面から配線基板５０までの距離が大きいため、金属バンプの熱圧着時の加熱による配線基板５０の温度上昇が低減され、半導体素子３０との熱膨張特性の差の影響が小さくなり、接合の信頼性を向上できる。
【００４２】
以下に本発明の具体的な実施例を説明する。本発明は以下の実施例に限定されるものではない。
以下の実施例に共通の事項をあらかじめ列挙しておく。
イ）金属バンプ用原材料
錫、銀、ビスマス、銅、亜鉛電解めっき液（石原薬品製）
インジウム電解めっき液（大和化成製）
これらのめっき液をはんだバンプの組成によって適宜混合して用いるか、または単独または小品種を混合したものを用いて複数段階に分けてめっきを行う。
ロ）マスク絶縁膜用樹脂材料
アクリレ−ト系ドライフィルム（日立化成製ＲＹ−３２シリーズ） 膜厚２５ μｍ，３０μｍ，５０μｍ
ハ）アンダ−フィル用樹脂材料
下記の（１）（アンダ−フィル樹脂１）または（２）（アンダ−フィル樹脂２）
（１）次の組成で調製したもの
・主剤：ビスフェノールＦ型エポキシ樹脂１００重量部およびナフタレン型エポキシ樹脂１００重量部
・硬化剤：Ｍｅ・ＴＨＰＡ（メチル・テトラヒドロフタリックアンハイドライド）（ＫＲＭ−２９１−５：旭電化製）１００重量部
・硬化促進剤：イミダゾール０．５重量部
・有機酸：無水こはく酸２０重量部
・ ・無機フィラ−：シリカ粉末３３４重量部
カップリング剤：γ−グリシドキシプロピルトリメトキシシラン１重量部およびヘキサメチルジシラザン１重量部
なお、上記における組成において、無機フィラ−と無機フィラ−以外の接着 剤組成物の混合比は、無機フィラ−量が０．５０〜７０重量％、残りを接着 剤組成物とした。
【００４３】
（２）エポキシ系フラックスフィル（千住金属製）にシリカ粉末（平均粒度４ μｍ）を５０〜８０重量％の割合で混合したもの
ニ）はんだ金属層のウエットバック用フラックス（αメタルズ社製Ｒ５００３） なお、以下の各実施例において、このフラックスは必須ではない。
上記におけるアンダ−フィル用樹脂材料における接着剤組成物および無機フィラ−については、上記以外にも下記の材料から選択とすることが可能である。
【００４４】
・主剤：脂環式エポキシ樹脂、ビスフェノールＡ型エポキシ樹脂、ビフェニル型エポキシ樹脂、ノボラック型エポキシ樹脂
・活性剤：こはく酸、セバシン酸、アジピン酸、ステアリン酸、パルミチン酸、マレイン酸、無水酢酸、テトラエチレングリコール、ポリエチレングリコール
・カップリング剤：β−（３，４エポキシシクロヘキシル）エチルトリメトキシシラン、γ−グリシドきしプロピルトリエトキシシラン、Ｎ−フェニル−γ−アミノプロピルトリメトキシシラン、γ−メルカプトピロピルトリメトキシシラン、ヘキサメチルジシラザン、シリコン系カップリング剤
・硬化促進剤：イミダゾール（２−エチル−４−メチルイミダゾール、２−フェニルイミダゾール、２−フェニル−４−メチルイミダゾール、１−ベンジル−２−フェニルイミダゾール、１−ベンジル−２−メチルイミダゾール、１−シアノエチル−２−メチルイミダゾール、１−シアノエチル−２−エチル−４−メチルイミダゾール、１−メチル−２−エチルイミダゾール）、有機ホスフィン（トリフェニルホスフィン、トリメタトリルホスフィン、テトラフェニルホスホニウムテトラフェニルボレート、トリフェニルホスフィントリフェニルボラン）、ジアザビシクロウンデンセン、ジアザビシクロウンデンセントリエンスルホン酸塩、ジアザビシクロウンデンセンオクチル酸塩０．１〜４０重複部
・硬化剤：メチルテトラヒドロ無水フタル酸、メチルヘキサヒドロ無水フタル酸、無水メチルハイミック酸、ヘキサヒドロ無水フタル酸、トリアルキルテトラヒドロ無水フタル酸、テトラヒドロ無水フタル酸、メチルシクロヘキセンジカルボン酸、無水ナジック酸
添加量はエポキシ等の量により算出
・無機フィラ−：シリカ、アルミナ
具体的実施例１
直径３０μｍのパッド電極が、ピッチ５０μｍで２０００個、周辺部にマトリックス状に配置された半導体素子領域が複数画定された半導体ウエハの表面に、膜厚３０μｍのドライフィルムを１００℃で張り付け、露光および現像を行って、パッド電極上に直径３０μｍの開口を形成することにより、レジストマスクを形成した。このときの現像剤としては、ｎメチル２−ピロリドンを用いた。このレジストマスクの開口内に、錫−ビスマス（Ｓｎ−Ｂｉ）系のはんだ金属層を、膜厚が約４０±１μｍとなるように、電解めっきにより形成した。この場合、Ｓｎ−Ｂｉはんだ金属層の組成例はＢｉ量が５７重量％である。このＳｎ−Ｂｉはんだ金属層の融点は１３９℃であった。（以下の実施例においても同様）。はんだ金属層にフラックスを塗布し、最高２００℃の温度プロファイルで加熱してウエットバックしてはんだバンプを形成した。そののち、５％モノエタノ−ルアミン水溶液を用いて、レジストマスクを除去した。レジストマスクを除去した半導体ウエハを、周知のダイシングマシンを用いて、個々の半導体素子領域ごとに切断分離し、半導体素子を切り出した。
【００４５】
次いで、通常のボンダーを用い、半導体素子（チップ）上に形成されているＳｎ−Ｂｉはんだバンプと配線基板上に形成されている対向電極とが対向するように、半導体素子と配線基板とを位置合せし、温度１２９℃で２０秒間熱圧着した。そののち、半導体素子と配線基板との間に上記アンダ−フィル樹脂を充填し、温度２００℃で２分間加熱した。なおこの温度は、Ｂｉが５７％のＳｎ−Ｂｉ合金の共晶温度が１３９℃であるのに対し比較的高めに設定されている。これは、電解めっきによって形成されるはんだ金属層は、めっきの進行に伴うめっき液の組成変化等によって、初期と終期とでは必ずしも合金組成が均一ではないためである。組成の均一によっては、温度マ−ジンをより小さく設定してもよいことはもちろんである。また、上記の条件で、熱圧着に印加した荷重は１チップ当たり約１．５ｋｇであった。
【００４６】
以上の結果、半導体素子と配線基板との間で良好な電気的接続が得られていることを確認した。接続の信頼性試験として、−５５℃〜１２５℃の温度サイクル試験を２０００サイクル行ったところ、接合部分の抵抗増加は、最大でも１０％以下と良好であった。
具体的実施例２
直径２０μｍのパッド電極が、ピッチ４０μｍで２０００個、周辺部にマトリックス状に配置された半導体素子領域が複数画定された半導体ウエハの表面に、膜厚２５μｍのドライフィルムを１００℃で張り付け、露光および現像を行って、パッド電極上に直径２０μｍの開口を形成することにより、レジストマスクを形成した。このときの現像剤としては、ｎメチル２−ピロリドンを用いた。このレジストマスクの開口内に、錫−ビスマス（Ｓｎ−Ｂｉ）系のはんだ金属層を、膜厚が約３５±１μｍとなるように、電解めっきにより形成した。はんだ金属層にフラックスを塗布し、最高２００℃の温度プロファイルで加熱してウエットバックしてはんだバンプを形成した。そののち、５％モノエタノ−ルアミン水溶液を用いて、レジストマスクを除去した。レジストマスクを除去した半導体ウエハを、周知のダイシングマシンを用いて、個々の半導体素子領域ごとに切断分離し、半導体素子を切り出した。
【００４７】
次いで、通常のボンダーを用い、半導体素子上に形成されているＳｎ−Ｂｉはんだバンプと配線基板上に形成されている対向電極とが対向するように、半導体素子と配線基板とを位置合せし、温度１２９℃で２０秒間熱圧着した。そののち、半導体素子と配線基板との間に上記アンダ−フィル樹脂を充填し、温度２００℃で２分間加熱した。上記の条件で、熱圧着に印加した荷重は１チップ当たり約１．５ｋｇであった。
【００４８】
以上の結果、半導体素子と配線基板との間で良好な電気的接続が得られていることを確認した。接続の信頼性試験として、−５５℃〜１２５℃の温度サイクル試験を２０００サイクル行ったところ、接合部分の抵抗増加は、最大でも１０％以下と良好であった。
具体的実施例３
直径５０μｍのパッド電極が、ピッチ１００μｍで２０００個、周辺部にマトリックス状に配置された半導体素子領域が複数画定された半導体ウエハの表面に、膜厚５０μｍのドライフィルムを１００℃で張り付け、露光および現像を行って、パッド電極上に直径５０μｍの開口を形成することにより、レジストマスクを形成した。このときの現像剤としては、ｎメチル２−ピロリドンを用いた。このレジストマスクの開口内に、錫−銀（Ｓｎ−Ａｇ）系のはんだ金属層を、膜厚が約６０±６μｍとなるように、電解めっきにより形成した。はんだ金属層にフラックスを塗布し、最高２５０℃の温度プロファイルで加熱してウエットバックしてはんだバンプを形成した。そののち、５％モノエタノ−ルアミン水溶液を用いて、レジストマスクを除去した。レジストマスクを除去した半導体ウエハを、周知のダイシングマシンを用いて、個々の半導体素子領域ごとに切断分離し、半導体素子を切り出した。
【００４９】
次いで、通常のボンダーを用い、半導体素子上に形成されているＳｎ−Ａｇはんだバンプが配線基板上に形成されている対向電極とそれぞれ対向するように、半導体素子と配線基板とを位置合せし、温度２１０℃で２０秒間熱圧着した。そののち、上記アンダ−フィル樹脂を充填し、温度２５０℃で２分間加熱した。なお、Ａｇが３．５％のＳｎ−Ａｇ合金の共晶温度は２２１℃である。上記の条件で、熱圧着に印加した荷重は１チップ当たり約２．０ｋｇであった。
【００５０】
以上の結果、半導体素子と配線基板との間で良好な電気的接続が得られていることを確認した。接続の信頼性試験として、−５５℃〜１２５℃の温度サイクル試験を２０００サイクル行ったところ、接合部分の抵抗増加は、最大でも１０％以下と良好であった。
具体的実施例４
直径５０μｍのパッド電極が、ピッチ１００μｍで２０００個、周辺部にマトリックス状に配置された半導体素子領域が複数画定された半導体ウエハの表面に、膜厚５０μｍのドライフィルムを１００℃で張り付け、露光および現像を行って、パッド電極上に直径５０μｍの開口を形成することにより、レジストマスクを形成した。このときの現像剤としては、ｎメチル２−ピロリドンを用いた。このレジストマスクの開口内に、インジウム（Ｉｎ）はんだ金属層を、膜厚が約７０±５μｍとなるように、電解めっきにより形成した。はんだ金属層にフラックスを塗布し、最高２５０℃の温度プロファイルで加熱してウエットバックしてはんだバンプを形成した。そののち、５％モノエタノ−ルアミン水溶液を用いて、レジストマスクを除去した。レジストマスクを除去した半導体ウエハを、周知のダイシングマシンを用いて、個々の半導体素子領域ごとに切断分離し、半導体素子を切り出した。
【００５１】
次いで、通常のボンダを用い、半導体素子上に形成されているＩｎはんだバンプが配線基板上に形成されている対向電極とそれぞれ対向するように、半導体素子と配線基板とを位置合せし、温度１４８℃で２０秒間熱圧着した。そののち、上記アンダ−フィル樹脂を充填し、温度２００℃で２分間加熱した。なお、Ｉｎの融点は１５７℃である。上記の条件で、熱圧着に印加した荷重は１チップ当たり約１．５ｋｇであった。
【００５２】
以上の結果、半導体基板と配線基板との間で良好な電気的接続が得られていることを確認した。接続の信頼性試験として、−５５℃〜１２５℃の温度サイクル試験を２０００サイクル行ったところ、接合部分の抵抗増加は、最大でも１０％以下と良好であった。
上記各具体的実施例においては、半導体素子にはんだバンプを形成する場合を説明したが、上記における半導体素子と配線基板とを入れ換えても本発明の主旨は変わることなく実施可能である。
具体的実施例５
直径３０μｍのパッド電極が、ピッチ５０μｍで２０００個、周辺部にマトリックス状に配置された半導体素子領域が複数画定された半導体ウエハの表面に、アクリレ−ト樹脂から成る膜厚２５μｍのドライフィルムを１００℃で張り付け、露光および現像を行って、パッド電極上に直径１０μｍの開口を形成することにより、レジストマスクを形成した。このときの現像剤としては、ｎメチル２−ピロリドンを用いた。このレジストマスクの開口内にインジウム（Ｉｎ）層を、膜厚が約５±１μｍとなるように、電解めっきにより形成した。このようにして形成したインジウム層にフラックスを塗布し、最高１９０℃の温度プロファイルで加熱してウエットバックしてはんだバンプを形成した。そののち、５％モノエタノ−ルアミン水溶液を用いて、レジストマスクを除去した。レジストマスクを除去した半導体ウエハを、周知のダイシングマシンを用いて、個々の半導体素子領域ごとに切断分離し、半導体素子を切り出した。
【００５３】
一方、直径３０μｍのパッド電極が、ピッチ５０μｍで２０００個、周辺部にマトリックス状に配置された配線基板の表面に、アクリレ−ト樹脂から成る膜厚２５μｍのドライフィルムを１００℃で張り付け、露光および現像を行って、パッド電極上に直径３０μｍの開口を形成することにより、レジストマスクを形成した。このときの現像剤としては、ｎメチル２−ピロリドンを用いた。このレジストマスクの開口内に錫−ビスマス（Ｓｎ−Ｂｉ）はんだ金属層を、膜厚が約３５±１μｍとなるように、電解めっきにより形成した。はんだ金属層にフラックスを塗布し、最高２００℃の温度プロファイルで加熱してウエットバックしてはんだバンプを形成した。そののち、５％モノエタノ−ルアミン水溶液を用いて、レジストマスクを除去した。
【００５４】
次いで、半導体素子上に形成されているＩｎはんだバンプが配線基板上に形成されているＳｎ−Ｂｉはんだバンプとそれぞれ対向するように、半導体素子と配線基板とを位置合せし、通常のボンダーを半導体素子の背面に接触させ、温度１３５℃で１０秒間押圧してＩｎはんだバンプとＳｎ−Ｂｉはんだバンプとを熱圧着した。そののち、上記アンダ−フィル樹脂を充填し、温度２００℃で２分間加熱した。なお、Ｉｎの融点は１５７℃である。
【００５５】
上記熱圧着において印加した荷重は１チップ当たり約０．５ｋｇであった。この値は上記具体的実施例１〜４の場合の印加荷重の１／３であった。また、熱圧着時における配線基板のピーク温度は９８℃であり、具体的実施例１〜４の場合に比べて３０℃以上低いことが分かった。
以上の結果、半導体基板と配線回路基板との間で良好な電気的接続が得られていることを確認した。接続の信頼性試験として、−５５℃〜１２５℃の温度サイクル試験を５００サイクル行ったところ、接合部分の抵抗増加は、１０％以下と良好であった。
具体的実施例６
直径３０μｍのパッド電極が、ピッチ５０μｍで２０００個、周辺部にマトリックス状に配置された半導体素子領域が複数画定された半導体ウエハの表面に、アクリレ−ト樹脂から成る膜厚２５μｍのドライフィルムを１００℃で張り付け、露光および現像を行って、パッド電極上に直径１０μｍの開口を形成することにより、レジストマスクを形成した。このときの現像剤としては、ｎメチル２−ピロリドンを用いた。このレジストマスクの開口内にインジウム（Ｉｎ）と４８重量％の錫（Ｓｎ）から成るＩｎ−４８ｗｔ％Ｓｎはんだ金属層を、膜厚が約５±１μｍとなるように、電解めっきにより形成した。このようにして形成したインジウム−錫はんだ金属層にフラックスを塗布し、最高１４７℃の温度プロファイルで加熱してウエットバックしてはんだバンプを形成した。そののち、５％モノエタノ−ルアミン水溶液を用いて、レジストマスクを除去した。レジストマスクを除去した半導体ウエハを、周知のダイシングマシンを用いて、個々の半導体素子領域ごとに切断分離し、半導体素子を切り出した。
【００５６】
一方、直径３０μｍのパッド電極が、ピッチ５０μｍで２０００個、周辺部にマトリックス状に配置された配線基板の表面に、アクリレ−ト樹脂から成る膜厚２５μｍのドライフィルムを１００℃で張り付け、露光および現像を行って、パッド電極上に直径３０μｍの開口を形成することにより、レジストマスクを形成した。このときの現像剤としては、ｎメチル２−ピロリドンを用いた。このレジストマスクの開口内に錫−ビスマス（Ｓｎ−Ｂｉ）はんだ金属層を、膜厚が約３５±１μｍとなるように、電解めっきにより形成した。はんだ金属層にフラックスを塗布し、最高２００℃の温度プロファイルで加熱してウエットバックしてはんだバンプを形成した。そののち、５％モノエタノ−ルアミン水溶液を用いて、レジストマスクを除去した。
【００５７】
次いで、半導体素子上に形成されているＩｎ−Ｓｎはんだバンプが配線基板上に形成されているＳｎ−Ｂｉはんだバンプとそれぞれ対向するように、半導体素子と配線基板とを位置合せし、通常のボンダーを半導体素子の背面に接触させ、温度１１０℃で１０秒間応圧してＩｎ−ＳｎはんだバンプとＳｎ−Ｂｉはんだバンプとを熱圧着した。そののち、上記アンダ−フィル樹脂を充填し、温度２００℃で２分間加熱した。なお、Ｉｎ４８ｗｔ％−Ｓｎの融点は１１７℃である。上記の条件で、熱圧着に印加した荷重は１チップ当たり約０．５ｋｇであった。また、熱圧着時における配線基板のピーク温度は７８℃であり、具体的実施例１〜４の場合に比べて５０℃以上低いことが分かった。
【００５８】
以上の結果、半導体基板と配線回路基板との間で良好な電気的接続が得られていることを確認した。接続の信頼性試験として、−５５℃〜１２５℃の温度サイクル試験を５００サイクル行ったところ、接合部分の抵抗増加は、１０％以下と良好であった。
具体的実施例７
直径３０μｍのパッド電極が、ピッチ５０μｍで２０００個、周辺部にマトリックス状に配置された半導体素子領域が複数画定された半導体ウエハの表面に、アクリレ−ト樹脂から成る膜厚２５μｍのドライフィルムを１００℃で張り付け、露光および現像を行って、パッド電極上に直径１０μｍの開口を形成することにより、レジストマスクを形成した。このときの現像剤としては、ｎメチル２−ピロリドンを用いた。このレジストマスクの開口内にインジウム（Ｉｎ）と２．８重量％の亜鉛（Ｚｎ）から成るＩｎ−２．８ｗｔ％Ｚｎはんだ金属層を、膜厚が約５±１μｍとなるように、電解めっきにより形成した。このようにして形成したインジウム−亜鉛はんだ金属層にフラックスを塗布し、最高１８０℃の温度プロファイルで加熱してウエットバックしてはんだバンプを形成した。そののち、５％モノエタノ−ルアミン水溶液を用いて、レジストマスクを除去した。レジストマスクを除去した半導体ウエハを、周知のダイシングマシンを用いて、個々の半導体素子領域ごとに切断分離し、半導体素子を切り出した。
【００５９】
一方、直径３０μｍのパッド電極が、ピッチ５０μｍで２０００個、周辺部にマトリックス状に配置された配線基板の表面に、アクリレ−ト樹脂から成る膜厚２５μｍのドライフィルムを１００℃で張り付け、露光および現像を行って、パッド電極上に直径３０μｍの開口を形成することにより、レジストマスクを形成した。このときの現像剤としては、ｎメチル２−ピロリドンを用いた。このレジストマスクの開口内に錫−ビスマス（Ｓｎ−Ｂｉ）はんだ金属層を、膜厚が約３５±１μｍとなるように、電解めっきにより形成した。はんだ金属層にフラックスを塗布し、最高２００℃の温度プロファイルで加熱してウエットバックしてはんだバンプを形成した。そののち、５％モノエタノ−ルアミン水溶液を用いて、レジストマスクを除去した。
【００６０】
次いで、半導体素子上に形成されているＩｎ−Ｚｎはんだバンプが配線基板上に形成されているＳｎ−Ｂｉはんだバンプとそれぞれ対向するように、半導体素子と配線基板とを位置合せし、通常のボンダーを半導体素子の背面に接触させ、温度１３５℃で１０秒間応圧してＩｎ−ＺｎはんだバンプとＳｎ−Ｂｉはんだバンプとを熱圧着した。そののち、上記アンダ−フィル樹脂を充填し、温度２００℃で２分間加熱した。なお、Ｉｎ−２．８ｗｔ％Ｚｎの融点は１４４℃である。上記の条件で、熱圧着に印加した荷重は１チップ当たり約１．０ｋｇであり、具体的実施例１〜４の場合の２／３であった。また、熱圧着時における配線基板のピーク温度は９８℃であり、具体的実施例１〜４の場合に比べて３０℃以上低いことが分かった。
【００６１】
以上の結果、半導体基板と配線回路基板との間で良好な電気的接続が得られていることを確認した。接続の信頼性試験として、−５５℃〜１２５℃の温度サイクル試験を５００サイクル行ったところ、接合部分の抵抗増加は、１０％以下と良好であった。
具体的実施例８
直径３０μｍのパッド電極が、ピッチ５０μｍで２０００個、周辺部にマトリックス状に配置された半導体素子領域が複数画定された半導体ウエハの表面に、アクリレ−ト樹脂から成る膜厚２５μｍのドライフィルムを１００℃で張り付け、露光および現像を行って、パッド電極上に直径１０μｍの開口を形成することにより、レジストマスクを形成した。このときの現像剤としては、ｎメチル２−ピロリドンを用いた。このレジストマスクの開口内にインジウム（Ｉｎ）と１．０重量％の銅（Ｃｕ）から成るＩｎ−１．０ｗｔ％Ｃｕはんだ金属層を、膜厚が約５±１μｍとなるように、電解めっきにより形成した。このようにして形成したインジウム−銅はんだ金属層にフラックスを塗布し、最高１５０℃の温度プロファイルで加熱してウエットバックしてはんだバンプを形成した。そののち、５％モノエタノ−ルアミン水溶液を用いて、レジストマスクを除去した。レジストマスクを除去した半導体ウエハを、周知のダイシングマシンを用いて、個々の半導体素子領域ごとに切断分離し、半導体素子を切り出した。
【００６２】
一方、直径３０μｍのパッド電極が、ピッチ５０μｍで２０００個、周辺部にマトリックス状に配置された配線基板の表面に、アクリレ−ト樹脂から成る膜厚２５μｍのドライフィルムを１００℃で張り付け、露光および現像を行って、パッド電極上に直径３０μｍの開口を形成することにより、レジストマスクを形成した。このときの現像剤としては、ｎメチル２−ピロリドンを用いた。このレジストマスクの開口内に錫−ビスマス（Ｓｎ−Ｂｉ）はんだ金属層を、膜厚が約３５±１μｍとなるように、電解めっきにより形成した。はんだ金属層にフラックスを塗布し、最高２００℃の温度プロファイルで加熱してウエットバックしてはんだバンプを形成した。そののち、５％モノエタノ−ルアミン水溶液を用いて、レジストマスクを除去した。
【００６３】
次いで、半導体素子上に形成されているＩｎ−Ｃｕはんだバンプが配線基板上に形成されているＳｎ−Ｂｉはんだバンプとそれぞれ対向するように、半導体素子と配線基板とを位置合せし、通常のボンダーを半導体素子の背面に接触させ、温度１３５℃で１０秒間応圧してＩｎ−ＣｕはんだバンプとＳｎ−Ｂｉはんだバンプとを熱圧着した。そののち、上記アンダ−フィル樹脂を充填し、温度２００℃で２分間加熱した。なお、Ｉｎ−１．０ｗｔ％Ｃｕの融点は１４４℃である。上記の条件で、熱圧着に印加した荷重は１チップ当たり約０．５ｋｇであった。また、熱圧着時における配線基板のピーク温度は１１０℃であり、具体的実施例１〜４の場合に比べて２０℃以上低いことが分かった。
【００６４】
以上の結果、半導体基板と配線回路基板との間で良好な電気的接続が得られていることを確認した。接続の信頼性試験として、−５５℃〜１２５℃の温度サイクル試験を５００サイクル行ったところ、接合部分の抵抗増加は、１０％以下と良好であった。
具体的実施例９
直径２０μｍのパッド電極が、ピッチ４０μｍで２０００個、周辺部にマトリックス状に配置された半導体素子領域が複数画定された半導体ウエハの表面に、アクリレ−ト樹脂から成る膜厚２５μｍのドライフィルムを１００℃で張り付け、露光および現像を行って、パッド電極上に直径１０μｍの開口を形成することにより、レジストマスクを形成した。このときの現像剤としては、ｎメチル２−ピロリドンを用いた。このレジストマスクの開口内にインジウム（Ｉｎ）から成るはんだ金属層を、膜厚が約５±１μｍとなるように、電解めっきにより形成した。このようにして形成したインジウムはんだ金属層にフラックスを塗布し、最高１８７℃の温度プロファイルで加熱してウエットバックしてはんだバンプを形成した。そののち、５％モノエタノ−ルアミン水溶液を用いて、レジストマスクを除去した。レジストマスクを除去した半導体ウエハを、周知のダイシングマシンを用いて、個々の半導体素子領域ごとに切断分離し、半導体素子を切り出した。
【００６５】
一方、直径２０μｍのパッド電極が、ピッチ４０μｍで２０００個、周辺部にマトリックス状に配置された配線基板の表面に、アクリレ−ト樹脂から成る膜厚２０μｍのドライフィルムを１００℃で張り付け、露光および現像を行って、パッド電極上に直径２０μｍの開口を形成することにより、レジストマスクを形成した。このときの現像剤としては、ｎメチル２−ピロリドンを用いた。このレジストマスクの開口内に錫−ビスマス（Ｓｎ−Ｂｉ）はんだ金属層を、膜厚が約２５±１μｍとなるように、電解めっきにより形成した。はんだ金属層にフラックスを塗布し、最高２００℃の温度プロファイルで加熱してウエットバックしてはんだバンプを形成した。そののち、５％モノエタノ−ルアミン水溶液を用いて、レジストマスクを除去した。
【００６６】
次いで、半導体素子上に形成されているＩｎはんだバンプが配線基板上に形成されているＳｎ−Ｂｉはんだバンプとそれぞれ対向するように、半導体素子と配線基板とを位置合せし、通常のボンダーを半導体素子の背面に接触させ、温度１３５℃で１０秒間応圧してＩｎ−ＣｕはんだバンプとＳｎ−Ｂｉはんだバンプとを熱圧着した。そののち、上記アンダ−フィル樹脂を充填し、温度２００℃で２分間加熱した。なお、Ｉｎの融点は１５７℃である。上記の条件で、熱圧着に印加した荷重は１チップ当たり約０．５ｋｇであり、実施例１〜４の場合の１／３であった。また、熱圧着時における配線基板のピーク温度は１１０℃であり、実施例１〜４の場合に比べて２０℃以上低いことが分かった。
【００６７】
以上の結果、半導体基板と配線回路基板との間で良好な電気的接続が得られていることを確認した。接続の信頼性試験として、−５５℃〜１２５℃の温度サイクル試験を５００サイクル行ったところ、接合部分の抵抗増加は、１０％以下と良好であった。
なお、上記各実施例においては、はんだ金属層をエッチバックする際にフラックスを用いたが、フラックスがなくても結果にはほとんど差がみられなかった。また、アンダ−フィル樹脂としては、前記ハアンダ−フィル用樹脂材料の項に記したアンダ−フィル樹脂１およびアンダ−フィル樹脂２のいずれを用いても差はみられなかった。さらに、はんだバンプを対向電極に熱圧着したのち、半導体素子と配線基板との間に充填したアンダ−フィル樹脂の硬化と、はんだバンプの溶融による対向電極との接合とを同時に同一温度で行っているが、はんだバンプの融点以下の温度で熱硬化性樹脂を硬化したのちにはんだバンプを溶融・固化させても差し支えない。
【００６８】
本発明は以下の態様を含むものとする。
（付記１） 半導体素子の電極と配線基板の電極とを接続する半導体装置の製造方法に関し、共に主表面に電極を有する半導体素子と配線基板の少なくとも何れか一方の該電極上に開口部を有する絶縁膜を形成する工程と、該開口部内に該絶縁膜の膜厚以上の高さの金属層を形成する工程と、加熱により該金属層を溶融したのち凝固して第１の金属バンプを形成する工程と、しかる後に該絶縁膜を除去する工程と、該金属バンプを他方の電極に位置合わせしたのち熱圧着する工程と、該金属バンプと電極が熱圧着された該半導体素子と該配線基板との間にフラックス作用を有する熱硬化性接着剤を充填する工程と、加熱により該熱硬化性樹脂を硬化させると共に該金属バンプによって双方の該電極を電気的に接続する工程とを含むことを特徴とする半導体装置の製造方法。
【００６９】
（付記２） 前記第１の金属バンプの組成は錫、銀、ビスマス、インジウム、銅、アンチモン、金、亜鉛のうちの少なくとも１種類以上を含むことを特徴とする付記１記載の半導体装置の製造方法。
（付記３） 前記半導体金属の前記電極上に開口部を有する絶縁膜を形成する工程と、該開口内該絶縁膜の膜厚以上の高さの金属層を形成する工程と、加熱により該金属層を溶融したのち凝固して第１の金属バンプを形成する工程と、しかる後に該絶縁膜を除去する工程と、前記半導体素子の該電極上に開口部を有する絶縁膜を形成する工程と、該開口部内に第２の金属バンプを形成する工程と、しかる後に該絶縁膜を除去する工程と、該第１の金属バンプと該第２の金属バンプとを位置合わせしたのち熱圧着する工程とを含むことを特徴とする付記１記載の半導体装置の製造方法。
【００７０】
（付記４） 前記第２の金属バンプの組成は、インジウムを含み第２成分として錫、銀、ビスマス、銅、亜鉛のうち少なくとも１種類を含むことを特徴とする付記３記載の半導体装置の製造方法。
（付記５） 付記１に記載の方法により製造されたことを特徴とする半導体装置。
【００７１】
（付記６） 前記絶縁膜の開口部に金属層を形成する工程は電解めっき法あるいは蒸着法のいずれかを用いることを特徴とする付記１記載の半導体装置の製造方法。
（付記７） 前記金属バンプは１００℃ないし３００℃の範囲にある融点を有する金属または合金であることを特徴とする付記１記載の半導体装置の製造方法。
【００７２】
（付記８） 前記配線基板に形成する前記金属バンプは１３８℃ないし３００℃の融点を有する金属または合金であることを特徴とする付記３記載の半導体装置の製造方法。
（付記９） 前記絶縁膜は感光性を有していることを特徴とする付記１記載の半導体装置の製造方法。
【００７３】
（付記１０）前記金属バンプを他方の電極に位置合わせしたのち熱圧着する工程は該金属バンプの融点より低い温度で行うことを特徴とする付記１記載の半導体装置の製造方法。
（付記１１）前記熱硬化性接着剤は有機酸を含有し向きフィラ−および有機フィラ−のうちの少なくとも１種類を含有することを特徴とする付記１記載の半導体装置の製造方法。
【００７４】
（付記１２）前記第１の金属バンプは錫、銀、ビスマス、インジウム、銅、アンチモン、金、亜鉛のうちの少なくとも１種を含むことを特徴とする付記１記載の半導体装置の製造方法。
（付記１３）前記第２の金属バンプはインジウムを含み第２成分として錫、銀、ビスマス、銅、亜鉛のうちの少なくとも一種を含むことを特徴とする付記３記載の半導体装置の製造方法。
【００７５】
（付記１４） 半導体基板および配線基板の少なくとも一方に形成された金属バンプを他方に形成された対向電極に該金属バンプの融点直下近傍の温度において熱圧着することにより接合することを特徴とする半導体装置の製造方法。
（付記１５） 前記金属バンプの融点直下近傍の温度は該金属バンプの融点と該融点から２０℃程度低い温度までの間の範囲にあることを特徴とする付記１４記載の半導体装置の製造方法。
【００７６】
（付記１６） 前記金属バンプと前記対向電極が熱圧着により接合された前記半導体基板と前記配線基板との間に熱硬化性樹脂を充填したのち前記融点より高い温度を印加して該金属バンプを該他方の電極に溶融接合すると共に該熱硬化性樹脂を硬化させることを特徴とする付記１４記載の半導体装置の製造方法。
【００７７】
【発明の効果】
本発明によれば、半導体素子または配線基板のいずれか一方に形成されたはんだバンプを他方に形成された対向電極に、はんだバンプの融点近傍直下の温度で熱圧着した状態で、半導体素子と配路基板との間にアンダ−フィル樹脂を充填し、この状態で加熱により、はんだバンプを溶融させて対向電極との接合を完成させると共に、アンダ−フィル樹脂を硬化させるので、アスペクト比の高い高密度で配列された微細なはんだバンプに型崩れやブリッジを生じることがなく、また、半導体素子と配線基板との接合における押圧力が軽減可能となり、Ｌｏｗ−ｋ絶縁膜の損傷が回避される。さらにまた、本発明によれば、半導体素子と配線基板とのバンプ接合において、配線基板に印加される温度が低減可能となり、半導体素子との熱膨張特性の差に起因する熱応力による接合の信頼性が向上できる。
【図面の簡単な説明】
【図１】従来のはんだバンプ形成方法の工程を説明するための要部断面図
【図２】従来のバンプ電極と対向電極との接合における問題点を説明するための要部断面図
【図３】本発明の一実施形態における工程の前半を説明するための要部断面図
【図４】本発明の一実施形態における工程の後半を説明するための要部断面図
【図５】本発明の別の実施形態における工程の前半の一方を説明するための要部断面図
【図６】本発明の別の実施形態における工程の前半の他方を説明するための要部断面図
【図７】本発明の別の実施形態における工程の後半を説明するための要部断面図
【図８】本発明の二つの実施形態における効果の違い説明するための要部断面図
【符号の説明】
３０ 半導体素子
３２，５２ 絶縁膜
３４，５４ パッド電極
３６’，５６’ はんだ層
３６，５６ はんだバンプ（金属バンプ）
４０ ドライフィルム
４２ レジストマスク
５０ 配線基板
６０ アンダ−フィル樹脂
７０ ボンディングツ−ル
【発明の属する技術分野】
本発明は、半導体装置の製造方法およびそれによって製造された半導体装置に係り、特に半導体素子を配線基板にいわゆる金属バンプを介して接合して成る半導体装置の製造において、金属バンプの配置の高密度化を可能とする方法に関する。
【０００２】
【従来の技術】
電子部品の高密度実装に対する要求が際限なく強まりつつあり、半導体素子を配線基板に実装する方法としてベアチップ方式が重要視されている。ベアチップ実装方式における電気的外部接続構造からみると、ワイヤボンディング法を用いるフェイスアップ実装から、はんだバンプを用いるフリップチップ接合等によるフェイスダウン実装へと変化しつつある。
【０００３】
はんだバンプを用いるフリップチップ接合では、半導体素子の表面の電極上にはんだバンプを形成する。このはんだバンプ形成方法として、次の方法がある。
イ）蒸着法により所望の金属を、目的の回路パターンとなるようにメタルマスクを介して、ダミーのウエハに堆積したのち、半導体素子チップを形成してあるウエハに位置合わせして転写し、さらにフラックスを塗布したのちウエットバック（溶融して液状に）する。
ロ）半導体素子チップを形成してあるウエハにレジストマスクを形成し、マスクの開口内に表出する電極上に、電解めっきにより、所望の組成および膜厚を有するはんだ金属層を形成し、フラックスを塗布したのちウエットバックする。
ハ）半導体素子チップを形成してあるウエハに、電極を表出する開口を有する耐熱性絶縁膜から成るマスクを形成し、フラックス成分を混合したはんだペーストを、スキージ等により、マスクの開口内に充填したのち加熱・溶融し、さらに絶縁膜を除去したのち、ウエットバックする。（例えば、特許文献１参照）
【０００４】
【特許文献１】
特開２０００−２７７５５２号公報（第３−４頁、第１図）
【０００５】
【発明が解決しようとする課題】
従来、上記の方法のいずれかを用いて、数１００μｍオ−ダ−（例えば２００μｍ）の配列ピッチのはんだバンプの形成が行われてきたが、配列ピッチは、今後ますます縮小する傾向にあり、１００μｍ以下、例えば５０μｍが要求されるようになりつつある。これに伴ってバンプ径も小さくなる。
【０００６】
バンプ径が５０μｍ以下となると通常のウエットバック後におけるはんだバンプは球体の形状となる。この例を、図１を参照して説明する。
図１（ａ）に示すように、パッド電極１４が形成されている半導体素子１０の表面に、図１（ｂ）に示すように、例えば感光性ドライフィルム４０を貼り付けたのち、図１（ｃ）に示すように、ガラスマスク１００を用いて露光を行い、 図１（ｄ）に示すように、パッド電極１４を表出する開口を有するレジストマスク４２を形成する。なお、符号１２は例えばＳｉＯ２から成る絶縁膜である。次いで、図１（ｅ）に示すように、パッド電極１４上に、例えば電解めっきによりはんだ層１６’を形成したのち、ウエットバックする。その結果、はんだ層は、図１（ｆ）に示すように、球状のはんだバンプ１６になる。次いで、レジストマスク４２を除去して、図１（ｇ）に示す構造の半導体素子１０を得る。
【０００７】
このようなはんだバンプが直径５０μｍ程度以下の球状になると、球体認識度の測定誤差が大きくなる。その結果、バンプの高さの測定誤差が増大し、また位置合わせ精度が低下し、その結果、位置ずれ等に起因する接合不良を生じやすくなる。
また、バンプの高さが減少すると、バンプを介して接合された半導体素子と配線基板間の熱膨張率の差に起因する歪みを緩和する能力が低下し、長時間の温度サイクル試験における接合部の信頼性保証に懸念が生じる。このことは、バンプが縮小するほど、従来のようなはんだバンプが球体形状になるようなウエットバック方法は好ましくないことを意味する。
【０００８】
また、上記ハ）項のはんだバンプ形成方法は、低コスト化の点からは有力である。しかし、はんだバンプの配列ピッチが５０μｍ以下に微細になると、はんだ金属粉末の粒度分布や形状のバラツキがバンプ間における体積のバラツキを生じる結果、バンプの寸法精度に影響し、高さのバラツキに起因する接合の信頼性の低下が懸念される問題がある。
【０００９】
さらに、電子部品の高密度実装に伴って考慮すべき他の問題として、Ｌｏｗ−ｋ（すなわち低誘電率）膜の採用がある。電子部品の高密度実装にとって、電極の狭ピッチ化および多層配線化が必須であるが、これには層間絶縁膜としてＬｏｗ−ｋの絶縁膜が用いられる。現在、Ｌｏｗ−ｋの絶縁膜として、多孔質の有機または無機の膜が提案されている。このような多孔質の層間絶縁膜は機械的強度が低く、この上に形成された電極に、例えばスタックワイヤボンディング時における超音波ボンダの荷重を印加すると、層間絶縁膜が潰れて破損するおそれがある。従ってこのような層間絶縁膜を使用して成る半導体素子を配線基板にバンプ接合する際にも、できるだけ小さい荷重を印加するだけで接合できるようにすることが必要である。
【００１０】
フリップチップ実装において、半導体素子とこれを搭載した配線基板との間の熱膨張特性の差に起因する応力を緩和するために、半導体素子と配線基板との間の隙間に熱膨張特性を調節された樹脂を充填（アンダ−フィル）することが行われている。この場合、半導体素子を配線基板にバンプ接合する前に、例えば配線基板の対向電極が形成されている面にアンダ−フィル樹脂を供給しておき、その後に例えば半導体素子をバンプ接合する方法がある。
【００１１】
例えば図２（ａ）に示すように、電極４ｂが形成されている配線基板５の表面には、流動性の樹脂層６が塗布されている。これに対してバンプ４ａが形成されている半導体チップ１を配置し、図２（ｂ）に示すように、バンプ４ａが樹脂層６中に侵入して電極４ｂと接触するように半導体チップ１と配線基板５を接近させ、加熱してバンプ４ａと電極４ｂとを溶融接合させると共に樹脂層６に架橋反応を起させ硬化させる。
【００１２】
この方法は、半導体素子と配線基板間の隙間が狭くなるほど、バンプ数が多くその配列ピッチが稠密になるほど、半導体素子と配線基板とを接合した状態でアンダ−フィル樹脂を充填することに対する困難性を解決する方法として有効である。しかしながら、樹脂層６には、硬化後の熱膨張率を調節するための有機または無機物質の粒子から成るフィラ−８が分散・混合されている。その結果、フィラ−８がバンプ４ａと電極４ｂ間に介在することになり、これらの接合や電気的接続が損なわれる。この問題は、バンプが微細化するほど影響を受けやすい。
【００１３】
【課題を解決するための手段】
本発明は、上記の課題を総合的に解決する技術を提供することを目的とし、特に、Ｌｏｗ−ｋ絶縁膜を損傷しない程度の力で半導体素子と配線基板とを接合可能な方法を提供することを目的とする。また本発明は、アンダ−フィル樹脂中のフィラ−にかかわらず、バンプ接合された半導体素子と配線基板間の電気的接続を確保可能な方法を提供することを目的とする。さらに本発明は、半導体素子を配線基板にフェイスダウン接合する工程における加熱温度の低減および半導体素子に比べて大きな熱膨張係数を有する配線基板の温度上昇を抑制に有効な方法を提供することを目的とする。
【００１４】
上記の課題を解決するために本発明では、次に述べる各手段を講じたことを特徴とする。すなわち、本発明に係る半導体装置の製造方法は、半導体素子および配線基板の少なくとも一方に形成された金属バンプを、他方に形成された対向電極に、金属バンプの融点直下近傍の温度において熱圧着することにより接合することを特徴とする。また本発明に係る半導体装置の製造方法は、金属バンプと対向電極が熱圧着により接合された半導体素子と配線基板との間に熱硬化性樹脂を充填したのち、融点より高い温度を印加して金属バンプを対向電極に溶融接合すると共に熱硬化性樹脂を硬化させることを特徴とする。さらに本発明に係る半導体装置の製造方法は、半導体素子を搭載する配線基板には高さの高い金属バンプを形成し、半導体素子には対向電極としてパッド電極のままとするかまたはその上に高さの低い金属バンプを形成することを特徴とする。
【００１５】
上記につき若干詳細に説明する。先ず、本発明においては、はんだバンプを、対向電極と接触させた状態で、その融点より１０℃〜２０℃程度低い温度に加熱する。この温度では、はんだバンプのヤング率は、室温時における値より大幅に低下する。例えば融点が１３８℃の錫−ビスマス合金はんだの場合、１２８℃におけるヤング率は室温時の約１／３である。その結果、低荷重ではんだバンプを対向電極に熱圧着できる。
【００１６】
この状態でもある程度の機械的強度と電気的接続が得られているが、半導体素子と配線基板との間に、熱硬化性のアンダ−フィル樹脂を充填し、全体をはんだバンプの融点以上の、例えば３０℃高い温度に加熱する。これにより、はんだバンプを溶融して対向電極と十分な電気的および機械的な接合を達成すると共に、アンダ−フィル樹脂を硬化させ、十分な補強強度を得る。
【００１７】
本発明によれば、半導体素子のパッド電極上にはんだ層を形成するために用いたレジストマスクを除去する前にはんだ層のウエットバックを行って金属バンプを形成するので、金属バンプは柱状に形成される。したがって、レジストマスクを除去後にウエットバックを行い、金属バンプが球状になった場合に比較して、金属バンプの高さは約２倍となる。その結果、微細ピッチでアスペクト比の大きな金属バンプを用いることが可能となる。
【００１８】
また、金属バンプを対向電極に低荷重で熱圧着する。このことは、金属バンプのアスペクト比を大きくできることと相俟って、熱圧着時における押圧力によるＬｏｗ−ｋ絶縁膜の損傷を回避可能とする。
また、金属バンプが柱状かつアスペクト比を大きく形成され、かつ金属バンプが対向電極に熱圧着により仮接合された状態でアンダ−フィル樹脂を充填する。その結果、充填が迅速かつ容易に行えると共に、アンダ−フィル樹脂に混合するフィラ−が金属バンプと対向電極との電気的および機械的接合に影響せず、アンダ−フィル樹脂の熱的その他の性質の調整が容易に行える利点がある。
【００１９】
本発明おいては、半導体素子を搭載する配線基板に高さの高い金属バンプを形成し、半導体素子にはこれに比べて高さの低い金属バンプを形成するか単にパッド電極のみを対向電極とすることを含む。これにより、半導体素子の対向電極と配線基板の金属バンプとの熱圧着における熱伝導パスは、対向電極と金属バンプの接合面を基準として、半導体基板側の方が短く、配線基板側の方が長い。
【００２０】
通常、半導体素子側からボンディングツ−ルにより加熱が行われるが、金属バンプの高さを上記のような関係に設定することにより、半導体素子側の金属パッドにおける温度降下が小さく、配線基板側の金属パッドにおける温度降下の方が大きくなる。その結果、接合面を所定温度に加熱するためのボンディングツ−ルの設定温度を低くできる。また配線基板の温度上昇が小さくなり、配線基板の熱膨張に起因する熱応力の発生を抑制できる。これらにより、接合の信頼性を向上可能となる。
【００２１】
本発明においては金属バンプとして、錫、銀、ビスマス、インジウム、銅、アンチモン、金、亜鉛のうちの少なくとも１種類から成るはんだバンプを用いる。特に、半導体素子上の金属バンプとして、インジウムを含み、錫、銀、ビスマスおよび亜鉛の少なくとも一種を第二成分として含むはんだバンプを用いることにより、接合温度および接合温度におけるはんだバンプのヤング率を低減可能となり、低荷重下における接合の実現および接合の信頼性向上が可能となる。
【００２２】
【発明の実施の形態】
本発明の第一実施形態による半導体装置の製造方法について図３および図４を参照して説明する。
図３（ａ）に示すように、例えばパッド電極３４が形成された半導体素子３０の表面に、図３（ｂ）に示すように、例えば感光性ドライフィルム４０を貼り付け、図３（ｃ）に示すように、ガラスマスク１００を通して紫外線を照射し、感光性ドライフィルム４０に所定パターンを露光する。これを現像して、図３（ｄ）に示すように、パッド電極３４を表出する開口を有するレジストマスク４２を形成する。なお、符号３２は、例えばＳｉＯ２から成る絶縁膜である。
【００２３】
次いで、図３（ｅ）に示すように、レジストマスク４２の開口内に表出するパッド電極３４上にはんだ層３６’ を形成する。はんだ層３６’の形成は、電解めっき法または蒸着法を用いて行うことができるが、前者の方がコスト的に有利である。図３（ｅ）では、はんだ層３６’はレジストマスク４２より高くなる厚さに形成されている。はんだ層３６’の厚さをこのように設定することは必須ではないが、前述のように、半導体素子３０とこれを搭載する配線基板（図示省略）との間の熱膨張率差に起因する応力を緩和する目的で、できるだけ高さの高い金属バンプを形成するために望ましい。しかし、あまり高くしようとすると、レジストマスク４２上ではんだ層３６’が横方向に広がり、隣接するはんだ層３６’といわゆるブリッジが形成されてしまう。したがって、ブリッジを形成する直前の厚さが限度であることは言うまでもない。
【００２４】
なお、はんだ層３６’を構成する金属成分として、錫、銀、ビスマス、インジウム、銅、アンチモン、金、亜鉛のうちの少なくとも１種類から成るように選ぶ。はんだ層３６’を構成する金属成分として、インジウムを必須成分として含み、錫、銀、ビスマス、亜鉛のうちの少なくとも１種類を第二成分として含むように選ぶこともできる。これにより、後述する熱圧着工程における加熱温度および押圧力をより低く設定することができる。
【００２５】
次いで、レジストマスク４２を残したままの状態で、はんだ層３６’をその融点以上の温度に加熱して溶融（ウエットバック）する。その結果、各はんだ層３６’は溶融したときの表面張力により、図３（ｆ）に示すように、頂上が平坦になる。次いで 、融点以下に冷却して固化したのち、レジストマスク４２を除去する。その結果、図３（ｇ）に示すように、所定ピッチで配列した所望の高さを有する自立したバンプ３６が得られる。
【００２６】
次に、上記のようにしてはんだバンプ３６が形成された半導体素子３０を、図４（ｈ）に示すように、配線基板５０に形成された対向電極（図示省略）と対向配置する。なお、配線基板５０における対向電極は、例えば銅箔から成るパッド電極でもよく、また、このようなパッド電極上に形成されたバンプ電極でもよい。ただし、バンプ電極の場合、半導体素子３０に形成されているはんだバンプ３６よりも高い融点を有するものとすることが望ましい。
【００２７】
次いで、図４（ｉ）に示すように、半導体素子３０のはんだバンプ３６を配線基板５０の対向電極（図示省略）と接触させた状態で、全体または少なくともはんだバンプ３６を、はんだバンプ３６の融点より１０℃ないし２０℃程度低い温度に加熱すると共に、はんだバンプ３６に変形を生じない程度の荷重を印加して、はんだバンプ３６を対向電極に熱圧着する。
【００２８】
次いで、図４（ｊ）に示すように、上記熱圧着時の加熱温度ないしそれ以下の、例えば室温において、半導体素子３０と配線基板５０との間にアンダ−フィル樹脂６０を、例えば周知のポッティング等の方法で充填したのち、全体をはんだバンプ３６の融点ないし、例えばそれより３０℃程度高い温度に加熱する。これにより、はんだバンプ３６は溶融して対向電極と十分な接合状態になり、アンダ−フィル樹脂６０は硬化する。
【００２９】
そののち、全体を室温に冷却する。この間に、各々のはんだバンプ３６は、アンダ−フィル樹脂６０内に閉じ込められた状態で溶融および固化するので、はんだバンプの変形や隣接するものどうしの間のブリッジが生じるおそれはない。
上記第一の実施形態においては、半導体素子３０に柱状のはんだバンプ３６を形成し、はんだバンプ３６を配線基板５０の対向電極（図示省略）に接合したが、逆に、配線基板に柱状のはんだバンプを形成し、これを半導体素子の対向電極に接合する第二の実施形態について次に述べる。
【００３０】
図５（ａ）に示すように、例えばパッド電極５４が形成された配線基板５０の表面に、図５（ｂ）に示すように、例えば感光性ドライフィルム４０を貼り付け、図５（ｃ）に示すように、ガラスマスク１００を通して紫外線を照射し、感光性ドライフィルム４０に所定パターンを露光する。これを現像して、図５（ｄ）に示すように、パッド電極５４を表出する開口を有するレジストマスク４２を形成する。符号５２は、例えばＳｉＯ２から成る絶縁膜である。
【００３１】
次いで、図５（ｅ）に示すように、レジストマスク４２の開口内に表出するパッド電極５４上にはんだ層５６’ を形成する。はんだ層５６’の形成は、電解めっき法または蒸着法を用いて行うことができる。図５（ｅ）に示すように、はんだ層５６’はレジストマスク４２より高くなる厚さに形成するのが望ましい。ただし、レジストマスク４２上ではんだ層５６’がブリッジを形成しない程度の厚さであることは前記と同様である。本第二の実施形態におけるはんだ層５６’を構成する金属成分として、錫、銀、ビスマス、インジウム、銅、アンチモン、金、亜鉛のうちの少なくとも１種類から成るように選ぶ。
【００３２】
次いで、レジストマスク４２を残したままの状態で、はんだ層５６’をその融点以上の温度に加熱して溶融（ウエットバック）する。その結果、各はんだ層５６’は溶融したときの表面張力により、図５（ｆ）に示すように、頂上が平坦な柱状の形になる。
次いで 、図５（ｇ）に示すように、融点以下に冷却して固化したのち、レジストマスク４２を除去する。その結果、所定ピッチで配列した所望の高さを有する自立したバンプ５６が得られる。
【００３３】
一方、図６（ｈ）に示すように、例えばパッド電極３４が形成された半導体素子３０の表面に、図６（ｉ）に示すように、例えば感光性ドライフィルム４０を貼り付け、図６（ｊ）に示すように、ガラスマスク１００を通して紫外線を照射し、感光性ドライフィルム４０に所定パターンを露光する。これを現像して、図６（ｋ）に示すように、パッド電極３４を表出する開口を有するレジストマスク４２を形成する。なお、この場合の感光性ドライフィルム４０の厚さは、図５を参照して説明した工程におけるものと同じでもよい。また、符号３２は、例えばＳｉＯ２から成る絶縁膜である。
【００３４】
次いで、図６（ｌ）に示すように、レジストマスク４２の開口内に表出するパッド電極３４上に所定の高さのはんだ層３６’を形成する。同図（ｌ）では、はんだ層３６’はレジストマスク４２の厚さより高さが低く形成されているが、はんだ層３６’の高さと同程度の厚さの感光性ドライフィルム４０を用いても差し支えない。はんだ層３６’が、図５を参照して説明した工程により配線基板５０に形成されるはんだバンプ５６の高さに対して低い高さに形成されていることが必要である。
【００３５】
なお、はんだ層３６’を構成する金属成分として、錫、銀、ビスマス、インジウム、銅、アンチモン、金、亜鉛のうちの少なくとも１種類から成るように選ぶことができるが、インジウムを必須成分として含み、錫、銀、ビスマス、亜鉛のうちの少なくとも１種類を第二成分として含むように選ぶのが望ましい。これは、半導体素子３０上に形成されるはんだバンプの融点が、図５を参照して説明した配線基板５０に形成されるはんだバンプ５６の融点より低いことが、後の熱圧着工程における加熱温度および押圧力の設定値および分布の点で望ましいからである。
【００３６】
次いで、レジストマスク４２を残したままの状態で、はんだ層３６’をその融点以上の温度に加熱して溶融（ウエットバック）する。
次いで 、融点以下に冷却して固化したのち、レジストマスク４２を除去する。その結果、図６（ｍ）に示すように、所定ピッチで配列した所望の高さを有する自立したバンプ３６が得られる。
【００３７】
次に図７を参照して、上記のようにしてはんだバンプ３６が形成された半導体素子３０を、図７（ｎ）に示すように、配線基板５０に形成されたはんだバンプ５６と対向配置する。
次いで、図７（ｏ）に示すように、半導体素子３０のはんだバンプ３６を配線基板５０のはんだバンプ５６と接触させた状態で、半導体素子３０の背面にボンディングツ−ル７０を接触させ押圧する。これにより少なくともはんだバンプ３６を、はんだバンプ３６の融点より１０℃ないし２０℃程度低い温度に加熱すると共に、はんだバンプ３６に変形を生じない程度の荷重を印加して、はんだバンプ３６とはんだバンプ５６とを熱圧着する。
【００３８】
次いで、図７（ｐ）に示すように、上記熱圧着時の加熱温度ないしそれ以下の、例えば室温において、半導体素子３０と配線基板５０との間にアンダ−フィル樹脂６０を、例えば周知のポッティング等の方法で充填したのち、全体をはんだバンプ３６の融点ないし、例えばそれより３０℃程度高い温度に加熱する。これにより、少なくともはんだバンプ３６は溶融し、はんだバンプ５６と十分な接合状態になる。同時にアンダ−フィル樹脂６０が硬化する。そののち、全体を室温に冷却する。この間においては、各々のはんだバンプ３６は、アンダ−フィル樹脂６０内に閉じ込められた状態で溶融および固化するので、はんだバンプの変形や隣接するはんだバンプどうしの間にブリッジが生じるおそれはない。
【００３９】
前述のように、はんだ層３６’の組成を上記のようにインジウムを必須成分とし、錫、銀、ビスマス、亜鉛のうちの少なくとも１種類を第二成分として含むように選択することにより、はんだバンプ３６の融点および熱圧着時の加熱温度におけるヤング率を、配線基板５０に形成されたはんだバンプ５６のそれらよりも低くすることができる。その結果、熱圧着工程における加熱温度や押圧力をより低く設定することができる。さらに、熱圧着時に印加する加熱温度、押圧力およびはんだバンプ５６の高さの基板面内における分布に不均一性が存在しても、はんだバンプ３６の変形によりその影響が吸収されてしまう効果がある。
【００４０】
上記のような半導体素子上に金属バンプを形成する第一の実施形態と、配線基板上に半導体素子上の対向電極より高さの高い金属バンプ形成する第二の実施形態の違いについて図８を参照して説明する。
図８（ａ）および（ｂ）は半導体素子３０上に金属バンプ３６が形成されている第一の実施形態の場合である。
【００４１】
図８（ｃ）は配線基板５０上に高さが高い金属バンプ５６が、半導体素子３０上に高さが低い金属バンプ３６が形成されている第二の実施形態の場合である。図８（ａ）における金属バンプ３６を通る熱伝導パスのうち金属バンプ３６部分の距離Ｌ１と図８（ｃ）における金属バンプ３６を通る熱伝導パスのうち金属バンプ３６部分の距離Ｌ２を比べると、Ｌ１の方がＬ２より長く、図８（ａ）の金属バンプ３６における温度降下の方が図８（ｃ）の金属バンプ３６におけるそれより大きい。すなわち後者の方が金属バンプ３６と金属バンプ５６の接合面にはボンディングツ−ル７０の温度に近い温度が印加される。接合面の温度を一定とすれば、後者の方がボンディングツ−ル７０の温度を低く設定できることを意味する。また、後者の方が接合面から配線基板５０までの距離が大きいため、金属バンプの熱圧着時の加熱による配線基板５０の温度上昇が低減され、半導体素子３０との熱膨張特性の差の影響が小さくなり、接合の信頼性を向上できる。
【００４２】
以下に本発明の具体的な実施例を説明する。本発明は以下の実施例に限定されるものではない。
以下の実施例に共通の事項をあらかじめ列挙しておく。
イ）金属バンプ用原材料
錫、銀、ビスマス、銅、亜鉛電解めっき液（石原薬品製）
インジウム電解めっき液（大和化成製）
これらのめっき液をはんだバンプの組成によって適宜混合して用いるか、または単独または小品種を混合したものを用いて複数段階に分けてめっきを行う。
ロ）マスク絶縁膜用樹脂材料
アクリレ−ト系ドライフィルム（日立化成製ＲＹ−３２シリーズ） 膜厚２５ μｍ，３０μｍ，５０μｍ
ハ）アンダ−フィル用樹脂材料
下記の（１）（アンダ−フィル樹脂１）または（２）（アンダ−フィル樹脂２）
（１）次の組成で調製したもの
・主剤：ビスフェノールＦ型エポキシ樹脂１００重量部およびナフタレン型エポキシ樹脂１００重量部
・硬化剤：Ｍｅ・ＴＨＰＡ（メチル・テトラヒドロフタリックアンハイドライド）（ＫＲＭ−２９１−５：旭電化製）１００重量部
・硬化促進剤：イミダゾール０．５重量部
・有機酸：無水こはく酸２０重量部
・ ・無機フィラ−：シリカ粉末３３４重量部
カップリング剤：γ−グリシドキシプロピルトリメトキシシラン１重量部およびヘキサメチルジシラザン１重量部
なお、上記における組成において、無機フィラ−と無機フィラ−以外の接着 剤組成物の混合比は、無機フィラ−量が０．５０〜７０重量％、残りを接着 剤組成物とした。
【００４３】
（２）エポキシ系フラックスフィル（千住金属製）にシリカ粉末（平均粒度４ μｍ）を５０〜８０重量％の割合で混合したもの
ニ）はんだ金属層のウエットバック用フラックス（αメタルズ社製Ｒ５００３） なお、以下の各実施例において、このフラックスは必須ではない。
上記におけるアンダ−フィル用樹脂材料における接着剤組成物および無機フィラ−については、上記以外にも下記の材料から選択とすることが可能である。
【００４４】
・主剤：脂環式エポキシ樹脂、ビスフェノールＡ型エポキシ樹脂、ビフェニル型エポキシ樹脂、ノボラック型エポキシ樹脂
・活性剤：こはく酸、セバシン酸、アジピン酸、ステアリン酸、パルミチン酸、マレイン酸、無水酢酸、テトラエチレングリコール、ポリエチレングリコール
・カップリング剤：β−（３，４エポキシシクロヘキシル）エチルトリメトキシシラン、γ−グリシドきしプロピルトリエトキシシラン、Ｎ−フェニル−γ−アミノプロピルトリメトキシシラン、γ−メルカプトピロピルトリメトキシシラン、ヘキサメチルジシラザン、シリコン系カップリング剤
・硬化促進剤：イミダゾール（２−エチル−４−メチルイミダゾール、２−フェニルイミダゾール、２−フェニル−４−メチルイミダゾール、１−ベンジル−２−フェニルイミダゾール、１−ベンジル−２−メチルイミダゾール、１−シアノエチル−２−メチルイミダゾール、１−シアノエチル−２−エチル−４−メチルイミダゾール、１−メチル−２−エチルイミダゾール）、有機ホスフィン（トリフェニルホスフィン、トリメタトリルホスフィン、テトラフェニルホスホニウムテトラフェニルボレート、トリフェニルホスフィントリフェニルボラン）、ジアザビシクロウンデンセン、ジアザビシクロウンデンセントリエンスルホン酸塩、ジアザビシクロウンデンセンオクチル酸塩０．１〜４０重複部
・硬化剤：メチルテトラヒドロ無水フタル酸、メチルヘキサヒドロ無水フタル酸、無水メチルハイミック酸、ヘキサヒドロ無水フタル酸、トリアルキルテトラヒドロ無水フタル酸、テトラヒドロ無水フタル酸、メチルシクロヘキセンジカルボン酸、無水ナジック酸
添加量はエポキシ等の量により算出
・無機フィラ−：シリカ、アルミナ
具体的実施例１
直径３０μｍのパッド電極が、ピッチ５０μｍで２０００個、周辺部にマトリックス状に配置された半導体素子領域が複数画定された半導体ウエハの表面に、膜厚３０μｍのドライフィルムを１００℃で張り付け、露光および現像を行って、パッド電極上に直径３０μｍの開口を形成することにより、レジストマスクを形成した。このときの現像剤としては、ｎメチル２−ピロリドンを用いた。このレジストマスクの開口内に、錫−ビスマス（Ｓｎ−Ｂｉ）系のはんだ金属層を、膜厚が約４０±１μｍとなるように、電解めっきにより形成した。この場合、Ｓｎ−Ｂｉはんだ金属層の組成例はＢｉ量が５７重量％である。このＳｎ−Ｂｉはんだ金属層の融点は１３９℃であった。（以下の実施例においても同様）。はんだ金属層にフラックスを塗布し、最高２００℃の温度プロファイルで加熱してウエットバックしてはんだバンプを形成した。そののち、５％モノエタノ−ルアミン水溶液を用いて、レジストマスクを除去した。レジストマスクを除去した半導体ウエハを、周知のダイシングマシンを用いて、個々の半導体素子領域ごとに切断分離し、半導体素子を切り出した。
【００４５】
次いで、通常のボンダーを用い、半導体素子（チップ）上に形成されているＳｎ−Ｂｉはんだバンプと配線基板上に形成されている対向電極とが対向するように、半導体素子と配線基板とを位置合せし、温度１２９℃で２０秒間熱圧着した。そののち、半導体素子と配線基板との間に上記アンダ−フィル樹脂を充填し、温度２００℃で２分間加熱した。なおこの温度は、Ｂｉが５７％のＳｎ−Ｂｉ合金の共晶温度が１３９℃であるのに対し比較的高めに設定されている。これは、電解めっきによって形成されるはんだ金属層は、めっきの進行に伴うめっき液の組成変化等によって、初期と終期とでは必ずしも合金組成が均一ではないためである。組成の均一によっては、温度マ−ジンをより小さく設定してもよいことはもちろんである。また、上記の条件で、熱圧着に印加した荷重は１チップ当たり約１．５ｋｇであった。
【００４６】
以上の結果、半導体素子と配線基板との間で良好な電気的接続が得られていることを確認した。接続の信頼性試験として、−５５℃〜１２５℃の温度サイクル試験を２０００サイクル行ったところ、接合部分の抵抗増加は、最大でも１０％以下と良好であった。
具体的実施例２
直径２０μｍのパッド電極が、ピッチ４０μｍで２０００個、周辺部にマトリックス状に配置された半導体素子領域が複数画定された半導体ウエハの表面に、膜厚２５μｍのドライフィルムを１００℃で張り付け、露光および現像を行って、パッド電極上に直径２０μｍの開口を形成することにより、レジストマスクを形成した。このときの現像剤としては、ｎメチル２−ピロリドンを用いた。このレジストマスクの開口内に、錫−ビスマス（Ｓｎ−Ｂｉ）系のはんだ金属層を、膜厚が約３５±１μｍとなるように、電解めっきにより形成した。はんだ金属層にフラックスを塗布し、最高２００℃の温度プロファイルで加熱してウエットバックしてはんだバンプを形成した。そののち、５％モノエタノ−ルアミン水溶液を用いて、レジストマスクを除去した。レジストマスクを除去した半導体ウエハを、周知のダイシングマシンを用いて、個々の半導体素子領域ごとに切断分離し、半導体素子を切り出した。
【００４７】
次いで、通常のボンダーを用い、半導体素子上に形成されているＳｎ−Ｂｉはんだバンプと配線基板上に形成されている対向電極とが対向するように、半導体素子と配線基板とを位置合せし、温度１２９℃で２０秒間熱圧着した。そののち、半導体素子と配線基板との間に上記アンダ−フィル樹脂を充填し、温度２００℃で２分間加熱した。上記の条件で、熱圧着に印加した荷重は１チップ当たり約１．５ｋｇであった。
【００４８】
以上の結果、半導体素子と配線基板との間で良好な電気的接続が得られていることを確認した。接続の信頼性試験として、−５５℃〜１２５℃の温度サイクル試験を２０００サイクル行ったところ、接合部分の抵抗増加は、最大でも１０％以下と良好であった。
具体的実施例３
直径５０μｍのパッド電極が、ピッチ１００μｍで２０００個、周辺部にマトリックス状に配置された半導体素子領域が複数画定された半導体ウエハの表面に、膜厚５０μｍのドライフィルムを１００℃で張り付け、露光および現像を行って、パッド電極上に直径５０μｍの開口を形成することにより、レジストマスクを形成した。このときの現像剤としては、ｎメチル２−ピロリドンを用いた。このレジストマスクの開口内に、錫−銀（Ｓｎ−Ａｇ）系のはんだ金属層を、膜厚が約６０±６μｍとなるように、電解めっきにより形成した。はんだ金属層にフラックスを塗布し、最高２５０℃の温度プロファイルで加熱してウエットバックしてはんだバンプを形成した。そののち、５％モノエタノ−ルアミン水溶液を用いて、レジストマスクを除去した。レジストマスクを除去した半導体ウエハを、周知のダイシングマシンを用いて、個々の半導体素子領域ごとに切断分離し、半導体素子を切り出した。
【００４９】
次いで、通常のボンダーを用い、半導体素子上に形成されているＳｎ−Ａｇはんだバンプが配線基板上に形成されている対向電極とそれぞれ対向するように、半導体素子と配線基板とを位置合せし、温度２１０℃で２０秒間熱圧着した。そののち、上記アンダ−フィル樹脂を充填し、温度２５０℃で２分間加熱した。なお、Ａｇが３．５％のＳｎ−Ａｇ合金の共晶温度は２２１℃である。上記の条件で、熱圧着に印加した荷重は１チップ当たり約２．０ｋｇであった。
【００５０】
以上の結果、半導体素子と配線基板との間で良好な電気的接続が得られていることを確認した。接続の信頼性試験として、−５５℃〜１２５℃の温度サイクル試験を２０００サイクル行ったところ、接合部分の抵抗増加は、最大でも１０％以下と良好であった。
具体的実施例４
直径５０μｍのパッド電極が、ピッチ１００μｍで２０００個、周辺部にマトリックス状に配置された半導体素子領域が複数画定された半導体ウエハの表面に、膜厚５０μｍのドライフィルムを１００℃で張り付け、露光および現像を行って、パッド電極上に直径５０μｍの開口を形成することにより、レジストマスクを形成した。このときの現像剤としては、ｎメチル２−ピロリドンを用いた。このレジストマスクの開口内に、インジウム（Ｉｎ）はんだ金属層を、膜厚が約７０±５μｍとなるように、電解めっきにより形成した。はんだ金属層にフラックスを塗布し、最高２５０℃の温度プロファイルで加熱してウエットバックしてはんだバンプを形成した。そののち、５％モノエタノ−ルアミン水溶液を用いて、レジストマスクを除去した。レジストマスクを除去した半導体ウエハを、周知のダイシングマシンを用いて、個々の半導体素子領域ごとに切断分離し、半導体素子を切り出した。
【００５１】
次いで、通常のボンダを用い、半導体素子上に形成されているＩｎはんだバンプが配線基板上に形成されている対向電極とそれぞれ対向するように、半導体素子と配線基板とを位置合せし、温度１４８℃で２０秒間熱圧着した。そののち、上記アンダ−フィル樹脂を充填し、温度２００℃で２分間加熱した。なお、Ｉｎの融点は１５７℃である。上記の条件で、熱圧着に印加した荷重は１チップ当たり約１．５ｋｇであった。
【００５２】
以上の結果、半導体基板と配線基板との間で良好な電気的接続が得られていることを確認した。接続の信頼性試験として、−５５℃〜１２５℃の温度サイクル試験を２０００サイクル行ったところ、接合部分の抵抗増加は、最大でも１０％以下と良好であった。
上記各具体的実施例においては、半導体素子にはんだバンプを形成する場合を説明したが、上記における半導体素子と配線基板とを入れ換えても本発明の主旨は変わることなく実施可能である。
具体的実施例５
直径３０μｍのパッド電極が、ピッチ５０μｍで２０００個、周辺部にマトリックス状に配置された半導体素子領域が複数画定された半導体ウエハの表面に、アクリレ−ト樹脂から成る膜厚２５μｍのドライフィルムを１００℃で張り付け、露光および現像を行って、パッド電極上に直径１０μｍの開口を形成することにより、レジストマスクを形成した。このときの現像剤としては、ｎメチル２−ピロリドンを用いた。このレジストマスクの開口内にインジウム（Ｉｎ）層を、膜厚が約５±１μｍとなるように、電解めっきにより形成した。このようにして形成したインジウム層にフラックスを塗布し、最高１９０℃の温度プロファイルで加熱してウエットバックしてはんだバンプを形成した。そののち、５％モノエタノ−ルアミン水溶液を用いて、レジストマスクを除去した。レジストマスクを除去した半導体ウエハを、周知のダイシングマシンを用いて、個々の半導体素子領域ごとに切断分離し、半導体素子を切り出した。
【００５３】
一方、直径３０μｍのパッド電極が、ピッチ５０μｍで２０００個、周辺部にマトリックス状に配置された配線基板の表面に、アクリレ−ト樹脂から成る膜厚２５μｍのドライフィルムを１００℃で張り付け、露光および現像を行って、パッド電極上に直径３０μｍの開口を形成することにより、レジストマスクを形成した。このときの現像剤としては、ｎメチル２−ピロリドンを用いた。このレジストマスクの開口内に錫−ビスマス（Ｓｎ−Ｂｉ）はんだ金属層を、膜厚が約３５±１μｍとなるように、電解めっきにより形成した。はんだ金属層にフラックスを塗布し、最高２００℃の温度プロファイルで加熱してウエットバックしてはんだバンプを形成した。そののち、５％モノエタノ−ルアミン水溶液を用いて、レジストマスクを除去した。
【００５４】
次いで、半導体素子上に形成されているＩｎはんだバンプが配線基板上に形成されているＳｎ−Ｂｉはんだバンプとそれぞれ対向するように、半導体素子と配線基板とを位置合せし、通常のボンダーを半導体素子の背面に接触させ、温度１３５℃で１０秒間押圧してＩｎはんだバンプとＳｎ−Ｂｉはんだバンプとを熱圧着した。そののち、上記アンダ−フィル樹脂を充填し、温度２００℃で２分間加熱した。なお、Ｉｎの融点は１５７℃である。
【００５５】
上記熱圧着において印加した荷重は１チップ当たり約０．５ｋｇであった。この値は上記具体的実施例１〜４の場合の印加荷重の１／３であった。また、熱圧着時における配線基板のピーク温度は９８℃であり、具体的実施例１〜４の場合に比べて３０℃以上低いことが分かった。
以上の結果、半導体基板と配線回路基板との間で良好な電気的接続が得られていることを確認した。接続の信頼性試験として、−５５℃〜１２５℃の温度サイクル試験を５００サイクル行ったところ、接合部分の抵抗増加は、１０％以下と良好であった。
具体的実施例６
直径３０μｍのパッド電極が、ピッチ５０μｍで２０００個、周辺部にマトリックス状に配置された半導体素子領域が複数画定された半導体ウエハの表面に、アクリレ−ト樹脂から成る膜厚２５μｍのドライフィルムを１００℃で張り付け、露光および現像を行って、パッド電極上に直径１０μｍの開口を形成することにより、レジストマスクを形成した。このときの現像剤としては、ｎメチル２−ピロリドンを用いた。このレジストマスクの開口内にインジウム（Ｉｎ）と４８重量％の錫（Ｓｎ）から成るＩｎ−４８ｗｔ％Ｓｎはんだ金属層を、膜厚が約５±１μｍとなるように、電解めっきにより形成した。このようにして形成したインジウム−錫はんだ金属層にフラックスを塗布し、最高１４７℃の温度プロファイルで加熱してウエットバックしてはんだバンプを形成した。そののち、５％モノエタノ−ルアミン水溶液を用いて、レジストマスクを除去した。レジストマスクを除去した半導体ウエハを、周知のダイシングマシンを用いて、個々の半導体素子領域ごとに切断分離し、半導体素子を切り出した。
【００５６】
一方、直径３０μｍのパッド電極が、ピッチ５０μｍで２０００個、周辺部にマトリックス状に配置された配線基板の表面に、アクリレ−ト樹脂から成る膜厚２５μｍのドライフィルムを１００℃で張り付け、露光および現像を行って、パッド電極上に直径３０μｍの開口を形成することにより、レジストマスクを形成した。このときの現像剤としては、ｎメチル２−ピロリドンを用いた。このレジストマスクの開口内に錫−ビスマス（Ｓｎ−Ｂｉ）はんだ金属層を、膜厚が約３５±１μｍとなるように、電解めっきにより形成した。はんだ金属層にフラックスを塗布し、最高２００℃の温度プロファイルで加熱してウエットバックしてはんだバンプを形成した。そののち、５％モノエタノ−ルアミン水溶液を用いて、レジストマスクを除去した。
【００５７】
次いで、半導体素子上に形成されているＩｎ−Ｓｎはんだバンプが配線基板上に形成されているＳｎ−Ｂｉはんだバンプとそれぞれ対向するように、半導体素子と配線基板とを位置合せし、通常のボンダーを半導体素子の背面に接触させ、温度１１０℃で１０秒間応圧してＩｎ−ＳｎはんだバンプとＳｎ−Ｂｉはんだバンプとを熱圧着した。そののち、上記アンダ−フィル樹脂を充填し、温度２００℃で２分間加熱した。なお、Ｉｎ４８ｗｔ％−Ｓｎの融点は１１７℃である。上記の条件で、熱圧着に印加した荷重は１チップ当たり約０．５ｋｇであった。また、熱圧着時における配線基板のピーク温度は７８℃であり、具体的実施例１〜４の場合に比べて５０℃以上低いことが分かった。
【００５８】
以上の結果、半導体基板と配線回路基板との間で良好な電気的接続が得られていることを確認した。接続の信頼性試験として、−５５℃〜１２５℃の温度サイクル試験を５００サイクル行ったところ、接合部分の抵抗増加は、１０％以下と良好であった。
具体的実施例７
直径３０μｍのパッド電極が、ピッチ５０μｍで２０００個、周辺部にマトリックス状に配置された半導体素子領域が複数画定された半導体ウエハの表面に、アクリレ−ト樹脂から成る膜厚２５μｍのドライフィルムを１００℃で張り付け、露光および現像を行って、パッド電極上に直径１０μｍの開口を形成することにより、レジストマスクを形成した。このときの現像剤としては、ｎメチル２−ピロリドンを用いた。このレジストマスクの開口内にインジウム（Ｉｎ）と２．８重量％の亜鉛（Ｚｎ）から成るＩｎ−２．８ｗｔ％Ｚｎはんだ金属層を、膜厚が約５±１μｍとなるように、電解めっきにより形成した。このようにして形成したインジウム−亜鉛はんだ金属層にフラックスを塗布し、最高１８０℃の温度プロファイルで加熱してウエットバックしてはんだバンプを形成した。そののち、５％モノエタノ−ルアミン水溶液を用いて、レジストマスクを除去した。レジストマスクを除去した半導体ウエハを、周知のダイシングマシンを用いて、個々の半導体素子領域ごとに切断分離し、半導体素子を切り出した。
【００５９】
一方、直径３０μｍのパッド電極が、ピッチ５０μｍで２０００個、周辺部にマトリックス状に配置された配線基板の表面に、アクリレ−ト樹脂から成る膜厚２５μｍのドライフィルムを１００℃で張り付け、露光および現像を行って、パッド電極上に直径３０μｍの開口を形成することにより、レジストマスクを形成した。このときの現像剤としては、ｎメチル２−ピロリドンを用いた。このレジストマスクの開口内に錫−ビスマス（Ｓｎ−Ｂｉ）はんだ金属層を、膜厚が約３５±１μｍとなるように、電解めっきにより形成した。はんだ金属層にフラックスを塗布し、最高２００℃の温度プロファイルで加熱してウエットバックしてはんだバンプを形成した。そののち、５％モノエタノ−ルアミン水溶液を用いて、レジストマスクを除去した。
【００６０】
次いで、半導体素子上に形成されているＩｎ−Ｚｎはんだバンプが配線基板上に形成されているＳｎ−Ｂｉはんだバンプとそれぞれ対向するように、半導体素子と配線基板とを位置合せし、通常のボンダーを半導体素子の背面に接触させ、温度１３５℃で１０秒間応圧してＩｎ−ＺｎはんだバンプとＳｎ−Ｂｉはんだバンプとを熱圧着した。そののち、上記アンダ−フィル樹脂を充填し、温度２００℃で２分間加熱した。なお、Ｉｎ−２．８ｗｔ％Ｚｎの融点は１４４℃である。上記の条件で、熱圧着に印加した荷重は１チップ当たり約１．０ｋｇであり、具体的実施例１〜４の場合の２／３であった。また、熱圧着時における配線基板のピーク温度は９８℃であり、具体的実施例１〜４の場合に比べて３０℃以上低いことが分かった。
【００６１】
以上の結果、半導体基板と配線回路基板との間で良好な電気的接続が得られていることを確認した。接続の信頼性試験として、−５５℃〜１２５℃の温度サイクル試験を５００サイクル行ったところ、接合部分の抵抗増加は、１０％以下と良好であった。
具体的実施例８
直径３０μｍのパッド電極が、ピッチ５０μｍで２０００個、周辺部にマトリックス状に配置された半導体素子領域が複数画定された半導体ウエハの表面に、アクリレ−ト樹脂から成る膜厚２５μｍのドライフィルムを１００℃で張り付け、露光および現像を行って、パッド電極上に直径１０μｍの開口を形成することにより、レジストマスクを形成した。このときの現像剤としては、ｎメチル２−ピロリドンを用いた。このレジストマスクの開口内にインジウム（Ｉｎ）と１．０重量％の銅（Ｃｕ）から成るＩｎ−１．０ｗｔ％Ｃｕはんだ金属層を、膜厚が約５±１μｍとなるように、電解めっきにより形成した。このようにして形成したインジウム−銅はんだ金属層にフラックスを塗布し、最高１５０℃の温度プロファイルで加熱してウエットバックしてはんだバンプを形成した。そののち、５％モノエタノ−ルアミン水溶液を用いて、レジストマスクを除去した。レジストマスクを除去した半導体ウエハを、周知のダイシングマシンを用いて、個々の半導体素子領域ごとに切断分離し、半導体素子を切り出した。
【００６２】
一方、直径３０μｍのパッド電極が、ピッチ５０μｍで２０００個、周辺部にマトリックス状に配置された配線基板の表面に、アクリレ−ト樹脂から成る膜厚２５μｍのドライフィルムを１００℃で張り付け、露光および現像を行って、パッド電極上に直径３０μｍの開口を形成することにより、レジストマスクを形成した。このときの現像剤としては、ｎメチル２−ピロリドンを用いた。このレジストマスクの開口内に錫−ビスマス（Ｓｎ−Ｂｉ）はんだ金属層を、膜厚が約３５±１μｍとなるように、電解めっきにより形成した。はんだ金属層にフラックスを塗布し、最高２００℃の温度プロファイルで加熱してウエットバックしてはんだバンプを形成した。そののち、５％モノエタノ−ルアミン水溶液を用いて、レジストマスクを除去した。
【００６３】
次いで、半導体素子上に形成されているＩｎ−Ｃｕはんだバンプが配線基板上に形成されているＳｎ−Ｂｉはんだバンプとそれぞれ対向するように、半導体素子と配線基板とを位置合せし、通常のボンダーを半導体素子の背面に接触させ、温度１３５℃で１０秒間応圧してＩｎ−ＣｕはんだバンプとＳｎ−Ｂｉはんだバンプとを熱圧着した。そののち、上記アンダ−フィル樹脂を充填し、温度２００℃で２分間加熱した。なお、Ｉｎ−１．０ｗｔ％Ｃｕの融点は１４４℃である。上記の条件で、熱圧着に印加した荷重は１チップ当たり約０．５ｋｇであった。また、熱圧着時における配線基板のピーク温度は１１０℃であり、具体的実施例１〜４の場合に比べて２０℃以上低いことが分かった。
【００６４】
以上の結果、半導体基板と配線回路基板との間で良好な電気的接続が得られていることを確認した。接続の信頼性試験として、−５５℃〜１２５℃の温度サイクル試験を５００サイクル行ったところ、接合部分の抵抗増加は、１０％以下と良好であった。
具体的実施例９
直径２０μｍのパッド電極が、ピッチ４０μｍで２０００個、周辺部にマトリックス状に配置された半導体素子領域が複数画定された半導体ウエハの表面に、アクリレ−ト樹脂から成る膜厚２５μｍのドライフィルムを１００℃で張り付け、露光および現像を行って、パッド電極上に直径１０μｍの開口を形成することにより、レジストマスクを形成した。このときの現像剤としては、ｎメチル２−ピロリドンを用いた。このレジストマスクの開口内にインジウム（Ｉｎ）から成るはんだ金属層を、膜厚が約５±１μｍとなるように、電解めっきにより形成した。このようにして形成したインジウムはんだ金属層にフラックスを塗布し、最高１８７℃の温度プロファイルで加熱してウエットバックしてはんだバンプを形成した。そののち、５％モノエタノ−ルアミン水溶液を用いて、レジストマスクを除去した。レジストマスクを除去した半導体ウエハを、周知のダイシングマシンを用いて、個々の半導体素子領域ごとに切断分離し、半導体素子を切り出した。
【００６５】
一方、直径２０μｍのパッド電極が、ピッチ４０μｍで２０００個、周辺部にマトリックス状に配置された配線基板の表面に、アクリレ−ト樹脂から成る膜厚２０μｍのドライフィルムを１００℃で張り付け、露光および現像を行って、パッド電極上に直径２０μｍの開口を形成することにより、レジストマスクを形成した。このときの現像剤としては、ｎメチル２−ピロリドンを用いた。このレジストマスクの開口内に錫−ビスマス（Ｓｎ−Ｂｉ）はんだ金属層を、膜厚が約２５±１μｍとなるように、電解めっきにより形成した。はんだ金属層にフラックスを塗布し、最高２００℃の温度プロファイルで加熱してウエットバックしてはんだバンプを形成した。そののち、５％モノエタノ−ルアミン水溶液を用いて、レジストマスクを除去した。
【００６６】
次いで、半導体素子上に形成されているＩｎはんだバンプが配線基板上に形成されているＳｎ−Ｂｉはんだバンプとそれぞれ対向するように、半導体素子と配線基板とを位置合せし、通常のボンダーを半導体素子の背面に接触させ、温度１３５℃で１０秒間応圧してＩｎ−ＣｕはんだバンプとＳｎ−Ｂｉはんだバンプとを熱圧着した。そののち、上記アンダ−フィル樹脂を充填し、温度２００℃で２分間加熱した。なお、Ｉｎの融点は１５７℃である。上記の条件で、熱圧着に印加した荷重は１チップ当たり約０．５ｋｇであり、実施例１〜４の場合の１／３であった。また、熱圧着時における配線基板のピーク温度は１１０℃であり、実施例１〜４の場合に比べて２０℃以上低いことが分かった。
【００６７】
以上の結果、半導体基板と配線回路基板との間で良好な電気的接続が得られていることを確認した。接続の信頼性試験として、−５５℃〜１２５℃の温度サイクル試験を５００サイクル行ったところ、接合部分の抵抗増加は、１０％以下と良好であった。
なお、上記各実施例においては、はんだ金属層をエッチバックする際にフラックスを用いたが、フラックスがなくても結果にはほとんど差がみられなかった。また、アンダ−フィル樹脂としては、前記ハアンダ−フィル用樹脂材料の項に記したアンダ−フィル樹脂１およびアンダ−フィル樹脂２のいずれを用いても差はみられなかった。さらに、はんだバンプを対向電極に熱圧着したのち、半導体素子と配線基板との間に充填したアンダ−フィル樹脂の硬化と、はんだバンプの溶融による対向電極との接合とを同時に同一温度で行っているが、はんだバンプの融点以下の温度で熱硬化性樹脂を硬化したのちにはんだバンプを溶融・固化させても差し支えない。
【００６８】
本発明は以下の態様を含むものとする。
（付記１） 半導体素子の電極と配線基板の電極とを接続する半導体装置の製造方法に関し、共に主表面に電極を有する半導体素子と配線基板の少なくとも何れか一方の該電極上に開口部を有する絶縁膜を形成する工程と、該開口部内に該絶縁膜の膜厚以上の高さの金属層を形成する工程と、加熱により該金属層を溶融したのち凝固して第１の金属バンプを形成する工程と、しかる後に該絶縁膜を除去する工程と、該金属バンプを他方の電極に位置合わせしたのち熱圧着する工程と、該金属バンプと電極が熱圧着された該半導体素子と該配線基板との間にフラックス作用を有する熱硬化性接着剤を充填する工程と、加熱により該熱硬化性樹脂を硬化させると共に該金属バンプによって双方の該電極を電気的に接続する工程とを含むことを特徴とする半導体装置の製造方法。
【００６９】
（付記２） 前記第１の金属バンプの組成は錫、銀、ビスマス、インジウム、銅、アンチモン、金、亜鉛のうちの少なくとも１種類以上を含むことを特徴とする付記１記載の半導体装置の製造方法。
（付記３） 前記半導体金属の前記電極上に開口部を有する絶縁膜を形成する工程と、該開口内該絶縁膜の膜厚以上の高さの金属層を形成する工程と、加熱により該金属層を溶融したのち凝固して第１の金属バンプを形成する工程と、しかる後に該絶縁膜を除去する工程と、前記半導体素子の該電極上に開口部を有する絶縁膜を形成する工程と、該開口部内に第２の金属バンプを形成する工程と、しかる後に該絶縁膜を除去する工程と、該第１の金属バンプと該第２の金属バンプとを位置合わせしたのち熱圧着する工程とを含むことを特徴とする付記１記載の半導体装置の製造方法。
【００７０】
（付記４） 前記第２の金属バンプの組成は、インジウムを含み第２成分として錫、銀、ビスマス、銅、亜鉛のうち少なくとも１種類を含むことを特徴とする付記３記載の半導体装置の製造方法。
（付記５） 付記１に記載の方法により製造されたことを特徴とする半導体装置。
【００７１】
（付記６） 前記絶縁膜の開口部に金属層を形成する工程は電解めっき法あるいは蒸着法のいずれかを用いることを特徴とする付記１記載の半導体装置の製造方法。
（付記７） 前記金属バンプは１００℃ないし３００℃の範囲にある融点を有する金属または合金であることを特徴とする付記１記載の半導体装置の製造方法。
【００７２】
（付記８） 前記配線基板に形成する前記金属バンプは１３８℃ないし３００℃の融点を有する金属または合金であることを特徴とする付記３記載の半導体装置の製造方法。
（付記９） 前記絶縁膜は感光性を有していることを特徴とする付記１記載の半導体装置の製造方法。
【００７３】
（付記１０）前記金属バンプを他方の電極に位置合わせしたのち熱圧着する工程は該金属バンプの融点より低い温度で行うことを特徴とする付記１記載の半導体装置の製造方法。
（付記１１）前記熱硬化性接着剤は有機酸を含有し向きフィラ−および有機フィラ−のうちの少なくとも１種類を含有することを特徴とする付記１記載の半導体装置の製造方法。
【００７４】
（付記１２）前記第１の金属バンプは錫、銀、ビスマス、インジウム、銅、アンチモン、金、亜鉛のうちの少なくとも１種を含むことを特徴とする付記１記載の半導体装置の製造方法。
（付記１３）前記第２の金属バンプはインジウムを含み第２成分として錫、銀、ビスマス、銅、亜鉛のうちの少なくとも一種を含むことを特徴とする付記３記載の半導体装置の製造方法。
【００７５】
（付記１４） 半導体基板および配線基板の少なくとも一方に形成された金属バンプを他方に形成された対向電極に該金属バンプの融点直下近傍の温度において熱圧着することにより接合することを特徴とする半導体装置の製造方法。
（付記１５） 前記金属バンプの融点直下近傍の温度は該金属バンプの融点と該融点から２０℃程度低い温度までの間の範囲にあることを特徴とする付記１４記載の半導体装置の製造方法。
【００７６】
（付記１６） 前記金属バンプと前記対向電極が熱圧着により接合された前記半導体基板と前記配線基板との間に熱硬化性樹脂を充填したのち前記融点より高い温度を印加して該金属バンプを該他方の電極に溶融接合すると共に該熱硬化性樹脂を硬化させることを特徴とする付記１４記載の半導体装置の製造方法。
【００７７】
【発明の効果】
本発明によれば、半導体素子または配線基板のいずれか一方に形成されたはんだバンプを他方に形成された対向電極に、はんだバンプの融点近傍直下の温度で熱圧着した状態で、半導体素子と配路基板との間にアンダ−フィル樹脂を充填し、この状態で加熱により、はんだバンプを溶融させて対向電極との接合を完成させると共に、アンダ−フィル樹脂を硬化させるので、アスペクト比の高い高密度で配列された微細なはんだバンプに型崩れやブリッジを生じることがなく、また、半導体素子と配線基板との接合における押圧力が軽減可能となり、Ｌｏｗ−ｋ絶縁膜の損傷が回避される。さらにまた、本発明によれば、半導体素子と配線基板とのバンプ接合において、配線基板に印加される温度が低減可能となり、半導体素子との熱膨張特性の差に起因する熱応力による接合の信頼性が向上できる。
【図面の簡単な説明】
【図１】従来のはんだバンプ形成方法の工程を説明するための要部断面図
【図２】従来のバンプ電極と対向電極との接合における問題点を説明するための要部断面図
【図３】本発明の一実施形態における工程の前半を説明するための要部断面図
【図４】本発明の一実施形態における工程の後半を説明するための要部断面図
【図５】本発明の別の実施形態における工程の前半の一方を説明するための要部断面図
【図６】本発明の別の実施形態における工程の前半の他方を説明するための要部断面図
【図７】本発明の別の実施形態における工程の後半を説明するための要部断面図
【図８】本発明の二つの実施形態における効果の違い説明するための要部断面図
【符号の説明】
３０ 半導体素子
３２，５２ 絶縁膜
３４，５４ パッド電極
３６’，５６’ はんだ層
３６，５６ はんだバンプ（金属バンプ）
４０ ドライフィルム
４２ レジストマスク
５０ 配線基板
６０ アンダ−フィル樹脂
７０ ボンディングツ−ル
Claims (5)
- 半導体素子の電極と配線基板の電極とを接続する半導体装置の製造方法に関し、
共に主表面に電極を有する半導体素子と配線基板の少なくとも何れか一方の該電極上に開口部を有する絶縁膜を形成する工程と、
該開口部内に金属層を形成する工程と、
加熱により該金属層を溶融したのち凝固して第１の金属バンプを形成する工程と、
しかる後に該絶縁膜を除去する工程と、
該金属バンプを他方の電極に位置合わせしたのち熱圧着する工程と、
該金属バンプと電極が熱圧着された該半導体素子と該配線基板との間にフラックス作用を有する熱硬化性接着剤を充填する工程と、
加熱により該熱硬化性樹脂を硬化させると共に該金属バンプによって双方の該電極を電気的に接続する工程
とを含むことを特徴とする半導体装置の製造方法。 - 前記第１の金属バンプの組成は錫、銀、ビスマス、インジウム、銅、アンチモン、金、亜鉛のうちの少なくとも１種類以上を含むことを特徴とする請求項１記載の半導体装置の製造方法。
- 前記配線基板の前記電極上に開口部を有する絶縁膜を形成する工程と、
該開口内に金属層を形成する工程と、
加熱により該金属層を溶融したのち凝固して第１の金属バンプを形成する工程と、
しかる後に該絶縁膜を除去する工程と、
前記半導体素子の該電極上に開口部を有する絶縁膜を形成する工程と、
該開口部内に該第１の金属バンプより高さの低い第２の金属バンプを形成する工程と、
しかる後に該絶縁膜を除去する工程と、
該第１の金属バンプと該第２の金属バンプとを位置合わせしたのち熱圧着する工程
とを含むことを特徴とする請求項１記載の半導体装置の製造方法。 - 前記第２の金属バンプの組成は、インジウムを含み第２成分として錫、銀、ビスマス、銅、亜鉛のうち少なくとも１種類を含むことを特徴とする請求項３記載の半導体装置の製造方法。
- 請求項１に記載の方法により製造されたことを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003194660A JP4089531B2 (ja) | 2003-07-09 | 2003-07-09 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003194660A JP4089531B2 (ja) | 2003-07-09 | 2003-07-09 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2005032885A true JP2005032885A (ja) | 2005-02-03 |
| JP4089531B2 JP4089531B2 (ja) | 2008-05-28 |
Family
ID=34205737
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003194660A Expired - Fee Related JP4089531B2 (ja) | 2003-07-09 | 2003-07-09 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4089531B2 (ja) |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006278976A (ja) * | 2005-03-30 | 2006-10-12 | Fujitsu Ltd | 半導体装置の製造方法および半導体装置 |
| JP2007180361A (ja) * | 2005-12-28 | 2007-07-12 | Toyota Motor Corp | 半導体装置の検査方法および半導体装置 |
| JP2008053427A (ja) * | 2006-08-24 | 2008-03-06 | Seiko Instruments Inc | 半導体装置とその製造方法 |
| JP2009167385A (ja) * | 2007-12-18 | 2009-07-30 | Hitachi Chem Co Ltd | 封止充てん用樹脂組成物、並びに半導体装置及びその製造方法 |
| US7600667B2 (en) * | 2006-09-29 | 2009-10-13 | Intel Corporation | Method of assembling carbon nanotube reinforced solder caps |
| JP2010199207A (ja) * | 2009-02-24 | 2010-09-09 | Panasonic Corp | 半導体装置の組み立て方法 |
| JP2017034282A (ja) * | 2016-11-01 | 2017-02-09 | ボンドテック株式会社 | 接合システム、接合方法、および半導体デバイスの製造方法 |
| CN111584474A (zh) * | 2019-02-19 | 2020-08-25 | 富士电机株式会社 | 半导体装置的制造方法 |
| CN112775581A (zh) * | 2019-11-01 | 2021-05-11 | 松下知识产权经营株式会社 | 焊膏和贴装结构体 |
| CN116944759A (zh) * | 2023-09-20 | 2023-10-27 | 武汉高芯科技有限公司 | 一种低接触电阻的倒装焊加工方法及倒装互联结构 |
-
2003
- 2003-07-09 JP JP2003194660A patent/JP4089531B2/ja not_active Expired - Fee Related
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006278976A (ja) * | 2005-03-30 | 2006-10-12 | Fujitsu Ltd | 半導体装置の製造方法および半導体装置 |
| JP2007180361A (ja) * | 2005-12-28 | 2007-07-12 | Toyota Motor Corp | 半導体装置の検査方法および半導体装置 |
| JP2008053427A (ja) * | 2006-08-24 | 2008-03-06 | Seiko Instruments Inc | 半導体装置とその製造方法 |
| US7600667B2 (en) * | 2006-09-29 | 2009-10-13 | Intel Corporation | Method of assembling carbon nanotube reinforced solder caps |
| TWI382500B (zh) * | 2006-09-29 | 2013-01-11 | Intel Corp | 奈米管強化銲料帽及其組裝方法，晶片構裝及含有晶片構裝之系統 |
| US8391016B2 (en) | 2006-09-29 | 2013-03-05 | Intel Corporation | Carbon nanotube-reinforced solder caps, and chip packages and systems containing same |
| JP2009167385A (ja) * | 2007-12-18 | 2009-07-30 | Hitachi Chem Co Ltd | 封止充てん用樹脂組成物、並びに半導体装置及びその製造方法 |
| JP2010199207A (ja) * | 2009-02-24 | 2010-09-09 | Panasonic Corp | 半導体装置の組み立て方法 |
| JP2017034282A (ja) * | 2016-11-01 | 2017-02-09 | ボンドテック株式会社 | 接合システム、接合方法、および半導体デバイスの製造方法 |
| CN111584474A (zh) * | 2019-02-19 | 2020-08-25 | 富士电机株式会社 | 半导体装置的制造方法 |
| CN112775581A (zh) * | 2019-11-01 | 2021-05-11 | 松下知识产权经营株式会社 | 焊膏和贴装结构体 |
| CN116944759A (zh) * | 2023-09-20 | 2023-10-27 | 武汉高芯科技有限公司 | 一种低接触电阻的倒装焊加工方法及倒装互联结构 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4089531B2 (ja) | 2008-05-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7202569B2 (en) | Semiconductor device and manufacturing method of the same | |
| US9224713B2 (en) | Semiconductor device and manufacturing method thereof | |
| JP3648277B2 (ja) | 半導体装置 | |
| JP4729963B2 (ja) | 電子部品接続用突起電極とそれを用いた電子部品実装体およびそれらの製造方法 | |
| WO2005093817A1 (ja) | 半導体装置及びその製造方法 | |
| WO2006030674A1 (ja) | フリップチップ実装方法及びフリップチップ実装体 | |
| KR102012790B1 (ko) | 반도체 장치 및 반도체 장치의 제조 방법 | |
| US20040080055A1 (en) | No flow underfill material and method for underfilling semiconductor components | |
| JP4206631B2 (ja) | 熱硬化性液状封止樹脂組成物、半導体素子の組立方法及び半導体装置 | |
| JP2012204631A (ja) | 半導体装置、半導体装置の製造方法及び電子装置 | |
| US6483195B1 (en) | Transfer bump street, semiconductor flip chip and method of producing same | |
| JP4089531B2 (ja) | 半導体装置の製造方法 | |
| JP2007511101A (ja) | Ｌｏｗ−ｋ誘電体含有半導体デバイスと共に使用される電子パッケージング材料 | |
| JP5425975B2 (ja) | 接着フィルム、半導体装置の製造方法及び半導体装置 | |
| KR102006637B1 (ko) | 범프의 형성 방법 및 이를 포함하는 반도체 소자의 형성방법 | |
| JP3454977B2 (ja) | 半導体装置及びその製造方法 | |
| JP2003258034A (ja) | 多層配線基体の製造方法および多層配線基体 | |
| JP4904710B2 (ja) | 半導体装置の製造方法および半導体装置 | |
| TW200415749A (en) | Method of forming electrode-to-electrode connection structure and electrode-to-electrode connection structure formed thereby | |
| WO2012077447A1 (ja) | 半導体素子の実装方法、及び実装体 | |
| JP2004063770A (ja) | 電極間接続構造体の形成方法 | |
| JP6502578B2 (ja) | 半導体装置 | |
| JP3464826B2 (ja) | 半導体装置 | |
| JP4533724B2 (ja) | 接続バンプの形成方法および半導体装置の製造方法 | |
| US9343420B2 (en) | Universal solder joints for 3D packaging |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060627 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061023 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070515 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070712 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070807 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071004 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20071106 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071227 |
|
| A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20080115 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080205 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080218 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110307 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110307 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120307 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130307 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140307 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |