JPH11354555A - アンダーフィルの充填方法 - Google Patents
アンダーフィルの充填方法Info
- Publication number
- JPH11354555A JPH11354555A JP16400298A JP16400298A JPH11354555A JP H11354555 A JPH11354555 A JP H11354555A JP 16400298 A JP16400298 A JP 16400298A JP 16400298 A JP16400298 A JP 16400298A JP H11354555 A JPH11354555 A JP H11354555A
- Authority
- JP
- Japan
- Prior art keywords
- underfill
- wiring board
- chip component
- printed wiring
- filling
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/921—Connecting a surface with connectors of different types
- H01L2224/9212—Sequential connecting processes
- H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
- H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
Landscapes
- Wire Bonding (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
充填に要する時間を短縮することにより、生産性を向上
させることができるアンダーフィルの充填方法を提供す
る。 【解決手段】 チップ部品4aをプリント配線基板4b
上に搭載したときに形成されるチップ部品4aとプリン
ト基板4bとの隙間の間隔よりも厚くプリント配線基板
4bの所定の領域にアンダーフィル1を印刷する。次
に、バンプ5を基板用電極3bの位置に整合させてチッ
プ部品4aをプリント配線基板4b側に押圧しながらア
ンダーフィル1及びバンプ5を加熱することにより、ア
ンダーフィル1を硬化させバンプ5を溶融させる。
Description
メラ等の電子機器の内部回路におけるプリント配線基板
とエリアアレイチップ部品との間の電気的接続の確実性
向上に好適なアンダーフィル(封止充填剤)の充填方法
に関し、特に、充填に要する時間の短縮を図ったアンダ
ーフィルの充填方法に関する。
化に伴い、プリント配線基板にチップ部品を実装する方
法として、BGA(Ball Grid Array)、CSP(Chip
SizedPackage)又はベアチップ(Bare chip)とよばれ
るチップ部品の下面に電極を配置したエリアバンプ部品
のフリップチップ実装方法が採用されてきている。
よりチップ部品とプリント配線基板とを接続する場合、
リード端子を使用する場合等と異なり、基板の熱膨張又
は収縮による影響を緩和する遊びがないため、熱サイク
ル試験後に電気的接続が不確実となるという欠点があ
る。このため、従来、チップ部品の実装後にプリント配
線基板とチップ部品との間にアンダーフィルとして、例
えば、熱硬化性エポキシ系の封止樹脂剤を充填し硬化さ
せている。
リント配線基板への搭載方法を示すフローチャートであ
り、図3(a)乃至(d)はその搭載方法を工程順に示
す断面図である。従来の搭載方法においては、先ず、図
2及び3(a)に示すように、チップ部品14aの電極
13a上にキャピラリ15を使用してバンプ12を形成
する(ステップS1)。このバンプ12は、例えば、金
バンプ又は共晶組成を有するはんだバンプである。な
お、バンプをプリント配線基板上に形成する場合もあ
る。
ンプ12をプリント配線基板14bの電極13bに整合
させてチップ部品14aをプリント配線基板14b上に
載置する。そして、これらをリフロー炉へ挿入すること
により、バンプ12を溶融させてフリップチップ実装を
行う(ステップS2)。
プリント配線基板14b等をリフロー炉から取り出した
後、ディスペンサ16等によりチップ部品14aの周囲
に熱硬化性エポキシ樹脂等のアンダーフィル11を塗布
し、毛細管現象によりチップ部品14aとプリント配線
基板14bとの隙間にアンダーフィル11を拡がらせる
(ステップS3)。
アンダーフィル11を硬化させて搭載を完了する(ステ
ップS4)。
フィルの充填方法は、チップ部品14aの側面からチッ
プ部品14aとプリント配線基板14bとの隙間にアン
ダーフィル11を流し込み、その後、硬化させる方法で
ある。
フィル11を充填した場合、アンダーフィル11の充填
不足が生じることがあるという問題点がある。図4はア
ンダーフィルの充填不足の状態を示す断面図である。つ
まり、従来の充填方法では、チップ部品14aの側方か
らアンダーフィル11を塗布しているので、図4に示す
ように、チップ部品14aとプリント配線基板14bと
の隙間の中央部にボイド17とよばれる空隙が生じる場
合がある。このボイド17の形成はチップ部品14a又
接続部でのクラック発生の原因となる。
る領域に孔を穿設し、この孔からアンダーフィルをプリ
ント配線基板とチップ部品との間に充填する方法が提案
されている(実開昭63−51449号公報)。図5
(a)乃至(c)は従来のアンダーフィルの充填方法を
工程順に示す断面図である。
る従来のアンダーフィルの充填方法においては、先ず、
図5(a)に示すように、実装が行われる領域に孔25
が穿設されたプリント配線基板24b上に形成された電
極23bと、チップ部品24a上に形成された電極23
aとを、前述の従来の方法と同様にして、はんだ共晶又
は金等からなるバンプ22を使用して接続することによ
り、フリップチップ実装を行う。次いで、プリント配線
基板24bの裏面から孔25を介してディスペンサ26
によりアンダーフィル21をプリント配線基板24bと
チップ部品24aとの間に流し込み始める。
ーフィル21がチップ部品24aの脇からはみ出してく
る程度の時点で、アンダーフィル21の流し込みを終了
する。
フィル21を硬化させて充填を完了する。
が充填された場合、プリント配線基板24bとチップ部
品24aとの隙間でのボイドの発生が防止される。ま
た、毛細管現象により、アンダーフィル21がチップ部
品24aの裏面上に拡がりやすいので、充填に要する時
間が短縮され生産効率が向上する。
してアンダーフィルを流し込む従来の方法においては、
バンプの溶融工程とアンダーフィルの硬化工程とを個別
に行う必要があるので、充填に必要な時間が長く生産性
が低いという問題点がある。
のであって、空隙の形成を防止することができると共
に、充填に要する時間を短縮することにより、生産性を
向上させることができるアンダーフィルの充填方法を提
供することを目的とする。
ィルの充填方法は、バンプが設けられたチップ部品用電
極を有するチップ部品を基板用電極を有するプリント配
線基板の所定の領域上に搭載したときに形成される前記
チップ部品と前記プリント配線基板との隙間にアンダー
フィルを充填する充填方法において、前記隙間の間隔よ
りも厚く前記所定の領域にアンダーフィルを印刷する工
程と、前記バンプを前記基板用電極の位置に整合させて
前記チップ部品を前記プリント配線基板側に押圧しなが
ら前記アンダーフィル及び前記バンプを加熱することに
より、前記アンダーフィルを硬化させ前記バンプを溶融
させる工程とを有することを特徴とする。
法は、チップ部品用電極を有するチップ部品をバンプが
設けられた基板用電極を有するプリント配線基板の所定
の領域上に搭載したときに形成される前記チップ部品と
前記プリント配線基板との隙間にアンダーフィルを充填
する充填方法において、前記隙間の間隔よりも厚く前記
所定の領域にアンダーフィルを印刷する工程と、前記チ
ップ用電極を前記バンプの位置に整合させて前記チップ
部品を前記プリント配線基板側に押圧しながら前記アン
ダーフィル及び前記バンプを加熱することにより、前記
アンダーフィルを硬化させ前記バンプを溶融させる工程
とを有することを特徴とする。
充填剤)をプリント配線基板上に印刷しているので、ボ
イド等の非充填部が形成されにくく、チップ部品とプリ
ント配線基板との隙間の幅方向に均一にアンダーフィル
が充填される。また、アンダーフィルの熱硬化とバンプ
の溶融とが同時に行われるので、全体的に充填に必要な
時間が著しく短縮される。更に、アンダーフィルをその
所定の間隔よりも厚く印刷し、チップ部品をプリント配
線基板側に押圧しているので、その隙間にはアンダーフ
ィルが完全かつ均一に充填される。
ダーフィルの充填方法について、添付の図面を参照して
具体的に説明する。図1(a)乃至(c)は本発明の実
施例に係るアンダーフィルの充填方法を工程順に示す断
面図である。
示すように、表面に電極3bが設けられたプリント配線
基板4bのチップ部品が搭載される領域に開口部を有す
るマスク2を配置する。マスク2としては、例えば、メ
タルマスク又はメッシュマスクが使用される。そして、
搭載後のチップ部品とプリント配線基板4bとの所定の
間隔よりも厚く、例えば、40乃至50μmの厚さにマ
スク2を使用しスクリーン印刷法により封止充填剤であ
るアンダーフィル1をプリント配線基板4b上に印刷す
る。このとき、マスク2上に残存したアンダーフィル1
はスキージ6により除去される。なお、アンダーフィル
1は、例えば、熱硬化性樹脂製である。
レイチップ部品4aをプリント配線基板4b上に載置す
る。なお、エリアアレイチップ部品4aの表面の電極3
bに整合する位置には、電極3aが設けられており、更
に、電極3a上にはスタッドバンプ5が設けられてい
る。そして、エリアアレイチップ部品4aをプリント配
線基板4b上に載置する際には、スタッドバンプ5はプ
リント配線基板4bの電極3bの位置に整合させられ
る。なお、スタッドバンプ5は、例えば、はんだ共晶又
は金製等である。
アレイチップ部品4aに上方から圧力を印加してエリア
アレイチップ部品4aをプリント配線基板4b側に押圧
することにより、エリアアレイチップ部品4aとプリン
ト配線基板4bとの隙間よりも厚く印刷されたアンダー
フィル1を押し拡げエリアアレイチップ部品4aの周囲
まではみ出させる。このとき、エリアアレイチップ部品
4aをプリント配線基板4b側に押圧しながらアンダー
フィル1及びスタッドバンプ5を加熱することにより、
アンダーフィル1を熱硬化させ、スタッドバンプ5を溶
融させる。これにより、電極3aと電極3bとの電気的
接続が確実に確保される。
プリント配線基板4b上に印刷しているので、ボイド等
の非充填部が形成されにくく、エリアアレイチップ部品
4aとプリント配線基板4bとの隙間の幅方向に均一に
アンダーフィル1が充填される。また、アンダーフィル
1はエリアアレイチップ部品4aに圧力が印加されたと
きに毛細管現象により拡がるので、アンダーフィル1が
エリアアレイチップ部品4aの周囲まではみ出すまでの
時間は短い。更に、アンダーフィル1の熱硬化とスタッ
ドバンプ5の溶融とが同時に行われるので、全体的に充
填に必要な時間が著しく短縮される。
配線基板との隙間と同程度の厚さにアンダーフィルを印
刷した場合には、その隙間がアンダーフィルにより完全
には充填されずに充填不足又は充填の不均一が生じる虞
があるが、本実施例においては、アンダーフィルをその
隙間よりも厚く印刷し、エリアアレイチップ部品に上方
から圧力を印加してエリアチップ部品の周囲までアンダ
ーフィルをはみ出させているので、隙間にはアンダーフ
ィルが完全かつ均一に充填される。
上に搭載されるチップ部品はエリアアレイチップ部品に
限定されるものではなく、更にまた、アンダーフィルの
印刷方法はスクリーン印刷に限定されるものではない。
レイチップ部品4aの電極3aにバンプ5が設けられて
いるが、本発明はこれに限定されるものではなく、プリ
ント配線基板の電極にバンプが設けられていてもよい。
アンダーフィル(封止樹脂剤)をプリント配線基板上に
チップ部品とプリント配線基板との所定の間隔よりも厚
く印刷しているので、チップ部品とプリント配線基板と
の隙間にアンダーフィルを完全かつ均一に充填すること
ができる。これにより、空隙の発生が防止される。ま
た、アンダーフィルの熱硬化とバンプの溶融とを同時に
行っているので、全体的に充填に必要な時間を著しく短
縮することができる。
ダーフィルの充填方法を工程順に示す断面図である。
方法を示すフローチャートである。
載方法を工程順に示す断面図である。
である。
填方法を工程順に示す断面図である。
Claims (2)
- 【請求項1】 バンプが設けられたチップ部品用電極を
有するチップ部品を基板用電極を有するプリント配線基
板の所定の領域上に搭載したときに形成される前記チッ
プ部品と前記プリント配線基板との隙間にアンダーフィ
ルを充填する充填方法において、前記隙間の間隔よりも
厚く前記所定の領域にアンダーフィルを印刷する工程
と、前記バンプを前記基板用電極の位置に整合させて前
記チップ部品を前記プリント配線基板側に押圧しながら
前記アンダーフィル及び前記バンプを加熱することによ
り、前記アンダーフィルを硬化させ前記バンプを溶融さ
せる工程とを有することを特徴とするアンダーフィルの
充填方法。 - 【請求項2】 チップ部品用電極を有するチップ部品を
バンプが設けられた基板用電極を有するプリント配線基
板の所定の領域上に搭載したときに形成される前記チッ
プ部品と前記プリント配線基板との隙間にアンダーフィ
ルを充填する充填方法において、前記隙間の間隔よりも
厚く前記所定の領域にアンダーフィルを印刷する工程
と、前記チップ用電極を前記バンプの位置に整合させて
前記チップ部品を前記プリント配線基板側に押圧しなが
ら前記アンダーフィル及び前記バンプを加熱することに
より、前記アンダーフィルを硬化させ前記バンプを溶融
させる工程とを有することを特徴とするアンダーフィル
の充填方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP16400298A JPH11354555A (ja) | 1998-06-11 | 1998-06-11 | アンダーフィルの充填方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP16400298A JPH11354555A (ja) | 1998-06-11 | 1998-06-11 | アンダーフィルの充填方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH11354555A true JPH11354555A (ja) | 1999-12-24 |
Family
ID=15784901
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP16400298A Pending JPH11354555A (ja) | 1998-06-11 | 1998-06-11 | アンダーフィルの充填方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH11354555A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2002044241A1 (fr) * | 2000-11-28 | 2002-06-06 | Harima Chemicals, Inc. | Composition liquide a base de resine epoxy pour materiau d'encapsulation |
SG122743A1 (en) * | 2001-08-21 | 2006-06-29 | Micron Technology Inc | Microelectronic devices and methods of manufacture |
-
1998
- 1998-06-11 JP JP16400298A patent/JPH11354555A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2002044241A1 (fr) * | 2000-11-28 | 2002-06-06 | Harima Chemicals, Inc. | Composition liquide a base de resine epoxy pour materiau d'encapsulation |
SG122743A1 (en) * | 2001-08-21 | 2006-06-29 | Micron Technology Inc | Microelectronic devices and methods of manufacture |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3277996B2 (ja) | 回路装置、その製造方法 | |
US7495346B2 (en) | Semiconductor package | |
US6387795B1 (en) | Wafer-level packaging | |
JP2008288489A (ja) | チップ内蔵基板の製造方法 | |
US20090315179A1 (en) | Semiconductor device having solder bumps protruding beyond insulating films | |
JP2907188B2 (ja) | 半導体装置、半導体装置の実装方法、および半導体装置の製造方法 | |
US20020089836A1 (en) | Injection molded underfill package and method of assembly | |
JP2000200870A (ja) | 半導体装置およびその製造方法 | |
JP2018137276A (ja) | プリント回路板およびその製造方法、並びに電子機器 | |
JP2007243106A (ja) | 半導体パッケージ構造 | |
JPH10135276A (ja) | エリアアレイ半導体装置、プリント基板及びスクリーンマスク | |
US6475828B1 (en) | Method of using both a non-filled flux underfill and a filled flux underfill to manufacture a flip-chip | |
KR100674501B1 (ko) | 플립 칩 본딩 기술을 이용한 반도체 칩 실장 방법 | |
US8168525B2 (en) | Electronic part mounting board and method of mounting the same | |
JPH11354555A (ja) | アンダーフィルの充填方法 | |
JP2007258448A (ja) | 半導体装置 | |
JP3763962B2 (ja) | チップ部品のプリント配線基板への搭載方法 | |
JP2004063524A (ja) | 実装装置及びその実装方法若しくはプリント配線基板 | |
JP2004014870A (ja) | 回路モジュール及びその製造方法 | |
KR100665288B1 (ko) | 플립칩 패키지 제조방법 | |
JP4561969B2 (ja) | 半導体装置 | |
JP2001168224A (ja) | 半導体装置、電子回路装置および製造方法 | |
JPH0888464A (ja) | フリップチップ実装方法 | |
JPH11260971A (ja) | チップ部品のプリント配線基板への搭載方法 | |
KR100648044B1 (ko) | 반도체 패키지의 제조 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041116 |
|
A977 | Report on retrieval |
Effective date: 20061206 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061212 |
|
A521 | Written amendment |
Effective date: 20070213 Free format text: JAPANESE INTERMEDIATE CODE: A523 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070313 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070511 |
|
A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Effective date: 20070713 Free format text: JAPANESE INTERMEDIATE CODE: A911 |
|
A912 | Removal of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20070803 |