JP5527806B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP5527806B2
JP5527806B2 JP2010032048A JP2010032048A JP5527806B2 JP 5527806 B2 JP5527806 B2 JP 5527806B2 JP 2010032048 A JP2010032048 A JP 2010032048A JP 2010032048 A JP2010032048 A JP 2010032048A JP 5527806 B2 JP5527806 B2 JP 5527806B2
Authority
JP
Japan
Prior art keywords
connection pad
wiring board
printed wiring
semiconductor package
flexible printed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2010032048A
Other languages
English (en)
Other versions
JP2011171411A (ja
Inventor
昌司 菊池
宏 佐藤
Original Assignee
Ｎｅｃネットワークプロダクツ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ｎｅｃネットワークプロダクツ株式会社 filed Critical Ｎｅｃネットワークプロダクツ株式会社
Priority to JP2010032048A priority Critical patent/JP5527806B2/ja
Priority to US13/015,680 priority patent/US20110197438A1/en
Publication of JP2011171411A publication Critical patent/JP2011171411A/ja
Application granted granted Critical
Publication of JP5527806B2 publication Critical patent/JP5527806B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5387—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/107—Indirect electrical connections, e.g. via an interposer, a flexible substrate, using TAB
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Wire Bonding (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Description

本発明は、半導体装置の製造方法に関し、特に、複数の半導体パッケージを積層して構成される半導体装置の製造方法に関する。
従来の半導体パッケージとして、フレキシブルインターポーザー基板に半導体チップを搭載し、その半導体チップを覆うようにフレキシブルインターポーザー基板を折り曲げて構成されたものがある（例えば、特許文献１参照）。この半導体パッケージは、同様の構成を持つ他の半導体パッケージと積層して単一の半導体装置を構成することができる。
また、従来の半導体装置として、フレキシブル基板の同一面に２つの半導体素子を搭載し、フレキシブル基板を折り曲げて、２つの半導体素子を背中合わせに重ねたものもある（例えば、特許文献２参照）。
一方、基板に半導体チップを実装する方法として、異方性導電膜を用いる方法がある（例えば、特許文献３参照）。
また、基板に半導体装置を実装する方法として、一方の電極パッドに微細な凸部を、他方の電極パッドに微細な凹部を形成する方法がある（例えば、特許文献４参照）。
特開２００４−１４６７５１号公報 特開２００４−１２８４１８号公報 特開２００３−１２４２５８号公報 特開２００５−２６４９２号公報
市販の半導体パッケージを用い、複数の半導体パッケージが積層された半導体装置を製造する方法が求められている。
特許文献１に記載された半導体装置は、特別な構造を有する半導体パッケージを積層するものである。また、この半導体装置では、積層された半導体パッケージ間の接続に半田バンプが用いられているため、積層方向に厚みがある。
また、特許文献２に記載された半導体装置は、複数の半導体素子を積層するものであるが、市販の半導体パッケージを積層することについては全く開示していない。
さらに、特許文献３及び４は、半導体チップ又は半導体装置の基板への実装方法を開示してはいるが、市販の半導体パッケージを積層することについては全く開示していない。
本発明は、市販の半導体パッケージを複数積層した半導体装置を製造する方法を提供しようとするものである。
本発明の一側面に係る半導体装置の製造方法は、表面側に形成された第１の接続パッドと、裏面側に形成された第２の接続パッドと、前記第１の接続パッド及び前記第２の接続パッドが形成された領域を覆う熱可塑性樹脂膜又は異方性導電膜と、を備えたフレキシブルプリント配線板と、裏面側に第３の接続パッドを備えた半導体パッケージとを用意し、前記第３の接続パッドが前記第１の接続パッドに接続されるように、前記半導体パッケージを前記フレキシブルプリント配線板の前記表面側に実装し、その後、前記第２の接続パッドが、前記半導体パッケージの表面の上方で、当該半導体パッケージの表面と同一方向を向くように、前記フレキシブルプリント配線板を加熱しつつ折り曲げる、ことを特徴とする。
熱可塑性樹脂膜又は異方性導電膜を備えたフレキシブルプリント配線板に半導体パッケージを実装することで、他の半導体パッケージとの積層を可能にする。
（ａ）は、本発明の第１の実施の形態に係る半導体装置の製造方法に用いられる第１の半導体パッケージの構成を示す概略図、（ｂ）は、半田ボールが除去された状態の第１の半導体パッケージの概略図、（ｃ）は、半田ボールが除去された接続パッドに微小バンプが形成された状態の第１の半導体パッケージの概略図である。 （ａ）は、本発明の第１の実施の形態に係る半導体装置の製造方法に用いられる第２の半導体パッケージの構成を示す概略図、（ｂ）は、半田ボールが除去された状態の第２の半導体パッケージの概略図、（ｃ）は、半田ボールが除去された接続パッドに微小バンプが形成された状態の第２の半導体パッケージの概略図である。 図１又は図２の一点鎖線円内の拡大図である。 本発明の第１の実施の形態に係る半導体装置の製造方法に用いられるフレキシブルプリント配線板の構成を示す概略図である。 （ａ）は、図４のフレキシブルプリント配線板に図１（ｃ）の第１の半導体パッケージを搭載した状態を示す図、（ｂ）は、フレキシブルプリント配線板を折り曲げ始めた状態を示す図、（ｃ）は、フレキシブルプリント配線板を折り曲げ終えた状態を示す図である。 図５（ｃ）の折り曲げられたフレキシブルプリント配線板に図２（ｃ）の第２の半導体パッケージを搭載した状態を示す図である。 （ａ）は、本発明の第２の実施の形態に係る半導体装置の製造方法に用いられる第１の半導体パッケージの構成を示す概略図、（ｂ）は、半田ボールが除去された状態の第１の半導体パッケージの概略図である。 （ａ）は、本発明の第２の実施の形態に係る半導体装置の製造方法に用いられる第２の半導体パッケージの構成を示す概略図、（ｂ）は、半田ボールが除去された状態の第２の半導体パッケージの概略図である。 本発明の第２の実施の形態に係る半導体装置の製造方法に用いられるフレキシブルプリント配線板の構成を示す概略図である。 （ａ）は、図９のフレキシブルプリント配線板に図７（ｂ）の第１の半導体パッケージを搭載した状態を示す図、（ｂ）は、フレキシブルプリント配線板を折り曲げ始めた状態を示す図、（ｃ）は、フレキシブルプリント配線板を折り曲げ終えた状態を示す図である。 図１０（ｃ）の折り曲げられたフレキシブルプリント配線板に図８（ｂ）の第２の半導体パッケージを搭載した状態を示す図である。
以下、図面を参照して、本発明の実施の形態について詳細に説明する。
図１乃至図６を参照して、本発明の第１の実施の形態に係る半導体装置の製造方法について説明する。ここでは、市販のＢＧＡ（Ball Grid Array）型の半導体パッケージを複数用意し、インターポーザーとなるフレキシブルプリント配線板（ＦＰＣ）を用いて積層する。
まず、ＢＧＡ型の半導体パッケージを複数（ここでは第１及び第２の２個）用意する。ＢＧＡ型の半導体パッケージとして、ＣＳＰ（Chip Size Package）と呼ばれるものが使用できる。
図１（ａ）及び図２（ａ）に、第１及び第２のＢＧＡ型の半導体パッケージ１０，２０の概略構成図をそれぞれ示す。図示のように、第１及び第２のＢＧＡ型の半導体パッケージ１０，２０は、半導体チップ（図示しない）を内蔵するパッケージ本体１１，２１と、その一面に形成された接続パッド（第３及び第４の接続バッド）１２，２２と、接続パッド１２，２２上に形成された半田ボール１３，２３とを有している。
次に、図１（ｂ）及び図２（ｂ）に示すように、半導体パッケージ１０，２０の半田ボール１３，２３を除去し、それぞれ接続パッド１２，２２を露出させる。そして、図１（ｃ）及び図２（ｃ）に示すように、露出させた接続パッド１２，２２の表面に、例えば、金（Ａｕ）からなる微小なバンプ（スタッドバンプ）１４，２４をバンプボンダーを用いて形成し、第１及び第２の半田パッケージ１０−１，２０−１とする。
図３に、接続パッド１２又は２２上に形成されたスタッドバンプ１４，２４の拡大図を示す。図３に示すように、接続パッド１２，２２の各々には、複数のスタッドバンプ１４，２４が形成されている。つまり、スタッドバンプ１４，２４の大きさは、各接続パッド１２，２２上に複数形成することができる程度の大きさである。換言すると、各スタッドバンプ１４，２４が占有する面積は、各接続パッド１２，２２の占有面積よりも小さい。
次に、スタッドバンプ１４が形成された第１の半導体パッケージ１０−１を、図４に示す構成のフレキシブルプリント配線板４０に実装する。
図４のフレキシブルプリント配線板４０は、絶縁層（図示せず）と配線層（図示せず）とを含む基板部４１と、その表面側に形成された第１の接続パッド４２と、裏面側（図の両サイド）に形成された第２の接続パッド４３と、同じく裏面側（図の中央部）に形成された外部接続用接続パッド４４とを有している。第１の接続パッド４２、第２の接続パッド４３及び外部接続用接続パッド４４は、基板部４１に含まれる配線層に接続されている。
また、フレキシブルプリント配線板４０は、その表面側を覆う表面側熱可塑性樹脂膜４５と、裏面側の少なくとも第２の接続パッド４３が形成されている領域を覆う裏面側熱可塑性樹脂膜４６とを有している。
図５（ａ）に、フレキシブルプリント配線板４０に第１の半導体パッケージ１０−１を実装した状態を示す。実装の際、第１の半導体パッケージ１０−１は、スタッドバンプ１４が形成された接続パッド１２が、第１の接続パッド４２に、一対一で接続されるように位置合わせされる。
実装には、第１の半導体パッケージ１０−１を取り扱うことが可能な半導体マウンターを用いることができる。半導体マウンターにより、半導体パッケージ１０−１を加熱しつつフレキシブルプリント配線板４０に押し付けることで、第１の半導体パッケージ１０−１の接続パッド１２とフレキシブルプリント配線板４０の第１の接続パッド４２との間をスタッドバンプ１４により接続する。このとき、表面側熱可塑性樹脂膜４５は、半導体パッケージ１０−１からの熱により接着性を示すようになり、第１の半導体パッケージ１０−１の下面に貼り付く。つまり、表面側熱可塑性樹脂膜４５は、加熱により接着性を示し、第１の半導体パッケージ１０−１とフレキシブルプリント配線板４０との間を接着する。
次に、第１の半導体パッケージ１０−１を実装したフレキシブルプリント配線板４０をヒーターステージ（図示せず）上に固定する。そして、フレキシブルプリント配線板４０を加熱しながら折り曲げる。具体的には、図５（ｂ）及び図５（ｃ）に示すように、フレキシブルプリント配線板４０を、第１の半導体パッケージ１０−１の外形に沿って折り曲げ、半導体パッケージ１０−１をフレキシブルプリント配線板４０で包みこむ。このときもまた、表面側熱可塑性樹脂膜４５は、ヒーターステージからの加熱により接着性を示し、第１の半導体パッケージ１０−１の側面から上面にかけて貼り付く。その結果、フレキシブルプリント配線板４０の第２の接続パッド４３は、半導体パッケージ１０−１の上方に位置する。また、その向きは、第１の接続パッド４２と同じく、図の上方となる。
次に、半導体マウンターを用いて、図６に示すように、第２の半導体パッケージ２０−１をフレキシブルプリント配線板４０に搭載する。このとき、第２の半導体パッケージ２０−１の接続パッド２２とフレキシブルプリント配線板４０の第２の接続パッド４３とが１対１で接続されるように位置調整する。第１の半導体パッケージ１０−１をフレキシブルプリント配線板４０に搭載したときと同じように、第２の半導体パッケージ２０−１を加熱することにより、第２の半導体パッケージ２０−１の接続パッド２２とフレキシブルプリント配線板４０の第２の接続パッド４３との間がスタッドバンプ２４により接続される。また、第２の半導体パッケージ２０−１とフレキシブルプリント配線板４０との間が、裏面側熱可塑性樹脂膜４６により接着される。
最後に、フレキシブルプリント配線板４０の外部接続用接続パッド４４にリフローにより半田ボール（図示せず）を設ける。この半田ボールは、図示しない他のプリント配線板に接続するために利用される。こうして、半導体パッケージ１０−１，２０−１は、フレキシブルプリント配線板４０を介して、外部回路に接続可能となる。
以上のようにして、第１の半導体パッケージ１０−１と第２の半導体パッケージ２０−１とが積層された半導体装置を得ることができる。
以上のように、本実施の形態によれば、市販の半導体パッケージを用いて、積層構造（３次元構造）の半導体装置（半導体モジュール）を製造することができる。しかも、半田ボール１３，２３を除去した半導体パッケージ１０−１，２０−１を積層するようにしたことで、積層方向の高さを低減することができる。これにより、特別な半導体パッケージを設計することなく、薄型の半導体装置（モジュール）を製造することができ、設計や開発に要するコストを削減することができる。
さらに、本実施の形態では、半導体パッケージ１０−１，２０−１のフレキシブルプリント配線板４０への接続に半田ではなくスタッドバンプを用いたことにより、半田を用いた場合に生じるおそれのある問題を回避することができる。即ち、半導体パッケージに加えられるリフロー加熱の回数を減らすことができ、半導体装置への熱ストレスを低減でき、信頼度を向上させることができる。また、図６に示す半導体装置を半田ボールを用いて図示しないプリント配線板に取り付ける際に、半導体パッケージ１０−１，２０−１をフレキシブルプリント配線板４０に接続するために用いた半田が再溶融して、半田変形や、半田ショート、あるいは未接続等が発生するという事態を避けることもできる。
次に、図７乃至図１１を参照して、本発明の第２の実施の形態に係る半導体装置の製造方法について説明する。
まず、図７（ａ）及び図８（ａ）に示すような、第１及び第２の半導体パッケージ７０，８０を用意する。この半導体装置は、図１（ａ）及び図２（ａ）に示す半導体パッケージと同様に構成されている。そして、図７（ａ）及び図８（ｂ）に示すように、各半導体パッケージ７０，８０の半田ボールを除去し、接続パッド７１，８１が露出した第１及び第２の半導体パッケージ７０−１，８０−１を得る。
その一方で、図９に示すようなフレキシブルプリント配線板９０を用意する。このフレキシブルプリント配線板９０は、配線層（図示せず）と絶縁層（図示せず）とを含む基板部９１と、その表面側に形成された第１の接続パッド９２と、裏面側（図の両サイド）に形成された第２の接続パッド９３と、同じく裏面側（図の中央部）に形成された外部接続用接続パッド９４とを有している。第１の接続パッド９２、第２の接続パッド９３及び外部接続用接続パッド９４は、基板部４１に含まれる配線層に接続されている。
また、フレキシブルプリント配線板９０は、その表面側の第１の接続パッド９２が形成された領域を覆う表面側異方性導電樹脂膜（ＡＣＦ：Anisotropic conductive film）９５と、表面側のその他の領域を覆う熱可塑性樹脂膜９６と、裏面側の第２の接続パッド４３が形成された領域を覆う裏面側異方性導伝樹脂膜９７とを有している。
次に、半導体マウンターを用いて、図１０（ａ）に示すように、図９のフレキシブルプリント配線板９０の表面上に図７（ｂ）の第１の半導体パッケージ７０−１を実装する。即ち、第１の半導体パッケージ７０−１の接続パッド７１とフレキシブルプリント配線板９０の第１の接続パッド９２とが互いに対向するように位置合わせし、半導体パッケージ７０−１を加熱しつつフレキシブルプリント配線板９０に押し付ける。異方性導伝樹脂膜９５は、熱硬化性樹脂中に微小な導電体粒子が分散させたもので、熱と圧力とによって導電体粒子同士が接続されると導電性を示す。つまり、半導体パッケージ７０−１が加熱されつつフレキシブルプリント配線板９０に押し付けられると（熱圧着）、第１の半導体パッケージ７０−１の接続パッド７１とフレキシブルプリント配線板９０の第１の接続パッド９２との間を電気的に接続する。
次に、図１０（ｂ）及び図１０（ｃ）に示すように、ヒーターステージ（図示せず）上で、フレキシブルプリント配線板９０を加熱しながら折り曲げて、第１の半導体パッケージ７０−１をフレキシブルプリント配線板９０で包みこむ。このとき、熱可塑性樹脂膜９６は、ヒーターステージからの加熱により接着性を示し、第１の半導体パッケージ７０−１の側面から上面にかけて貼り付く。その結果、フレキシブルプリント配線板９０の第２の接続パッド９３は、半導体パッケージ７０−１の上方に、上向きに位置する。
次に、半導体マウンターを用いて、図１１に示すように、第２の半導体パッケージ８０−１をフレキシブルプリント配線板９０に実装する。このとき、第２の半導体パッケージ８０−１の接続パッド８１とフレキシブルプリント配線板９０の第２の接続パッド９３とが１対１で接続されるように位置調整され、第２の半導体パッケージ８０−１を加熱してフレキシブルプリント配線板９０に押し付ける。これにより、第２の半導体パッケージ８０−１の接続パッド８１とフレキシブルプリント配線板９０の第２の接続パッド９３との間が異方性導電樹脂膜９７の導電体粒子により接続される。
最後に、フレキシブルプリント配線板９０の外部接続用接続パッド９４にリフローにより半田ボールを設け、半導体装置が完成する。
本実施の形態によっても、市販の半導体パッケージを用いて、積層構造（３次元構造）の半導体装置を製造することができる。しかも、半田ボール１３，２３を除去した半導体パッケージ１０−１，２０−１を積層することで、積層方向の高さを低減することができる。また、第１の実施の形態と同様に、半導体パッケージと触れｋしいぶるプリント配線板との間の接続に半田を用いた場合に生じる問題点を回避することができる。
以上、本発明についていくつかの実施の形態に即して説明したが、本発明は上記実施の形態に限定されず、種々の変形、変更が可能である。例えば、上記実施の形態では、２種類の半導体パッケージを積層する場合について説明したが、同種（同一形状）の半導体パッケージを積層することもできる。また、３以上の同種又は異種の半導体パッケージを積層することもできる。さらに、上記実施の形態では、ＢＧＡタイプの半導体パッケージを用いる場合について説明したが、他のタイプ、例えば、ＬＧＡタイプの半導体パッケージを積層することもできる。
また、上記の実施形態の一部又は全部は、以下の付記のようにも記載されうるが、以下には限られない。
（付記１）表面側に形成された第１の接続パッドと、裏面側に形成された第２の接続パッドと、前記第１の接続パッド及び前記第２の接続パッドが形成された領域を覆う熱可塑性樹脂膜又は異方性導電膜と、を備えたフレキシブルプリント配線板と、裏面側に第３の接続パッドを備えた半導体パッケージとを用意し、前記第３の接続パッドが前記第１の接続パッドに接続されるように、前記半導体パッケージを前記フレキシブルプリント配線板の前記表面側に実装し、その後、前記第２の接続パッドが、前記半導体パッケージの表面の上方で、当該半導体パッケージの表面と同一方向を向くように、前記フレキシブルプリント配線板を加熱しつつ折り曲げる、ことを特徴とする半導体装置の製造方法。
（付記２）前記半導体パッケージを前記フレキシブルプリント配線板に実装する前に、前記第３の接続パッド上に形成された半田ボールを除去することを特徴とする付記１に記載の半導体装置の製造方法。
（付記３）前記第１の接続パッド及び前記第２の接続パッドが形成された領域が前記熱可塑性樹脂膜により覆われており、前記半導体パッケージを前記フレキシブルプリント配線板に実装する前に、前記第３の接続パッド上に、当該第３の接続パッドに比べて占有面積の小さいバンプを形成する、ことを特徴とする付記１又は２に記載の半導体装置の製造方法。
（付記４）前記第１の接続パッド及び前記第２の接続パッドが形成された領域が前記異方性導電膜により覆われており、前記第３の接続パッドと前記第１の接続パッドとが熱圧着される、ことを特徴とする付記１又は２に記載の半導体装置の製造方法。
（付記５）裏面側に第４の接続パッドが形成された別の半導体パッケージをさらに用意し、前記フレキシブルプリント配線板を折り曲げた後、前記第４の接続パッドが前記第２の接続パッドに接続されるように、前記別の半導体パッケージを前記フレキシブルプリント配線板の前記裏面側に実装する、ことを特徴とする付記１乃至４のいずれか一つに記載の半導体装置の製造方法。
（付記６）前記別の半導体パッケージを前記フレキシブルプリント配線板に実装する前に、前記第４の接続パッド上に形成された半田ボールを除去することを特徴とする付記５に記載の半導体装置の製造方法。
（付記７）前記別の半導体パッケージを前記フレキシブルプリント配線板に実装する前に、前記第３の接続パッド上に、当該第３の接続パッドに比べて占有面積の小さいバンプを形成する、ことを特徴とする付記５又は６に記載の半導体装置の製造方法。
（付記８）前記第４の接続パッドと前記第２の接続パッドとが熱圧着される、
ことを特徴とする付記５又は６に記載の半導体装置の製造方法。
（付記９）付記１乃至８に記載の半導体装置の製造方法により製造された半導体装置。
１０，２０ 半導体パッケージ
１０−１，２０−１ 半導体パッケージ
１１，２１ パッケージ本体
１２，２２ 接続パッド
１３，２３ 半田ボール
１４，２４ バンプ
４０ フレキシブルプリント配線板
４１ 基板部
４２ 第１の接続パッド
４３ 第２の接続パッド
４４ 外部接続用接続パッド
４５ 表面側熱可塑性樹脂膜
４６ 裏面側熱可塑性樹脂膜
７０，８０ 半導体パッケージ
７０−１，８０−１ 半導体パッケージ
７１，８１ 接続パッド
９０ フレキシブルプリント配線板
９１ 基板部
９２ 第１の接続パッド
９３ 第２の接続パッド
９４ 外部接続用接続パッド
９５ 表面側異方性導電樹脂膜
９６ 熱可塑性樹脂膜
９７ 裏面側異方性導電樹脂膜

Claims (9)

  1. 表面側に形成された第１の接続パッドと、裏面側に形成された第２の接続パッドと、前記第１の接続パッド及び前記第２の接続パッドが形成された領域を覆う熱可塑性樹脂膜又は異方性導電膜と、を備えたフレキシブルプリント配線板と、裏面側に第３の接続パッドを備えた半導体パッケージとを用意し、
    前記第３の接続パッドが前記第１の接続パッドに接続されるように、前記半導体パッケージを前記フレキシブルプリント配線板の前記表面側に実装し、
    その後、前記第２の接続パッドが、前記半導体パッケージの表面の上方で、当該半導体パッケージの表面と同一方向を向くように、前記フレキシブルプリント配線板を折り曲げる、
    ことを特徴とする半導体装置の製造方法。
  2. 前記半導体パッケージを前記フレキシブルプリント配線板に実装する前に、前記第３の接続パッド上に形成された半田ボールを除去することを特徴とする請求項１に記載の半導体装置の製造方法。
  3. 前記第１の接続パッド及び前記第２の接続パッドが形成された領域が前記熱可塑性樹脂膜により覆われており、
    前記半導体パッケージを前記フレキシブルプリント配線板に実装する前に、
    前記第３の接続パッド上に、当該第３の接続パッドに比べて占有面積の小さいバンプを形成する、
    ことを特徴とする請求項１又は２に記載の半導体装置の製造方法。
  4. 前記第１の接続パッド及び前記第２の接続パッドが形成された領域が前記異方性導電膜により覆われており、前記第３の接続パッドと前記第１の接続パッドとが熱圧着される、
    ことを特徴とする請求項１又は２に記載の半導体装置の製造方法。
  5. 裏面側に第４の接続パッドが形成された別の半導体パッケージをさらに用意し、
    前記フレキシブルプリント配線板を折り曲げた後、前記第４の接続パッドが前記第２の接続パッドに接続されるように、前記別の半導体パッケージを前記フレキシブルプリント配線板の前記裏面側に実装する、
    ことを特徴とする請求項１乃至４のいずれか一項に記載の半導体装置の製造方法。
  6. 前記別の半導体パッケージを前記フレキシブルプリント配線板に実装する前に、前記第４の接続パッド上に形成された半田ボールを除去することを特徴とする請求項５に記載の半導体装置の製造方法。
  7. 前記別の半導体パッケージを前記フレキシブルプリント配線板に実装する前に、
    前記第３の接続パッド上に、当該第３の接続パッドに比べて占有面積の小さいバンプを形成する、
    ことを特徴とする請求項５又は６に記載の半導体装置の製造方法。
  8. 前記第４の接続パッドと前記第２の接続パッドとが熱圧着される、
    ことを特徴とする請求項５又は６に記載の半導体装置の製造方法。
  9. 請求項１乃至８に記載の半導体装置の製造方法により製造された半導体装置。
JP2010032048A 2010-02-17 2010-02-17 半導体装置の製造方法 Expired - Fee Related JP5527806B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2010032048A JP5527806B2 (ja) 2010-02-17 2010-02-17 半導体装置の製造方法
US13/015,680 US20110197438A1 (en) 2010-02-17 2011-01-28 Method of manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010032048A JP5527806B2 (ja) 2010-02-17 2010-02-17 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2011171411A JP2011171411A (ja) 2011-09-01
JP5527806B2 true JP5527806B2 (ja) 2014-06-25

Family

ID=44368597

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010032048A Expired - Fee Related JP5527806B2 (ja) 2010-02-17 2010-02-17 半導体装置の製造方法

Country Status (2)

Country Link
US (1) US20110197438A1 (ja)
JP (1) JP5527806B2 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8363418B2 (en) 2011-04-18 2013-01-29 Morgan/Weiss Technologies Inc. Above motherboard interposer with peripheral circuits
KR20130042210A (ko) 2011-10-18 2013-04-26 삼성전자주식회사 멀티-칩 패키지 및 그의 제조 방법
US9349709B2 (en) * 2013-12-04 2016-05-24 Infineon Technologies Ag Electronic component with sheet-like redistribution structure
US10553557B2 (en) * 2014-11-05 2020-02-04 Infineon Technologies Austria Ag Electronic component, system and method
US10064287B2 (en) 2014-11-05 2018-08-28 Infineon Technologies Austria Ag System and method of providing a semiconductor carrier and redistribution structure
US10192846B2 (en) 2014-11-05 2019-01-29 Infineon Technologies Austria Ag Method of inserting an electronic component into a slot in a circuit board
US11201096B2 (en) * 2019-07-09 2021-12-14 Texas Instruments Incorporated Packaged device with die wrapped by a substrate

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3688755B2 (ja) * 1995-06-12 2005-08-31 株式会社日立製作所 電子部品および電子部品モジュール
US6300679B1 (en) * 1998-06-01 2001-10-09 Semiconductor Components Industries, Llc Flexible substrate for packaging a semiconductor component
WO2001026155A1 (fr) * 1999-10-01 2001-04-12 Seiko Epson Corporation Dispositif a semi-conducteur, procede et dispositif permettant d'obtenir ce dernier, carte de circuit imprime et equipement electronique
US20030234443A1 (en) * 2001-10-26 2003-12-25 Staktek Group, L.P. Low profile stacking system and method
US7071547B2 (en) * 2002-09-11 2006-07-04 Tessera, Inc. Assemblies having stacked semiconductor chips and methods of making same
JP4225036B2 (ja) * 2002-11-20 2009-02-18 日本電気株式会社 半導体パッケージ及び積層型半導体パッケージ
JP2009004454A (ja) * 2007-06-19 2009-01-08 Shinko Electric Ind Co Ltd 電極構造体及びその形成方法と電子部品及び実装基板
JP2009016557A (ja) * 2007-07-04 2009-01-22 Fujikura Ltd 半導体装置
KR101174056B1 (ko) * 2007-09-19 2012-08-13 닛본 덴끼 가부시끼가이샤 반도체 장치 및 그 제조 방법
JP5012612B2 (ja) * 2008-03-26 2012-08-29 日本電気株式会社 半導体デバイスの実装構造体及び実装構造体を用いた電子機器

Also Published As

Publication number Publication date
JP2011171411A (ja) 2011-09-01
US20110197438A1 (en) 2011-08-18

Similar Documents

Publication Publication Date Title
JP5527806B2 (ja) 半導体装置の製造方法
JP4225036B2 (ja) 半導体パッケージ及び積層型半導体パッケージ
KR100459971B1 (ko) 반도체 장치 및 그 제조 방법, 제조 장치, 회로 기판 및전자기기
US8338963B2 (en) Multiple die face-down stacking for two or more die
JP2002076057A5 (ja)
JP2003133518A (ja) 半導体モジュール
US6846699B2 (en) Semiconductor device and method of manufacture thereof, circuit board, and electronic instrument
JP2009164160A (ja) 半導体デバイス積層体および実装方法
JP2009278064A (ja) 半導体装置とその製造方法
JP2012033875A (ja) 積層型半導体装置
TW546792B (en) Manufacturing method of multi-chip stack and its package
TW201407884A (zh) 軟性電路板裝置及相機模組
TW548757B (en) Semiconductor device, its manufacturing method, circuit substrate and electronic machine
JP4445511B2 (ja) マルチチップ半導体装置
JP4556671B2 (ja) 半導体パッケージ及びフレキシブルサーキット基板
JP2008103725A (ja) 可撓性フィルム、並びにこれを用いた半導体パッケージ及び製造方法
JP2008218758A (ja) 電子回路実装構造体
JP4417974B2 (ja) 積層型半導体装置の製造方法
JP2007103614A (ja) 半導体装置および半導体装置の製造方法
JP2014103244A (ja) 半導体装置および半導体チップ
TW200525656A (en) Stacked semiconductor device
JP4699089B2 (ja) チップオンフィルム半導体装置
US20120286426A1 (en) Semiconductor device
JP2012227320A (ja) 半導体装置
TWI447869B (zh) 晶片堆疊封裝結構及其應用

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20110912

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130109

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130822

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130828

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140319

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140410

R150 Certificate of patent or registration of utility model

Ref document number: 5527806

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees