KR20030077785A - 테이프 볼 그리드 어레이 패키지 - Google Patents

테이프 볼 그리드 어레이 패키지 Download PDF

Info

Publication number
KR20030077785A
KR20030077785A KR1020020016663A KR20020016663A KR20030077785A KR 20030077785 A KR20030077785 A KR 20030077785A KR 1020020016663 A KR1020020016663 A KR 1020020016663A KR 20020016663 A KR20020016663 A KR 20020016663A KR 20030077785 A KR20030077785 A KR 20030077785A
Authority
KR
South Korea
Prior art keywords
ground
tape
semiconductor chip
plate
circuit board
Prior art date
Application number
KR1020020016663A
Other languages
English (en)
Inventor
김기덕
김근식
이구홍
Original Assignee
주식회사 칩팩코리아
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 칩팩코리아 filed Critical 주식회사 칩팩코리아
Priority to KR1020020016663A priority Critical patent/KR20030077785A/ko
Publication of KR20030077785A publication Critical patent/KR20030077785A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

본 발명은 테이프 회로 기판을 이용한 테이프 볼 그리드 어레이 패키지에 관한 것으로서, 전기적 특성을 향상시키고 입출력 단자의 배치 밀도를 향상시키며 접지 링 또는 신호 배선에 가해지는 수평적 열수축/팽창력을 최소화하고 각 층간 접착력을 강화하여 신뢰성 시험에서 발생하는 금 와이어의 깨짐이나 박리 불량을 방지하기 위한 것이다. 본 발명의 패키지는 종래의 열 방출판이 두 개의 층으로 분리되어 하나는 기존의 열 방출판 역할을 수행하고 다른 하나는 독립된 접지판으로서의 역할을 수행한다. 특히, 접지판의 상부면 일부에 반도체 칩 주위를 둘러싸도록 형성되는 접지 링은 테이프 회로 기판으로부터 완전히 분리되는 것이 특징이며, 접지 링 주변의 접지판 산화막이 노출된다.

Description

테이프 볼 그리드 어레이 패키지 {Tape Ball Grid Array Package}
본 발명은 반도체 패키지에 관한 것으로서, 보다 구체적으로는 테이프 회로 기판을 이용한 테이프 볼 그리드 어레이 패키지에 관한 것이다.
반도체 산업에서 집적회로에 대한 패키징 기술은 소형화에 대한 요구 및 실장 신뢰성을 만족시키기 위해 지속적으로 발전되고 있다. 예컨대, 소형화에 대한 요구는 칩 크기에 근접한 패키지에 대한 기술 개발을 이루었으며, 실장 신뢰성에 대한 요구는 실장 작업의 효율성 및 실장후의 기계적/전기적 신뢰성을 향상시킬 수 있는 패키징 기술에 대한 중요성을 부각시키고 있다.
볼 그리드 어레이(Ball Grid Array; 이하, BGA) 패키지는 패키지 소형화를 구현한 예이다. 특히, 최근에는 테이프 형태의 회로 기판을 이용한 테이프 볼 그리드 어레이(Tape Ball Grid Array; 이하, TBGA)가 제안되어 주목을 끌고 있다.
도 1은 종래기술에 따른 TBGA 패키지(10)의 단면도이다. 도 1을 참조하면, 반도체 칩(11)은 열 방출판(12, heat spreader)의 캐버티(12a, cavity) 안에 접착제(11a)를 사용하여 부착된다. 절연 테이프(14), 신호 배선(15a), 접지 링(15b), 솔더 마스크(16, solder mask)로 이루어지는 테이프 회로 기판은 열 방출판(12) 위에 접착제(13)를 사용하여 부착된다.
테이프 회로 기판의 신호 배선(15a)과 접지 링(15b)은 절연 테이프(14) 위에 형성된다. 신호 배선(15a)의 일부는 솔더 마스크(16)를 통하여 노출되며, 이 부분에 솔더 볼(19, solder ball)이 형성된다. 접지 링(15b)은 반도체 칩(11) 주위를 둘러싸도록 형성된다. 신호 배선(15a)과 접지 링(15b)은 각각 금 와이어(17, gold wire)에 의하여 반도체 칩(11a)과 연결되며, 금 와이어(17)와 연결되는 부분은 은(Ag)과 같은 금속으로 도금된다. 반도체 칩(11)과 금 와이어(17)와 신호 배선(15a)과 접지 링(15b)은 보호 수지(18)에 의하여 밀봉된다.
이상 설명한 종래의 TBGA 패키지(10)는 열 방출판(12)을 구비하고 있기 때문에 반도체 칩(11)이 동작할 때 내부에서 발생되는 열을 신속하게 외부로 방출시킬 수 있다. 따라서, 종래의 TBGA 패키지(10)는 우수한 열방출 특성을 가진다.
그러나, 종래의 TBGA 패키지(10)는 접지 링(15b)와 신호 배선(15a)이 단일층에 동시에 형성된 구조를 가지고 있기 때문에, 전기적 특성이 우수하지 않고 입출력 단자의 배치 밀도를 높이는데 한계가 있다.
따라서, 본 출원인은 이러한 종래기술에서의 문제점을 해결하기 위하여, 열 방출판이 두 개의 층으로 분리되어 하나는 기존의 열 방출판 역할을 수행하고 다른 하나는 독립된 접지판으로서의 역할을 수행하는 TBGA 패키지를 안출하였다.
본 출원인이 안출하였던 TBGA 패키지(40)가 도 2에 비교예로서 도시되었다. 도 2를 참조하면, 종래의 열 방출판을 두 개의 층으로 분리하여 하나는 열 방출판(42a) 역할을 수행하고 다른 하나는 독립된 접지판(42b)으로서의 역할을 수행하도록 하였다. 접지판(42b)은 접착제(33a)에 의하여 열 방출판(42a)의 상부면에 부착되며, 접지판(42b) 상부면에는 반도체 칩(31)의 접지 단자(도시되지 않음)와금 와이어(37)에 의하여 연결되는 접지 링(45b)이 형성된다. 또한, 접지판(42b) 상부면에는 절연 테이프(44), 신호 배선(45a), 솔더 마스크(46)로 이루어지는 테이프 회로 기판이 접착제(43b)에 부착되며, 접지 링(45b)의 일부는 테이프 회로 기판에 의하여 덮여 있다.
그러나, 이러한 구조의 TBGA 패키지(40)는 패키지 제조 공정후 신뢰성 시험 과정에서 불량이 발생할 소지가 높다. 즉, 접지 링(45b)과 접착제(43b)와 테이프 회로 기판의 원소재들(44, 45a, 46) 사이에는 열팽창계수의 차이가 존재하므로 수평 방향으로의 열수축/팽창에 따라 각 층간 박리(delamination) 현상이 발생한다. 그로 인하여 접지 링(45b) 또는 신호 배선(45a) 표면에서 금 와이어(47)의 스티치 본딩(stitch bonding) 부분이 떨어지는 단선 불량(open failure)이 발생하여 패키지의 신뢰성을 저하시킨다.
본 발명은 종래기술의 문제점을 해결함과 동시에 비교예에서 설명한 문제점을 해결하기 위하여 안출된 것으로서, 본 발명의 목적은 전기적 특성을 향상시키고 입출력 단자의 배치 밀도를 향상시킬 뿐만 아니라, 접지 링 또는 신호 배선에 가해지는 수평적 열수축/팽창력을 최소화하고 각 층간 접착력을 강화할 수 있는 테이프 볼 그리드 어레이(TBGA) 패키지를 제공하기 위한 것이다.
도 1은 종래기술에 따른 테이프 볼 그리드 어레이 패키지의 단면도이다.
도 2는 비교예에 따른 테이프 볼 그리드 어레이 패키지의 단면도이다.
도 3은 본 발명의 바람직한 실시예에 따른 테이프 볼 그리드 어레이 패키지의 단면도이다.
<도면의 주요 부분에 대한 부호의 설명>
10, 30, 40: 테이프 볼 그리드 어레이 패키지(tape ball grid array package)
11, 31, 41: 반도체 칩(semiconductor chip)
12, 32a, 42a: 열 방출판(heat spreader)
14, 34, 44: 절연 테이프(insulating tape)
15a, 35a, 45a: 신호 배선(singal trace)
15b, 35b, 45b: 접지 링(ground ring)
16, 36, 46: 솔더 마스크(solder mask)
17, 37, 47: 금 와이어(gold wire)
18, 38, 48: 보호 수지(encapsulant)
19, 39a, 39b, 49a, 49b: 솔더 볼(solder ball)
이러한 목적을 달성하기 위하여, 본 발명은 접지 링이 테이프 회로 기판으로부터 완전히 분리되고 접지 링 주변의 접지판 산화막이 노출된 구조의 테이프 볼 그리드 어레이 패키지를 제공한다.
본 발명에 따른 테이프 볼 그리드 어레이 패키지는, 편평한 형태의 열 방출판과, 상기 열 방출판의 상부면 중앙부에 부착되는 반도체 칩과, 중앙부에 캐버티가 형성되며 상기 캐버티 내에 상기 반도체 칩이 위치하도록 상기 열 방출판의 상부면에 부착되는 접지판과, 상기 접지판의 상부면 일부에 상기 반도체 칩 주위를 둘러싸도록 형성되는 접지 링과, 상기 접지 링과 소정의 간격을 두고 상기 접지판의 상부면에 부착되며 절연 테이프와 신호 배선과 솔더 마스크로 이루어지는 테이프 회로 기판과, 상기 접지 링과 상기 솔더 마스크를 통하여 노출된 상기 신호 배선 중의 일부를 각각 상기 반도체 칩에 연결하는 금 와이어와, 상기 노출된 신호 배선의 나머지 일부에 형성되는 신호용 솔더 볼과, 상기 테이프 회로 기판에 형성되는 접지용 비아 홀을 통하여 상기 접지판과 연결되는 접지용 솔더볼, 및 상기 반도체 칩과 상기 금 와이어와 상기 신호 배선과 상기 접지 링을 밀봉하는 보호 수지를 포함하여 구성된다.
이하, 첨부 도면을 참조하여 본 발명의 바람직한 실시예를 보다 상세하게 설명하도록 한다. 첨부 도면에서 일부 구성요소들은 도면의 명확한 이해를 돕기 위해 다소 과장되거나 개략적으로 도시되었으며 실제의 크기를 전적으로 반영하는 것은 아니다.
도 3은 본 발명의 바람직한 실시예에 따른 테이프 볼 그리드 어레이(30, 이하 TBGA) 패키지의 단면도이다. 도 3을 참조하면, 열 방출판(32a, heat spreader)은 종래의 경우와 달리 캐버티를 갖지 않으며 편평한 형태로 형성된다. 열 방출판(32a)은 열방출의 기능 뿐만 아니라, 반도체 칩(31)이 접착되는 소위 다이패드(die pad)의 기능을 수행한다. 반도체 칩(31)의 하부면은 접착제(31a)에 의하여 열 방출판(32a) 상부면의 중앙부에 부착된다. 열 방출판(32a)은 예컨대 열방출 특성이 우수한 구리 또는 구리 합금 등의 금속으로 이루어진다.
열 방출판(32a)의 상부면에는 접지판(32b)이 접착제(33a)에 의하여 부착되며, 접지판(32b)의 중앙부에는 캐버티(32c, cavity)가 형성되어 있다. 따라서, 반도체 칩(31)은 접지판(32b)의 캐버티(32c) 내에 위치한다. 접지판(32b)은 예를 들어 구리 또는 구리 합금 등의 금속으로 이루어진다. 도면에 도시되지는 않았지만, 접지판(32b)의 표면에는 산화막이 형성된다.
접지판(32b) 상부면의 일부에는 반도체 칩(31) 주위를 둘러싸도록 접지 링(35b)이 형성되며, 접지 링(35b)과 소정의 간격을 두고 접지판(32b) 상부면에 절연 테이프(34), 신호 배선(35a), 솔더 마스크(36, solder mask)로 이루어지는 테이프 회로 기판이 접착제(33b)에 의하여 부착된다. 따라서, 접지 링(35b)은 테이프 회로 기판과 완전히 분리되며, 접지 링(35b) 주변의 접지판 산화막이 노출된다. 절연 테이프(34)는 폴리이미드(polyimide)와 같은 물질로 형성되며, 접지 링(35b)은 금속 링 위에 은(Ag) 또는 은 합금 등의 금속이 도금되어 형성된다. 전술한 비교예의 접지 링(도 2의 45)이 예컨대 1000㎛의 폭을 가진다면, 본 실시예의 접지 링(35)은 450㎛의 폭을 가진다.
신호 배선(35a)의 소정 부분은 솔더 마스크(36)를 통하여 노출된다. 접지 링(35b)과 노출된 신호 배선(35a) 중의 일부는 각각 금 와이어(37, gold wire)에 의하여 반도체 칩(31)과 연결된다. 노출된 신호 배선(35a)의 나머지 일부에는 신호용 솔더 볼(39a, solder ball)이 형성된다. 테이프 회로 기판에는 접지용 비아 홀(via hole)이 형성되며, 접지용 솔더 볼(39b)이 비아 홀을 통하여 접지판(32b)과 연결된다. 반도체 칩(31)과 금 와이어(37)와 신호 배선(35a)과 접지 링(35b)은 모두 보호 수지(38)에 의하여 밀봉된다.
이상 설명한 바와 같은 본 발명의 TBGA 패키지(30)는 테이프 회로 기판과 별도로 형성되고 독립적으로 운용되는 접지판(32b)을 구비한다. 접지판(32b)은 금 와이어(37)를 통하여 반도체 칩(31)의 접지 단자(도시되지 않음)와 연결되며, 테이프 회로 기판에 형성된 접지용 비아 홀과 접지용 솔더 볼(39b)을 통하여 외부 시스템의 접지 단자에 연결될 수 있다. 따라서, 각 구성요소 상호간에 작용되는 인덕턴스와 커패시턴스가 최소화되어 전기적 특성이 향상된다.
또한, 테이프 회로 기판과 별도로 접지판(32b)이 분리되어 형성되기 때문에 입출력 단자의 배치 밀도를 향상시킬 수 있고, 열 전도도가 좋은 구리 재질의 열 방출판을 그대로 사용할 수 있기 때문에 우수한 열방출 특성을 유지할 수 있다.
특히, 접지 링(35b)이 테이프 회로 기판과 완전히 분리되어 형성되기 때문에 T/C 테스트와 같은 신뢰성 시험에서 금 와이어(37)의 깨짐이나 박리 현상과 같은 불량을 방지할 수 있으며, 접지 링(35b) 주변의 접지판 산화막이 노출되므로 보호 수지(38)와의 접착력을 향상시킬 수 있다.
본 명세서와 도면에는 본 발명의 바람직한 실시예에 대하여 개시하였으며, 비록 특정 용어들이 사용되었으나, 이는 단지 본 발명의 기술 내용을 쉽게 설명하고 발명의 이해를 돕기 위한 일반적인 의미에서 사용된 것이지, 본 발명의 범위를 한정하고자 하는 것은 아니다. 여기에 개시된 실시예 외에도 본 발명의 기술적 사상에 바탕을 둔 다른 변형예들이 실시 가능하다는 것은 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 자명한 것이다.

Claims (4)

  1. 편평한 형태의 열 방출판과;
    상기 열 방출판의 상부면 중앙부에 부착되는 반도체 칩과;
    중앙부에 캐버티가 형성되며 상기 캐버티 내에 상기 반도체 칩이 위치하도록 상기 열 방출판의 상부면에 부착되는 접지판과;
    상기 접지판의 상부면 일부에 상기 반도체 칩 주위를 둘러싸도록 형성되는 접지 링과;
    상기 접지 링과 소정의 간격을 두고 상기 접지판의 상부면에 부착되며 절연 테이프와 신호 배선과 솔더 마스크로 이루어지는 테이프 회로 기판과;
    상기 접지 링과 상기 솔더 마스크를 통하여 노출된 상기 신호 배선 중의 일부를 각각 상기 반도체 칩에 연결하는 금 와이어와;
    상기 노출된 신호 배선의 나머지 일부에 형성되는 신호용 솔더 볼과;
    상기 테이프 회로 기판에 형성되는 접지용 비아 홀을 통하여 상기 접지판과 연결되는 접지용 솔더볼; 및
    상기 반도체 칩과 상기 금 와이어와 상기 신호 배선과 상기 접지 링을 밀봉하는 보호 수지를 포함하는 테이프 볼 그리드 어레이 패키지.
  2. 제1항에 있어서, 상기 접지판은 구리 또는 구리 합금으로 형성되는 것을 특징으로 하는 테이프 볼 그리드 어레이 패키지.
  3. 제1항에 있어서, 상기 열 방출판은 구리 또는 구리 합금으로 형성되는 것을 특징으로 하는 테이프 볼 그리드 어레이 패키지.
  4. 제1항에 있어서, 상기 접지 링은 금속 링 위에 은 또는 은 합금이 도금되어 형성된 것임을 특징으로 하는 테이프 볼 그리드 어레이 패키지.
KR1020020016663A 2002-03-27 2002-03-27 테이프 볼 그리드 어레이 패키지 KR20030077785A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020020016663A KR20030077785A (ko) 2002-03-27 2002-03-27 테이프 볼 그리드 어레이 패키지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020020016663A KR20030077785A (ko) 2002-03-27 2002-03-27 테이프 볼 그리드 어레이 패키지

Publications (1)

Publication Number Publication Date
KR20030077785A true KR20030077785A (ko) 2003-10-04

Family

ID=32376810

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020016663A KR20030077785A (ko) 2002-03-27 2002-03-27 테이프 볼 그리드 어레이 패키지

Country Status (1)

Country Link
KR (1) KR20030077785A (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6020637A (en) * 1997-05-07 2000-02-01 Signetics Kp Co., Ltd. Ball grid array semiconductor package
KR20020053253A (ko) * 2000-12-27 2002-07-05 이중구 티비지에이 반도체패키지와 이의 제조방법
KR20020082296A (ko) * 2001-04-20 2002-10-31 앰코 테크놀로지 코리아 주식회사 반도체패키지 및 그 제조 방법
KR20020087573A (ko) * 2001-05-14 2002-11-23 삼성테크윈 주식회사 티비지에이 반도체 패키지와 이의 제조방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6020637A (en) * 1997-05-07 2000-02-01 Signetics Kp Co., Ltd. Ball grid array semiconductor package
KR20020053253A (ko) * 2000-12-27 2002-07-05 이중구 티비지에이 반도체패키지와 이의 제조방법
KR20020082296A (ko) * 2001-04-20 2002-10-31 앰코 테크놀로지 코리아 주식회사 반도체패키지 및 그 제조 방법
KR20020087573A (ko) * 2001-05-14 2002-11-23 삼성테크윈 주식회사 티비지에이 반도체 패키지와 이의 제조방법

Similar Documents

Publication Publication Date Title
US5705851A (en) Thermal ball lead integrated package
US5598031A (en) Electrically and thermally enhanced package using a separate silicon substrate
US6876069B2 (en) Ground plane for exposed package
US7259448B2 (en) Die-up ball grid array package with a heat spreader and method for making the same
US5399903A (en) Semiconductor device having an universal die size inner lead layout
US6507098B1 (en) Multi-chip packaging structure
KR100339044B1 (ko) 볼그리드어레이 반도체패키지 및 그 제조방법
JP2002016182A (ja) 配線基板、半導体装置およびパッケージスタック半導体装置
US20040004281A1 (en) Semiconductor package with heat sink
US6819565B2 (en) Cavity-down ball grid array semiconductor package with heat spreader
US7307352B2 (en) Semiconductor package having changed substrate design using special wire bonding
JP2000323610A (ja) フィルムキャリア型半導体装置
KR100434201B1 (ko) 반도체 패키지 및 그 제조 방법
KR100203932B1 (ko) 칩에 방열 기판이 부착된 볼 그리드 어레이 패키지
KR20080048311A (ko) 반도체 패키지 및 그 제조방법
KR20030077785A (ko) 테이프 볼 그리드 어레이 패키지
KR100195504B1 (ko) 열 방출형 볼 그리드 어레이(bga) 패키지
KR100766502B1 (ko) 반도체 소자 패키지
KR100708052B1 (ko) 반도체패키지
KR20010068781A (ko) 반도체 칩 패키지
KR0155438B1 (ko) 멀티칩 모듈 및 그의 제조방법
KR20030077784A (ko) 테이프 볼 그리드 어레이 패키지
KR100631944B1 (ko) Ｆｂｇａ 패키지
JPH07326690A (ja) 半導体装置用パッケージおよび半導体装置
KR20030086703A (ko) 반도체패키지

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application