JP2004103641A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2004103641A JP2004103641A JP2002259837A JP2002259837A JP2004103641A JP 2004103641 A JP2004103641 A JP 2004103641A JP 2002259837 A JP2002259837 A JP 2002259837A JP 2002259837 A JP2002259837 A JP 2002259837A JP 2004103641 A JP2004103641 A JP 2004103641A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- heat sink
- die bond
- silicon chip
- bond material
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/102—Material of the semiconductor or solid state bodies
- H01L2924/1025—Semiconducting materials
- H01L2924/10251—Elemental semiconductors, i.e. Group IV
- H01L2924/10253—Silicon [Si]
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Die Bonding (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
【課題】金属製のヒートシンクの一面側にダイボンド材を介して半導体シリコンチップを接着してなる半導体装置において、該半導体装置を実装するときのはんだリフロー時にダイボンド材に加わる応力を低減し、ダイボンド材とヒートシンクとの剥離を防止する。
【解決手段】金属製のヒートシンク10と、このヒートシンク10の一面側にダイボンド材20を介して接着された半導体シリコンチップ30とを備える半導体装置S1において、ダイボンド材20のガラス転移温度以上における熱膨張係数をα2、ダイボンド材20のガラス転移温度以上におけるヤング率をE2としたとき、これらα2およびE2の積α2・E2が18000Pa・℃−1以下である。
【選択図】 図1
【解決手段】金属製のヒートシンク10と、このヒートシンク10の一面側にダイボンド材20を介して接着された半導体シリコンチップ30とを備える半導体装置S1において、ダイボンド材20のガラス転移温度以上における熱膨張係数をα2、ダイボンド材20のガラス転移温度以上におけるヤング率をE2としたとき、これらα2およびE2の積α2・E2が18000Pa・℃−1以下である。
【選択図】 図1
Description
【0001】
【発明の属する技術分野】
本発明は、金属製のヒートシンクの一面側にダイボンド材を介して半導体シリコンチップを接着してなる半導体装置に関し、特に、はんだを介して回路基板等の被実装基板に実装される半導体装置に関する。
【0002】
【従来の技術】
この種の半導体装置としては、例えば、金属製のヒートシンクと、このヒートシンクの一面側に導電性接着剤等のダイボンド材を介して接着された半導体シリコンチップと、この半導体シリコンチップとボンディングワイヤにより電気的に接続されたリードフレームとを備え、これらのものを樹脂で封止してなる樹脂封止型半導体装置がある(例えば、特許文献1参照。)。
【0003】
このような半導体装置は、リードフレームを介して回路基板等の被実装基板上にはんだ実装される。その実装のときには、はんだをリフローさせるため、そのリフロー温度がそのまま半導体装置に加わる。
【0004】
【特許文献1】
特開平3−237733号公報
【0005】
【発明が解決しようとする課題】
ところで、近年、半導体装置を実装するはんだの鉛フリー化の要求が高まり、それによってリフロー温度も高温化している。例えば従来が220℃程度であったのが、240℃以上となっている。それに伴い、半導体装置の耐熱性の向上も要求される。
【0006】
しかしながら、本発明者らの検討によれば、従来の半導体装置では、リフロー温度が高温化(例えば240℃以上)されたはんだを用いて実装するときに、リフロー処理によってダイボンド材とヒートシンクとの間で剥離が発生することがわかった。
【0007】
特に、ヒートシンクの大きな半導体装置、例えば矩形板状をなすヒートシンクにおいて平面サイズが8mm×8mm以上、矩形板状をなす半導体シリコンチップにおいて平面サイズが4mm×4mm以上といった大きな半導体装置において、上記剥離の問題が顕著に現れた。
【0008】
このダイボンド材とヒートシンクとの間の剥離は、半導体シリコンチップとダイボンド材と金属製(例えば銅等)のヒートシンクとの間の熱膨張係数の差により、ダイボンド材にて応力が発生し、この応力がダイボンド材に加わることによって生じると考えられる。
【0009】
なお、この剥離の問題は、上記した樹脂封止型半導体装置以外にも、樹脂で封止されていない半導体装置であっても発生すると考えられる。つまり、金属製のヒートシンクの一面側にダイボンド材を介して半導体シリコンチップを接着してなる半導体装置であって、はんだ実装されるものであれば、共通して発生すると考えられる。
【0010】
本発明は上記問題に鑑み、金属製のヒートシンクの一面側にダイボンド材を介して半導体シリコンチップを接着してなる半導体装置において、該半導体装置を実装するときのはんだリフロー時にダイボンド材に加わる応力を低減し、ダイボンド材とヒートシンクとの剥離を防止することを目的とする。
【0011】
【課題を解決するための手段】
本発明者らは、上記のはんだリフロー時には、導電性接着剤または有機や無機の絶縁性接着材等からなるダイボンド材が、ガラス転移温度以上になることから、そのガラス転移温度以上となったときのダイボンド材をやわらかくして、応力を緩和することを考えた。
【0012】
導電性接着剤等の従来の一般的なダイボンド材は、ガラス転移温度以上の熱膨張係数α2が、ヒートシンクの熱膨張係数や半導体シリコンチップの熱膨張係数に比べて1桁以上大きい。そのため、まず、ダイボンド材のガラス転移温度以上の熱膨張係数α2を小さくして、ヒートシンクや半導体シリコンチップの熱膨張係数に近づけることを考えた。
【0013】
また、ダイボンド材に応力が発生しても、ダイボンド材をやわらかくすれば当該応力が緩和しやすくなると考えて、ダイボンド材のガラス転移温度以上におけるヤング率E2を小さくすることを考えた。
【0014】
このように、ダイボンド材のガラス転移温度以上における熱膨張係数α2、ヤング率E2を小さくすれば良いと考え、この考えに基づいて、改善のパラメータとしてα2とE2との積α2・E2を小さくすることに着目した。そして、どの程度まで積α2・E2を小さくすれば、剥離を生じないように応力低減がなされるかについて検討した結果、本発明を創出した。
【0015】
すなわち、請求項1に記載の発明では、金属製のヒートシンク(10)と、このヒートシンクの一面側にダイボンド材(20)を介して接着された半導体シリコンチップ(30)とを備える半導体装置において、前記ダイボンド材のガラス転移温度以上における熱膨張係数をα2、前記ダイボンド材のガラス転移温度以上におけるヤング率をE2としたとき、これらα2およびE2の積α2・E2が18000Pa・℃−1以下であることを特徴とする。
【0016】
本発明のように、ダイボンド材のガラス転移温度以上における熱膨張係数α2とヤング率E2との積α2・E2が18000Pa・℃−1以下であれば、半導体装置を実装するときのはんだリフロー時にダイボンド材に加わる応力を低減し、ダイボンド材とヒートシンクとの剥離を防止することができる。
【0017】
ここで、請求項2に記載の発明のように、前記ヒートシンク(10)は銅からなるものにできる。
【0018】
請求項3に記載の発明では、前記ヒートシンク(10)は、平面サイズが8mm×8mm以上である矩形板状をなすものであることを特徴とする。
【0019】
請求項4に記載の発明では、前記半導体シリコンチップ(30)は、平面サイズが4mm×4mm以上である矩形板状をなすものであることを特徴とする。
【0020】
上記請求項1に記載の半導体装置は、この請求項3や請求項4の発明のように、ヒートシンクや半導体シリコンチップが大型化し、ダイボンド材の剥離が生じやすいものに適用して有効である。
【0021】
また、請求項5に記載の発明では、前記ヒートシンク(10)および前記半導体シリコンチップ(30)は、樹脂(60)にて包み込むように封止されていることを特徴とする。このような樹脂封止型半導体装置にも本発明は適用可能である。
【0022】
また、請求項6に記載の発明では、請求項1〜請求項5に記載の半導体装置が、被実装基板に対して、リフロー温度が240℃以上のはんだを用いて実装されるものであることを特徴とする。
【0023】
なお、上記各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示す一例である。
【0024】
【発明の実施の形態】
以下、本発明を図に示す実施形態について説明する。図1は本発明の実施形態に係る樹脂封止型半導体装置としての半導体装置S1の概略断面構成を示す図である。
【0025】
この半導体装置S1は、金属製のヒートシンク10を有する。ヒートシンク10は銅やアルミニウム等の放熱性に優れた金属からなり、例えば熱膨張係数αが18ppm・℃−1以下、ヤング率Eが120GPa以下程度のものを採用できる。本例では、ヒートシンク10は銅からなり、その場合、熱膨張係数αは17ppm・℃−1、ヤング率Eは120GPa程度である。
【0026】
また、ヒートシンク10は、放熱性を向上させるためにサイズを大きくして放熱面積を大きくしたものにできる。そのような場合、具体的には、ヒートシンク10は平面サイズが8mm×8mm以上である矩形板状をなすものを採用することができる。
【0027】
このヒートシンク10の一面上には、ダイボンド材20を介して半導体シリコンチップ30が搭載され、接着されている。半導体シリコンチップ30はシリコン半導体からなるもので、例えば矩形板状のICチップである。このチップ30は、上記した大型化したヒートシンク10を採用する場合には、平面サイズが4mm×4mm以上であるものにできる。
【0028】
ダイボンド材20は、例えばエポキシ系樹脂に導電性のフィラー(例えば銀フィラー等)を含有してなる導電性接着剤や、絶縁性の樹脂や無機物からなる接着剤等を採用することができる。
【0029】
このダイボンド材20は、ヒートシンク10と半導体シリコンチップ30との接着固定するとともに、両者10、30の間に加わる応力を緩和する機能を有することが好ましい。そのため、あまり薄いと上記応力緩和機能が不十分となることから、ダイボンド材20の厚さは30μm以上が好ましい。
【0030】
また、この応力緩和機能を有するため、ダイボンド材20においては、ダイボンド材20のガラス転移温度(Tg点)以上における熱膨張係数α2およびダイボンド材20のガラス転移温度以上におけるヤング率E2の積α2・E2を、18000Pa・℃−1以下としている。この積α2・E2が18000Pa・℃−1であることは、一例を挙げるならば、α2が120ppm・℃−1、E2が150MPaであることに相当する。
【0031】
ここで、周知のことではあるが、ガラス転移温度を有する物質に関しては一般に、図2に示すような、温度と膨張量ΔLとの関係となり、ガラス転移温度すなわちTg点において膨張量ΔLの温度に対する傾き、すなわち熱膨張係数が変化する。Tg点以下の熱膨張係数α1に対して、Tg点以上の熱膨張係数α2は大きくなる。この熱膨張係数と同じことがヤング率にも言える。
【0032】
また、図1に示すように、ヒートシンク10および半導体シリコンチップ30の周囲には、リードフレーム40が配置されている。このリードフレーム40は銅や42アロイ等の通常のリードフレーム材料を用いて形成されたもので、半導体シリコンチップ30とは、金やアルミ等のボンディングワイヤ50により結線され電気的に接続されている。
【0033】
そして、これらヒートシンク10、半導体シリコンチップ30、リードフレーム40およびボンディングワイヤ50は、樹脂60にて包み込まれるように封止されている。図1に示す樹脂60の封止形態は、通常の樹脂封止型半導体装置の形態であり、ヒートシンク10の他面およびリードフレーム40の一部(アウターリード)を露出させた形で封止を行っている。
【0034】
この樹脂60は、例えばエポキシ系樹脂等の通常のモールド樹脂を採用することができ、そのTg点以上の熱膨張係数α2は30ppm・℃−1以下、ヤング率E2は1000MPa以下程度のものを採用できる。本例では、樹脂60はエポキシ樹脂からなり、その場合、熱膨張係数α2は30ppm・℃−1、ヤング率E2は1000MPa程度である。
【0035】
このような半導体装置S1は、例えば、次のように製造することができる。リードフレーム40がかしめ固定されたヒートシンク10の上に半導体シリコンチップ30をダイボンド材20を介して搭載し接着した後、ワイヤボンディングを行い、半導体シリコンチップ30とリードフレーム40とをボンディングワイヤ50にて結線する。
【0036】
その後、このものを樹脂の成形型内へセットし、樹脂60を注入、充填、硬化させることにより、半導体装置S1ができあがる。このようにして製造された半導体装置S1は、例えば、半導体シリコンチップ30として発熱度合の大きいパワー素子を有するものを用い、放熱性を必要とするパワーパッケージとして適用することができる。
【0037】
そして、本半導体装置S1は、リードフレーム40のアウターリードを介して、配線基板等の被実装基板上にはんだ実装される。この実装においては、はんだをリフローさせることで実装が行われるが、鉛を含まない鉛フリーはんだの場合、リフロー温度は240℃以上となる。
【0038】
次に、積α2・E2を18000Pa・℃−1以下とした根拠について述べる。上述したように、半導体装置のはんだ実装時において、リフロー処理によってダイボンド材とヒートシンクとの間で剥離が発生し、この剥離は、半導体シリコンチップとダイボンド材とヒートシンクとの間の熱膨張係数の差により発生する応力がダイボンド材に加わることによって生じると考えられる。
【0039】
本発明者らは、はんだリフロー時には、ダイボンド材20がガラス転移温度以上になることから、そのガラス転移温度以上となったときのダイボンド材20をやわらかくして、応力を緩和することを考えた。
【0040】
一般にダイボンド材は、ガラス転移温度以上の熱膨張係数α2が、ヒートシンクの熱膨張係数(例えば銅の場合、17ppm・℃−1)や半導体シリコンチップの熱膨張係数(例えば3ppm・℃−1程度)に比べて1桁以上大きい。そのため、まず、ダイボンド材20の熱膨張係数α2を小さくして、ヒートシンク10や半導体シリコンチップ30の熱膨張係数に近づけることを考えた。
【0041】
また、ダイボンド材に応力が発生しても、ダイボンド材を軟らかくすれば当該応力が緩和しやすくなると考えて、ダイボンド材20のガラス転移温度以上におけるヤング率E2を小さくすることを考えた。このような考えから、α2とE2との積α2・E2を小さくすることに着目し、どの程度まで積α2・E2を小さくすれば剥離を生じないレベルまで応力が低減されるかについて、2次元モデルを用いたFEM解析を行った。
【0042】
図3は、そのFEM応力解析結果を示す図である。ここで、半導体装置S1の各部構成は上記例のものとした。すなわち、ヒートシンク10は平面サイズが8mm×8mm以上である矩形板状をなす銅製のもの、半導体シリコンチップ30は平面サイズが4mm×4mm以上である矩形板状をなすもの、樹脂60はエポキシ樹脂からなるものとした。また、ダイボンド材20の厚さは30μm、リフロー温度は245℃とした。
【0043】
図3では、ダイボンド材20における上記積α2・E2(単位:Pa・℃−1)を変えていったときの、ダイボンド材20に印加される応力(単位:MPa)を示している。
【0044】
ここで、応力においては、10MPa以下が実用上ダイボンド材とヒートシンクとの剥離が生じないレベルの値である。そして、図3に示すように、応力が10MPa以下を満足するためには、ダイボンド材20における積α2・E2を、誤差等を考慮しておおよそ18000Pa・℃−1以下とすれば良いことがわかる。
【0045】
実際に、図3中の白丸プロットに示すような本実施形態のダイボンド材20、および黒丸プロットに示すような比較例としてのダイボンド材を作製した。この比較例のダイボンド材は従来のもので、エポキシ樹脂に銀フィラーを含有させた導電性接着剤とした。それに対して、本実施形態のダイボンド材20は、比較例のダイボンド材に対して、更に比較的やわらかいシリコーン樹脂を混入させることで積α2・E2を小さくしたものである。
【0046】
図3中の本実施形態のダイボンド材20を用いて実際に半導体装置S1を形成し、これを245℃に加熱するという実機テストを行ったが、ダイボンド材20とヒートシンク10との間の剥離は発生しなかった。比較例では同条件で実機テストしたところ剥離が発生した。
【0047】
また、このような積α2・E2を18000Pa・℃−1以下としたダイボンド材20は、例えば、上述したように、従来のエポキシ樹脂に対して比較的やわらかいシリコーン系樹脂を加えたり、あるいはエポキシ樹脂をシリコーン樹脂に置き換えたり、または、フィラーの量を調整したりすることにより、熱膨張係数α2やヤング率E2を低くすることで実現可能である。
【0048】
以上述べてきたように、本実施形態によれば、金属製のヒートシンク10と、このヒートシンク10の一面側にダイボンド材20を介して接着された半導体シリコンチップ30とを備える半導体装置S1において、ダイボンド材20のガラス転移温度以上における熱膨張係数α2、およびダイボンド材20のガラス転移温度以上におけるヤング率E2の積α2・E2を18000Pa・℃−1以下としたことを特徴としている。
【0049】
このように、ダイボンド材20における上記積α2・E2が18000Pa・℃−1以下であれば、半導体装置S1を実装するときのはんだリフロー時にダイボンド材20に加わる応力を低減し、ダイボンド材20とヒートシンク10との剥離を防止することができる。
【0050】
なお、「課題」の欄にて上述したが、本発明者らの検討によれば、例えば、平面サイズが8mm×8mm以上にまで大型化した矩形板状のヒートシンク10や、このように大型化したヒートシンク10に伴って平面サイズが4mm×4mm以上である矩形板状の半導体シリコンチップ30を有する大きな半導体装置において、上記剥離の問題が顕著に現れる。
【0051】
そのため、上記した本実施形態の剥離防止効果は、これらのヒートシンク10が大型化した半導体装置に特に有効である。また、本発明は上記樹脂封止型半導体装置以外にも、金属製のヒートシンクの一面側にダイボンド材を介して半導体シリコンチップを接着してなる半導体装置であって、はんだ実装されるものであれば適用可能である。
【図面の簡単な説明】
【図1】本発明の実施形態に係る半導体装置の概略断面図である。
【図2】ガラス転移温度を有する物質における温度と膨張量ΔLとの一般的な関係を示す図である。
【図3】積α2・E2とダイボンド材に印加される応力との関係を示す図である。
【符号の説明】
10…ヒートシンク、20…ダイボンド材、30…半導体シリコンチップ、
60…樹脂。
【発明の属する技術分野】
本発明は、金属製のヒートシンクの一面側にダイボンド材を介して半導体シリコンチップを接着してなる半導体装置に関し、特に、はんだを介して回路基板等の被実装基板に実装される半導体装置に関する。
【0002】
【従来の技術】
この種の半導体装置としては、例えば、金属製のヒートシンクと、このヒートシンクの一面側に導電性接着剤等のダイボンド材を介して接着された半導体シリコンチップと、この半導体シリコンチップとボンディングワイヤにより電気的に接続されたリードフレームとを備え、これらのものを樹脂で封止してなる樹脂封止型半導体装置がある(例えば、特許文献1参照。)。
【0003】
このような半導体装置は、リードフレームを介して回路基板等の被実装基板上にはんだ実装される。その実装のときには、はんだをリフローさせるため、そのリフロー温度がそのまま半導体装置に加わる。
【0004】
【特許文献1】
特開平3−237733号公報
【0005】
【発明が解決しようとする課題】
ところで、近年、半導体装置を実装するはんだの鉛フリー化の要求が高まり、それによってリフロー温度も高温化している。例えば従来が220℃程度であったのが、240℃以上となっている。それに伴い、半導体装置の耐熱性の向上も要求される。
【0006】
しかしながら、本発明者らの検討によれば、従来の半導体装置では、リフロー温度が高温化(例えば240℃以上)されたはんだを用いて実装するときに、リフロー処理によってダイボンド材とヒートシンクとの間で剥離が発生することがわかった。
【0007】
特に、ヒートシンクの大きな半導体装置、例えば矩形板状をなすヒートシンクにおいて平面サイズが8mm×8mm以上、矩形板状をなす半導体シリコンチップにおいて平面サイズが4mm×4mm以上といった大きな半導体装置において、上記剥離の問題が顕著に現れた。
【0008】
このダイボンド材とヒートシンクとの間の剥離は、半導体シリコンチップとダイボンド材と金属製(例えば銅等)のヒートシンクとの間の熱膨張係数の差により、ダイボンド材にて応力が発生し、この応力がダイボンド材に加わることによって生じると考えられる。
【0009】
なお、この剥離の問題は、上記した樹脂封止型半導体装置以外にも、樹脂で封止されていない半導体装置であっても発生すると考えられる。つまり、金属製のヒートシンクの一面側にダイボンド材を介して半導体シリコンチップを接着してなる半導体装置であって、はんだ実装されるものであれば、共通して発生すると考えられる。
【0010】
本発明は上記問題に鑑み、金属製のヒートシンクの一面側にダイボンド材を介して半導体シリコンチップを接着してなる半導体装置において、該半導体装置を実装するときのはんだリフロー時にダイボンド材に加わる応力を低減し、ダイボンド材とヒートシンクとの剥離を防止することを目的とする。
【0011】
【課題を解決するための手段】
本発明者らは、上記のはんだリフロー時には、導電性接着剤または有機や無機の絶縁性接着材等からなるダイボンド材が、ガラス転移温度以上になることから、そのガラス転移温度以上となったときのダイボンド材をやわらかくして、応力を緩和することを考えた。
【0012】
導電性接着剤等の従来の一般的なダイボンド材は、ガラス転移温度以上の熱膨張係数α2が、ヒートシンクの熱膨張係数や半導体シリコンチップの熱膨張係数に比べて1桁以上大きい。そのため、まず、ダイボンド材のガラス転移温度以上の熱膨張係数α2を小さくして、ヒートシンクや半導体シリコンチップの熱膨張係数に近づけることを考えた。
【0013】
また、ダイボンド材に応力が発生しても、ダイボンド材をやわらかくすれば当該応力が緩和しやすくなると考えて、ダイボンド材のガラス転移温度以上におけるヤング率E2を小さくすることを考えた。
【0014】
このように、ダイボンド材のガラス転移温度以上における熱膨張係数α2、ヤング率E2を小さくすれば良いと考え、この考えに基づいて、改善のパラメータとしてα2とE2との積α2・E2を小さくすることに着目した。そして、どの程度まで積α2・E2を小さくすれば、剥離を生じないように応力低減がなされるかについて検討した結果、本発明を創出した。
【0015】
すなわち、請求項1に記載の発明では、金属製のヒートシンク(10)と、このヒートシンクの一面側にダイボンド材(20)を介して接着された半導体シリコンチップ(30)とを備える半導体装置において、前記ダイボンド材のガラス転移温度以上における熱膨張係数をα2、前記ダイボンド材のガラス転移温度以上におけるヤング率をE2としたとき、これらα2およびE2の積α2・E2が18000Pa・℃−1以下であることを特徴とする。
【0016】
本発明のように、ダイボンド材のガラス転移温度以上における熱膨張係数α2とヤング率E2との積α2・E2が18000Pa・℃−1以下であれば、半導体装置を実装するときのはんだリフロー時にダイボンド材に加わる応力を低減し、ダイボンド材とヒートシンクとの剥離を防止することができる。
【0017】
ここで、請求項2に記載の発明のように、前記ヒートシンク(10)は銅からなるものにできる。
【0018】
請求項3に記載の発明では、前記ヒートシンク(10)は、平面サイズが8mm×8mm以上である矩形板状をなすものであることを特徴とする。
【0019】
請求項4に記載の発明では、前記半導体シリコンチップ(30)は、平面サイズが4mm×4mm以上である矩形板状をなすものであることを特徴とする。
【0020】
上記請求項1に記載の半導体装置は、この請求項3や請求項4の発明のように、ヒートシンクや半導体シリコンチップが大型化し、ダイボンド材の剥離が生じやすいものに適用して有効である。
【0021】
また、請求項5に記載の発明では、前記ヒートシンク(10)および前記半導体シリコンチップ(30)は、樹脂(60)にて包み込むように封止されていることを特徴とする。このような樹脂封止型半導体装置にも本発明は適用可能である。
【0022】
また、請求項6に記載の発明では、請求項1〜請求項5に記載の半導体装置が、被実装基板に対して、リフロー温度が240℃以上のはんだを用いて実装されるものであることを特徴とする。
【0023】
なお、上記各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示す一例である。
【0024】
【発明の実施の形態】
以下、本発明を図に示す実施形態について説明する。図1は本発明の実施形態に係る樹脂封止型半導体装置としての半導体装置S1の概略断面構成を示す図である。
【0025】
この半導体装置S1は、金属製のヒートシンク10を有する。ヒートシンク10は銅やアルミニウム等の放熱性に優れた金属からなり、例えば熱膨張係数αが18ppm・℃−1以下、ヤング率Eが120GPa以下程度のものを採用できる。本例では、ヒートシンク10は銅からなり、その場合、熱膨張係数αは17ppm・℃−1、ヤング率Eは120GPa程度である。
【0026】
また、ヒートシンク10は、放熱性を向上させるためにサイズを大きくして放熱面積を大きくしたものにできる。そのような場合、具体的には、ヒートシンク10は平面サイズが8mm×8mm以上である矩形板状をなすものを採用することができる。
【0027】
このヒートシンク10の一面上には、ダイボンド材20を介して半導体シリコンチップ30が搭載され、接着されている。半導体シリコンチップ30はシリコン半導体からなるもので、例えば矩形板状のICチップである。このチップ30は、上記した大型化したヒートシンク10を採用する場合には、平面サイズが4mm×4mm以上であるものにできる。
【0028】
ダイボンド材20は、例えばエポキシ系樹脂に導電性のフィラー(例えば銀フィラー等)を含有してなる導電性接着剤や、絶縁性の樹脂や無機物からなる接着剤等を採用することができる。
【0029】
このダイボンド材20は、ヒートシンク10と半導体シリコンチップ30との接着固定するとともに、両者10、30の間に加わる応力を緩和する機能を有することが好ましい。そのため、あまり薄いと上記応力緩和機能が不十分となることから、ダイボンド材20の厚さは30μm以上が好ましい。
【0030】
また、この応力緩和機能を有するため、ダイボンド材20においては、ダイボンド材20のガラス転移温度(Tg点)以上における熱膨張係数α2およびダイボンド材20のガラス転移温度以上におけるヤング率E2の積α2・E2を、18000Pa・℃−1以下としている。この積α2・E2が18000Pa・℃−1であることは、一例を挙げるならば、α2が120ppm・℃−1、E2が150MPaであることに相当する。
【0031】
ここで、周知のことではあるが、ガラス転移温度を有する物質に関しては一般に、図2に示すような、温度と膨張量ΔLとの関係となり、ガラス転移温度すなわちTg点において膨張量ΔLの温度に対する傾き、すなわち熱膨張係数が変化する。Tg点以下の熱膨張係数α1に対して、Tg点以上の熱膨張係数α2は大きくなる。この熱膨張係数と同じことがヤング率にも言える。
【0032】
また、図1に示すように、ヒートシンク10および半導体シリコンチップ30の周囲には、リードフレーム40が配置されている。このリードフレーム40は銅や42アロイ等の通常のリードフレーム材料を用いて形成されたもので、半導体シリコンチップ30とは、金やアルミ等のボンディングワイヤ50により結線され電気的に接続されている。
【0033】
そして、これらヒートシンク10、半導体シリコンチップ30、リードフレーム40およびボンディングワイヤ50は、樹脂60にて包み込まれるように封止されている。図1に示す樹脂60の封止形態は、通常の樹脂封止型半導体装置の形態であり、ヒートシンク10の他面およびリードフレーム40の一部(アウターリード)を露出させた形で封止を行っている。
【0034】
この樹脂60は、例えばエポキシ系樹脂等の通常のモールド樹脂を採用することができ、そのTg点以上の熱膨張係数α2は30ppm・℃−1以下、ヤング率E2は1000MPa以下程度のものを採用できる。本例では、樹脂60はエポキシ樹脂からなり、その場合、熱膨張係数α2は30ppm・℃−1、ヤング率E2は1000MPa程度である。
【0035】
このような半導体装置S1は、例えば、次のように製造することができる。リードフレーム40がかしめ固定されたヒートシンク10の上に半導体シリコンチップ30をダイボンド材20を介して搭載し接着した後、ワイヤボンディングを行い、半導体シリコンチップ30とリードフレーム40とをボンディングワイヤ50にて結線する。
【0036】
その後、このものを樹脂の成形型内へセットし、樹脂60を注入、充填、硬化させることにより、半導体装置S1ができあがる。このようにして製造された半導体装置S1は、例えば、半導体シリコンチップ30として発熱度合の大きいパワー素子を有するものを用い、放熱性を必要とするパワーパッケージとして適用することができる。
【0037】
そして、本半導体装置S1は、リードフレーム40のアウターリードを介して、配線基板等の被実装基板上にはんだ実装される。この実装においては、はんだをリフローさせることで実装が行われるが、鉛を含まない鉛フリーはんだの場合、リフロー温度は240℃以上となる。
【0038】
次に、積α2・E2を18000Pa・℃−1以下とした根拠について述べる。上述したように、半導体装置のはんだ実装時において、リフロー処理によってダイボンド材とヒートシンクとの間で剥離が発生し、この剥離は、半導体シリコンチップとダイボンド材とヒートシンクとの間の熱膨張係数の差により発生する応力がダイボンド材に加わることによって生じると考えられる。
【0039】
本発明者らは、はんだリフロー時には、ダイボンド材20がガラス転移温度以上になることから、そのガラス転移温度以上となったときのダイボンド材20をやわらかくして、応力を緩和することを考えた。
【0040】
一般にダイボンド材は、ガラス転移温度以上の熱膨張係数α2が、ヒートシンクの熱膨張係数(例えば銅の場合、17ppm・℃−1)や半導体シリコンチップの熱膨張係数(例えば3ppm・℃−1程度)に比べて1桁以上大きい。そのため、まず、ダイボンド材20の熱膨張係数α2を小さくして、ヒートシンク10や半導体シリコンチップ30の熱膨張係数に近づけることを考えた。
【0041】
また、ダイボンド材に応力が発生しても、ダイボンド材を軟らかくすれば当該応力が緩和しやすくなると考えて、ダイボンド材20のガラス転移温度以上におけるヤング率E2を小さくすることを考えた。このような考えから、α2とE2との積α2・E2を小さくすることに着目し、どの程度まで積α2・E2を小さくすれば剥離を生じないレベルまで応力が低減されるかについて、2次元モデルを用いたFEM解析を行った。
【0042】
図3は、そのFEM応力解析結果を示す図である。ここで、半導体装置S1の各部構成は上記例のものとした。すなわち、ヒートシンク10は平面サイズが8mm×8mm以上である矩形板状をなす銅製のもの、半導体シリコンチップ30は平面サイズが4mm×4mm以上である矩形板状をなすもの、樹脂60はエポキシ樹脂からなるものとした。また、ダイボンド材20の厚さは30μm、リフロー温度は245℃とした。
【0043】
図3では、ダイボンド材20における上記積α2・E2(単位:Pa・℃−1)を変えていったときの、ダイボンド材20に印加される応力(単位:MPa)を示している。
【0044】
ここで、応力においては、10MPa以下が実用上ダイボンド材とヒートシンクとの剥離が生じないレベルの値である。そして、図3に示すように、応力が10MPa以下を満足するためには、ダイボンド材20における積α2・E2を、誤差等を考慮しておおよそ18000Pa・℃−1以下とすれば良いことがわかる。
【0045】
実際に、図3中の白丸プロットに示すような本実施形態のダイボンド材20、および黒丸プロットに示すような比較例としてのダイボンド材を作製した。この比較例のダイボンド材は従来のもので、エポキシ樹脂に銀フィラーを含有させた導電性接着剤とした。それに対して、本実施形態のダイボンド材20は、比較例のダイボンド材に対して、更に比較的やわらかいシリコーン樹脂を混入させることで積α2・E2を小さくしたものである。
【0046】
図3中の本実施形態のダイボンド材20を用いて実際に半導体装置S1を形成し、これを245℃に加熱するという実機テストを行ったが、ダイボンド材20とヒートシンク10との間の剥離は発生しなかった。比較例では同条件で実機テストしたところ剥離が発生した。
【0047】
また、このような積α2・E2を18000Pa・℃−1以下としたダイボンド材20は、例えば、上述したように、従来のエポキシ樹脂に対して比較的やわらかいシリコーン系樹脂を加えたり、あるいはエポキシ樹脂をシリコーン樹脂に置き換えたり、または、フィラーの量を調整したりすることにより、熱膨張係数α2やヤング率E2を低くすることで実現可能である。
【0048】
以上述べてきたように、本実施形態によれば、金属製のヒートシンク10と、このヒートシンク10の一面側にダイボンド材20を介して接着された半導体シリコンチップ30とを備える半導体装置S1において、ダイボンド材20のガラス転移温度以上における熱膨張係数α2、およびダイボンド材20のガラス転移温度以上におけるヤング率E2の積α2・E2を18000Pa・℃−1以下としたことを特徴としている。
【0049】
このように、ダイボンド材20における上記積α2・E2が18000Pa・℃−1以下であれば、半導体装置S1を実装するときのはんだリフロー時にダイボンド材20に加わる応力を低減し、ダイボンド材20とヒートシンク10との剥離を防止することができる。
【0050】
なお、「課題」の欄にて上述したが、本発明者らの検討によれば、例えば、平面サイズが8mm×8mm以上にまで大型化した矩形板状のヒートシンク10や、このように大型化したヒートシンク10に伴って平面サイズが4mm×4mm以上である矩形板状の半導体シリコンチップ30を有する大きな半導体装置において、上記剥離の問題が顕著に現れる。
【0051】
そのため、上記した本実施形態の剥離防止効果は、これらのヒートシンク10が大型化した半導体装置に特に有効である。また、本発明は上記樹脂封止型半導体装置以外にも、金属製のヒートシンクの一面側にダイボンド材を介して半導体シリコンチップを接着してなる半導体装置であって、はんだ実装されるものであれば適用可能である。
【図面の簡単な説明】
【図1】本発明の実施形態に係る半導体装置の概略断面図である。
【図2】ガラス転移温度を有する物質における温度と膨張量ΔLとの一般的な関係を示す図である。
【図3】積α2・E2とダイボンド材に印加される応力との関係を示す図である。
【符号の説明】
10…ヒートシンク、20…ダイボンド材、30…半導体シリコンチップ、
60…樹脂。
Claims (6)
- 金属製のヒートシンク(10)と、
このヒートシンクの一面側にダイボンド材(20)を介して接着された半導体シリコンチップ(30)とを備える半導体装置において、
前記ダイボンド材のガラス転移温度以上における熱膨張係数をα2、前記ダイボンド材のガラス転移温度以上におけるヤング率をE2としたとき、これらα2およびE2の積α2・E2が18000Pa・℃−1以下であることを特徴とする半導体装置。 - 前記ヒートシンク(10)は銅からなるものであることを特徴とする請求項1に記載の半導体装置。
- 前記ヒートシンク(10)は、平面サイズが8mm×8mm以上である矩形板状をなすものであることを特徴とする請求項1または2に記載の半導体装置。
- 前記半導体シリコンチップ(30)は、平面サイズが4mm×4mm以上である矩形板状をなすものであることを特徴とする請求項3に記載の半導体装置。
- 前記ヒートシンク(10)および前記半導体シリコンチップ(30)は、樹脂(60)にて包み込むように封止されていることを特徴とする請求項1ないし4のいずれか一つに記載の半導体装置。
- 被実装基板に対して、リフロー温度が240℃以上のはんだを用いて実装されるものであることを特徴とする請求項1ないし5のいずれか一つに記載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002259837A JP2004103641A (ja) | 2002-09-05 | 2002-09-05 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002259837A JP2004103641A (ja) | 2002-09-05 | 2002-09-05 | 半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004103641A true JP2004103641A (ja) | 2004-04-02 |
Family
ID=32260722
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002259837A Pending JP2004103641A (ja) | 2002-09-05 | 2002-09-05 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2004103641A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007123203A (ja) * | 2005-10-31 | 2007-05-17 | Matsushita Electric Works Ltd | マイクロリレー |
JP2007134140A (ja) * | 2005-11-09 | 2007-05-31 | Matsushita Electric Works Ltd | 電子部品における接着構造 |
KR101076644B1 (ko) | 2009-02-04 | 2011-10-27 | 가부시키가이샤 도요다 지도숏키 | 반도체 장치 |
WO2017154923A1 (ja) * | 2016-03-09 | 2017-09-14 | 株式会社デンソー | 電子装置 |
-
2002
- 2002-09-05 JP JP2002259837A patent/JP2004103641A/ja active Pending
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007123203A (ja) * | 2005-10-31 | 2007-05-17 | Matsushita Electric Works Ltd | マイクロリレー |
JP2007134140A (ja) * | 2005-11-09 | 2007-05-31 | Matsushita Electric Works Ltd | 電子部品における接着構造 |
KR101076644B1 (ko) | 2009-02-04 | 2011-10-27 | 가부시키가이샤 도요다 지도숏키 | 반도체 장치 |
WO2017154923A1 (ja) * | 2016-03-09 | 2017-09-14 | 株式会社デンソー | 電子装置 |
JP2017162963A (ja) * | 2016-03-09 | 2017-09-14 | 株式会社デンソー | 電子装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101752329B (zh) | 带有堆积式互联承载板顶端散热的半导体封装及其方法 | |
KR100723454B1 (ko) | 높은 열 방출 능력을 구비한 전력용 모듈 패키지 및 그제조방법 | |
KR100867575B1 (ko) | 열방출 능력이 개선된 전력용 모듈 패키지 및 그 제조 방법 | |
US7221055B2 (en) | System and method for die attach using a backside heat spreader | |
JP5518789B2 (ja) | マルチチップモジュール | |
WO1997020347A1 (en) | Semiconductor device, process for producing the same, and packaged substrate | |
JP3829860B2 (ja) | 半導体チップの製造方法 | |
CN103703549A (zh) | 用于直接表面安装的裸露芯片封装 | |
JP2010524260A (ja) | 光カプラ・パッケージ | |
JP4385324B2 (ja) | 半導体モジュールおよびその製造方法 | |
JP2006179538A (ja) | 半導体パワーモジュール | |
JP2005064479A (ja) | 回路モジュール | |
US6975512B1 (en) | Thermally enhanced heat sink BGA package | |
JP2004103641A (ja) | 半導体装置 | |
JP3628058B2 (ja) | 樹脂封止型半導体装置 | |
JP3655338B2 (ja) | 樹脂封止型半導体装置及びその製造方法 | |
TW591727B (en) | Method for producing a protection for chip edges and arrangement for the protection of chip edges | |
JP3894077B2 (ja) | 半導体装置 | |
US20090212403A1 (en) | Thermally enhanced molded leadless package | |
JPH077110A (ja) | 半導体装置 | |
JPH0451582A (ja) | 混成集積回路装置 | |
JP3314574B2 (ja) | 半導体装置の製造方法 | |
KR101008534B1 (ko) | 전력용 반도체모듈패키지 및 그 제조방법 | |
JP3642545B2 (ja) | 樹脂封止型半導体装置 | |
JP2008141220A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040924 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060621 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060627 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20061024 |