JPH0567713A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0567713A JPH0567713A JP22632091A JP22632091A JPH0567713A JP H0567713 A JPH0567713 A JP H0567713A JP 22632091 A JP22632091 A JP 22632091A JP 22632091 A JP22632091 A JP 22632091A JP H0567713 A JPH0567713 A JP H0567713A
- Authority
- JP
- Japan
- Prior art keywords
- lead frame
- resin
- semiconductor device
- film
- sputter etching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Abstract
(57)【要約】
【目的】本発明は、Ｃｕ系フレーム材で形成されたリー
ドフレームを用い、前記リードフレームにボンディング
された半導体チップが樹脂封止された半導体装置の製造
方法に関し、樹脂封止される半導体素子にダメージを与
えることなく、Ｃｕ系フレーム材を用いたリードフレー
ム表面を短時間で処理することができる半導体装置の製
造方法を提供することを目的とする。 【構成】Ｃｕ系フレーム材で形成されたリードフレーム
を用い、リードフレームにボンディングされた半導体チ
ップが樹脂封止された半導体装置の製造方法において、
リードフレーム表面に形成されたＣｕ酸化膜のうち、少
なくとも一部のリードフレーム表面のＣｕＯ膜を除去
し、下層のＣｕ2 Ｏ膜が露出するまで、リードフレーム
表面に対してエッチングを行うように構成する。
ドフレームを用い、前記リードフレームにボンディング
された半導体チップが樹脂封止された半導体装置の製造
方法に関し、樹脂封止される半導体素子にダメージを与
えることなく、Ｃｕ系フレーム材を用いたリードフレー
ム表面を短時間で処理することができる半導体装置の製
造方法を提供することを目的とする。 【構成】Ｃｕ系フレーム材で形成されたリードフレーム
を用い、リードフレームにボンディングされた半導体チ
ップが樹脂封止された半導体装置の製造方法において、
リードフレーム表面に形成されたＣｕ酸化膜のうち、少
なくとも一部のリードフレーム表面のＣｕＯ膜を除去
し、下層のＣｕ2 Ｏ膜が露出するまで、リードフレーム
表面に対してエッチングを行うように構成する。
Description
【０００１】
【産業上の利用分野】本発明は、Ｃｕ系フレーム材で形
成されたリードフレームを用い、前記リードフレームに
ボンディングされた半導体チップが樹脂封止された半導
体装置の製造方法に関する。
成されたリードフレームを用い、前記リードフレームに
ボンディングされた半導体チップが樹脂封止された半導
体装置の製造方法に関する。
【０００２】
【従来の技術】樹脂封止型半導体装置は、封止樹脂の熱
抵抗が高いことから、製造段階において低熱抵抗化を図
る必要性がある。樹脂封止型半導体装置の製造段階にお
ける低熱抵抗化を図るには、ＣｕにＳｎ、Ｚｎ、Ｎｉ等
を添加した、熱伝導率の良好なＣｕ系材料をフレーム材
に用いたリードフレーム（Ｃｕ系クラッド材を用いたリ
ードフレームを含む）を選択することが考えられる。Ｃ
ｕ系材料は、熱伝導率が良いからである。
抵抗が高いことから、製造段階において低熱抵抗化を図
る必要性がある。樹脂封止型半導体装置の製造段階にお
ける低熱抵抗化を図るには、ＣｕにＳｎ、Ｚｎ、Ｎｉ等
を添加した、熱伝導率の良好なＣｕ系材料をフレーム材
に用いたリードフレーム（Ｃｕ系クラッド材を用いたリ
ードフレームを含む）を選択することが考えられる。Ｃ
ｕ系材料は、熱伝導率が良いからである。
【０００３】しかし、Ｃｕ系材料を用いたリードフレー
ム表面は、製造工程中で加えられる熱により、封止樹脂
との密着性の妨げとなるＣｕ酸化膜が形成されやすい。
例えば、ワイヤボンディング時の熱でダイスステージの
裏面にＣｕ酸化膜が形成されやすい。このＣｕ酸化膜が
形成された状態で樹脂封止を行うとダイスステージの裏
面と樹脂の間の密着性が悪く、剥離が起こりやすくな
り、そこから水分が侵入したり、クラッキングが発生す
るという問題が生じる。
ム表面は、製造工程中で加えられる熱により、封止樹脂
との密着性の妨げとなるＣｕ酸化膜が形成されやすい。
例えば、ワイヤボンディング時の熱でダイスステージの
裏面にＣｕ酸化膜が形成されやすい。このＣｕ酸化膜が
形成された状態で樹脂封止を行うとダイスステージの裏
面と樹脂の間の密着性が悪く、剥離が起こりやすくな
り、そこから水分が侵入したり、クラッキングが発生す
るという問題が生じる。
【０００４】従来より、封止樹脂との密着性の妨げとな
るＣｕ酸化膜の除去方法として、ウエットエッチングや
ドライエッチングがあり、特に、Ａｒスパッタエッチン
グを用いて樹脂封止前にリードフレーム表面のＣｕ酸化
膜を完全除去することが行われていた。
るＣｕ酸化膜の除去方法として、ウエットエッチングや
ドライエッチングがあり、特に、Ａｒスパッタエッチン
グを用いて樹脂封止前にリードフレーム表面のＣｕ酸化
膜を完全除去することが行われていた。
【０００５】
【発明が解決しようとする課題】従来のように、リード
フレーム表面のＣｕ酸化膜を完全に除去するようにＡｒ
スパッタエッチングを行うと、極めて長時間の処理を必
要とする。従って、Ｃｕ系フレーム材を用いたリードフ
レームを有する樹脂封止型半導体装置の場合は、他の半
導体装置に比して製造工程のスループットが低下してし
まうという問題があった。
フレーム表面のＣｕ酸化膜を完全に除去するようにＡｒ
スパッタエッチングを行うと、極めて長時間の処理を必
要とする。従って、Ｃｕ系フレーム材を用いたリードフ
レームを有する樹脂封止型半導体装置の場合は、他の半
導体装置に比して製造工程のスループットが低下してし
まうという問題があった。
【０００６】また、長時間のＡｒスパッタエッチング
は、樹脂封止される半導体素子、例えばＭＯＳダイオー
ド等にダメージを与え、そのフラットバンド電圧ＶFBを
変化させて多数の不良品を発生させてしまうという問題
があった。本発明の目的は、樹脂封止される半導体素子
にダメージを与えることなく、Ｃｕ系フレーム材を用い
たリードフレーム表面を短時間で処理することができる
半導体装置の製造方法を提供することにある。
は、樹脂封止される半導体素子、例えばＭＯＳダイオー
ド等にダメージを与え、そのフラットバンド電圧ＶFBを
変化させて多数の不良品を発生させてしまうという問題
があった。本発明の目的は、樹脂封止される半導体素子
にダメージを与えることなく、Ｃｕ系フレーム材を用い
たリードフレーム表面を短時間で処理することができる
半導体装置の製造方法を提供することにある。
【０００７】
【課題を解決するための手段】上記目的は、Ｃｕ系フレ
ーム材で形成されたリードフレームを用い、前記リード
フレームにボンディングされた半導体チップが樹脂封止
された半導体装置の製造方法において、前記リードフレ
ーム表面に形成されたＣｕ酸化膜のうち、少なくとも一
部の前記リードフレーム表面のＣｕＯ膜を除去し、下層
のＣｕ2 Ｏ膜が露出するまで、前記リードフレーム表面
に対してエッチングを行うことを特徴とする半導体装置
の製造方法によって達成される。
ーム材で形成されたリードフレームを用い、前記リード
フレームにボンディングされた半導体チップが樹脂封止
された半導体装置の製造方法において、前記リードフレ
ーム表面に形成されたＣｕ酸化膜のうち、少なくとも一
部の前記リードフレーム表面のＣｕＯ膜を除去し、下層
のＣｕ2 Ｏ膜が露出するまで、前記リードフレーム表面
に対してエッチングを行うことを特徴とする半導体装置
の製造方法によって達成される。
【０００８】
【作用】本発明によれば、リードフレーム表面に形成さ
れたＣｕ酸化膜のうち、少なくとも一部のリードフレー
ム表面のＣｕＯ膜を除去し、下層のＣｕ2 Ｏ膜が露出す
るまで、リードフレーム表面に対してエッチングを行う
ようにしたので、樹脂封止される半導体素子にダメージ
を与えることなく、Ｃｕ系フレーム材を用いたリードフ
レーム表面を短時間で処理することができる。
れたＣｕ酸化膜のうち、少なくとも一部のリードフレー
ム表面のＣｕＯ膜を除去し、下層のＣｕ2 Ｏ膜が露出す
るまで、リードフレーム表面に対してエッチングを行う
ようにしたので、樹脂封止される半導体素子にダメージ
を与えることなく、Ｃｕ系フレーム材を用いたリードフ
レーム表面を短時間で処理することができる。
【０００９】
【実施例】本発明の一実施例による樹脂封止型半導体装
置の製造方法を図１及び図２を用いて説明する。図１
は、樹脂封止型半導体装置の製造工程におけるワイヤボ
ンディング工程と樹脂封止工程との間に、本発明に係る
Ａｒスパッタエッチング工程を挿入したことを示してい
る。
置の製造方法を図１及び図２を用いて説明する。図１
は、樹脂封止型半導体装置の製造工程におけるワイヤボ
ンディング工程と樹脂封止工程との間に、本発明に係る
Ａｒスパッタエッチング工程を挿入したことを示してい
る。
【００１０】本発明に係るＡｒスパッタエッチング工程
は、リードフレーム材にＣｕ系材料を用いた樹脂封止型
半導体装置の製造工程の随所に挿入することができ、そ
れぞれ特有の効果を発揮するが、本実施例においては、
特に顕著な効果を奏する、ワイヤボンディング工程と樹
脂封止工程との間に、本発明に係るＡｒスパッタエッチ
ング工程を挿入した場合について説明する。
は、リードフレーム材にＣｕ系材料を用いた樹脂封止型
半導体装置の製造工程の随所に挿入することができ、そ
れぞれ特有の効果を発揮するが、本実施例においては、
特に顕著な効果を奏する、ワイヤボンディング工程と樹
脂封止工程との間に、本発明に係るＡｒスパッタエッチ
ング工程を挿入した場合について説明する。
【００１１】初めに、ワイヤボンディング工程終了時の
Ｃｕ系リードフレームの表面に形成されたＣｕ酸化膜に
ついて説明する。Ｃｕ系リードフレームの表面に形成さ
れるＣｕ酸化膜は、まず初めにＣｕ2 Ｏ膜が生成し、そ
の後、ワイヤボンディングの加熱で生じるリードフレー
ム及びその周囲の温度上昇に伴い、リードフレーム表面
に形成されたＣｕ2 Ｏ膜上にＣｕＯ膜が形成されるよう
になる。即ち、Ｃｕ系リードフレームの表面に形成され
るＣｕ酸化膜は、Ｃｕ2 Ｏ膜上にＣｕＯ膜が形成された
２層構造になっている。
Ｃｕ系リードフレームの表面に形成されたＣｕ酸化膜に
ついて説明する。Ｃｕ系リードフレームの表面に形成さ
れるＣｕ酸化膜は、まず初めにＣｕ2 Ｏ膜が生成し、そ
の後、ワイヤボンディングの加熱で生じるリードフレー
ム及びその周囲の温度上昇に伴い、リードフレーム表面
に形成されたＣｕ2 Ｏ膜上にＣｕＯ膜が形成されるよう
になる。即ち、Ｃｕ系リードフレームの表面に形成され
るＣｕ酸化膜は、Ｃｕ2 Ｏ膜上にＣｕＯ膜が形成された
２層構造になっている。
【００１２】また、圧延工程を経て形成されたＣｕ系リ
ードフレームは、最大表面荒さＲMA X が０．２〜０．３
μｍで、その凹凸部が４〜５μｍピッチで存在するよう
な表面状態を呈している。ワイヤボンディング時の熱で
ダイスステージの裏面に形成されるＣｕ酸化膜もＣｕ2
Ｏ膜上にＣｕＯ膜が形成された２層構造になっている。
このＣｕＯ膜が形成された状態で樹脂封止を行うとダイ
スステージの裏面と樹脂の間の密着性が悪く、剥離が起
こりやすくなる。
ードフレームは、最大表面荒さＲMA X が０．２〜０．３
μｍで、その凹凸部が４〜５μｍピッチで存在するよう
な表面状態を呈している。ワイヤボンディング時の熱で
ダイスステージの裏面に形成されるＣｕ酸化膜もＣｕ2
Ｏ膜上にＣｕＯ膜が形成された２層構造になっている。
このＣｕＯ膜が形成された状態で樹脂封止を行うとダイ
スステージの裏面と樹脂の間の密着性が悪く、剥離が起
こりやすくなる。
【００１３】次に、本実施例によるＡｒスパッタエッチ
ング工程について説明する。本実施例に用いたＡｒスパ
ッタエッチング装置を図２を用いて概説する。石英製の
チャンバ１内のサセプタ２上に、チップが搭載されワイ
ヤボンディングされたリードフレーム３が載置されてい
る。チャンバ１内はＡｒガスが導入されている。チャン
バ１外周囲に高周波電極４が設けられ、高周波電源５が
接続されている。
ング工程について説明する。本実施例に用いたＡｒスパ
ッタエッチング装置を図２を用いて概説する。石英製の
チャンバ１内のサセプタ２上に、チップが搭載されワイ
ヤボンディングされたリードフレーム３が載置されてい
る。チャンバ１内はＡｒガスが導入されている。チャン
バ１外周囲に高周波電極４が設けられ、高周波電源５が
接続されている。
【００１４】Ａｒスパッタエッチングの条件は、放電周
波数は１３．５ＭＨｚ、ガス圧力は０．１５Ｔｏｒｒ、
Ａｒ流量は１ＳＬＭ、ＲＦパワーは１．５ｋＷである。
Ａｒスパッタエッチングでは、Ａｒスパッタが６０度の
角度で行われる場合が多く、リードフレーム表面の凸部
がエッチングされ、凹部は凸部の陰になってほとんどエ
ッチングされない。このため、凸部のＣｕＯ膜及びＣｕ
2 Ｏ膜が除去されても、凹部の下層のＣｕ2 Ｏ膜は残っ
ている。
波数は１３．５ＭＨｚ、ガス圧力は０．１５Ｔｏｒｒ、
Ａｒ流量は１ＳＬＭ、ＲＦパワーは１．５ｋＷである。
Ａｒスパッタエッチングでは、Ａｒスパッタが６０度の
角度で行われる場合が多く、リードフレーム表面の凸部
がエッチングされ、凹部は凸部の陰になってほとんどエ
ッチングされない。このため、凸部のＣｕＯ膜及びＣｕ
2 Ｏ膜が除去されても、凹部の下層のＣｕ2 Ｏ膜は残っ
ている。
【００１５】このように、リードフレーム表面凸部は上
層のＣｕＯ膜が完全に除去され、下層のＣｕ2 Ｏ膜もエ
ッチング除去されて、リードフレーム材のＣｕが露出し
た状態となり、リードフレーム表面凹部はＣｕ2 Ｏ膜が
残存する状態になったところで、Ａｒスパッタエッチン
グを終了させる。即ち、リードフレーム表面にＣｕとＣ
ｕ2 Ｏ膜が混在する状態でＡｒスパッタエッチングを終
了させる。
層のＣｕＯ膜が完全に除去され、下層のＣｕ2 Ｏ膜もエ
ッチング除去されて、リードフレーム材のＣｕが露出し
た状態となり、リードフレーム表面凹部はＣｕ2 Ｏ膜が
残存する状態になったところで、Ａｒスパッタエッチン
グを終了させる。即ち、リードフレーム表面にＣｕとＣ
ｕ2 Ｏ膜が混在する状態でＡｒスパッタエッチングを終
了させる。
【００１６】この状態でエッチングを停止するのは、Ｃ
ｕ系リードフレームと封止樹脂の密着不良は、Ｃｕ酸化
膜のうちＣｕＯ膜によって引き起こされているからであ
り、リードフレーム表面が、Ｃｕ2 Ｏ膜とＣｕの共存し
ている状態である場合は、樹脂密着性の弊害とならず、
むしろリードフレーム表面と樹脂の間の密着性が向上す
るからである。こうすると、Ａｒスパッタエッチング工
程の時間を大幅に減らすことができる。
ｕ系リードフレームと封止樹脂の密着不良は、Ｃｕ酸化
膜のうちＣｕＯ膜によって引き起こされているからであ
り、リードフレーム表面が、Ｃｕ2 Ｏ膜とＣｕの共存し
ている状態である場合は、樹脂密着性の弊害とならず、
むしろリードフレーム表面と樹脂の間の密着性が向上す
るからである。こうすると、Ａｒスパッタエッチング工
程の時間を大幅に減らすことができる。
【００１７】Ａｒスパッタエッチングの開始から終了ま
での制御は、Ｃｕ系リードフレーム表面の色で判断する
ことができる。Ｃｕの生材の色は黄金色である。酸化し
てＣｕＯ膜が形成された場合は赤茶色若しくは青色を呈
する。そして、このＣｕ2 Ｏ膜とリード材Ｃｕが共存し
てフレーム表面に形成されている場合は、その表面の色
は黒茶色である。したがって、リードフレーム表面の色
を観察しながらエッチングを行い、表面の色が黒茶色に
なった状態でエッチングを停止させればよい。
での制御は、Ｃｕ系リードフレーム表面の色で判断する
ことができる。Ｃｕの生材の色は黄金色である。酸化し
てＣｕＯ膜が形成された場合は赤茶色若しくは青色を呈
する。そして、このＣｕ2 Ｏ膜とリード材Ｃｕが共存し
てフレーム表面に形成されている場合は、その表面の色
は黒茶色である。したがって、リードフレーム表面の色
を観察しながらエッチングを行い、表面の色が黒茶色に
なった状態でエッチングを停止させればよい。
【００１８】なお、常に色を観察しながらエッチングす
ることは実際的ではないので、予め試験的に黒茶色の状
態になるまでのＡｒスパッタエッチングの時間を測定し
ておき、その測定時間でエッチングを停止させるように
する。こうすることにより、Ａｒスパッタエッチング時
間の短縮が図られ、封止樹脂に対し優れた密着性を示す
Ｃｕ2 Ｏ膜とＣｕとの共存状態が形成できる。
ることは実際的ではないので、予め試験的に黒茶色の状
態になるまでのＡｒスパッタエッチングの時間を測定し
ておき、その測定時間でエッチングを停止させるように
する。こうすることにより、Ａｒスパッタエッチング時
間の短縮が図られ、封止樹脂に対し優れた密着性を示す
Ｃｕ2 Ｏ膜とＣｕとの共存状態が形成できる。
【００１９】表１に、本実施例によるＡｒスパッタエッ
チングと従来例とをＡｒスパッタ時間とＡｒスパッタの
プラズマダメージによるチップ不良率との比較において
示す。
チングと従来例とをＡｒスパッタ時間とＡｒスパッタの
プラズマダメージによるチップ不良率との比較において
示す。
【００２０】
【表１】 Ａｒスパッタエッチングの条件は、以下の通りである。 放電周波数：１３．５ＭＨｚ ＲＦパワー：１．５ｋＷ ガス圧力：０．１５Ｔｏｒｒ Ａｒ流量：１ＳＬＭ 評価条件としては、ＭＯＳダイオードを搭載した、Ｃｕ
リードフレームのＳＯＰ２８ピン（シングルアウトライ
ンパッケージ２８ピン）を用いた。
リードフレームのＳＯＰ２８ピン（シングルアウトライ
ンパッケージ２８ピン）を用いた。
【００２１】各々２５個のＳＯＰについて、搭載チップ
であるＭＯＳダイオードのフラットバンド電圧ＶFBが、
８０％以上変化してしまったＳＯＰを不良品としてカウ
ントしたものである。表１に示すように、本実施例によ
れば、Ａｒスパッタ時間を大幅に短縮させることがで
き、２５個のＭＯＳダイオードに対してチップ不良率０
を達成することができた。
であるＭＯＳダイオードのフラットバンド電圧ＶFBが、
８０％以上変化してしまったＳＯＰを不良品としてカウ
ントしたものである。表１に示すように、本実施例によ
れば、Ａｒスパッタ時間を大幅に短縮させることがで
き、２５個のＭＯＳダイオードに対してチップ不良率０
を達成することができた。
【００２２】本発明に係るＡｒスパッタイオンエッチン
グは、上記ワイヤボンディング工程と樹脂封止工程の間
以外の時期に行うことができる。図３を用いて本発明の
他の実施例について説明する。半導体装置の製造工程
は、概説すると、リードフレーム受入れ（図３（ａ））
後、チップをダイパッドに搭載するダイボンディング工
程（同図（ｂ））、チップとリードとを結線するワイヤ
ボンディング工程（同図（ｃ））、全体に樹脂をモール
ドする樹脂封止工程（同図（ｄ））、リードにハンダメ
ッキを施すと共にリードのカッティング等を行うトリミ
ング＆フォーミング工程（同図（ｅ））、パッケージに
インク捺印を行うマーキング工程（同図（ｆ））からな
っている。
グは、上記ワイヤボンディング工程と樹脂封止工程の間
以外の時期に行うことができる。図３を用いて本発明の
他の実施例について説明する。半導体装置の製造工程
は、概説すると、リードフレーム受入れ（図３（ａ））
後、チップをダイパッドに搭載するダイボンディング工
程（同図（ｂ））、チップとリードとを結線するワイヤ
ボンディング工程（同図（ｃ））、全体に樹脂をモール
ドする樹脂封止工程（同図（ｄ））、リードにハンダメ
ッキを施すと共にリードのカッティング等を行うトリミ
ング＆フォーミング工程（同図（ｅ））、パッケージに
インク捺印を行うマーキング工程（同図（ｆ））からな
っている。
【００２３】図３（ａ）〜（ｆ）の各工程の間に本発明
に係るＡｒスパッタエッチングを行うことができる。図
３（１）は、リードフレーム受入れ（ａ）後、ダイボン
ディング工程（ｂ）の前にリードフレームそのものに対
してＡｒスパッタエッチングを行う場合である。このと
きにＡｒスパッタエッチングを行うことにより、ダイス
付けの強度を向上することができる。
に係るＡｒスパッタエッチングを行うことができる。図
３（１）は、リードフレーム受入れ（ａ）後、ダイボン
ディング工程（ｂ）の前にリードフレームそのものに対
してＡｒスパッタエッチングを行う場合である。このと
きにＡｒスパッタエッチングを行うことにより、ダイス
付けの強度を向上することができる。
【００２４】図３（２）は、ダイボンディング工程
（ｂ）を終了した後、ワイヤボンディング工程（ｃ）前
にＡｒスパッタエッチング工程を挿入したものである。
この場合は、Ａｒスパッタエッチングを行うことによ
り、ワイヤ付け強度を向上させることができる。図３
（３）は、樹脂封止工程（ｄ）後、トリミング＆フォー
ミング工程（ｅ）前にＡｒスパッタエッチング工程を挿
入したものである。このときにＡｒスパッタエッチング
を行うことにより、樹脂封止工程（ｄ）でリードに生じ
たバリ、フラッシュ等が除去され、ハンダメッキを良好
に行うことができる。
（ｂ）を終了した後、ワイヤボンディング工程（ｃ）前
にＡｒスパッタエッチング工程を挿入したものである。
この場合は、Ａｒスパッタエッチングを行うことによ
り、ワイヤ付け強度を向上させることができる。図３
（３）は、樹脂封止工程（ｄ）後、トリミング＆フォー
ミング工程（ｅ）前にＡｒスパッタエッチング工程を挿
入したものである。このときにＡｒスパッタエッチング
を行うことにより、樹脂封止工程（ｄ）でリードに生じ
たバリ、フラッシュ等が除去され、ハンダメッキを良好
に行うことができる。
【００２５】図３（４）は、トリミング＆フォーミング
工程（ｅ）後、マーキング工程（ｆ）前にＡｒスパッタ
エッチング工程を挿入したものである。このときにＡｒ
スパッタエッチングを行うことにより、樹脂封止工程
（ｄ）時に、型から半導体装置を抜くために用いた油性
の離型材をパッケージ表面から除去することができ、イ
ンク捺印のマーキング強度を高めることができる。
工程（ｅ）後、マーキング工程（ｆ）前にＡｒスパッタ
エッチング工程を挿入したものである。このときにＡｒ
スパッタエッチングを行うことにより、樹脂封止工程
（ｄ）時に、型から半導体装置を抜くために用いた油性
の離型材をパッケージ表面から除去することができ、イ
ンク捺印のマーキング強度を高めることができる。
【００２６】
【発明の効果】以上の通り、本発明によれば、リードフ
レーム表面に形成されたＣｕ酸化膜のうち、上層のＣｕ
Ｏ膜を除去し、下層のＣｕ2 Ｏ膜が露出するまで、リー
ドフレーム表面に対してＡｒスパッタエッチングを行う
ようにしたので、樹脂封止される半導体素子にダメージ
を与えることなく、Ｃｕ系フレーム材を用いたリードフ
レーム表面を短時間で処理することができ、リードフレ
ーム材にＣｕ系材料を用いても、半導体装置の製造能力
を低下させず、樹脂封止される半導体装置にもダメージ
を与えない半導体装置の製造方法を実現できる。
レーム表面に形成されたＣｕ酸化膜のうち、上層のＣｕ
Ｏ膜を除去し、下層のＣｕ2 Ｏ膜が露出するまで、リー
ドフレーム表面に対してＡｒスパッタエッチングを行う
ようにしたので、樹脂封止される半導体素子にダメージ
を与えることなく、Ｃｕ系フレーム材を用いたリードフ
レーム表面を短時間で処理することができ、リードフレ
ーム材にＣｕ系材料を用いても、半導体装置の製造能力
を低下させず、樹脂封止される半導体装置にもダメージ
を与えない半導体装置の製造方法を実現できる。
【図１】本発明の一実施例による樹脂封止型半導体装置
の製造方法を示す図である。
の製造方法を示す図である。
【図２】本発明の一実施例による樹脂封止型半導体装置
の製造装置を示す図である。
の製造装置を示す図である。
【図３】本発明の他の実施例による樹脂封止型半導体装
置の製造方法を示す図である。
置の製造方法を示す図である。
１…チャンバ ２…サセプタ ３…リードフレーム ４…高周波電極 ５…高周波電源
Claims (2)
- 【請求項１】 Ｃｕ系フレーム材で形成されたリードフ
レームを用い、前記リードフレームにボンディングされ
た半導体チップが樹脂封止された半導体装置の製造方法
において、 前記リードフレーム表面に形成されたＣｕ酸化膜のう
ち、少なくとも一部の前記リードフレーム表面のＣｕＯ
膜を除去し、下層のＣｕ2 Ｏ膜が露出するまで、前記リ
ードフレーム表面に対してエッチングを行うことを特徴
とする半導体装置の製造方法。 - 【請求項２】 請求項１記載の半導体装置の製造方法に
おいて、 前記エッチングは、ワイヤボンディング工程後、樹脂封
止工程前に行うことを特徴とする半導体装置の製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22632091A JPH0567713A (ja) | 1991-09-06 | 1991-09-06 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22632091A JPH0567713A (ja) | 1991-09-06 | 1991-09-06 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0567713A true JPH0567713A (ja) | 1993-03-19 |
Family
ID=16843347
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22632091A Withdrawn JPH0567713A (ja) | 1991-09-06 | 1991-09-06 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0567713A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19640256A1 (de) * | 1995-09-29 | 1997-04-03 | Dainippon Printing Co Ltd | Anschlußrahmen, Verfahren zur teilweisen Edelplattierung des Anschlußrahmens und Halbleitereinrichtung mit Anschlußrahmen |
| US6376905B2 (en) * | 2000-01-28 | 2002-04-23 | Hitachi, Ltd. | Semiconductor package |
-
1991
- 1991-09-06 JP JP22632091A patent/JPH0567713A/ja not_active Withdrawn
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19640256A1 (de) * | 1995-09-29 | 1997-04-03 | Dainippon Printing Co Ltd | Anschlußrahmen, Verfahren zur teilweisen Edelplattierung des Anschlußrahmens und Halbleitereinrichtung mit Anschlußrahmen |
| US6034422A (en) * | 1995-09-29 | 2000-03-07 | Dai Nippon Printing Co., Ltd. | Lead frame, method for partial noble plating of said lead frame and semiconductor device having said lead frame |
| DE19640256B4 (de) * | 1995-09-29 | 2004-04-08 | Dai Nippon Printing Co., Ltd. | Anschlußrahmen, Verfahren zur Edelmetallplattierung des Anschlußrahmens und Halbleitereinrichtung mit Anschlußrahmen |
| US6376905B2 (en) * | 2000-01-28 | 2002-04-23 | Hitachi, Ltd. | Semiconductor package |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7033866B2 (en) | Method for making dual gauge leadframe | |
| US5026669A (en) | Method of eliminating burrs on a lead frame with a thin metal coating | |
| US20080029860A1 (en) | Semiconductor device with internal heat sink | |
| JP2000188353A (ja) | ボールグリッドアレイ型半導体装置及びその製造方法 | |
| JP3686287B2 (ja) | 半導体装置の製造方法 | |
| US11594504B2 (en) | Nickel alloy for semiconductor packaging | |
| JPH0567713A (ja) | 半導体装置の製造方法 | |
| CN116246986A (zh) | 具有外露引线框架的封装件及其制作方法 | |
| US7691679B2 (en) | Pre-plated leadframe having enhanced encapsulation adhesion | |
| US5347709A (en) | Method of making lead frame | |
| US5733799A (en) | Manufacturing method of semiconductor device comprising molded resin encapsulating a semiconductor chip | |
| US20020048851A1 (en) | Process for making a semiconductor package | |
| JPH05144865A (ja) | 半導体装置の製造方法と製造装置 | |
| JP4475785B2 (ja) | 樹脂封止型半導体装置の製造方法 | |
| JP2006049694A (ja) | 二重ゲージ・リードフレーム | |
| KR100289403B1 (ko) | 반도체패키지제조방법 | |
| US11437309B2 (en) | Method of manufacturing semiconductor devices and corresponding semiconductor device | |
| EP4125125A1 (en) | Method of producing substrates for semiconductor devices, corresponding substrate and semiconductor device | |
| JPH0845978A (ja) | ワイヤの不良のないパッケージの製造方法 | |
| JPH0529519A (ja) | 半導体装置とその製造方法 | |
| JPH08222676A (ja) | リードフレーム及びこれを用いた樹脂封止型半導体装置の製造方法 | |
| JP2000158488A (ja) | 金型クリーニング用のダミー・リードフレーム | |
| JP3098194B2 (ja) | 全開放形ｐ−ｎ接合部をガラスによりパッシベーションを施されたシリコン半導体ダイオードチップの製造方法 | |
| JPH07101721B2 (ja) | 集積回路用Ａｇろう付きシールリング及びその製造方法 | |
| JPH0613516A (ja) | リードフレームの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19981203 |