JP4285934B2 - 混成集積回路装置の製造方法 - Google Patents
混成集積回路装置の製造方法 Download PDFInfo
- Publication number
- JP4285934B2 JP4285934B2 JP2002031750A JP2002031750A JP4285934B2 JP 4285934 B2 JP4285934 B2 JP 4285934B2 JP 2002031750 A JP2002031750 A JP 2002031750A JP 2002031750 A JP2002031750 A JP 2002031750A JP 4285934 B2 JP4285934 B2 JP 4285934B2
- Authority
- JP
- Japan
- Prior art keywords
- metal plate
- integrated circuit
- heat sink
- hybrid integrated
- circuit device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/156—Material
- H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
- H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体装置が実装された混成集積回路装置およびその製造方法に関し、工程内のボンディングワイヤー用の金属細線によるボンディングを減らし、組立工数を大幅に減少できる混成集積回路装置およびその製造方法に関するものである。
【０００２】
【従来の技術】
従来、電子機器にセットされる混成集積回路装置は、例えばプリント基板、セラミック基板または金属基板の上に導電パターンが形成され、この上には、ＬＳＩまたはディスクリートＴＲ等の能動素子、チップコンデンサ、チップ抵抗またはコイル等の受動素子が実装されて構成される。そして、前記導電パターンと前記素子が電気的に接続されて所定の機能の回路が実現されている。
【０００３】
回路の一例として、オーディオ回路があり、これらに示す素子は、図２６の様に実装されている。
【０００４】
図２６に於いて、一番外側の矩形ラインは、少なくとも表面が絶縁処理された実装基板１である。そしてこの上には、Ｃｕから成る導電パターン２が貼着されている。この導電パターン２は、外部取り出し用電極２Ａ、配線２Ｂ、ダイパッド２Ｃ、ボンディングパッド２Ｄ、受動素子３を固着する電極４等で構成されている。
【０００５】
ダイパット２Ｃには、ＴＲ、ダイオード、複合素子またはＬＳＩ等のベアチップ状で、半田を介して固着されている。そしてこの固着されたチップ上の電極と前記ボンディングパット２Ｄがボンディングワイヤー用の金属細線５Ａ、５Ｂ、５Ｃを介して電気的に接続されている。この金属細線は、一般に、小信号と大信号用に分類され、小信号部は２０〜８０μｍφの金属細線が用いられる。そしてここでは約４０μｍφから成るＡｌ線５ＡまたはＡｕ線が採用される。また、大信号部は約１００〜５００μｍφのＡｌ線が採用されている。特に大信号は、線径が大きいため、１５０μｍφのＡｌ線５Ｂ、３００μｍφのＡｌ線５Ｃが選択されている。尚、大信号用の金属細線の径は、流れる電流容量やボンディングパットサイズ等を考慮して適宜採用される。
【０００６】
また大電流を流すパワーＴＲ６は、チップの温度上昇を防止するために、ダイパッド２Ｃ上のヒートシンク７に固着されている。
【０００７】
そして前記外部取り出し用電極２Ａ、ダイパッド２Ｃ、ボンディングパッド２Ｄ、電極４を回路とするため配線２Ｂが色々な所に延在される。また、チップの位置、配線の延在の仕方の都合で、配線同士が交差をする場合は、ジャンピング線８Ａ、８Ｂが採用されている。
【０００８】
【発明が解決しようとする課題】
図２６からも明らかなように、チップコンデンサ、チップ抵抗、小信号用ＴＲチップ、大信号用ＴＲチップ、ダイオード更にはＬＳＩ等が数多く採用され、それぞれがロウ材等で固着されている。そしてＴＲチップ等の半導体素子は、金属細線を使って電気的に接続されている。この金属細線は、電流容量により複数種類に分けられ、その金属細線の数も非常に多い。また、金属細線をボンディングする技術は技術的に高度であるため、ボンディング設備のメンテナンス等が必要となる。この事からも明らかな様に、チップの固着、金属細線の接続は、組み立て工程を非常に長くし、コストの上昇を招いていた。
【０００９】
上記したことと同様に、導電路が組み込まれた基板にパワートランジスタを固着する際においても、最初にヒートシンクを固着しそのヒートシンク上にパワートランジスタを固着し、その後パワートランジスタのボンディングパッド部と導電路とをパワートランジスタ用の太い金属細線を使って電気的に接続されている。そのため、組み立て工程を非常に長くすることによるコストの上昇や作業時間の長期化を招いていた。また、パワートランジスタのボンディングパッド部と導電路とを金属細線で接続する際に、金属細線がヒートシンクに接触することで金属細線が切断されたり、ショートしてしまうという問題があった。
【００１０】
また、トランジスタ等の半導体素子を電気的に接続している金属細線において、金属細線が露出した構造を有する場合は、露出した金属細線を保護するためにエポキシコーティングやケース等の作業が必要となる問題があった。
【００１１】
また、現在市場にあるリードフレームに半導体素子を固着したパッケージを混成集積回路基板に実装すると、このパッケージサイズが非常に大きいため、混成集積回路基板のサイズが大きくなってしまう問題もあった。
【００１２】
以上述べたように、混成集積回路基板を採用しコストを下げようとしても、組み立て工程が長くなる点、高度なボンディング技術を要するため設備のメンテナンスを必要とする点等からコストの上昇を招いてしまう問題があった。
【００１３】
【課題を解決するための手段】
本発明は、上記した従来の課題に鑑みてなされたもので、本発明である半導体集積回路装置では、複数の導電パターンを有する実装基板と前記導電パターンにヒートシンク上に固着した半導体素子のベアチップを実装する混成集積回路装置において、前記ヒートシンクと該ヒートシンクと同一材料で形成され前記ヒートシンクに近接して配置された取り出し電極とを絶縁性樹脂で一体に支持し、前記半導体素子の電極と前記取り出し電極とを電気的に接続しかつ前記絶縁性樹脂に埋設された金属細線を設け、前記絶縁性樹脂の裏面から露出した前記ヒートシンクおよび前記取り出し電極とを所望の前記導電パターンに接続することを特徴とする。
【００１４】
本発明の半導体集積回路装置は、好適には、前記金属板の凸部に前記半導体素子および前記取り出し電極が形成されていることで、前記半導体素子と前記取り出し電極とを電気的に接続する前記金属細線が前記半導体素子が形成されている前記金属板に接触し切断すること、または、接触により電気的にショートすることを低減することができる構造であることを特徴とする。
【００１５】
上記した課題を解決するために、本発明の半導体集積回路装置の製造方法では、金属板をハーフプレスしてヒートシンクと該ヒートシンクに近接した位置に配置する取り出し電極とを凸部とした多数組のユニットを設ける工程と、前記金属板の前記各ユニットの前記ヒートシンクに半導体素子のベアチップを固着する工程と、前記金属板の前記各ユニットの前記半導体素子の電極と前記取り出し電極とを接続する工程と、前記金属板の前記各ユニットを絶縁性樹脂で一体にモールドする工程と、前記金属板の裏面から前記各ユニットの前記ヒートシンクと前記取り出し電極間の凹部を除去する工程と、前記絶縁性樹脂を切断して個別の前記ユニットに分離する工程と、前記ユニットを複数の導電パターンを形成した実装基板に組み込む工程とを具備することを特徴とする。
【００１６】
本発明の半導体集積回路装置の製造方法は、好適には、前記金属板をハーフプレスする工程において、前記金属板を前記金属板の厚みの１／２〜４／５程度抜き出すことで、前記金属板上に一体に複数の前記ユニットを形成することができることを特徴とする。
【００１７】
更に、本発明の半導体集積回路装置の製造方法は、前記金属板の裏面から前記各ユニットの前記ヒートシンクと前記取り出し電極間の凹部を除去する工程において、前記金属板を裏面から切削し、または、切削した後にエッチングすることで、前記パワー半導体素子の電極と前記取り出し電極とが形成される前記金属板を分離し、複数の前記ユニットを一度に形成することができることを特徴とする。
【００１８】
更に、本発明の半導体集積回路装置の製造方法は、前記金属板の前記各ユニットを前記絶縁性樹脂で一体にモールドする工程において、前記ヒートシンクおよび前記取り出し電極の側面にはせん断面と破断面が形成される。そして、前記せん断面の厚みは前記金属板の厚みの１／２〜１／３程度に形成されるが、前記破断面により前記絶縁樹脂との結合を強化することができることを特徴とする。
【００１９】
更に、本発明の半導体装置は、ヒートシンクと、前記ヒートシンクと同一材料で形成され且つ前記ヒートシンクに近接して配置された取り出し電極と、前記ヒートシンク上に固着された半導体素子と、前記半導体素子の電極と前記取り出し電極とを電気的に接続する金属細線と、前記ヒートシンク、前記取り出し電極および前記金属細線を埋没させ且つ全体を一体に支持する絶縁性樹脂とを有する半導体装置であり、前記ヒートシンクおよび取り出し電極が露出する前記半導体装置の面に於いて、前記ヒートシンクまたは取り出し電極の下面を、前記絶縁性樹脂が形成する面から突出させることを特徴とする。
【００２０】
更に、本発明の半導体装置の製造方法は、金属板をハーフプレスしてヒートシンクと該ヒートシンクに近接した位置に配置する取り出し電極とを凸部とした多数組のユニットを設ける工程と、前記金属板の前記各ユニットの前記ヒートシンクに半導体素子を固着する工程と、前記各ユニットの前記半導体素子の電極と前記取り出し電極とを接続する工程と、前記金属板の前記各ユニットを絶縁性樹脂で個別にモールドする工程と、前記各ユニットの前記ヒートシンクおよび前記取り出し電極の裏面を押圧することにより、前記金属板と前記各ユニットを分離させる工程とを具備することを特徴とする。
【００２１】
【発明の実施の形態】
本発明は、組み立て工程を簡略化できる半導体装置および混成集積回路装置において、特に、従来は組み立て工程で行っていた金属細線のボンディング、半導体素子のダイボンディング工程を準備工程で行い、組み立て工程を簡略化する混成集積回路装置に関するものである。ここで言う準備工程とは、小信号素子、パワートランジスタ等の半導体素子を内蔵した半導体装置を一括して、大量に準備する工程をいう。
【００２２】
一般に、混成集積回路装置は、色々な回路素子により電子回路が構成され、必要により、ＴＲチップ、ＩＣチップまたはＬＳＩチップ等の能動素子、チップコンデンサまたはチップ抵抗等の受動素子が実装されている。そしてこれらの回路素子は、実装基板上に形成された導電パターンと電気的に接続される。また回路として実現するために、導電パターンには、配線が設けられ、また回路素子は、ロウ材、導電ボール、半田ボール、導電ペーストまたは金属細線を介して電気的に接続されている。
【００２３】
特に、本発明の混成集積回路装置では、放熱を必要とする大電流半導体素子、例えば、パワートランジスタ、パワーＭＯＳＦＥＴ等を用いた混成集積回路装置に関するものである。具体的には、ヒートシンクとして用いられる金属板上に形成されているパワートランジスタ、取り出し電極およびパワートランジスタと取り出し電極とを電気的に接続するパワートランジスタ用の太い金属細線を絶縁性樹脂でトランスファーモールドして形成されている半導体装置を複数の導電パターンが形成されている実装基板に固着する混成集積回路装置に関するものである。
【００２４】
以下に、本発明の実施の形態について、図面を参照して下記に示す。
（混成集積回路装置を説明する第１の実施の形態）
図１は、本実施形態の混成集積回路装置に用いられる半導体装置であり、金属板上にパワートランジスタ１３、取り出し電極１２およびそれらを電気的に接続する金属細線１６を絶縁性樹脂１７でトランスファーモールドした半導体装置の（Ａ）断面図、（Ｂ）平面図である。本実施形態に用いられている半導体装置は、銅の金属板から成るヒートシンク１１上にパワートランジスタ１３が半田ペースト１４を介して固着される。そして、パワートランジスタ１３のボンディングパッド部１５とヒートシンク１１に隣接して形成されている銅の金属板から成る取り出し電極１２とを電気的に接続する金属細線１６とを絶縁性樹脂１７でトランスファーモールドされることで形成されている。金属板は銅以外でも、銀等の金属からなる場合もある。尚、図示はしていないが、ヒートシンク１１上には半田ペースト１４との接着性を考慮して銀メッキや金メッキが施されている場合もある。また、取り出し電極１２上には金属細線１６の接着性が考慮され銀メッキやニッケルメッキが施されている。
【００２５】
ここで、銅の金属板から成るヒートシンク１１および取り出し電極１２の側面はせん断面１８および破断面２３を有している。そして、せん断面１８の厚みは金属板の厚みの１／２〜１／３程度に形成されるが、破断面２３により絶縁性樹脂１７との結合を強化することができ、破断面２３と絶縁性樹脂１７とが剥離を起こしづらいアンカー的効果を有する構造と成っている。
【００２６】
そして、図１に示した半導体装置の裏面については、ヒートシンク１１および取り出し電極１２の金属板の下面は半田により電極部２０が形成されており、それ以外の部分はレジスト１９で被覆されている。ここで、半導体装置の裏面を被覆する材料としては、レジスト以外でも絶縁被膜であればよい。
【００２７】
上記したパワートランジスタ１３等を内蔵する半導体装置はロウ材を介して図２（Ａ）に示した実装基板２２上の導電パターン２３に、図２（Ｂ）に示すようにもちいられることで、従来の製造工程を簡素化することができる混成集積回路装置を実現することができる。
【００２８】
ここで、実装基板２２について説明する。前述した半導体装置を実装する実装基板２２としては、プリント基板、セラミック基板、フレキシブルシート基板または金属基板が考えられる。この実装基板２２は、表面に導電パターンが形成されるため、電気的絶縁が考慮されて、少なくとも基板の表面が絶縁処理されている。プリント基板、セラミック基板、フレキシブルシート基板は、基板自身が絶縁材料で構成されているため、そのまま表面に導電パターン形成すれば良い。しかし金属基板の場合は、少なくとも表面に絶縁材料が被着され、この上に導電パターンが被着されている。
【００２９】
本実施形態の混成集積回路装置に用いられる半導体装置では、銅の金属板から成るヒートシンク１１および取り出し電極１２との高さが同位置に形成されている。そのため、ヒートシンク１１上に固着されているパワートランジスタ１３と取り出し電極１２とを電気的に接続している金属細線１６が、ヒートシンク１１に接触することがないので、金属細線１６が切断されたり、電気的にショートを起こすことがないので、製品品質をより向上した半導体装置を形成することができる。
【００３０】
上記したように、本実施の形態では、半導体素子としてパワートランジスタを用いた場合を説明したが、特に、パワートランジスタに限定する必要はない。例えば、パワー半導体素子ではパワーＭＯＳＦＥＴ、ＩＧＢＴ、ＳＩＴ、大電流駆動用のＴｒ、大電流駆動用のＩＣ（ＭＯＳ型ＢＩＰ型Ｂｉ−ＣＭＯＳ型）メモリ素子等を用いた場合でも、また、セミパワー半導体素子、小信号半導体素子を用いた場合でも同様の効果を得ることができる。その他、本発明の趣旨を逸脱しない範囲で種々の変更が可能である。
（混成集積回路装置の製造方法を説明する第２の実施の形態）
次に、上記の混成集積回路装置の製造方法について説明する。最初に、図３〜図８を参照にして、本発明である混成集積回路装置の製造方法に用いられるパワートランジスタ等が内蔵された半導体装置の製造方法について説明する。
【００３１】
図３に示すように、先ず、大判の金属板３１を準備する。金属板３１は銅、銀等の金属から成り、０．５〜３．０ｍｍの板厚を具備する。
【００３２】
次に、図４（Ａ）に示すように、図３において準備した金属板３１をプレス機の台座３２に設置し、金属板３１はヒートシンク３６およびエミッタ、ベース取り出し電極３７の形成部をプレス機に認識させ、ヒートシンク３６およびエミッタ、ベース取り出し電極３７の形成部を残してパンチ３３にて半抜き状態にプレス加工する。このとき、金属板３１は１／２〜４／５程度抜き出されるが、使用用途に応じてできる限り接続部が少なくなるようにプレス加工する。
【００３３】
そして、図４（Ｂ）に示すように、プレス加工をした金属板３１の表面に形成される凹部および金属板３１の裏面に形成される凸部の側面には、せん断面３４および破断面３５が形成される。せん断面３４は金属板３１表裏の先端部に形成され、破断面３５は抜き出された金属板３１の接続部およびその周辺に形成される。尚、せん断面３４の厚さは、金属板３１の厚さの１／２〜１／３程度の厚さとなる。ここで、破断面３５は分離して図示されているが、実際は破断面３５は接合している。
【００３４】
次に、図４（Ｃ）に示すように、金属板３１上に形成される複数のヒートシンク３６およびエミッタ、ベース取り出し電極３７の位置をプレス機に認識させる。そして、金属板３１上にそれぞれの設置部３６および電極３７を残すように、上記したプレス加工を繰り返すことで金属板３１に複数の半導体装置形成部を形成する。
【００３５】
次に、図５に示すように、金属板３１の凸部のヒートシンク３６にパワートランジスタ３８を半田ペースト３９を介して固着する。そして、固着されたパワートランジスタ３８のボンディングパッド部とエミッタ、ベース取り出し電極３７とを金属細線４０で電気的に接続する。このとき、大電流を流すパワートランジスタ３８はチップ自身が大きく電流容量も多いのでボンディングパッドのサイズも大きく形成されているため、金属細線４０は、例えば、大径（３００μｍ）のＡｌ線が用いられる。そして、太線ボンダーによりボンディングパッド部および電極３７には超音波ダイボンディングされることで接続される。
【００３６】
尚、図示はしていないが、ヒートシンク３６上には半田ペースト３９との接着性を考慮して銀メッキや金メッキが施されている場合もある。また、取り出し電極３７上には金属細線４０の接着性が考慮され銀メッキやニッケルメッキが施されている。
【００３７】
次に、図６に示すように、複数の半導体装置形成部にパワートランジスタ３８を半田ペースト３９を介して固着し、金属細線４０により各々のエミッタ、ベース取り出し電極３７と接続されている金属板３１に絶縁性樹脂４１を付着する工程である。これは、トランスファーモールド、インジェクションモールド、またはポッティングや印刷により実現できるが、本実施例では、例えば、トランスファーモールドにより絶縁性樹脂４１が一体にモールドされる。ここで、絶縁性樹脂４１としては、エポキシ樹脂等の熱硬化性樹脂、ポリイミド樹脂、ポリフェニレンサルファイド等の熱可塑性樹脂を用いることができる。また絶縁性樹脂４１は、金型を用いて固める樹脂、塗布をして被覆できる樹脂であれば、全ての樹脂が採用できる。
【００３８】
本実施の形態では、金属板３１表面に被覆された絶縁性樹脂４１の厚さは、パワートランジスタ３８の最頂部から約１００μｍ程度が被覆されるように調整されている。この厚みは、強度を考慮して厚くすることも、薄くすることも可能である。
【００３９】
また、従来は部品のサイズ毎にトランスファーモールド金型が必要であった。しかし、本発明では、トランスファーモールドにより複数のパワートランジスタ３８が固着された金属板３１に絶縁性樹脂４１が一体にモールドされるため、トランスファーモールド用の金型は、フレームの大きさに合わせた１組あれば、部品のサイズに関係なく同じ金型でトランスファーモールドすることができる。
【００４０】
次に、図７（Ａ）、（Ｂ）に示すように、全体を絶縁性樹脂４１で被覆された金属板３１の裏面を物理的にまたは物理的および化学的に除き、ヒートシンク３６とエミッタ、ベース取り出し電極３７とを分離する工程がある。ここで、この金属板３１の裏面を除く工程は、研磨、切削、エッチング、レーザの金属蒸発等により施される。本発明の実施形態の一例では、図７（Ａ）に示したように、図６に示した２点鎖線部まで、具体的には、金属板３１に形成された凹部の底部から絶縁性樹脂４１が露出するまで下面切削で削る。この作業により、ヒートシンク３６とエミッタ、ベース取り出し電極３７とを分離することができる。
【００４１】
また、その他の金属板３１の裏面を除く工程としては、図７（Ｂ）に示したように、金属板３１の裏面の凸部、図６に示した１点鎖線部まで下面切削により削り、２点鎖線部まではエッチングにより除去する工程や金属板３１の裏面を図６に示した２点鎖線部手前まで下面切削により削り、その後、凹部の底部から絶縁性樹脂４１が露出するまでエッチングし金属板３１の裏面を平坦にする工程や金属板３１の裏面を凹部の底部から絶縁性樹脂４１が露出するまでエッチングにより除去する工程等がある。
【００４２】
ここで、例えば、絶縁性樹脂４１が露出するまで下面切削により削ると金属板３１の削りカスや外側に薄くのばされたバリ状の金属が、絶縁性樹脂４１等に食い込んでしまう場合がある。そこで、ヒートシンク３６とエミッタ、ベース取り出し電極３７とを分離する最終段階で、エッチングにより分離する工程を用いることで、より確実に絶縁性樹脂４１等は、金属板３１の削りカスや外側に薄くのばされたバリ状の金属が食い込むことなく形成される。このことにより、微細間隔の導電パターン同士の短絡を防止することができる。
【００４３】
次に、図８に示すように、ヒートシンク３６とエミッタ、ベース取り出し電極３７とに分離された金属板３１の裏面に電極部を形成する工程がある。上記した工程により、金属板３１および絶縁性樹脂４１が露出した裏面にはレジスト４２を全体に塗布する。このとき、レジスト４２の厚みは４０μｍ程度になるように形成する。そして、実装基板上の配線を延在させるための部分であるヒートシンク３６とエミッタ、ベース取り出し電極３７の裏面のレジスト４２をエッチングにより除去する。その除去された部分に半田４３を固着させることにより電極部が完成する。
【００４４】
次に、図９（Ａ）に示すように、金属板３１上に形成された複数の半導体装置を各半導体装置毎に分割して図９（Ｂ）に示したような個別の装置を得ることで、本発明である混成集積回路装置に使用する半導体装置が完成する。分割にはダイシングブレード４４を用い、金属板３１裏面に形成される認識マークをダイシング機械で認識し、金属板３１をダイシングライン４５に沿って縦横に一括して切断する。尚、ダイシングライン４５は隣接する半導体装置のヒートシンク３６とエミッタ、ベース取り出し電極３７との間の絶縁性樹脂層の中心に位置するので、スムーズなダイシングを可能とし、また、ダイシングブレード４４の摩耗も低減することができる。
【００４５】
最後に、図２（Ａ）に示した混成集積回路に、上記したパワートランジスタ内蔵の半導体装置を組み込むことにより、本発明である混成集積回路装置の製造方法が完成する。
【００４６】
このとき、上記したように、あらかじめパワートランジスタ３８、パワートランジスタ３８とエミッタ、ベース取り出し電極３７とを電気的に接続する金属細線４０等を内蔵した半導体装置を準備しておくことにより、混成集積回路装置の組み立て工程において、前記半導体装置をチップマウンター等でダイボンディングすることで金属細線４０のワイヤーボンディング工程を省略し簡素な組み立て工程を実現することができる。
【００４７】
尚、本実施の形態では、パワートランジスタ等の大電流を要する半導体素子を内蔵した半導体装置を用いた混成集積回路およびその製造方法について上記に述べた。しかし、上記した実施の形態の他にも、半抜き加工により金属板の厚さを調整することで、放熱性をあまり必要としないセミパワートランジスタ等のセミパワー半導体素子や小信号トランジスタ等の小信号半導体素子を内蔵した半導体装置を用いた混成集積回路およびその製造方法についても実現することができる。
（半導体装置の製造方法を説明する第３の実施の形態）
次に、図１０〜図１７を参照にして、本発明である混成集積回路装置に用いられるパワートランジスタ等が内蔵された半導体装置について説明する。
【００４８】
図１０に示すように、先ず、大判の金属板５１を準備する。金属板５１は銅、銀等の金属から成り、０．５〜３．０ｍｍの板厚を具備する。
【００４９】
次に、図１１（Ａ）に示すように、図１０において準備した金属板５１をプレス機の台座５２に設置し、金属板５１はヒートシンク５６およびエミッタ、ベース取り出し電極５７の形成部をプレス機に認識させ、ヒートシンク５６およびエミッタ、ベース取り出し電極５７の形成部を残してパンチ５３にて半抜き状態にプレス加工する。このとき、金属板５１は１／２〜４／５程度抜き出されるが、使用用途に応じてできる限り接続部が少なくなるよにプレス加工する。
【００５０】
そして、図１１（Ｂ）に示すように、プレス加工をした金属板５１の表面に形成される凹部および金属板５１の裏面に形成される凸部の側面には、せん断面５４および破断面５５が形成される。せん断面５４は金属板５１表裏の先端部に形成され、破断面５５は抜き出された金属板５１の接続部およびその周辺に形成される。尚、せん断面５４の厚さは、金属板５１の厚さの１／２〜１／３程度の厚さとなる。ここで、破断面５５は分離して図示されているが、実際は破断面５５は接合している。
【００５１】
次に、図１１（Ｃ）に示すように、金属板５１上に形成される複数のヒートシンク５６およびエミッタ、ベース取り出し電極５７の位置をプレス機に認識させ、それぞれの設置部５６および電極５７を残すように上記したプレス加工を繰り返すことで金属板５１に複数の半導体装置形成部を形成する。
【００５２】
次に、図１２に示すように、金属板５１の裏面部の凸部を取り除く工程である。この工程では、一点鎖線部で示した金属板５１の裏面部の凸部までを下面切削により削り、金属板５１の裏面を平坦に形成することで、その後の工程で行われるチップボンディング、ワイヤーボンディング等の工程をより安定して行うことができる。ここで、金属板５１の裏面部の凸部を取り除く工程としては、下面切削の他にもエッチングや下面切削とエッチングとの組み合わせ等による方法でも行うことができる。
【００５３】
次に、図１３に示すように、金属板５１の凸部のヒートシンク５６にパワートランジスタ５８を半田ペースト５９を介して固着する。そして、固着されたパワートランジスタ５８のボンディングパッド部とエミッタ、ベース取り出し電極５７とを金属細線６０で電気的に接続する。このとき、大電流を流すパワートランジスタ５８はチップ自身が大きく電流容量も多いのでボンディングパッドのサイズも大きく形成されているため、金属細線６０は、例えば、大径（３００μｍ）のＡｌ線が用いられる。そして、太線ボンダーによりボンディングパッド部および電極部５７には超音波ボンディングされることで接続される。
【００５４】
尚、図示はしていないが、ヒートシンク５６上には半田ペースト５９との接着性を考慮して銀メッキや金メッキが施されている場合もある。また、取り出し電極５７上には金属細線６０の接着性が考慮され銀メッキやニッケルメッキが施されている。
【００５５】
次に、図１４に示すように、複数の半導体装置形成部にパワートランジスタ５８を固着し、金属細線６０により各々のエミッタ、ベース取り出し電極部５７と接続されている金属板５１に絶縁性樹脂６１を付着する工程である。これは、トランスファーモールド、インジェクションモールド、またはポッティングや印刷により実現できるが、本実施例では、例えば、トランスファーモールドにより絶縁性樹脂６１が一体にモールドされる。ここで、絶縁性樹脂６１としては、エポキシ樹脂等の熱硬化性樹脂、ポリイミド樹脂、ポリフェニレンサルファイド等の熱可塑性樹脂を用いることができる。また絶縁性樹脂６１は、金型を用いて固める樹脂、塗布をして被覆できる樹脂であれば、全ての樹脂が採用できる。
【００５６】
本実施の形態では、金属板５１表面に被覆された絶縁性樹脂６１の厚さは、パワートランジスタ５８の最頂部から約１００μｍ程度が被覆されるように調整されている。この厚みは、強度を考慮して厚くすることも、薄くすることも可能である。
【００５７】
また、従来は部品のサイズ毎にトランスファーモールド金型が必要であった。しかし、本発明では、トランスファーモールドにより複数のパワートランジスタ５８が固着された金属板５１に絶縁性樹脂６１が一体にモールドされるため、トランスファーモールド用の金型は、フレームの大きさに合わせた１組あれば、部品のサイズに関係なく同じ金型でトランスファーモールドすることができる。
【００５８】
次に、図１５に示すように、全体を絶縁性樹脂６１で被覆された金属板５１の裏面を物理的にまたは物理的および化学的に除き、ヒートシンク５６とエミッタ、ベース取り出し電極５７とを分離する工程がある。ここで、この金属板５１の裏面を除く工程は、上記した金属板５１の裏面を平坦にする工程と同様に、研磨、切削、エッチング、レーザの金属蒸発等により施される。本発明の実施形態の一例では、図１５に示した一点鎖線部まで、具体的には、金属板５１に形成された凹部の底部から絶縁性樹脂６１が露出するまで下面切削で削るこてで、ヒートシンク５６とエミッタ、ベース取り出し電極５７とを分離することができる。
【００５９】
また、その他の金属板５１の裏面を除く工程としては、図１５に示したように、金属板５１に形成された凹部の底部から絶縁性樹脂６１が露出するまでエッチングにより除去する工程や金属板５１に形成された凹部の底部から絶縁性樹脂６１が露出する手前まで下面切削により削り、その後、凹部の底部から絶縁性樹脂６１が露出するまでエッチングし金属板５１の裏面を平坦にする工程等がある。
【００６０】
ここで、例えば、絶縁性樹脂６１が露出するまで下面切削により削ると金属板５１の削りカスや外側に薄くのばされたバリ状の金属が、絶縁性樹脂６１等に食い込んでしまう場合がある。そこで、ヒートシンク５６とエミッタ、ベース取り出し電極５７とを分離する最終段階で、エッチングにより分離する工程を用いることで、より確実に絶縁性樹脂６１等は、金属板５１の削りカスや外側に薄くのばされたバリ状の金属が食い込むことなく形成される。このことにより、微細間隔の導電パターン同士の短絡を防止することができる。
【００６１】
次に、図１６に示すように、ヒートシンク５６とエミッタ、ベース取り出し電極５７とに分離された金属板５１の裏面に電極部を形成する工程がある。上記した工程により、金属板５１および絶縁性樹脂６１が露出した裏面にはレジスト６２を全体に塗布する。このとき、レジスト６２の厚みは４０μｍ程度になるように形成する。そして、実装基板上の配線を延在させるための部分であるヒートシンク５６とエミッタ、ベース取り出し電極５７の裏面のレジスト６２をエッチングにより除去する。その除去された部分に半田６３を固着させることにより電極部が完成する。
【００６２】
次に、図１７（Ａ）に示すように、金属板５１上に形成された複数の半導体装置を各半導体装置毎に分割して図１７（Ｂ）に示したような個別の装置を得ることで、本発明である混成集積回路装置に使用する半導体装置が完成する。分割にはダイシングブレード６４を用い、金属板５１裏面に形成される認識マークをダイシング機械で認識し、金属板５１をダイシングライン６５に沿って縦横に一括して切断する。尚、ダイシングライン６５は隣接する半導体装置のヒートシンク５６とエミッタ、ベース取り出し電極５７との間の絶縁性樹脂層６１の中心に位置するので、スムーズなダイシングを可能とし、また、ダイシングブレードの摩耗も低減することができる。
【００６３】
最後に、図２に示した混成集積回路に、上記したパワートランジスタ内蔵の半導体装置を組み込むことにより、本発明である混成集積回路装置の製造方法が完成する。
【００６４】
このとき、上記したように、あらかじめパワートランジスタ５８、パワートランジスタ５８とエミッタ、ベース取り出し電極５７とを電気的に接続する金属細線６０等を内蔵した半導体装置を準備しておくことにより、混成集積回路装置の組み立て工程において、前記半導体装置をチップマウンター等でダイボンディングすることで金属細線６０のワイヤーボンディング工程を省略し簡素な組み立て工程を実現することができる。
【００６５】
本発明の混成集積回路装置およびその製造方法は、上記した実施の形態に限定されない。例えば、混成集積回路装置に組み込む半導体装置としてパワーＭＯＳＦＥＴ、ＩＧＢＴ、ＳＩＴ、大電流駆動用のＴｒ、大電流駆動用のＩＣ（ＭＯＳ型、ＢＩＰ型、Ｂｉ−ＣＭＯＳ型）メモリ素子等のように大電流で用いられ、放熱を必要とするパワー半導体素子を用いる場合も上記した実施の形態により実施することができる。また、上記した半抜き加工により金属板の厚さを調整することで、放熱性をあまり必要としないセミパワートランジスタ等セミパワー半導体素子や小信号トランジスタ等の小信号半導体素子を内蔵した半導体装置を用いた混成集積回路およびその製造方法についても実現することができる。その他、本発明の要旨を逸脱しない範囲で、種々の変更が可能である。
（もう１つの半導体装置を説明する第４の実施の形態）
図１８は、本実施形態の混成集積回路装置に用いられるもう１つの半導体装置であり、ヒートシンク１１上にパワートランジスタ１３、取り出し電極１２およびそれらを電気的に接続する金属細線１６を絶縁性樹脂１７でトランスファーモールドした半導体装置の（Ａ）断面図、（Ｂ）平面図である。
【００６６】
本実施形態に用いられている半導体装置は、銅の金属板から成るヒートシンク１１上にパワートランジスタ１３が半田ペースト１４を介して固着される。そして、パワートランジスタ１３のボンディングパッド部１５と、ヒートシンク１１に隣接して形成されている銅の金属板から成る取り出し電極１２とを電気的に接続する金属細線１６とを絶縁性樹脂１７でトランスファーモールドされることで形成されている。金属板は銅以外でも、銀等の金属からなる場合もある。尚、図示はしていないが、ヒートシンク１１上には半田ペースト１４との接着性を考慮して銀メッキや金メッキが施されている場合もある。また、取り出し電極１２上には金属細線１６の接着性が考慮され銀メッキやニッケルメッキが施されている。
【００６７】
ここで、銅の金属板から成るヒートシンク１１および取り出し電極１２の側面はせん断面１８および破断面２３を有している。そして、せん断面１８の厚みは金属板の厚みの１／２〜１／３程度に形成されるが、破断面２３により絶縁性樹脂１７との結合を強化することができ、破断面２３と絶縁性樹脂１７とが剥離を起こしづらいアンカー的効果を有する構造と成っている。
【００６８】
本実施の形態に斯かる半導体装置の特徴は、ヒートシンク１１および取り出し電極１２が、絶縁性樹脂１７の裏面から突出していることにある。ヒートシンク１１および取り出し電極１２の下面が、絶縁性樹脂１７の下面から突出する程度は、例えばヒートシンク１１等の材料である金属板の厚みの１／４程度である。
【００６９】
そして、図１８に示した半導体装置の裏面については、ヒートシンク１１および取り出し電極１２の金属板の下面は半田により電極部２０が形成されている。それ以外の部分はレジスト１９で被覆されても良い。ここで、半導体装置の裏面を被覆する材料としては、レジスト以外でも絶縁被膜であればよい。
【００７０】
図１９を参照して、上記した半導体装置が実装基板に実装された状態を説明する。上記したパワートランジスタ１３等を内蔵する半導体装置はロウ材を介して図１９（Ａ）に示した実装基板２２上の導電パターン２３に実装される。
【００７１】
ここで、実装基板２２について説明する。前述した半導体装置を実装する実装基板２２としては、プリント基板、セラミック基板、フレキシブルシート基板または金属基板が考えられる。この実装基板２２は、表面に導電パターン２３が形成されるため、電気的絶縁が考慮されて、少なくとも基板の表面が絶縁処理されている。プリント基板、セラミック基板、フレキシブルシート基板は、基板自身が絶縁材料で構成されているため、そのまま表面に導電パターン形成すれば良い。しかし金属基板の場合は、少なくとも表面に絶縁材料が被着され、この上に導電パターンが被着されている。
【００７２】
本実施形態の混成集積回路装置に用いられる半導体装置では、銅の金属板から成るヒートシンク１１および取り出し電極１２との高さが同位置に形成されている。そのため、ヒートシンク１１上に固着されているパワートランジスタ１３と取り出し電極１２とを電気的に接続している金属細線１６が、ヒートシンク１１に接触することがないので、金属細線１６が切断されたり、電気的にショートを起こすことがないので、製品品質をより向上した半導体装置を形成することができる。
【００７３】
上記したように、本実施の形態では、半導体素子としてパワートランジスタを用いた場合を説明したが、特に、パワートランジスタに限定する必要はない。例えば、パワー半導体素子ではパワーＭＯＳＦＥＴ、ＩＧＢＴ、ＳＩＴ、大電流駆動用のＴｒ、大電流駆動用のＩＣ（ＭＯＳ型ＢＩＰ型Ｂｉ−ＣＭＯＳ型）メモリ素子等を用いることができる。その他、本発明の趣旨を逸脱しない範囲で種々の変更が可能である。
【００７４】
本実施の形態に斯かる半導体装置により、以下に示すような効果を奏することができる。
【００７５】
第１に、ヒートシンク１１および取り出し電極１２を、絶縁性樹脂１７の下面から突出させることにより、リフロー時に半田の表面張力が原因で半導体装置が移動してしまうのを防止することができる。具体的には、半導体装置を実装する際には、図１９（Ａ）の矢印で示す方向に回転力が加わるが、上記したような構造にすることにより、半導体装置の回転を防止することができる。従って、リフロー時の歩溜まりを向上させることができる。
【００７６】
第２に、ヒートシンク１１および取り出し電極１２を、絶縁性樹脂１７の下面から突出させることにより、ヒートシンク１１および取り出し電極１２の下面に半田等の導電ペーストを形成させることができる。従って、半田レジストを省略した構造を実現できる。
（もう１つの半導体装置の製造方法を説明する第５の実施の形態）
次に、図２０〜図２５を参照にして、パワートランジスタ等が内蔵された半導体装置の製造方法について説明する。
【００７７】
本実施の形態に斯かる半導体装置の製造方法は、次のような工程を有している。即ち、金属板をハーフプレスしてヒートシンクと該ヒートシンクに近接した位置に配置する取り出し電極とを凸部とした多数組のユニットを設ける工程と、前記金属板の前記各ユニットの前記ヒートシンクに半導体素子を固着する工程と、前記各ユニットの前記半導体素子の電極と前記取り出し電極とを接続する工程と、前記金属板の前記各ユニットを絶縁性樹脂で個別にモールドする工程と、前記各ユニットの前記ヒートシンクおよび前記取り出し電極の裏面を押圧することにより前記金属板と前記各ユニットを分離させる工程とを、本実施の形態に斯かる半導体装置の製造方法は有している。このような各工程の詳細を以下にて説明する。
【００７８】
第１工程：図２０参照
先ず、大判の金属板３１を準備する。金属板３１は銅、銀等の金属から成り、０．５〜３．０ｍｍの板厚を具備する。同図に於いて、点線で示される部分は、形成予定のヒートシンク１１および取り出し電極１２を示している。
【００７９】
第２工程：図２１参照
この工程は、金属板３１をハーフプレスすることにより、ヒートシンク１１および取り出し電極１２を形成する工程である。具体的には、前行程において準備した金属板３１をプレス機の台座３２に設置し、金属板３１はヒートシンク１１およびエミッタ、ベース取り出し電極１２の形成部をプレス機に認識させ、ヒートシンク１１およびエミッタ、ベース取り出し電極１２の形成部を残してパンチ３３にて半抜き状態にプレス加工する。このとき、金属板３１は３／４程度抜き出されるが、使用用途に応じてできる限り接続部が少なくなるよにプレス加工する。
【００８０】
そして、図２１（Ｂ）に示すように、プレス加工をした金属板３１の表面に形成される凹部および金属板３１の裏面に形成される凸部の側面には、せん断面３４および破断面３５が形成される。せん断面３４は金属板３１表裏の先端部に形成され、破断面３５は抜き出された金属板３１の接続部およびその周辺に形成される。尚、せん断面３４の厚さは、金属板３１の厚さの３／４程度の厚さとなる。ここで、破断面３５は分離して図示されているが、実際は破断面３５は接合している。
【００８１】
次に、図２１（Ｃ）に示すように、金属板３１上に形成される複数のヒートシンク１１およびエミッタ、ベース取り出し電極１２の位置をプレス機に認識させ、それぞれの設置部および電極５７を残すように上記したプレス加工を繰り返すことで金属板３１に複数の半導体装置形成部を構成するユニットを形成する。
【００８２】
第３工程：図２２参照
この工程は、前行程で形成した各ユニットに於いて、ヒートシンク１１上に半導体素子を固着し、この半導体素子の電極と取り出し電極１２とを電気的に接続する工程である。
【００８３】
具体的には、図２２に示すように、金属板３１の凸部のヒートシンク１１にパワートランジスタ１３を半田ペースト１４を介して固着する。そして、固着されたパワートランジスタ１３のボンディングパッド部とエミッタ、ベース取り出し電極１２とを金属細線１６で電気的に接続する。このとき、大電流を流すパワートランジスタ１３はチップ自身が大きく電流容量も多いのでボンディングパッドのサイズも大きく形成されているため、金属細線１６は、例えば、大径（３００μｍ）のＡｌ線が用いられる。そして、太線ボンダーによりボンディングパッド部および電極部１２には超音波ボンディングされることで接続される。
【００８４】
尚、図示はしていないが、ヒートシンク１１上には半田ペースト１４との接着性を考慮して銀メッキや金メッキが施されている場合もある。また、取り出し電極１２上には金属細線１６の接着性が考慮され銀メッキやニッケルメッキが施されている。
【００８５】
第４工程：図２３参照
この工程は、各ユニットを個別に絶縁性樹脂でモールドする工程である。具体的には、金属細線６０により各々のエミッタ、ベース取り出し電極部１３と接続されている金属板３１に絶縁性樹脂１７を付着する。これは、トランスファーモールド、インジェクションモールド、またはポッティングや印刷により実現できる。本実施例では、例えば、トランスファーモールドによる絶縁性樹脂１７が、各ユニットを一体にモールドしている。ここで、絶縁性樹脂１７としては、エポキシ樹脂等の熱硬化性樹脂、ポリイミド樹脂、ポリフェニレンサルファイド等の熱可塑性樹脂を用いることができる。また絶縁性樹脂１７は、金型を用いて固める樹脂、塗布をして被覆できる樹脂であれば、全ての樹脂が採用できる。
【００８６】
本実施の形態では、金属板３１表面に被覆された絶縁性樹脂１７の厚さは、パワートランジスタ１３の最頂部から約１００μｍ程度が被覆されるように調整されている。この厚みは、強度を考慮して厚くすることも、薄くすることも可能である。
【００８７】
この工程では、モールド金型（図示せず）を用いて各ユニットを個別にモールドしている。従って、各ユニットは、金属板３１を介して接合されているのみである。
【００８８】
第５工程：図２４および図２５参照
この工程は、絶縁性樹脂１７により支持されている各ユニットを、プレスすることにより、金属板３１から分離させる工程である。具体的には、金属板３１の裏面から、プレス等を用いて各ユニットのヒートシンク１１および取り出し電極１２の裏面をプレスする。前述したように、各ユニットのヒートシンク１１および取り出し電極１２と金属板との破断面で接合されている。そしてヒートシンク１１および取り出し電極１２は、第２工程で金属板の厚さに対して３／４程度抜き出されている。従って各ユニットと、金属板との接合はそれほど強固ではない。
【００８９】
このことから、各ユニットのヒートシンク１１および取り出し電極１２の裏面をプレスすることにより、各ユニットを金属板から剥離させることができる。それと同時に、各ユニットは個々に分離されて、個々の半導体装置となる。
【００９０】
図２５を参照して、以上の工程により各ユニットは、個々の半導体装置となる。同図は、完成した半導体装置を示しており、このような半導体装置は実装基板に実装される。
【００９１】
本発明の半導体装置の製造方法は、上記した実施の形態に限定されない。例えば、半導体素子としてパワーＭＯＳＦＥＴ、ＩＧＢＴ、ＳＩＴ、大電流駆動用のＴｒ、大電流駆動用のＩＣ（ＭＯＳ型、ＢＩＰ型、Ｂｉ−ＣＭＯＳ型）メモリ素子等のように大電流で用いられ、放熱を必要とするパワー半導体素子を用いる場合も上記した実施の形態により実施することができる。また、上記した半抜き加工により金属板の厚さを調整することで、放熱性をあまり必要としないセミパワートランジスタ等セミパワー半導体素子や小信号トランジスタ等の小信号半導体素子を内蔵した半導体装置を用いた混成集積回路およびその製造方法についても実現することができる。その他、本発明の要旨を逸脱しない範囲で、種々の変更が可能である。
【００９２】
本実施の形態に斯かる半導体装置の製造方法は、以下に示すような効果を奏することができる。
【００９３】
第１に、上記のような工程で製造された半導体装置を回路素子として混成集積回路装置に用いることで、ワイヤーボンディング工程を省略し簡素な組み立て工程を実現することができる。
【００９４】
第２に、上記したような半導体装置の製造方法は、エッチングの工程およびダイシングの工程を必要としない。従って工程数を削減した半導体装置の製造方法を実現させることができる。
【００９５】
第３に、最終工程までは、各ユニットは金属板を介して一体に支持されており、搬送性および作業性に優れた半導体装置の製造方法を実現できる。
【００９６】
【発明の効果】
本発明では、以下に示すような効果を奏することができる。
【００９７】
第１に、本発明の混成集積回路装置によれば、パワー半導体素子、セミパワー半導体素子、または小信号半導体素子のいずれかの半導体素子と、前記半導体素子を固着するヒートシンクと、前記半導体素子のエミッタ、ベース取り出し電極と、前記半導体素子と前記電極を電気的に接続する金属細線とを一体に絶縁性樹脂でモールドすることで形成される半導体装置を用いることで、混成集積回路装置の組み立て工程を大幅に短縮し、製造コストも大幅に低減することができる。
【００９８】
第２に、本発明の混成集積回路装置によれば、本発明の混成集積回路装置に用いる半導体装置において、前記ヒートシンクと前記取り出し電極との高さが同等高さに位置する構造を有している。そのことにより、前記半導体素子と前記半導体素子の取り出し電極との高さとをほぼ同じ高さにすることができるので、前記半導体素子と前記電極とを電気的に接続する前記金属細線が、前記半導体素子が固着される前記ヒートシンクに接触し切断したり、ショートすることのない構造を有するので、製品品質をより向上させることができる。
【００９９】
第３に、本発明の混成集積回路装置の製造方法によれば、本発明の混成集積回路装置に用いる半導体装置の製造方法において、パワー半導体素子、セミパワー半導体素子、小信号半導体素子を固着するヒートシンクに用いられる金属板を準備する工程と、前記金属板をプレス加工により選択的に半抜き状にし、前記ヒートシンクおよび前記半導体素子の取り出し電極を形成する工程と、複数の前記ヒートシンクに複数の前記半導体素子を固着させる工程と、前記半導体素子と前記半導体素子の取り出し電極とを金属細線で電気的に接続する工程と、前記金属板を絶縁性樹脂で一括してモールドする工程を有する。そことにより、前記金属板上に前記半導体素子を内蔵した半導体装置を一度に大量に形成することができ、製造工程および製造コストを大幅に改善することができる混成集積回路装置の製造方法を提供することができる。
【０１００】
第４に、本発明の混成集積回路装置の製造方法によれば、上記したように、準備工程として前記半導体素子、前記金属細線等を内蔵した半導体装置を準備しておくことにより、混成集積回路装置の組み立て工程において、前記半導体装置をチップマウンター等でダイボンディングすることで前記金属細線のワイヤーボンディング工程や前記半導体素子をダイボンディングする工程等を省略し簡素な組み立て工程を実現することができる。
【０１０１】
第５に、本発明の混成集積回路装置の製造方法によれば、混成集積回路装置に用いる半導体装置のトランスファーモールド工程において、金属板上に複数形成された半導体装置をトランスファーモールドにより絶縁性樹脂が一体にモールドするため、トランスファーモールド用の金型は、フレームの大きさに合わせた１組あれば、半導体装置のサイズに関係なく同じ金型でトランスファーモールドすることができるので、大幅なコスト削減をすることができる。
【０１０２】
第６に、本発明の半導体装置によれば、ヒートシンクおよび取り出し電極の裏面が絶縁性樹脂の裏面から突出した構造を有している。従って、この半導体装置を実装基板に実装する際のせルフアラインの効果を向上させることができる。
【０１０３】
第７に、本発明の半導体装置の製造方法によれば、ダイシングの工程およびエッチングの工程を省略させて半導体装置を製造することができる。従って、工程数を低減させることができる。更には、このことによりコストを低減させることができる。
【図面の簡単な説明】
【図１】本発明の混成集積回路装置の（Ａ）断面図（Ｂ）平面図である。
【図２】本発明の混成集積回路装置の（Ａ）回路図（Ｂ）断面図である。
【図３】本発明の混成集積回路装置の製造方法を説明する図である。
【図４】本発明の混成集積回路装置の製造方法を説明する図である。
【図５】本発明の混成集積回路装置の製造方法を説明する図である。
【図６】本発明の混成集積回路装置の製造方法を説明する図である。
【図７】本発明の混成集積回路装置の製造方法を説明する図である。
【図８】本発明の混成集積回路装置の製造方法を説明する図である。
【図９】本発明の混成集積回路装置の製造方法を説明する図である。
【図１０】本発明の混成集積回路装置の製造方法を説明する図である。
【図１１】本発明の混成集積回路装置の製造方法を説明する図である。
【図１２】本発明の混成集積回路装置の製造方法を説明する図である。
【図１３】本発明の混成集積回路装置の製造方法を説明する図である。
【図１４】本発明の混成集積回路装置の製造方法を説明する図である。
【図１５】本発明の混成集積回路装置の製造方法を説明する図である。
【図１６】本発明の混成集積回路装置の製造方法を説明する図である。
【図１７】本発明の混成集積回路装置の製造方法を説明する図である。
【図１８】本発明の半導体装置を説明する図である。
【図１９】本発明の半導体装置を説明する図である。
【図２０】本発明の半導体装置の製造方法を説明する図である。
【図２１】本発明の半導体装置の製造方法を説明する図である。
【図２２】本発明の半導体装置の製造方法を説明する図である。
【図２３】本発明の半導体装置の製造方法を説明する図である。
【図２４】本発明の半導体装置の製造方法を説明する図である。
【図２５】本発明の半導体装置の製造方法を説明する図である。
【図２６】従来の混成集積回路装置の回路図である。
【発明の属する技術分野】
本発明は、半導体装置が実装された混成集積回路装置およびその製造方法に関し、工程内のボンディングワイヤー用の金属細線によるボンディングを減らし、組立工数を大幅に減少できる混成集積回路装置およびその製造方法に関するものである。
【０００２】
【従来の技術】
従来、電子機器にセットされる混成集積回路装置は、例えばプリント基板、セラミック基板または金属基板の上に導電パターンが形成され、この上には、ＬＳＩまたはディスクリートＴＲ等の能動素子、チップコンデンサ、チップ抵抗またはコイル等の受動素子が実装されて構成される。そして、前記導電パターンと前記素子が電気的に接続されて所定の機能の回路が実現されている。
【０００３】
回路の一例として、オーディオ回路があり、これらに示す素子は、図２６の様に実装されている。
【０００４】
図２６に於いて、一番外側の矩形ラインは、少なくとも表面が絶縁処理された実装基板１である。そしてこの上には、Ｃｕから成る導電パターン２が貼着されている。この導電パターン２は、外部取り出し用電極２Ａ、配線２Ｂ、ダイパッド２Ｃ、ボンディングパッド２Ｄ、受動素子３を固着する電極４等で構成されている。
【０００５】
ダイパット２Ｃには、ＴＲ、ダイオード、複合素子またはＬＳＩ等のベアチップ状で、半田を介して固着されている。そしてこの固着されたチップ上の電極と前記ボンディングパット２Ｄがボンディングワイヤー用の金属細線５Ａ、５Ｂ、５Ｃを介して電気的に接続されている。この金属細線は、一般に、小信号と大信号用に分類され、小信号部は２０〜８０μｍφの金属細線が用いられる。そしてここでは約４０μｍφから成るＡｌ線５ＡまたはＡｕ線が採用される。また、大信号部は約１００〜５００μｍφのＡｌ線が採用されている。特に大信号は、線径が大きいため、１５０μｍφのＡｌ線５Ｂ、３００μｍφのＡｌ線５Ｃが選択されている。尚、大信号用の金属細線の径は、流れる電流容量やボンディングパットサイズ等を考慮して適宜採用される。
【０００６】
また大電流を流すパワーＴＲ６は、チップの温度上昇を防止するために、ダイパッド２Ｃ上のヒートシンク７に固着されている。
【０００７】
そして前記外部取り出し用電極２Ａ、ダイパッド２Ｃ、ボンディングパッド２Ｄ、電極４を回路とするため配線２Ｂが色々な所に延在される。また、チップの位置、配線の延在の仕方の都合で、配線同士が交差をする場合は、ジャンピング線８Ａ、８Ｂが採用されている。
【０００８】
【発明が解決しようとする課題】
図２６からも明らかなように、チップコンデンサ、チップ抵抗、小信号用ＴＲチップ、大信号用ＴＲチップ、ダイオード更にはＬＳＩ等が数多く採用され、それぞれがロウ材等で固着されている。そしてＴＲチップ等の半導体素子は、金属細線を使って電気的に接続されている。この金属細線は、電流容量により複数種類に分けられ、その金属細線の数も非常に多い。また、金属細線をボンディングする技術は技術的に高度であるため、ボンディング設備のメンテナンス等が必要となる。この事からも明らかな様に、チップの固着、金属細線の接続は、組み立て工程を非常に長くし、コストの上昇を招いていた。
【０００９】
上記したことと同様に、導電路が組み込まれた基板にパワートランジスタを固着する際においても、最初にヒートシンクを固着しそのヒートシンク上にパワートランジスタを固着し、その後パワートランジスタのボンディングパッド部と導電路とをパワートランジスタ用の太い金属細線を使って電気的に接続されている。そのため、組み立て工程を非常に長くすることによるコストの上昇や作業時間の長期化を招いていた。また、パワートランジスタのボンディングパッド部と導電路とを金属細線で接続する際に、金属細線がヒートシンクに接触することで金属細線が切断されたり、ショートしてしまうという問題があった。
【００１０】
また、トランジスタ等の半導体素子を電気的に接続している金属細線において、金属細線が露出した構造を有する場合は、露出した金属細線を保護するためにエポキシコーティングやケース等の作業が必要となる問題があった。
【００１１】
また、現在市場にあるリードフレームに半導体素子を固着したパッケージを混成集積回路基板に実装すると、このパッケージサイズが非常に大きいため、混成集積回路基板のサイズが大きくなってしまう問題もあった。
【００１２】
以上述べたように、混成集積回路基板を採用しコストを下げようとしても、組み立て工程が長くなる点、高度なボンディング技術を要するため設備のメンテナンスを必要とする点等からコストの上昇を招いてしまう問題があった。
【００１３】
【課題を解決するための手段】
本発明は、上記した従来の課題に鑑みてなされたもので、本発明である半導体集積回路装置では、複数の導電パターンを有する実装基板と前記導電パターンにヒートシンク上に固着した半導体素子のベアチップを実装する混成集積回路装置において、前記ヒートシンクと該ヒートシンクと同一材料で形成され前記ヒートシンクに近接して配置された取り出し電極とを絶縁性樹脂で一体に支持し、前記半導体素子の電極と前記取り出し電極とを電気的に接続しかつ前記絶縁性樹脂に埋設された金属細線を設け、前記絶縁性樹脂の裏面から露出した前記ヒートシンクおよび前記取り出し電極とを所望の前記導電パターンに接続することを特徴とする。
【００１４】
本発明の半導体集積回路装置は、好適には、前記金属板の凸部に前記半導体素子および前記取り出し電極が形成されていることで、前記半導体素子と前記取り出し電極とを電気的に接続する前記金属細線が前記半導体素子が形成されている前記金属板に接触し切断すること、または、接触により電気的にショートすることを低減することができる構造であることを特徴とする。
【００１５】
上記した課題を解決するために、本発明の半導体集積回路装置の製造方法では、金属板をハーフプレスしてヒートシンクと該ヒートシンクに近接した位置に配置する取り出し電極とを凸部とした多数組のユニットを設ける工程と、前記金属板の前記各ユニットの前記ヒートシンクに半導体素子のベアチップを固着する工程と、前記金属板の前記各ユニットの前記半導体素子の電極と前記取り出し電極とを接続する工程と、前記金属板の前記各ユニットを絶縁性樹脂で一体にモールドする工程と、前記金属板の裏面から前記各ユニットの前記ヒートシンクと前記取り出し電極間の凹部を除去する工程と、前記絶縁性樹脂を切断して個別の前記ユニットに分離する工程と、前記ユニットを複数の導電パターンを形成した実装基板に組み込む工程とを具備することを特徴とする。
【００１６】
本発明の半導体集積回路装置の製造方法は、好適には、前記金属板をハーフプレスする工程において、前記金属板を前記金属板の厚みの１／２〜４／５程度抜き出すことで、前記金属板上に一体に複数の前記ユニットを形成することができることを特徴とする。
【００１７】
更に、本発明の半導体集積回路装置の製造方法は、前記金属板の裏面から前記各ユニットの前記ヒートシンクと前記取り出し電極間の凹部を除去する工程において、前記金属板を裏面から切削し、または、切削した後にエッチングすることで、前記パワー半導体素子の電極と前記取り出し電極とが形成される前記金属板を分離し、複数の前記ユニットを一度に形成することができることを特徴とする。
【００１８】
更に、本発明の半導体集積回路装置の製造方法は、前記金属板の前記各ユニットを前記絶縁性樹脂で一体にモールドする工程において、前記ヒートシンクおよび前記取り出し電極の側面にはせん断面と破断面が形成される。そして、前記せん断面の厚みは前記金属板の厚みの１／２〜１／３程度に形成されるが、前記破断面により前記絶縁樹脂との結合を強化することができることを特徴とする。
【００１９】
更に、本発明の半導体装置は、ヒートシンクと、前記ヒートシンクと同一材料で形成され且つ前記ヒートシンクに近接して配置された取り出し電極と、前記ヒートシンク上に固着された半導体素子と、前記半導体素子の電極と前記取り出し電極とを電気的に接続する金属細線と、前記ヒートシンク、前記取り出し電極および前記金属細線を埋没させ且つ全体を一体に支持する絶縁性樹脂とを有する半導体装置であり、前記ヒートシンクおよび取り出し電極が露出する前記半導体装置の面に於いて、前記ヒートシンクまたは取り出し電極の下面を、前記絶縁性樹脂が形成する面から突出させることを特徴とする。
【００２０】
更に、本発明の半導体装置の製造方法は、金属板をハーフプレスしてヒートシンクと該ヒートシンクに近接した位置に配置する取り出し電極とを凸部とした多数組のユニットを設ける工程と、前記金属板の前記各ユニットの前記ヒートシンクに半導体素子を固着する工程と、前記各ユニットの前記半導体素子の電極と前記取り出し電極とを接続する工程と、前記金属板の前記各ユニットを絶縁性樹脂で個別にモールドする工程と、前記各ユニットの前記ヒートシンクおよび前記取り出し電極の裏面を押圧することにより、前記金属板と前記各ユニットを分離させる工程とを具備することを特徴とする。
【００２１】
【発明の実施の形態】
本発明は、組み立て工程を簡略化できる半導体装置および混成集積回路装置において、特に、従来は組み立て工程で行っていた金属細線のボンディング、半導体素子のダイボンディング工程を準備工程で行い、組み立て工程を簡略化する混成集積回路装置に関するものである。ここで言う準備工程とは、小信号素子、パワートランジスタ等の半導体素子を内蔵した半導体装置を一括して、大量に準備する工程をいう。
【００２２】
一般に、混成集積回路装置は、色々な回路素子により電子回路が構成され、必要により、ＴＲチップ、ＩＣチップまたはＬＳＩチップ等の能動素子、チップコンデンサまたはチップ抵抗等の受動素子が実装されている。そしてこれらの回路素子は、実装基板上に形成された導電パターンと電気的に接続される。また回路として実現するために、導電パターンには、配線が設けられ、また回路素子は、ロウ材、導電ボール、半田ボール、導電ペーストまたは金属細線を介して電気的に接続されている。
【００２３】
特に、本発明の混成集積回路装置では、放熱を必要とする大電流半導体素子、例えば、パワートランジスタ、パワーＭＯＳＦＥＴ等を用いた混成集積回路装置に関するものである。具体的には、ヒートシンクとして用いられる金属板上に形成されているパワートランジスタ、取り出し電極およびパワートランジスタと取り出し電極とを電気的に接続するパワートランジスタ用の太い金属細線を絶縁性樹脂でトランスファーモールドして形成されている半導体装置を複数の導電パターンが形成されている実装基板に固着する混成集積回路装置に関するものである。
【００２４】
以下に、本発明の実施の形態について、図面を参照して下記に示す。
（混成集積回路装置を説明する第１の実施の形態）
図１は、本実施形態の混成集積回路装置に用いられる半導体装置であり、金属板上にパワートランジスタ１３、取り出し電極１２およびそれらを電気的に接続する金属細線１６を絶縁性樹脂１７でトランスファーモールドした半導体装置の（Ａ）断面図、（Ｂ）平面図である。本実施形態に用いられている半導体装置は、銅の金属板から成るヒートシンク１１上にパワートランジスタ１３が半田ペースト１４を介して固着される。そして、パワートランジスタ１３のボンディングパッド部１５とヒートシンク１１に隣接して形成されている銅の金属板から成る取り出し電極１２とを電気的に接続する金属細線１６とを絶縁性樹脂１７でトランスファーモールドされることで形成されている。金属板は銅以外でも、銀等の金属からなる場合もある。尚、図示はしていないが、ヒートシンク１１上には半田ペースト１４との接着性を考慮して銀メッキや金メッキが施されている場合もある。また、取り出し電極１２上には金属細線１６の接着性が考慮され銀メッキやニッケルメッキが施されている。
【００２５】
ここで、銅の金属板から成るヒートシンク１１および取り出し電極１２の側面はせん断面１８および破断面２３を有している。そして、せん断面１８の厚みは金属板の厚みの１／２〜１／３程度に形成されるが、破断面２３により絶縁性樹脂１７との結合を強化することができ、破断面２３と絶縁性樹脂１７とが剥離を起こしづらいアンカー的効果を有する構造と成っている。
【００２６】
そして、図１に示した半導体装置の裏面については、ヒートシンク１１および取り出し電極１２の金属板の下面は半田により電極部２０が形成されており、それ以外の部分はレジスト１９で被覆されている。ここで、半導体装置の裏面を被覆する材料としては、レジスト以外でも絶縁被膜であればよい。
【００２７】
上記したパワートランジスタ１３等を内蔵する半導体装置はロウ材を介して図２（Ａ）に示した実装基板２２上の導電パターン２３に、図２（Ｂ）に示すようにもちいられることで、従来の製造工程を簡素化することができる混成集積回路装置を実現することができる。
【００２８】
ここで、実装基板２２について説明する。前述した半導体装置を実装する実装基板２２としては、プリント基板、セラミック基板、フレキシブルシート基板または金属基板が考えられる。この実装基板２２は、表面に導電パターンが形成されるため、電気的絶縁が考慮されて、少なくとも基板の表面が絶縁処理されている。プリント基板、セラミック基板、フレキシブルシート基板は、基板自身が絶縁材料で構成されているため、そのまま表面に導電パターン形成すれば良い。しかし金属基板の場合は、少なくとも表面に絶縁材料が被着され、この上に導電パターンが被着されている。
【００２９】
本実施形態の混成集積回路装置に用いられる半導体装置では、銅の金属板から成るヒートシンク１１および取り出し電極１２との高さが同位置に形成されている。そのため、ヒートシンク１１上に固着されているパワートランジスタ１３と取り出し電極１２とを電気的に接続している金属細線１６が、ヒートシンク１１に接触することがないので、金属細線１６が切断されたり、電気的にショートを起こすことがないので、製品品質をより向上した半導体装置を形成することができる。
【００３０】
上記したように、本実施の形態では、半導体素子としてパワートランジスタを用いた場合を説明したが、特に、パワートランジスタに限定する必要はない。例えば、パワー半導体素子ではパワーＭＯＳＦＥＴ、ＩＧＢＴ、ＳＩＴ、大電流駆動用のＴｒ、大電流駆動用のＩＣ（ＭＯＳ型ＢＩＰ型Ｂｉ−ＣＭＯＳ型）メモリ素子等を用いた場合でも、また、セミパワー半導体素子、小信号半導体素子を用いた場合でも同様の効果を得ることができる。その他、本発明の趣旨を逸脱しない範囲で種々の変更が可能である。
（混成集積回路装置の製造方法を説明する第２の実施の形態）
次に、上記の混成集積回路装置の製造方法について説明する。最初に、図３〜図８を参照にして、本発明である混成集積回路装置の製造方法に用いられるパワートランジスタ等が内蔵された半導体装置の製造方法について説明する。
【００３１】
図３に示すように、先ず、大判の金属板３１を準備する。金属板３１は銅、銀等の金属から成り、０．５〜３．０ｍｍの板厚を具備する。
【００３２】
次に、図４（Ａ）に示すように、図３において準備した金属板３１をプレス機の台座３２に設置し、金属板３１はヒートシンク３６およびエミッタ、ベース取り出し電極３７の形成部をプレス機に認識させ、ヒートシンク３６およびエミッタ、ベース取り出し電極３７の形成部を残してパンチ３３にて半抜き状態にプレス加工する。このとき、金属板３１は１／２〜４／５程度抜き出されるが、使用用途に応じてできる限り接続部が少なくなるようにプレス加工する。
【００３３】
そして、図４（Ｂ）に示すように、プレス加工をした金属板３１の表面に形成される凹部および金属板３１の裏面に形成される凸部の側面には、せん断面３４および破断面３５が形成される。せん断面３４は金属板３１表裏の先端部に形成され、破断面３５は抜き出された金属板３１の接続部およびその周辺に形成される。尚、せん断面３４の厚さは、金属板３１の厚さの１／２〜１／３程度の厚さとなる。ここで、破断面３５は分離して図示されているが、実際は破断面３５は接合している。
【００３４】
次に、図４（Ｃ）に示すように、金属板３１上に形成される複数のヒートシンク３６およびエミッタ、ベース取り出し電極３７の位置をプレス機に認識させる。そして、金属板３１上にそれぞれの設置部３６および電極３７を残すように、上記したプレス加工を繰り返すことで金属板３１に複数の半導体装置形成部を形成する。
【００３５】
次に、図５に示すように、金属板３１の凸部のヒートシンク３６にパワートランジスタ３８を半田ペースト３９を介して固着する。そして、固着されたパワートランジスタ３８のボンディングパッド部とエミッタ、ベース取り出し電極３７とを金属細線４０で電気的に接続する。このとき、大電流を流すパワートランジスタ３８はチップ自身が大きく電流容量も多いのでボンディングパッドのサイズも大きく形成されているため、金属細線４０は、例えば、大径（３００μｍ）のＡｌ線が用いられる。そして、太線ボンダーによりボンディングパッド部および電極３７には超音波ダイボンディングされることで接続される。
【００３６】
尚、図示はしていないが、ヒートシンク３６上には半田ペースト３９との接着性を考慮して銀メッキや金メッキが施されている場合もある。また、取り出し電極３７上には金属細線４０の接着性が考慮され銀メッキやニッケルメッキが施されている。
【００３７】
次に、図６に示すように、複数の半導体装置形成部にパワートランジスタ３８を半田ペースト３９を介して固着し、金属細線４０により各々のエミッタ、ベース取り出し電極３７と接続されている金属板３１に絶縁性樹脂４１を付着する工程である。これは、トランスファーモールド、インジェクションモールド、またはポッティングや印刷により実現できるが、本実施例では、例えば、トランスファーモールドにより絶縁性樹脂４１が一体にモールドされる。ここで、絶縁性樹脂４１としては、エポキシ樹脂等の熱硬化性樹脂、ポリイミド樹脂、ポリフェニレンサルファイド等の熱可塑性樹脂を用いることができる。また絶縁性樹脂４１は、金型を用いて固める樹脂、塗布をして被覆できる樹脂であれば、全ての樹脂が採用できる。
【００３８】
本実施の形態では、金属板３１表面に被覆された絶縁性樹脂４１の厚さは、パワートランジスタ３８の最頂部から約１００μｍ程度が被覆されるように調整されている。この厚みは、強度を考慮して厚くすることも、薄くすることも可能である。
【００３９】
また、従来は部品のサイズ毎にトランスファーモールド金型が必要であった。しかし、本発明では、トランスファーモールドにより複数のパワートランジスタ３８が固着された金属板３１に絶縁性樹脂４１が一体にモールドされるため、トランスファーモールド用の金型は、フレームの大きさに合わせた１組あれば、部品のサイズに関係なく同じ金型でトランスファーモールドすることができる。
【００４０】
次に、図７（Ａ）、（Ｂ）に示すように、全体を絶縁性樹脂４１で被覆された金属板３１の裏面を物理的にまたは物理的および化学的に除き、ヒートシンク３６とエミッタ、ベース取り出し電極３７とを分離する工程がある。ここで、この金属板３１の裏面を除く工程は、研磨、切削、エッチング、レーザの金属蒸発等により施される。本発明の実施形態の一例では、図７（Ａ）に示したように、図６に示した２点鎖線部まで、具体的には、金属板３１に形成された凹部の底部から絶縁性樹脂４１が露出するまで下面切削で削る。この作業により、ヒートシンク３６とエミッタ、ベース取り出し電極３７とを分離することができる。
【００４１】
また、その他の金属板３１の裏面を除く工程としては、図７（Ｂ）に示したように、金属板３１の裏面の凸部、図６に示した１点鎖線部まで下面切削により削り、２点鎖線部まではエッチングにより除去する工程や金属板３１の裏面を図６に示した２点鎖線部手前まで下面切削により削り、その後、凹部の底部から絶縁性樹脂４１が露出するまでエッチングし金属板３１の裏面を平坦にする工程や金属板３１の裏面を凹部の底部から絶縁性樹脂４１が露出するまでエッチングにより除去する工程等がある。
【００４２】
ここで、例えば、絶縁性樹脂４１が露出するまで下面切削により削ると金属板３１の削りカスや外側に薄くのばされたバリ状の金属が、絶縁性樹脂４１等に食い込んでしまう場合がある。そこで、ヒートシンク３６とエミッタ、ベース取り出し電極３７とを分離する最終段階で、エッチングにより分離する工程を用いることで、より確実に絶縁性樹脂４１等は、金属板３１の削りカスや外側に薄くのばされたバリ状の金属が食い込むことなく形成される。このことにより、微細間隔の導電パターン同士の短絡を防止することができる。
【００４３】
次に、図８に示すように、ヒートシンク３６とエミッタ、ベース取り出し電極３７とに分離された金属板３１の裏面に電極部を形成する工程がある。上記した工程により、金属板３１および絶縁性樹脂４１が露出した裏面にはレジスト４２を全体に塗布する。このとき、レジスト４２の厚みは４０μｍ程度になるように形成する。そして、実装基板上の配線を延在させるための部分であるヒートシンク３６とエミッタ、ベース取り出し電極３７の裏面のレジスト４２をエッチングにより除去する。その除去された部分に半田４３を固着させることにより電極部が完成する。
【００４４】
次に、図９（Ａ）に示すように、金属板３１上に形成された複数の半導体装置を各半導体装置毎に分割して図９（Ｂ）に示したような個別の装置を得ることで、本発明である混成集積回路装置に使用する半導体装置が完成する。分割にはダイシングブレード４４を用い、金属板３１裏面に形成される認識マークをダイシング機械で認識し、金属板３１をダイシングライン４５に沿って縦横に一括して切断する。尚、ダイシングライン４５は隣接する半導体装置のヒートシンク３６とエミッタ、ベース取り出し電極３７との間の絶縁性樹脂層の中心に位置するので、スムーズなダイシングを可能とし、また、ダイシングブレード４４の摩耗も低減することができる。
【００４５】
最後に、図２（Ａ）に示した混成集積回路に、上記したパワートランジスタ内蔵の半導体装置を組み込むことにより、本発明である混成集積回路装置の製造方法が完成する。
【００４６】
このとき、上記したように、あらかじめパワートランジスタ３８、パワートランジスタ３８とエミッタ、ベース取り出し電極３７とを電気的に接続する金属細線４０等を内蔵した半導体装置を準備しておくことにより、混成集積回路装置の組み立て工程において、前記半導体装置をチップマウンター等でダイボンディングすることで金属細線４０のワイヤーボンディング工程を省略し簡素な組み立て工程を実現することができる。
【００４７】
尚、本実施の形態では、パワートランジスタ等の大電流を要する半導体素子を内蔵した半導体装置を用いた混成集積回路およびその製造方法について上記に述べた。しかし、上記した実施の形態の他にも、半抜き加工により金属板の厚さを調整することで、放熱性をあまり必要としないセミパワートランジスタ等のセミパワー半導体素子や小信号トランジスタ等の小信号半導体素子を内蔵した半導体装置を用いた混成集積回路およびその製造方法についても実現することができる。
（半導体装置の製造方法を説明する第３の実施の形態）
次に、図１０〜図１７を参照にして、本発明である混成集積回路装置に用いられるパワートランジスタ等が内蔵された半導体装置について説明する。
【００４８】
図１０に示すように、先ず、大判の金属板５１を準備する。金属板５１は銅、銀等の金属から成り、０．５〜３．０ｍｍの板厚を具備する。
【００４９】
次に、図１１（Ａ）に示すように、図１０において準備した金属板５１をプレス機の台座５２に設置し、金属板５１はヒートシンク５６およびエミッタ、ベース取り出し電極５７の形成部をプレス機に認識させ、ヒートシンク５６およびエミッタ、ベース取り出し電極５７の形成部を残してパンチ５３にて半抜き状態にプレス加工する。このとき、金属板５１は１／２〜４／５程度抜き出されるが、使用用途に応じてできる限り接続部が少なくなるよにプレス加工する。
【００５０】
そして、図１１（Ｂ）に示すように、プレス加工をした金属板５１の表面に形成される凹部および金属板５１の裏面に形成される凸部の側面には、せん断面５４および破断面５５が形成される。せん断面５４は金属板５１表裏の先端部に形成され、破断面５５は抜き出された金属板５１の接続部およびその周辺に形成される。尚、せん断面５４の厚さは、金属板５１の厚さの１／２〜１／３程度の厚さとなる。ここで、破断面５５は分離して図示されているが、実際は破断面５５は接合している。
【００５１】
次に、図１１（Ｃ）に示すように、金属板５１上に形成される複数のヒートシンク５６およびエミッタ、ベース取り出し電極５７の位置をプレス機に認識させ、それぞれの設置部５６および電極５７を残すように上記したプレス加工を繰り返すことで金属板５１に複数の半導体装置形成部を形成する。
【００５２】
次に、図１２に示すように、金属板５１の裏面部の凸部を取り除く工程である。この工程では、一点鎖線部で示した金属板５１の裏面部の凸部までを下面切削により削り、金属板５１の裏面を平坦に形成することで、その後の工程で行われるチップボンディング、ワイヤーボンディング等の工程をより安定して行うことができる。ここで、金属板５１の裏面部の凸部を取り除く工程としては、下面切削の他にもエッチングや下面切削とエッチングとの組み合わせ等による方法でも行うことができる。
【００５３】
次に、図１３に示すように、金属板５１の凸部のヒートシンク５６にパワートランジスタ５８を半田ペースト５９を介して固着する。そして、固着されたパワートランジスタ５８のボンディングパッド部とエミッタ、ベース取り出し電極５７とを金属細線６０で電気的に接続する。このとき、大電流を流すパワートランジスタ５８はチップ自身が大きく電流容量も多いのでボンディングパッドのサイズも大きく形成されているため、金属細線６０は、例えば、大径（３００μｍ）のＡｌ線が用いられる。そして、太線ボンダーによりボンディングパッド部および電極部５７には超音波ボンディングされることで接続される。
【００５４】
尚、図示はしていないが、ヒートシンク５６上には半田ペースト５９との接着性を考慮して銀メッキや金メッキが施されている場合もある。また、取り出し電極５７上には金属細線６０の接着性が考慮され銀メッキやニッケルメッキが施されている。
【００５５】
次に、図１４に示すように、複数の半導体装置形成部にパワートランジスタ５８を固着し、金属細線６０により各々のエミッタ、ベース取り出し電極部５７と接続されている金属板５１に絶縁性樹脂６１を付着する工程である。これは、トランスファーモールド、インジェクションモールド、またはポッティングや印刷により実現できるが、本実施例では、例えば、トランスファーモールドにより絶縁性樹脂６１が一体にモールドされる。ここで、絶縁性樹脂６１としては、エポキシ樹脂等の熱硬化性樹脂、ポリイミド樹脂、ポリフェニレンサルファイド等の熱可塑性樹脂を用いることができる。また絶縁性樹脂６１は、金型を用いて固める樹脂、塗布をして被覆できる樹脂であれば、全ての樹脂が採用できる。
【００５６】
本実施の形態では、金属板５１表面に被覆された絶縁性樹脂６１の厚さは、パワートランジスタ５８の最頂部から約１００μｍ程度が被覆されるように調整されている。この厚みは、強度を考慮して厚くすることも、薄くすることも可能である。
【００５７】
また、従来は部品のサイズ毎にトランスファーモールド金型が必要であった。しかし、本発明では、トランスファーモールドにより複数のパワートランジスタ５８が固着された金属板５１に絶縁性樹脂６１が一体にモールドされるため、トランスファーモールド用の金型は、フレームの大きさに合わせた１組あれば、部品のサイズに関係なく同じ金型でトランスファーモールドすることができる。
【００５８】
次に、図１５に示すように、全体を絶縁性樹脂６１で被覆された金属板５１の裏面を物理的にまたは物理的および化学的に除き、ヒートシンク５６とエミッタ、ベース取り出し電極５７とを分離する工程がある。ここで、この金属板５１の裏面を除く工程は、上記した金属板５１の裏面を平坦にする工程と同様に、研磨、切削、エッチング、レーザの金属蒸発等により施される。本発明の実施形態の一例では、図１５に示した一点鎖線部まで、具体的には、金属板５１に形成された凹部の底部から絶縁性樹脂６１が露出するまで下面切削で削るこてで、ヒートシンク５６とエミッタ、ベース取り出し電極５７とを分離することができる。
【００５９】
また、その他の金属板５１の裏面を除く工程としては、図１５に示したように、金属板５１に形成された凹部の底部から絶縁性樹脂６１が露出するまでエッチングにより除去する工程や金属板５１に形成された凹部の底部から絶縁性樹脂６１が露出する手前まで下面切削により削り、その後、凹部の底部から絶縁性樹脂６１が露出するまでエッチングし金属板５１の裏面を平坦にする工程等がある。
【００６０】
ここで、例えば、絶縁性樹脂６１が露出するまで下面切削により削ると金属板５１の削りカスや外側に薄くのばされたバリ状の金属が、絶縁性樹脂６１等に食い込んでしまう場合がある。そこで、ヒートシンク５６とエミッタ、ベース取り出し電極５７とを分離する最終段階で、エッチングにより分離する工程を用いることで、より確実に絶縁性樹脂６１等は、金属板５１の削りカスや外側に薄くのばされたバリ状の金属が食い込むことなく形成される。このことにより、微細間隔の導電パターン同士の短絡を防止することができる。
【００６１】
次に、図１６に示すように、ヒートシンク５６とエミッタ、ベース取り出し電極５７とに分離された金属板５１の裏面に電極部を形成する工程がある。上記した工程により、金属板５１および絶縁性樹脂６１が露出した裏面にはレジスト６２を全体に塗布する。このとき、レジスト６２の厚みは４０μｍ程度になるように形成する。そして、実装基板上の配線を延在させるための部分であるヒートシンク５６とエミッタ、ベース取り出し電極５７の裏面のレジスト６２をエッチングにより除去する。その除去された部分に半田６３を固着させることにより電極部が完成する。
【００６２】
次に、図１７（Ａ）に示すように、金属板５１上に形成された複数の半導体装置を各半導体装置毎に分割して図１７（Ｂ）に示したような個別の装置を得ることで、本発明である混成集積回路装置に使用する半導体装置が完成する。分割にはダイシングブレード６４を用い、金属板５１裏面に形成される認識マークをダイシング機械で認識し、金属板５１をダイシングライン６５に沿って縦横に一括して切断する。尚、ダイシングライン６５は隣接する半導体装置のヒートシンク５６とエミッタ、ベース取り出し電極５７との間の絶縁性樹脂層６１の中心に位置するので、スムーズなダイシングを可能とし、また、ダイシングブレードの摩耗も低減することができる。
【００６３】
最後に、図２に示した混成集積回路に、上記したパワートランジスタ内蔵の半導体装置を組み込むことにより、本発明である混成集積回路装置の製造方法が完成する。
【００６４】
このとき、上記したように、あらかじめパワートランジスタ５８、パワートランジスタ５８とエミッタ、ベース取り出し電極５７とを電気的に接続する金属細線６０等を内蔵した半導体装置を準備しておくことにより、混成集積回路装置の組み立て工程において、前記半導体装置をチップマウンター等でダイボンディングすることで金属細線６０のワイヤーボンディング工程を省略し簡素な組み立て工程を実現することができる。
【００６５】
本発明の混成集積回路装置およびその製造方法は、上記した実施の形態に限定されない。例えば、混成集積回路装置に組み込む半導体装置としてパワーＭＯＳＦＥＴ、ＩＧＢＴ、ＳＩＴ、大電流駆動用のＴｒ、大電流駆動用のＩＣ（ＭＯＳ型、ＢＩＰ型、Ｂｉ−ＣＭＯＳ型）メモリ素子等のように大電流で用いられ、放熱を必要とするパワー半導体素子を用いる場合も上記した実施の形態により実施することができる。また、上記した半抜き加工により金属板の厚さを調整することで、放熱性をあまり必要としないセミパワートランジスタ等セミパワー半導体素子や小信号トランジスタ等の小信号半導体素子を内蔵した半導体装置を用いた混成集積回路およびその製造方法についても実現することができる。その他、本発明の要旨を逸脱しない範囲で、種々の変更が可能である。
（もう１つの半導体装置を説明する第４の実施の形態）
図１８は、本実施形態の混成集積回路装置に用いられるもう１つの半導体装置であり、ヒートシンク１１上にパワートランジスタ１３、取り出し電極１２およびそれらを電気的に接続する金属細線１６を絶縁性樹脂１７でトランスファーモールドした半導体装置の（Ａ）断面図、（Ｂ）平面図である。
【００６６】
本実施形態に用いられている半導体装置は、銅の金属板から成るヒートシンク１１上にパワートランジスタ１３が半田ペースト１４を介して固着される。そして、パワートランジスタ１３のボンディングパッド部１５と、ヒートシンク１１に隣接して形成されている銅の金属板から成る取り出し電極１２とを電気的に接続する金属細線１６とを絶縁性樹脂１７でトランスファーモールドされることで形成されている。金属板は銅以外でも、銀等の金属からなる場合もある。尚、図示はしていないが、ヒートシンク１１上には半田ペースト１４との接着性を考慮して銀メッキや金メッキが施されている場合もある。また、取り出し電極１２上には金属細線１６の接着性が考慮され銀メッキやニッケルメッキが施されている。
【００６７】
ここで、銅の金属板から成るヒートシンク１１および取り出し電極１２の側面はせん断面１８および破断面２３を有している。そして、せん断面１８の厚みは金属板の厚みの１／２〜１／３程度に形成されるが、破断面２３により絶縁性樹脂１７との結合を強化することができ、破断面２３と絶縁性樹脂１７とが剥離を起こしづらいアンカー的効果を有する構造と成っている。
【００６８】
本実施の形態に斯かる半導体装置の特徴は、ヒートシンク１１および取り出し電極１２が、絶縁性樹脂１７の裏面から突出していることにある。ヒートシンク１１および取り出し電極１２の下面が、絶縁性樹脂１７の下面から突出する程度は、例えばヒートシンク１１等の材料である金属板の厚みの１／４程度である。
【００６９】
そして、図１８に示した半導体装置の裏面については、ヒートシンク１１および取り出し電極１２の金属板の下面は半田により電極部２０が形成されている。それ以外の部分はレジスト１９で被覆されても良い。ここで、半導体装置の裏面を被覆する材料としては、レジスト以外でも絶縁被膜であればよい。
【００７０】
図１９を参照して、上記した半導体装置が実装基板に実装された状態を説明する。上記したパワートランジスタ１３等を内蔵する半導体装置はロウ材を介して図１９（Ａ）に示した実装基板２２上の導電パターン２３に実装される。
【００７１】
ここで、実装基板２２について説明する。前述した半導体装置を実装する実装基板２２としては、プリント基板、セラミック基板、フレキシブルシート基板または金属基板が考えられる。この実装基板２２は、表面に導電パターン２３が形成されるため、電気的絶縁が考慮されて、少なくとも基板の表面が絶縁処理されている。プリント基板、セラミック基板、フレキシブルシート基板は、基板自身が絶縁材料で構成されているため、そのまま表面に導電パターン形成すれば良い。しかし金属基板の場合は、少なくとも表面に絶縁材料が被着され、この上に導電パターンが被着されている。
【００７２】
本実施形態の混成集積回路装置に用いられる半導体装置では、銅の金属板から成るヒートシンク１１および取り出し電極１２との高さが同位置に形成されている。そのため、ヒートシンク１１上に固着されているパワートランジスタ１３と取り出し電極１２とを電気的に接続している金属細線１６が、ヒートシンク１１に接触することがないので、金属細線１６が切断されたり、電気的にショートを起こすことがないので、製品品質をより向上した半導体装置を形成することができる。
【００７３】
上記したように、本実施の形態では、半導体素子としてパワートランジスタを用いた場合を説明したが、特に、パワートランジスタに限定する必要はない。例えば、パワー半導体素子ではパワーＭＯＳＦＥＴ、ＩＧＢＴ、ＳＩＴ、大電流駆動用のＴｒ、大電流駆動用のＩＣ（ＭＯＳ型ＢＩＰ型Ｂｉ−ＣＭＯＳ型）メモリ素子等を用いることができる。その他、本発明の趣旨を逸脱しない範囲で種々の変更が可能である。
【００７４】
本実施の形態に斯かる半導体装置により、以下に示すような効果を奏することができる。
【００７５】
第１に、ヒートシンク１１および取り出し電極１２を、絶縁性樹脂１７の下面から突出させることにより、リフロー時に半田の表面張力が原因で半導体装置が移動してしまうのを防止することができる。具体的には、半導体装置を実装する際には、図１９（Ａ）の矢印で示す方向に回転力が加わるが、上記したような構造にすることにより、半導体装置の回転を防止することができる。従って、リフロー時の歩溜まりを向上させることができる。
【００７６】
第２に、ヒートシンク１１および取り出し電極１２を、絶縁性樹脂１７の下面から突出させることにより、ヒートシンク１１および取り出し電極１２の下面に半田等の導電ペーストを形成させることができる。従って、半田レジストを省略した構造を実現できる。
（もう１つの半導体装置の製造方法を説明する第５の実施の形態）
次に、図２０〜図２５を参照にして、パワートランジスタ等が内蔵された半導体装置の製造方法について説明する。
【００７７】
本実施の形態に斯かる半導体装置の製造方法は、次のような工程を有している。即ち、金属板をハーフプレスしてヒートシンクと該ヒートシンクに近接した位置に配置する取り出し電極とを凸部とした多数組のユニットを設ける工程と、前記金属板の前記各ユニットの前記ヒートシンクに半導体素子を固着する工程と、前記各ユニットの前記半導体素子の電極と前記取り出し電極とを接続する工程と、前記金属板の前記各ユニットを絶縁性樹脂で個別にモールドする工程と、前記各ユニットの前記ヒートシンクおよび前記取り出し電極の裏面を押圧することにより前記金属板と前記各ユニットを分離させる工程とを、本実施の形態に斯かる半導体装置の製造方法は有している。このような各工程の詳細を以下にて説明する。
【００７８】
第１工程：図２０参照
先ず、大判の金属板３１を準備する。金属板３１は銅、銀等の金属から成り、０．５〜３．０ｍｍの板厚を具備する。同図に於いて、点線で示される部分は、形成予定のヒートシンク１１および取り出し電極１２を示している。
【００７９】
第２工程：図２１参照
この工程は、金属板３１をハーフプレスすることにより、ヒートシンク１１および取り出し電極１２を形成する工程である。具体的には、前行程において準備した金属板３１をプレス機の台座３２に設置し、金属板３１はヒートシンク１１およびエミッタ、ベース取り出し電極１２の形成部をプレス機に認識させ、ヒートシンク１１およびエミッタ、ベース取り出し電極１２の形成部を残してパンチ３３にて半抜き状態にプレス加工する。このとき、金属板３１は３／４程度抜き出されるが、使用用途に応じてできる限り接続部が少なくなるよにプレス加工する。
【００８０】
そして、図２１（Ｂ）に示すように、プレス加工をした金属板３１の表面に形成される凹部および金属板３１の裏面に形成される凸部の側面には、せん断面３４および破断面３５が形成される。せん断面３４は金属板３１表裏の先端部に形成され、破断面３５は抜き出された金属板３１の接続部およびその周辺に形成される。尚、せん断面３４の厚さは、金属板３１の厚さの３／４程度の厚さとなる。ここで、破断面３５は分離して図示されているが、実際は破断面３５は接合している。
【００８１】
次に、図２１（Ｃ）に示すように、金属板３１上に形成される複数のヒートシンク１１およびエミッタ、ベース取り出し電極１２の位置をプレス機に認識させ、それぞれの設置部および電極５７を残すように上記したプレス加工を繰り返すことで金属板３１に複数の半導体装置形成部を構成するユニットを形成する。
【００８２】
第３工程：図２２参照
この工程は、前行程で形成した各ユニットに於いて、ヒートシンク１１上に半導体素子を固着し、この半導体素子の電極と取り出し電極１２とを電気的に接続する工程である。
【００８３】
具体的には、図２２に示すように、金属板３１の凸部のヒートシンク１１にパワートランジスタ１３を半田ペースト１４を介して固着する。そして、固着されたパワートランジスタ１３のボンディングパッド部とエミッタ、ベース取り出し電極１２とを金属細線１６で電気的に接続する。このとき、大電流を流すパワートランジスタ１３はチップ自身が大きく電流容量も多いのでボンディングパッドのサイズも大きく形成されているため、金属細線１６は、例えば、大径（３００μｍ）のＡｌ線が用いられる。そして、太線ボンダーによりボンディングパッド部および電極部１２には超音波ボンディングされることで接続される。
【００８４】
尚、図示はしていないが、ヒートシンク１１上には半田ペースト１４との接着性を考慮して銀メッキや金メッキが施されている場合もある。また、取り出し電極１２上には金属細線１６の接着性が考慮され銀メッキやニッケルメッキが施されている。
【００８５】
第４工程：図２３参照
この工程は、各ユニットを個別に絶縁性樹脂でモールドする工程である。具体的には、金属細線６０により各々のエミッタ、ベース取り出し電極部１３と接続されている金属板３１に絶縁性樹脂１７を付着する。これは、トランスファーモールド、インジェクションモールド、またはポッティングや印刷により実現できる。本実施例では、例えば、トランスファーモールドによる絶縁性樹脂１７が、各ユニットを一体にモールドしている。ここで、絶縁性樹脂１７としては、エポキシ樹脂等の熱硬化性樹脂、ポリイミド樹脂、ポリフェニレンサルファイド等の熱可塑性樹脂を用いることができる。また絶縁性樹脂１７は、金型を用いて固める樹脂、塗布をして被覆できる樹脂であれば、全ての樹脂が採用できる。
【００８６】
本実施の形態では、金属板３１表面に被覆された絶縁性樹脂１７の厚さは、パワートランジスタ１３の最頂部から約１００μｍ程度が被覆されるように調整されている。この厚みは、強度を考慮して厚くすることも、薄くすることも可能である。
【００８７】
この工程では、モールド金型（図示せず）を用いて各ユニットを個別にモールドしている。従って、各ユニットは、金属板３１を介して接合されているのみである。
【００８８】
第５工程：図２４および図２５参照
この工程は、絶縁性樹脂１７により支持されている各ユニットを、プレスすることにより、金属板３１から分離させる工程である。具体的には、金属板３１の裏面から、プレス等を用いて各ユニットのヒートシンク１１および取り出し電極１２の裏面をプレスする。前述したように、各ユニットのヒートシンク１１および取り出し電極１２と金属板との破断面で接合されている。そしてヒートシンク１１および取り出し電極１２は、第２工程で金属板の厚さに対して３／４程度抜き出されている。従って各ユニットと、金属板との接合はそれほど強固ではない。
【００８９】
このことから、各ユニットのヒートシンク１１および取り出し電極１２の裏面をプレスすることにより、各ユニットを金属板から剥離させることができる。それと同時に、各ユニットは個々に分離されて、個々の半導体装置となる。
【００９０】
図２５を参照して、以上の工程により各ユニットは、個々の半導体装置となる。同図は、完成した半導体装置を示しており、このような半導体装置は実装基板に実装される。
【００９１】
本発明の半導体装置の製造方法は、上記した実施の形態に限定されない。例えば、半導体素子としてパワーＭＯＳＦＥＴ、ＩＧＢＴ、ＳＩＴ、大電流駆動用のＴｒ、大電流駆動用のＩＣ（ＭＯＳ型、ＢＩＰ型、Ｂｉ−ＣＭＯＳ型）メモリ素子等のように大電流で用いられ、放熱を必要とするパワー半導体素子を用いる場合も上記した実施の形態により実施することができる。また、上記した半抜き加工により金属板の厚さを調整することで、放熱性をあまり必要としないセミパワートランジスタ等セミパワー半導体素子や小信号トランジスタ等の小信号半導体素子を内蔵した半導体装置を用いた混成集積回路およびその製造方法についても実現することができる。その他、本発明の要旨を逸脱しない範囲で、種々の変更が可能である。
【００９２】
本実施の形態に斯かる半導体装置の製造方法は、以下に示すような効果を奏することができる。
【００９３】
第１に、上記のような工程で製造された半導体装置を回路素子として混成集積回路装置に用いることで、ワイヤーボンディング工程を省略し簡素な組み立て工程を実現することができる。
【００９４】
第２に、上記したような半導体装置の製造方法は、エッチングの工程およびダイシングの工程を必要としない。従って工程数を削減した半導体装置の製造方法を実現させることができる。
【００９５】
第３に、最終工程までは、各ユニットは金属板を介して一体に支持されており、搬送性および作業性に優れた半導体装置の製造方法を実現できる。
【００９６】
【発明の効果】
本発明では、以下に示すような効果を奏することができる。
【００９７】
第１に、本発明の混成集積回路装置によれば、パワー半導体素子、セミパワー半導体素子、または小信号半導体素子のいずれかの半導体素子と、前記半導体素子を固着するヒートシンクと、前記半導体素子のエミッタ、ベース取り出し電極と、前記半導体素子と前記電極を電気的に接続する金属細線とを一体に絶縁性樹脂でモールドすることで形成される半導体装置を用いることで、混成集積回路装置の組み立て工程を大幅に短縮し、製造コストも大幅に低減することができる。
【００９８】
第２に、本発明の混成集積回路装置によれば、本発明の混成集積回路装置に用いる半導体装置において、前記ヒートシンクと前記取り出し電極との高さが同等高さに位置する構造を有している。そのことにより、前記半導体素子と前記半導体素子の取り出し電極との高さとをほぼ同じ高さにすることができるので、前記半導体素子と前記電極とを電気的に接続する前記金属細線が、前記半導体素子が固着される前記ヒートシンクに接触し切断したり、ショートすることのない構造を有するので、製品品質をより向上させることができる。
【００９９】
第３に、本発明の混成集積回路装置の製造方法によれば、本発明の混成集積回路装置に用いる半導体装置の製造方法において、パワー半導体素子、セミパワー半導体素子、小信号半導体素子を固着するヒートシンクに用いられる金属板を準備する工程と、前記金属板をプレス加工により選択的に半抜き状にし、前記ヒートシンクおよび前記半導体素子の取り出し電極を形成する工程と、複数の前記ヒートシンクに複数の前記半導体素子を固着させる工程と、前記半導体素子と前記半導体素子の取り出し電極とを金属細線で電気的に接続する工程と、前記金属板を絶縁性樹脂で一括してモールドする工程を有する。そことにより、前記金属板上に前記半導体素子を内蔵した半導体装置を一度に大量に形成することができ、製造工程および製造コストを大幅に改善することができる混成集積回路装置の製造方法を提供することができる。
【０１００】
第４に、本発明の混成集積回路装置の製造方法によれば、上記したように、準備工程として前記半導体素子、前記金属細線等を内蔵した半導体装置を準備しておくことにより、混成集積回路装置の組み立て工程において、前記半導体装置をチップマウンター等でダイボンディングすることで前記金属細線のワイヤーボンディング工程や前記半導体素子をダイボンディングする工程等を省略し簡素な組み立て工程を実現することができる。
【０１０１】
第５に、本発明の混成集積回路装置の製造方法によれば、混成集積回路装置に用いる半導体装置のトランスファーモールド工程において、金属板上に複数形成された半導体装置をトランスファーモールドにより絶縁性樹脂が一体にモールドするため、トランスファーモールド用の金型は、フレームの大きさに合わせた１組あれば、半導体装置のサイズに関係なく同じ金型でトランスファーモールドすることができるので、大幅なコスト削減をすることができる。
【０１０２】
第６に、本発明の半導体装置によれば、ヒートシンクおよび取り出し電極の裏面が絶縁性樹脂の裏面から突出した構造を有している。従って、この半導体装置を実装基板に実装する際のせルフアラインの効果を向上させることができる。
【０１０３】
第７に、本発明の半導体装置の製造方法によれば、ダイシングの工程およびエッチングの工程を省略させて半導体装置を製造することができる。従って、工程数を低減させることができる。更には、このことによりコストを低減させることができる。
【図面の簡単な説明】
【図１】本発明の混成集積回路装置の（Ａ）断面図（Ｂ）平面図である。
【図２】本発明の混成集積回路装置の（Ａ）回路図（Ｂ）断面図である。
【図３】本発明の混成集積回路装置の製造方法を説明する図である。
【図４】本発明の混成集積回路装置の製造方法を説明する図である。
【図５】本発明の混成集積回路装置の製造方法を説明する図である。
【図６】本発明の混成集積回路装置の製造方法を説明する図である。
【図７】本発明の混成集積回路装置の製造方法を説明する図である。
【図８】本発明の混成集積回路装置の製造方法を説明する図である。
【図９】本発明の混成集積回路装置の製造方法を説明する図である。
【図１０】本発明の混成集積回路装置の製造方法を説明する図である。
【図１１】本発明の混成集積回路装置の製造方法を説明する図である。
【図１２】本発明の混成集積回路装置の製造方法を説明する図である。
【図１３】本発明の混成集積回路装置の製造方法を説明する図である。
【図１４】本発明の混成集積回路装置の製造方法を説明する図である。
【図１５】本発明の混成集積回路装置の製造方法を説明する図である。
【図１６】本発明の混成集積回路装置の製造方法を説明する図である。
【図１７】本発明の混成集積回路装置の製造方法を説明する図である。
【図１８】本発明の半導体装置を説明する図である。
【図１９】本発明の半導体装置を説明する図である。
【図２０】本発明の半導体装置の製造方法を説明する図である。
【図２１】本発明の半導体装置の製造方法を説明する図である。
【図２２】本発明の半導体装置の製造方法を説明する図である。
【図２３】本発明の半導体装置の製造方法を説明する図である。
【図２４】本発明の半導体装置の製造方法を説明する図である。
【図２５】本発明の半導体装置の製造方法を説明する図である。
【図２６】従来の混成集積回路装置の回路図である。
Claims (18)
- 金属板をハーフプレスして、ヒートシンクと該ヒートシンクに近接した位置に配置する取り出し電極とを前記金属板の表面側における凸部とした多数組のユニットを設ける工程と、
前記金属板の前記各ユニットの前記ヒートシンクに半導体素子のベアチップを固着する工程と、
前記金属板の前記各ユニットの前記半導体素子の電極と前記取り出し電極とを接続する工程と、
前記金属板の前記各ユニットを絶縁性樹脂で一体にモールドする工程と、
前記金属板の裏面から前記各ユニットの前記ヒートシンクと前記取り出し電極間に形成された前記金属板の裏面側における凸部を前記絶縁性樹脂が露出するまで完全に除去する工程と、
前記絶縁性樹脂を切断して個別の前記ユニットに分離する工程と、
前記ユニットを複数の導電パターンを形成した実装基板に組み込む工程とを具備することを特徴とする混成集積回路装置の製造方法。 - 前記金属板をハーフプレスする工程において、前記金属板を前記金属板の厚みの１／２〜４／５程度抜き出すことを特徴とする請求項１記載の混成集積回路装置の製造方法。
- 前記金属板の裏面から前記各ユニットの前記ヒートシンクと前記取り出し電極間に形成された前記金属板の裏面側における凸部を除去する工程において、前記金属板を裏面から切削することを特徴とする請求項１記載の混成集積回路装置の製造方法。
- 前記金属板の裏面から前記各ユニットの前記ヒートシンクと前記取り出し電極間に形成された前記金属板の裏面側における凸部を除去する工程において、最初に前記金属板の裏面から切削し、その後切削面からエッチングすることを特徴とする請求項１記載の混成集積回路装置の製造方法。
- 前記ユニットを複数の導電パターンを形成した前記実装基板に組み込む工程において、前記ユニットはロウ材を介して前記導電パターンに固着されることを特徴とする請求項１記載の混成集積回路装置の製造方法。
- 前記ヒートシンクおよび前記取り出し電極は、銅板または銀板で構成されることを特徴とする請求項１記載の混成集積回路装置の製造方法。
- 前記実装基板は表面を絶縁処理した金属板を用いることを特徴とする請求項１記載の混成集積回路装置の製造方法。
- 前記半導体素子は、パワー半導体素子、セミパワー半導体素子または小信号半導体素子のいずれかを固着されることを特徴とする請求項１記載の混成集積回路装置の製造方法。
- 金属板をハーフプレスして、ヒートシンクと該ヒートシンクに近接した位置に配置する取り出し電極とを前記金属板の表面側における凸部とした多数組のユニットを設ける工程と、
前記金属板の裏面に形成された凸部を除去し、前記金属板の裏面を平坦にする工程と、
前記金属板の前記各ユニットの前記ヒートシンクに半導体素子のベアチップを固着する工程と、
前記金属板の前記各ユニットの前記半導体素子の電極と前記取り出し電極とを接続する工程と、
前記金属板の前記各ユニットを絶縁性樹脂で一体にモールドする工程と、
前記金属板の裏面から前記各ユニットの前記ヒートシンクと前記取り出し電極間に形成された前記金属板の裏面側における凸部を除去する工程と、
前記絶縁性樹脂を切断して個別の前記ユニットに分離する工程と、
前記ユニットを複数の導電パターンを形成した実装基板に組み込む工程とを具備することを特徴とする混成集積回路装置の製造方法。 - 前記金属板をハーフプレスする工程において、前記金属板を前記金属板の厚みの１／２〜４／５程度抜き出すことを特徴とする請求項９記載の混成集積回路装置の製造方法。
- 前記金属板の裏面を平坦にする工程は、前記金属板の裏面から切削することを特徴とする請求項９記載の混成集積回路装置の製造方法。
- 前記金属板の裏面を平坦にする工程において、最初に前記金属板の裏面から切削し、その後切削面からエッチングすることを特徴とする請求項９記載の混成集積回路装置の製造方法。
- 前記金属板の裏面から前記各ユニットの前記ヒートシンクと前記取り出し電極間に形成された前記金属板の裏面側における凸部を除去する工程において、前記金属板の裏面から切削することを特徴とする請求項９記載の混成集積回路装置の製造方法。
- 前記金属板の裏面から前記各ユニットの前記ヒートシンクと前記取り出し電極間に形成された前記金属板の裏面側における凸部を除去する工程において、最初に前記金属板の裏面から切削し、その後切削面からエッチングすることを特徴とする請求項９記載の混成集積回路装置の製造方法。
- 前記ユニットを複数の導電パターンを形成した前記実装基板に組み込む工程において、前記ユニットはロウ材を介して前記導電パターンに固着されることを特徴とする請求項９記載の混成集積回路装置の製造方法。
- 前記ヒートシンクおよび前記取り出し電極は、銅板および銀板で構成されることを特徴とする請求項９記載の混成集積回路装置の製造方法。
- 前記実装基板は表面を絶縁処理した金属板を用いることを特徴とする請求項９記載の混成集積回路装置の製造方法。
- 前記半導体素子は、パワー半導体素子、セミパワー半導体素子または小信号半導体素子のいずれかを固着されることを特徴とする請求項９記載の混成集積回路装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002031750A JP4285934B2 (ja) | 2001-02-09 | 2002-02-08 | 混成集積回路装置の製造方法 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001034701 | 2001-02-09 | ||
| JP2001-34701 | 2001-02-09 | ||
| JP2002031750A JP4285934B2 (ja) | 2001-02-09 | 2002-02-08 | 混成集積回路装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002314017A JP2002314017A (ja) | 2002-10-25 |
| JP4285934B2 true JP4285934B2 (ja) | 2009-06-24 |
Family
ID=26609278
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002031750A Expired - Fee Related JP4285934B2 (ja) | 2001-02-09 | 2002-02-08 | 混成集積回路装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4285934B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5532570B2 (ja) * | 2008-09-29 | 2014-06-25 | 凸版印刷株式会社 | リードフレーム型基板とその製造方法ならびに半導体装置 |
-
2002
- 2002-02-08 JP JP2002031750A patent/JP4285934B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002314017A (ja) | 2002-10-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101469770B1 (ko) | 전력 소자 패키지 및 그 제조 방법 | |
| KR100569479B1 (ko) | 반도체 장치용 칩 스케일 표면 장착 패키지 및 그 제조공정 | |
| US6964918B1 (en) | Electronic components such as thin array plastic packages and process for fabricating same | |
| US6562647B2 (en) | Chip scale surface mount package for semiconductor device and process of fabricating the same | |
| US6596564B2 (en) | Semiconductor device and method of manufacturing the same | |
| US6624511B2 (en) | Hybrid integrated circuit device | |
| US7211877B1 (en) | Chip scale surface mount package for semiconductor device and process of fabricating the same | |
| JP3778773B2 (ja) | 板状体および半導体装置の製造方法 | |
| US7271035B2 (en) | Manufacturing method for resin sealed semiconductor device | |
| JP2003522416A (ja) | 下側に設けられた接触部を有する半導体構成素子とその製造方法 | |
| US11791247B2 (en) | Concealed gate terminal semiconductor packages and related methods | |
| US7282395B2 (en) | Method of making exposed pad ball grid array package | |
| US20140319689A1 (en) | Contact Pads with Sidewall Spacers and Method of Making Contact Pads with Sidewall Spacers | |
| JP4285934B2 (ja) | 混成集積回路装置の製造方法 | |
| JP3408246B2 (ja) | 混成集積回路装置の製造方法 | |
| JP2002237559A (ja) | 半導体装置の製造方法およびそれを用いた混成集積回路装置の製造方法 | |
| JP2006237503A (ja) | 半導体装置およびその製造方法 | |
| JP3510841B2 (ja) | 板状体、リードフレームおよび半導体装置の製造方法 | |
| JP2003046053A (ja) | 半導体装置およびその製造方法 | |
| JP3475181B2 (ja) | 半導体装置の製造方法およびそれを用いた混成集積回路装置の製造方法 | |
| JP2003309239A (ja) | 半導体装置およびその製造方法 | |
| US11842954B2 (en) | Method of manufacturing semiconductor devices and corresponding semiconductor device | |
| JP4723776B2 (ja) | 半導体装置の製造方法 | |
| US20240332143A1 (en) | Hybrid quad flat no-leads (qfn) integrated circuit package | |
| CN118738008A (zh) | 混合四方扁平无引线qfn集成电路封装件 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050204 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050726 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20051226 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061114 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061227 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071218 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080207 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090224 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090324 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120403 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120403 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |