JP4285934B2 - 混成集積回路装置の製造方法 - Google Patents

混成集積回路装置の製造方法 Download PDF

Info

Publication number
JP4285934B2
JP4285934B2 JP2002031750A JP2002031750A JP4285934B2 JP 4285934 B2 JP4285934 B2 JP 4285934B2 JP 2002031750 A JP2002031750 A JP 2002031750A JP 2002031750 A JP2002031750 A JP 2002031750A JP 4285934 B2 JP4285934 B2 JP 4285934B2
Authority
JP
Japan
Prior art keywords
metal plate
integrated circuit
heat sink
hybrid integrated
circuit device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2002031750A
Other languages
English (en)
Other versions
JP2002314017A (ja
Inventor
祐仁 新井
伸一 豊岡
純次 阪本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP2002031750A priority Critical patent/JP4285934B2/ja
Publication of JP2002314017A publication Critical patent/JP2002314017A/ja
Application granted granted Critical
Publication of JP4285934B2 publication Critical patent/JP4285934B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93Batch processes
    • H01L24/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93Batch processes
    • H01L2224/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1305Bipolar Junction Transistor [BJT]
    • H01L2924/13055Insulated gate bipolar transistor [IGBT]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1306Field-effect transistor [FET]
    • H01L2924/13091Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/14Integrated circuits
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/156Material
    • H01L2924/15786Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787Ceramics, e.g. crystalline carbides, nitrides or oxides

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、半導体装置が実装された混成集積回路装置およびその製造方法に関し、工程内のボンディングワイヤー用の金属細線によるボンディングを減らし、組立工数を大幅に減少できる混成集積回路装置およびその製造方法に関するものである。
【0002】
【従来の技術】
従来、電子機器にセットされる混成集積回路装置は、例えばプリント基板、セラミック基板または金属基板の上に導電パターンが形成され、この上には、LSIまたはディスクリートTR等の能動素子、チップコンデンサ、チップ抵抗またはコイル等の受動素子が実装されて構成される。そして、前記導電パターンと前記素子が電気的に接続されて所定の機能の回路が実現されている。
【0003】
回路の一例として、オーディオ回路があり、これらに示す素子は、図26の様に実装されている。
【0004】
図26に於いて、一番外側の矩形ラインは、少なくとも表面が絶縁処理された実装基板1である。そしてこの上には、Cuから成る導電パターン2が貼着されている。この導電パターン2は、外部取り出し用電極2A、配線2B、ダイパッド2C、ボンディングパッド2D、受動素子3を固着する電極4等で構成されている。
【0005】
ダイパット2Cには、TR、ダイオード、複合素子またはLSI等のベアチップ状で、半田を介して固着されている。そしてこの固着されたチップ上の電極と前記ボンディングパット2Dがボンディングワイヤー用の金属細線5A、5B、5Cを介して電気的に接続されている。この金属細線は、一般に、小信号と大信号用に分類され、小信号部は20〜80μmφの金属細線が用いられる。そしてここでは約40μmφから成るAl線5AまたはAu線が採用される。また、大信号部は約100〜500μmφのAl線が採用されている。特に大信号は、線径が大きいため、150μmφのAl線5B、300μmφのAl線5Cが選択されている。尚、大信号用の金属細線の径は、流れる電流容量やボンディングパットサイズ等を考慮して適宜採用される。
【0006】
また大電流を流すパワーTR6は、チップの温度上昇を防止するために、ダイパッド2C上のヒートシンク7に固着されている。
【0007】
そして前記外部取り出し用電極2A、ダイパッド2C、ボンディングパッド2D、電極4を回路とするため配線2Bが色々な所に延在される。また、チップの位置、配線の延在の仕方の都合で、配線同士が交差をする場合は、ジャンピング線8A、8Bが採用されている。
【0008】
【発明が解決しようとする課題】
図26からも明らかなように、チップコンデンサ、チップ抵抗、小信号用TRチップ、大信号用TRチップ、ダイオード更にはLSI等が数多く採用され、それぞれがロウ材等で固着されている。そしてTRチップ等の半導体素子は、金属細線を使って電気的に接続されている。この金属細線は、電流容量により複数種類に分けられ、その金属細線の数も非常に多い。また、金属細線をボンディングする技術は技術的に高度であるため、ボンディング設備のメンテナンス等が必要となる。この事からも明らかな様に、チップの固着、金属細線の接続は、組み立て工程を非常に長くし、コストの上昇を招いていた。
【0009】
上記したことと同様に、導電路が組み込まれた基板にパワートランジスタを固着する際においても、最初にヒートシンクを固着しそのヒートシンク上にパワートランジスタを固着し、その後パワートランジスタのボンディングパッド部と導電路とをパワートランジスタ用の太い金属細線を使って電気的に接続されている。そのため、組み立て工程を非常に長くすることによるコストの上昇や作業時間の長期化を招いていた。また、パワートランジスタのボンディングパッド部と導電路とを金属細線で接続する際に、金属細線がヒートシンクに接触することで金属細線が切断されたり、ショートしてしまうという問題があった。
【0010】
また、トランジスタ等の半導体素子を電気的に接続している金属細線において、金属細線が露出した構造を有する場合は、露出した金属細線を保護するためにエポキシコーティングやケース等の作業が必要となる問題があった。
【0011】
また、現在市場にあるリードフレームに半導体素子を固着したパッケージを混成集積回路基板に実装すると、このパッケージサイズが非常に大きいため、混成集積回路基板のサイズが大きくなってしまう問題もあった。
【0012】
以上述べたように、混成集積回路基板を採用しコストを下げようとしても、組み立て工程が長くなる点、高度なボンディング技術を要するため設備のメンテナンスを必要とする点等からコストの上昇を招いてしまう問題があった。
【0013】
【課題を解決するための手段】
本発明は、上記した従来の課題に鑑みてなされたもので、本発明である半導体集積回路装置では、複数の導電パターンを有する実装基板と前記導電パターンにヒートシンク上に固着した半導体素子のベアチップを実装する混成集積回路装置において、前記ヒートシンクと該ヒートシンクと同一材料で形成され前記ヒートシンクに近接して配置された取り出し電極とを絶縁性樹脂で一体に支持し、前記半導体素子の電極と前記取り出し電極とを電気的に接続しかつ前記絶縁性樹脂に埋設された金属細線を設け、前記絶縁性樹脂の裏面から露出した前記ヒートシンクおよび前記取り出し電極とを所望の前記導電パターンに接続することを特徴とする。
【0014】
本発明の半導体集積回路装置は、好適には、前記金属板の凸部に前記半導体素子および前記取り出し電極が形成されていることで、前記半導体素子と前記取り出し電極とを電気的に接続する前記金属細線が前記半導体素子が形成されている前記金属板に接触し切断すること、または、接触により電気的にショートすることを低減することができる構造であることを特徴とする。
【0015】
上記した課題を解決するために、本発明の半導体集積回路装置の製造方法では、金属板をハーフプレスしてヒートシンクと該ヒートシンクに近接した位置に配置する取り出し電極とを凸部とした多数組のユニットを設ける工程と、前記金属板の前記各ユニットの前記ヒートシンクに半導体素子のベアチップを固着する工程と、前記金属板の前記各ユニットの前記半導体素子の電極と前記取り出し電極とを接続する工程と、前記金属板の前記各ユニットを絶縁性樹脂で一体にモールドする工程と、前記金属板の裏面から前記各ユニットの前記ヒートシンクと前記取り出し電極間の凹部を除去する工程と、前記絶縁性樹脂を切断して個別の前記ユニットに分離する工程と、前記ユニットを複数の導電パターンを形成した実装基板に組み込む工程とを具備することを特徴とする。
【0016】
本発明の半導体集積回路装置の製造方法は、好適には、前記金属板をハーフプレスする工程において、前記金属板を前記金属板の厚みの1/2〜4/5程度抜き出すことで、前記金属板上に一体に複数の前記ユニットを形成することができることを特徴とする。
【0017】
更に、本発明の半導体集積回路装置の製造方法は、前記金属板の裏面から前記各ユニットの前記ヒートシンクと前記取り出し電極間の凹部を除去する工程において、前記金属板を裏面から切削し、または、切削した後にエッチングすることで、前記パワー半導体素子の電極と前記取り出し電極とが形成される前記金属板を分離し、複数の前記ユニットを一度に形成することができることを特徴とする。
【0018】
更に、本発明の半導体集積回路装置の製造方法は、前記金属板の前記各ユニットを前記絶縁性樹脂で一体にモールドする工程において、前記ヒートシンクおよび前記取り出し電極の側面にはせん断面と破断面が形成される。そして、前記せん断面の厚みは前記金属板の厚みの1/2〜1/3程度に形成されるが、前記破断面により前記絶縁樹脂との結合を強化することができることを特徴とする。
【0019】
更に、本発明の半導体装置は、ヒートシンクと、前記ヒートシンクと同一材料で形成され且つ前記ヒートシンクに近接して配置された取り出し電極と、前記ヒートシンク上に固着された半導体素子と、前記半導体素子の電極と前記取り出し電極とを電気的に接続する金属細線と、前記ヒートシンク、前記取り出し電極および前記金属細線を埋没させ且つ全体を一体に支持する絶縁性樹脂とを有する半導体装置であり、前記ヒートシンクおよび取り出し電極が露出する前記半導体装置の面に於いて、前記ヒートシンクまたは取り出し電極の下面を、前記絶縁性樹脂が形成する面から突出させることを特徴とする。
【0020】
更に、本発明の半導体装置の製造方法は、金属板をハーフプレスしてヒートシンクと該ヒートシンクに近接した位置に配置する取り出し電極とを凸部とした多数組のユニットを設ける工程と、前記金属板の前記各ユニットの前記ヒートシンクに半導体素子を固着する工程と、前記各ユニットの前記半導体素子の電極と前記取り出し電極とを接続する工程と、前記金属板の前記各ユニットを絶縁性樹脂で個別にモールドする工程と、前記各ユニットの前記ヒートシンクおよび前記取り出し電極の裏面を押圧することにより、前記金属板と前記各ユニットを分離させる工程とを具備することを特徴とする。
【0021】
【発明の実施の形態】
本発明は、組み立て工程を簡略化できる半導体装置および混成集積回路装置において、特に、従来は組み立て工程で行っていた金属細線のボンディング、半導体素子のダイボンディング工程を準備工程で行い、組み立て工程を簡略化する混成集積回路装置に関するものである。ここで言う準備工程とは、小信号素子、パワートランジスタ等の半導体素子を内蔵した半導体装置を一括して、大量に準備する工程をいう。
【0022】
一般に、混成集積回路装置は、色々な回路素子により電子回路が構成され、必要により、TRチップ、ICチップまたはLSIチップ等の能動素子、チップコンデンサまたはチップ抵抗等の受動素子が実装されている。そしてこれらの回路素子は、実装基板上に形成された導電パターンと電気的に接続される。また回路として実現するために、導電パターンには、配線が設けられ、また回路素子は、ロウ材、導電ボール、半田ボール、導電ペーストまたは金属細線を介して電気的に接続されている。
【0023】
特に、本発明の混成集積回路装置では、放熱を必要とする大電流半導体素子、例えば、パワートランジスタ、パワーMOSFET等を用いた混成集積回路装置に関するものである。具体的には、ヒートシンクとして用いられる金属板上に形成されているパワートランジスタ、取り出し電極およびパワートランジスタと取り出し電極とを電気的に接続するパワートランジスタ用の太い金属細線を絶縁性樹脂でトランスファーモールドして形成されている半導体装置を複数の導電パターンが形成されている実装基板に固着する混成集積回路装置に関するものである。
【0024】
以下に、本発明の実施の形態について、図面を参照して下記に示す。
(混成集積回路装置を説明する第1の実施の形態)
図1は、本実施形態の混成集積回路装置に用いられる半導体装置であり、金属板上にパワートランジスタ13、取り出し電極12およびそれらを電気的に接続する金属細線16を絶縁性樹脂17でトランスファーモールドした半導体装置の(A)断面図、(B)平面図である。本実施形態に用いられている半導体装置は、銅の金属板から成るヒートシンク11上にパワートランジスタ13が半田ペースト14を介して固着される。そして、パワートランジスタ13のボンディングパッド部15とヒートシンク11に隣接して形成されている銅の金属板から成る取り出し電極12とを電気的に接続する金属細線16とを絶縁性樹脂17でトランスファーモールドされることで形成されている。金属板は銅以外でも、銀等の金属からなる場合もある。尚、図示はしていないが、ヒートシンク11上には半田ペースト14との接着性を考慮して銀メッキや金メッキが施されている場合もある。また、取り出し電極12上には金属細線16の接着性が考慮され銀メッキやニッケルメッキが施されている。
【0025】
ここで、銅の金属板から成るヒートシンク11および取り出し電極12の側面はせん断面18および破断面23を有している。そして、せん断面18の厚みは金属板の厚みの1/2〜1/3程度に形成されるが、破断面23により絶縁性樹脂17との結合を強化することができ、破断面23と絶縁性樹脂17とが剥離を起こしづらいアンカー的効果を有する構造と成っている。
【0026】
そして、図1に示した半導体装置の裏面については、ヒートシンク11および取り出し電極12の金属板の下面は半田により電極部20が形成されており、それ以外の部分はレジスト19で被覆されている。ここで、半導体装置の裏面を被覆する材料としては、レジスト以外でも絶縁被膜であればよい。
【0027】
上記したパワートランジスタ13等を内蔵する半導体装置はロウ材を介して図2(A)に示した実装基板22上の導電パターン23に、図2(B)に示すようにもちいられることで、従来の製造工程を簡素化することができる混成集積回路装置を実現することができる。
【0028】
ここで、実装基板22について説明する。前述した半導体装置を実装する実装基板22としては、プリント基板、セラミック基板、フレキシブルシート基板または金属基板が考えられる。この実装基板22は、表面に導電パターンが形成されるため、電気的絶縁が考慮されて、少なくとも基板の表面が絶縁処理されている。プリント基板、セラミック基板、フレキシブルシート基板は、基板自身が絶縁材料で構成されているため、そのまま表面に導電パターン形成すれば良い。しかし金属基板の場合は、少なくとも表面に絶縁材料が被着され、この上に導電パターンが被着されている。
【0029】
本実施形態の混成集積回路装置に用いられる半導体装置では、銅の金属板から成るヒートシンク11および取り出し電極12との高さが同位置に形成されている。そのため、ヒートシンク11上に固着されているパワートランジスタ13と取り出し電極12とを電気的に接続している金属細線16が、ヒートシンク11に接触することがないので、金属細線16が切断されたり、電気的にショートを起こすことがないので、製品品質をより向上した半導体装置を形成することができる。
【0030】
上記したように、本実施の形態では、半導体素子としてパワートランジスタを用いた場合を説明したが、特に、パワートランジスタに限定する必要はない。例えば、パワー半導体素子ではパワーMOSFET、IGBT、SIT、大電流駆動用のTr、大電流駆動用のIC(MOS型BIP型Bi−CMOS型)メモリ素子等を用いた場合でも、また、セミパワー半導体素子、小信号半導体素子を用いた場合でも同様の効果を得ることができる。その他、本発明の趣旨を逸脱しない範囲で種々の変更が可能である。
(混成集積回路装置の製造方法を説明する第2の実施の形態)
次に、上記の混成集積回路装置の製造方法について説明する。最初に、図3〜図8を参照にして、本発明である混成集積回路装置の製造方法に用いられるパワートランジスタ等が内蔵された半導体装置の製造方法について説明する。
【0031】
図3に示すように、先ず、大判の金属板31を準備する。金属板31は銅、銀等の金属から成り、0.5〜3.0mmの板厚を具備する。
【0032】
次に、図4(A)に示すように、図3において準備した金属板31をプレス機の台座32に設置し、金属板31はヒートシンク36およびエミッタ、ベース取り出し電極37の形成部をプレス機に認識させ、ヒートシンク36およびエミッタ、ベース取り出し電極37の形成部を残してパンチ33にて半抜き状態にプレス加工する。このとき、金属板31は1/2〜4/5程度抜き出されるが、使用用途に応じてできる限り接続部が少なくなるようにプレス加工する。
【0033】
そして、図4(B)に示すように、プレス加工をした金属板31の表面に形成される凹部および金属板31の裏面に形成される凸部の側面には、せん断面34および破断面35が形成される。せん断面34は金属板31表裏の先端部に形成され、破断面35は抜き出された金属板31の接続部およびその周辺に形成される。尚、せん断面34の厚さは、金属板31の厚さの1/2〜1/3程度の厚さとなる。ここで、破断面35は分離して図示されているが、実際は破断面35は接合している。
【0034】
次に、図4(C)に示すように、金属板31上に形成される複数のヒートシンク36およびエミッタ、ベース取り出し電極37の位置をプレス機に認識させる。そして、金属板31上にそれぞれの設置部36および電極37を残すように、上記したプレス加工を繰り返すことで金属板31に複数の半導体装置形成部を形成する。
【0035】
次に、図5に示すように、金属板31の凸部のヒートシンク36にパワートランジスタ38を半田ペースト39を介して固着する。そして、固着されたパワートランジスタ38のボンディングパッド部とエミッタ、ベース取り出し電極37とを金属細線40で電気的に接続する。このとき、大電流を流すパワートランジスタ38はチップ自身が大きく電流容量も多いのでボンディングパッドのサイズも大きく形成されているため、金属細線40は、例えば、大径(300μm)のAl線が用いられる。そして、太線ボンダーによりボンディングパッド部および電極37には超音波ダイボンディングされることで接続される。
【0036】
尚、図示はしていないが、ヒートシンク36上には半田ペースト39との接着性を考慮して銀メッキや金メッキが施されている場合もある。また、取り出し電極37上には金属細線40の接着性が考慮され銀メッキやニッケルメッキが施されている。
【0037】
次に、図6に示すように、複数の半導体装置形成部にパワートランジスタ38を半田ペースト39を介して固着し、金属細線40により各々のエミッタ、ベース取り出し電極37と接続されている金属板31に絶縁性樹脂41を付着する工程である。これは、トランスファーモールド、インジェクションモールド、またはポッティングや印刷により実現できるが、本実施例では、例えば、トランスファーモールドにより絶縁性樹脂41が一体にモールドされる。ここで、絶縁性樹脂41としては、エポキシ樹脂等の熱硬化性樹脂、ポリイミド樹脂、ポリフェニレンサルファイド等の熱可塑性樹脂を用いることができる。また絶縁性樹脂41は、金型を用いて固める樹脂、塗布をして被覆できる樹脂であれば、全ての樹脂が採用できる。
【0038】
本実施の形態では、金属板31表面に被覆された絶縁性樹脂41の厚さは、パワートランジスタ38の最頂部から約100μm程度が被覆されるように調整されている。この厚みは、強度を考慮して厚くすることも、薄くすることも可能である。
【0039】
また、従来は部品のサイズ毎にトランスファーモールド金型が必要であった。しかし、本発明では、トランスファーモールドにより複数のパワートランジスタ38が固着された金属板31に絶縁性樹脂41が一体にモールドされるため、トランスファーモールド用の金型は、フレームの大きさに合わせた1組あれば、部品のサイズに関係なく同じ金型でトランスファーモールドすることができる。
【0040】
次に、図7(A)、(B)に示すように、全体を絶縁性樹脂41で被覆された金属板31の裏面を物理的にまたは物理的および化学的に除き、ヒートシンク36とエミッタ、ベース取り出し電極37とを分離する工程がある。ここで、この金属板31の裏面を除く工程は、研磨、切削、エッチング、レーザの金属蒸発等により施される。本発明の実施形態の一例では、図7(A)に示したように、図6に示した2点鎖線部まで、具体的には、金属板31に形成された凹部の底部から絶縁性樹脂41が露出するまで下面切削で削る。この作業により、ヒートシンク36とエミッタ、ベース取り出し電極37とを分離することができる。
【0041】
また、その他の金属板31の裏面を除く工程としては、図7(B)に示したように、金属板31の裏面の凸部、図6に示した1点鎖線部まで下面切削により削り、2点鎖線部まではエッチングにより除去する工程や金属板31の裏面を図6に示した2点鎖線部手前まで下面切削により削り、その後、凹部の底部から絶縁性樹脂41が露出するまでエッチングし金属板31の裏面を平坦にする工程や金属板31の裏面を凹部の底部から絶縁性樹脂41が露出するまでエッチングにより除去する工程等がある。
【0042】
ここで、例えば、絶縁性樹脂41が露出するまで下面切削により削ると金属板31の削りカスや外側に薄くのばされたバリ状の金属が、絶縁性樹脂41等に食い込んでしまう場合がある。そこで、ヒートシンク36とエミッタ、ベース取り出し電極37とを分離する最終段階で、エッチングにより分離する工程を用いることで、より確実に絶縁性樹脂41等は、金属板31の削りカスや外側に薄くのばされたバリ状の金属が食い込むことなく形成される。このことにより、微細間隔の導電パターン同士の短絡を防止することができる。
【0043】
次に、図8に示すように、ヒートシンク36とエミッタ、ベース取り出し電極37とに分離された金属板31の裏面に電極部を形成する工程がある。上記した工程により、金属板31および絶縁性樹脂41が露出した裏面にはレジスト42を全体に塗布する。このとき、レジスト42の厚みは40μm程度になるように形成する。そして、実装基板上の配線を延在させるための部分であるヒートシンク36とエミッタ、ベース取り出し電極37の裏面のレジスト42をエッチングにより除去する。その除去された部分に半田43を固着させることにより電極部が完成する。
【0044】
次に、図9(A)に示すように、金属板31上に形成された複数の半導体装置を各半導体装置毎に分割して図9(B)に示したような個別の装置を得ることで、本発明である混成集積回路装置に使用する半導体装置が完成する。分割にはダイシングブレード44を用い、金属板31裏面に形成される認識マークをダイシング機械で認識し、金属板31をダイシングライン45に沿って縦横に一括して切断する。尚、ダイシングライン45は隣接する半導体装置のヒートシンク36とエミッタ、ベース取り出し電極37との間の絶縁性樹脂層の中心に位置するので、スムーズなダイシングを可能とし、また、ダイシングブレード44の摩耗も低減することができる。
【0045】
最後に、図2(A)に示した混成集積回路に、上記したパワートランジスタ内蔵の半導体装置を組み込むことにより、本発明である混成集積回路装置の製造方法が完成する。
【0046】
このとき、上記したように、あらかじめパワートランジスタ38、パワートランジスタ38とエミッタ、ベース取り出し電極37とを電気的に接続する金属細線40等を内蔵した半導体装置を準備しておくことにより、混成集積回路装置の組み立て工程において、前記半導体装置をチップマウンター等でダイボンディングすることで金属細線40のワイヤーボンディング工程を省略し簡素な組み立て工程を実現することができる。
【0047】
尚、本実施の形態では、パワートランジスタ等の大電流を要する半導体素子を内蔵した半導体装置を用いた混成集積回路およびその製造方法について上記に述べた。しかし、上記した実施の形態の他にも、半抜き加工により金属板の厚さを調整することで、放熱性をあまり必要としないセミパワートランジスタ等のセミパワー半導体素子や小信号トランジスタ等の小信号半導体素子を内蔵した半導体装置を用いた混成集積回路およびその製造方法についても実現することができる。
(半導体装置の製造方法を説明する第3の実施の形態)
次に、図10〜図17を参照にして、本発明である混成集積回路装置に用いられるパワートランジスタ等が内蔵された半導体装置について説明する。
【0048】
図10に示すように、先ず、大判の金属板51を準備する。金属板51は銅、銀等の金属から成り、0.5〜3.0mmの板厚を具備する。
【0049】
次に、図11(A)に示すように、図10において準備した金属板51をプレス機の台座52に設置し、金属板51はヒートシンク56およびエミッタ、ベース取り出し電極57の形成部をプレス機に認識させ、ヒートシンク56およびエミッタ、ベース取り出し電極57の形成部を残してパンチ53にて半抜き状態にプレス加工する。このとき、金属板51は1/2〜4/5程度抜き出されるが、使用用途に応じてできる限り接続部が少なくなるよにプレス加工する。
【0050】
そして、図11(B)に示すように、プレス加工をした金属板51の表面に形成される凹部および金属板51の裏面に形成される凸部の側面には、せん断面54および破断面55が形成される。せん断面54は金属板51表裏の先端部に形成され、破断面55は抜き出された金属板51の接続部およびその周辺に形成される。尚、せん断面54の厚さは、金属板51の厚さの1/2〜1/3程度の厚さとなる。ここで、破断面55は分離して図示されているが、実際は破断面55は接合している。
【0051】
次に、図11(C)に示すように、金属板51上に形成される複数のヒートシンク56およびエミッタ、ベース取り出し電極57の位置をプレス機に認識させ、それぞれの設置部56および電極57を残すように上記したプレス加工を繰り返すことで金属板51に複数の半導体装置形成部を形成する。
【0052】
次に、図12に示すように、金属板51の裏面部の凸部を取り除く工程である。この工程では、一点鎖線部で示した金属板51の裏面部の凸部までを下面切削により削り、金属板51の裏面を平坦に形成することで、その後の工程で行われるチップボンディング、ワイヤーボンディング等の工程をより安定して行うことができる。ここで、金属板51の裏面部の凸部を取り除く工程としては、下面切削の他にもエッチングや下面切削とエッチングとの組み合わせ等による方法でも行うことができる。
【0053】
次に、図13に示すように、金属板51の凸部のヒートシンク56にパワートランジスタ58を半田ペースト59を介して固着する。そして、固着されたパワートランジスタ58のボンディングパッド部とエミッタ、ベース取り出し電極57とを金属細線60で電気的に接続する。このとき、大電流を流すパワートランジスタ58はチップ自身が大きく電流容量も多いのでボンディングパッドのサイズも大きく形成されているため、金属細線60は、例えば、大径(300μm)のAl線が用いられる。そして、太線ボンダーによりボンディングパッド部および電極部57には超音波ボンディングされることで接続される。
【0054】
尚、図示はしていないが、ヒートシンク56上には半田ペースト59との接着性を考慮して銀メッキや金メッキが施されている場合もある。また、取り出し電極57上には金属細線60の接着性が考慮され銀メッキやニッケルメッキが施されている。
【0055】
次に、図14に示すように、複数の半導体装置形成部にパワートランジスタ58を固着し、金属細線60により各々のエミッタ、ベース取り出し電極部57と接続されている金属板51に絶縁性樹脂61を付着する工程である。これは、トランスファーモールド、インジェクションモールド、またはポッティングや印刷により実現できるが、本実施例では、例えば、トランスファーモールドにより絶縁性樹脂61が一体にモールドされる。ここで、絶縁性樹脂61としては、エポキシ樹脂等の熱硬化性樹脂、ポリイミド樹脂、ポリフェニレンサルファイド等の熱可塑性樹脂を用いることができる。また絶縁性樹脂61は、金型を用いて固める樹脂、塗布をして被覆できる樹脂であれば、全ての樹脂が採用できる。
【0056】
本実施の形態では、金属板51表面に被覆された絶縁性樹脂61の厚さは、パワートランジスタ58の最頂部から約100μm程度が被覆されるように調整されている。この厚みは、強度を考慮して厚くすることも、薄くすることも可能である。
【0057】
また、従来は部品のサイズ毎にトランスファーモールド金型が必要であった。しかし、本発明では、トランスファーモールドにより複数のパワートランジスタ58が固着された金属板51に絶縁性樹脂61が一体にモールドされるため、トランスファーモールド用の金型は、フレームの大きさに合わせた1組あれば、部品のサイズに関係なく同じ金型でトランスファーモールドすることができる。
【0058】
次に、図15に示すように、全体を絶縁性樹脂61で被覆された金属板51の裏面を物理的にまたは物理的および化学的に除き、ヒートシンク56とエミッタ、ベース取り出し電極57とを分離する工程がある。ここで、この金属板51の裏面を除く工程は、上記した金属板51の裏面を平坦にする工程と同様に、研磨、切削、エッチング、レーザの金属蒸発等により施される。本発明の実施形態の一例では、図15に示した一点鎖線部まで、具体的には、金属板51に形成された凹部の底部から絶縁性樹脂61が露出するまで下面切削で削るこてで、ヒートシンク56とエミッタ、ベース取り出し電極57とを分離することができる。
【0059】
また、その他の金属板51の裏面を除く工程としては、図15に示したように、金属板51に形成された凹部の底部から絶縁性樹脂61が露出するまでエッチングにより除去する工程や金属板51に形成された凹部の底部から絶縁性樹脂61が露出する手前まで下面切削により削り、その後、凹部の底部から絶縁性樹脂61が露出するまでエッチングし金属板51の裏面を平坦にする工程等がある。
【0060】
ここで、例えば、絶縁性樹脂61が露出するまで下面切削により削ると金属板51の削りカスや外側に薄くのばされたバリ状の金属が、絶縁性樹脂61等に食い込んでしまう場合がある。そこで、ヒートシンク56とエミッタ、ベース取り出し電極57とを分離する最終段階で、エッチングにより分離する工程を用いることで、より確実に絶縁性樹脂61等は、金属板51の削りカスや外側に薄くのばされたバリ状の金属が食い込むことなく形成される。このことにより、微細間隔の導電パターン同士の短絡を防止することができる。
【0061】
次に、図16に示すように、ヒートシンク56とエミッタ、ベース取り出し電極57とに分離された金属板51の裏面に電極部を形成する工程がある。上記した工程により、金属板51および絶縁性樹脂61が露出した裏面にはレジスト62を全体に塗布する。このとき、レジスト62の厚みは40μm程度になるように形成する。そして、実装基板上の配線を延在させるための部分であるヒートシンク56とエミッタ、ベース取り出し電極57の裏面のレジスト62をエッチングにより除去する。その除去された部分に半田63を固着させることにより電極部が完成する。
【0062】
次に、図17(A)に示すように、金属板51上に形成された複数の半導体装置を各半導体装置毎に分割して図17(B)に示したような個別の装置を得ることで、本発明である混成集積回路装置に使用する半導体装置が完成する。分割にはダイシングブレード64を用い、金属板51裏面に形成される認識マークをダイシング機械で認識し、金属板51をダイシングライン65に沿って縦横に一括して切断する。尚、ダイシングライン65は隣接する半導体装置のヒートシンク56とエミッタ、ベース取り出し電極57との間の絶縁性樹脂層61の中心に位置するので、スムーズなダイシングを可能とし、また、ダイシングブレードの摩耗も低減することができる。
【0063】
最後に、図2に示した混成集積回路に、上記したパワートランジスタ内蔵の半導体装置を組み込むことにより、本発明である混成集積回路装置の製造方法が完成する。
【0064】
このとき、上記したように、あらかじめパワートランジスタ58、パワートランジスタ58とエミッタ、ベース取り出し電極57とを電気的に接続する金属細線60等を内蔵した半導体装置を準備しておくことにより、混成集積回路装置の組み立て工程において、前記半導体装置をチップマウンター等でダイボンディングすることで金属細線60のワイヤーボンディング工程を省略し簡素な組み立て工程を実現することができる。
【0065】
本発明の混成集積回路装置およびその製造方法は、上記した実施の形態に限定されない。例えば、混成集積回路装置に組み込む半導体装置としてパワーMOSFET、IGBT、SIT、大電流駆動用のTr、大電流駆動用のIC(MOS型、BIP型、Bi−CMOS型)メモリ素子等のように大電流で用いられ、放熱を必要とするパワー半導体素子を用いる場合も上記した実施の形態により実施することができる。また、上記した半抜き加工により金属板の厚さを調整することで、放熱性をあまり必要としないセミパワートランジスタ等セミパワー半導体素子や小信号トランジスタ等の小信号半導体素子を内蔵した半導体装置を用いた混成集積回路およびその製造方法についても実現することができる。その他、本発明の要旨を逸脱しない範囲で、種々の変更が可能である。
(もう1つの半導体装置を説明する第4の実施の形態)
図18は、本実施形態の混成集積回路装置に用いられるもう1つの半導体装置であり、ヒートシンク11上にパワートランジスタ13、取り出し電極12およびそれらを電気的に接続する金属細線16を絶縁性樹脂17でトランスファーモールドした半導体装置の(A)断面図、(B)平面図である。
【0066】
本実施形態に用いられている半導体装置は、銅の金属板から成るヒートシンク11上にパワートランジスタ13が半田ペースト14を介して固着される。そして、パワートランジスタ13のボンディングパッド部15と、ヒートシンク11に隣接して形成されている銅の金属板から成る取り出し電極12とを電気的に接続する金属細線16とを絶縁性樹脂17でトランスファーモールドされることで形成されている。金属板は銅以外でも、銀等の金属からなる場合もある。尚、図示はしていないが、ヒートシンク11上には半田ペースト14との接着性を考慮して銀メッキや金メッキが施されている場合もある。また、取り出し電極12上には金属細線16の接着性が考慮され銀メッキやニッケルメッキが施されている。
【0067】
ここで、銅の金属板から成るヒートシンク11および取り出し電極12の側面はせん断面18および破断面23を有している。そして、せん断面18の厚みは金属板の厚みの1/2〜1/3程度に形成されるが、破断面23により絶縁性樹脂17との結合を強化することができ、破断面23と絶縁性樹脂17とが剥離を起こしづらいアンカー的効果を有する構造と成っている。
【0068】
本実施の形態に斯かる半導体装置の特徴は、ヒートシンク11および取り出し電極12が、絶縁性樹脂17の裏面から突出していることにある。ヒートシンク11および取り出し電極12の下面が、絶縁性樹脂17の下面から突出する程度は、例えばヒートシンク11等の材料である金属板の厚みの1/4程度である。
【0069】
そして、図18に示した半導体装置の裏面については、ヒートシンク11および取り出し電極12の金属板の下面は半田により電極部20が形成されている。それ以外の部分はレジスト19で被覆されても良い。ここで、半導体装置の裏面を被覆する材料としては、レジスト以外でも絶縁被膜であればよい。
【0070】
図19を参照して、上記した半導体装置が実装基板に実装された状態を説明する。上記したパワートランジスタ13等を内蔵する半導体装置はロウ材を介して図19(A)に示した実装基板22上の導電パターン23に実装される。
【0071】
ここで、実装基板22について説明する。前述した半導体装置を実装する実装基板22としては、プリント基板、セラミック基板、フレキシブルシート基板または金属基板が考えられる。この実装基板22は、表面に導電パターン23が形成されるため、電気的絶縁が考慮されて、少なくとも基板の表面が絶縁処理されている。プリント基板、セラミック基板、フレキシブルシート基板は、基板自身が絶縁材料で構成されているため、そのまま表面に導電パターン形成すれば良い。しかし金属基板の場合は、少なくとも表面に絶縁材料が被着され、この上に導電パターンが被着されている。
【0072】
本実施形態の混成集積回路装置に用いられる半導体装置では、銅の金属板から成るヒートシンク11および取り出し電極12との高さが同位置に形成されている。そのため、ヒートシンク11上に固着されているパワートランジスタ13と取り出し電極12とを電気的に接続している金属細線16が、ヒートシンク11に接触することがないので、金属細線16が切断されたり、電気的にショートを起こすことがないので、製品品質をより向上した半導体装置を形成することができる。
【0073】
上記したように、本実施の形態では、半導体素子としてパワートランジスタを用いた場合を説明したが、特に、パワートランジスタに限定する必要はない。例えば、パワー半導体素子ではパワーMOSFET、IGBT、SIT、大電流駆動用のTr、大電流駆動用のIC(MOS型BIP型Bi−CMOS型)メモリ素子等を用いることができる。その他、本発明の趣旨を逸脱しない範囲で種々の変更が可能である。
【0074】
本実施の形態に斯かる半導体装置により、以下に示すような効果を奏することができる。
【0075】
第1に、ヒートシンク11および取り出し電極12を、絶縁性樹脂17の下面から突出させることにより、リフロー時に半田の表面張力が原因で半導体装置が移動してしまうのを防止することができる。具体的には、半導体装置を実装する際には、図19(A)の矢印で示す方向に回転力が加わるが、上記したような構造にすることにより、半導体装置の回転を防止することができる。従って、リフロー時の歩溜まりを向上させることができる。
【0076】
第2に、ヒートシンク11および取り出し電極12を、絶縁性樹脂17の下面から突出させることにより、ヒートシンク11および取り出し電極12の下面に半田等の導電ペーストを形成させることができる。従って、半田レジストを省略した構造を実現できる。
(もう1つの半導体装置の製造方法を説明する第5の実施の形態)
次に、図20〜図25を参照にして、パワートランジスタ等が内蔵された半導体装置の製造方法について説明する。
【0077】
本実施の形態に斯かる半導体装置の製造方法は、次のような工程を有している。即ち、金属板をハーフプレスしてヒートシンクと該ヒートシンクに近接した位置に配置する取り出し電極とを凸部とした多数組のユニットを設ける工程と、前記金属板の前記各ユニットの前記ヒートシンクに半導体素子を固着する工程と、前記各ユニットの前記半導体素子の電極と前記取り出し電極とを接続する工程と、前記金属板の前記各ユニットを絶縁性樹脂で個別にモールドする工程と、前記各ユニットの前記ヒートシンクおよび前記取り出し電極の裏面を押圧することにより前記金属板と前記各ユニットを分離させる工程とを、本実施の形態に斯かる半導体装置の製造方法は有している。このような各工程の詳細を以下にて説明する。
【0078】
第1工程:図20参照
先ず、大判の金属板31を準備する。金属板31は銅、銀等の金属から成り、0.5〜3.0mmの板厚を具備する。同図に於いて、点線で示される部分は、形成予定のヒートシンク11および取り出し電極12を示している。
【0079】
第2工程:図21参照
この工程は、金属板31をハーフプレスすることにより、ヒートシンク11および取り出し電極12を形成する工程である。具体的には、前行程において準備した金属板31をプレス機の台座32に設置し、金属板31はヒートシンク11およびエミッタ、ベース取り出し電極12の形成部をプレス機に認識させ、ヒートシンク11およびエミッタ、ベース取り出し電極12の形成部を残してパンチ33にて半抜き状態にプレス加工する。このとき、金属板31は3/4程度抜き出されるが、使用用途に応じてできる限り接続部が少なくなるよにプレス加工する。
【0080】
そして、図21(B)に示すように、プレス加工をした金属板31の表面に形成される凹部および金属板31の裏面に形成される凸部の側面には、せん断面34および破断面35が形成される。せん断面34は金属板31表裏の先端部に形成され、破断面35は抜き出された金属板31の接続部およびその周辺に形成される。尚、せん断面34の厚さは、金属板31の厚さの3/4程度の厚さとなる。ここで、破断面35は分離して図示されているが、実際は破断面35は接合している。
【0081】
次に、図21(C)に示すように、金属板31上に形成される複数のヒートシンク11およびエミッタ、ベース取り出し電極12の位置をプレス機に認識させ、それぞれの設置部および電極57を残すように上記したプレス加工を繰り返すことで金属板31に複数の半導体装置形成部を構成するユニットを形成する。
【0082】
第3工程:図22参照
この工程は、前行程で形成した各ユニットに於いて、ヒートシンク11上に半導体素子を固着し、この半導体素子の電極と取り出し電極12とを電気的に接続する工程である。
【0083】
具体的には、図22に示すように、金属板31の凸部のヒートシンク11にパワートランジスタ13を半田ペースト14を介して固着する。そして、固着されたパワートランジスタ13のボンディングパッド部とエミッタ、ベース取り出し電極12とを金属細線16で電気的に接続する。このとき、大電流を流すパワートランジスタ13はチップ自身が大きく電流容量も多いのでボンディングパッドのサイズも大きく形成されているため、金属細線16は、例えば、大径(300μm)のAl線が用いられる。そして、太線ボンダーによりボンディングパッド部および電極部12には超音波ボンディングされることで接続される。
【0084】
尚、図示はしていないが、ヒートシンク11上には半田ペースト14との接着性を考慮して銀メッキや金メッキが施されている場合もある。また、取り出し電極12上には金属細線16の接着性が考慮され銀メッキやニッケルメッキが施されている。
【0085】
第4工程:図23参照
この工程は、各ユニットを個別に絶縁性樹脂でモールドする工程である。具体的には、金属細線60により各々のエミッタ、ベース取り出し電極部13と接続されている金属板31に絶縁性樹脂17を付着する。これは、トランスファーモールド、インジェクションモールド、またはポッティングや印刷により実現できる。本実施例では、例えば、トランスファーモールドによる絶縁性樹脂17が、各ユニットを一体にモールドしている。ここで、絶縁性樹脂17としては、エポキシ樹脂等の熱硬化性樹脂、ポリイミド樹脂、ポリフェニレンサルファイド等の熱可塑性樹脂を用いることができる。また絶縁性樹脂17は、金型を用いて固める樹脂、塗布をして被覆できる樹脂であれば、全ての樹脂が採用できる。
【0086】
本実施の形態では、金属板31表面に被覆された絶縁性樹脂17の厚さは、パワートランジスタ13の最頂部から約100μm程度が被覆されるように調整されている。この厚みは、強度を考慮して厚くすることも、薄くすることも可能である。
【0087】
この工程では、モールド金型(図示せず)を用いて各ユニットを個別にモールドしている。従って、各ユニットは、金属板31を介して接合されているのみである。
【0088】
第5工程:図24および図25参照
この工程は、絶縁性樹脂17により支持されている各ユニットを、プレスすることにより、金属板31から分離させる工程である。具体的には、金属板31の裏面から、プレス等を用いて各ユニットのヒートシンク11および取り出し電極12の裏面をプレスする。前述したように、各ユニットのヒートシンク11および取り出し電極12と金属板との破断面で接合されている。そしてヒートシンク11および取り出し電極12は、第2工程で金属板の厚さに対して3/4程度抜き出されている。従って各ユニットと、金属板との接合はそれほど強固ではない。
【0089】
このことから、各ユニットのヒートシンク11および取り出し電極12の裏面をプレスすることにより、各ユニットを金属板から剥離させることができる。それと同時に、各ユニットは個々に分離されて、個々の半導体装置となる。
【0090】
図25を参照して、以上の工程により各ユニットは、個々の半導体装置となる。同図は、完成した半導体装置を示しており、このような半導体装置は実装基板に実装される。
【0091】
本発明の半導体装置の製造方法は、上記した実施の形態に限定されない。例えば、半導体素子としてパワーMOSFET、IGBT、SIT、大電流駆動用のTr、大電流駆動用のIC(MOS型、BIP型、Bi−CMOS型)メモリ素子等のように大電流で用いられ、放熱を必要とするパワー半導体素子を用いる場合も上記した実施の形態により実施することができる。また、上記した半抜き加工により金属板の厚さを調整することで、放熱性をあまり必要としないセミパワートランジスタ等セミパワー半導体素子や小信号トランジスタ等の小信号半導体素子を内蔵した半導体装置を用いた混成集積回路およびその製造方法についても実現することができる。その他、本発明の要旨を逸脱しない範囲で、種々の変更が可能である。
【0092】
本実施の形態に斯かる半導体装置の製造方法は、以下に示すような効果を奏することができる。
【0093】
第1に、上記のような工程で製造された半導体装置を回路素子として混成集積回路装置に用いることで、ワイヤーボンディング工程を省略し簡素な組み立て工程を実現することができる。
【0094】
第2に、上記したような半導体装置の製造方法は、エッチングの工程およびダイシングの工程を必要としない。従って工程数を削減した半導体装置の製造方法を実現させることができる。
【0095】
第3に、最終工程までは、各ユニットは金属板を介して一体に支持されており、搬送性および作業性に優れた半導体装置の製造方法を実現できる。
【0096】
【発明の効果】
本発明では、以下に示すような効果を奏することができる。
【0097】
第1に、本発明の混成集積回路装置によれば、パワー半導体素子、セミパワー半導体素子、または小信号半導体素子のいずれかの半導体素子と、前記半導体素子を固着するヒートシンクと、前記半導体素子のエミッタ、ベース取り出し電極と、前記半導体素子と前記電極を電気的に接続する金属細線とを一体に絶縁性樹脂でモールドすることで形成される半導体装置を用いることで、混成集積回路装置の組み立て工程を大幅に短縮し、製造コストも大幅に低減することができる。
【0098】
第2に、本発明の混成集積回路装置によれば、本発明の混成集積回路装置に用いる半導体装置において、前記ヒートシンクと前記取り出し電極との高さが同等高さに位置する構造を有している。そのことにより、前記半導体素子と前記半導体素子の取り出し電極との高さとをほぼ同じ高さにすることができるので、前記半導体素子と前記電極とを電気的に接続する前記金属細線が、前記半導体素子が固着される前記ヒートシンクに接触し切断したり、ショートすることのない構造を有するので、製品品質をより向上させることができる。
【0099】
第3に、本発明の混成集積回路装置の製造方法によれば、本発明の混成集積回路装置に用いる半導体装置の製造方法において、パワー半導体素子、セミパワー半導体素子、小信号半導体素子を固着するヒートシンクに用いられる金属板を準備する工程と、前記金属板をプレス加工により選択的に半抜き状にし、前記ヒートシンクおよび前記半導体素子の取り出し電極を形成する工程と、複数の前記ヒートシンクに複数の前記半導体素子を固着させる工程と、前記半導体素子と前記半導体素子の取り出し電極とを金属細線で電気的に接続する工程と、前記金属板を絶縁性樹脂で一括してモールドする工程を有する。そことにより、前記金属板上に前記半導体素子を内蔵した半導体装置を一度に大量に形成することができ、製造工程および製造コストを大幅に改善することができる混成集積回路装置の製造方法を提供することができる。
【0100】
第4に、本発明の混成集積回路装置の製造方法によれば、上記したように、準備工程として前記半導体素子、前記金属細線等を内蔵した半導体装置を準備しておくことにより、混成集積回路装置の組み立て工程において、前記半導体装置をチップマウンター等でダイボンディングすることで前記金属細線のワイヤーボンディング工程や前記半導体素子をダイボンディングする工程等を省略し簡素な組み立て工程を実現することができる。
【0101】
第5に、本発明の混成集積回路装置の製造方法によれば、混成集積回路装置に用いる半導体装置のトランスファーモールド工程において、金属板上に複数形成された半導体装置をトランスファーモールドにより絶縁性樹脂が一体にモールドするため、トランスファーモールド用の金型は、フレームの大きさに合わせた1組あれば、半導体装置のサイズに関係なく同じ金型でトランスファーモールドすることができるので、大幅なコスト削減をすることができる。
【0102】
第6に、本発明の半導体装置によれば、ヒートシンクおよび取り出し電極の裏面が絶縁性樹脂の裏面から突出した構造を有している。従って、この半導体装置を実装基板に実装する際のせルフアラインの効果を向上させることができる。
【0103】
第7に、本発明の半導体装置の製造方法によれば、ダイシングの工程およびエッチングの工程を省略させて半導体装置を製造することができる。従って、工程数を低減させることができる。更には、このことによりコストを低減させることができる。
【図面の簡単な説明】
【図1】本発明の混成集積回路装置の(A)断面図(B)平面図である。
【図2】本発明の混成集積回路装置の(A)回路図(B)断面図である。
【図3】本発明の混成集積回路装置の製造方法を説明する図である。
【図4】本発明の混成集積回路装置の製造方法を説明する図である。
【図5】本発明の混成集積回路装置の製造方法を説明する図である。
【図6】本発明の混成集積回路装置の製造方法を説明する図である。
【図7】本発明の混成集積回路装置の製造方法を説明する図である。
【図8】本発明の混成集積回路装置の製造方法を説明する図である。
【図9】本発明の混成集積回路装置の製造方法を説明する図である。
【図10】本発明の混成集積回路装置の製造方法を説明する図である。
【図11】本発明の混成集積回路装置の製造方法を説明する図である。
【図12】本発明の混成集積回路装置の製造方法を説明する図である。
【図13】本発明の混成集積回路装置の製造方法を説明する図である。
【図14】本発明の混成集積回路装置の製造方法を説明する図である。
【図15】本発明の混成集積回路装置の製造方法を説明する図である。
【図16】本発明の混成集積回路装置の製造方法を説明する図である。
【図17】本発明の混成集積回路装置の製造方法を説明する図である。
【図18】本発明の半導体装置を説明する図である。
【図19】本発明の半導体装置を説明する図である。
【図20】本発明の半導体装置の製造方法を説明する図である。
【図21】本発明の半導体装置の製造方法を説明する図である。
【図22】本発明の半導体装置の製造方法を説明する図である。
【図23】本発明の半導体装置の製造方法を説明する図である。
【図24】本発明の半導体装置の製造方法を説明する図である。
【図25】本発明の半導体装置の製造方法を説明する図である。
【図26】従来の混成集積回路装置の回路図である。

Claims (18)

  1. 金属板をハーフプレスして、ヒートシンクと該ヒートシンクに近接した位置に配置する取り出し電極とを前記金属板の表面側における凸部とした多数組のユニットを設ける工程と、
    前記金属板の前記各ユニットの前記ヒートシンクに半導体素子のベアチップを固着する工程と、
    前記金属板の前記各ユニットの前記半導体素子の電極と前記取り出し電極とを接続する工程と、
    前記金属板の前記各ユニットを絶縁性樹脂で一体にモールドする工程と、
    前記金属板の裏面から前記各ユニットの前記ヒートシンクと前記取り出し電極間に形成された前記金属板の裏面側における凸部を前記絶縁性樹脂が露出するまで完全に除去する工程と、
    前記絶縁性樹脂を切断して個別の前記ユニットに分離する工程と、
    前記ユニットを複数の導電パターンを形成した実装基板に組み込む工程とを具備することを特徴とする混成集積回路装置の製造方法。
  2. 前記金属板をハーフプレスする工程において、前記金属板を前記金属板の厚みの1/2〜4/5程度抜き出すことを特徴とする請求項1記載の混成集積回路装置の製造方法。
  3. 前記金属板の裏面から前記各ユニットの前記ヒートシンクと前記取り出し電極間に形成された前記金属板の裏面側における凸部を除去する工程において、前記金属板を裏面から切削することを特徴とする請求項1記載の混成集積回路装置の製造方法。
  4. 前記金属板の裏面から前記各ユニットの前記ヒートシンクと前記取り出し電極間に形成された前記金属板の裏面側における凸部を除去する工程において、最初に前記金属板の裏面から切削し、その後切削面からエッチングすることを特徴とする請求項1記載の混成集積回路装置の製造方法。
  5. 前記ユニットを複数の導電パターンを形成した前記実装基板に組み込む工程において、前記ユニットはロウ材を介して前記導電パターンに固着されることを特徴とする請求項1記載の混成集積回路装置の製造方法。
  6. 前記ヒートシンクおよび前記取り出し電極は、銅板または銀板で構成されることを特徴とする請求項1記載の混成集積回路装置の製造方法。
  7. 前記実装基板は表面を絶縁処理した金属板を用いることを特徴とする請求項1記載の混成集積回路装置の製造方法。
  8. 前記半導体素子は、パワー半導体素子、セミパワー半導体素子または小信号半導体素子のいずれかを固着されることを特徴とする請求項1記載の混成集積回路装置の製造方法。
  9. 金属板をハーフプレスして、ヒートシンクと該ヒートシンクに近接した位置に配置する取り出し電極とを前記金属板の表面側における凸部とした多数組のユニットを設ける工程と、
    前記金属板の裏面に形成された凸部を除去し、前記金属板の裏面を平坦にする工程と、
    前記金属板の前記各ユニットの前記ヒートシンクに半導体素子のベアチップを固着する工程と、
    前記金属板の前記各ユニットの前記半導体素子の電極と前記取り出し電極とを接続する工程と、
    前記金属板の前記各ユニットを絶縁性樹脂で一体にモールドする工程と、
    前記金属板の裏面から前記各ユニットの前記ヒートシンクと前記取り出し電極間に形成された前記金属板の裏面側における凸部を除去する工程と、
    前記絶縁性樹脂を切断して個別の前記ユニットに分離する工程と、
    前記ユニットを複数の導電パターンを形成した実装基板に組み込む工程とを具備することを特徴とする混成集積回路装置の製造方法。
  10. 前記金属板をハーフプレスする工程において、前記金属板を前記金属板の厚みの1/2〜4/5程度抜き出すことを特徴とする請求項9記載の混成集積回路装置の製造方法。
  11. 前記金属板の裏面を平坦にする工程は、前記金属板の裏面から切削することを特徴とする請求項9記載の混成集積回路装置の製造方法。
  12. 前記金属板の裏面を平坦にする工程において、最初に前記金属板の裏面から切削し、その後切削面からエッチングすることを特徴とする請求項9記載の混成集積回路装置の製造方法。
  13. 前記金属板の裏面から前記各ユニットの前記ヒートシンクと前記取り出し電極間に形成された前記金属板の裏面側における凸部を除去する工程において、前記金属板の裏面から切削することを特徴とする請求項9記載の混成集積回路装置の製造方法。
  14. 前記金属板の裏面から前記各ユニットの前記ヒートシンクと前記取り出し電極間に形成された前記金属板の裏面側における凸部を除去する工程において、最初に前記金属板の裏面から切削し、その後切削面からエッチングすることを特徴とする請求項9記載の混成集積回路装置の製造方法。
  15. 前記ユニットを複数の導電パターンを形成した前記実装基板に組み込む工程において、前記ユニットはロウ材を介して前記導電パターンに固着されることを特徴とする請求項9記載の混成集積回路装置の製造方法。
  16. 前記ヒートシンクおよび前記取り出し電極は、銅板および銀板で構成されることを特徴とする請求項9記載の混成集積回路装置の製造方法。
  17. 前記実装基板は表面を絶縁処理した金属板を用いることを特徴とする請求項9記載の混成集積回路装置の製造方法。
  18. 前記半導体素子は、パワー半導体素子、セミパワー半導体素子または小信号半導体素子のいずれかを固着されることを特徴とする請求項9記載の混成集積回路装置の製造方法。
JP2002031750A 2001-02-09 2002-02-08 混成集積回路装置の製造方法 Expired - Fee Related JP4285934B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002031750A JP4285934B2 (ja) 2001-02-09 2002-02-08 混成集積回路装置の製造方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2001034701 2001-02-09
JP2001-34701 2001-02-09
JP2002031750A JP4285934B2 (ja) 2001-02-09 2002-02-08 混成集積回路装置の製造方法

Publications (2)

Publication Number Publication Date
JP2002314017A JP2002314017A (ja) 2002-10-25
JP4285934B2 true JP4285934B2 (ja) 2009-06-24

Family

ID=26609278

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002031750A Expired - Fee Related JP4285934B2 (ja) 2001-02-09 2002-02-08 混成集積回路装置の製造方法

Country Status (1)

Country Link
JP (1) JP4285934B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5532570B2 (ja) * 2008-09-29 2014-06-25 凸版印刷株式会社 リードフレーム型基板とその製造方法ならびに半導体装置

Also Published As

Publication number Publication date
JP2002314017A (ja) 2002-10-25

Similar Documents

Publication Publication Date Title
KR101469770B1 (ko) 전력 소자 패키지 및 그 제조 방법
KR100569479B1 (ko) 반도체 장치용 칩 스케일 표면 장착 패키지 및 그 제조공정
US6964918B1 (en) Electronic components such as thin array plastic packages and process for fabricating same
US6562647B2 (en) Chip scale surface mount package for semiconductor device and process of fabricating the same
US6596564B2 (en) Semiconductor device and method of manufacturing the same
US6624511B2 (en) Hybrid integrated circuit device
US7211877B1 (en) Chip scale surface mount package for semiconductor device and process of fabricating the same
JP3778773B2 (ja) 板状体および半導体装置の製造方法
US7271035B2 (en) Manufacturing method for resin sealed semiconductor device
JP2003522416A (ja) 下側に設けられた接触部を有する半導体構成素子とその製造方法
US11791247B2 (en) Concealed gate terminal semiconductor packages and related methods
US7282395B2 (en) Method of making exposed pad ball grid array package
US20140319689A1 (en) Contact Pads with Sidewall Spacers and Method of Making Contact Pads with Sidewall Spacers
JP4285934B2 (ja) 混成集積回路装置の製造方法
JP3408246B2 (ja) 混成集積回路装置の製造方法
JP2002237559A (ja) 半導体装置の製造方法およびそれを用いた混成集積回路装置の製造方法
JP2006237503A (ja) 半導体装置およびその製造方法
JP3510841B2 (ja) 板状体、リードフレームおよび半導体装置の製造方法
JP2003046053A (ja) 半導体装置およびその製造方法
JP3475181B2 (ja) 半導体装置の製造方法およびそれを用いた混成集積回路装置の製造方法
JP2003309239A (ja) 半導体装置およびその製造方法
US11842954B2 (en) Method of manufacturing semiconductor devices and corresponding semiconductor device
JP4723776B2 (ja) 半導体装置の製造方法
US20240332143A1 (en) Hybrid quad flat no-leads (qfn) integrated circuit package
CN118738008A (zh) 混合四方扁平无引线qfn集成电路封装件

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050204

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050726

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20051226

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061114

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061227

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071218

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080207

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090224

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090324

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120403

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120403

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees