WO2005122251A1 - 面実装型電子部品とその製造方法 - Google Patents

面実装型電子部品とその製造方法 Download PDF

Info

Publication number
WO2005122251A1
WO2005122251A1 PCT/JP2005/008715 JP2005008715W WO2005122251A1 WO 2005122251 A1 WO2005122251 A1 WO 2005122251A1 JP 2005008715 W JP2005008715 W JP 2005008715W WO 2005122251 A1 WO2005122251 A1 WO 2005122251A1
Authority
WO
WIPO (PCT)
Prior art keywords
electrode terminal
synthetic resin
opening groove
electronic component
terminal pieces
Prior art date
Application number
PCT/JP2005/008715
Other languages
English (en)
French (fr)
Inventor
Masahiko Kobayakawa
Masahide Maeda
Original Assignee
Rohm Co., Ltd.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co., Ltd. filed Critical Rohm Co., Ltd.
Priority to US11/597,489 priority Critical patent/US7781888B2/en
Priority to KR1020057015539A priority patent/KR101130633B1/ko
Publication of WO2005122251A1 publication Critical patent/WO2005122251A1/ja
Priority to US12/835,491 priority patent/US8106508B2/en

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4828—Etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01055—Cesium [Cs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/183—Connection portion, e.g. seal
    • H01L2924/18301—Connection portion, e.g. seal being an anchoring portion, i.e. mechanical interlocking between the encapsulation resin and another package part
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)

Abstract

　少なくとも一組の電極端子片２，３と，この一組の電極端子片に対して電気的に接続した半導体素子４とを備え，これらの全体を合成樹脂製のパッケージ体６にて，前記各電極端子片における下面のうち一部が当該パッケージ体の下面に露出するように密封して成る電子部品において，前記パッケージ体の側面に，合成樹脂製の被膜層１１を，前記電極端子片から外向きに一体に延びる繋ぎリード片の先端における切断面を被覆するように形成することによって，前記繋ぎリード片の先端における切断面が露出することによる弊害を解消する。

Description

明 細 書
面実装型電子部品とその製造方法
技術分野
[0001] 本発明は，プリント回路基板等に対して半田付けにて面実装するようにしたダイォ ード又はトランジスタ一等の電子部品のうち，当該電子部品における各電極端子片 の一部が，当該電子部品におけるパッケージ体の下面に，半田付け面として露出す るという構成にした電子部品と，その製造方法とに関するものである。
背景技術
[0002] 従来，この種の面実装型の電子部品 は，特許文献 1における図 13に記載され ,且つ，図 18〜図 20に示すように構成している。
[0003] すなわち，この面実装型の電子部品！/ は，当該一つの電子部品！/ において一 組を成す一つの電極端子片 と二つの電極端子片 とのうち一つの電極端子片 2' の上面に半導体チップ等の半導体素子 4' を搭載し，この半導体素子 4' と前 記他の二つの電極端子片 との間を金属線 によるワイヤボンディング等にて電 気的に接続したのち，これらの全体を合成樹脂製のパッケージ体 によって，前記 各電極端子片 ， 3' における一部の下面が当該パッケージ体 における下面 に半田付け用の実装面 7' , 8' として露出するように密封するという構成にしている
[0004] そして，前記した従来における電子部品 の製造に際しては，前記特許文献 1に 記載されているように，図示しない金属板製のリードフレームに，製造目的の電子部 品 の一つを構成する少なくとも一組の電極端子片 , 3' を，前記電子部品 1 ' の複数個を並べて配置した箇所に当該各電極端子片 ， 3' の相互間を繋ぎリ ード片^ , 10' を介して一体に連結し支持した形態にして設け，この各一組の電 極端子片 , 3' に対して，前記半導体素子^ の搭載，金属線 〖こよるワイヤ ボンディングを行い，更に，合成樹脂による前記パッケージ体 のトランスファ成形 を行ったのち，前記繋ぎリード片 9' , 10' を前記パッケージ体 における側面の 箇所において切断することにより，前記リードフレームを，前記各電子部品 ごとに 切り離すと 、う方法を採用して 、る。
特許文献 1：特開 2002— 222906号公報
発明の開示
発明が解決しょうとする課題
[0005] しかし，この従来の技術において，前記各電極端子片 ， 3' の相互間を一体に 連結して支持する繋ぎリード片^ , 10は，細幅にすることに加えて，厚さをリードフ レームに対する部分的なエッチング処理等にて薄くすることによって，当該繋ぎリード 片^ , 10' における前記パッケージ体 における側面の箇所での切断を容易に しているものの，前記パッケージ体 における側面には，前記各繋ぎリード片^ , 10' における切断面が露出することになる。
[0006] このように，前記各繋ぎリード片^ , 10' における切断面が，ノ ッケージ体 の 側面に露出することは，以下に述べるように，
0.前記構成による電子部品 1' をプリント回路基板等に対して半田付け実装すると き，この電子部品 における前記各繋ぎリード片^ , 10' の切断面と，プリント回 路基板等における配線パターンとの間に半田ブリッジが発生するおそれが大きい。 ii) .前記構成による電子部品 の複数個をプリント回路基板等に対して並べて半 田付け実装したとき，相隣接する電子部品 1' における各繋ぎリード片 9' , 10' の 切断面の相互間に，電気放電が発生するおそれがあることに加えて，その半田付け 実装に際して，相隣接する各電子部品 1における各繋ぎリード片 9' , 10' の切断 面の相互間に，半田ブリッジができるおそれがあるために，前記各電子部品！/ のピ ツチ間隔を広くしなければならないから，単位面積当たりに実装できる個数，つまり， 実装密度を高くすることができな 、。
iii) .前記各繋ぎリード片^ , 10' の切断面が露出しているために，この切断面に 鲭び等の腐食が発生するばかりか，前記パッケージ体 の内部における耐湿性が 低下する。
という等の問題があった。
[0007] 本発明は，これらの問題を解消した電子部品と，その製造方法とを提供することを 技術的課題とするものである。 課題を解決するための手段
[0008] この技術的課題を達成するため本発明の電子部品は，請求項 1に記載したように， 「少なくとも一組の電極端子片と，この一組の電極端子片に対して電気的に接続した 半導体素子とを備え，前記各電極端子片及び半導体素子の全体を合成樹脂製のパ ッケージ体にて，前記各電極端子片における下面のうち少なくとも一部が当該パッケ ージ体における下面に半田付け用の実装面として露出するように密封して成る電子 部品において，
前記パッケージ体の側面に，合成樹脂製の被膜層を，前記電極端子片から外向き に一体に延びる繋ぎリード片の先端における切断面を被覆するように形成する。」 ことを特徴としている。
[0009] また，本発明の電子部品は，請求項 2に記載したように，
「前記請求項 1の記載において，前記パッケージ体における側面のうち前記繋ぎリー ド片の先端における切断面が露出する部分を，前記側面よりも凹ませて，この凹ませ た部分に，前記被膜層を形成する。」
ことを特徴としている。
[0010] 更にまた，本発明の電子部品は，請求項 3に記載したように，
「前記請求項 1の記載において，前記被膜層のうち前記パッケージ体における下面 の部分を，斜め上向きの傾斜面にする。」
ことを特徴としている。
[0011] 次に，本発明の製造方法は，請求項 4に記載したように，
「金属板製のリードフレームに，製造目的の電子部品の一つを構成する少なくとも一 組の電極端子片を，前記電子部品の複数個を並べて配置する箇所の各々に当該各 電極端子片の相互間を繋ぎリード片を介して一体に連結した形態にして設ける工程 前記リードフレームにおける各一組の電極端子片に対して半導体素子を電気的に 接続するように供給する工程，
前記リードフレームに，前記各電極端子片及び各半導体素子の全体を密封する合 成榭脂製の盤状体を，前記各電極端子片における下面のうち少なくとも一部が当該 盤状体の下面に半田付け用の実装面として露出するように設ける工程， 前記盤状体における下面のうち前記各電子部品の間の部分に，前記開口溝を，前 記繋ぎリード片を切断する深さにして刻設する工程，
前記開口溝内に被膜層用の合成樹脂を充填する工程，
前記盤状体のうち前記開口溝内の部分を，当該開口溝内の左右両側に前記充填 合成樹脂の一部を被膜層として残すように切断することによって前記各電子部品ごと に分割する工程，を備えている。」
とを特徴としている。
[0012] また，本発明の製造方法は，請求項 5に記載したように，
「前記請求項 4に記載した構成において，前記開口溝内に被膜層用の合成樹脂を 充填する工程が，この合成樹脂の表面がアーチ状に窪んだ形状にする工程である。 J
ことを特徴としている。
[0013] 更にまた，本発明の製造方法は，請求項 6に記載したように，
「前記請求項 4又は 5の記載において，前記開口溝における溝幅寸法が，当該開口 溝における深さ寸法の 1〜2倍である。」
ことを特徴としている。
[0014] 力！]えて，本発明の製造方法は，請求項 7に記載したように，
「前記請求項 4の記載において，前記開口溝内に被膜層用の合成樹脂を充填する 工程を，前記盤状体を，その下面が上向きになるように裏返しにして行う。」 ことを特徴としている。
発明の効果
[0015] このように，電子部品におけるパッケージ体の側面に，合成樹脂製の被膜層を，前 記電極端子片から外向きに一体に延びる繋ぎリード片の先端における切断面を被覆 するように形成することにより，前記繋ぎリード片の全体を，パッケージ体と，その側面 に形成した被膜層とによって完全に密封することができる。
[0016] これにより，電子部品をプリント回路基板等に対して半田付け実装するに際して，当 該電子部品のうち半田付け面用の実装面以外の部分とプリント回路基板等との間に 半田ブリッジが発生することを確実に防止することができる。
[0017] し力も，前記電子部品の複数個をプリント回路基板等に対して並べて半田付け実 装したとき，相隣接する電子部品の相互間に，電気放電が発生するおそれ及び半田 ブリッジが発生するおそれを，前記被膜層にて，確実に低減することができるから，前 記各電子部品のピッチ間隔を狭くできて，実装密度を向上できる。
[0018] その上，前記被膜層によって，前記繋ぎリード片の切断面に鲭び等の腐食が発生 することを確実に防止できるとともに，前記パッケージ体の内部における耐湿性を確 実に向上できる。
[0019] この場合において，前記請求項 2に記載したように，前記パッケージ体における側 面のうち前記繋ぎリード片の先端における切断面が露出する部分を，前記側面よりも 凹ませて，この凹ませた部分に，前記被膜層を形成することにより，前記被膜層がパ ッケージ体の側面力 突出することを回避できるから，前記被膜層を形成することに より大型化及び重量のアップを回避できる。
[0020] また，請求項 3に記載したように，前記被膜層のうちパッケージ体における下面の部 分を，斜め上向きの傾斜面にすることにより，プリント回路基板等に対して半田付け 実装したときにおける半田フィレットを，前記傾斜面を設けない場合よりも外側力 見 やすくなるから，半田フィレットの有無による半田付け良否の判別が，確実，且つ，容 易にできる。
[0021] 一方，請求項 4に記載した製造方法によると，複数個の電子部品を，一枚のリード フレームにより，そのノ ッケージ体における側面に繋ぎリード片の切断面を被覆する 被膜層を形成した形態にして同時に製造することが，開口溝の刻設と，この開口溝 内への前記被膜層用の合成樹脂の充填と，前記開口溝内の部分における切断とに よって確実に達成できるから，前記請求項 1に記載した構成の電子部品の複数個を ,低コストで製造できる。
[0022] また，請求項 5に記載した製造方法によると，前記請求項 2のように，前記被膜層の うちパッケージ体における下面の部分を斜め上向きの傾斜面にすることが，前記開 口溝内に合成樹脂を充填するときにおいて同時にできるから，前記傾斜面にすること に要するコストのアップを回避できる。 [0023] 更にまた，請求項 6に記載した製造方法によると，前記開口溝内に合成樹脂を充填 することを，当該開口溝における溝幅寸法の増大，ひいては，各電子部品の相互間 において間隔を広くすることなく，従って，一枚のリードフレームにて同時に製造する ことができる電子部品の個数の減少を招来することなく，確実に且つ容易に行うこと ができるから，製造コストをより低減できる利点がある。
[0024] 力！]えて，請求項 7に記載した製造方法によると，開口溝内への合成樹脂を充填する ことが容易にできる。
図面の簡単な説明
[0025] [図 1]本発明の製造方法に使用するリードフレームの平面図である。
[図 2]図 1の II II視断面図である。
[図 3]本発明の製造方法における第 1の工程を示す図である。
[図 4]図 3の要部拡大平面図である。
[図 5]本発明の製造方法における第 2の工程を示す図である。
[図 6]本発明の製造方法における第 3の工程を示す図である。
[図 7]図 6の VII— VII視断面図である。
[図 8]本発明の製造方法における第 4の工程を示す図である。
[図 9]図 8の IX— IX視断面図である。
[図 10]本発明の製造方法における第 5の工程を示す図である。
[図 11]図 10の XI— XI視断面図である。
[図 12]本発明の実施の形態による電子部品の縦断正面図である。
[図 13]図 12の XIII— XIII視断面図である。
[図 14]図 12の XIV— XIV視断面図である。
[図 15]図 12の底面図である。
[図 16]本発明の実施の形態による電子部品の斜視図である。
[図 17]本発明の実施の形態による電子部品を半田付け実装したときの図である。
[図 18]従来における電子部品の縦断正面図である。
[図 19]図 18の XIX— XIX視断面図である。
[図 20]従来における電子部品の斜視図である。 符号の説明
1 電子部品
2, 3 電極端子
4 半導体素子
5 金属線
6 ノ ッケージ体
6a ノ ッケージ体の下面
7, 8 半田付け用の実装面
9, 10 繋ぎリード片
11 被膜層
12, 13 メツキ層
A リードフレーム
Al 縦切断線
A2 横切断線
B 盤状体
C 開口溝
D 合成樹脂
発明を実施するための最良の形態
[0027] 以下，本発明の実施の形態を，図面について説明する。
[0028] 図 4〜図 16は，実施の形態による製造方法を示す。
[0029] この実施の形態による製造方法は，先ず，図 1に示すように，製造目的の電子部品 1の複数個を縦及び横方向のマトリックス状に並べた状態で同時に製造できる大きさ にした金属板製のリードフレーム Aを用意し，このリードフレーム Aのうち縦方向の切 断線 A1と，横方向の切断線 A2とで区画される各電子部品 1の箇所における各々に ,一組を成す一つの電極端子片 2と二つの電極端子片 3とを，これら各電極端子片 2 , 3の相互間を細幅にした繋ぎリード片 9, 10を介して一体に連結した形態にして，打 ち抜き加工によって設ける。
[0030] この場合，前記各電極端子片 2, 3の一部及び前記各繋ぎリード片 9, 10は，前記リ ードフレーム Aの下面に対する部分的をノヽーフェッチング処理等にて，薄い板厚さ に構成されている。
[0031] 次いで，図 3及び図 4に示すように，前記リードフレーム Aにおける一方の各電極端 子片 2の上面に，半導体チップ等の半導体素子 4のダイボンディングと，この半導体 素子 4と他方の各電極端子片 3との間における金属線 5によるワイヤボンディングを行
[0032] 次いで，前記リードフレーム Aに対して，図 5に示すように，エポキシ榭脂等の熱硬 化性合成樹脂による盤状体 Bを，当該各電極端子片 2, 3及び各半導体素子 4並び に金属線 5の全体を当該盤状体 Bにて密封するようにトランファ成形にて設ける。
[0033] この盤状体 Bにおけるトランファ成形に際しては，この盤状体 Bにおける下面 B1に， 前記各電極端子片 2, 3における下面のうち板厚さを薄くしていない部分，つまり，前 記各電極端子片 2, 3における少なくとも一部の下面が半田付け用の実装面 7, 8とし て露出するという構成にする。
[0034] この状態で，前記盤状体 Bのうち前記縦切断線 A1及び横切断線 A2の箇所を，こ れら縦切断線 A1及び横切断線 A2に沿って延びるように切断することによって，複数 個の電子部品 1に分割した場合には，各電子部品 1における側面には，前記各繋ぎ リード片 9, 10における切断面が露出することになる。
[0035] そこで，本発明においては，前記リードフレーム Aを，図 6及び図 7に示すように，前 記盤状体 Bにおける下面 B1が上向きになるように裏返し，この状態で，前記盤状体 B における下面 B1のうち前記各電子部品 1の間の部分，つまり，前記縦切断線 A1及 び横切断線 A2の箇所に，溝幅寸法 Wの開口溝 Cを，前記縦切断線 A1及び横切断 線 A2に沿って延びるように，適宜なカ卩ェ工具による切削加工等にて刻設する。
[0036] この場合，前記開口溝 Cにおける前記下面 B1からの深さ寸法 Hを，当該開口溝 C における刻設によって前記各繋ぎリード片 9, 10を切断する深さ寸法にする。
[0037] これにより，前記各繋ぎリード片 9, 10における切断面が，前記開口溝 C内に左右 両側面に露出することになる。
[0038] 次いで，前記盤状体 Bにおける前記各開口溝 C内に，図 8及び図 9に示すように， 前記盤状体 Bと同様に，エポキシ榭脂等のような熱硬化性の合成樹脂 Dを，液体の 状態で充填したのち硬化する。
[0039] この合成樹脂 Dを液体の状態で充填にするに際しては，この合成樹脂 Dにおける 充填量を，前記各開口溝 Cにおける内容積より適宜量だけ少なくする等の手段を採 用することによって，当該合成樹脂 Dにおける上面 D1が，中低状に窪んだ形状にな るように構成する。
[0040] 次いで，図 10及び図 11に示すように，前記盤状体 Bのうち前記縦切断線 A1及び 横切断線 A2の箇所を，適宜幅寸法 Sのダイシングカッター（図示せず)等にて，前記 縦切断線 A1及び横切断線 A2に沿って切断することにより，前記盤状体 Bを，複数 個の各電子部品 1ごとに分割する。
[0041] この切断による分割に際しては，その切断幅寸法 Sを，前記開口溝 Cにおける溝幅 寸法 Wよりも適宜寸法だけ狭くすることにより，切断したあとにおいて，前記開口溝 C 内における左右両側面に，前記合成樹脂 Dの一部を適宜厚さ Tの被膜層 11として残 すように構成する。
[0042] これにより，前記開口溝 C内における左右両側面に残る前記被膜層 11が，前記各 繋ぎリード片 9, 10における切断面を被覆することになる。
[0043] 次いで，前記各電子部品 1の多数個に対して，バレルメツキ等のメツキ処理を施す ことにより，各電子部品 1の表面に露出する前記実装面 7, 8の表面に，錫又は半田 等のように半田付け性に優れた金属によるメツキ層 12, 13を形成することにより，電 子部品 1の完成品にする。
[0044] なお，このメツキ層 12, 13を形成する工程は，前記盤状体 Bを各電子部品 1ごとに 切断する工程の前，例えば，前記盤状体 Bを成形した後において行うようにしても良 いことは勿論である。
[0045] このような工程を経て製造された電子部品 1は，図 12〜図 16に示すように，一組の 電極端子片 2, 3と，この一組の電極端子片 2, 3に対して電気的に接続した半導体 素子 4とを備え，前記各電極端子片 2, 3及び半導体素子 4の全体を合成樹脂製の ノ ッケージ体 6にて，前記各電極端子片 2, 3における少なくとも一部の下面が当該 ノ ッケージ体 6における下面 6aに半田付け用の実装面 7, 8として露出するように密 封して成る構成であり，且つ，前記パッケージ体 6の側面に，合成樹脂製の被膜層 1 1を，前記各電極端子片 2, 3から外向きに一体に延びる繋ぎリード片 9, 10の先端に おける切断面を被覆するように形成すると ヽぅ構成になって ヽる。
[0046] すなわち，前記繋ぎリード片 9, 10の全体を，ノ ッケージ体 6と，その側面に形成し た被膜層 11とによって完全に密封できることにより，プリント回路基板等への半田付 け実装に際して，半田付け用実装面以外の部分とプリント回路基板等との間に半田 ブリッジが発生するおそれを解消でき，し力も，その複数個を並べて半田付け実装し たとき，相隣接する間に電気放電が発生すること及び半田ブリッジが発生することの おそれを解消でき，その上，前記繋ぎリード片 9, 10の切断面に，鲭び等の腐食が発 生すること確実に防止できるとともに，前記パッケージ体 6の内部における耐湿性を 確実に向上できる。
[0047] また，前記した製造方法によると，前記パッケージ体 6における側面のうち前記各繋 ぎリード片 9, 10の先端における切断面が露出する部分を，他の部分よりも寸法 Tだ け凹ませて，この部分に，前記被膜層 11を，当該被膜層 11の表面がノ¾ /ケージ体 6 き側面力 突出しないように形成するという構成にできる。
[0048] 更にまた，前記した製造方法によると，前記被膜層 11のうち前記パッケージ体 6に おける下面 6aの部分には，この被膜層 11用の合成樹脂 Dを開口溝 C内に充填する ときに，この合成樹脂 Dの上面 D1を中低状に窪んだ形状にしたことによって，斜め上 向きの傾斜面 1 laが形成されることになる。
[0049] この斜め上向きへの傾斜面 11aの存在は，電子部品 1を，図 17に示すように，プリ ント回路基板 14に対して半田付け実装したとき，その実装面 7, 8と，プリント回路基 板 14における電極パッド 15との間に存在する半田フィレット 16を外側から見ることを ,この傾斜面 1 laが存在しな 、場合よりも容易にするのである。
[0050] なお，前記した実施の形態は，一つの電子部品 1に，一つの電極端子片 2と二つの 電極端子片 3とから成る一組の電極端子片を設ける場合であつたが，本発明は，これ に限らず，一つの電子部品に，一つの電極端子片と一つの電極端子片とから成る一 組の電極端子片を設ける場合とか，或いは，一つの電極端子片と三つ以上の電極 端子片とから成る一組の電極端子片を設ける場合とか，若しくは，一つの電子部品 に，複数組の電極端子片を設ける場合にも適用することができる。 [0051] また，前記した実施の形態は，電子部品の複数個を，リードフレームに縦及び横方 向のマトリックス状に並べて製造する場合であつたが，本発明は，これに限らず，電 子部品の複数個を，縦方向又は横方向に一列状に並べて製造する場合においても 同様に適用することができる。
[0052] ところで，前記盤状体 Bにおける開口溝 C内に，合成樹脂 Dを液体の状態で充填す るに際しては，前記開口溝 Cにおける溝幅寸法 Wが大きいほど，当該開口溝 C内へ の合成樹脂の充填が容易にできる。
[0053] しかし，前記開口溝 Cにおける溝幅寸法 Wを大きくすると，リードフレーム Aに並べ て配設する各電子部品 1の相互間の間隔ピッチが，その分だけ広くしなければならな いから，一枚のリードフレーム Aにて製造することができる電子部品 1の個数が少なく なるという問題がある。
[0054] 本発明者達の実験によると，前記開口溝 Cにおける溝幅寸法 Wは，当該開口溝 C における深さ寸法 Hの 0. 8〜2倍にすることが好ましかった。
[0055] すなわち，このようにすることにより，前記開口溝 C内に合成樹脂 Dを充填することを ,当該開口溝 Cにおける溝幅寸法 Wの増大，ひいては，各電子部品 1の相互間にお いて間隔ピッチを広くすることなく，従って，一枚のリードフレーム Aにて同時に製造 することができる電子部品 1の個数の減少を招来することなく，確実に且つ容易に行 うことができるのであった。

Claims

請求の範囲
[1] 少なくとも一組の電極端子片と，この一組の電極端子片に対して電気的に接続した 半導体素子とを備え，前記各電極端子片及び半導体素子の全体を合成樹脂製のパ ッケージ体にて，前記各電極端子片における下面のうち少なくとも一部が当該パッケ ージ体における下面に半田付け用の実装面として露出するように密封して成る電子 部品において，
前記パッケージ体の側面に，合成樹脂製の被膜層を，前記電極端子片から外向き に一体に延びる繋ぎリード片の先端における切断面を被覆するように形成することを 特徴とする面実装型電子部品。
[2] 前記請求項 1の記載において，前記パッケージ体における側面のうち前記繋ぎリー ド片の先端における切断面が露出する部分を，前記側面よりも凹ませて，この凹ませ た部分に，前記被膜層を形成することを特徴とする面実装型電子部品。
[3] 前記請求項 1又は 2の記載において，前記被膜層のうち前記パッケージ体における 下面の部分を，斜め上向きの傾斜面にすることを特徴とする面実装型電子部品。
[4] 金属板製のリードフレームに，製造目的の電子部品の一つを構成する少なくとも一 組の電極端子片を，前記電子部品の複数個を並べて配置する箇所の各々に当該各 電極端子片の相互間を繋ぎリード片を介して一体に連結した形態にして設ける工程 前記リードフレームにおける各一組の電極端子片に対して半導体素子を電気的に 接続するように供給する工程，
前記リードフレームに，前記各電極端子片及び各半導体素子の全体を密封する合 成榭脂製の盤状体を，前記各電極端子片における下面のうち少なくとも一部が当該 盤状体の下面に半田付け用の実装面として露出するように設ける工程，
前記盤状体における下面のうち前記各電子部品の間の部分に，前記開口溝を，前 記繋ぎリード片を切断する深さにして刻設する工程，
前記開口溝内に被膜層用の合成樹脂を充填する工程，
前記盤状体のうち前記開口溝内の部分を，当該開口溝内の左右両側に前記充填 合成樹脂の一部を被膜層として残すように切断することによって前記各電子部品ごと に分割する工程，
を備えていることを特徴とする面実装型電子部品の製造方法。
[5] 前記請求項 4の記載において，前記開口溝内に被膜層用の合成樹脂を充填する 工程が，この合成樹脂の表面がアーチ状に窪んだ形状にする工程であることを特徴 とする面実装型電子部品の製造方法。
[6] 前記請求項 4又は 5の記載において，前記開口溝における溝幅寸法が，当該開口 溝における深さ寸法の 0. 8〜2倍であることを特徴とする面実装型電子部品の製造 方法。
[7] 前記請求項 4の記載において，前記開口溝内に被膜層用の合成樹脂を充填する 工程を，前記盤状体を，その下面が上向きになるように裏返しにして行うことを特徴と する面実装型電子部品の製造方法。
PCT/JP2005/008715 2004-06-08 2005-05-12 面実装型電子部品とその製造方法 WO2005122251A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
US11/597,489 US7781888B2 (en) 2004-06-08 2005-05-12 Surface mounting electronic component and manufacturing method thereof
KR1020057015539A KR101130633B1 (ko) 2004-06-08 2005-05-12 면실장형 전자부품과 그 제조방법
US12/835,491 US8106508B2 (en) 2004-06-08 2010-07-13 Electronic component for surface mounting

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004170386A JP3915992B2 (ja) 2004-06-08 2004-06-08 面実装型電子部品の製造方法
JP2004-170386 2004-06-08

Related Child Applications (2)

Application Number Title Priority Date Filing Date
US11/597,489 A-371-Of-International US7781888B2 (en) 2004-06-08 2005-05-12 Surface mounting electronic component and manufacturing method thereof
US12/835,491 Continuation US8106508B2 (en) 2004-06-08 2010-07-13 Electronic component for surface mounting

Publications (1)

Publication Number Publication Date
WO2005122251A1 true WO2005122251A1 (ja) 2005-12-22

Family

ID=35503377

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2005/008715 WO2005122251A1 (ja) 2004-06-08 2005-05-12 面実装型電子部品とその製造方法

Country Status (6)

Country Link
US (2) US7781888B2 (ja)
JP (1) JP3915992B2 (ja)
KR (1) KR101130633B1 (ja)
CN (1) CN100454530C (ja)
TW (1) TWI374526B (ja)
WO (1) WO2005122251A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101130633B1 (ko) * 2004-06-08 2012-04-02 로무 가부시키가이샤 면실장형 전자부품과 그 제조방법
JP2014225643A (ja) * 2013-04-16 2014-12-04 ローム株式会社 半導体装置

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4003780B2 (ja) * 2004-09-17 2007-11-07 カシオ計算機株式会社 半導体装置及びその製造方法
JP4453711B2 (ja) * 2007-03-30 2010-04-21 Ｔｄｋ株式会社 薄膜部品及び製造方法
US20090042339A1 (en) * 2007-08-10 2009-02-12 Texas Instruments Incorporated Packaged integrated circuits and methods to form a packaged integrated circuit
JP5416975B2 (ja) 2008-03-11 2014-02-12 ローム株式会社 半導体発光装置
JP5010693B2 (ja) * 2010-01-29 2012-08-29 株式会社東芝 Ｌｅｄパッケージ
JP5360425B2 (ja) * 2010-04-08 2013-12-04 株式会社村田製作所 回路モジュール、および回路モジュールの製造方法
US8373279B2 (en) * 2010-04-23 2013-02-12 Infineon Technologies Ag Die package
CN105845816A (zh) * 2010-11-02 2016-08-10 大日本印刷株式会社 附有树脂引线框及半导体装置
KR101205970B1 (ko) * 2010-11-18 2012-11-28 주식회사 고영테크놀러지 브리지 연결불량 검출방법
DE102011112659B4 (de) * 2011-09-06 2022-01-27 Vishay Semiconductor Gmbh Oberflächenmontierbares elektronisches Bauelement
TWI471989B (zh) * 2012-05-18 2015-02-01 矽品精密工業股份有限公司 半導體封裝件及其製法
USD847102S1 (en) 2013-02-08 2019-04-30 Epistar Corporation Light emitting diode
TWD161897S (zh) 2013-02-08 2014-07-21 晶元光電股份有限公司 發光二極體之部分
JP6634117B2 (ja) * 2013-04-16 2020-01-22 ローム株式会社 半導体装置
USD778847S1 (en) * 2014-12-15 2017-02-14 Kingbright Electronics Co. Ltd. LED component
USD778846S1 (en) * 2014-12-15 2017-02-14 Kingbright Electronics Co. Ltd. LED component
JP6492288B2 (ja) * 2015-10-01 2019-04-03 パナソニックＩｐマネジメント株式会社 素子チップの製造方法
JP6476418B2 (ja) * 2016-02-04 2019-03-06 パナソニックＩｐマネジメント株式会社 素子チップの製造方法および電子部品実装構造体の製造方法
JP6467592B2 (ja) * 2016-02-04 2019-02-13 パナソニックＩｐマネジメント株式会社 素子チップの製造方法および電子部品実装構造体の製造方法ならびに電子部品実装構造体
USD774476S1 (en) * 2016-02-25 2016-12-20 Kingbright Electronics Co. Ltd. LED component
JP6103094B2 (ja) * 2016-03-03 2017-03-29 大日本印刷株式会社 樹脂付リードフレーム、多面付ｌｅｄパッケージ、樹脂付リードフレームの製造方法およびｌｅｄパッケージの製造方法
CN106048679A (zh) * 2016-05-30 2016-10-26 北京首钢微电子有限公司 一种集成电路的电镀方法
JP7144245B2 (ja) * 2018-08-31 2022-09-29 日本航空電子工業株式会社 はんだ付け部品
US11538741B2 (en) * 2020-02-17 2022-12-27 Texas Instruments Incorporated Multi-chip module leadless package

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11163007A (ja) * 1997-11-28 1999-06-18 Sanyo Electric Co Ltd 半導体装置の製造方法
JP2001028420A (ja) * 1999-07-14 2001-01-30 Hitachi Ltd 半導体装置及びその製造方法
JP2002222906A (ja) * 2001-01-25 2002-08-09 Rohm Co Ltd 半導体装置の製造方法および半導体装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3877401B2 (ja) * 1997-03-10 2007-02-07 三洋電機株式会社 半導体装置の製造方法
JP2000077435A (ja) * 1998-08-31 2000-03-14 Hitachi Ltd 半導体装置及びその製造方法
JP4809957B2 (ja) * 1999-02-24 2011-11-09 日本テキサス・インスツルメンツ株式会社 半導体装置の製造方法
US6437429B1 (en) * 2001-05-11 2002-08-20 Walsin Advanced Electronics Ltd Semiconductor package with metal pads
DE10202881B4 (de) * 2002-01-25 2007-09-20 Infineon Technologies Ag Verfahren zur Herstellung von Halbleiterchips mit einer Chipkantenschutzschicht, insondere für Wafer Level Packaging Chips
US6773961B1 (en) * 2003-08-15 2004-08-10 Advanced Semiconductor Engineering Inc. Singulation method used in leadless packaging process
JP3915992B2 (ja) * 2004-06-08 2007-05-16 ローム株式会社 面実装型電子部品の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11163007A (ja) * 1997-11-28 1999-06-18 Sanyo Electric Co Ltd 半導体装置の製造方法
JP2001028420A (ja) * 1999-07-14 2001-01-30 Hitachi Ltd 半導体装置及びその製造方法
JP2002222906A (ja) * 2001-01-25 2002-08-09 Rohm Co Ltd 半導体装置の製造方法および半導体装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101130633B1 (ko) * 2004-06-08 2012-04-02 로무 가부시키가이샤 면실장형 전자부품과 그 제조방법
JP2014225643A (ja) * 2013-04-16 2014-12-04 ローム株式会社 半導体装置

Also Published As

Publication number Publication date
JP3915992B2 (ja) 2007-05-16
CN1771599A (zh) 2006-05-10
TW200601528A (en) 2006-01-01
US20100276808A1 (en) 2010-11-04
KR20070020160A (ko) 2007-02-20
JP2005353700A (ja) 2005-12-22
TWI374526B (en) 2012-10-11
CN100454530C (zh) 2009-01-21
US20070247821A1 (en) 2007-10-25
US7781888B2 (en) 2010-08-24
KR101130633B1 (ko) 2012-04-02
US8106508B2 (en) 2012-01-31

Similar Documents

Publication Publication Date Title
WO2005122251A1 (ja) 面実装型電子部品とその製造方法
JP3862410B2 (ja) 半導体装置の製造方法及びその構造
US20020054470A1 (en) Packaged solid electrolytic capacitor and method of making the same
JP2002222906A (ja) 半導体装置の製造方法および半導体装置
JP3907145B2 (ja) チップ電子部品
US20240087973A1 (en) Semiconductor device
JP2007234749A (ja) チップ状固体電解コンデンサの製造方法
JP2000196153A (ja) チップ電子部品およびその製造方法
JP7147501B2 (ja) 半導体装置の製造方法
JP3404375B2 (ja) 多数個取り配線基板
JP7382354B2 (ja) 半導体装置、および、半導体装置の製造方法
JPH11340609A (ja) プリント配線板、および単位配線板の製造方法
JP4605945B2 (ja) 多数個取り配線基板、電子装置の製造方法
JP5468333B2 (ja) リードフレーム、パッケージ型磁気センサ及び電子機器
JP4887346B2 (ja) 半導体装置
JP2009065201A (ja) 半導体装置の製造方法
TWI814424B (zh) 薄型化半導體封裝件及其封裝方法
JP4004445B2 (ja) 半導体パッケージ及びその製造方法
KR100243023B1 (ko) 반도체 패키지와 그 제조방법 및 그 적층방법
JP2548871Y2 (ja) 半導体素子収納用パッケージ
JP2005285866A (ja) 多数個取り配線基板
JPH0311760A (ja) 半導体装置およびその製造方法ならびにリードフレーム
JP2001230222A (ja) 半導体チップの製造方法
JP2009283972A (ja) 半導体装置の製造方法
JP2006128297A (ja) 多数個取り配線基板および電子装置

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 1020057015539

Country of ref document: KR

WWE Wipo information: entry into national phase

Ref document number: 20058002735

Country of ref document: CN

AK Designated states

Kind code of ref document: A1

Designated state(s): AE AG AL AM AT AU AZ BA BB BG BR BW BY BZ CA CH CN CO CR CU CZ DE DK DM DZ EC EE EG ES FI GB GD GE GH GM HR HU ID IL IN IS KE KG KM KP KR KZ LC LK LR LS LT LU LV MA MD MG MK MN MW MX MZ NA NG NI NO NZ OM PG PH PL PT RO RU SC SD SE SG SK SL SM SY TJ TM TN TR TT TZ UA UG US UZ VC VN YU ZA ZM ZW

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): GM KE LS MW MZ NA SD SL SZ TZ UG ZM ZW AM AZ BY KG KZ MD RU TJ TM AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IS IT LT LU MC NL PL PT RO SE SI SK TR BF BJ CF CG CI CM GA GN GQ GW ML MR NE SN TD TG

121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 11597489

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

WWW Wipo information: withdrawn in national office

Country of ref document: DE

122 Ep: pct application non-entry in european phase
WWP Wipo information: published in national office

Ref document number: 11597489

Country of ref document: US