CN105845816A - 附有树脂引线框及半导体装置 - Google Patents

附有树脂引线框及半导体装置 Download PDF

Info

Publication number
CN105845816A
CN105845816A CN201610341168.8A CN201610341168A CN105845816A CN 105845816 A CN105845816 A CN 105845816A CN 201610341168 A CN201610341168 A CN 201610341168A CN 105845816 A CN105845816 A CN 105845816A
Authority
CN
China
Prior art keywords
chip pad
lead frame
packaging area
leading part
lead
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201610341168.8A
Other languages
English (en)
Inventor
小田和范
矢崎雅树
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dai Nippon Printing Co Ltd
Original Assignee
Dai Nippon Printing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dai Nippon Printing Co Ltd filed Critical Dai Nippon Printing Co Ltd
Publication of CN105845816A publication Critical patent/CN105845816A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F21—LIGHTING
    • F21V—FUNCTIONAL FEATURES OR DETAILS OF LIGHTING DEVICES OR SYSTEMS THEREOF; STRUCTURAL COMBINATIONS OF LIGHTING DEVICES WITH OTHER ARTICLES, NOT OTHERWISE PROVIDED FOR
    • F21V21/00—Supporting, suspending, or attaching arrangements for lighting devices; Hand grips
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F21—LIGHTING
    • F21V—FUNCTIONAL FEATURES OR DETAILS OF LIGHTING DEVICES OR SYSTEMS THEREOF; STRUCTURAL COMBINATIONS OF LIGHTING DEVICES WITH OTHER ARTICLES, NOT OTHERWISE PROVIDED FOR
    • F21V7/00—Reflectors for light sources
    • F21V7/22—Reflectors for light sources characterised by materials, surface treatments or coatings, e.g. dichroic reflectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/4824—Pads with extended contours, e.g. grid structure, branch structure, finger structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H01L33/486—Containers adapted for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H01L33/54—Encapsulations having a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H01L33/56—Materials, e.g. epoxy or silicone resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H01L33/60—Reflective elements
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F21—LIGHTING
    • F21Y—INDEXING SCHEME ASSOCIATED WITH SUBCLASSES F21K, F21L, F21S and F21V, RELATING TO THE FORM OR THE KIND OF THE LIGHT SOURCES OR OF THE COLOUR OF THE LIGHT EMITTED
    • F21Y2115/00—Light-generating elements of semiconductor light sources
    • F21Y2115/10—Light-emitting diodes [LED]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H01L2224/486—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48638—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/48639—Silver (Ag) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/85439—Silver (Ag) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3142—Sealing arrangements between parts, e.g. adhesion promotors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49582—Metallic layers on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49861—Lead-frames fixed on or encapsulated in insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0104—Zirconium [Zr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/1016—Shape being a cuboid
    • H01L2924/10162—Shape being a cuboid with a square active surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10329—Gallium arsenide [GaAs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/005—Processes relating to semiconductor body packages relating to encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0058—Processes relating to semiconductor body packages relating to optical field-shaping elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body

Abstract

提供一种附有树脂引线框和半导体装置，附有树脂引线框具备：芯片衬垫，其载置LED元件；和引线部，其相对于所述芯片衬垫分离地设置；所述芯片衬垫与所述引线部分别具有相对面，所述芯片衬垫的所述相对面与所述引线部的所述相对面经由所述芯片衬垫与所述引线部之间的空间而彼此相对，所述芯片衬垫的所述相对面具有位于所述芯片衬垫的厚度方向中间的突起，所述突起朝向所述空间突出，所述芯片衬垫与所述引线部之间的所述空间填充有反射树脂，所述芯片衬垫的底面、所述引线部的底面、以及所述反射树脂的底面位于同一平面上。

Description

附有树脂引线框及半导体装置
本申请是于2011年10月31日提交的申请号为201180049957.X、名称为“LED元件搭载用引线框、附有树脂引线框、半导体装置的制造方法及半导体元件搭载用引线框”的专利申请的分案申请。
技术领域
本发明涉及LED元件搭载用引线框、附有树脂引线框、半导体装置的制造方法及半导体元件搭载用引线框。
背景技术
传统，作为树脂密封型半导体装置用的引线框(lead frame)，例如有特开2001-326316号公报记载的引线框。这样的引线框中，在各芯片衬垫周围配置多个端子部，连接这些多个端子部和悬置引线的系杆(tie bar)纵横地格子状配置。
另一方面，近年，以LED(发光二极管)元件为光源的照明装置应用于各种家电、OA设备、车辆设备的显示灯、一般照明、车载照明及显示器等。这样的照明装置中，也包含通过在引线框搭载LED元件而制作的半导体装置。
专利文献1：日本特开2001-326316号公报。
LED元件用的半导体装置或离散的半导体元件用的半导体装置中，在芯片衬垫的周围，有芯片衬垫和引线直线状配置为一列的情况。这样的半导体装置中采用的引线框的场合，不同于上述传统的引线框，不设置纵横的格子状的系杆，将相互相邻的芯片衬垫彼此及引线部彼此连结，可以增加一个引线框中的元件的安装数，高效制造引线框。
该场合，芯片衬垫和引线部为了不发生短路，必须间隔配置。因而，各芯片衬垫和各引线部之间的间隙连通到一起，产生形成了与引线框的一边平行的多个细长空间的问题。因而，引线框形成错位状，处理时可能在引线框发生变形。
本发明考虑这样的问题而提出，目的是提供LED元件搭载用引线框、附有树脂引线框、半导体装置的制造方法及半导体元件搭载用引线框，可以防止在芯片衬垫和引线部之间的间隙发生连通后在引线框形成细长空间而导致引线框形成错位状，并防止在处理时发生变形。
发明内容
本发明提供一种附有树脂引线框，其特征在于，具备：芯片衬垫，其载置LED元件；和引线部，其相对于所述芯片衬垫分离地设置；所述芯片衬垫与所述引线部分别具有相对面，所述芯片衬垫的所述相对面与所述引线部的所述相对面经由所述芯片衬垫与所述引线部之间的空间而彼此相对，所述芯片衬垫的所述相对面具有位于所述芯片衬垫的厚度方向中间的突起，所述突起朝向所述空间突出，所述芯片衬垫与所述引线部之间的所述空间填充有反射树脂，所述芯片衬垫的底面、所述引线部的底面、以及所述反射树脂的底面位于同一平面上。
本发明提供一种半导体装置，其特征在于，具备：芯片衬垫；引线部，其相对于所述芯片衬垫分离地设置；LED元件，其搭载于所述芯片衬垫上；导电部，其将所述引线部与所述LED元件电连接；以及密封树脂部，其将所述LED元件与所述导电部密封；所述芯片衬垫与所述引线部分别具有相对面，所述芯片衬垫的所述相对面与所述引线部的所述相对面经由所述芯片衬垫与所述引线部之间的空间而彼此相对，所述芯片衬垫的所述相对面具有位于所述芯片衬垫的厚度方向中间的突起，所述突起朝向所述空间突出，所述芯片衬垫与所述引线部之间的所述空间填充有反射树脂，所述芯片衬垫的底面、所述引线部的底面、以及所述反射树脂的底面位于同一平面上。
本发明是一种LED元件搭载用引线框，其特征在于，具备：框体区域；和在框体区域内多列及多行配置的多个封装区域，各个封装区域包含搭载LED元件的芯片衬垫和与芯片衬垫相邻的引线部，且相互经由切割区域连接；其中，一个封装区域内的芯片衬垫和相邻的其他封装区域内的引线部通过位于切割区域的倾斜增强片连结。
本发明的引线框，其特征在于，上述一个封装区域内的引线部和上述相邻的其他封装区域内的引线部通过引线连结部连结。
本发明的引线框，其特征在于，上述一个封装区域内的芯片衬垫和上述相邻的其他封装区域内的芯片衬垫通过芯片衬垫连结部连结。
本发明的引线框，其特征在于，上述一个封装区域内的芯片衬垫和与上述一个封装区域相邻的第1封装区域内的引线部通过位于切割区域的第1倾斜增强片连结，上述一个封装区域内的芯片衬垫和与上述一个封装区域相邻且对于上述一个封装区域位于与第1封装区域相反的一侧的第2封装区域内的引线部通过位于切割区域的第2倾斜增强片连结。
本发明的引线框，其特征在于，上述一个封装区域内的芯片衬垫和上述相邻的其他封装区域内的引线部通过位于切割区域的第1倾斜增强片连结，上述一个封装区域内的引线部和上述相邻的其他封装区域内的芯片衬垫通过位于切割区域的第2倾斜增强片连结。
本发明的引线框，其特征在于，上述一个封装区域内的芯片衬垫通过位于切割区域的一对追加倾斜增强片连结到与芯片衬垫侧相邻的斜上方及斜下方的封装区域内的引线部。
本发明的引线框，其特征在于，上述一个封装区域内的引线部通过位于切割区域的一对追加倾斜增强片连结到与引线部侧相邻的斜上方及斜下方的封装区域内的引线部。
本发明是一种LED元件搭载用引线框，其特征在于，具备：框体区域；和在框体区域内多列及多行配置的多个封装区域，各个封装区域包含搭载LED元件的芯片衬垫和与芯片衬垫相邻的引线部，且相互经由切割区域连接；其中，至少一个封装区域内的引线部和相邻的其他封装区域内的引线部通过引线连结部连结，一个封装区域内的引线部和相邻的其他封装区域内的芯片衬垫通过位于切割区域的倾斜增强片连结。
本发明的引线框，其特征在于，倾斜增强片包括主体和在主体上形成的镀层。
本发明是一种附有树脂引线框，其特征在于，具备：引线框；和在引线框的各封装区域周缘上配置的反射树脂。
本发明是一种半导体装置的制造方法，其特征在于，具备：准备附有树脂引线框的步骤；在附有树脂引线框的各反射树脂内且在各芯片衬垫上搭载LED元件的步骤；通过导电部连接LED元件和各引线部的步骤；向附有树脂引线框的各反射树脂内填充密封(封装)树脂的步骤；和通过切断反射树脂及引线框，将反射树脂及引线框按每个LED元件分离的步骤。
本发明是一种半导体元件搭载用引线框，其特征在于，具备：框体区域；和在框体区域内多列及多行配置的多个封装区域，各个封装区域包含搭载LED元件的芯片衬垫和与芯片衬垫相邻的引线部，且相互经由切割区域连接；其中，一个封装区域内的芯片衬垫和相邻的其他封装区域内的引线部通过位于切割区域的倾斜增强片连结。
本发明的引线框，其特征在于，上述一个封装区域内的引线部和上述相邻的其他封装区域内的引线部通过引线连结部连结。
本发明的引线框，其特征在于，上述一个封装区域内的芯片衬垫和上述相邻的其他封装区域内的芯片衬垫通过芯片衬垫连结部连结。
本发明的引线框，其特征在于，上述一个封装区域内的芯片衬垫和与上述一个封装区域相邻的第1封装区域内的引线部通过位于切割区域的第1倾斜增强片连结，上述一个封装区域内的芯片衬垫和与上述一个封装区域相邻且对于上述一个封装区域位于与第1封装区域相反的一侧的第2封装区域内的引线部通过位于切割区域的第2倾斜增强片连结。
本发明的引线框，其特征在于，上述一个封装区域内的芯片衬垫和上述相邻的其他封装区域内的引线部通过位于切割区域的第1倾斜增强片连结，上述一个封装区域内的引线部和上述相邻的其他封装区域内的芯片衬垫通过位于切割区域的第2倾斜增强片连结。
本发明的引线框，其特征在于，上述一个封装区域内的芯片衬垫通过位于切割区域的一对追加倾斜增强片连结到与芯片衬垫侧相邻的斜上方及斜下方的封装区域内的引线部。
本发明的引线框，其特征在于，上述一个封装区域内的引线部通过位于切割区域的一对追加倾斜增强片连结到与引线部侧相邻的斜上方及斜下方的封装区域内的引线部。
本发明是一种半导体元件搭载用引线框，其特征在于，具备：框体区域；和在框体区域内多列及多行配置的多个封装区域，各个封装区域包含搭载半导体元件的芯片衬垫和与芯片衬垫相邻的引线部，且相互经由切割区域连接；其中，至少一个封装区域内的引线部和相邻的其他封装区域内的引线部通过引线连结部连结，一个封装区域内的引线部和相邻的其他封装区域内的芯片衬垫通过位于切割区域的倾斜增强片连结。
根据本发明，一个封装区域内的芯片衬垫和相邻的其他封装区域内的引线部通过位于切割区域的倾斜增强片连结，因此，不会产生各芯片衬垫和各引线部之间的间隙连通，形成与引线框的一边平行的多个细长空间的情况。从而，在处理时可以防止引线框产生变形。
本发明是一种LED元件搭载用引线框，其特征在于，具备：框体区域；和在框体区域内多列及多行配置的多个封装区域，各个封装区域包含搭载LED元件的芯片衬垫和与芯片衬垫相邻的引线部，且相互经由切割区域连接；其中，一个封装区域内的芯片衬垫及引线部和相邻的其他封装区域内的芯片衬垫及引线部分别通过芯片衬垫连结部及引线连结部连结，芯片衬垫连结部及引线连结部通过位于切割区域的增强片连结。
本发明的引线框，其特征在于，增强片延伸至框体区域内侧的全长，连结芯片衬垫连结部及引线连结部。
本发明的引线框，其特征在于，分别连结上述一个封装区域内的芯片衬垫及引线部和与上述一个封装区域相邻的第1封装区域内的芯片衬垫及引线部的芯片衬垫连结部及引线连结部，通过位于切割区域的增强片连结，分别连结上述一个封装区域内的芯片衬垫及引线部和与上述一个封装区域相邻且对于上述一个封装区域位于与第1封装区域相反的一侧的第2封装区域内的芯片衬垫及引线部的芯片衬垫连结部及引线连结部，不通过增强片连结。
本发明的引线框，其特征在于，增强片仅仅在分别连结到上述一个封装区域内的芯片衬垫及引线部的芯片衬垫连结部及引线连结部间延伸，连结芯片衬垫连结部及引线连结部。
本发明的引线框，其特征在于，各封装区域包含一个芯片衬垫，和位于该芯片衬垫的两侧的第1引线部及第2引线部，一个封装区域内的芯片衬垫、第1引线部及第2引线部和相邻的其他封装区域内的芯片衬垫、第1引线部及第2引线部分别通过芯片衬垫连结部、第1引线连结部及第2引线连结部连结，在上述一个封装区域和与上述一个封装区域相邻的第1封装区域之间，增强片仅仅在芯片衬垫连结部及第1引线连结部间延伸，连结芯片衬垫连结部及第1引线连结部，在上述一个封装区域和与上述一个封装区域相邻且对于上述一个封装区域位于与第1封装区域相反的一侧的第2封装区域之间，增强片仅仅在芯片衬垫连结部及第2引线连结部间延伸，连结芯片衬垫连结部及第2引线连结部。
本发明是一种LED元件搭载用引线框，其特征在于，框体区域；和在框体区域内多列及多行配置的多个封装区域，各个封装区域包含搭载LED元件的芯片衬垫和与芯片衬垫相邻的引线部，且相互经由切割区域连接；其中，一个封装区域内的芯片衬垫及引线部和纵方向相邻的其他封装区域内的芯片衬垫及引线部分别通过芯片衬垫连结部及引线连结部连结，横方向延伸的多个切割区域中，位于部分切割区域的芯片衬垫连结部及引线连结部通过位于该切割区域的增强片连结。
本发明的引线框，其特征在于，横方向延伸的多个切割区域中，设有增强片的切割区域每隔预定数(行数)周期地设置。
本发明的引线框，其特征在于，横方向延伸的多个切割区域中，设有增强片的切割区域不规则地设置。
本发明的引线框，其特征在于，增强片包括主体和在主体上形成的镀层。
本发明是一种附有树脂引线框，其特征在于，具备：引线框；和在引线框的各封装区域周缘上配置的反射树脂。
本发明是一种半导体装置的制造方法，其特征在于，具备：准备附有树脂引线框的步骤；在附有树脂引线框的各反射树脂内且在各芯片衬垫上搭载LED元件的步骤；通过导电部连接LED元件和各引线部的步骤；向附有树脂引线框的各反射树脂内填充密封树脂的步骤；通过切断反射树脂及引线框，将反射树脂及引线框按每个LED元件分离的步骤。
本发明是一种半导体元件搭载用引线框，其特征在于，具备：框体区域；和在框体区域内多列及多行配置的多个封装区域，各个封装区域包含搭载半导体元件的芯片衬垫和与芯片衬垫相邻的引线部，且相互经由切割区域连接；其中，一个封装区域内的芯片衬垫及引线部和相邻的其他封装区域内的芯片衬垫及引线部分别通过芯片衬垫连结部及引线连结部连结，芯片衬垫连结部及引线连结部通过位于切割区域的增强片连结。
本发明的引线框，其特征在于，增强片延伸至框体区域内侧的全长，连结芯片衬垫连结部及引线连结部。
本发明的引线框，其特征在于，分别连结上述一个封装区域内的芯片衬垫及引线部和与上述一个封装区域相邻的第1封装区域内的芯片衬垫及引线部的芯片衬垫连结部及引线连结部，通过位于切割区域的增强片连结，分别连结上述一个封装区域内的芯片衬垫及引线部和与上述一个封装区域相邻且对于上述一个封装区域位于与第1封装区域相反的一侧的第2封装区域内的芯片衬垫及引线部的芯片衬垫连结部及引线连结部，不通过增强片连结。
本发明的引线框，其特征在于，增强片仅仅在分别连结到上述一个封装区域内的芯片衬垫及引线部的芯片衬垫连结部及引线连结部间延伸，连结芯片衬垫连结部及引线连结部。
本发明的引线框，其特征在于，各封装区域包含一个芯片衬垫，和位于该芯片衬垫的两侧的第1引线部及第2引线部，一个封装区域内的芯片衬垫、第1引线部及第2引线部和相邻的其他封装区域内的芯片衬垫、第1引线部及第2引线部分别通过芯片衬垫连结部、第1引线连结部及第2引线连结部连结，在上述一个封装区域和与上述一个封装区域相邻的第1封装区域之间，增强片仅仅在芯片衬垫连结部及第1引线连结部间延伸，连结芯片衬垫连结部及第1引线连结部，在上述一个封装区域和与上述一个封装区域相邻且对于上述一个封装区域位于与第1封装区域相反的一侧的第2封装区域之间，增强片仅仅在芯片衬垫连结部及第2引线连结部间延伸，连结芯片衬垫连结部及第2引线连结部。
本发明的引线框，其特征在于，横方向延伸的多个切割区域中，设有增强片的切割区域每隔预定数(行数)周期地设置。
本发明的引线框，其特征在于，横方向延伸的多个切割区域中，设有增强片的切割区域不规则地设置。
根据本发明，芯片衬垫连结部及引线连结部通过位于切割区域的增强片连结，因此，不会产生各芯片衬垫和各引线部之间的间隙连通，形成与引线框的一边平行的多个细长空间的情况。从而，在处理时可以防止在引线框产生变形。
附图说明
图1是本发明的第1实施方式的引线框的全体俯视图。
图2是本发明的第1实施方式的引线框的部分放大俯视图(图1的A部放大图)。
图3是本发明的第1实施方式的引线框的截面图(图2的B-B线截面图)。
图4是由本发明的第1实施方式的引线框制作的半导体装置的截面图(图5的C-C线截面图)。
图5是由本发明的第1实施方式的引线框制作的半导体装置的俯视图。
图6是本发明的第1实施方式的引线框的制造方法的示图。
图7是用本发明的第1实施方式的引线框制造半导体装置的方法的示图。
图8是用本发明的第1实施方式的引线框制造半导体装置的方法的示图。
图9是制造半导体装置的方法中，切割工序的示图。
图10是本发明的第1实施方式的引线框的变形例(变形例1-1)的部分放大俯视图。
图11是本发明的第1实施方式的引线框的变形例(变形例1-2)的部分放大俯视图。
图12是本发明的第1实施方式的引线框的变形例(变形例1-3)的部分放大俯视图。
图13是本发明的第1实施方式的引线框的变形例(变形例1-4)的部分放大俯视图。
图14是本发明的第1实施方式的引线框的变形例(变形例1-5)的部分放大俯视图。
图15是本发明的第1实施方式的引线框的变形例(变形例1-6)的部分放大俯视图。
图16是本发明的第1实施方式的引线框的变形例(变形例1-7)的部分放大俯视图。
图17是本发明的第1实施方式的引线框的变形例(变形例1-8)的部分放大俯视图。
图18是半导体装置的变形例(变形例A)的截面图。
图19是半导体装置的变形例(变形例B)的截面图。
图20是半导体装置的变形例(变形例C)的截面图。
图21是本发明的第2实施方式的引线框的全体俯视图。
图22是本发明的第2实施方式的引线框的部分放大俯视图(图21的D部放大图)。
图23是本发明的第2实施方式的引线框的截面图(图22的E-E线截面图)。
图24是由本发明的第2实施方式的引线框制作的半导体装置的截面图(图25的F-F线截面图)。
图25是由本发明的第2实施方式的引线框制作的半导体装置的俯视图。
图26是本发明的第2实施方式的引线框的制造方法的示图。
图27是用本发明的第2实施方式的引线框制造半导体装置的方法的示图。
图28是用本发明的第2实施方式的引线框制造半导体装置的方法的示图。
图29是制造半导体装置的方法中，切割工序的示图。
图30是本发明的第2实施方式的引线框的变形例(变形例2-1)的部分放大俯视图。
图31是本发明的第2实施方式的引线框的变形例(变形例2-2)的部分放大俯视图。
图32是本发明的第2实施方式的引线框的变形例(变形例2-3)的部分放大俯视图。
图33是本发明的第2实施方式的引线框的变形例(变形例2-4)的部分放大俯视图。
图34是本发明的第2实施方式的引线框的变形例(变形例2-5)的部分放大俯视图。
图35是本发明的第2实施方式的引线框的变形例(变形例2-6)的部分放大俯视图。
图36是本发明的第2实施方式的引线框的变形例(变形例2-7)的部分放大俯视图。
图37是用变形例2-7(图36)的引线框制作的半导体装置的概略俯视图。
图38是本发明的第2实施方式的引线框的变形例(变形例2-8)的部分放大俯视图。
图39是用变形例2-8(图38)的引线框制作的半导体装置的概略俯视图。
图40是本发明的第2实施方式的引线框的变形例(变形例2-9)的部分放大俯视图。
图41是本发明的第2实施方式的引线框的变形例(变形例2-10)的部分放大俯视图。
图42是本发明的第3实施方式的引线框的截面图。
图43是由本发明的第3实施方式的引线框制作的半导体装置的截面图。
图44是用本发明的第3实施方式的引线框制造半导体装置的方法的截面图。
具体实施方式
(第1实施方式)
以下，参照附图说明本发明的第1实施方式。图1至图6是本发明的第1实施方式的示图。
以下，参照图1至图20说明本发明的第1实施方式。
引线框的构成
首先，通过图1至图3，说明本实施方式的LED元件搭载用引线框的概略。图1是本实施方式的引线框的全体俯视图，图2是图1的A部放大图，图3是图2的B-B线截面图。
图1所示引线框10在制作搭载了LED元件21的半导体装置20(图4及图5)时采用。这样的引线框10具备：具有矩形状的外形的框体区域13和在框体区域13内多列及多行(矩阵状)配置的多个封装区域14。
如图2所示，多个封装区域14的各个包含：搭载LED元件21的芯片衬垫(die pad)25和与芯片衬垫25相邻的引线部26。另外，多个封装区域14相互经由切割(dicing)区域15连接。
在一个封装区域14内的芯片衬垫25和引线部26之间，形成间隙，切割后，芯片衬垫25和引线部26形成相互电气绝缘。另外，各封装区域14是分别与各个半导体装置20对应的区域。另外，图2中，各封装区域14用两点划线表示。
另一方面，切割区域15在各封装区域14间纵横延伸。该切割区域15如后述，在制造半导体装置20的工序中，成为将引线框10按每个封装区域14分离时刀片38通过的区域。另外，图2中，切割区域15用阴影表示。
另外，本说明书中，如图2所示，各封装区域14内的引线部26和芯片衬垫25左右并排配置时的横方向与X方向对应，纵方向与Y方向对应。该场合，将Y方向正侧、Y方向负侧分别称为上方、下方，将X方向正侧、X方向负侧分别称为右方、左方。
如图2所示，各封装区域14内的芯片衬垫25和其上方相邻的其他封装区域14内的引线部26通过倾斜增强片51相互连结。另外，各封装区域14内的引线部26和其下方相邻的其他封装区域14内的芯片衬垫25通过倾斜增强片51相互连结。各倾斜增强片51位于切割区域15，且相对于图2的X方向及Y方向都倾斜配置。
另外，各封装区域14内的引线部26和其上方及下方相邻的其他封装区域14内的引线部26分别通过引线连结部52连结。而且，各封装区域14内的芯片衬垫25和其上方及下方相邻的其他封装区域14内的芯片衬垫25分别通过芯片衬垫连结部53连结。这些各引线连结部52及各芯片衬垫连结部53都位于切割区域15，且与Y方向平行配置。
而且，各封装区域14内的芯片衬垫25和其右方相邻的其他封装区域14内的引线部26通过封装区域连结部54连结。而且，另外，各封装区域14内的引线部26和其左方相邻的其他封装区域14内的芯片衬垫25通过封装区域连结部54连结。各封装区域连结部54位于切割区域15，且与X方向平行配置。
另外，位于最外周的封装区域14内的引线部26及芯片衬垫25通过倾斜增强片51、引线连结部52、芯片衬垫连结部53及封装区域连结部54中的一个或多个，与框体区域13连结。
另一方面，如图3的截面图所示，引线框10包括引线框主体11和在引线框主体11上形成的镀层12。
其中，引线框主体11包括金属板。构成引线框主体11的金属板的材料可以是例如铜、铜合金、42合金(Ni42％的Fe合金)等。该引线框主体11的厚度取决于半导体装置的构成，但是优选为0.05mm～0.5mm。
另外，镀层12设置在引线框主体11的表面及背面的全体。表面侧的镀层12起到反射来自LED元件21的光的反射层的功能。另一方面，背面侧的镀层12起到提高与焊料的粘合性的作用。该镀层12包括例如银(Ag)的电解镀层。镀层12的厚度极薄地形成，具体地说，优选为0.005μm～0.2μm。另外，镀层12不必必需设置在引线框主体11的表面及背面的全体，也可以仅仅设置在引线框主体11的表面及背面中的部分区域。
另外，在芯片衬垫25的背面形成第1外引线部27，在引线部26的底面形成第2外引线部28。第1外引线部27及第2外引线部28分别在半导体装置20和外部的布线基板连接时使用。
而且，在引线框10的表面，形成用于提高引线框10和反射树脂23(后述)的粘合性的沟18。另外，图2中，沟18的显示省略。
半导体装置的构成
接着，通过图4及图5，说明用图1至图3所示引线框制作的半导体装置的一实施方式。图4及图5分别是半导体装置(SON类型)的截面图及俯视图。
如图4及图5所示，半导体装置20具备：(单片化)引线框10；在引线框10的芯片衬垫25载置的LED元件21；电气连接LED元件21和引线框10的引线部26的接合线(导电部)22。
另外，为了包围LED元件21，设置具有凹部23a的反射树脂23。该反射树脂23与引线框10一体化。而且，LED元件21和接合线22通过透光性的密封树脂24密封。该密封树脂24在反射树脂23的凹部23a内填充。
以下，依次说明构成这样的半导体装置20的各构成部件。
LED元件21中，作为发光层，通过适当选择包括例如GaP、GaAs、GaAlAs、GaAsP、AlInGaP或InGaN等的化合物半导体单晶的材料，可以选择从紫外光到红外光的发光波长。这样的LED元件21可以使用传统一般采用的元件。
LED元件21通过焊料或芯片接合膏，固定安装到反射树脂23的凹部23a内的芯片衬垫25上。另外，采用芯片接合膏的场合，可选择包括耐光性的环氧树脂和/或硅树脂的芯片接合膏。
接合线22包括例如金等的导电性良的材料，其一端与LED元件21的端子部21a连接，另一端连接到引线部26上。
反射树脂23例如是在引线框10上使热可塑性树脂通过例如射出成形或转移成形而形成的。通过射出成形或转移成形所使用的模具的设计，反射树脂23的形状可以实现为各种各样的形状。例如，反射树脂23的全体形状可以是图4及图5所示立方体，或圆筒形或锥形等的形状。凹部23a的底面可以采用矩形、圆形、椭圆形或多角形等。凹部23a的侧壁的截面形状可以如图4那样由直线构成，或由曲线构成。
对于用于反射树脂23的热可塑性树脂，优选耐热性、耐气候性及机械强度特优的树脂。作为热可塑性树脂的种类，可以使用聚酰胺、聚邻苯二甲酰胺、聚苯硫醚、液晶聚合物、聚醚砜、硅树脂、环氧树脂、聚醚酰亚胺、聚氨酯及聚对苯二甲酸丁二醇酯等。而且，另外，在这些树脂中，通过添加二氧化钛、二氧化锆、钛酸钾、氮化铝及氮化硼之一作为光反射剂，可以在凹部23a的底面及侧面中，增大来自发光元件的光的反射率，增大半导体装置20全体的光取出效率。
为了提高光的取出效率，作为密封树脂24，优选选择对于半导体装置20的发光波长，光透过率高、折射率高的材料。从而，作为满足耐热性、耐气候性及机械强度高的特性的树脂，可以选择环氧树脂和/或硅树脂。特别地，采用高辉度LED作为LED元件21的场合，由于密封树脂24暴露在强光下，所以密封树脂24优选包括具有高耐气候性的硅树脂。
另外，引线框10的构成已经用图1至图3说明，因此这里省略详细说明。
LED元件搭载用引线框的制造方法
接着，用图6(a)-(f)说明图1至图3所示引线框10的制造方法。
首先如图6(a)所示，准备平板状的金属基板31。该金属基板31可以如上述，使用包括铜、铜合金、42合金(Ni42％的Fe合金)等的金属基板。优选对金属基板31的两面实施脱脂等并进行清洗处理。
接着，在金属基板31的表面背面全体分别涂敷感光性抗蚀剂32a、33a并使其干燥(图6(b))。感光性抗蚀剂32a、33a可以使用传统公知的抗蚀剂。
接着，通过经由光掩模对该金属基板31进行曝光、显影，形成具有期望的开口部32b、33b的蚀刻用抗蚀剂层32、33(图6(c))。
接着，以蚀刻用抗蚀剂层32、33作为耐腐蚀膜，用腐蚀液对金属基板31进行蚀刻(图6(d))。腐蚀液可以根据使用的金属基板31的材质而适宜选择，例如，金属基板31采用铜时，通常可以使用氯化铁水溶液，从金属基板31的两面进行喷射蚀刻。
然后，通过剥离除去蚀刻用抗蚀剂层32、33，获得引线框主体11(图6(e))。此时，图2所示倾斜增强片51、引线连结部52、芯片衬垫连结部53及封装区域连结部54通过蚀刻形成。
接着，通过对引线框主体11的表面及背面实施电解电镀，在引线框主体11上使金属(银)析出，在引线框主体11的表面及背面形成镀层12(图6(f))。该场合，倾斜增强片51、引线连结部52、芯片衬垫连结部53及封装区域连结部54都包括主体(引线框主体11)和在主体上形成的镀层12，因此，可以提高这些倾斜增强片51、引线连结部52、芯片衬垫连结部53及封装区域连结部54的强度。
该期间，具体地说，依次经例如电解脱脂工序、酸洗工序、化学研磨工序、预镀铜(strike copper)工序、水洗工序、中性脱脂工序、氰洗工序及银电镀工序，在引线框主体11形成镀层12。该场合，银电镀工序中采用的电解电镀用的电镀液可以采用例如以氰化银为主成分的银电镀液。实际的工序中，各工序间根据需要，可以适宜添加水洗工序。另外，也可以通过在上述工序的中途介入图形化工序，在引线框主体11的一部分形成镀层12。
这样，获得图1至图3所示引线框10(图6(f))。
另外，图6(a)-(f)中说明了通过蚀刻制造引线框10的方法，但是也可以采用基于冲压(press)的制造方法。
半导体装置的制造方法
接着，用图7(a)-(d)、图8(a)-(e)及图9(a)-(b)说明图4及图5所示半导体装置20的制造方法。
首先，通过上述工序(图6(a)-(f))，制作引线框10(图7(a))。
接着，在射出成形机或转移成形机(未图示)的模具35内安装该引线框10(图7(b))。在模具35内，形成与反射树脂23的形状对应的空间35a。
接着，从射出成形机或转移成形机的树脂供给部(未图示)向模具35内流入热可塑性树脂，然后固化，从而在引线框10的镀层12上形成反射树脂23(图7(c))。
然后，从模具35内取出形成了反射树脂23的引线框10。这样，获得反射树脂23和引线框10一体形成的附有树脂引线框30(图7(d))。本实施方式中，也提供这样的具备引线框10和在引线框10的各封装区域14的周缘上配置的反射树脂23的附有树脂引线框30。
接着，在附有树脂引线框30的各反射树脂23内且在引线框10的芯片衬垫25上搭载LED元件21。该场合，用焊料或芯片接合膏，在芯片衬垫25上载置并固定LED元件21(芯片附加工序)(图8(a))。
接着，通过接合线22，相互电气连接LED元件21的端子部21a和引线部26表面(线接合工序)(图8(b))。
然后，在反射树脂23的凹部23a内填充密封树脂24，由密封树脂24密封LED元件21和接合线22(图8(c))。
接着，通过切断反射树脂23及引线框10中与切割区域15对应的部分，按每个LED元件21分离反射树脂23及引线框10(切割工序)(图8(d))。此时，首先，在切割胶带37上载置并固定引线框10，然后，例如通过包括钻石砂轮等的刀片38，切断各LED元件21间的反射树脂23以及引线框10的倾斜增强片51、引线连结部52、芯片衬垫连结部53及封装区域连结部54。
此时，如图9(a)所示，也可以由与切割区域15的宽度对应的相对厚的刀片38切断引线框10。该场合，通过1次的切断操作可以高效分离相邻的封装区域14。或，如图9(b)所示，也可以采用比切割区域15的宽度窄的相对薄的刀片38，通过2次的切断操作切断引线框10。该场合，可以加快1次的切断操作的刀片38的进给速度，并可以延长刀片38的寿命。
这样，获得图4及图5所示半导体装置20(图8(e))。
根据以上说明的本实施方式，各封装区域14内的芯片衬垫25和相邻的其他封装区域14内的引线部26通过位于切割区域15的倾斜增强片51连结。另外，各封装区域14内的芯片衬垫25和相邻的其他封装区域14内的引线部26通过封装区域连结部54连结。从而，不会沿引线框10的上下方向形成细长空间，引线框10不会在上下方向形成错位状。从而，可以防止处理时在引线框10产生变形。
另外，各封装区域14内的引线部26和相邻的其他封装区域14内的引线部26通过引线连结部52连结，各封装区域14内的芯片衬垫25和相邻的其他封装区域14内的芯片衬垫25通过芯片衬垫连结部53连结。从而，不会沿引线框10的左右方向形成细长空间，引线框10不会在左右方向形成错位状。从而，可以防止处理时在引线框10产生变形。
这样，通过防止引线框10的变形，在引线框10形成反射树脂23时(图7(b)(c))，相对于引线框10的反射树脂23的形成位置不会错位。从而，相对于小的封装区域14，容易搭载大面积的LED元件21，或者搭载多个LED元件21，或除了LED元件21外，搭载破坏静电元件。
另外，根据本实施方式，不必在各封装区域14的周围设置纵横的系杆，因此各封装区域14彼此可以接近配置，可以增加每个引线框10的封装区域14的安装个数(可高密度安装)。
而且，根据本实施方式，在各封装区域14的角部不存在悬置引线等的连杆(connecting bar)，因此在半导体装置20的角部中，反射树脂23不会从引线框10剥离，可以进一步提高半导体装置20的可靠性。
引线框的变形例
以下，参照图10至图17说明本实施方式的引线框的各种变形例(变形例1-1～变形例1-8)。图10至图17分别是引线框的变形例的部分放大俯视图(与图2对应的图)。图10至图17中，与图1至图9所示实施方式相同的部分附上相同符号，详细的说明省略。
变形例1-1
图10表示本实施方式的一变形例(变形例1-1)的引线框10A。图10所示引线框10A中，不同于图1至图9所示实施方式，不设置连结芯片衬垫25彼此的芯片衬垫连结部53。
即，各封装区域14内的芯片衬垫25和上方相邻的其他封装区域14内的引线部26通过倾斜增强片51连结，和右方相邻的其他封装区域14内的引线部26通过封装区域连结部54连结，而和上方及下方相邻的其他封装区域14内的芯片衬垫25不直接连结。
这样，通过不设置芯片衬垫连结部53，可以减轻切割时对刀片38施加的负载。其他构成与图1至图9所示实施方式近似相同。
变形例1-2
图11表示本实施方式的一变形例(变形例1-2)的引线框10B。图11所示引线框10B中，不同于图1至图9所示实施方式，不设置连结引线部26彼此的引线连结部52。
即，各封装区域14内的引线部26和下方相邻的其他封装区域14内的芯片衬垫25通过倾斜增强片51连结，和左方相邻的其他封装区域14内的芯片衬垫25通过封装区域连结部54连结，而和上方及下方相邻的其他封装区域14内的引线部26不直接连结。
这样，通过不设置引线连结部52，可以减轻切割时对刀片38施加的负载。其他构成与图1至图9所示实施方式近似相同。
变形例1-3
图12表示本实施方式的一变形例(变形例1-3)的引线框10C。图12所示引线框10C中，不同于图1至图9所示实施方式，各封装区域14具有一个芯片衬垫25和位于芯片衬垫25的两侧的一对引线部26a、26b(以下，也称为第1引线部26a、第2引线部26b)(3管脚类型)。
该场合，各封装区域14内的芯片衬垫25和各封装区域14的上方相邻的封装区域14(第1封装区域)内的第1引线部26a通过第1倾斜增强片51a连结。另外，各封装区域14内的芯片衬垫25和各封装区域14的下方相邻的封装区域14(相对于各封装区域14，位于第1封装区域的相反侧的第2封装区域)内的第2引线部26b通过第2倾斜增强片51b连结。另外，第1倾斜增强片51a及第2倾斜增强片51b都位于切割区域15。
另外，各封装区域14内的芯片衬垫25和其上方及下方相邻的封装区域14(第1封装区域及第2封装区域)内的芯片衬垫25分别通过芯片衬垫连结部53连结。而且，各封装区域14内的第1引线部26a和其上方及下方相邻的封装区域14(第1封装区域及第2封装区域)内的第1引线部26a分别通过第1引线连结部52a连结。而且，另外，各封装区域14内的第2引线部26b和其上方及下方相邻的封装区域14(第1封装区域及第2封装区域)内的第2引线部26b分别通过第2引线连结部52b连结。
另外，各封装区域14内的第2引线部26b和其右方相邻的其他封装区域14内的第1引线部26a通过封装区域连结部54连结。而且，各封装区域14内的第1引线部26a和其左方相邻的其他封装区域14内的第2引线部26b通过封装区域连结部54连结。
这样，各封装区域14具有芯片衬垫25和一对引线部26a、26b的场合，也可以防止引线框10C形成错位状，防止处理时产生变形。
变形例1-4
图13表示本实施方式的一变形例(变形例1-4)的引线框10D。图13所示引线框10D中，不同于图12所示变形例1-3，不设置连结芯片衬垫25彼此的芯片衬垫连结部53。
即，各封装区域14内的芯片衬垫25和上方相邻的其他封装区域14(第1封装区域)内的第1引线部26a通过第1倾斜增强片51a连结，和下方相邻的其他封装区域14(第2封装区域)内的第2引线部26b通过第2倾斜增强片51b连结。另一方面，各封装区域14内的芯片衬垫25和上方及下方相邻的其他封装区域14(第1封装区域及第2封装区域)内的芯片衬垫25不直接连结。
这样，通过不设置芯片衬垫连结部53，可以减轻切割时对刀片38施加的负载。其他构成与图12所示变形例1-3近似相同。
变形例1-5
图14表示本实施方式的一变形例(变形例1-5)的引线框10E。图14所示引线框10E中，不同于图12所示变形例1-3，连结了第1倾斜增强片51a及第2倾斜增强片51b的芯片衬垫25和没有连结第1倾斜增强片51a及第2倾斜增强片51b的芯片衬垫25在上下方向隔行设置。
例如，图14中，第1倾斜增强片51a及第2倾斜增强片51b都没有连结到封装区域14(14b)的芯片衬垫25。相对地，封装区域14(14b)的上方相邻的封装区域14(14a)和封装区域14(14b)的下方相邻的封装区域14(14c)分别与第1倾斜增强片51a及第2倾斜增强片51b连结。
这样，通过减少第1倾斜增强片51a及第2倾斜增强片51b的数，可以减轻切割时刀片38的负载。其他构成与图12所示变形例1-3近似相同。
变形例1-6
图15表示本实施方式的一变形例(变形例1-6)的引线框10F。图15所示引线框10F中，不同于图1至图9所示实施方式，没有设置芯片衬垫连结部53及引线连结部52。
该场合，各封装区域14内的芯片衬垫25和与各封装区域14的上方相邻的封装区域14内的引线部26通过第1倾斜增强片51a连结。另外，各封装区域14内的引线部26和与各封装区域14的上方相邻的封装区域14内的芯片衬垫25通过第2倾斜增强片51b连结。另外，第1倾斜增强片51a及第2倾斜增强片51b都位于切割区域15。另外，第1倾斜增强片51a及第2倾斜增强片51b通过相互交叉形成X字形状。
另外，各封装区域14内的芯片衬垫25和与各封装区域14的下方相邻的封装区域14内的引线部26通过第2倾斜增强片51b连结。而且，各封装区域14内的引线部26和与各封装区域14的下方相邻的封装区域14内的芯片衬垫25通过第1倾斜增强片51a连结。
这样，通过不设置芯片衬垫连结部53及引线连结部52，可以减轻切割时刀片38的负载。其他构成与图1至图9所示实施方式近似相同。
变形例1-7
图16表示本实施方式的一变形例(变形例1-7)的引线框10G。图16所示引线框10G中，不同于图15所示变形例1-6，不设置封装区域连结部54。
该场合，各封装区域14内的芯片衬垫25通过位于切割区域15的一对追加倾斜增强片55a、55b连结到芯片衬垫25侧(右侧)相邻的斜上方及斜下方的封装区域14内的引线部26。即，各封装区域14内的芯片衬垫25通过追加倾斜增强片55a连结到右斜上方相邻的封装区域14内的引线部26，通过追加倾斜增强片55b连结到右斜下方相邻的封装区域14内的引线部26。
另外，各封装区域14内的引线部26通过位于切割区域15的一对追加倾斜增强片55b、55a连结到与引线部26侧(左侧)相邻的斜上方及斜下方的封装区域14内的芯片衬垫25。即，各封装区域14内的引线部26通过追加倾斜增强片55b连结到左斜上方相邻的封装区域14内的芯片衬垫25，通过追加倾斜增强片55a连结到左斜下方相邻的封装区域14内的引线部26。其他构成与图15所示变形例1-6近似相同。
变形例1-8
图17表示本实施方式的一变形例(变形例1-8)的引线框10H。图17所示引线框10H中，不同于图16所示变形例1-7，各封装区域14具备一个芯片衬垫25和位于芯片衬垫25的两侧的一对引线部26a、26b(第1引线部26a、第2引线部26b)。
该场合，各封装区域14内的芯片衬垫25和与各封装区域14的上方相邻的封装区域14内的第1引线部26a通过位于切割区域15的第1倾斜增强片51a连结。另外，各封装区域14内的芯片衬垫25和与各封装区域14的下方相邻的封装区域14内的第1引线部26a通过位于切割区域15的第2倾斜增强片51b连结。
另外，各封装区域14内的芯片衬垫25和与各封装区域14的上方相邻的封装区域14内的第2引线部26b通过位于切割区域15的第3倾斜增强片51c连结。而且，各封装区域14内的芯片衬垫25和与各封装区域14的下方相邻的封装区域14内的第2引线部26b通过位于切割区域15的第4倾斜增强片51d连结。
各封装区域14内的第1引线部26a分别通过位于切割区域15的一对追加倾斜增强片55b、55a连结到第1引线部26a侧(左侧)相邻的斜上方及斜下方的封装区域14内的第2引线部26b。另外，各封装区域14内的第1引线部26a分别通过第2倾斜增强片51b及第1倾斜增强片51a连结到上方及下方相邻的封装区域14内的芯片衬垫25。
各封装区域14内的第2引线部26b分别通过位于切割区域15的一对追加倾斜增强片55a、55b连结到第2引线部26b侧(右侧)相邻的斜上方及斜下方的封装区域14内的第1引线部26a。另外，各封装区域14内的第2引线部26b分别通过第4倾斜增强片51d及第3倾斜增强片51c连结到上方及下方相邻的封装区域14内的芯片衬垫25。
以上，图10至图17所示引线框(变形例1-1～变形例1-8)也可以获得与上述图1至图9所示实施方式的效果近似同样的效果。
半导体装置的变形例
接着，参照图18至图20说明本实施方式的半导体装置的变形例(变形例A～变形例C)。图18至图20分别是半导体装置的变形例的截面图(与图4对应图)。图18至图20中，与图4及图5所示实施方式相同的部分附上相同符号，详细的说明省略。
变形例A
图18表示本实施方式的一变形例(3管脚类型)的半导体装置20A。图18所示半导体装置20A中，引线框10具有一个芯片衬垫25和位于芯片衬垫25的两侧的一对引线部26a、26b(第1引线部26a、第2引线部26b)。
另外，LED元件21具有一对端子部21a，该一对端子部21a分别经由接合线22与第1引线部26a及第2引线部26b连接。该场合，引线框10可以采用例如图12、图13、图14或图17所示的引线框(引线框10C、10D、10E、10H)。其他构成与上述图4及图5所示半导体装置20近似相同。
变形例B
图19表示本实施方式的一变形例(附透镜的一次成型类型)的半导体装置20B。图19所示半导体装置20B中，反射树脂23在芯片衬垫25和引线部26之间填充。另一方面，不同于图4及图5所示半导体装置20，在引线框10上没有设置反射树脂23。
图19中，取代接合线22，LED元件21通过焊料球(导电部)41a、41b与引线框10连接。即，焊料球41a、41b中，一个焊料球41a与芯片衬垫25连接，另一个焊料球41b与引线部26连接。而且，图19中，在密封树脂24的表面，形成控制来自LED元件21的光的照射方向的穹顶(dome)状透镜61。
变形例C
图20表示本实施方式的一变形例(一次成型类型)的半导体装置20C。图20所示半导体装置20C中，不采用反射树脂23，仅仅由密封树脂24一次密封LED元件21和接合线22。另外，在芯片衬垫25和引线部26之间，填充密封树脂24。
(第2实施方式)
接着，参照图21至图41说明本发明的第2实施方式。图21至图41是本发明的第2实施方式的示图。图21至图41中，与第1实施方式相同的部分附上相同符号，详细的说明省略。
引线框的构成
首先，通过图21至图23，说明本实施方式的LED元件搭载用引线框的概略。图21是本实施方式的引线框的全体俯视图，图22是图21的D部放大图，图23是图22的E-E线截面图。
图21至图23所示引线框70在制作搭载LED元件21的半导体装置80(图24及图25)时采用。这样的引线框70具备：具有矩形状的外形的框体区域13和在框体区域13内多列及多行(矩阵状)配置的多个封装区域14。
如图22所示，多个封装区域14的各个包含搭载LED元件21的芯片衬垫25和与芯片衬垫25相邻的引线部26。另外，多个封装区域14相互经由切割区域15连接。
在一个封装区域14内的芯片衬垫25和引线部26之间，形成间隙，切割后，芯片衬垫25和引线部26相互形成电气绝缘。另外，各封装区域14是分别与各个半导体装置80对应的区域。另外，图22中，各封装区域14用两点划线表示。
另一方面，切割区域15在各封装区域14间纵横延伸。该切割区域15如后述，在制造半导体装置80的工序中，将引线框70按每个封装区域14分离时，成为刀片38通过的区域。另外，图22中，切割区域15用阴影表示。
如图22所示，各封装区域14内的引线部26和其上方及下方相邻的其他封装区域14内的引线部26分别通过引线连结部52越过切割区域15而连结。而且，各封装区域14内的芯片衬垫25和其上方及下方相邻的其他封装区域14内的芯片衬垫25分别通过芯片衬垫连结部53越过切割区域15而连结。这些各引线连结部52及各芯片衬垫连结部53与Y方向平行配置。
另外，各芯片衬垫连结部53及各引线连结部52通过位于切割区域15的增强片57连结。该场合，增强片57与X方向平行配置，在框体区域13内侧的全长范围直线状延伸，连结多个芯片衬垫连结部53及多个引线连结部52。
而且，各封装区域14内的芯片衬垫25和其右方相邻的其他封装区域14内的引线部26通过封装区域连结部54连结。而且，另外，各封装区域14内的引线部26和其左方相邻的其他封装区域14内的芯片衬垫25通过封装区域连结部54连结。各封装区域连结部54与X方向平行配置。
另外，位于最外周的封装区域14内的引线部26及芯片衬垫25通过引线连结部52、芯片衬垫连结部53及封装区域连结部54中的一个或多个，与框体区域13连结。
另外，图21至图23中，引线框主体11及镀层12的构成与第1实施方式同样，因此这里省略说明。
半导体装置的构成
接着，通过图24及图25，说明用图21至图23所示引线框制作的半导体装置的第2实施方式。图24及图25分别是表示半导体装置(SON类型)的截面图及俯视图。
如图24及图25所示，半导体装置80具备：(单片化)引线框70；在引线框70的芯片衬垫25载置的LED元件21；电气连接LED元件21和引线框70的引线部26的接合线(导电部)22。
另外，为了包围LED元件21，设置具有凹部23a的反射树脂23。该反射树脂23与引线框70一体化。而且，LED元件21和接合线22通过透光性的密封树脂24密封。该密封树脂24在反射树脂23的凹部23a内填充。
构成这样的半导体装置80的LED元件21、接合线22、反射树脂23及密封树脂24的构成与第1实施方式同样，因此这里省略说明。
LED元件搭载用引线框及半导体装置的制造方法
接着，用图26至图29说明图21至图23所示引线框70及图24及图25所示半导体装置80的制造方法。另外，图26至图28所示制造方法与图6至图8所示制造方法近似同样，因此以下省略部分说明。
首先，准备平板状的金属基板31(图26(a))。接着，在该金属基板31的表面背面全体分别涂敷感光性抗蚀剂32a、33a并使其干燥(图26(b))。
接着，通过经由光掩模对该金属基板31进行曝光、显影，形成具有期望的开口部32b、33b的蚀刻用抗蚀剂层32、33(图26(c))。接着，以蚀刻用抗蚀剂层32、33为耐腐蚀膜，用腐蚀液蚀刻金属基板31(图26(d))。
然后，通过剥离除去蚀刻用抗蚀剂层32、33，获得引线框主体11(图26(e))。此时，图22所示增强片57、引线连结部52、芯片衬垫连结部53及封装区域连结部54通过蚀刻形成。
接着，通过对引线框主体11的表面及背面实施电解电镀，在引线框主体11上析出金属(银)，在引线框主体11的表面及背面形成镀层12(图26(f))。该场合，增强片57、引线连结部52、芯片衬垫连结部53及封装区域连结部54都包括主体(引线框主体11)和在主体上形成的镀层12，因此，可以提高这些增强片57、引线连结部52、芯片衬垫连结部53及封装区域连结部54的强度。
这样，获得图21至图23所示引线框70(图26(f))。
接着，这样获得的引线框70(图27(a))在射出成形机或转移成形机(未图示)的模具35内安装(图27(b))。然后，向模具35内流入热可塑性树脂并固化，从而在引线框70的镀层12上形成反射树脂23(图27(c))。
然后，通过从模具35内取出形成了反射树脂23的引线框70，获得附有树脂引线框(图27(d))。本实施方式中，也提供具备引线框10和在引线框10的各封装区域14的周缘上配置的反射树脂23的附有树脂引线框90。
接着，在附有树脂引线框90的各反射树脂23内且在引线框70的芯片衬垫25上，搭载LED元件21(图28(a))。
接着，通过接合线22相互电气地连接LED元件21的端子部21a和引线部26表面(图28(b))。
然后，在反射树脂23的凹部23a内填充密封树脂24，通过密封树脂24密封LED元件21和接合线22(图28(c))。
接着，通过切断反射树脂23及引线框70中的切割区域15，将反射树脂23及引线框70按每个LED元件21分离(图28(d))。此时，首先在切割胶带37上载置固定引线框70。然后，通过包括例如钻石砂轮等的刀片38，分别切断位于各LED元件21间的反射树脂23以及引线框70的增强片57、引线连结部52、芯片衬垫连结部53及封装区域连结部54。
此时，如图29(a)所示，也可以通过与切割区域15的宽度对应的相对厚的刀片38切断引线框70。即，沿引线框70的增强片57移动刀片38，一起切断增强片57和位于增强片57周围的各引线连结部52及各芯片衬垫连结部53。该场合，通过1次的切断操作，可以高效分离相邻的封装区域14。
或，如图29(b)所示，也可以采用比切割区域15的宽度窄的相对薄的刀片38，通过2次的切断操作切断引线框70。即，使刀片38相对于引线框70的增强片57平行移动，不直接切断增强片57，而切断位于增强片57周围的各引线连结部52及各芯片衬垫连结部53。该场合，可以加快1次的切断操作的刀片38的进给速度，并可以延长刀片38的寿命。
这样，可以获得图24及图25所示半导体装置80(图28(e))。
根据以上说明的本实施方式，芯片衬垫连结部53及引线连结部52通过位于切割区域15的增强片57连结。另外，各封装区域14内的芯片衬垫25和相邻的其他封装区域14内的引线部26通过封装区域连结部54连结。从而，沿引线框70的上下方向不会形成细长空间，引线框70不会在上下方向形成错位状。从而，可以防止处理时在引线框70产生变形。
另外，各封装区域14内的引线部26和相邻的其他封装区域14内的引线部26通过引线连结部52连结，且各封装区域14内的芯片衬垫25和相邻的其他封装区域14内的芯片衬垫25通过芯片衬垫连结部53连结。从而，沿引线框70的左右方向不会形成细长空间，引线框70不会在左右方向形成错位状。从而，可以防止处理时在引线框70产生变形。
这样，通过防止引线框70的变形，在引线框70形成反射树脂23时(图27(b)(c))，相对于引线框70的反射树脂23的形成位置不会错位。从而，相对于小的封装区域14，容易搭载大面积的LED元件21，或者搭载多个LED元件21，或除了LED元件21外，搭载破坏静电元件。
另外，根据本实施方式，不必在各封装区域14的周围设置纵横的系杆，因此各封装区域14彼此可以接近配置，可以增加每个引线框70的封装区域14的安装个数(可高密度安装)。
而且，根据本实施方式，在各封装区域14的角部不存在悬置引线等的连杆，因此在半导体装置80的角部中，反射树脂23不会从引线框70剥离，可以进一步提高半导体装置80的可靠性。
引线框的变形例
以下，参照图30至图35说明本实施方式的引线框的各种变形例(变形例2-1～变形例2-6)。图30至图35分别是引线框的变形例的部分放大俯视图(图2对应的图)。图30至图35中，与图21至图29所示实施方式相同的部分附上相同符号，详细的说明省略。
变形例2-1
图30表示本实施方式的一变形例(变形例2-1)的引线框70A。图30所示引线框70A中，不同于图21至图29所示实施方式，各封装区域14具备一个芯片衬垫25和位于芯片衬垫25的两侧的一对引线部26a、26b(以下，也称为第1引线部26a、第2引线部26b)(3管脚类型)。
该场合，各封装区域14内的第1引线部26a和与各封装区域14的上方及下方相邻的封装区域14内的第1引线部26a分别通过第1引线连结部52a，越过切割区域15而连结。另外，各封装区域14内的第2引线部26b和与各封装区域14的上方及下方相邻的封装区域14内的第2引线部26b分别通过第2引线连结部52b，越过切割区域15而连结。
而且，各封装区域14内的芯片衬垫25和其上方及下方相邻的封装区域14内的芯片衬垫25分别通过芯片衬垫连结部53，越过切割区域15而连结。而且，芯片衬垫连结部53、第1引线连结部52a及第2引线连结部52b通过位于切割区域15的增强片57连结。该场合，增强片57在框体区域13内侧的全长范围直线状延伸，连结多个芯片衬垫连结部53、多个第1引线连结部52a及多个第2引线连结部52b。
另外，各封装区域14内的第2引线部26b和其右方相邻的其他封装区域14内的第1引线部26a通过封装区域连结部54连结。而且，各封装区域14内的第1引线部26a和其左方相邻的其他封装区域14内的第2引线部26b通过封装区域连结部54连结。
这样，各封装区域14具有芯片衬垫25和一对引线部26a、26b的场合，也通过设置增强片57，沿引线框70A的上下方向不会产生细长空间，可以防止引线框70A形成错位状，防止处理时在引线框70A产生变形。
变形例2-2
图31表示本实施方式的一变形例(变形例2-2)的引线框70B。图31所示引线框70B中，不同于图21至图29所示实施方式，横方向延伸的多个切割区域15中，设有增强片57的切割区域15和不设有增强片57的切割区域15在上下方向交替配置。
即，图31中，从封装区域14(14b)看，上方相邻的封装区域14(14a)设为第1封装区域14a，从封装区域14(14b)看，下方相邻的封装区域14(14c)设为第2封装区域14c。
该场合，分别连结封装区域14b内的芯片衬垫25及引线部26和第1封装区域14a内的芯片衬垫25及引线部26的芯片衬垫连结部53及引线连结部52，通过位于切割区域15的增强片57连结。另一方面，分别连结封装区域14b内的芯片衬垫25及引线部26和第2封装区域14c内的芯片衬垫25及引线部26的芯片衬垫连结部53及引线连结部52，不通过增强片57连结。
这样，通过减少增强片57的数，可以在切割时减轻刀片38的负载。其他构成与图21至图29所示实施方式近似相同。
另外，横方向延伸的多个切割区域15中，不设有增强片57的切割区域15的宽度(Wa)优选比设有增强片57的切割区域15的宽度(Wb)窄(Wa<Wb)。该场合，可以增加一个引线框70的封装区域14的安装个数。另外，用相对薄的刀片38切断切割区域15的场合(图29(b))，不设有增强片57的切割区域15可以通过1次的切断操作切断，因此可以减少切断操作的次数。
变形例2-3
图32表示本实施方式的一变形例(变形例2-3)的引线框70C。图32所示引线框70C是图30所示变形例2-1和图31所示变形例2-2的组合。
图32中，各封装区域14具有一个芯片衬垫25和位于芯片衬垫25的两侧的一对引线部26a、26b(以下，也称为第1引线部26a、第2引线部26b)(3管脚类型)。
另外，图32中，横方向延伸的多个切割区域15中，设有增强片57的切割区域15和不设有增强片57的切割区域15在上下方向交替存在。
即，图32中，分别连结一个封装区域14(14b)内的芯片衬垫25及引线部26a、26b和与该封装区域14(14b)的上方相邻的第1封装区域14(14a)内的芯片衬垫25及引线部26a、26b的芯片衬垫连结部53、第1引线连结部52a及第2引线连结部52b，通过位于切割区域15的增强片57连结。
另一方面，分别连结一个封装区域14(14b)内的芯片衬垫25及引线部26a、26b和与该封装区域14(14b)的下方相邻的第2封装区域14(14c)内的芯片衬垫25及引线部26a、26b的芯片衬垫连结部53、第1引线连结部52a及第2引线连结部52b，不通过增强片57连结。
其他构成与图30所示变形例2-1及图31所示变形例2-2近似相同。
变形例2-4
图33表示本实施方式的一变形例(变形例2-4)的引线框70D。图33所示引线框70D中，不同于图21至图29所示实施方式，增强片57仅仅在分别连结到各封装区域14内的芯片衬垫25及引线部26的芯片衬垫连结部53及引线连结部52间延伸，连结这些芯片衬垫连结部53及引线连结部52。
即，一个封装区域14内的芯片衬垫25及引线部26和与该封装区域14的上方(或下方)相邻的其他封装区域14内的芯片衬垫25及引线部26分别通过引线连结部52及芯片衬垫连结部53连结。该场合，增强片57仅仅在这些引线连结部52和芯片衬垫连结部53之间延伸，连结引线连结部52和芯片衬垫连结部53。另一方面，增强片57没有分别延伸出引线连结部52的左方和芯片衬垫连结部53的右方。
这样，通过减少切割区域15中的增强片57的全体长度，可以在切割时减轻刀片38的负载。其他构成与图21至图29所示实施方式近似相同。
变形例2-5
图34表示本实施方式的一变形例(变形例2-5)的引线框70E。图34所示引线框70E是图30所示变形例2-1和图33所示变形例2-4的组合。
图34中，各封装区域14具备一个芯片衬垫25和位于芯片衬垫25的两侧的一对引线部26a、26b(以下，也称为第1引线部26a、第2引线部26b)(3管脚类型)。
另外，图34中，增强片57仅仅在分别连结到各封装区域14内的芯片衬垫25及引线部26a、26b的第1引线连结部52a、芯片衬垫连结部53及第2引线连结部52b间延伸，连结这些第1引线连结部52a、芯片衬垫连结部53及第2引线连结部52b。
这样，通过减少切割区域15中的增强片57的全体长度，可以在切割时减轻刀片38的负载。其他构成与图30所示变形例2-1及图33所示变形例2-4近似相同。
变形例2-6
图35表示本实施方式的一变形例(变形例2-6)的引线框70F。图35所示引线框70F中，各封装区域14具备一个芯片衬垫25和位于芯片衬垫25的两侧的一对引线部26a、26b(第1引线部26a、第2引线部26b)(3管脚类型)。
另外，各封装区域14内的芯片衬垫25、第1引线部26a及第2引线部26b和上下相邻的其他封装区域14内的芯片衬垫25、第1引线部26a及第2引线部26b分别通过芯片衬垫连结部53、第1引线连结部52a及第2引线连结部52b连结。
如图35所示，仅仅连结芯片衬垫连结部53及第1引线连结部52a的增强片57和仅仅连结芯片衬垫连结部53及第2引线连结部52b的增强片57在上下方向隔行设置。
即，图35中，从封装区域14(14b)看，上方相邻的封装区域14(14a)设为第1封装区域14a，从封装区域14(14b)看，下方相邻的封装区域14(14c)设为第2封装区域14c。
该场合，封装区域14b和第1封装区域14a之间的切割区域15中，增强片57仅仅在芯片衬垫连结部53及第1引线连结部52a间延伸，仅仅连结芯片衬垫连结部53及第1引线连结部52a。
另一方面，封装区域14b和第2封装区域14c之间的切割区域15中，增强片57仅仅在芯片衬垫连结部53及第2引线连结部52b间延伸，仅仅连结芯片衬垫连结部53及第2引线连结部52b。
这样，通过减少增强片57的数，可以在切割时减轻刀片38的负载。其他构成与图34所示变形例2-5近似相同。
作为可适用本实施方式的增强片的引线框的其他例，如图36所示引线框70G(变形例2-7)所示，可以例示在各封装区域14内具备2个芯片衬垫25a、25b(以下，也称为第1芯片衬垫部25a、第2芯片衬垫部25b)和与芯片衬垫25a、25b的两侧相邻的一对引线部26a、26b(以下，也称为第1引线部26a、第2引线部26b)的4管脚类型的方式，或，如图38所示引线框70H(变形例2-8)所示，可以例示在各封装区域14内具备一个芯片衬垫25和与芯片衬垫25的一侧相邻的一对引线部26c、26d(以下，也称为第1引线部26c、第2引线部26d)以及与芯片衬垫25的另一侧相邻的一个引线部26a的4管脚类型的方式。
这些例共同的课题是，由于各封装区域14的芯片衬垫25(25a、25b)和引线部26(26a、26b、26c、26d)直线状配置为一列，因此为了不使芯片衬垫25和引线部26短路而配置连结各封装区域14间的引线连结部52及芯片衬垫连结部53时，各芯片衬垫25和各引线部26之间的间隙连通，产生与引线框70的一边平行的多个细长空间，存在构造容易变形的问题。这些问题如上所述，可以通过本实施方式的增强片57有效解决。另外，以下所示变形例2-7～2-10(图36至图41)中，与图21至图29所示实施方式相同的部分附上相同符号，详细的说明省略。
变形例2-7
图36表示本实施方式的一变形例2-7的引线框70G。图36所示引线框70G中，不同于图21至图29所示实施方式，各封装区域14具备2个芯片衬垫25a、25b(以下，也称为第1芯片衬垫部25a、第2芯片衬垫部25b)和与芯片衬垫25a、25b的两侧相邻的一对引线部26a、26b(以下，也称为第1引线部26a、第2引线部26b)(4管脚类型)。若采用这样的引线框70G，则可以实现在1个封装设置2个LED元件21的半导体装置80(图37)。
该变形例2-7中，各封装区域14内的第1引线部26a和与各封装区域14的上方及下方相邻的封装区域14内的第1引线部26a分别通过第1引线连结部52a，越过切割区域15而连结。另外，各封装区域14内的第2引线部26b和与各封装区域14的上方及下方相邻的封装区域14内的第2引线部26b分别通过第2引线连结部52b，越过切割区域15而连结。
而且，各封装区域14内的第1芯片衬垫25a和第2芯片衬垫25b和其上方及下方相邻的封装区域14内的对应的芯片衬垫25a、25b分别通过第1芯片衬垫连结部53a、第2芯片衬垫连结部53b，越过切割区域15而连结。而且，第1芯片衬垫连结部53a、第2芯片衬垫连结部53b、第1引线连结部52a及第2引线连结部52b通过位于切割区域15的增强片57连结。该场合，增强片57在框体区域13内侧的全长范围直线状延伸，连结多个第1芯片衬垫连结部53a、多个第2芯片衬垫连结部53b、多个第1引线连结部52a及多个第2引线连结部52b。
另外，图36所示引线框70G中，横方向延伸的多个切割区域15中，设有增强片57的切割区域15和不设有增强片57的切割区域在上下方向交替配置。
这样，各封装区域14具有2个芯片衬垫25a、25b和一对引线部26a、26b的场合，通过增强片57，也不会沿引线框70G的上下方向产生细长空间，可以防止引线框70G形成错位状，防止处理时在引线框70G产生变形。另外，多个切割区域15中，仅仅在部分切割区域15具有增强片57，因此，可以减轻切割机的刀刃的磨耗。
变形例2-8
图38表示本实施方式的一变形例(变形例2-8)的引线框70H。图38所示引线框70H中，各封装区域14具备芯片衬垫25和位于芯片衬垫25的两侧的一对引线配置区域16L、引线配置区域16R。在引线配置区域16L配置引线部26a，在引线配置区域16R，2个引线部26c和26d沿芯片衬垫25配置为1列(以下，引线部26a、26c、26d也分别称为第1引线部26a、第2引线部26c、第3引线部26d)。若采用这样的引线框70H，则可以实现在1个封装设置3个LED元件21的半导体装置80(图39)。
与变形例2-1(图30)或者变形例2-3(图32)，在具有第2引线部26c、第3引线部26d的方面不同，但是，在图38所示引线框70H中，设置连结第2引线部26c和第3引线部26d的局部引线连结部55，经由位于切割区域15的第2引线连结部52c，连结第2引线部26c和第3引线部26d。另外，第2引线连结部52c在切割区域15内，在框体区域13的内侧的全长范围纵向延伸。
引线框10H的各封装区域14间，各封装区域14内的第1引线部26a和与各封装区域14的上方及下方相邻的封装区域14内的第1引线部26a分别通过第1引线连结部52a，越过切割区域15而连结。另外，各封装区域14内的第2引线部26c及第3引线部26d和与各封装区域14的上方及下方相邻的封装区域14内的第2引线部26c及第3引线部26d分别经由局部引线连结部55，通过第2引线连结部52c，越过切割区域15而连结。如该变形例所示，在可以通过局部引线连结部55将第2引线部26c及第3引线部26d处理为一体的引线的场合，一体处理的第2引线部26c及第3引线部26d(即引线配置区域16R)和芯片衬垫25、第1引线部26a若在一直线上配置为一列，则用本发明的增强片57可以防止在引线框产生变形。
另外，图38所示引线框70H中，横方向延伸的多个切割区域15中，设有增强片57的切割区域15和不设有增强片57的切割区域在上下方向交替配置。
变形例2-9
图40表示本实施方式的一变形例(变形例2-9)的引线框70I。图40所示引线框70I中，不同于图31所示变形例2-2，横方向延伸的多个切割区域15中，设有增强片57的切割区域15在上下方向每隔预定数(行数)周期地设置。图40中，设有增强片57的切割区域15每隔2行而设置，但是不限于此，例如也可以每隔3行或4行等的间隔而设置。
这样，通过减少增强片57的数，可以在切割时减轻刀片38的负载。其他构成与图31所示变形例2近似相同。
变形例2-10
图41表示本实施方式的一变形例(变形例2-10)的引线框70J。图41所示引线框70J中，不同于图40所示变形例2-9，横方向延伸的多个切割区域15中，设有增强片57的切割区域15不是周期地配置，而是在上下方向不规则地配置。
该场合中，通过减少增强片57的数，也可以在切割时减轻刀片38的负载。其他构成与图31所示变形例2-2近似相同。
以上，图30至图41所示引线框(变形例2-1～变形例2-10)也可以获得与上述图21至图29所示实施方式的效果近似同样的效果。
另外，用图21至图23、图31、图33、图40、图41所示引线框70、70B、70D、70I、70J制作的半导体装置不限于图24及图25所示，也可以是图19(变形例B)或图20(变形例C)所示半导体装置。另外，用图30、图32、图34、图35所示引线框70A、70C、70E、70F制作的半导体装置也可以是图18(变形例A)所示半导体装置。
(第3实施方式)
接着，参照图42至图44说明本发明的第3实施方式。图42至图44是本发明的第3实施方式的示图。图42至图44所示第3实施方式的主要不同点在于用二极管等的半导体元件45取代LED元件21，其他构成与上述第1实施方式及第2实施方式近似相同。图42至图44中，与第1实施方式及第2实施方式相同的部分附上相同符号，详细的说明省略。
引线框的构成
图42是本实施方式的引线框60的截面图。本实施方式的引线框60是取代LED元件21而用于搭载二极管等的半导体元件45的引线框(参照图42)，镀层12仅仅在引线部26的一部分(连接接合线22的部分)形成。其他构成与图1至3所示引线框10或图21至图23所示引线框70相同。
另外，本实施方式中，引线框60的平面形状不限于图1至图3所示引线框10的形状或图21至图23所示引线框70的形状，也可以是图10至图17所示各引线框的形状或图30至图41所示各引线框的形状。
半导体装置的构成
图43表示本实施方式的半导体装置65。半导体装置65采用图42所示引线框60制作，具备(单片化)引线框60和在引线框60的芯片衬垫25载置的半导体元件45。半导体元件45也可以包括例如二极管等的离散的半导体元件。另外，半导体元件45的端子部45a和在引线部26上设置的镀层12通过接合线22电气连接。而且，半导体元件45和接合线22通过密封树脂24密封。
另外，密封树脂24可以选择包括环氧树脂树脂和/或硅树脂的树脂，但是不同于第1实施方式及第2实施方式，不一定必须是透明的，也可以包括黑色等的不透明树脂。
半导体装置的制造方法
接着，用图44(a)-(f)说明图43所示半导体装置65的制造方法。图44(a)-(f)是本实施方式的半导体装置的制造方法的示图。
首先，与上述工序(图6(a)-(f)及图26(a)-(f))近似同样，制作引线框60(图44(a))。另外，该场合，形成镀层12的工序(图6(f)及图26(f))中，镀层12不是在引线框主体11的整个面，而是仅仅在引线部26的一部分形成。
接着，在引线框60的芯片衬垫25上搭载半导体元件45。该场合，用焊料或芯片接合膏，在芯片衬垫25上载置并固定半导体元件45(图44(b))。
接着，通过接合线22相互电气连接半导体元件45的端子部45a和引线部26上的镀层12(图44(c))。
然后，通过密封树脂24，一次密封半导体元件45和接合线22(图44(d))。另外，此时，也可以通过在引线框60的背面贴附未图示的背胶带，防止密封树脂24回流到第1外引线部27及/或第2外引线部28的背面。
接着，通过切断密封树脂24及引线框60中与切割区域15对应的部分，将密封树脂24及引线框60按每个半导体元件45分离(图44(e))。此时，首先在切割胶带37上载置固定引线框60，然后，通过例如包括钻石砂轮等的刀片38，切断各半导体元件45间的密封树脂24以及引线框60的倾斜增强片51(或增强片57)、引线连结部52、芯片衬垫连结部53及封装区域连结部54。另外，通过刀片38切断引线框60时，也可以采用上述图9(a)、(b)或图29(a)、(b)所示方法。
这样，可以获得图43所示半导体装置65(图44(e))。
这样，本实施方式中，取代LED元件21而载置二极管等的半导体元件45，在引线框60上不设置反射树脂23。该场合，制造半导体装置65的工序中(图44(a)-(f))，在其中途不通过反射树脂23增强引线框60，因此到由密封树脂24密封为止的期间，必须防止引线框60(图44(e))的变形。具体地说，搭载半导体元件45时，有引线框60经由其端面通过轨道传送的情况，此时，必须使引线框60不变形。另外，通过共晶键合接合半导体元件45时，对引线框60加热(例如以400℃加热10分钟等)，因此必须防止该热导致引线框60的强度降低。而且，线接合时也施加热及冲击，因此也必须防止该热导致引线框60的强度降低。从而，与设有反射树脂23的场合比，要求进一步提高引线框60的强度。
相对地，根据本实施方式，各封装区域14内的芯片衬垫25和相邻的其他封装区域14内的引线部26通过位于切割区域15的倾斜增强片51连结。或，芯片衬垫连结部53及引线连结部52通过位于切割区域15的增强片57连结。从而，不会沿引线框60的上下方向产生细长空间，引线框60不会在上下方向形成错位状。从而，可以防止处理时在引线框60产生变形。
另外，本实施方式中，也可以获得与上述第1实施方式及第2实施方式同样的作用效果。

Claims (2)

1.一种附有树脂引线框，其特征在于，具备：
芯片衬垫，其载置LED元件；和
引线部，其相对于所述芯片衬垫分离地设置；
所述芯片衬垫与所述引线部分别具有相对面，所述芯片衬垫的所述相对面与所述引线部的所述相对面经由所述芯片衬垫与所述引线部之间的空间而彼此相对，
所述芯片衬垫的所述相对面具有位于所述芯片衬垫的厚度方向中间的突起，所述突起朝向所述空间突出，
所述芯片衬垫与所述引线部之间的所述空间填充有反射树脂，
所述芯片衬垫的底面、所述引线部的底面、以及所述反射树脂的底面位于同一平面上。
2.一种半导体装置，其特征在于，具备：
芯片衬垫；
引线部，其相对于所述芯片衬垫分离地设置；
LED元件，其搭载于所述芯片衬垫上；
导电部，其将所述引线部与所述LED元件电连接；以及
密封树脂部，其将所述LED元件与所述导电部密封；
所述芯片衬垫与所述引线部分别具有相对面，所述芯片衬垫的所述相对面与所述引线部的所述相对面经由所述芯片衬垫与所述引线部之间的空间而彼此相对，
所述芯片衬垫的所述相对面具有位于所述芯片衬垫的厚度方向中间的突起，所述突起朝向所述空间突出，
所述芯片衬垫与所述引线部之间的所述空间填充有反射树脂，
所述芯片衬垫的底面、所述引线部的底面、以及所述反射树脂的底面位于同一平面上。
CN201610341168.8A 2010-11-02 2011-10-31 附有树脂引线框及半导体装置 Pending CN105845816A (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2010246681 2010-11-02
JP2010-246681 2010-11-02
JP2010-250959 2010-11-09
JP2010250959 2010-11-09
CN201180049957.XA CN103190008B (zh) 2010-11-02 2011-10-31 Led元件搭载用引线框、附有树脂引线框、半导体装置的制造方法及半导体元件搭载用引线框

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN201180049957.XA Division CN103190008B (zh) 2010-11-02 2011-10-31 Led元件搭载用引线框、附有树脂引线框、半导体装置的制造方法及半导体元件搭载用引线框

Publications (1)

Publication Number Publication Date
CN105845816A true CN105845816A (zh) 2016-08-10

Family

ID=46024450

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201180049957.XA Expired - Fee Related CN103190008B (zh) 2010-11-02 2011-10-31 Led元件搭载用引线框、附有树脂引线框、半导体装置的制造方法及半导体元件搭载用引线框
CN201610341168.8A Pending CN105845816A (zh) 2010-11-02 2011-10-31 附有树脂引线框及半导体装置

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN201180049957.XA Expired - Fee Related CN103190008B (zh) 2010-11-02 2011-10-31 Led元件搭载用引线框、附有树脂引线框、半导体装置的制造方法及半导体元件搭载用引线框

Country Status (6)

Country Link
US (8) US8933548B2 (zh)
JP (6) JP5896302B2 (zh)
KR (2) KR101778832B1 (zh)
CN (2) CN103190008B (zh)
TW (3) TWI621288B (zh)
WO (1) WO2012060336A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109473533A (zh) * 2018-11-30 2019-03-15 江苏欧密格光电科技股份有限公司 一种led支架结构及led封装工艺
CN114334233A (zh) * 2017-09-08 2022-04-12 新确有限公司 母线组件

Families Citing this family (93)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103190008B (zh) * 2010-11-02 2016-07-06 大日本印刷株式会社 Led元件搭载用引线框、附有树脂引线框、半导体装置的制造方法及半导体元件搭载用引线框
TW201250964A (en) * 2011-01-27 2012-12-16 Dainippon Printing Co Ltd Resin-attached lead frame, method for manufacturing same, and lead frame
JP6123200B2 (ja) * 2012-09-19 2017-05-10 大日本印刷株式会社 光半導体装置用リードフレーム、樹脂付き光半導体装置用リードフレーム、リードフレームの多面付け体、樹脂付きリードフレームの多面付け体、光半導体装置、光半導体装置の多面付け体
JP6019988B2 (ja) * 2012-09-19 2016-11-02 大日本印刷株式会社 光半導体装置用リードフレーム、樹脂付き光半導体装置用リードフレーム、リードフレームの多面付け体、樹脂付きリードフレームの多面付け体、光半導体装置、光半導体装置の多面付け体
JP6155584B2 (ja) * 2012-09-19 2017-07-05 大日本印刷株式会社 光半導体装置用リードフレーム、樹脂付き光半導体装置用リードフレーム、リードフレームの多面付け体、樹脂付きリードフレームの多面付け体、光半導体装置、光半導体装置の多面付け体
JP6115058B2 (ja) * 2012-09-19 2017-04-19 大日本印刷株式会社 光半導体装置用リードフレーム、樹脂付き光半導体装置用リードフレーム、リードフレームの多面付け体、樹脂付きリードフレームの多面付け体、光半導体装置、光半導体装置の多面付け体
JP6349648B2 (ja) * 2012-11-16 2018-07-04 大日本印刷株式会社 光半導体装置用リードフレーム、樹脂付き光半導体装置用リードフレーム、リードフレームの多面付け体、樹脂付きリードフレームの多面付け体、光半導体装置、光半導体装置の多面付け体
JP2014120515A (ja) * 2012-12-13 2014-06-30 Shin Etsu Chem Co Ltd 光学半導体装置用基板とその製造方法、集合基板、及び光学半導体装置とその製造方法
JP6241238B2 (ja) * 2013-01-11 2017-12-06 株式会社カネカ 発光素子実装用リードフレーム、樹脂成型体及び表面実装型発光装置
JP2014138088A (ja) * 2013-01-17 2014-07-28 Dainippon Printing Co Ltd 樹脂付きリードフレームの多面付け体、光半導体装置の多面付け体
JP6111683B2 (ja) * 2013-01-21 2017-04-12 大日本印刷株式会社 樹脂付きリードフレームの多面付け体、光半導体装置の多面付け体
JP6020246B2 (ja) * 2013-02-20 2016-11-02 大日本印刷株式会社 樹脂付きリードフレームの多面付け体、光半導体装置の多面付け体
JP6136345B2 (ja) * 2013-02-20 2017-05-31 大日本印刷株式会社 樹脂付きリードフレームの多面付け体、光半導体装置の多面付け体
JP6201335B2 (ja) * 2013-02-20 2017-09-27 大日本印刷株式会社 樹脂付きリードフレームの多面付け体、光半導体装置の多面付け体
JP6167556B2 (ja) * 2013-02-21 2017-07-26 大日本印刷株式会社 リードフレーム、樹脂付きリードフレーム、リードフレームの多面付け体、樹脂付きリードフレームの多面付け体、光半導体装置、光半導体装置の多面付け体
JP6499387B2 (ja) * 2013-03-05 2019-04-10 日亜化学工業株式会社 リードフレーム及び発光装置
JP6291713B2 (ja) 2013-03-14 2018-03-14 日亜化学工業株式会社 発光素子実装用基体及びそれを備える発光装置、並びにリードフレーム
DE102013206186A1 (de) 2013-04-09 2014-10-09 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement
CN104103748B (zh) * 2013-04-10 2016-12-07 重庆市路迪机械厂 发光二极管封装结构及其制造方法
TWI513068B (zh) * 2013-07-12 2015-12-11 Lite On Opto Technology Changzhou Co Ltd 發光二極體結構、發光二極體結構的金屬支架、及承載座模組
US9515241B2 (en) * 2013-07-12 2016-12-06 Lite-On Opto Technology (Changzhou) Co., Ltd. LED structure, metallic frame of LED structure, and carrier module
JP6825660B2 (ja) * 2013-07-31 2021-02-03 日亜化学工業株式会社 リードフレーム、樹脂付きリードフレーム、樹脂パッケージ、発光装置及び樹脂パッケージの製造方法
JP6603982B2 (ja) * 2013-07-31 2019-11-13 日亜化学工業株式会社 リードフレーム、樹脂付きリードフレーム、樹脂パッケージ、発光装置及び樹脂パッケージの製造方法
JP6268793B2 (ja) * 2013-08-02 2018-01-31 大日本印刷株式会社 リードフレームの多面付け体、樹脂付きリードフレームの多面付け体、光半導体装置の多面付け体、リードフレーム、樹脂付きリードフレーム、光半導体装置
JP5884789B2 (ja) * 2013-08-12 2016-03-15 大日本印刷株式会社 リードフレーム、リードフレームの多面付け体、樹脂付きリードフレーム、樹脂付きリードフレームの多面付け体、光半導体装置、光半導体装置の多面付け体
KR101538543B1 (ko) * 2013-08-13 2015-07-22 앰코 테크놀로지 코리아 주식회사 반도체 디바이스 및 그 제조 방법
JP6311240B2 (ja) * 2013-09-03 2018-04-18 大日本印刷株式会社 樹脂付きリードフレームの多面付け体、半導体装置の多面付け体
JP2015056540A (ja) * 2013-09-12 2015-03-23 株式会社東芝 半導体装置及びその製造方法
JP6311250B2 (ja) * 2013-09-19 2018-04-18 大日本印刷株式会社 リードフレームの多面付け体、樹脂付きリードフレームの多面付け体、半導体装置の多面付け体
EP3084850B1 (en) 2013-12-19 2022-03-09 Lumileds LLC Light emitting device package
CN103855275A (zh) * 2013-12-25 2014-06-11 深圳市瑞丰光电子股份有限公司 Led封装支架模组及其单体、led封装结构
JP6548066B2 (ja) * 2013-12-26 2019-07-24 大日本印刷株式会社 Ｌｅｄ素子搭載用リードフレーム、ｌｅｄ素子搭載用樹脂付きリードフレーム及び半導体装置
CN105830240B (zh) * 2014-01-07 2019-11-01 亮锐控股有限公司 发光器件封装
JP6314493B2 (ja) * 2014-01-20 2018-04-25 株式会社カネカ 発光素子実装用リードフレーム、発光素子実装用樹脂成型体、表面実装型発光装置、及び表面実装型発光装置の製造方法
KR101501020B1 (ko) * 2014-02-17 2015-03-13 주식회사 루멘스 발광 소자 패키지, 백라이트 유닛, 조명 장치 및 발광 소자 패키지의 제조 방법
DE102014102810A1 (de) 2014-03-04 2015-09-10 Osram Opto Semiconductors Gmbh Herstellung optoelektronischer Bauelemente
JP6535509B2 (ja) * 2014-05-12 2019-06-26 ローム株式会社 半導体装置
JP6398563B2 (ja) 2014-05-29 2018-10-03 日亜化学工業株式会社 発光装置
JP6680321B2 (ja) * 2014-05-29 2020-04-15 日亜化学工業株式会社 発光装置
KR102188500B1 (ko) * 2014-07-28 2020-12-09 삼성전자주식회사 발광다이오드 패키지 및 이를 이용한 조명장치
WO2016021476A1 (ja) * 2014-08-05 2016-02-11 シチズン電子株式会社 半導体装置及びその製造方法
WO2016032167A1 (ko) * 2014-08-26 2016-03-03 엘지이노텍(주) 발광 소자 패키지
JP6520022B2 (ja) * 2014-09-01 2019-05-29 株式会社カネカ 発光素子実装用リードフレーム、これを用いた発光素子実装用樹脂成型体及び表面実装型発光装置
KR20160028014A (ko) * 2014-09-02 2016-03-11 삼성전자주식회사 반도체 소자 패키지 제조방법
JP6458471B2 (ja) * 2014-12-04 2019-01-30 株式会社カネカ 発光素子実装用リードフレーム、これを用いた発光素子実装用樹脂成型体及び表面実装型発光装置
US20160172275A1 (en) * 2014-12-10 2016-06-16 Stmicroelectronics S.R.L. Package for a surface-mount semiconductor device and manufacturing method thereof
JP6572540B2 (ja) 2014-12-26 2019-09-11 日亜化学工業株式会社 パッケージ、発光装置およびその製造方法
CN104993041B (zh) * 2015-06-04 2019-06-11 陈建伟 一种led倒装芯片固晶导电粘接结构及其安装方法
JP2017027991A (ja) * 2015-07-16 2017-02-02 大日本印刷株式会社 樹脂付きリードフレーム、樹脂付きリードフレームの多面付け体、光半導体装置、光半導体装置の多面付け体、樹脂付きリードフレーム用金型
DE102015116855A1 (de) 2015-10-05 2017-04-06 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement mit einem Leiterrahmen mit einer Versteifungsstruktur
JP6842234B2 (ja) * 2015-10-13 2021-03-17 ローム株式会社 光半導体装置の製造方法および光半導体装置
JP6172253B2 (ja) * 2015-12-17 2017-08-02 大日本印刷株式会社 リードフレーム、リードフレームの多面付け体、樹脂付きリードフレーム、樹脂付きリードフレームの多面付け体、光半導体装置
JP6213582B2 (ja) * 2016-01-22 2017-10-18 日亜化学工業株式会社 発光装置
JP6387973B2 (ja) 2016-01-27 2018-09-12 日亜化学工業株式会社 発光装置
JP2017147272A (ja) * 2016-02-15 2017-08-24 ローム株式会社 半導体装置およびその製造方法、ならびに、半導体装置の製造に使用されるリードフレーム中間体
CN109075150B (zh) * 2016-03-11 2022-03-01 德国艾托特克公司 引线框结构，引线框式表面粘着型电子装置及其制造方法
US9824959B2 (en) * 2016-03-23 2017-11-21 Texas Instruments Incorporated Structure and method for stabilizing leads in wire-bonded semiconductor devices
JP6636846B2 (ja) * 2016-04-14 2020-01-29 ローム株式会社 半導体装置および半導体装置の製造方法
CN109791968A (zh) 2016-07-26 2019-05-21 克利公司 发光二极管、组件和相关方法
TWM531057U (zh) * 2016-08-09 2016-10-21 Chang Wah Technology Co Ltd 預成形封裝導線架
USD810058S1 (en) * 2016-08-18 2018-02-13 Airgain Incorporated Antenna apparatus
JP6643213B2 (ja) * 2016-09-16 2020-02-12 新光電気工業株式会社 リードフレーム及びその製造方法と電子部品装置
JP2016225655A (ja) * 2016-09-21 2016-12-28 大日本印刷株式会社 光半導体装置用リードフレーム、樹脂付き光半導体装置用リードフレーム、リードフレームの多面付け体、樹脂付きリードフレームの多面付け体、光半導体装置、光半導体装置の多面付け体
US10147673B2 (en) * 2016-09-30 2018-12-04 Stmicroelectronics, Inc. Tapeless leadframe package with underside resin and solder contact
US11158619B2 (en) 2016-10-31 2021-10-26 Taiwan Semiconductor Manufacturing Company, Ltd. Redistribution layers in semiconductor packages and methods of forming same
US10304801B2 (en) * 2016-10-31 2019-05-28 Taiwan Semiconductor Manufacturing Company, Ltd. Redistribution layers in semiconductor packages and methods of forming same
JP6443429B2 (ja) * 2016-11-30 2018-12-26 日亜化学工業株式会社 パッケージ及びパッケージの製造方法、発光装置及び発光装置の製造方法
US10177057B2 (en) * 2016-12-15 2019-01-08 Infineon Technologies Ag Power semiconductor modules with protective coating
JP6772087B2 (ja) * 2017-02-17 2020-10-21 新光電気工業株式会社 リードフレーム及びその製造方法
JP6558389B2 (ja) 2017-03-17 2019-08-14 日亜化学工業株式会社 リードフレーム
US9972558B1 (en) * 2017-04-04 2018-05-15 Stmicroelectronics, Inc. Leadframe package with side solder ball contact and method of manufacturing
US10700252B2 (en) 2017-04-18 2020-06-30 Bridgelux Chongqing Co., Ltd. System and method of manufacture for LED packages
DE102017110073A1 (de) * 2017-05-10 2018-11-15 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines strahlungsemittierenden Halbleiterbauelements und strahlungsemittierendes Halbleiterbauelement
DE102017115798A1 (de) * 2017-07-13 2019-01-17 Alanod Gmbh & Co. Kg Reflektierendes Verbundmaterial, insbesondere für oberflächenmontierte Bauelemente (SMD), und lichtemittierende Vorrichtung mit einem derartigen Verbundmaterial
JP6637002B2 (ja) * 2017-09-04 2020-01-29 サンコール株式会社 バスバーアッセンブリの製造方法
JP6887932B2 (ja) * 2017-10-13 2021-06-16 株式会社三井ハイテック リードフレームの製造方法
US11031350B2 (en) * 2017-12-26 2021-06-08 Stmicroelectronics, Inc. Leadframe with pad anchoring members and method of forming the same
US10873015B2 (en) 2018-03-01 2020-12-22 Nichia Corporation Light emitting device and method of manufacturing the light emitting device
US10862015B2 (en) 2018-03-08 2020-12-08 Samsung Electronics., Ltd. Semiconductor light emitting device package
JP6879262B2 (ja) * 2018-05-08 2021-06-02 日亜化学工業株式会社 発光装置
US11024785B2 (en) * 2018-05-25 2021-06-01 Creeled, Inc. Light-emitting diode packages
JP7164804B2 (ja) 2018-06-25 2022-11-02 日亜化学工業株式会社 パッケージ、発光装置およびそれらの製造方法
US11233183B2 (en) 2018-08-31 2022-01-25 Creeled, Inc. Light-emitting diodes, light-emitting diode arrays and related devices
USD902448S1 (en) 2018-08-31 2020-11-17 Cree, Inc. Light emitting diode package
US11335833B2 (en) 2018-08-31 2022-05-17 Creeled, Inc. Light-emitting diodes, light-emitting diode arrays and related devices
CN110970384A (zh) * 2018-09-28 2020-04-07 光宝光电(常州)有限公司 搭载芯片用的导线架阵列及多芯片发光二极管封装结构
JP7174240B2 (ja) * 2018-11-30 2022-11-17 日亜化学工業株式会社 発光装置の製造方法
US11101411B2 (en) 2019-06-26 2021-08-24 Creeled, Inc. Solid-state light emitting devices including light emitting diodes in package structures
JP7448770B2 (ja) 2019-07-09 2024-03-13 日亜化学工業株式会社 リードフレーム及び発光装置の製造方法
DE102019220215A1 (de) * 2019-12-19 2021-06-24 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zur Herstellung von Halbleiterbauelementen und Halbleiterbauelement
DE102021119707A1 (de) * 2021-07-29 2023-02-02 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Träger mit eingebetteter elektrischer verbindung, bauelement und verfahren zur herstellung eines trägers
DE102022119750A1 (de) * 2022-08-05 2024-02-08 Ams-Osram International Gmbh Optoelektronisches bauteil und verfahren zur herstellung eines optoelektronischen bauteils
DE102022123579A1 (de) 2022-09-15 2024-03-21 Ams-Osram International Gmbh Gehäuse, leiterrahmenverbund und herstellungsverfahren

Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1288261A (zh) * 1999-09-10 2001-03-21 松下电子工业株式会社 引线框架及使用它的树脂密封件和光电子装置
JP2002208664A (ja) * 2001-01-12 2002-07-26 Rohm Co Ltd リードフレームの製造方法および半導体装置
JP2003068962A (ja) * 2001-08-30 2003-03-07 Rohm Co Ltd 半導体装置製造用のフレームおよび半導体装置の製造方法
JP2003086750A (ja) * 2001-09-11 2003-03-20 Rohm Co Ltd 電子部品の製造方法
JP2004247613A (ja) * 2003-02-14 2004-09-02 Sanyo Electric Co Ltd 半導体装置およびその製造方法
CN101060157A (zh) * 2006-04-17 2007-10-24 三星电机株式会社 发光二极管封装件及其制造方法
US20080093715A1 (en) * 2006-10-18 2008-04-24 Texas Instruments Deutschland Gmbh Leadframe and mold compound interlock in packaged semiconductor device
JP2008177496A (ja) * 2007-01-22 2008-07-31 Matsushita Electric Ind Co Ltd リードフレーム、パッケージ部品、半導体装置およびそれらの製造方法
US20080258272A1 (en) * 2007-04-19 2008-10-23 Lay Yeap Lim Etched leadframe structure
TW200843130A (en) * 2007-04-17 2008-11-01 Wen Lin Package structure of a surface-mount high-power light emitting diode chip and method of making the same
CN201336320Y (zh) * 2009-01-19 2009-10-28 健策精密工业股份有限公司 发光二极管的封装结构及引线框架
CN101604687A (zh) * 2008-06-13 2009-12-16 三垦电气株式会社 半导体发光装置
CN101870817A (zh) * 2009-04-24 2010-10-27 信越化学工业株式会社 硅氧树脂组成物以及预成型封装

Family Cites Families (98)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH038459A (ja) 1989-06-05 1991-01-16 Geinzu:Kk シャワーヘッド
JPH0543560A (ja) 1991-08-09 1993-02-23 Ajinomoto Co Inc 新規ｎ−カルボキシアミノ酸無水物及びこれを原料とするポリペプチドの製造法
JP3329073B2 (ja) * 1993-06-04 2002-09-30 セイコーエプソン株式会社 半導体装置およびその製造方法
JP3198243B2 (ja) 1995-12-13 2001-08-13 富士通株式会社 半導体装置及びその製造方法
JPH10270618A (ja) 1997-03-24 1998-10-09 Seiko Epson Corp リードフレーム、リードフレームの製造方法および半導体装置
JPH10335566A (ja) 1997-04-02 1998-12-18 Dainippon Printing Co Ltd 樹脂封止型半導体装置とそれに用いられる回路部材、および樹脂封止型半導体装置の製造方法
MY133357A (en) 1999-06-30 2007-11-30 Hitachi Ltd A semiconductor device and a method of manufacturing the same
JP3574026B2 (ja) 2000-02-01 2004-10-06 三洋電機株式会社 回路装置およびその製造方法
US6562660B1 (en) 2000-03-08 2003-05-13 Sanyo Electric Co., Ltd. Method of manufacturing the circuit device and circuit device
JP4840893B2 (ja) 2000-05-12 2011-12-21 大日本印刷株式会社 樹脂封止型半導体装置用フレーム
TW507482B (en) 2000-06-09 2002-10-21 Sanyo Electric Co Light emitting device, its manufacturing process, and lighting device using such a light-emitting device
JP2002094125A (ja) * 2000-09-18 2002-03-29 Rohm Co Ltd リードフレーム及びそれを用いたｌｅｄ装置
JP3879410B2 (ja) 2001-02-06 2007-02-14 凸版印刷株式会社 リードフレームの製造方法
JP4703903B2 (ja) 2001-07-17 2011-06-15 ローム株式会社 半導体装置の製造方法および半導体装置
JP4672201B2 (ja) * 2001-07-26 2011-04-20 ローム株式会社 半導体装置の製造方法
WO2003034508A1 (en) * 2001-10-12 2003-04-24 Nichia Corporation Light emitting device and method for manufacture thereof
JP2003124421A (ja) * 2001-10-15 2003-04-25 Shinko Electric Ind Co Ltd リードフレーム及びその製造方法並びに該リードフレームを用いた半導体装置の製造方法
JP2003124420A (ja) * 2001-10-16 2003-04-25 Shinko Electric Ind Co Ltd リードフレーム及び該リードフレームを用いた半導体装置の製造方法
JP3606837B2 (ja) 2001-12-19 2005-01-05 株式会社三井ハイテック リードフレームおよびこれを用いた半導体装置
JP2003258183A (ja) 2002-03-04 2003-09-12 Shinko Electric Ind Co Ltd リードフレームの製造方法
WO2003085731A1 (en) 2002-04-11 2003-10-16 Koninklijke Philips Electronics N.V. Semiconductor device and method of manufacturing same
JP2003309241A (ja) 2002-04-15 2003-10-31 Dainippon Printing Co Ltd リードフレーム部材とリードフレーム部材の製造方法、及び該リードフレーム部材を用いた半導体パッケージとその製造方法
DE10243247A1 (de) 2002-09-17 2004-04-01 Osram Opto Semiconductors Gmbh Leadframe-basiertes Bauelement-Gehäuse, Leadframe-Band, oberflächenmontierbares elektronisches Bauelement und Verfahren zur Herstellung
JP3940124B2 (ja) 2003-01-16 2007-07-04 松下電器産業株式会社 装置
JP3910171B2 (ja) 2003-02-18 2007-04-25 シャープ株式会社 半導体発光装置、その製造方法および電子撮像装置
US6977431B1 (en) * 2003-11-05 2005-12-20 Amkor Technology, Inc. Stackable semiconductor package and manufacturing method thereof
JP4137782B2 (ja) * 2003-12-19 2008-08-20 シャープ株式会社 リードフレーム、このリードフレームを用いた面実装型半導体装置およびこの面実装型半導体装置を回路基板上に搭載した電子機器
JP4455166B2 (ja) 2004-05-28 2010-04-21 アピックヤマダ株式会社 リードフレーム
JP3915992B2 (ja) * 2004-06-08 2007-05-16 ローム株式会社 面実装型電子部品の製造方法
JP4359195B2 (ja) 2004-06-11 2009-11-04 株式会社東芝 半導体発光装置及びその製造方法並びに半導体発光ユニット
US7087461B2 (en) * 2004-08-11 2006-08-08 Advanced Semiconductor Engineering, Inc. Process and lead frame for making leadless semiconductor packages
JP2006072013A (ja) 2004-09-02 2006-03-16 Noritsu Koki Co Ltd 情報記録システム
WO2006059828A1 (en) 2004-09-10 2006-06-08 Seoul Semiconductor Co., Ltd. Light emitting diode package having multiple molding resins
JP2006100500A (ja) 2004-09-29 2006-04-13 Sanken Electric Co Ltd 半導体発光素子及びその製造方法
TWI277223B (en) 2004-11-03 2007-03-21 Chen-Lun Hsingchen A low thermal resistance LED package
US20060131708A1 (en) 2004-12-16 2006-06-22 Ng Kee Y Packaged electronic devices, and method for making same
JP2006245032A (ja) 2005-02-28 2006-09-14 Toyoda Gosei Co Ltd 発光装置およびｌｅｄランプ
KR100593945B1 (ko) * 2005-05-30 2006-06-30 삼성전기주식회사 고출력 ｌｅｄ 패키지 및 그 제조방법
US20070034886A1 (en) 2005-08-11 2007-02-15 Wong Boon S PLCC package with integrated lens and method for making the package
JP4966199B2 (ja) * 2005-09-20 2012-07-04 ルネサスエレクトロニクス株式会社 Ｌｅｄ光源
JP2007109887A (ja) 2005-10-13 2007-04-26 Toshiba Corp 半導体発光装置
JP2007134376A (ja) 2005-11-08 2007-05-31 Akita Denshi Systems:Kk 発光ダイオード装置及びその製造方法
JP5232369B2 (ja) 2006-02-03 2013-07-10 日立化成株式会社 光半導体素子搭載用パッケージ基板の製造方法およびこれを用いた光半導体装置の製造方法
JP2007287800A (ja) 2006-04-13 2007-11-01 Matsushita Electric Ind Co Ltd 配線とこれを用いた半導体装置用パッケージ部品及び配線基板
JP2007294631A (ja) 2006-04-25 2007-11-08 Matsushita Electric Works Ltd 樹脂反射鏡及びこれを用いた照明器具
US8044418B2 (en) 2006-07-13 2011-10-25 Cree, Inc. Leadframe-based packages for solid state light emitting devices
JP2008041699A (ja) 2006-08-01 2008-02-21 Showa Denko Kk Ｌｅｄパッケージ
US8053799B2 (en) * 2006-09-29 2011-11-08 Seoul Semiconductor Co., Ltd. LED package
JP2008091818A (ja) 2006-10-05 2008-04-17 Matsushita Electric Ind Co Ltd 光半導体装置用リードフレームおよびこれを用いた光半導体装置、並びにこれらの製造方法
KR20090067180A (ko) 2006-10-17 2009-06-24 씨. 아이. 카세이 가부시기가이샤 상하전극형 발광 다이오드용 패키지 집합체와 그것을 이용한 발광장치의 제조방법
TW200820463A (en) 2006-10-25 2008-05-01 Lighthouse Technology Co Ltd Light-improving SMD diode holder and package thereof
WO2008056813A1 (fr) 2006-11-08 2008-05-15 C.I.Kasei Company, Limited Dispositif électroluminescent et son procédé de fabrication
CN101536198A (zh) * 2006-11-08 2009-09-16 希爱化成株式会社 发光装置及其制造方法
JP4963950B2 (ja) 2006-12-12 2012-06-27 スタンレー電気株式会社 半導体発光装置およびその製造方法
JP5197953B2 (ja) * 2006-12-27 2013-05-15 新光電気工業株式会社 リードフレーム及びその製造方法、及び半導体装置
JP5168152B2 (ja) 2006-12-28 2013-03-21 日亜化学工業株式会社 発光装置
JP5132961B2 (ja) * 2007-03-19 2013-01-30 ハリソン東芝ライティング株式会社 光半導体装置及びその製造方法
JP5122172B2 (ja) 2007-03-30 2013-01-16 ローム株式会社 半導体発光装置
KR101318969B1 (ko) 2007-03-30 2013-10-17 서울반도체 주식회사 발광 다이오드
JP2008258411A (ja) 2007-04-05 2008-10-23 Rohm Co Ltd 半導体装置および半導体装置の製造方法
CN101681960B (zh) 2007-05-09 2011-09-07 希爱化成株式会社 发光装置和发光装置用封装集合体
JP2008282917A (ja) * 2007-05-09 2008-11-20 C I Kasei Co Ltd 発光装置および発光装置を作製する基板用リードフレーム
JP4489791B2 (ja) 2007-05-14 2010-06-23 株式会社ルネサステクノロジ Ｑｆｎパッケージ
EP2182093A4 (en) 2007-06-29 2011-10-19 Furukawa Electric Co Ltd METALLIC MATERIAL, METHOD FOR PRODUCING THE SAME, AND ELECTRIC-ELECTRONIC COMPONENT USING THE SAME
JP2009021481A (ja) 2007-07-13 2009-01-29 Toshiba Lighting & Technology Corp 発光装置
JP5245594B2 (ja) 2007-07-27 2013-07-24 日亜化学工業株式会社 発光装置及びその製造方法
KR100877881B1 (ko) 2007-09-06 2009-01-08 엘지이노텍 주식회사 발광다이오드 패키지 및 그 제조방법
JP2009065002A (ja) 2007-09-07 2009-03-26 Nichia Corp 発光装置
JP4758976B2 (ja) 2007-12-03 2011-08-31 日立ケーブルプレシジョン株式会社 半導体発光素子搭載用リードフレーム及びその製造方法並びに発光装置
JP2009224536A (ja) 2008-03-17 2009-10-01 Citizen Holdings Co Ltd Ｌｅｄデバイスおよびその製造方法
JP2009260077A (ja) 2008-04-17 2009-11-05 Toshiba Corp 発光装置およびリードフレーム
JP2009272345A (ja) 2008-04-30 2009-11-19 Panasonic Electric Works Tatsuno Co Ltd 発光素子用リードフレームのめっき構造
JP5355219B2 (ja) 2008-05-21 2013-11-27 京セラ株式会社 発光素子搭載用基板および発光装置
TW201003991A (en) 2008-07-03 2010-01-16 jia-han Xie Package structure of LED and light bar using the same
JP5217800B2 (ja) 2008-09-03 2013-06-19 日亜化学工業株式会社 発光装置、樹脂パッケージ、樹脂成形体並びにこれらの製造方法
JP2010097982A (ja) * 2008-10-14 2010-04-30 Sanyo Electric Co Ltd 発光装置
JP2010103164A (ja) 2008-10-21 2010-05-06 Seiko Instruments Inc 電子部品及びその製造方法
WO2010053133A1 (ja) 2008-11-07 2010-05-14 凸版印刷株式会社 リードフレーム及びその製造方法及びそれを用いた半導体発光装置
TWI471995B (zh) 2008-11-07 2015-02-01 Toppan Printing Co Ltd 導線架及其製造方法、以及使用該導線架之半導體發光裝置
WO2010071182A1 (ja) 2008-12-19 2010-06-24 古河電気工業株式会社 光半導体装置用リードフレーム及びその製造方法
JP2010166044A (ja) 2008-12-19 2010-07-29 Furukawa Electric Co Ltd:The 光半導体装置用リードフレーム及びその製造方法
WO2010074184A1 (ja) 2008-12-26 2010-07-01 古河電気工業株式会社 光半導体装置用リードフレーム、その製造方法および光半導体装置
JP2009076948A (ja) 2009-01-14 2009-04-09 Panasonic Corp 光半導体装置用リードフレームおよびこれを用いた光半導体装置、並びにこれらの製造方法
JP2010171218A (ja) * 2009-01-23 2010-08-05 Sony Corp 光学素子パッケージの製造方法
JP5428358B2 (ja) 2009-01-30 2014-02-26 ソニー株式会社 光学素子パッケージの製造方法
JP2010199105A (ja) 2009-02-23 2010-09-09 Stanley Electric Co Ltd 発光装置およびその製造方法
JP2010199166A (ja) 2009-02-24 2010-09-09 Panasonic Corp 光半導体装置用リードフレームおよび光半導体装置用リードフレームの製造方法
JP5322801B2 (ja) 2009-06-19 2013-10-23 スタンレー電気株式会社 半導体発光装置及びその製造方法
EP2448027A1 (en) 2009-06-24 2012-05-02 Furukawa Electric Co., Ltd. Lead frame for optical semiconductor device, process for manufacturing lead frame for optical semiconductor device, and optical semiconductor device
JP5726409B2 (ja) * 2009-07-01 2015-06-03 シャープ株式会社 発光装置および発光装置の製造方法
JP5710128B2 (ja) 2010-01-19 2015-04-30 大日本印刷株式会社 樹脂付リードフレームの製造方法
JP5473738B2 (ja) 2010-04-14 2014-04-16 武海 秋元 Ｌｅｄパッケージ
US8304277B2 (en) 2010-09-09 2012-11-06 Stats Chippac, Ltd. Semiconductor device and method of forming base substrate with cavities formed through etch-resistant conductive layer for bump locking
CN103190008B (zh) * 2010-11-02 2016-07-06 大日本印刷株式会社 Led元件搭载用引线框、附有树脂引线框、半导体装置的制造方法及半导体元件搭载用引线框
JP5908874B2 (ja) 2013-08-27 2016-04-26 大日本印刷株式会社 樹脂付リードフレーム、リードフレーム、半導体装置および樹脂付リードフレームの製造方法
JP5758459B2 (ja) 2013-08-27 2015-08-05 大日本印刷株式会社 樹脂付リードフレーム、リードフレーム、半導体装置および樹脂付リードフレームの製造方法
JP6026397B2 (ja) 2013-12-10 2016-11-16 大日本印刷株式会社 樹脂付リードフレームの製造方法
JP6115836B2 (ja) 2015-03-10 2017-04-19 大日本印刷株式会社 樹脂付リードフレーム、リードフレーム、半導体装置および樹脂付リードフレームの製造方法

Patent Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1288261A (zh) * 1999-09-10 2001-03-21 松下电子工业株式会社 引线框架及使用它的树脂密封件和光电子装置
JP2002208664A (ja) * 2001-01-12 2002-07-26 Rohm Co Ltd リードフレームの製造方法および半導体装置
JP2003068962A (ja) * 2001-08-30 2003-03-07 Rohm Co Ltd 半導体装置製造用のフレームおよび半導体装置の製造方法
JP2003086750A (ja) * 2001-09-11 2003-03-20 Rohm Co Ltd 電子部品の製造方法
JP2004247613A (ja) * 2003-02-14 2004-09-02 Sanyo Electric Co Ltd 半導体装置およびその製造方法
CN101060157A (zh) * 2006-04-17 2007-10-24 三星电机株式会社 发光二极管封装件及其制造方法
US20080093715A1 (en) * 2006-10-18 2008-04-24 Texas Instruments Deutschland Gmbh Leadframe and mold compound interlock in packaged semiconductor device
JP2008177496A (ja) * 2007-01-22 2008-07-31 Matsushita Electric Ind Co Ltd リードフレーム、パッケージ部品、半導体装置およびそれらの製造方法
TW200843130A (en) * 2007-04-17 2008-11-01 Wen Lin Package structure of a surface-mount high-power light emitting diode chip and method of making the same
US20080258272A1 (en) * 2007-04-19 2008-10-23 Lay Yeap Lim Etched leadframe structure
CN101604687A (zh) * 2008-06-13 2009-12-16 三垦电气株式会社 半导体发光装置
CN201336320Y (zh) * 2009-01-19 2009-10-28 健策精密工业股份有限公司 发光二极管的封装结构及引线框架
CN101870817A (zh) * 2009-04-24 2010-10-27 信越化学工业株式会社 硅氧树脂组成物以及预成型封装

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114334233A (zh) * 2017-09-08 2022-04-12 新确有限公司 母线组件
CN109473533A (zh) * 2018-11-30 2019-03-15 江苏欧密格光电科技股份有限公司 一种led支架结构及led封装工艺

Also Published As

Publication number Publication date
US20150349227A1 (en) 2015-12-03
US9214414B2 (en) 2015-12-15
US9553247B2 (en) 2017-01-24
US9159655B2 (en) 2015-10-13
KR101890084B1 (ko) 2018-08-20
US20140349424A1 (en) 2014-11-27
JP5365754B2 (ja) 2013-12-11
KR20170105130A (ko) 2017-09-18
US20160293817A1 (en) 2016-10-06
KR101778832B1 (ko) 2017-09-14
JP5714621B2 (ja) 2015-05-07
US20160079504A1 (en) 2016-03-17
TWI515931B (zh) 2016-01-01
JP2016106428A (ja) 2016-06-16
US9362473B2 (en) 2016-06-07
JP2013168653A (ja) 2013-08-29
US20170092830A1 (en) 2017-03-30
TW201828508A (zh) 2018-08-01
JP5177316B2 (ja) 2013-04-03
JP2013165259A (ja) 2013-08-22
KR20130115266A (ko) 2013-10-21
CN103190008A (zh) 2013-07-03
TW201603336A (zh) 2016-01-16
JPWO2012060336A1 (ja) 2014-05-12
US20130221509A1 (en) 2013-08-29
CN103190008B (zh) 2016-07-06
JP2013168652A (ja) 2013-08-29
US20150084177A1 (en) 2015-03-26
WO2012060336A1 (ja) 2012-05-10
TW201234680A (en) 2012-08-16
US8933548B2 (en) 2015-01-13
US9412923B2 (en) 2016-08-09
JP2012191233A (ja) 2012-10-04
US20150372210A1 (en) 2015-12-24
TWI621288B (zh) 2018-04-11
US9773960B2 (en) 2017-09-26
US9899583B2 (en) 2018-02-20
JP5365751B2 (ja) 2013-12-11
JP5896302B2 (ja) 2016-03-30

Similar Documents

Publication Publication Date Title
CN103190008B (zh) Led元件搭载用引线框、附有树脂引线框、半导体装置的制造方法及半导体元件搭载用引线框
CN103348499B (zh) 带树脂的引线框和其制造方法、以及引线框
JP5970835B2 (ja) リードフレーム部材、樹脂付リードフレーム部材および半導体装置
JP6349648B2 (ja) 光半導体装置用リードフレーム、樹脂付き光半導体装置用リードフレーム、リードフレームの多面付け体、樹脂付きリードフレームの多面付け体、光半導体装置、光半導体装置の多面付け体
JP6071034B2 (ja) Ｌｅｄ素子搭載用リードフレーム、樹脂付リードフレーム、多面付ｌｅｄパッケージ、ｌｅｄパッケージの製造方法および半導体素子搭載用リードフレーム
JP5941614B2 (ja) 半導体装置およびその製造方法
JP6350683B2 (ja) Ｌｅｄ素子搭載用リードフレーム、樹脂付リードフレーム、多面付ｌｅｄパッケージ、ｌｅｄパッケージの製造方法および半導体素子搭載用リードフレーム
JP2015195389A (ja) 半導体装置およびその製造方法
JP2015230953A (ja) 樹脂付リードフレームおよびその製造方法、リードフレーム、ならびにｌｅｄパッケージおよびその製造方法
JP2017069590A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20160810