TWI515931B - A light-emitting diode mounting wire frame, a lead frame with resin, a manufacturing method of a semiconductor device, and a conductor frame for mounting a semiconductor element - Google Patents

A light-emitting diode mounting wire frame, a lead frame with resin, a manufacturing method of a semiconductor device, and a conductor frame for mounting a semiconductor element Download PDF

Info

Publication number
TWI515931B
TWI515931B TW100139961A TW100139961A TWI515931B TW I515931 B TWI515931 B TW I515931B TW 100139961 A TW100139961 A TW 100139961A TW 100139961 A TW100139961 A TW 100139961A TW I515931 B TWI515931 B TW I515931B
Authority
TW
Taiwan
Prior art keywords
package
lead
field
lead frame
wafer pad
Prior art date
Application number
TW100139961A
Other languages
English (en)
Other versions
TW201234680A (en
Inventor
Kazunori Oda
Masaki Yazaki
Original Assignee
Dainippon Printing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dainippon Printing Co Ltd filed Critical Dainippon Printing Co Ltd
Publication of TW201234680A publication Critical patent/TW201234680A/zh
Application granted granted Critical
Publication of TWI515931B publication Critical patent/TWI515931B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F21—LIGHTING
    • F21V—FUNCTIONAL FEATURES OR DETAILS OF LIGHTING DEVICES OR SYSTEMS THEREOF; STRUCTURAL COMBINATIONS OF LIGHTING DEVICES WITH OTHER ARTICLES, NOT OTHERWISE PROVIDED FOR
    • F21V21/00—Supporting, suspending, or attaching arrangements for lighting devices; Hand grips
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F21—LIGHTING
    • F21V—FUNCTIONAL FEATURES OR DETAILS OF LIGHTING DEVICES OR SYSTEMS THEREOF; STRUCTURAL COMBINATIONS OF LIGHTING DEVICES WITH OTHER ARTICLES, NOT OTHERWISE PROVIDED FOR
    • F21V7/00—Reflectors for light sources
    • F21V7/22—Reflectors for light sources characterised by materials, surface treatments or coatings, e.g. dichroic reflectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/4824—Pads with extended contours, e.g. grid structure, branch structure, finger structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H01L33/486—Containers adapted for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H01L33/54—Encapsulations having a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H01L33/56—Materials, e.g. epoxy or silicone resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H01L33/60—Reflective elements
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F21—LIGHTING
    • F21Y—INDEXING SCHEME ASSOCIATED WITH SUBCLASSES F21K, F21L, F21S and F21V, RELATING TO THE FORM OR THE KIND OF THE LIGHT SOURCES OR OF THE COLOUR OF THE LIGHT EMITTED
    • F21Y2115/00—Light-generating elements of semiconductor light sources
    • F21Y2115/10—Light-emitting diodes [LED]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H01L2224/486—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48638—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/48639—Silver (Ag) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/85439—Silver (Ag) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3142—Sealing arrangements between parts, e.g. adhesion promotors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49582—Metallic layers on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49861—Lead-frames fixed on or encapsulated in insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0104—Zirconium [Zr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/1016—Shape being a cuboid
    • H01L2924/10162—Shape being a cuboid with a square active surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10329—Gallium arsenide [GaAs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/005—Processes relating to semiconductor body packages relating to encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0058—Processes relating to semiconductor body packages relating to optical field-shaping elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Led Device Packages (AREA)

Description

發光二極體搭載用導線框、附有樹脂之導線框、半導體裝置之製造方法、及半導體元件搭載用導線框
本發明是有關發光二極體搭載用導線框、附有樹脂之導線框、半導體裝置之製造方法、及半導體元件搭載用導線框。
以往，樹脂密封型半導體裝置用之導線框，是例如：具有記載於日本特開2001-326316號公報的導線框。有關此種導線框，是在各晶片銲墊周圍配置有多數個端子部，連繫該些多數個端子部和吊掛導線的繫桿(tie bar)，是縱橫的配置成格子狀。
一方面，近年以發光二極體(LED)元件作為光源使用的照明裝置，是應用於各種家電、事務機器、車輛機器之顯示燈、一般照明、車輛照明、以及顯示器等。在此種照明裝置中，包括藉由在導線框搭載發光二極體元件所製作的半導體裝置。
先前技術文獻 專利文獻
專利文獻1：日本特開第2001-326316號公報
有關發光二極體元件用的半導體裝置或離散半導體元件用的半導體裝置，是一種在晶片銲墊的周圍，直線狀一列的配置著晶片銲墊和導線。應用於此種半導體裝置的導線框之情形，與上述之習知的導線框不同，並未設有縱橫格子狀的繫桿，互相鄰接的晶片銲墊彼此以及導線部連結彼此，就能夠增多一個導線框中之元件的安裝面數量，還能夠效率良好的製造導線框。
此情形下，晶片銲墊和導線部，必須以不會產生短路的方式分離而配置。因此，會產生所謂各晶片銲墊和各導線部之間的間隙相連繫，平行於導線框之一邊的複數個細長的空間之問題。因此，會有導線框變成竹簾狀，且於安裝之際在導線框產生變形之虞。
本發明是考慮此點而完成的發明，其目的是提供一種防止晶片銲墊和導線部之間的間隙相連繫，且在導線框產生細長的空間，藉此令導線框變成竹簾狀，還可防止安裝時產生變形的發光二極體搭載用導線框、附有樹脂之導線框、半導體裝置之製造方法、及半導體元件塔載用導線框。
[發明概要]
本發明是一種導線框，在發光二極體元件搭載用導線框中，其特徵為：具備：框體領域；和包含多列及多段被配置在框體領域內，各別搭載著發光二極體元件的晶片銲墊與鄰接在晶片銲墊的導線部，並且互相介設切割領域而連接的多數個封裝領域；一個封裝領域內的晶片銲墊與相鄰接的另一個封裝領域內的導線部，是利用位在切割領域的傾斜補強片連結。
本發明是一種導線框，其特徵為：前記一個封裝領域內的導線部，是利用導線連結部，與前記相鄰接的另一個封裝領域內的導線部連結。
本發明是一種導線框，其特徵為：前記一個封裝領域內的晶片銲墊，是利用晶片銲墊連結部，與前記相鄰接的另一個封裝領域內的晶片銲墊連結。
本發明是一種導線框，其特徵為：前記一個封裝領域內的晶片銲墊與鄰接於前記一個封裝領域的第一封裝領域內的導線部，是利用位在切割領域的第一傾斜補強片被連結，且前記一個封裝領域內的晶片銲墊與鄰接於前記一個封裝領域，並且與前記一個封裝領域相關而位在與第一封裝領域相反側的第二封裝領域內的導線部，是利用位在切割領域的第二傾斜補強片被連結。
本發明是一種導線框，其特徵為：前記一個封裝領域內的晶片銲墊與前記相鄰接的另一個封裝領域內的導線部，是利用位在切割領域的第一傾斜補強片被連結，且前記一個封裝領域內的導線部與前記相鄰接的另一個封裝領域內的晶片銲墊，是利用位在切割領域的第二傾斜補強片被連結。
本發明是一種導線框，其特徵為：前記一個封裝領域內的晶片銲墊，是在鄰接於晶片銲墊側的斜上方及斜下方的封裝領域內的導線部，利用位在切割領域的一對追加傾斜補強片被連結。
本發明是一種導線桿，其特徵為：前記一個封裝領域內的導線部，是在鄰接於導線部側的斜上方及斜下方的封裝領域內的導線部，利用位在切割領域的一對追加傾斜補強片被連結。
本發明是一種導線框，在發光二極體元件搭載用導線框中，其特徵為：具備：框體領域；和包含多列及多段被配置在框體領域內，各別搭載著發光二極體元件的晶片銲墊與鄰接在晶片銲墊的導線部，並且互相介設切割領域而連接的多數個封裝領域；至少一個封裝領域內的導線部，是利用導線連結部，與相鄰接的另一個封裝領域內的導線部連結，一個封裝領域內的導線部與相鄰接的另一個封裝領域內的晶片銲墊，是利用位在切割領域的傾斜補強片被連結。
本發明是一種導線框，其特徵為：傾斜補強片，是由：本體；和形成在本體上的鍍層所形成。
本發明是一種附有樹脂之導線框，在附有樹脂之導線框中，其特徵為：具備：導線框；和配置在導線框之各封裝領域周緣上的反射樹脂。
本發明是一種半導體裝置之製造方法，在半導體裝置之製造方法中，其特徵為：具備：準備附有樹脂之導線框的製程；在附有樹脂之導線框的各反射樹脂內，在各晶片銲墊上搭載發光二極體元件的製程；利用導電部來連接發光二極體元件與各導線部的製程；在附有樹脂之導線框的各反射樹脂內填充密封樹脂的製程；和切斷反射樹脂及導線框，藉此將反射樹脂及導線框分離成每一個發光二極體元件的製程。
本發明是一種導線框，在半導體元件搭載用導線框中，其特徵為：具備：框體領域；和包含多列及多段被配置在框體領域內，各別搭載著半導體元件的晶片銲墊與鄰接在晶片銲墊的導線部，並且互相介設切割領域而連接的多數個封裝領域；一個封裝領域內的晶片銲墊與相鄰接的另一個封裝領域內的導線部，是利用位在切割領域的傾斜補強片被連結。
本發明是一種導線框，其特徵為：前記一個封裝領域內的導線部，是利用導線連結部，與前記相鄰接的另一個封裝領域內的導線部連結。
本發明是一種導線框，其特徵為：前記一個封裝領域內的晶片銲墊，是利用晶片銲墊連結部，與前記相鄰接的另一個封裝領域內的晶片銲墊連結。
本發明是一種導線框，其特徵為：前記一個封裝領域內的晶片銲墊與鄰接在前記一個封裝領域的第一封裝領域內的導線部，是利用位在切割領域的第一傾斜補強片被連結，且前記一個封裝領域內的晶片銲墊與鄰接在前記一個封裝領域，並且與前記一個封裝領域相關而位在與第一封裝領域相反側的第二封裝領域內的導線部，是利用位在切割領域的第二傾斜補強片被連結。
本發明是一種導線框，其特徵為：前記一個封裝領域內的晶片銲墊與前記相鄰接的另一個封裝領域內的導線部，是利用位在切割領域的第一傾斜補強片被連結，且前記一個封裝領域內的導線部與前記相鄰接的另一個封裝領域內的晶片銲墊，是利用位在切割領域的第二傾斜補強片被連結。
本發明是一種導線桿，其特徵為：前記一個封裝領域內的晶片銲墊，是在鄰接於晶片銲墊側的斜上方及斜下方的封裝領域內的導線部，利用位在切割領域的一對追加傾斜補強片被連結。
本發明是一種導線框，其特徵為：前記一個封裝領域內的導線部，是在鄰接於導線部側的斜上方及斜下方的封裝領域內的導線部，利用位在切割領域的一對追加傾斜補強片被連結。
本發明是一種導線框，在半導體元件搭載用導線框中，其特徵為：具備：框體領域；和包含多列及多段被配置在框體領域內，各別搭載著半導體元件的晶片銲墊與鄰接在晶片銲墊的導線部，並且互相介設切割領域而連接的多數個封裝領域；至少一個封裝領域內的導線部，是利用導線連結部，與相鄰接的另一個封裝領域內的導線部連結，且一個封裝領域內的導線部與相鄰接的另一個封裝領域內的晶片銲墊，是利用位在切割領域的傾斜補強片被連結。
藉由本發明，因為一個封裝領域內的晶片銲墊和相鄰接的另一個封裝領域內的導線部，是利用位在切割領域的傾斜補強片被連結，所以不會產生各晶片銲墊和各導線部之間的間隙相連繫，對導線框之一邊而平行的複數個細長的空間。因而，可防止安裝時導線框產生變形。
本發明是一種導線框，在發光二極體元件搭載用導線框中，其特徵為：具備：框體領域；和包含多列及多段被配置在框體領域內，各別搭載著發光二極體元件的晶片銲墊與鄰接在晶片銲墊的導線部，並互相介設切割領域而連接的多數個封裝領域；一個封裝領域內的晶片銲墊及導線部，是利用各晶片銲墊連結部及導線連結部，與相鄰接的另一個封裝領域內的晶片銲墊及導線部連結，晶片銲墊連結部及導線連結部，是利用位在切割領域的補強片被連結。
本發明是一種導線框，其特徵為：補強片，是跨越框體領域內側之全長而延伸，並連結晶片銲墊連結部及導線連結部。
本發明是一種導線框，其特徵為：分別連結前記一個封裝領域內的晶片銲墊及導線部和鄰接於前記一個封裝領域的第一封裝領域內的晶片銲墊及導線部的晶片銲墊連結部及導線連結部，是利用位於切割領域的補強片被連結，分別連結前記一個封裝領域內的晶片銲墊及導線部和鄰接於前記一個封裝領域，並且與前記一個封裝領域相關而位在與第一封裝領域相反側的第二封裝領域內的晶片銲墊及導線部的晶片銲墊連結部及導線連結部，並未利用補強片連結。
本發明是一種導線框，其特徵為：補強片，是分別連結在前記一個封裝領域內的晶片銲墊及導線部的晶片銲墊連結部以及僅在導線連結部間延伸而連結晶片銲墊連結部及導線連結部。
本發明是一種導線框，其特徵為：各封裝領域，包含：一個晶片銲墊；和位在該晶片銲墊之兩側的第一導線部及第二導線部；一個封裝領域內的晶片銲墊、第一導線部、及第二導線部，是分別利用晶片銲墊連結部、第一導線連結部、及第二導線連結部，與相鄰隣的另一個封裝領域內的晶片銲墊、第一導線部、及第二導線部連結，在前記一個封裝領域和鄰接於前記一個封裝領域的第一封裝領域之間，補強片，是只在晶片銲墊連結部及第一導線連結部之間延伸而連結晶片銲墊連結部及第一導線連結部，在前記一個封裝領域和鄰接於前記一個封裝領域，並且有關於前記一個封裝領域而位在與第一封裝領域相反側的第二封裝領域之間，補強片，是只在晶片銲墊連結部及第二導線連結部之間延伸而連結晶片銲墊連結部及第二導線連結部。
本發明是一種導線框，在發光二極體元件搭載用導線框中，其特徵為：具備：框體領域；和包含多列及多段被配置在框體領域內，各別搭載著發光二極體元件的晶片銲墊與鄰接在晶片銲墊的導線部，並互相介設切割領域而連接的多數個封裝領域；一個封裝領域內的晶片銲墊及導線部，是利用各晶片銲墊連結部及導線連結部，與鄰接於縱方向的另一個封裝領域內的晶片銲墊及導線部連結，且朝橫方向延伸的複數個切割領域之中，位在部分切割領域的晶片銲墊連結部及導線連結部，是利用位在該切割領域的補強片連結。
本發明是一種導線框，其特徵為：朝橫方向延伸的複數個切割領域之中，設有補強片的切割領域，是隔著既定數量周期性設置。
本發明是一種導線框，其特徵為：朝橫方向延伸的複數個切割領域之中，設有補強片的切割領域，是不規則的設置。
本發明是一種導線框，其特徵為：補強片，是由：本體；和形成在本體上的鍍層所形成。
本發明是一種附有樹脂之導線框，在附有樹脂之導線框中，其特徵為：具備：導線框；和配置在導線框之各封裝領域周緣上的反射樹脂。
本發明是一種半導體裝置之製造方法，在半導體裝置之製造方法中，其特徵為：具備：準備附有樹脂之導線框的製程；在附有樹脂之導線框的各反射樹脂內，在各晶片銲墊上搭載發光二極體元件的製程；利用導電部來連接發光二極體元件與各導線部的製程；在附有樹脂之導線框的各反射樹脂內填充密封樹脂的製程；和切斷反射樹脂及導線框，藉此將反射樹脂及導線框分離成每一個發光二極體元件的製程。
本發明是一種導線框，在半導體元件搭載用導線框中，其特徵為：具備：框體領域；和包含多列及多段被配置在框體領域內，各別搭載著半導體元件的晶片銲墊與鄰接在晶片銲墊的導線部，並互相介設切割領域而連接的多數個封裝領域；一個封裝領域內的晶片銲墊及導線部，是利用各晶片銲墊連結部及導線連結部，與相鄰接的另一個封裝領域內的晶片銲墊及導線部連結，晶片銲墊連結部及導線連結部，是利用位在切割領域的補強片被連結。
本發明是一種導線框，其特徵為：補強片，是跨越框體領域內側之全長而延伸，並連結晶片銲墊連結部及導線連結部。
本發明是一種導線框，其特徵為：分別連結前記一個封裝領域內的晶片銲墊及導線部和鄰接於前記一個封裝領域的第一封裝領域內的晶片銲墊及導線部的晶片銲墊連結部及導線連結部，是利用位於切割領域的補強片被連結，分別連結前記一個封裝領域內的晶片銲墊及導線部和鄰接於前記一個封裝領域，並且與前記一個封裝領域相關而位在與第一封裝領域相反側的第二封裝領域內的晶片銲墊及導線部的晶片銲墊連結部及導線連結部，並未利用補強片連結。
本發明是一種導線框，其特徵為：補強片，是分別連結在前記一個封裝領域內的晶片銲墊及導線部的晶片銲墊連結部以及僅在導線連結部間延伸而連結晶片銲墊連結部及導線連結部。
本發明是一種導線框，其特徵為：各封裝領域，包含：一個晶片銲墊；和位在該晶片銲墊之兩側的第一導線部及第二導線部；一個封裝領域內的晶片銲墊、第一導線部、及第二導線部，是分別利用晶片銲墊連結部、第一導線連結部、及第二導線連結部，與相鄰隣的另一個封裝領域內的晶片銲墊、第一導線部、及第二導線部連結，在前記一個封裝領域和鄰接於前記一個封裝領域的第一封裝領域之間，補強片，是只在晶片銲墊連結部及第一導線連結部之間延伸而連結晶片銲墊連結部及第一導線連結部，在前記一個封裝領域和鄰接於前記一個封裝領域，並且有關於前記一個封裝領域而位在與第一封裝領域相反側的第二封裝領域之間，補強片，是只在晶片銲墊連結部及第二導線連結部之間延伸而連結晶片銲墊連結部及第二導線連結部。
本發明是一種導線框，在半導體元件搭載用導線框中，其特徵為：具備：框體領域；和包含多列及多段被配置在框體領域內，各別搭載著半導體元件的晶片銲墊與鄰接在晶片銲墊的導線部，並互相介設切割領域而連接的多數個封裝領域；一個封裝領域內的晶片銲墊及導線部，是利用各晶片銲墊連結部及導線連結部，與鄰接於縱方向的另一個封裝領域內的晶片銲墊及導線部連結，且朝橫方向延伸的複數個切割領域之中，位在部分切割領域的晶片銲墊連結部及導線連結部，是利用位在該切割領域的補強片連結。
本發明是一種導線框，其特徵為：朝橫方向延伸的複數個切割領域之中，設有補強片的切割領域，是隔著既定數量周期性設置。
本發明是一種導線框，其特徵為：朝橫方向延伸的複數個切割領域之中，設有補強片的切割領域，是不規則的設置。
藉由本發明，因為晶片銲墊連結部及導線連結部，是利用位在切割領域的補強片連結，所以不會產生各晶片銲墊和各導線部之間的間隙相連繫，對導線框之一邊而平行的複數個細長的空間。因而，可防止安裝時導線框產生變形。
 (第1實施形態)
以下參照圖面針對本發明之第1實施形態做說明。第1圖至第6圖是表示本發明之第1實施形態的圖。
以下，針對本發明之第1實施形態，參照第1圖至第20圖做說明。
導線框之構成
首先，根據第1圖至第3圖，針對利用本實施形態的發光二極體元件搭載用導線框的概略做說明。第1圖是利用本實施形態的導線框之整體平面圖，第2圖是第1圖的A部放大圖，第3圖是第2圖的B-B線剖視圖。
第1圖所示的導線框10，是製作搭載發光二極體元件21的半導體裝置20(第4圖及第5圖)之際使用的導線框。此種導線框10，具備：具有矩形狀外形的框體領域13；和多列及多段(矩陣狀)配置在框體領域13內的多數個封裝領域14。
如第2圖所示，複數個封裝領域14，分別包括：搭載著發光二極體元件21的晶片銲墊25；和鄰接於晶片銲墊25的導線部26。又，複數個封裝領域14，是互相介設切割(dicing)領域15而連接。
在一個封裝領域14內的晶片銲墊25與導線部26之間，形成間隙，且被切割(dicing)後，晶片銲墊25與導線部26就會互相電性絕緣。再者，各封裝領域14，是分別對應各個半導體裝置20的領域。又，於第2圖中，以假想線(二點鎖線)來表示各封裝領域14。
一方面，切割領域15，是朝著各封裝領域14之間縱橫的延伸。該切割領域15，是如後述般，在製造半導體裝置20的製程中，將導線框10分離成每個封裝領域14之際，成為讓刀片38通過的領域。再者，於第2圖中，以網點來表示切割領域15。
再者，於本詳細說明書中，如第2圖所示，朝左右排列配置各封裝領域14內的導線部26與晶片銲墊25之情形的橫方向是對應X方向，縱方向是對應Y方向。又，此情形，Y方向正極側、Y方向負極側，分別稱為上方、下方，X方向正極側、X方向負極側，分別稱為右方、左方。
如第2圖所示，各封裝領域14內的晶片銲墊25與鄰接於該上方的另一個封裝領域14內的導線部26，是利用傾斜補強片51互相的連結。又，各封裝領域14內的導線部26與鄰接於該下方的另一個封裝領域14內的晶片銲墊25，是利用傾斜補強片51互相的連結。各傾斜補強片51，是位於切割領域15，且對著第2圖的X方向及Y方向的任一方向成為傾斜地被配置。
又，各封裝領域14內的導線部26，是分別利用導線連結部52，與鄰接於該上方及下方的另一個封裝領域14內的導線部26連結。進而，各封裝領域14內的晶片銲墊25，是分別利用晶片銲墊連結部53，與鄰接於該上方及下方的另一個封裝領域14內的晶片銲墊25連結。該些各導線連結部52及各晶片銲墊連結部53，均是位在切割領域15，且平行配置在Y方向。
進而，各封裝領域14內的晶片銲墊25，是分別利用封裝領域連結部54，與鄰接於該右方的另一個封裝領域14內的導線部26連結。進而又，各封裝領域14內的導線部26，是利用封裝領域連結部54，與鄰接於該左方的另一個封裝領域14內的晶片銲墊25連結。各封裝領域連結部54，是位在切割領域15，且平行配置在X方向。
再者，位在最外周的封裝領域14內的導線部26及晶片銲墊25，是利用傾斜補強片51、導線連結部52、晶片銲墊連結部53、以及封裝領域連結部54之中的一個或複數個，連結在框體領域13。
一方面，如第3圖的剖視圖所示，導線框10，是由：導線框本體11；和形成在導線框本體11上的鍍層12所形成。
當中導線框本體部11是由金屬板形成。作為構成導線框本體11的金屬板之材料，例如：可列舉銅、銅合金、42合金(Ni 42%之Fe合金)等。該導線框本體11的厚度，雖亦是根據半導體裝置的構成，但0.05mm～0.5mm為佳。
又，鍍層12，是設置在導線框本體11的表面及裏面的全體。表面側的鍍層12，是作為反射來自發光二極體元件21之光的反射層功能。另一方面，裏面側的鍍層12，是完成提高與銲料的密著性之作用。該鍍層12，是例如由：銀(Ag)的電解電鍍層形成。鍍層12，是其厚度形成極薄，具體而言是0.005μm～0.2μm為佳。再者，鍍層12，未必要設置在導線框本體11的表面及裏面的全體，也可以在導線框本體11的表面及裏面之中，只設置一部分。
又，在晶片銲墊25的裏面，形成有第一外導線部27，在導線部26的底面，形成有第二外導線部28。第一外導線部27及第二外導線部28，是分別在連接半導體裝置20與外部的配線基板之際使用。
更在導線框10的表面，形成有為了提高與導線框10和反射樹脂23(後述)之密著性的溝槽18。再者，於第2圖中，是省略溝槽18的表示。
半導體裝置之構成
接著，根據第4圖及第5圖，針對使用第1圖至第3圖所示的導線框所製作成的半導體裝置之一實施形態做說明。第4圖及第5圖是分別表示半導體裝置(SON型)的剖視圖及俯視圖。
如第4圖及第5圖所示，半導體裝置20，是具備：(單片化)導線框10；載置在導線框10之晶片銲墊25的發光二極體元件21；和電性連接發光二極體元件21與導線框10之導線部26的接合線(導電部)22。
又，如包圍發光二極體元件21地設置具有凹部23a的反射樹脂23。該反射樹脂23是與導線框10一體化。進而，發光二極體元件21和接合線22，是利用透光性的密封樹脂24而密封。該密封樹脂24是填充在反射樹脂23的凹部23a內。
以下，針對構成此種的半導體裝置20之各構成構件，依序做說明。
發光二極體元件21，是作為發光層例如藉由適當選擇由GaP、GaAs、GaAlAs、GaAsP、AlInGaP或InGaN等之化合物半導體單結晶所形成的材料，就能選擇從紫外光涵蓋到紅外光的發光波長。作為此種的發光二極體元件21，可使用以往一般所採用的元件。
又，發光二極體元件21，是利用銲錫或晶粒接合膏(die bonding paste)，在反射樹脂23的凹部23a內而固定安裝在晶片銲墊25上。再者，利用晶粒接合膏的情形下，可選擇由具有耐光性的環氧樹脂、矽膠樹脂所製成的晶粒接合膏。
接合線22是例如由金等之導電性良好的材料所製成，其一端是連接在發光二極體元件21的端子部21a，並且其另一端是連接在導線部26上。
反射樹脂23，是例如在導線框10上將熱可塑性樹脂，例如加以射出成型或移轉成型，藉此所形成的。反射樹脂部23的形狀，可藉由使用於射出成型或移轉成型之模具的設計，來實現各種形狀。例如：反射樹脂23的全體形狀，如第4圖及第5圖所示，可為矩形體，或者也可為圓筒形或錐形等的形狀。又凹部23a的底面，可為矩形、圓形、橢圓形或多角形等。凹部23a之側壁的斷面形狀，如第4圖可以由直線所構成，或者也可以由曲線所構成。
有關使用於反射樹脂23的熱可塑性樹脂，特別希望能選擇耐熱性、耐候性以及機械性強度優的。作為熱可塑性樹脂的種類，可使用：聚醯胺、聚鄰苯二甲醯胺、聚二苯硫化物、液晶聚合物、聚醚、矽、環氧、聚醚醯亞胺、聚氨酯、以及聚對苯二甲酸二丁酯等。更又，在該些樹脂中作為光反射劑而添加二氧化鈦、二氧化鋯、鈦酸鉀、氮化鋁、以及氮化硼之中的任一種，藉此在凹部23a的底面及側面，使得來自發光元件之光的反射率增大，且可使得半導體裝置20全體的光輸出效率增大。
作為密封樹脂24，為了提昇光的輸出效率，希望選擇在半導體裝置20的發光波長中，可提高光透射率，還有折射率高的材料。因而，作為滿足耐熱性、耐候性、以及機械性強度高之特性的樹脂，可選擇環氧樹脂和矽樹脂。尤其在作為發光二極體元件21而使用高亮度發光二極體的情形下，為了使密封樹脂24成為強光，密封樹脂24以具有高耐候性的矽樹脂所形成為佳。
再者，因為有關導線框10的構成，已採用第1圖至第3圖做說明，所以在此省略詳細的說明。
發光二極體元件搭載用導線框之製造方法
接著，針對第1圖至第3圖所示的導線框10之製造方法，使用第6圖(a)-(f)做說明。
首先，如第6圖(a)所示，準備平板狀的金屬基板31。作為該金屬基板31，如上述所可使用由：銅、銅合金、42合金(Ni 42%之Fe合金)等製成的金屬基板。再者，金屬基板31，是使用對該兩面進行脫脂等，且施行洗淨處理者為佳。
接著，在金屬基板31的表裏全體分別塗佈感光性光阻劑32a、33a，且將此乾燥(第6圖(b))。再者，作為感光性光阻劑32a、33a，可使用以往公知的。
接著，對該金屬基板31介設光罩而曝光，且加以顯像，藉此形成具有所要的開口部32b、33b的蝕刻用光阻劑層32、33(第6圖(c))。
接著，以蝕刻用光阻劑層32、33作為耐腐蝕膜，以腐蝕液對金屬基板31施行蝕刻(第6圖(d))。腐蝕液可配合所使用的金屬基板31之材質做適當選擇，例如：作為金屬基板31而使用銅的情形下，通常是使用三氯化鐵溶液，從金屬基板31的兩面利用噴塗式蝕刻(Spray Etching)而進行。
接著，剝離除去蝕刻用光阻劑層32、33，藉此得到導線框本體11(第6圖(e))。又，此時，第2圖所示的傾斜補強片51、導線連結部52、晶片銲墊連結部53、以及封裝領域連結部54是利用蝕刻形成。
接著，對導線框本體11的表面及裏面施行電解電鍍，藉此使金屬(銀)析出到導線框本體11上，在導線框本體11的表面及裏面形成鍍層12(第6圖(f))。此情形，因傾斜補強片51、導線連結部52、晶片銲墊連結部53及封裝領域連結部54，均為由：本體(導線框本體11)；和形成在本體上的鍍層12製成，故可提高該些傾斜補強片51、導線連結部52、晶片銲墊連結部53及封裝領域連結部54的強度。
此期間，具體是例如：依序經過電解脫脂製程、酸洗製程、化學研磨製程、銅打底製程、水洗製程、中性脫脂製程、氰洗製程、以及鍍銀製程，藉此在導線框本體11形成鍍層12。此情形下，作為在鍍銀製程使用的電解電鍍用的電鍍液，例如：可列舉以氰化銀為主成份的鍍銀液。在實際的製程中，在各製程間配合需要適當加入水洗製程。又，在上記製程的途中，介設圖案化製程，藉此在導線框本體11的一部分形成鍍層12亦可。
如此一來，就可得到第1圖至第3圖所示的導線框10(第6圖(f))。
再者，在第6圖(a)-(f)中，表示藉由蝕刻來製造導線框10的方法，但也可使用利用沖壓的製造方法。
半導體裝置之製造方法
接著，針對第4圖及第5圖所示的半導體裝置20之製造方法，使用第7圖(a)-(d)、第8圖(a)-(e)、及第9圖(a)-(b)做說明。
首先藉由上述的製程(第6圖(a)-(f))，來製作導線框10(第7圖(a))。
接著，將該導線框10，安裝在射出成型機或轉印成型機(圖未表示)的模具35內(第7圖(b))。在模具35內，形成有對應反射樹脂23之形狀的空間35a。
接著，從射出成型機或轉印成型機的樹脂供給部(圖未表示)對模具35內流入熱可塑性樹脂，然後使其硬化，藉此在導線框10的鍍層12上形成反射樹脂23(第7圖(c))。
接著，將形成有反射樹脂23的導線框10從模具35內取出。如此一來，就可得到反射樹脂23與導線框10為形成一體的附有樹脂之導線框30(第7圖(d))。在本實施形態中，像這樣地也提供具備：導線框10；和配置在導線框10的各封裝領域14的周緣上的反射樹脂23的附有樹脂之導線框30。
其次，在附有樹脂之導線框30的各反射樹脂23內，在導線框10的晶片銲墊25上搭載發光二極體元件21。此情形下，使用銲錫或晶粒接合膏，而將發光二極體元件21載置在晶片銲墊25上加以固定(晶粒接合製程)(第8圖(a))。
其次，將發光二極體元件21的端子部21a和導線部26表面，利用接合線22互相地電性連接(打線接合製程)(第8圖(b))。
然後，在反射樹脂部23的凹部23a內填充密封樹脂24，利用密封樹脂24來密封發光二極體元件21和接合線22(第8圖(c))。
其次，切斷對應於反射樹脂23及導線框10之中的切割領域15的部分，藉此將反射樹脂23及導線框10分離成每個發光二極體元件21(晶片銲墊製程)(第8圖(d))。此時，先將導線框10載置在切割膠帶37上而予固定，然後例如利用由鑽石磨石等所製成的刀片38，來切斷各發光二極體元件21間的反射樹脂23、以及導線框10的傾斜補強片51、導線連結部52、晶片銲墊連結部53以及封裝領域連結部54。
此時，如第9圖(a)所示，利用對應於切割領域15之寬度的相對性較厚的刀片38，來切斷導線框10亦可。此時，能夠以一次的切斷作業，效率良好的將彼此相鄰接的封裝領域14予以分離。或者，如第9圖(b)所示，使用比切割領域15之寬度還狹小的相對性較薄的刀片38，藉由二次的切斷作業來切斷導線框10亦可。此時，可加快一次切斷作業期時之刀片38的進刀速度，還可增長刀片38的壽命。
如此一來，就可得到第4圖及第5圖所示的半導體裝置20(第8圖(e))。
如以上說明，藉由本實施形態，各封裝領域14內的晶片銲墊25與相鄰接的另一個封裝領域14內的導線部26，是利用位在切割領域15的傾斜補強片51連結。又，各封裝領域14內的晶片銲墊25，是利用封裝領域連結部54，與相鄰接的另一個封裝領域14內的導線部26連結。因而，並未有沿著導線框10之上下方向而產生細長的空間，且導線框10並未有朝上下方向的竹簾狀。藉此，可防止安裝時導線框10產生變形。
又，各封裝領域14內的導線部26，是利用導線連結部52，與相鄰接的另一個封裝領域14內的導線部26連結，各封裝領域14內的晶片銲墊25，是利用晶片銲墊連結部53，與相鄰接的另一個封裝領域14內的晶片銲墊25連結。因而，並未有沿著導線框10之左右方向而產生細長的空間，且導線框10並未有朝左右方向的竹簾狀。藉此，可防止安裝時導線框10產生變形。
如此一來，防止導線框10的變形，藉此在導線框10形成反射樹脂23之際(第7圖(b)(c))，對於導線框10的反射樹脂23的形成位置並未有錯移。因而，對小的封裝領域14搭載大面積的發光二極體元件21，或搭載複數個發光二極體元件21，或者除了發光二極體元件21之外，也很容易搭載靜電破壞元件。
又，藉由本實施形態，各封裝領域14的周圍不必設置縱橫的繫桿，所以各封裝領域14彼此可接近配置，還可增加導線框10周邊之封裝領域14的取得數量(形成高密度安裝面)。
再者，藉由本實施形態，各封裝領域14的角部並不存在著吊掛導線等的連接桿(connecting bar)，所以在半導體裝置20的角部，並未有反射樹脂23自導線框10剝離之虞，更能提高半導體裝置20的可靠性。
導線框之變形例
以下，針對藉由本實施形態之導線框的各種變形例(變形例1-1～變形例1-8)，參照第10圖至第17圖做說明。第10圖至第17圖是分別表示導線框之變形例的部分放大俯視圖(對應第2圖之圖)。在第10圖至第17圖中，在與第1圖至第9圖所示的實施形態相同的部分附上相同的符號，詳細的說明予以省略。
變形例1-1
第10圖是表示藉由本實施形態之一變形例(變形例1-1)的導線框10A。在第10圖所示的導線框10A中，與第1圖至第9圖所示的實施形態不同，並未設置有將晶片銲墊25彼此連結的晶片銲墊連結部53。
亦即，各封裝領域14內的晶片銲墊25，是利用傾斜補強片51，與相鄰於上方的另一個封裝領域14內的導線部26連結，利用封裝領域連結部54，與鄰接於右方的另一個封裝領域14內的導線部26連結，但並未直接與鄰接於上方及下方的另一個封裝領域14內的晶片銲墊25連結。
像這樣不設置晶片銲墊連結部53，就能減輕切割時施加在刀片38的負荷。除此之外的構成，是大致與第1圖至第9圖所示的實施形態相同。
變形例1-2
第11圖是表示藉由本實施形態之一變形例(變形例1-2)的導線框10B。在第11圖所示的導線框10B中，與第1圖至第9圖所示的實施形態不同，並未設置有將導線部26彼此連結的導線連結部52。
亦即，各封裝領域14內的導線部26，是利用傾斜補強片51，與相鄰於下方的另一個封裝領域14內的晶片銲墊25連結，利用封裝領域連結部54，與鄰接於左方的另一個封裝領域14內的晶片銲墊25連結，但並未直接與鄰接於上方及下方的另一個封裝領域14內的導線部26連結。
像這樣不設置導線連結部52，就能減輕切割時施加在刀片38的負荷。除此之外的構成，是大致與第1圖至第9圖所示的實施形態相同。
變形例1-3
第12圖是表示藉由本實施形態之一變形例(變形例1-3)的導線框10C。於第12圖所示的導線框10C中，與第1圖至第9圖所示的實施形態不同，各封裝領域14，具有：一個晶片銲墊25；和位在晶片銲墊25之兩側的一對導線部26a、26b(以下也稱第一導線部26a、第二導線部26b)(3針腳型)。
此情形，各封裝領域14內的晶片銲墊25與鄰接於各封裝領域14之上方的封裝領域14(第一封裝領域)內的第一導線部26a，是利用第一傾斜補強片51a連結。又，各封裝領域14內的晶片銲墊25與鄰接於各封裝領域14之下方的封裝領域14(有關各封裝領域14，位在於第一封裝領域相反側的第二封裝領域)內的第二導線部26b，是利用第二傾斜補強片51b連結。再者，第一傾斜補強片51a及第二傾斜補強片51b，是一同位在切割領域15。
又，各封裝領域14內的晶片銲墊25，是分別利用晶片銲墊連結部53，與鄰接於該上方及下方的封裝領域14(第一封裝領域及第二封裝領域)內的晶片銲墊25連結。再者，各封裝領域14內的第一導線部26a，是分別利用第一導線連結部52a，與鄰接於該上方及下方的封裝領域14(第一封裝領域及第二封裝領域)內的第一導線部26a連結。更又，各封裝領域14內的第二導線部26b，是分別利用第二導線連結部52b，與鄰接於該上方及下方的封裝領域14(第一封裝領域及第二封裝領域)內的第二導線部26b連結。
又，各封裝領域14內的第二導線部26b，是利用封裝領域連結部54，與鄰接於該右方的另一個封裝領域14內的第一導線部26a連結。再者，各封裝領域14內的第一導線部26a，是利用封裝領域連結部54，與鄰接於該左方的另一個封裝領域14內的第二導線部26b連結。
像這樣各封裝領域14具有：晶片銲墊25和一對導線部26a、26b的情形下，防止導線框10C形成竹簾狀，且能防止安裝時產生變形。
變形例1-4
第13圖是表示藉由本實施形態之一變形例(變形例1-4)的導線框10D。在第13圖所示的導線框10D中，與第12圖的變形例1-3不同，並未設置有將晶片銲墊25彼此連結的晶片銲墊連結部53。
亦即，各封裝領域14內的晶片銲墊25，是利用第一傾斜補強片51a，與相鄰於上方的另一個封裝領域14(第一封裝領域)內的第一導線部26a連結，利用第二傾斜補強片51b，與鄰接於下方的另一個封裝領域14(第二封裝領域)內的第二導線部26b連結。另一方面，各封裝領域14內的晶片銲墊25，並未直接與鄰接於該上方及下方的另一個封裝領域14(第一封裝領域及第二封裝領域)內的晶片銲墊25連結。
像這樣不設置晶片銲墊連結部53，就能減輕切割時施加在刀片38的負荷。除此之外的構成，是大致與第12圖所示的變形例1-3相同。
變形例1-5
第14圖是表示藉由本實施形態之一變形例(變形例1-5)的導線框10E。於第14圖所示的導線框10E中，與第12圖所示的變形例1-3不同，連結有第一傾斜補斜片51a及第二傾斜補強片51b的晶片銲墊25和未連結第一傾斜補斜片51a及第二傾斜補強片51b的晶片銲墊25，是隔一個設置在上下方向。
例如，於第14圖中，封裝領域14(14b)的晶片銲墊25，均未連結有第一傾斜補強片51a及第二傾斜補強片51b。對此，鄰接於封裝領域14(14b)之上方的封裝領域14(14a)和鄰接於封裝領域14(14b)之下方的封裝領域14(14c)，分別連結著第一傾斜補強片51a及第二傾斜補強片51b。
像這樣減少第一傾斜補強片51a及第二傾斜補強片51b的數量，就能減輕切割時施加在刀片38的負荷。除此之外的構成，是大致與第12圖所示的變形例1-3相同。
變形例1-6
第15圖是表示藉由本實施形態之一變形例(變形例1-6)的導線框10F。在第15圖所示的導線框10F中，與第1圖至第9圖所示的實施形態不同，並未設置有晶片銲墊連結部53及導線連結部52。
此情形，各封裝領域14內的晶片銲墊25與鄰接於各封裝領域14之上方的封裝領域14內的導線部26，是利用第一傾斜補強片51a連結。又，各封裝領域14內的導線部26與鄰接於各封裝領域14之上方的封裝領域14內的晶片銲墊25，是利用第二傾斜補強片51b連結。再者，第一傾斜補強片51a及第二傾斜補強片51b，是一同位在切割領域15。又，第一傾斜補強片51a及第二傾斜補強片51b，是藉由互相交叉形成X字形。
又，各封裝領域14內的晶片銲墊25與鄰接於各封裝領域14之下方的封裝領域14內的導線部26，是利用第二傾斜補強片51b連結。再者，各封裝領域14內的導線部26與鄰接於各封裝領域14之下方的封裝領域14內的晶片銲墊25，是利用第一傾斜補強片51a連結。
像這樣不設置晶片銲墊連結部53及導線連結部52，就能減輕切割時施加在刀片38的負荷。除此之外的構成，是大致與第1圖至第9圖所示的實施形態相同。
變形例1-7
第16圖是表示藉由本實施形態之一變形例(變形例1-7)的導線框10G。在第16圖所示的導線框10G中，與第15圖的變形例1-6不同，並未設置有封裝領域連結部54。
此情形，各封裝領域14內的晶片銲墊25，是在鄰接於晶片銲墊25側(右側)之斜上方及斜下方的封裝領域14內的導線部26，利用位在切割領域15的一對追加傾斜補強片55a、55b被連結。亦即，各封裝領域14內的晶片銲墊25，是利用追加傾斜補強片55a被連結在鄰接於右斜上方的封裝領域14內的導線部26，利用追加傾斜補強片55b被連結在鄰接於右斜下方的封裝領域14內的導線部26。
又，各封裝領域14內的導線部26，是在鄰接於導線部26側(左側)之斜上方及斜下方的封裝領域14內的晶片銲墊25，利用位在切割領域15的一對追加傾斜補強片55b、55a被連結。亦即，各封裝領域14內的導線部26，是利用追加傾斜補強片55b被連結在鄰接於左斜上方的封裝領域14內的晶片銲墊25，利用追加傾斜補強片55a被連結在鄰接於左斜下方的封裝領域14內的導線部26。除此之外的構成，是大致與第15圖所示的變形例1-6相同。
變形例1-8
第17圖是表示藉由本實施形態之一變形例(變形例1-8)的導線框10H。於第17圖所示的導線框10H中，與第16圖所示的變形例1-7不同，各封裝領域14，具有：一個晶片銲墊25；和位在晶片銲墊25之兩側的一對導線部26a、26b(第一導線部26a、第二導線部26b)。
此情形，各封裝領域14內的晶片銲墊25與鄰接於各封裝領域14之上方的封裝領域14內的第一導線部26a，是利用位在切割領域15的第一傾斜補強片51a連結。又，各封裝領域14內的晶片銲墊25與鄰接於各封裝領域14之下方的封裝領域14內的第一導線部26a，是利用位在切割領域15的第二傾斜補強片51b連結。
又，各封裝領域14內的晶片銲墊25與鄰接於各封裝領域14之上方的封裝領域14內的第二導線部26b，是利用位在切割領域15的第三傾斜補強片51c連結。又，各封裝領域14內的晶片銲墊25與鄰接於各封裝領域14之下方的封裝領域14內的第二導線部26b，是利用位在切割領域15的第四傾斜補強片51d連結。
又，各封裝領域14內的第一導線部26a，是在鄰接於第一導線部26a側(左側)之斜上方及斜下方的封裝領域14內的第二導線部26b，分別利用位在切割領域15的一對追加傾斜補強片55b、55a被連結。又，各封裝領域14內的第一導線部26a與鄰接於各封裝領域14之上方及下方的封裝領域14內的晶片銲墊25，分別利用第二傾斜補強片51b及第一傾斜補強片51a被連結。
各封裝領域14內的第二導線部26b，是在鄰接於第二導線部26b側(右側)之斜上方及斜下方的封裝領域14內的第一導線部26a，分別利用位在切割領域15的一對追加傾斜補強片55a、55b被連結。又，各封裝領域14內的第二導線部26b，是在鄰接於上方及下方的封裝領域14內的晶片銲墊25，分別利用第四傾斜補強片51d及第三傾斜補強片51c被連結。
以上，連有關第10圖至第17圖所示的導線框(變形例1-1～變形例1-8)，也可得到大致與上述之第1圖至第9圖所示的實施形態之效果相同的效果。
半導體裝置之變形例
其次，針對藉由本實施形態之半導體裝置的變形例(變形例A～變形例C)，參照第18圖至第20圖做說明。第18圖至第20圖是分別表示半導體裝置之變形例的剖視圖(對應第4圖之圖)。在第18圖至第20圖中，在與第4圖至第5圖所示的實施形態相同的部分附上相同的符號，詳細的說明予以省略。
變形例A
第18圖是表示藉由本實施形態之一變形例(3針腳型)的半導體裝置20A。於第18圖所示的半導體裝置20A中，導線框10，具有：一個晶片銲墊25；和位在晶片銲墊25之兩側的一對導線部26a、26b(第一導線部26a、第二導線部26b)。
又，發光二極體元件21具有一對端子部21a，該一對端子部21a，是分別經由接合線22而連接在第一導線部26a及第二導線部26b。此情形下，導線框10，例如：可使用第12圖、第13圖、第14圖、或第17圖所示的導線框(導線框10C、10D、10E、10H)。除此之外的構成，是大致與上述之第4圖及第5圖所示的半導體裝置20相同。
變形例B
第19圖是表示藉由本實施形態之一變形例(附透鏡整批模製型)的半導體裝置20B。在第19圖所示的半導體裝置20B中，反射樹脂23是填充在晶片銲墊25和導線部26之間。另一方面，與第4圖及第5圖所示的半導體裝置20不同，並未在導線框10上設置反射樹脂23。
又在第19圖中，發光二極體元件21是利用銲球(導電部)41a、41b取代接合線22而連接在導線框10。亦即，銲球41a、41b之中，一方的銲球41a是連接在晶片銲墊25，另一方的銲球41b是連接在導線部26。再者，在第19圖中，在密封樹脂24的表面，形成有控制來自發光二極體元件21之光的照射方向的圓拱狀透鏡61。
變形例C
第20圖是表示藉由本實施形態之一變形例(附透鏡整批模製型)的半導體裝置20C。在第20圖所示的半導體裝置20C中，不使用反射樹脂23，只利用密封樹脂24而整批密封發光二極體元件21和接合線22。又，在晶片銲墊25和導線部26之間，填充有密封樹脂24。
(第2實施形態)
接著，參照第21圖至第41圖，針對本發明之第2實施形態做說明。第21圖至第41圖是表示本發明之第2實施形態的圖。在第21圖至第41圖中，在與第1實施形態相同的部分附上相同的符號，詳細的說明予以省略。
導線框之構成
首先，根據第21圖至第23圖，針對利用本實施形態的發光二極體元件搭載用導線框的概略做說明。第21圖是利用本實施形態的導線框之整體俯視圖，第22圖是第21圖的D部放大圖，第23圖是第22圖的E-E線剖視圖。
第21圖至第23圖所示的導線框70，是製作搭載發光二極體元件21的半導體裝置80(第24圖及第25圖)之際使用的導線框。此種導線框70，具備：具有矩形狀外形的框體領域13；和多列及多段(矩陣狀)配置在框體領域13內的多數個封裝領域14。
如第22圖所示，複數個封裝領域14，分別包括：搭載著發光二極體元件21的晶片銲墊25；和鄰接於晶片銲墊25的導線部26。又，複數個封裝領域14，是互相介設切割領域15而連接。
在一個封裝領域14內的晶片銲墊25與導線部26之間，形成間隙，且被切割後，晶片銲墊25與導線部26就會互相電性絕緣。再者，各封裝領域14，是分別對應各個半導體裝置80的領域。又，於第22圖中，以假想線(二點鎖線)來表示各封裝領域14。
一方面，切割領域15，是朝著各封裝領域14之間縱橫的延伸。該切割領域15，是如後述般，在製造半導體裝置80的製程中，將導線框70分離成每個封裝領域14之際，成為讓刀片38通過的領域。再者，於第22圖中，以網點來表示切割領域15。
如第22圖所示，各封裝領域14內的導線部26，是分別利用導線連結部52越過切割領域15，而與鄰接於該上方及下方的另一個封裝領域14內的導線部26連結。進而，各封裝領域14內的晶片銲墊25，是分別利用晶片銲墊連結部53越過切割領域15，而與鄰接於該上方及下方的另一個封裝領域14內的晶片銲墊25連結。該些各導線連結部52及各晶片銲墊連結部53，是對Y方向平行配置。
又，各晶片銲墊連結部53及各導線連結部52，是利用位在切割領域15的補強片57連結。此情形下，補強片57是對X方向平行配置，在框體領域13內側的全長，一直線狀的延伸，連結複數個晶片銲墊連結部53及複數個導線連結部52。
進而，各封裝領域14內的晶片銲墊25，是利用封裝領域連結部54，與鄰接於該右方的另一個封裝領域14內的導線部26連結。進而又，各封裝領域14內的導線部26，是利用封裝領域連結部54，與鄰接於該左方的另一個封裝領域14內的晶片銲墊25連結。各封裝領域連結部54，是對X方向平行配置。
再者，位在最外周的封裝領域14內的導線部26及晶片銲墊25，是利用導線連結部52、晶片銲墊連結部53、以及封裝領域連結部54之中的一個或複數個，連結在框體領域13。
再者，在第21圖至第23圖中，導線框本體11及鍍層12的構成，因與第1實施形態的構成相同，所以在此省略說明。
半導體裝置之構成
接著，根據第24圖及第25圖，針對使用第21圖至第23圖所示的導線框所製作成的半導體裝置之第2實施形態做說明。第24圖及第25圖是分別表示半導體裝置(SON型)的剖視圖及俯視圖。
如第24圖及第25圖所示，半導體裝置80，是具備：(單片化)導線框70；載置在導線框70之晶片銲墊25的發光二極體元件21；和電性連接發光二極體元件21與導線框70之導線部26的接合線(導電部)22。
又，如包圍發光二極體元件21地設置具有凹部23a的反射樹脂23。該反射樹脂23是與導線框70一體化。進而，發光二極體元件21和接合線22，是利用透光性的密封樹脂24而密封。該密封樹脂24是填充在反射樹脂23的凹部23a內。
構成此種半導體裝置80的發光二極體元件21、接合線22、反射樹脂23、以及密封樹脂24的構成，因與第1實施形態的構成相同，所以在此省略說明。
發光二極體元件搭載用導線框及半導體裝置之製造方法
接著，針對第21圖至第23圖所示的導線框70及第24圖及第25圖所示的半導體裝置80之製造方法，使用第26圖至第29圖做說明。再者，第26圖至第28圖所示的製造方法，因大致與第6圖至第8圖的製造方法相同，所以在以下中省略部分說明。
首先，準備平板狀的金屬基板31(第26圖(a))。接著，在金屬基板31的表裏全體分別塗佈感光性光阻劑32a、33a，且將此乾燥(第26圖(b))。
接著，對該金屬基板31介設光罩而曝光，且加以顯像，藉此形成具有所要的開口部32b、33b的蝕刻用光阻劑層32、33(第26圖(c))。接著，以蝕刻用光阻劑層32、33作為耐腐蝕膜，以腐蝕液對金屬基板31施行蝕刻(第26圖(d))。
接著，剝離除去蝕刻用光阻劑層32、33，藉此得到導線框本體11(第26圖(e))。又，此時，第22圖所示的補強片57、導線連結部52、晶片銲墊連結部53、以及封裝領域連結部54是利用蝕刻形成。
接著，對導線框本體11的表面及裏面施行電解電鍍，藉此使金屬(銀)析出到導線框本體11上，在導線框本體11的表面及裏面形成鍍層12(第26圖(f))。此情形，因補強片57、導線連結部52、晶片銲墊連結部53及封裝領域連結部54，均為由：本體(導線框本體11)；和形成在本體上的鍍層12製成，故可提高該些補強片57、導線連結部52、晶片銲墊連結部53及封裝領域連結部54的強度。
如此一來，就可得到第21圖至第23圖所示的導線框70(第26圖(f))。
接著，將依此所得到的導線框70(第27圖(a))，安裝在射出成型機或轉印成型機(圖未表示)的模具35內(第27圖(b))。然後，對模具35內流入熱可塑性樹脂，使其硬化，藉此在導線框70的鍍層12上形成反射樹脂23(第27圖(c))。
接著，將形成有反射樹脂23的導線框70從模具35內取出，藉此得到附有樹脂之導線框(第27圖(d))。在本實施形態中，像這樣地也提供具備：導線框10；和配置在導線框10的各封裝領域14的周緣上的反射樹脂23的附有樹脂之導線框90。
其次，在附有樹脂之導線框90的各反射樹脂23內，在導線框70的晶片銲墊25上搭載發光二極體元件21(第28圖(a))。
其次，將發光二極體元件21的端子部21a和導線部26表面，利用接合線22互相地電性連接(第28圖(b))。
然後，在反射樹脂部23的凹部23a內填充密封樹脂24，利用密封樹脂24來密封發光二極體元件21和接合線22(第28圖(c))。
其次，切斷對應於反射樹脂23及導線框70之中的切割領域15的部分，藉此將反射樹脂23及導線框70分離成每個發光二極體元件21(第28圖(d))。此時，先將導線框70載置在切割膠帶37上而予固定。然後例如利用由鑽石磨石等所製成的刀片38，分別來切斷位在各發光二極體元件21間的反射樹脂23、以及導線框70的補強片57、導線連結部52、晶片銲墊連結部53以及封裝領域連結部54。
此時，如第29圖(a)所示，利用對應於切割領域15之寬度的相對性較厚的刀片38，來切斷導線框70亦可。亦即，將刀片38沿著導線框70的補強片57移動，整理切斷補強片57、位置在補強片57周圍的各導線連結部52、以及晶片銲墊連結部53。此時，能夠以一次的切斷作業，效率良好的將彼此相鄰接的封裝領域14予以分離。
或者，如第29圖(b)所示，使用比切割領域15之寬度還狹小的相對性較薄的刀片38，藉由二次的切斷作業來切斷導線框70亦可。亦即，將刀片38對導線框70的補強片57平行移動，不直接切斷補強片57，來切斷位置在補強片57周圍的各導線連結部52、以及晶片銲墊連結部53。此時，可加快一次切斷作業期時之刀片38的進刀速度，還可增長刀片38的壽命。
如此一來，就可得到第24圖及第25圖所示的半導體裝置80(第28圖(e))。
如以上說明藉由本實施形態，晶片銲墊連結部53及導線連結部52，是利用位在切割領域15的補強片57連結。又，各封裝領域14內的晶片銲墊25，是利用封裝領域連結部54，與相鄰接的另一個封裝領域14內的導線部26連結。因而，並未有沿著導線框70之上下方向而產生細長的空間，且導線框70並未有朝上下方向的竹簾狀。藉此，可防止安裝時導線框70產生變形。
又，各封裝領域14內的導線部26，是利用導線連結部52，與相鄰接的另一個封裝領域14內的導線部26連結，且各封裝領域14內的晶片銲墊25，是利用晶片銲墊連結部53，與相鄰接的另一個封裝領域14內的晶片銲墊25連結。因而，並未有沿著導線框70之左右方向而產生細長的空間，且導線框70並未有朝左右方向的竹簾狀。藉此，可防止安裝時導線框70產生變形。
如此一來，防止導線框70的變形，藉此在導線框70形成反射樹脂23之際(第27圖(b)(c))，對於導線框70的反射樹脂23的形成位置並未有錯移。因而，對小的封裝領域14搭載大面積的發光二極體元件21，或搭載複數個發光二極體元件21，或者除了發光二極體元件21之外，搭載靜電破壞元件也很容易。
又，藉由本實施形態，各封裝領域14的周圍不必設置縱橫的繫桿，所以各封裝領域14彼此可接近配置，還可增加導線框70周邊之封裝領域14的取得數量(形成高密度安裝面)。
再者，藉由本實施形態，各封裝領域14的角部並不存在著吊掛導線等的連接桿，所以在半導體裝置80的角部，並未有反射樹脂23自導線框70剝離之虞，更能提高半導體裝置80的可靠性。
導線框之變形例
以下，針對藉由本實施形態之導線框的各種變形例(變形例2-1～變形例2-6)，參照第30圖至第35圖做說明。第30圖至第35圖是分別表示導線框之變形例的部分放大俯視圖(對應第2圖之圖)。在第30圖至第35圖中，在與第21圖至第29圖所示的實施形態相同的部分附上相同的符號，詳細的說明予以省略。
變形例2-1
第30圖是表示藉由本實施形態之一變形例(變形例2-1)的導線框70A。於第30圖所示的導線框70A中，與第21圖至第29圖所示的實施形態不同，各封裝領域14，具有：一個晶片銲墊25；和位在晶片銲墊25之兩側的一對導線部26a、26b(以下也稱第一導線部26a、第二導線部26b)(3針腳型)。
此情形下，各封裝領域14內的第一導線部26a與鄰接於各封裝領域14之上方及下方的封裝領域14內的第一導線部26a，是分別利用第一導線連結部52a越過切割領域15連結。又，各封裝領域14內的第二導線部26b與鄰接於各封裝領域14之上方及下方的封裝領域14內的第二導線部26b，是分別利用第二導線連結部52b越過切割領域15連結。
進而，各封裝領域14內的晶片銲墊25，是分別利用晶片銲墊連結部53越過切割領域15，而與鄰接於該上方及下方的封裝領域14內的晶片銲墊25連結。進而，各晶片銲墊連結部53、第一導線連結部52a、及第二導線連結部52b，是利用位在切割領域15的補強片57連結。此情形下，補強片57是在框體領域13內側的全長，一直線狀的延伸，連結複數個晶片銲墊連結部53、複數個第一導線連結部52a、及複數個第二導線連結部52b。
又，各封裝領域14內的第二導線部26b，是利用封裝領域連結部54，與鄰接於該右方的另一個封裝領域14內的第一導線部26a連結。再者，各封裝領域14內的第一導線部26a，是利用封裝領域連結部54，與鄰接於該左方的另一個封裝領域14內的第二導線部26b連結。
像這樣各封裝領域14具有：晶片銲墊25和一對導線部26a、26b的情形下，藉由設有補強片57，就不會沿著導線框70A的上下方向產生細長的空間，防止導線框70A形成竹簾狀，且能防止安裝時導線框70A產生變形。
變形例2-2
第31圖是表示藉由本實施形態之一變形例(變形例2-2)的導線框70B。在第31圖所示的導線框70B中，與第21圖至第29圖所示的實施形態不同，朝橫向延伸的複數個切割領域15之中，設有補強片57的切割領域15和未設有補強片57的切割領域15，是上下方向交互配置。
亦即，第31圖中，由封裝領域14(14b)觀看，鄰接於上方的封裝領域14(14a)為第一封裝領域14a，由封裝領域14(14b)觀看，鄰接於下方的封裝領域14(14c)為第二封裝領域14c。
此情形下，分別連結封裝領域14b內的晶片銲墊25及導線部26和第一封裝領域14a內的晶片銲墊25及導線部26的晶片銲墊連結部53及導線連結部52，是利用位在切割領域15的補強片57連結。另一方面，分別連結封裝領域14b內的晶片銲墊25及導線部26和第二封裝領域14c內的晶片銲墊25及導線部26的晶片銲墊連結部53及導線連結部52，並未利用補強片57連結。
像這樣藉由減少補強片57的數量，就能減輕切割時施加在刀片38的負荷。除此之外的構成，是大致與第21圖至第29圖所示的實施形態相同。
再者，朝橫方向延伸的複數個切割領域15之中，未設有補強片57的切割領域15的寬度(Wa)，較設有補強片57的切割領域15的寬度(Wb)稍窄為佳(Wa<Wb)。此情形下，可增加一個導線框70周邊的封裝領域14的取得數量。又，使用相對性薄的刀片38來切斷切割領域15的情形(第29圖(b))，因未設有補強片57的切割領域15可在一次切斷作業切斷，所以可減少切斷作業的次數。
變形例2-3
第32圖是表示藉由本實施形態之一變形例(變形例2-3)的導線框70C。第32圖所示的導線框70C，是組合第30圖所示的變形例2-1和第31圖所示的變形例2-2的導線框。
於第32圖中，各封裝領域14，是具有：一個晶片銲墊25；和位在晶片銲墊25之兩側的一對導線部26a、26b(以下也稱第一導線部26a、第二導線部26b)(3針腳型)。
又，在第32圖中，朝橫向延伸的複數個切割領域15之中，設有補強片57的切割領域15和未設有補強片57的切割領域15，是上下方向交互存在。
亦即，在第32圖中，分別連結一個封裝領域14(14b)內的晶片銲墊25及導線部26a、26b和鄰接於該封裝領域14(14b)之上方的第一封裝領域14(14a)內的晶片銲墊25及導線部26a、26b的晶片銲墊連結部53、第一導線連結部52a、以及第二導線連結部52b，是利用位在切割領域15的補強片57連結。
另一方面，分別連結一個封裝領域14(14b)內的晶片銲墊25及導線部26a、26b和鄰接於該封裝領域14(14b)之下方的第二封裝領域14(14c)內的晶片銲墊25及導線部26a、26b的晶片銲墊連結部53、第一導線連結部52a、以及第二導線連結部52b，並未利用補強片57連結。
除此之外的構成，是大致與第30圖所示的變形例2-1及第31圖所示的變形例2-2相同。
變形例2-4
第33圖是表示藉由本實施形態之一變形例(變形例2-4)的導線框70D。於第33圖所示的導線框70D中，與第21圖至第29圖所示的實施形態不同，補強片57，是只朝向分別連結各封裝領域14內的晶片銲墊25及導線部26的晶片銲墊連結部53及導線連結部52間延伸，而連結該些晶片銲墊連結部53及導線部連結部52。
亦即，一個封裝領域14內的晶片銲墊25及導線部26與鄰接於該封裝領域14之上方(或下方)的另一個封裝領域14內的晶片銲墊25及導線部26，是分別利用導線連結部52及晶片銲墊連結部53連結。此情形下，補強片57，是只朝向該些導線連結部52晶片銲墊連結部53之間延伸，而連結導線連結部52及晶片銲墊連結部53。另一方面，補強片57，並未分別朝向導線連結部52的左方和晶片銲墊連結部53的右方延伸。
像這樣藉由減少切割領域15的補強片57之全體的長度，就能減輕切割時施加在刀片38的負荷。除此之外的構成，是大致與第21圖至第29圖所示的實施形態相同。
變形例2-5
第34圖是表示藉由本實施形態之一變形例(變形例2-5)的導線框70E。第34圖所示的導線框70E，是組合第30圖所示的變形例2-1和第33圖所示的變形例2-4的導線框。
於第34圖中，各封裝領域14，是具有：一個晶片銲墊25；和位在晶片銲墊25之兩側的一對導線部26a、26b(以下也稱第一導線部26a、第二導線部26b)(3針腳型)。
又，於第34圖中，補強片57，是只朝向分別連結在各封裝領域14內的晶片銲墊25及導線部26a及26b的第一導線連結部52a、晶片銲墊連結部53、以及第二導線連結部52b之間延伸，而連結該些第一導線連結部52a、晶片銲墊連結部53、以及第二導線連結部52b。
像這樣藉由減少切割領域15的補強片57之全體的長度，就能減輕切割時施加在刀片38的負荷。除此之外的構成，是大致與第30圖所示的變形例2-1及第33圖所示的變形例2-4相同。
變形例2-6
第35圖是表示藉由本實施形態之一變形例(變形例2-6)的導線框70F。於第35圖所示的導線框70F中，各封裝領域14，是具有：一個晶片銲墊25；和位在晶片銲墊25之兩側的一對導線部26a、26b(第一導線部26a、第二導線部26b)(3針腳型)。
又，各封裝領域14內的晶片銲墊25及第一導線部26a、及第二導線部26b，是分別利用晶片銲墊連結部53、第一導線連結部52a、以及第二導線連結部52b，與鄰接於上下的另一個封裝領域14內的晶片銲墊25、第一導線部26a、以及第二導線部26b連結。
如第35圖所示，只連結晶片銲墊連結部53及第一導線連結部52a的補強片57和只連結晶片銲墊連結部53、第二導線連結部52b的補強片57，是隔一個設置在上下方向。
亦即，在第35圖中，由封裝領域14(14b)觀看，鄰接於上方的封裝領域14(14a)為第一封裝領域14a，由封裝領域14(14b)觀看，鄰接於下方的封裝領域14(14c)為第二封裝領域14c。
此情形下，在封裝領域14b和第一封裝領域14a之間的切割領域15中，補強片57，是只朝向晶片銲墊連結部53及第一導線連結部52a之間延伸，而只連結晶片銲墊連結部53及第一導線連結部52a。
另一方面，在封裝領域14b和第二封裝領域14c之間的切割領域15中，補強片57，是只朝向晶片銲墊連結部53及第二導線連結部52b之間延伸，而只連結晶片銲墊連結部53及第二導線連結部52b。
像這樣藉由減少補強片57的數量，就能減輕切割時施加在刀片38的負荷。除此之外的構成，是大致與第34圖所示的變形例2-5相同。
適用本實施形態之補強片的導線框之其他例，可舉例顯示：如第36圖所示的導線框70G(變形例2-7)，在各封裝領域14內具有兩個晶片銲墊25a、25b(以下也稱第一晶片銲墊部25a、第二晶片銲墊部25b)；和鄰接而位在晶片銲墊25a、25b之兩側的一對導線部26a、26b(以下也稱第一導線部26a、第二導線部26b)的4針腳型的形態，或是如第38圖所示的導線框70H(變形例2-8)，在各封裝領域14內具有一個晶片銲墊25；鄰接而位在晶片銲墊25之一方側的一對導線部26a、26b(以下也稱第一導線部26a、第二導線部26b)；和鄰接而位在晶片銲墊25之另一方側的一個導線部26c的4針腳型的形態。
該些例示共通的課題，是具有：由於各封裝領域14的晶片銲墊25(25a、25b)和導線部26(26a、26b、26c)是直線狀配置成一列，因此晶片銲墊25和導線部26以不會短路的方式來配置連結各封裝領域14間的導線連結部52及晶片銲墊連結部53的話，各晶片銲墊25和各導線部26之間的間隙會連繫，且會產生平行於導線框70之一邊的複數個細長的空間，構造上易產生變形的問題。該些課題是如已述般，可藉由本實施形態的補強片57有效的解決。再者，在以下所示的變形例2-7～2-10(第36圖至第41圖)中，在與第21圖至第29圖所示的實施形態相同的部分亦附上相同的符號，詳細的說明予以省略。
變形例2-7
第36圖是表示藉由本實施形態之一變形例2-7的導線框70G。於第36圖所示的導線框70G中，與第21圖至第29圖所示的實施形態不同，各封裝領域14，具有：兩個晶片銲墊25a、25b(以下也稱第一晶片銲墊25a、第二晶片銲墊25b)；和鄰接而位在晶片銲墊25a、25b之兩側的一對導線部26a、26b(以下也稱第一導線部26a、第二導線部26b)(4pin型)。使用此種導線框70G的話，就可實現在一個封裝收納兩個發光二極體元件21的半導體裝置80(第37圖)。
在該變形例2-7，各封裝領域14內的第一導線部26a與鄰接於各封裝領域14之上方及下方的封裝領域14內的第一導線部26a，是分別利用第一導線連結部52a越過切割領域15連結。又，各封裝領域14內的第二導線部26b與鄰接於各封裝領域14之上方及下方的封裝領域14內的第二導線部26b，是分別利用第二導線連結部52b越過切割領域15連結。
再者，各封裝領域14內的第一晶片銲墊25a和第二晶片銲墊25b，是分別利用第一晶片銲墊連結部53a、第二晶片銲墊連結部53b越過切割領域15，而與鄰接於該上方及下方的封裝領域14內之對應的晶片銲墊25a、25b連結。進而，第一晶片銲墊連結部53a、第二晶片銲墊連結部53b、第一導線連結部52a、及第二導線連結部52b，是利用位在切割領域15的補強片57連結。此情形下，補強片57是在框體領域13內側的全長，一直線狀的延伸，連結複數個第一晶片銲墊連結部53a、複數個第二晶片銲墊連結部53b、複數個第一導線連結部52a、及複數個第二導線連結部52b。
再者，在第36圖所示的導線框70G中，朝橫方向延伸的複數個切割領域15之中，設有補強片57的切割領域15和未設有補強片57的切割領域，是上下方向交互配置。
像這樣各封裝領域14具有：兩個晶片銲墊25a、225b和一對導線部26a、26b的情形下，藉由補強片57，就不會沿著導線框70G的上下方向產生細長的空間，防止導線框70G形成竹簾狀，且能防止安裝時導線框70G產生變形。又，複數個切割領域15之中，由於只有部分的切割領域15具有補強片57，因此可減輕切割器(dicer)之齒輪的磨耗。
變形例2-8
第38圖是表示藉由本實施形態之一變形例(變形例2-8)的導線框70H。於第38圖所示的導線框70H中，各封裝領域14，是具有：晶片銲墊25；和位在晶片銲墊25之兩側的一對導線配置領域16L、導線配置領域16R。在導線配置領域16L配置導線部26a，在導線配置領域16R沿著晶片銲墊25配置一列兩個導線部26c和26d(以下導線部26a、26c、26d也分別稱為第一導線部26a、第二導線部26c、第三導線部26d)。使用此種導線框70H的話，就可實現在一個封裝收納三個發光二極體元件21的半導體裝置80(第39圖)。
變形例2-1(第30圖)或變形例2-3(第32圖)，是在具有第二導線部26c、第三導線部26d的點有所不同，但在第38圖所示的導線框70H中，設置連結第二導線部26c和第三導線部26d的部分導線連結部55，且介設著位在切割領域15的第二導線連結部52c而與第二導線部26c和第三導線部26d連結。再者，第二導線連結部52c，是在切割領域15內，跨越框體領域13之內側的全長朝縱方向延伸。
在導線框10H的各封裝領域14間，各封裝領域14內的第一導線部26a與鄰接於各封裝領域14之上方及下方的封裝領域14內的第一導線部26a，是分別利用第一導線連結部52a越過切割領域15連結。又，各封裝領域14內的第二導線部26c及第三導線部26d，是分別介設著部分導線連結部55而利用第二導線連結部52c越過切割領域15，與鄰接在各封裝領域14的上方及下方的封裝領域14內的第二導線部26c及第三導線部26d連結。如在該變形例所示，第二導線部26c及第三導線部26d，可利用部分導線連結部55成為一體的導線而安裝的情形下，成為一體而處理的第二導線部26c及第三導線部26d(就是導線配置領域16R)、晶片銲墊25、第一導線部26a為在一直線上配置成一列的話，使用本發明的補強片57就能防止導線框產生變形。
再者，在第38圖所示的導線框70H中，朝橫方向延伸的複數個切割領域15之中，設有補強片57的切割領域15和未設有補強片57的切割領域，是上下方向交互配置。
變形例2-9
第40圖是表示藉由本實施形態之一變形例(變形例2-9)的導線框70I。在第40圖所示的導線框70I中，與第31圖所示的變形例2-2不同，朝橫方向延伸的複數個切割領域15之中，設有補強片57的切割領域15，是上下方向隔著既定數量周期性配置。於第40圖中，設有補強片57的切割領域15，是隔兩個設置，但不限於此，例如：可以隔著三個或四個等的間隔設置。
像這樣藉由減少補強片57的數量，就能減輕切割時施加在刀片38的負荷。除此之外的構成，是大致與第31圖所示的變形例2相同。
變形例2-10
第41圖是表示藉由本實施形態之一變形例(變形例2-10)的導線框70J。在第41圖所示的導線框70J中，與第40圖所示的變形例2-9不同，朝橫方向延伸的複數個切割領域15之中，設有補強片57的切割領域15，並不是周期性配置，是不規則的配置在上下方向。
在此情形下藉由減少補強片57的數量，也能減輕切割時施加在刀片38的負荷。除此之外的構成，是大致與第31圖所示的變形例2-2相同。
以上，連有關第30圖至第41圖所示的導線框(變形例2-1～變形例2-10)，也可得到大致與上述之第21圖至第29圖所示的實施形態之效果相同的效果。
再者，使用第21圖至第23圖、第31圖、第33圖、第40圖、第41圖所示的導線框70、70B、70D、70I、70J製作的半導體裝置，並不限於第24圖及第25圖所示的導線框，也可為第19圖(變形例B)或第20圖(變形例C)所示的半導體裝置。又，使用第30圖、第32圖、第34圖、第35圖所示的導線框70A、70C、70E、70F製作的半導體裝置，也可為第18圖(變形例A)所示的半導體裝置。
(第3實施形態)
接著，參照第42圖至第44圖，針對本發明之第3實施形態做說明。第42圖至第44圖是表示本發明之第3實施形態的圖。第42圖至第44圖所示的第3實施形態，主要是使用二極體等的半導體元件45取代發光二極體元件21的這點有所不同，其他構成大致與上述之第1實施形態及第2實施形態相同。在第42圖至第44圖中，在與第1實施形態及第2實施形態相同的部分附上相同的符號，詳細的說明予以省略。
導線框之構成
第42圖是表示藉由本實施形態之導線框60的剖視圖。本實施形態的導線框60，是作為搭載二極體等的半導體元件45(參照第42圖)取代發光二極體元件21的導線框，鍍層12只形成在導線部26的一部分(連接著接合線22的部分)。除此之外的構成，是與第1圖至第3圖所示的導線框10或第21圖至第23圖所示的導線框70相同。
再者，在本實施形態中，導線框60的平面形狀，並不限於第1圖至第3圖所示的導線框10的形狀或是第21圖至第23圖所示的導線框70的形狀，也可以是由第10圖至第17圖所示的導線框的形狀或是第30圖至第41圖所示的導線框的形狀所成。
半導體裝置之構成
第43圖是表示本實施形態的半導體裝置65。半導體裝置65，是使用第42圖所示的導線框60製成的導線框(單片化)，具備：導線框60；和載置在導線框60的晶片銲墊25的半導體元件45。半導體元件45，是例如：也可以由二極體等的離散半導體元件所成。又半導體元件45的端子部45a和設在導線部26上的鍍層12，是利用接合線22而電性連接。進而，半導體元件45和接合線22，是利用密封樹脂24密封。
再者，密封樹脂24可選擇由：環氧樹脂或矽樹脂所成的樹脂，但與第1實施形態及第2實施形態不同，不一定是透明，也可以是由黑色等不透明的樹脂所成。
半導體裝置之製造方法
接著，針對第43圖所示的半導體裝置65之製造方法，使用第44圖(a)-(f)做說明。第44圖(a)-(f)是表示藉由本實施形態的半導體裝置之製造方法的圖。
首先，大致與上述的製程(第6圖(a)-(f))及第26圖(a)-(f))相同，來製作導線框60(第44圖(a))。再者，此時，在形成鍍層12的製程(第6圖(f)及第26圖(f))中，鍍層12並不是形成在導線框11的全面，而是只形成在導線部26的一部分。
其次，在導線框60的晶片銲墊25上搭載半導體元件45。此情形下，使用銲錫或晶粒接合膏，而將半導體元件45載置在晶片銲墊25上加以固定(第44圖(b))。
其次，將半導體元件45的端子部45a和導線部26上的鍍層12，利用接合線22互相地電性連接(第44圖(c))。
然後，利用密封樹脂24，一併密封半導體元件45和接合線22(第44圖(d))。再者，此時，在導線框60的裏面，貼上背光膠帶(圖未表示)，藉此可以防止密封樹脂24反回到第一外導線部27及/或第二外導線部28的裏面。
其次，切斷對應於密封樹脂24及導線框60之中的切割領域15的部分，藉此將密封樹脂24及導線框60分離成一個個半導體元件45(第44圖(e))。此時，先將導線框60載置在切割膠帶37上而予固定，然後例如利用由鑽石磨石等所製成的刀片38，來切斷各半導體元件45間的密封樹脂24、以及導線框60的傾斜補強片51(或補強片57)、導線連結部52、晶片銲墊連結部53以及封裝領域連結部54。再者，利用刀片38來切斷導線框60之際，也可使用上述之第9圖(a)、(b)或第29圖(a)、(b)所示的方法。
如此一來，就可得到第43圖所示的半導體裝置65(第44圖(e))。
像這樣在本實施形態中，是載置二極體等的半導體元件45取代發光二極體元件21，並未在導線框60上設置反射樹脂23。此情形下，在製造半導體裝置65的製程中(第44圖(a)-(f))，在其中途，導線框60並未因反射樹脂23而受到補強，因此產生了被封密樹脂24密封前的期間，須要防止導線框60(第44圖(e))變形。具體而言，搭載半導體元件45之際，導線框60具有介設其端面利用軌道被搬送的情形，此時必須不讓導線框60變形。又，在利用共晶接合來接合半導體元件45的情形下，由於導線框60被加熱(例如：以400℃加熱十分鐘等)，因此必須防止導線框60的強度因加熱而下降。再者，在線接合(wire bonding)之際，由於也受到熱及衝擊，因此也必須防止導線框60的強度因熱而下降。因而，與設置反射樹脂23的情形相比，更進一步要求提高導線框60的強度。
對此藉由本實施形態，各封裝領域14內的晶片銲墊25與相鄰接的另一個封裝領域14內的導線部26，是利用位在切割領域15的傾斜補強片51連結。或者，晶片銲墊連結部53及導線連結部52，是利用位在切割領域15的補強片57連結。藉此，並未有沿著導線框60之上下方向而產生細長的空間，且導線框60並未有朝上下方向的竹簾狀。藉此，可防止安裝時導線框60產生變形。
除此之外，在本實施形態中，可得到與上述之第1實施形態及第2實施形態相同的作用效果。
10、10A、10B、10C、10D、10E、10F、10G、10H、70、70A、70B、70C、70D、70E、70F、70G、70H、70I、70J．．．導線框
11．．．導線框本體
12．．．鍍層
13．．．框體領域
14、14a、14b、14c．．．封裝領域
15．．．切割領域
16L、16R．．．導線配置領域
18．．．溝槽
20、20A、20B、20C、65、80．．．半導體裝置
21．．．發光二極體元件
21a．．．端子部
22．．．接合線(導電部)
23．．．反射樹脂
23a．．．凹部
24．．．密封樹脂
25．．．晶片銲墊
26、26a、26b、26c、26d．．．導線部(第一導線部26a、第二導線部26b、26c、第三導線部26d)
27．．．第一外導線部
28．．．第二外導線部
31．．．金屬基板
32a、33a．．．感光性光阻劑
32b、33b．．．開口部
35．．．模具
35a．．．空間
37．．．切割膠帶
38．．．刀片
41a、41b．．．銲球(導電部)
45．．．半導體元件
51．．．傾斜補強片
51a．．．第一傾斜補強片
51b．．．第二傾斜補強片
51c．．．第三傾斜補強片
51d．．．第四傾斜補強片
52．．．導線連結部
52a．．．第一導線連結部
52b、52c．．．第二導線連結部
53．．．晶片銲墊連結部
54．．．封裝領域連結部
55a、55b．．．追加傾斜補強片
57．．．補強片
61．．．透鏡
90．．．附樹脂導線框
第1圖是表示藉由本發明之第1實施形態的導線框的全體俯視圖。
第2圖是表示藉由本發明之第1實施形態的導線框的部分放大俯視圖(第1圖之A部放大圖)。
第3圖是表示藉由本發明之第1實施形態的導線框的剖視圖(第2圖之B-B線剖視圖)。
第4圖是表示利用藉由本發明之第1實施形態的導線框製作的半導體裝置的剖視圖(第5圖之C-C線剖視圖)。
第5圖是表示利用藉由本發明之第1實施形態的導線框製作的半導體裝置的俯視圖。
第6圖是表示藉由本發明之第1實施形態的導線框之製造方法的圖。
第7圖是表示使用藉由本發明之第1實施形態的導線框來製造半導體裝置之方法的圖。
第8圖是表示使用藉由本發明之第1實施形態的導線框來製造半導體裝置之方法的圖。
第9圖是表示製造半導體裝置之方法中的切割製程之圖。
第10圖是表示藉由本發明之第1實施形態的導線框之變形例(變形例1-1)的部分放大俯視圖。
第11圖是表示藉由本發明之第1實施形態的導線框之變形例(變形例1-2)的部分放大俯視圖。
第12圖是表示藉由本發明之第1實施形態的導線框之變形例(變形例1-3)的部分放大俯視圖。
第13圖是表示藉由本發明之第1實施形態的導線框之變形例(變形例1-4)的部分放大俯視圖。
第14圖是表示藉由本發明之第1實施形態的導線框之變形例(變形例1-5)的部分放大俯視圖。
第15圖是表示藉由本發明之第1實施形態的導線框之變形例(變形例1-6)的部分放大俯視圖。
第16圖是表示藉由本發明之第1實施形態的導線框之變形例(變形例1-7)的部分放大俯視圖。
第17圖是表示藉由本發明之第1實施形態的導線框之變形例(變形例1-8)的部分放大俯視圖。
第18圖是表示半導體裝置之變形例(變形例A)的剖視圖。
第19圖是表示半導體裝置之變形例(變形例B)的剖視圖。
第20圖是表示半導體裝置之變形例(變形例C)的剖視圖。
第21圖是表示藉由本發明之第2實施形態的導線框的全體俯視圖。
第22圖是表示藉由本發明之第2實施形態的導線框的部分放大俯視圖(第21圖之D部放大圖)。
第23圖是表示藉由本發明之第2實施形態的導線框的剖視圖(第22圖之E-E線剖視圖)。
第24圖是表示利用藉由本發明之第2實施形態的導線框製作的半導體裝置的剖視圖(第25圖之F-F線剖視圖)。
第25圖是表示利用藉由本發明之第2實施形態的導線框製作的半導體裝置的俯視圖。
第26圖是表示藉由本發明之第2實施形態的導線框之製造方法的圖。
第27圖是表示使用藉由本發明之第2實施形態的導線框來製造半導體裝置之方法的圖。
第28圖是表示使用藉由本發明之第2實施形態的導線框來製造半導體裝置之方法的圖。
第29圖是表示製造半導體裝置之方法中的切割製程之圖。
第30圖是表示藉由本發明之第2實施形態的導線框之變形例(變形例2-1)的部分放大俯視圖。
第31圖是表示藉由本發明之第2實施形態的導線框之變形例(變形例2-2)的部分放大俯視圖。
第32圖是表示藉由本發明之第2實施形態的導線框之變形例(變形例2-3)的部分放大俯視圖。
第33圖是表示藉由本發明之第2實施形態的導線框之變形例(變形例2-4)的部分放大俯視圖。
第34圖是表示藉由本發明之第2實施形態的導線框之變形例(變形例2-5)的部分放大俯視圖。
第35圖是表示藉由本發明之第2實施形態的導線框之變形例(變形例2-6)的部分放大俯視圖。
第36圖是表示藉由本發明之第2實施形態的導線框之變形例(變形例2-7)的部分放大俯視圖。
第37圖是表示使用藉由變形例2-7(第36圖)的導線框製作的半導體裝置的概略俯視圖。
第38圖是表示藉由本發明之第2實施形態的導線框之變形例(變形例2-8)的部分放大俯視圖。
第39圖是表示使用藉由變形例2-8(第38圖)的導線框製作的半導體裝置的概略俯視圖。
第40圖是表示藉由本發明之第2實施形態的導線框之變形例(變形例2-9)的部分放大俯視圖。
第41圖是表示藉由本發明之第2實施形態的導線框之變形例(變形例2-10)的部分放大俯視圖。
第42圖是表示藉由本發明之第3實施形態的導線框的剖視圖。
第43圖是表示利用藉由本發明之第3實施形態的導線框製作的半導體裝置的剖視圖。
第44圖是表示使用藉由本發明之第3實施形態的導線框來製造半導體裝置之方法的剖視圖。
10．．．導線框
13．．．框體領域
14．．．封裝領域
15．．．切割領域
25．．．晶片銲墊
26．．．導線部
51．．．傾斜補強片
52．．．導線連結部
53．．．晶片銲墊連結部

Claims (38)

  1. 一種發光二極體元件搭載用導線框，其特徵為：具備：框體領域；和包含多列及多段被配置在框體領域內，各別搭載著發光二極體元件的晶片銲墊與鄰接在晶片銲墊的導線部，並且互相介設切割領域而連接的多數個封裝領域；一個封裝領域內的晶片銲墊與相鄰接的另一個封裝領域內的導線部，是利用位在切割領域的傾斜補強片連結。
  2. 如申請專利範圍第1項所記載之導線框，其中，前記一個封裝領域內的導線部，是藉由前記相鄰接的另一個封裝領域內的導線部和導線連結部被連結。
  3. 如申請專利範圍第1項所記載之導線框，其中，前記一個封裝領域內的導線部，是藉由前記相鄰接的另一個封裝領域內的晶片銲墊和晶片銲墊連結部被連結。
  4. 如申請專利範圍第1項所記載之導線框，其中，前記一個封裝領域內的晶片銲墊與鄰接在前記一個封裝領域的第一封裝領域內的導線部，是利用位在切割領域的第一傾斜補強片被連結，且前記一個封裝領域內的晶片銲墊與鄰接在前記一個封裝領域，並且與前記一個封裝領域相關而位在與第一封裝領域相反側的第二封裝領域內的導線部，是利用位在切割領域的第二傾斜補強片被連結。
  5. 如申請專利範圍第1項所記載之導線框，其中，前記一個封裝領域內的晶片銲墊與前記相鄰接的另一個封裝領域內的導線部，是利用位在切割領域的第一傾斜補強片被連結，且前記一個封裝領域內的導線部與前記相鄰接的另一個封裝領域內的晶片銲墊，是利用位在切割領域的第二傾斜補強片被連結。
  6. 如申請專利範圍第1項所記載之導線框，其中，前記一個封裝領域內的晶片銲墊，是在鄰接於晶片銲墊側的斜上方及斜下方的封裝領域內的導線部，利用位在切割領域的一對追加傾斜補強片被連結。
  7. 如申請專利範圍第1項所記載之導線框，其中，前記一個封裝領域內的導線部，是在鄰接於導線部側的斜上方及斜下方的封裝領域內的導線部，利用位在切割領域的一對追加傾斜補強片被連結。
  8. 一種發光二極體元件搭載用導線框，其特徵為：具備：框體領域；和包含多列及多段被配置在框體領域內，各別搭載著發光二極體元件的晶片銲墊與鄰接在晶片銲墊的導線部，並且互相介設切割領域而連接的多數個封裝領域；至少一個封裝領域內的導線部，是利用導線連結部，與相鄰接的另一個封裝領域內的導線部連結，一個封裝領域內的導線部與相鄰接的另一個封裝領域內的晶片銲墊，是利用位在切割領域的傾斜補強片被連結。
  9. 如申請專利範圍第1項所記載之導線框，其中，傾斜補強片，是由：本體；和形成在本體上的鍍層所形成。
  10. 一種附有樹脂之導線框，其特徵為：具備：申請專利範圍第1項所記載的導線框；和配置在導線框之各封裝領域周緣上的反射樹脂。
  11. 一種半導體裝置之製造方法，其特徵為：具備：準備申請專利範圍第10項所記載的附有樹脂之導線框的製程；在附有樹脂之導線框的各反射樹脂內，在各晶片銲墊上搭載發光二極體元件的製程；利用導電部來連接發光二極體元件與各導線部的製程；在附有樹脂之導線框的各反射樹脂內填充密封樹脂的製程；和切斷反射樹脂及導線框，藉此將反射樹脂及導線框分離成每一個發光二極體元件的製程。
  12. 一種半導體元件搭載用導線框，其特徵為：具備：框體領域；和包含多列及多段被配置在框體領域內，各別搭載著半導體元件的晶片銲墊與鄰接在晶片銲墊的導線部，並且互相隔介切割領域而連接的多數個封裝領域；一個封裝領域內的晶片銲墊與相鄰接的另一個封裝領域內的導線部，是利用位在切割領域的傾斜補強片連結。
  13. 如申請專利範圍第12項所記載之導線框，其中，前記一個封裝領域內的導線部，是藉由前記相鄰接的另一個封裝領域內的導線部和導線連結部被連結。
  14. 如申請專利範圍第12項所記載之導線框，其中，前記一個封裝領域內的導線部，是藉由前記相鄰接的另一個封裝領域內的晶片銲墊和晶片銲墊連結部被連結。
  15. 如申請專利範圍第12項所記載之導線框，其中，前記一個封裝領域內的晶片銲墊與鄰接在前記一個封裝領域的第一封裝領域內的導線部，是利用位在切割領域的第一傾斜補強片被連結，且前記一個封裝領域內的晶片銲墊與鄰接在前記一個封裝領域，並且與前記一個封裝領域相關而位在與第一封裝領域相反側的第二封裝領域內的導線部，是利用位在切割領域的第二傾斜補強片被連結。
  16. 如申請專利範圍第12項所記載之導線框，其中，前記一個封裝領域內的晶片銲墊與前記相鄰接的另一個封裝領域內的導線部，是利用位在切割領域的第一傾斜補強片被連結，且前記一個封裝領域內的導線部與前記相鄰接的另一個封裝領域內的晶片銲墊，是利用位在切割領域的第二傾斜補強片被連結。
  17. 如申請專利範圍第12項所記載之導線框，其中，前記一個封裝領域內的晶片銲墊，是在鄰接於晶片銲墊側的斜上方及斜下方的封裝領域內的導線部，利用位在切割領域的一對追加傾斜補強片被連結。
  18. 如申請專利範圍第12項所記載之導線框，其中，前記一個封裝領域內的導線部，是在鄰接於導線部側的斜上方及斜下方的封裝領域內的導線部，利用位在切割領域的一對追加傾斜補強片被連結。
  19. 一種半導體元件搭載用導線框，其特徵為：具備：框體領域；和包含多列及多段被配置在框體領域內，各別搭載著半導體元件的晶片銲墊與鄰接在晶片銲墊的導線部，並且互相隔介切割領域而連接的多數個封裝領域；至少一個封裝領域內的導線部，是利用導線連結部，與相鄰接的另一個封裝領域內的導線部連結，且一個封裝領域內的導線部與相鄰接的另一個封裝領域內的晶片銲墊，是利用位在切割領域的傾斜補強片被連結。
  20. 一種發光二極體元件搭載用導線框，其特徵為：具備：框體領域；和包含多列及多段被配置在框體領域內，各別搭載著發光二極體元件的晶片銲墊與鄰接在晶片銲墊的導線部，並互相隔介切割領域而連接的多數個封裝領域；一個封裝領域內的晶片銲墊及導線部，是利用各晶片銲墊連結部及導線連結部，與相鄰接的另一個封裝領域內的晶片銲墊及導線部連結，晶片銲墊連結部及導線連結部，是利用位在切割領域的補強片被連結。
  21. 如申請專利範圍第20項所記載之導線框，其中，補強片，是跨越框體領域內側之全長而延伸，並連結晶片銲墊連結部及導線連結部。
  22. 如申請專利範圍第20項所記載的導線框，其中，分別連結前記一個封裝領域內的晶片銲墊及導線部和鄰接於前記一個封裝領域的第一封裝領域內的晶片銲墊及導線部的晶片銲墊連結部及導線連結部，是利用位於切割領域的補強片被連結，分別連結前記一個封裝領域內的晶片銲墊及導線部和鄰接於前記一個封裝領域，並且與前記一個封裝領域相關而位在與第一封裝領域相反側的第二封裝領域內的晶片銲墊及導線部的晶片銲墊連結部及導線連結部，並未利用補強片連結。
  23. 如申請專利範圍第20項所記載的導線框，其中，補強片，是分別連結在前記一個封裝領域內的晶片銲墊及導線部的晶片銲墊連結部以及僅在導線連結部間延伸而連結晶片銲墊連結部及導線連結部。
  24. 如申請專利範圍第20項所記載的導線框，其中，各封裝領域，包含：一個晶片銲墊；和位在該晶片銲墊之兩側的第一導線部及第二導線部；一個封裝領域內的晶片銲墊、第一導線部、及第二導線部，是分別利用晶片銲墊連結部、第一導線連結部、及第二導線連結部，與相鄰隣的另一個封裝領域內的晶片銲墊、第一導線部、及第二導線部連結，在前記一個封裝領域和鄰接於前記一個封裝領域的第一封裝領域之間，補強片，是只在晶片銲墊連結部及第一導線連結部之間延伸而連結晶片銲墊連結部及第一導線連結部，在前記一個封裝領域和鄰接於前記一個封裝領域，並且有關於前記一個封裝領域而位在與第一封裝領域相反側的第二封裝領域之間，補強片，是只在晶片銲墊連結部及第二導線連結部之間延伸而連結晶片銲墊連結部及第二導線連結部。
  25. 一種發光二極體元件搭載用導線框，其特徵為：具備：框體領域；和包含多列及多段被配置在框體領域內，各別搭載著發光二極體元件的晶片銲墊與鄰接在晶片銲墊的導線部，並互相隔介切割領域而連接的多數個封裝領域；一個封裝領域內的晶片銲墊及導線部，是利用各晶片銲墊連結部及導線連結部，與鄰接於縱方向的另一個封裝領域內的晶片銲墊及導線部連結，且朝橫方向延伸的複數個切割領域之中，位在部分切割領域的晶片銲墊連結部及導線連結部，是利用位在該切割領域的補強片連結。
  26. 如申請專利範圍第25項所記載的導線框，其中，朝橫方向延伸的複數個切割領域之中，設有補強片的切割領域，是隔著既定數量周期性設置。
  27. 如申請專利範圍第25項所記載的導線框，其中，朝橫方向延伸的複數個切割領域之中，設有補強片的切割領域，是不規則的設置。
  28. 如申請專利範圍第20項所記載之導線框，其中，補強片，是由：本體；和形成在本體上的鍍層所形成。
  29. 一種附有樹脂之導線框，其特徵為：具備：申請專利範圍第20項所記載的導線框；和配置在導線框之各封裝領域周緣上的反射樹脂。
  30. 一種半導體裝置之製造方法，其特徵為：具備：準備申請專利範圍第29項所記載的附有樹脂之導線框的製程；在附有樹脂之導線框的各反射樹脂內，在各晶片銲墊上搭載發光二極體元件的製程；利用導電部來連接發光二極體元件與各導線部的製程；在附有樹脂之導線框的各反射樹脂內填充密封樹脂的製程；和切斷反射樹脂及導線框，藉此將反射樹脂及導線框分離成每一個發光二極體元件的製程。
  31. 一種半導體元件搭載用導線框，其特徵為：具備：框體領域；和包含多列及多段被配置在框體領域內，各別搭載著半導體元件的晶片銲墊與鄰接在晶片銲墊的導線部，並互相隔介切割領域而連接的多數個封裝領域；一個封裝領域內的晶片銲墊及導線部，是利用各晶片銲墊連結部及導線連結部，與相鄰接的另一個封裝領域內的晶片銲墊及導線部連結，晶片銲墊連結部及導線連結部，是利用位在切割領域的補強片被連結。
  32. 如申請專利範圍第31項所記載之導線框，其中，補強片，是跨越框體領域內側之全長而延伸，並連結晶片銲墊連結部及導線連結部。
  33. 如申請專利範圍第31項所記載的導線框，其中，分別連結前記一個封裝領域內的晶片銲墊及導線部和鄰接於前記一個封裝領域的第一封裝領域內的晶片銲墊及導線部的晶片銲墊連結部及導線連結部，是利用位於切割領域的補強片被連結，分別連結前記一個封裝領域內的晶片銲墊及導線部和鄰接於前記一個封裝領域，並且與前記一個封裝領域相關而位在與第一封裝領域相反側的第二封裝領域內的晶片銲墊及導線部的晶片銲墊連結部及導線連結部，並未利用補強片連結。
  34. 如申請專利範圍第31項所記載的導線框，其中，補強片，是分別連結在前記一個封裝領域內的晶片銲墊及導線部的晶片銲墊連結部以及僅在導線連結部間延伸而連結晶片銲墊連結部及導線連結部。
  35. 如申請專利範圍第31項所記載的導線框，其中，各封裝領域，包含：一個晶片銲墊；和位在該晶片銲墊之兩側的第一導線部及第二導線部；一個封裝領域內的晶片銲墊、第一導線部、及第二導線部，是分別利用晶片銲墊連結部、第一導線連結部、及第二導線連結部，與相鄰隣的另一個封裝領域內的晶片銲墊、第一導線部、及第二導線部連結，在前記一個封裝領域和鄰接於前記一個封裝領域的第一封裝領域之間，補強片，是只在晶片銲墊連結部及第一導線連結部之間延伸而連結晶片銲墊連結部及第一導線連結部，在前記一個封裝領域和鄰接於前記一個封裝領域，並且有關於前記一個封裝領域而位在與第一封裝領域相反側的第二封裝領域之間，補強片，是只在晶片銲墊連結部及第二導線連結部之間延伸而連結晶片銲墊連結部及第二導線連結部。
  36. 一種半導體元件搭載用導線框，其特徵為：具備：框體領域；和包含多列及多段被配置在框體領域內，各別搭載著半導體元件的晶片銲墊與鄰接在晶片銲墊的導線部，並互相隔介切割領域而連接的多數個封裝領域；一個封裝領域內的晶片銲墊及導線部，是利用各晶片銲墊連結部及導線連結部，與鄰接於縱方向的另一個封裝領域內的晶片銲墊及導線部連結，且朝橫方向延伸的複數個切割領域之中，位在部分切割領域的晶片銲墊連結部及導線連結部，是利用位在該切割領域的補強片連結。
  37. 如申請專利範圍第36項所記載的導線框，其中，朝橫方向延伸的複數個切割領域之中，設有補強片的切割領域，是隔著既定數量周期性設置。
  38. 如申請專利範圍第36項所記載的導線框，其中，朝橫方向延伸的複數個切割領域之中，設有補強片的切割領域，是不規則的設置。
TW100139961A 2010-11-02 2011-11-02 A light-emitting diode mounting wire frame, a lead frame with resin, a manufacturing method of a semiconductor device, and a conductor frame for mounting a semiconductor element TWI515931B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2010246681 2010-11-02
JP2010250959 2010-11-09

Publications (2)

Publication Number Publication Date
TW201234680A TW201234680A (en) 2012-08-16
TWI515931B true TWI515931B (zh) 2016-01-01

Family

ID=46024450

Family Applications (3)

Application Number Title Priority Date Filing Date
TW104133867A TWI621288B (zh) 2010-11-02 2011-11-02 發光二極體搭載用導線框、附有樹脂之導線框、半導體裝置之製造方法、及半導體元件搭載用導線框
TW107102232A TW201828508A (zh) 2010-11-02 2011-11-02 發光二極體搭載用導線框、附有樹脂之導線框、半導體裝置之製造方法、及半導體元件搭載用導線框
TW100139961A TWI515931B (zh) 2010-11-02 2011-11-02 A light-emitting diode mounting wire frame, a lead frame with resin, a manufacturing method of a semiconductor device, and a conductor frame for mounting a semiconductor element

Family Applications Before (2)

Application Number Title Priority Date Filing Date
TW104133867A TWI621288B (zh) 2010-11-02 2011-11-02 發光二極體搭載用導線框、附有樹脂之導線框、半導體裝置之製造方法、及半導體元件搭載用導線框
TW107102232A TW201828508A (zh) 2010-11-02 2011-11-02 發光二極體搭載用導線框、附有樹脂之導線框、半導體裝置之製造方法、及半導體元件搭載用導線框

Country Status (6)

Country Link
US (8) US8933548B2 (zh)
JP (6) JP5896302B2 (zh)
KR (2) KR101890084B1 (zh)
CN (2) CN105845816A (zh)
TW (3) TWI621288B (zh)
WO (1) WO2012060336A1 (zh)

Families Citing this family (97)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8933548B2 (en) * 2010-11-02 2015-01-13 Dai Nippon Printing Co., Ltd. Lead frame for mounting LED elements, lead frame with resin, method for manufacturing semiconductor devices, and lead frame for mounting semiconductor elements
TW201250964A (en) * 2011-01-27 2012-12-16 Dainippon Printing Co Ltd Resin-attached lead frame, method for manufacturing same, and lead frame
JP6019988B2 (ja) * 2012-09-19 2016-11-02 大日本印刷株式会社 光半導体装置用リードフレーム、樹脂付き光半導体装置用リードフレーム、リードフレームの多面付け体、樹脂付きリードフレームの多面付け体、光半導体装置、光半導体装置の多面付け体
JP6123200B2 (ja) * 2012-09-19 2017-05-10 大日本印刷株式会社 光半導体装置用リードフレーム、樹脂付き光半導体装置用リードフレーム、リードフレームの多面付け体、樹脂付きリードフレームの多面付け体、光半導体装置、光半導体装置の多面付け体
JP6155584B2 (ja) * 2012-09-19 2017-07-05 大日本印刷株式会社 光半導体装置用リードフレーム、樹脂付き光半導体装置用リードフレーム、リードフレームの多面付け体、樹脂付きリードフレームの多面付け体、光半導体装置、光半導体装置の多面付け体
JP6115058B2 (ja) * 2012-09-19 2017-04-19 大日本印刷株式会社 光半導体装置用リードフレーム、樹脂付き光半導体装置用リードフレーム、リードフレームの多面付け体、樹脂付きリードフレームの多面付け体、光半導体装置、光半導体装置の多面付け体
JP6349648B2 (ja) * 2012-11-16 2018-07-04 大日本印刷株式会社 光半導体装置用リードフレーム、樹脂付き光半導体装置用リードフレーム、リードフレームの多面付け体、樹脂付きリードフレームの多面付け体、光半導体装置、光半導体装置の多面付け体
JP2014120515A (ja) * 2012-12-13 2014-06-30 Shin Etsu Chem Co Ltd 光学半導体装置用基板とその製造方法、集合基板、及び光学半導体装置とその製造方法
JP6241238B2 (ja) * 2013-01-11 2017-12-06 株式会社カネカ 発光素子実装用リードフレーム、樹脂成型体及び表面実装型発光装置
JP2014138088A (ja) * 2013-01-17 2014-07-28 Dainippon Printing Co Ltd 樹脂付きリードフレームの多面付け体、光半導体装置の多面付け体
JP6111683B2 (ja) * 2013-01-21 2017-04-12 大日本印刷株式会社 樹脂付きリードフレームの多面付け体、光半導体装置の多面付け体
JP6201335B2 (ja) * 2013-02-20 2017-09-27 大日本印刷株式会社 樹脂付きリードフレームの多面付け体、光半導体装置の多面付け体
JP6020246B2 (ja) * 2013-02-20 2016-11-02 大日本印刷株式会社 樹脂付きリードフレームの多面付け体、光半導体装置の多面付け体
JP6136345B2 (ja) * 2013-02-20 2017-05-31 大日本印刷株式会社 樹脂付きリードフレームの多面付け体、光半導体装置の多面付け体
JP6167556B2 (ja) * 2013-02-21 2017-07-26 大日本印刷株式会社 リードフレーム、樹脂付きリードフレーム、リードフレームの多面付け体、樹脂付きリードフレームの多面付け体、光半導体装置、光半導体装置の多面付け体
JP6499387B2 (ja) * 2013-03-05 2019-04-10 日亜化学工業株式会社 リードフレーム及び発光装置
JP6291713B2 (ja) * 2013-03-14 2018-03-14 日亜化学工業株式会社 発光素子実装用基体及びそれを備える発光装置、並びにリードフレーム
DE102013206186A1 (de) * 2013-04-09 2014-10-09 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement
CN104103748B (zh) * 2013-04-10 2016-12-07 重庆市路迪机械厂 发光二极管封装结构及其制造方法
TWI513068B (zh) * 2013-07-12 2015-12-11 Lite On Opto Technology Changzhou Co Ltd 發光二極體結構、發光二極體結構的金屬支架、及承載座模組
US9515241B2 (en) * 2013-07-12 2016-12-06 Lite-On Opto Technology (Changzhou) Co., Ltd. LED structure, metallic frame of LED structure, and carrier module
JP6825660B2 (ja) * 2013-07-31 2021-02-03 日亜化学工業株式会社 リードフレーム、樹脂付きリードフレーム、樹脂パッケージ、発光装置及び樹脂パッケージの製造方法
JP6603982B2 (ja) * 2013-07-31 2019-11-13 日亜化学工業株式会社 リードフレーム、樹脂付きリードフレーム、樹脂パッケージ、発光装置及び樹脂パッケージの製造方法
JP6268793B2 (ja) * 2013-08-02 2018-01-31 大日本印刷株式会社 リードフレームの多面付け体、樹脂付きリードフレームの多面付け体、光半導体装置の多面付け体、リードフレーム、樹脂付きリードフレーム、光半導体装置
JP5884789B2 (ja) * 2013-08-12 2016-03-15 大日本印刷株式会社 リードフレーム、リードフレームの多面付け体、樹脂付きリードフレーム、樹脂付きリードフレームの多面付け体、光半導体装置、光半導体装置の多面付け体
KR101538543B1 (ko) * 2013-08-13 2015-07-22 앰코 테크놀로지 코리아 주식회사 반도체 디바이스 및 그 제조 방법
JP6311240B2 (ja) * 2013-09-03 2018-04-18 大日本印刷株式会社 樹脂付きリードフレームの多面付け体、半導体装置の多面付け体
JP2015056540A (ja) * 2013-09-12 2015-03-23 株式会社東芝 半導体装置及びその製造方法
JP6311250B2 (ja) * 2013-09-19 2018-04-18 大日本印刷株式会社 リードフレームの多面付け体、樹脂付きリードフレームの多面付け体、半導体装置の多面付け体
WO2015092781A1 (en) 2013-12-19 2015-06-25 Koninklijke Philips N.V. Light emitting device package
CN103855275A (zh) * 2013-12-25 2014-06-11 深圳市瑞丰光电子股份有限公司 Led封装支架模组及其单体、led封装结构
JP6548066B2 (ja) * 2013-12-26 2019-07-24 大日本印刷株式会社 Ｌｅｄ素子搭載用リードフレーム、ｌｅｄ素子搭載用樹脂付きリードフレーム及び半導体装置
KR102409220B1 (ko) * 2014-01-07 2022-06-16 루미리즈 홀딩 비.브이. 발광 디바이스 패키지
JP6314493B2 (ja) * 2014-01-20 2018-04-25 株式会社カネカ 発光素子実装用リードフレーム、発光素子実装用樹脂成型体、表面実装型発光装置、及び表面実装型発光装置の製造方法
KR101501020B1 (ko) * 2014-02-17 2015-03-13 주식회사 루멘스 발광 소자 패키지, 백라이트 유닛, 조명 장치 및 발광 소자 패키지의 제조 방법
DE102014102810A1 (de) * 2014-03-04 2015-09-10 Osram Opto Semiconductors Gmbh Herstellung optoelektronischer Bauelemente
US10431532B2 (en) * 2014-05-12 2019-10-01 Rohm Co., Ltd. Semiconductor device with notched main lead
JP6398563B2 (ja) 2014-05-29 2018-10-03 日亜化学工業株式会社 発光装置
JP6680321B2 (ja) * 2014-05-29 2020-04-15 日亜化学工業株式会社 発光装置
KR102188500B1 (ko) * 2014-07-28 2020-12-09 삼성전자주식회사 발광다이오드 패키지 및 이를 이용한 조명장치
US10181553B2 (en) 2014-08-05 2019-01-15 Citizen Electronics Co., Ltd Semiconductor device and method for producing the same
US10217918B2 (en) * 2014-08-26 2019-02-26 Lg Innotek Co., Ltd. Light-emitting element package
JP6520022B2 (ja) * 2014-09-01 2019-05-29 株式会社カネカ 発光素子実装用リードフレーム、これを用いた発光素子実装用樹脂成型体及び表面実装型発光装置
KR20160028014A (ko) * 2014-09-02 2016-03-11 삼성전자주식회사 반도체 소자 패키지 제조방법
JP6458471B2 (ja) * 2014-12-04 2019-01-30 株式会社カネカ 発光素子実装用リードフレーム、これを用いた発光素子実装用樹脂成型体及び表面実装型発光装置
US20160172275A1 (en) * 2014-12-10 2016-06-16 Stmicroelectronics S.R.L. Package for a surface-mount semiconductor device and manufacturing method thereof
JP6572540B2 (ja) 2014-12-26 2019-09-11 日亜化学工業株式会社 パッケージ、発光装置およびその製造方法
CN104993041B (zh) * 2015-06-04 2019-06-11 陈建伟 一种led倒装芯片固晶导电粘接结构及其安装方法
JP2017027991A (ja) * 2015-07-16 2017-02-02 大日本印刷株式会社 樹脂付きリードフレーム、樹脂付きリードフレームの多面付け体、光半導体装置、光半導体装置の多面付け体、樹脂付きリードフレーム用金型
DE102015116855A1 (de) 2015-10-05 2017-04-06 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement mit einem Leiterrahmen mit einer Versteifungsstruktur
JP6842234B2 (ja) * 2015-10-13 2021-03-17 ローム株式会社 光半導体装置の製造方法および光半導体装置
JP6172253B2 (ja) * 2015-12-17 2017-08-02 大日本印刷株式会社 リードフレーム、リードフレームの多面付け体、樹脂付きリードフレーム、樹脂付きリードフレームの多面付け体、光半導体装置
JP6213582B2 (ja) * 2016-01-22 2017-10-18 日亜化学工業株式会社 発光装置
JP6387973B2 (ja) 2016-01-27 2018-09-12 日亜化学工業株式会社 発光装置
JP2017147272A (ja) 2016-02-15 2017-08-24 ローム株式会社 半導体装置およびその製造方法、ならびに、半導体装置の製造に使用されるリードフレーム中間体
SG11201807643QA (en) * 2016-03-11 2018-10-30 Atotech Deutschland Gmbh Lead-frame structure, lead-frame, surface mount electronic device and methods of producing same
US9824959B2 (en) * 2016-03-23 2017-11-21 Texas Instruments Incorporated Structure and method for stabilizing leads in wire-bonded semiconductor devices
JP6636846B2 (ja) * 2016-04-14 2020-01-29 ローム株式会社 半導体装置および半導体装置の製造方法
CN109791968A (zh) 2016-07-26 2019-05-21 克利公司 发光二极管、组件和相关方法
TWM531057U (zh) * 2016-08-09 2016-10-21 Chang Wah Technology Co Ltd 預成形封裝導線架
USD810058S1 (en) * 2016-08-18 2018-02-13 Airgain Incorporated Antenna apparatus
JP6643213B2 (ja) * 2016-09-16 2020-02-12 新光電気工業株式会社 リードフレーム及びその製造方法と電子部品装置
JP2016225655A (ja) * 2016-09-21 2016-12-28 大日本印刷株式会社 光半導体装置用リードフレーム、樹脂付き光半導体装置用リードフレーム、リードフレームの多面付け体、樹脂付きリードフレームの多面付け体、光半導体装置、光半導体装置の多面付け体
US10147673B2 (en) 2016-09-30 2018-12-04 Stmicroelectronics, Inc. Tapeless leadframe package with underside resin and solder contact
US10304801B2 (en) * 2016-10-31 2019-05-28 Taiwan Semiconductor Manufacturing Company, Ltd. Redistribution layers in semiconductor packages and methods of forming same
US11158619B2 (en) 2016-10-31 2021-10-26 Taiwan Semiconductor Manufacturing Company, Ltd. Redistribution layers in semiconductor packages and methods of forming same
JP6443429B2 (ja) * 2016-11-30 2018-12-26 日亜化学工業株式会社 パッケージ及びパッケージの製造方法、発光装置及び発光装置の製造方法
US10177057B2 (en) * 2016-12-15 2019-01-08 Infineon Technologies Ag Power semiconductor modules with protective coating
JP6772087B2 (ja) * 2017-02-17 2020-10-21 新光電気工業株式会社 リードフレーム及びその製造方法
JP6558389B2 (ja) 2017-03-17 2019-08-14 日亜化学工業株式会社 リードフレーム
US9972558B1 (en) 2017-04-04 2018-05-15 Stmicroelectronics, Inc. Leadframe package with side solder ball contact and method of manufacturing
US10700252B2 (en) 2017-04-18 2020-06-30 Bridgelux Chongqing Co., Ltd. System and method of manufacture for LED packages
DE102017110073B4 (de) 2017-05-10 2024-08-22 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zur Herstellung eines strahlungsemittierenden Halbleiterbauelements und strahlungsemittierendes Halbleiterbauelement
DE102017115798A1 (de) * 2017-07-13 2019-01-17 Alanod Gmbh & Co. Kg Reflektierendes Verbundmaterial, insbesondere für oberflächenmontierte Bauelemente (SMD), und lichtemittierende Vorrichtung mit einem derartigen Verbundmaterial
JP6637002B2 (ja) * 2017-09-04 2020-01-29 サンコール株式会社 バスバーアッセンブリの製造方法
JP6637003B2 (ja) * 2017-09-08 2020-01-29 サンコール株式会社 バスバーアッセンブリ
JP6887932B2 (ja) * 2017-10-13 2021-06-16 株式会社三井ハイテック リードフレームの製造方法
US11031350B2 (en) * 2017-12-26 2021-06-08 Stmicroelectronics, Inc. Leadframe with pad anchoring members and method of forming the same
US10873015B2 (en) 2018-03-01 2020-12-22 Nichia Corporation Light emitting device and method of manufacturing the light emitting device
US10862015B2 (en) 2018-03-08 2020-12-08 Samsung Electronics., Ltd. Semiconductor light emitting device package
JP6879262B2 (ja) 2018-05-08 2021-06-02 日亜化学工業株式会社 発光装置
US11121298B2 (en) * 2018-05-25 2021-09-14 Creeled, Inc. Light-emitting diode packages with individually controllable light-emitting diode chips
JP7164804B2 (ja) 2018-06-25 2022-11-02 日亜化学工業株式会社 パッケージ、発光装置およびそれらの製造方法
US11335833B2 (en) 2018-08-31 2022-05-17 Creeled, Inc. Light-emitting diodes, light-emitting diode arrays and related devices
US11233183B2 (en) 2018-08-31 2022-01-25 Creeled, Inc. Light-emitting diodes, light-emitting diode arrays and related devices
USD902448S1 (en) 2018-08-31 2020-11-17 Cree, Inc. Light emitting diode package
CN112703594A (zh) * 2018-09-19 2021-04-23 罗姆股份有限公司 半导体装置
CN110970384A (zh) * 2018-09-28 2020-04-07 光宝光电(常州)有限公司 搭载芯片用的导线架阵列及多芯片发光二极管封装结构
CN109473533A (zh) * 2018-11-30 2019-03-15 江苏欧密格光电科技股份有限公司 一种led支架结构及led封装工艺
JP7174240B2 (ja) * 2018-11-30 2022-11-17 日亜化学工業株式会社 発光装置の製造方法
US11101411B2 (en) 2019-06-26 2021-08-24 Creeled, Inc. Solid-state light emitting devices including light emitting diodes in package structures
JP7448770B2 (ja) * 2019-07-09 2024-03-13 日亜化学工業株式会社 リードフレーム及び発光装置の製造方法
DE102019220215A1 (de) * 2019-12-19 2021-06-24 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zur Herstellung von Halbleiterbauelementen und Halbleiterbauelement
DE102021119707A1 (de) * 2021-07-29 2023-02-02 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Träger mit eingebetteter elektrischer verbindung, bauelement und verfahren zur herstellung eines trägers
WO2023115320A1 (en) * 2021-12-21 2023-06-29 Texas Instruments Incorporated Nonlinear structure for connecting multiple die attach pads
DE102022119750A1 (de) * 2022-08-05 2024-02-08 Ams-Osram International Gmbh Optoelektronisches bauteil und verfahren zur herstellung eines optoelektronischen bauteils
DE102022123579A1 (de) 2022-09-15 2024-03-21 Ams-Osram International Gmbh Gehäuse, leiterrahmenverbund und herstellungsverfahren

Family Cites Families (111)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH038459A (ja) 1989-06-05 1991-01-16 Geinzu:Kk シャワーヘッド
JPH0543560A (ja) 1991-08-09 1993-02-23 Ajinomoto Co Inc 新規ｎ−カルボキシアミノ酸無水物及びこれを原料とするポリペプチドの製造法
JP3329073B2 (ja) * 1993-06-04 2002-09-30 セイコーエプソン株式会社 半導体装置およびその製造方法
JP3198243B2 (ja) 1995-12-13 2001-08-13 富士通株式会社 半導体装置及びその製造方法
JPH10270618A (ja) 1997-03-24 1998-10-09 Seiko Epson Corp リードフレーム、リードフレームの製造方法および半導体装置
JPH10335566A (ja) 1997-04-02 1998-12-18 Dainippon Printing Co Ltd 樹脂封止型半導体装置とそれに用いられる回路部材、および樹脂封止型半導体装置の製造方法
MY133357A (en) 1999-06-30 2007-11-30 Hitachi Ltd A semiconductor device and a method of manufacturing the same
JP3461332B2 (ja) * 1999-09-10 2003-10-27 松下電器産業株式会社 リードフレーム及びそれを用いた樹脂パッケージと光電子装置
JP3574026B2 (ja) 2000-02-01 2004-10-06 三洋電機株式会社 回路装置およびその製造方法
EP1143509A3 (en) 2000-03-08 2004-04-07 Sanyo Electric Co., Ltd. Method of manufacturing the circuit device and circuit device
JP4840893B2 (ja) 2000-05-12 2011-12-21 大日本印刷株式会社 樹脂封止型半導体装置用フレーム
TW507482B (en) 2000-06-09 2002-10-21 Sanyo Electric Co Light emitting device, its manufacturing process, and lighting device using such a light-emitting device
JP2002094125A (ja) * 2000-09-18 2002-03-29 Rohm Co Ltd リードフレーム及びそれを用いたｌｅｄ装置
JP4574868B2 (ja) * 2001-01-12 2010-11-04 ローム株式会社 半導体装置
JP3879410B2 (ja) 2001-02-06 2007-02-14 凸版印刷株式会社 リードフレームの製造方法
JP4703903B2 (ja) 2001-07-17 2011-06-15 ローム株式会社 半導体装置の製造方法および半導体装置
JP4672201B2 (ja) * 2001-07-26 2011-04-20 ローム株式会社 半導体装置の製造方法
JP4889169B2 (ja) * 2001-08-30 2012-03-07 ローム株式会社 半導体装置およびその製造方法
JP2003086750A (ja) * 2001-09-11 2003-03-20 Rohm Co Ltd 電子部品の製造方法
JPWO2003034508A1 (ja) * 2001-10-12 2005-02-03 日亜化学工業株式会社 発光装置及びその製造方法
JP2003124421A (ja) * 2001-10-15 2003-04-25 Shinko Electric Ind Co Ltd リードフレーム及びその製造方法並びに該リードフレームを用いた半導体装置の製造方法
JP2003124420A (ja) * 2001-10-16 2003-04-25 Shinko Electric Ind Co Ltd リードフレーム及び該リードフレームを用いた半導体装置の製造方法
JP3606837B2 (ja) 2001-12-19 2005-01-05 株式会社三井ハイテック リードフレームおよびこれを用いた半導体装置
JP2003258183A (ja) 2002-03-04 2003-09-12 Shinko Electric Ind Co Ltd リードフレームの製造方法
AU2003214579A1 (en) 2002-04-11 2003-10-20 Koninklijke Philips Electronics N.V. Semiconductor device and method of manufacturing same
JP2003309241A (ja) 2002-04-15 2003-10-31 Dainippon Printing Co Ltd リードフレーム部材とリードフレーム部材の製造方法、及び該リードフレーム部材を用いた半導体パッケージとその製造方法
DE10243247A1 (de) 2002-09-17 2004-04-01 Osram Opto Semiconductors Gmbh Leadframe-basiertes Bauelement-Gehäuse, Leadframe-Band, oberflächenmontierbares elektronisches Bauelement und Verfahren zur Herstellung
JP3940124B2 (ja) 2003-01-16 2007-07-04 松下電器産業株式会社 装置
JP2004247613A (ja) * 2003-02-14 2004-09-02 Sanyo Electric Co Ltd 半導体装置およびその製造方法
JP3910171B2 (ja) 2003-02-18 2007-04-25 シャープ株式会社 半導体発光装置、その製造方法および電子撮像装置
US6977431B1 (en) * 2003-11-05 2005-12-20 Amkor Technology, Inc. Stackable semiconductor package and manufacturing method thereof
JP4137782B2 (ja) * 2003-12-19 2008-08-20 シャープ株式会社 リードフレーム、このリードフレームを用いた面実装型半導体装置およびこの面実装型半導体装置を回路基板上に搭載した電子機器
JP4455166B2 (ja) 2004-05-28 2010-04-21 アピックヤマダ株式会社 リードフレーム
JP3915992B2 (ja) * 2004-06-08 2007-05-16 ローム株式会社 面実装型電子部品の製造方法
JP4359195B2 (ja) 2004-06-11 2009-11-04 株式会社東芝 半導体発光装置及びその製造方法並びに半導体発光ユニット
US7087461B2 (en) * 2004-08-11 2006-08-08 Advanced Semiconductor Engineering, Inc. Process and lead frame for making leadless semiconductor packages
JP2006072013A (ja) 2004-09-02 2006-03-16 Noritsu Koki Co Ltd 情報記録システム
US7855395B2 (en) 2004-09-10 2010-12-21 Seoul Semiconductor Co., Ltd. Light emitting diode package having multiple molding resins on a light emitting diode die
JP2006100500A (ja) 2004-09-29 2006-04-13 Sanken Electric Co Ltd 半導体発光素子及びその製造方法
TWI277223B (en) 2004-11-03 2007-03-21 Chen-Lun Hsingchen A low thermal resistance LED package
US20060131708A1 (en) 2004-12-16 2006-06-22 Ng Kee Y Packaged electronic devices, and method for making same
JP2006245032A (ja) 2005-02-28 2006-09-14 Toyoda Gosei Co Ltd 発光装置およびｌｅｄランプ
KR100593945B1 (ko) * 2005-05-30 2006-06-30 삼성전기주식회사 고출력 ｌｅｄ 패키지 및 그 제조방법
US20070034886A1 (en) 2005-08-11 2007-02-15 Wong Boon S PLCC package with integrated lens and method for making the package
KR101187943B1 (ko) * 2005-09-20 2012-10-05 르네사스 일렉트로닉스 가부시키가이샤 Ｌｅｄ 광원 및 그 제조 방법
JP2007109887A (ja) 2005-10-13 2007-04-26 Toshiba Corp 半導体発光装置
JP2007134376A (ja) 2005-11-08 2007-05-31 Akita Denshi Systems:Kk 発光ダイオード装置及びその製造方法
JP5232369B2 (ja) 2006-02-03 2013-07-10 日立化成株式会社 光半導体素子搭載用パッケージ基板の製造方法およびこれを用いた光半導体装置の製造方法
JP2007287800A (ja) 2006-04-13 2007-11-01 Matsushita Electric Ind Co Ltd 配線とこれを用いた半導体装置用パッケージ部品及び配線基板
KR100735325B1 (ko) * 2006-04-17 2007-07-04 삼성전기주식회사 발광다이오드 패키지 및 그 제조방법
JP2007294631A (ja) 2006-04-25 2007-11-08 Matsushita Electric Works Ltd 樹脂反射鏡及びこれを用いた照明器具
US8044418B2 (en) 2006-07-13 2011-10-25 Cree, Inc. Leadframe-based packages for solid state light emitting devices
JP2008041699A (ja) 2006-08-01 2008-02-21 Showa Denko Kk Ｌｅｄパッケージ
US8053799B2 (en) * 2006-09-29 2011-11-08 Seoul Semiconductor Co., Ltd. LED package
JP2008091818A (ja) 2006-10-05 2008-04-17 Matsushita Electric Ind Co Ltd 光半導体装置用リードフレームおよびこれを用いた光半導体装置、並びにこれらの製造方法
WO2008047933A1 (en) 2006-10-17 2008-04-24 C.I.Kasei Company, Limited Package assembly for upper/lower electrode light-emitting diodes and light-emitting device manufacturing method using same
US7741704B2 (en) * 2006-10-18 2010-06-22 Texas Instruments Incorporated Leadframe and mold compound interlock in packaged semiconductor device
TW200820463A (en) 2006-10-25 2008-05-01 Lighthouse Technology Co Ltd Light-improving SMD diode holder and package thereof
EP2081238A1 (en) 2006-11-08 2009-07-22 C. I. Kasei Company, Limited Light emitting device and method for manufacturing the same
CN101536198A (zh) * 2006-11-08 2009-09-16 希爱化成株式会社 发光装置及其制造方法
JP4963950B2 (ja) 2006-12-12 2012-06-27 スタンレー電気株式会社 半導体発光装置およびその製造方法
JP5197953B2 (ja) * 2006-12-27 2013-05-15 新光電気工業株式会社 リードフレーム及びその製造方法、及び半導体装置
JP5168152B2 (ja) 2006-12-28 2013-03-21 日亜化学工業株式会社 発光装置
JP5004601B2 (ja) * 2007-01-22 2012-08-22 パナソニック株式会社 パッケージ部品の製造方法および半導体装置の製造方法
JP5132961B2 (ja) * 2007-03-19 2013-01-30 ハリソン東芝ライティング株式会社 光半導体装置及びその製造方法
JP5122172B2 (ja) 2007-03-30 2013-01-16 ローム株式会社 半導体発光装置
KR101318969B1 (ko) 2007-03-30 2013-10-17 서울반도체 주식회사 발광 다이오드
JP2008258411A (ja) 2007-04-05 2008-10-23 Rohm Co Ltd 半導体装置および半導体装置の製造方法
TW200843130A (en) 2007-04-17 2008-11-01 Wen Lin Package structure of a surface-mount high-power light emitting diode chip and method of making the same
US7683463B2 (en) * 2007-04-19 2010-03-23 Fairchild Semiconductor Corporation Etched leadframe structure including recesses
CN101681960B (zh) 2007-05-09 2011-09-07 希爱化成株式会社 发光装置和发光装置用封装集合体
JP2008282917A (ja) * 2007-05-09 2008-11-20 C I Kasei Co Ltd 発光装置および発光装置を作製する基板用リードフレーム
JP4489791B2 (ja) 2007-05-14 2010-06-23 株式会社ルネサステクノロジ Ｑｆｎパッケージ
JP4795466B2 (ja) 2007-06-29 2011-10-19 古河電気工業株式会社 金属材料、その製造方法、及びそれを用いた電気電子部品
JP2009021481A (ja) 2007-07-13 2009-01-29 Toshiba Lighting & Technology Corp 発光装置
JP5245594B2 (ja) 2007-07-27 2013-07-24 日亜化学工業株式会社 発光装置及びその製造方法
KR100877881B1 (ko) 2007-09-06 2009-01-08 엘지이노텍 주식회사 발광다이오드 패키지 및 그 제조방법
JP2009065002A (ja) 2007-09-07 2009-03-26 Nichia Corp 発光装置
JP4758976B2 (ja) 2007-12-03 2011-08-31 日立ケーブルプレシジョン株式会社 半導体発光素子搭載用リードフレーム及びその製造方法並びに発光装置
JP2009224536A (ja) 2008-03-17 2009-10-01 Citizen Holdings Co Ltd Ｌｅｄデバイスおよびその製造方法
JP2009260077A (ja) 2008-04-17 2009-11-05 Toshiba Corp 発光装置およびリードフレーム
JP2009272345A (ja) 2008-04-30 2009-11-19 Panasonic Electric Works Tatsuno Co Ltd 発光素子用リードフレームのめっき構造
JP5355219B2 (ja) 2008-05-21 2013-11-27 京セラ株式会社 発光素子搭載用基板および発光装置
JP2009302339A (ja) * 2008-06-13 2009-12-24 Sanken Electric Co Ltd 半導体発光装置
TW201003991A (en) 2008-07-03 2010-01-16 jia-han Xie Package structure of LED and light bar using the same
JP5217800B2 (ja) 2008-09-03 2013-06-19 日亜化学工業株式会社 発光装置、樹脂パッケージ、樹脂成形体並びにこれらの製造方法
JP2010097982A (ja) * 2008-10-14 2010-04-30 Sanyo Electric Co Ltd 発光装置
JP2010103164A (ja) 2008-10-21 2010-05-06 Seiko Instruments Inc 電子部品及びその製造方法
KR101257581B1 (ko) 2008-11-07 2013-04-23 도판 인사츠 가부시키가이샤 리드 프레임 및 그 제조 방법 및 그것을 이용한 반도체 발광 장치
WO2010053133A1 (ja) 2008-11-07 2010-05-14 凸版印刷株式会社 リードフレーム及びその製造方法及びそれを用いた半導体発光装置
JP2010166044A (ja) 2008-12-19 2010-07-29 Furukawa Electric Co Ltd:The 光半導体装置用リードフレーム及びその製造方法
CN102257647B (zh) 2008-12-19 2014-07-23 古河电气工业株式会社 光半导体装置用引线框及其制造方法
JP4897981B2 (ja) 2008-12-26 2012-03-14 古河電気工業株式会社 光半導体装置用リードフレーム、その製造方法および光半導体装置
JP2009076948A (ja) 2009-01-14 2009-04-09 Panasonic Corp 光半導体装置用リードフレームおよびこれを用いた光半導体装置、並びにこれらの製造方法
CN201336320Y (zh) * 2009-01-19 2009-10-28 健策精密工业股份有限公司 发光二极管的封装结构及引线框架
JP2010171218A (ja) * 2009-01-23 2010-08-05 Sony Corp 光学素子パッケージの製造方法
JP5428358B2 (ja) 2009-01-30 2014-02-26 ソニー株式会社 光学素子パッケージの製造方法
JP2010199105A (ja) 2009-02-23 2010-09-09 Stanley Electric Co Ltd 発光装置およびその製造方法
JP2010199166A (ja) 2009-02-24 2010-09-09 Panasonic Corp 光半導体装置用リードフレームおよび光半導体装置用リードフレームの製造方法
JP5108825B2 (ja) * 2009-04-24 2012-12-26 信越化学工業株式会社 光半導体装置用シリコーン樹脂組成物及び光半導体装置
JP5322801B2 (ja) 2009-06-19 2013-10-23 スタンレー電気株式会社 半導体発光装置及びその製造方法
WO2010150824A1 (ja) 2009-06-24 2010-12-29 古河電気工業株式会社 光半導体装置用リードフレーム、光半導体装置用リードフレームの製造方法、および光半導体装置
JP5726409B2 (ja) * 2009-07-01 2015-06-03 シャープ株式会社 発光装置および発光装置の製造方法
JP5710128B2 (ja) 2010-01-19 2015-04-30 大日本印刷株式会社 樹脂付リードフレームの製造方法
JP5473738B2 (ja) 2010-04-14 2014-04-16 武海 秋元 Ｌｅｄパッケージ
US8304277B2 (en) 2010-09-09 2012-11-06 Stats Chippac, Ltd. Semiconductor device and method of forming base substrate with cavities formed through etch-resistant conductive layer for bump locking
US8933548B2 (en) * 2010-11-02 2015-01-13 Dai Nippon Printing Co., Ltd. Lead frame for mounting LED elements, lead frame with resin, method for manufacturing semiconductor devices, and lead frame for mounting semiconductor elements
JP5758459B2 (ja) 2013-08-27 2015-08-05 大日本印刷株式会社 樹脂付リードフレーム、リードフレーム、半導体装置および樹脂付リードフレームの製造方法
JP5908874B2 (ja) 2013-08-27 2016-04-26 大日本印刷株式会社 樹脂付リードフレーム、リードフレーム、半導体装置および樹脂付リードフレームの製造方法
JP6026397B2 (ja) 2013-12-10 2016-11-16 大日本印刷株式会社 樹脂付リードフレームの製造方法
JP6115836B2 (ja) 2015-03-10 2017-04-19 大日本印刷株式会社 樹脂付リードフレーム、リードフレーム、半導体装置および樹脂付リードフレームの製造方法

Also Published As

Publication number Publication date
JP2016106428A (ja) 2016-06-16
US20160079504A1 (en) 2016-03-17
US9412923B2 (en) 2016-08-09
JP2013168652A (ja) 2013-08-29
CN105845816A (zh) 2016-08-10
TW201603336A (zh) 2016-01-16
US9214414B2 (en) 2015-12-15
US9899583B2 (en) 2018-02-20
TW201234680A (en) 2012-08-16
US20160293817A1 (en) 2016-10-06
US8933548B2 (en) 2015-01-13
US9553247B2 (en) 2017-01-24
CN103190008B (zh) 2016-07-06
US9362473B2 (en) 2016-06-07
JP2013165259A (ja) 2013-08-22
JP5365754B2 (ja) 2013-12-11
US20140349424A1 (en) 2014-11-27
JP5177316B2 (ja) 2013-04-03
KR20130115266A (ko) 2013-10-21
JP2013168653A (ja) 2013-08-29
TWI621288B (zh) 2018-04-11
JPWO2012060336A1 (ja) 2014-05-12
JP2012191233A (ja) 2012-10-04
US9159655B2 (en) 2015-10-13
US20150084177A1 (en) 2015-03-26
TW201828508A (zh) 2018-08-01
KR20170105130A (ko) 2017-09-18
JP5365751B2 (ja) 2013-12-11
JP5896302B2 (ja) 2016-03-30
KR101778832B1 (ko) 2017-09-14
US20150372210A1 (en) 2015-12-24
KR101890084B1 (ko) 2018-08-20
US20130221509A1 (en) 2013-08-29
US9773960B2 (en) 2017-09-26
CN103190008A (zh) 2013-07-03
US20150349227A1 (en) 2015-12-03
WO2012060336A1 (ja) 2012-05-10
JP5714621B2 (ja) 2015-05-07
US20170092830A1 (en) 2017-03-30

Similar Documents

Publication Publication Date Title
TWI515931B (zh) A light-emitting diode mounting wire frame, a lead frame with resin, a manufacturing method of a semiconductor device, and a conductor frame for mounting a semiconductor element
JP5971552B2 (ja) Ｌｅｄ素子搭載用リードフレーム、樹脂付リードフレーム、多面付ｌｅｄパッケージ、ｌｅｄパッケージの製造方法および半導体素子搭載用リードフレーム
JP5904001B2 (ja) Ｌｅｄ素子搭載用リードフレーム、樹脂付リードフレーム、多面付ｌｅｄパッケージ、ｌｅｄパッケージの製造方法および半導体素子搭載用リードフレーム
JP2014116579A (ja) 光半導体装置用リードフレーム、樹脂付き光半導体装置用リードフレーム、リードフレームの多面付け体、樹脂付きリードフレームの多面付け体、光半導体装置、光半導体装置の多面付け体
JP6071034B2 (ja) Ｌｅｄ素子搭載用リードフレーム、樹脂付リードフレーム、多面付ｌｅｄパッケージ、ｌｅｄパッケージの製造方法および半導体素子搭載用リードフレーム
JP6202153B2 (ja) Ｌｅｄ素子搭載用リードフレーム、樹脂付リードフレーム、多面付ｌｅｄパッケージ、ｌｅｄパッケージの製造方法および半導体素子搭載用リードフレーム
JP5888098B2 (ja) Ｌｅｄ素子搭載用リードフレーム、樹脂付リードフレーム、多面付ｌｅｄパッケージ、ｌｅｄパッケージの製造方法および半導体素子搭載用リードフレーム
JP6350683B2 (ja) Ｌｅｄ素子搭載用リードフレーム、樹脂付リードフレーム、多面付ｌｅｄパッケージ、ｌｅｄパッケージの製造方法および半導体素子搭載用リードフレーム

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees