CN116745886A - 半导体衬底及其制造方法和半导体器件 - Google Patents

半导体衬底及其制造方法和半导体器件 Download PDF

Info

Publication number
CN116745886A
CN116745886A CN202180091938.7A CN202180091938A CN116745886A CN 116745886 A CN116745886 A CN 116745886A CN 202180091938 A CN202180091938 A CN 202180091938A CN 116745886 A CN116745886 A CN 116745886A
Authority
CN
China
Prior art keywords
sic
layer
single crystal
ion implantation
semiconductor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202180091938.7A
Other languages
English (en)
Inventor
高村诚
前川拓滋
森本满
真砂纪之
冈孝保
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Publication of CN116745886A publication Critical patent/CN116745886A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/02447—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02513—Microstructure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02529—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02595—Microstructure polycrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/6606—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Recrystallisation Techniques (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

实施方式的半导体衬底(1)包括：六方晶系的SiC单晶层(13I)；配置在SiC单晶层(13I)的Si面上的SiC外延生长层(12E)；配置在SiC单晶层(13I)的与Si面相对的C面上的SiC多晶生长层(18PC)。SiC单晶层(13I)具有使氢离子注入层(10HI)脆化了的单晶SiC薄化层(10HE)和磷离子注入层(10PI)。磷离子注入层(10PI)配置在单晶SiC薄化层(10HE)与SiC多晶生长层(18PC)之间。本发明提供低成本且高品质的半导体衬底及其制造方法。

Description

半导体衬底及其制造方法和半导体器件
技术领域
本实施方式涉及半导体衬底及其制造方法和半导体器件。
背景技术
近年来，与Si半导体或GaAs半导体相比，由于带隙能量广、具有高电场耐压性能，因此能够实现高耐压化、大电流化、低导通电阻化、高效率化、低消耗电力化、高速开关等的碳化硅(SiC：Silicon Carbide：碳化硅)半导体受到关注。
作为形成SiC晶片的方法，例如有：在基于升华法形成的SiC单晶衬底上利用化学气相成长(CVD：Chemical Vapor Deposition)法形成SiC外延生长层的方法；对于SiC的CVD多晶衬底粘贴基于升华法的SiC单晶衬底，并且在SiC单晶衬底上用CVD法形成SiC外延生长层的方法等。
现有技术中，在电力控制的用途中提供了肖特基势垒二极管(Schottky BarrierDiode：SBD)、MOSFET(Metal Oxide Semiconductor Field Effect Transistor：金属氧化物半导体场效应晶体管)、IGBT(Insulated Gate Bipolar Transistor：绝缘栅双极晶体管)这样的SiC制的器件。
现有技术文献
专利文献
专利文献1：日本专利第6206786号公报。
专利文献2：日本专利第6582779号公报。
专利文献3：日本专利第6544166号公报。
专利文献4：日本特开2019-210161号公报。
发明内容
发明要解决的问题
形成这样的SiC类的器件的SiC半导体衬底，为了降低制造成本或者为了提供所希望的物性，有时在多晶SiC半导体衬底上粘贴单晶SiC半导体衬底来制作。
另外，为了在粘贴于多晶SiC半导体衬底的单晶SiC半导体衬底上使外延层生长，需要将高品质的单晶的SiC半导体衬底无缺陷地粘贴在多晶SiC半导体衬底。但是，为了将单晶SiC半导体衬底通过常温接合或扩散接合来粘贴在多晶SiC半导体衬底上，需要进行确保所需的表面粗糙度的研磨加工，该研磨加工是高成本的，且由于在接合界面产生的缺陷，有时会导致成品率降低。
本实施方式提供低成本且高品质的半导体衬底及其制造方法和半导体器件。
用于解决问题的技术手段
依据本发明的一个方式，提供一种半导体衬底，其包括：SiC单晶层；配置在所述SiC单晶层的Si面上的SiC外延生长层；和配置在所述SiC单晶层的与Si面相对的C面上的SiC多晶生长层。
依据本发明的另一方式，提供具有所述半导体衬底的半导体器件。
依据本发明的另一方式，提供一种半导体衬底的制造方法，其包括：在SiC单晶衬底的C面形成氢离子注入层的工序；在所述SiC单晶衬底的C面形成SiC多晶生长层的工序；与所述形成SiC多晶生长层的工序一起，使所述氢离子注入层脆化而形成单晶SiC薄化层的工序；从所述SiC单晶衬底剥离所述单晶SiC薄化层和所述SiC多晶生长层的第一层叠体的工序；将所剥离的所述单晶SiC薄化层的表面平滑化的工序；在所述单晶SiC薄化层的平滑化的表面形成SiC外延生长层的工序。
依据本发明的另一方式，提供一种半导体衬底的制造方法，其包括：在SiC单晶衬底的Si面形成氢离子注入层的工序；在所述SiC单晶衬底的所述Si面形成SiC外延生长层的工序；与所述形成SiC外延生长层的工序一起，使所述氢离子注入层脆化而形成单晶SiC薄化层的工序；在所述SiC外延生长层的Si面粘贴临时衬底的工序；从所述SiC单晶衬底剥离所述单晶SiC薄化层、所述SiC外延生长层和所述临时衬底的第二层叠体的工序；将所剥离的所述单晶SiC薄化层的表面平滑化的工序；和在平滑化了的所述单晶SiC薄化层的所述表面形成SiC多晶生长层的工序。
发明效果
依据本实施方式，能够提供低成本且高品质的半导体衬底及其制造方法和半导体器件。
附图说明
图1表示第一实施方式的半导体衬底的制造方法，是在SiC单晶衬底的C面形成氢离子注入层和磷离子注入层的构造的剖视图。
图2表示第一实施方式的半导体衬底的制造方法，是在磷离子注入层的C面上利用CVD法形成SiC多晶生长层的构造的剖视图。
图3A表示第一实施方式的半导体衬底的制造方法，是表示经由单晶SiC薄化层内的剥离面与SiC单晶衬底分离，且在SiC多晶生长层和SiC多晶生长层上形成有SiC单晶层的构造的剖视图。
图3B表示剥离及分离后的SiC单晶衬底的构造的剖视图。
图4表示第一实施方式的半导体衬底的制造方法，是对SiC单晶层的Si面进行了研磨的构造的剖视图。
图5表示第一实施方式的半导体衬底的制造方法，是在SiC薄化层上形成有SiC外延生长层的构造的剖视图。
图6表示第二实施方式的半导体衬底的制造方法，是在SiC单晶衬底的Si面形成有氢离子注入层的构造的剖视图。
图7表示第二实施方式的半导体衬底的制造方法，是通过氢离子注入层的退火处理，将氢离子注入层脆弱化，形成单晶SiC薄化层后，在单晶SiC薄化层的Si面形成有SiC外延生长层的构造的剖视图。
图8表示第二实施方式的半导体衬底的制造方法，是经由在SiC外延生长层的Si面涂布接合层并粘贴石墨衬底后进行脆弱化退火而形成的单晶SiC薄化层，与SiC单晶衬底剥离及分离了的构造的剖视图。
图9表示第二实施方式的半导体衬底的制造方法，是将单晶SiC薄化层的剥离面平滑化后，对单晶SiC薄化层的C面上实施P离子注入而形成了磷离子注入层的构造的剖视图。
图10表示除去接合剂，将单晶SiC薄化层与SiC外延生长层的层叠体和石墨衬底分离，所分离的单晶SiC薄化层与SiC外延生长层的层叠体的Si面以与碳托盘接触的方式搭载，使C面朝上地露出，利用CVD法在该表面形成了SiC多晶生长层的构造的剖视图。
图11表示第二实施方式的半导体衬底的制造方法，是除去了碳托盘的构造的剖视图。
图12表示利用实施方式的半导体衬底制作的肖特基势垒二极管的剖视图。
图13表示利用实施方式的半导体衬底制作的沟槽栅型MOSFET的剖视图。
图14表示利用实施方式的半导体衬底制作的平面栅极型MOSFET的剖视图。
图15A表示说明SiC的结晶面的俯视图。
图15B表示说明SiC的结晶面的侧视图。
图16表示实施方式的半导体衬底(晶片)的鸟瞰图。
图17A表示能够适用于实施方式的半导体衬底的SiC外延衬底的4H-SiC结晶的晶胞的鸟瞰图。
图17B表示4H-SiC结晶的2层部分的结构图。
图17C表示4H-SiC结晶的4层部分的结构图。
图18表示从(0001)面的正上看图17A所示的4H-SiC结晶的晶胞的结构图。
具体实施方式
接着，参照附图，对实施方式进行说明。在以下说明的附图的记载中，对相同或者类似的部分标注相同或者类似的附图标记。附图是示意性的图示。另外，在以下所示的实施方式，是例示用于将技术思想具体化的装置或方法的实施方式，不是对部件的材质、形状、构造、配置等加以特定的内容。实施方式能够施加各种变更。
在以下的实施方式的说明中，“C”表示SiC的C面，“S”表示SiC的Si面。
(第一实施方式)
(半导体衬底)
第一实施方式的半导体衬底1如图5所示，包括六方晶系的SiC单晶层13I、配置在SiC单晶层13I的Si面上的SiC外延生长层(SiC-epi)12E、配置在SiC单晶层13I的与Si面相对的C面上的SiC多晶生长层(SiC-poly CVD)18PC。
SiC单晶层13I如图5所示，具有单晶SiC薄化层10HE。单晶SiC薄化层10HE具有第一离子注入层。第一离子注入层如图5所示具有氢离子注入层10HI。单晶SiC薄化层10HE具有氢离子注入层10HI的脆化层。另外，SiC单晶层13I也可以具有第二离子注入层。在此，第二离子注入层如图5所示，配置在单晶SiC薄化层10HE与SiC多晶生长层18PC之间。第二离子注入层如图5所示，也可以具有磷离子注入层10PI。
在此，SiC单晶层13I的Si面例如是4H-SiC的[0001]方位的面，SiC单晶层13I的C面是4H-SiC的[000-1]方位的面。
另外，SiC单晶衬底10SB通过从SiC外延生长层12E剥离，而能够再利用。
(制造方法)
第一实施方式的半导体衬底的制造方法中，在SiC单晶衬底(SiCSB)10SB的C面依次地形成氢离子注入层10HI和磷离子注入层10PI的构造的剖视图如图1所示。
第一实施方式的半导体衬底的制造方法中，在磷离子注入层10PI的C面上利用CVD法形成SiC多晶生长层(SiC-poly CVD)18PC的构造的剖视图如图2所示。
第一实施方式的半导体衬底的制造方法中，经由单晶SiC薄化层10HE内的剥离面BP与SiC单晶衬底10SB分离，并且SiC多晶生长层18PC和在SiC多晶生长层18PC上形成有SiC单晶层13I的构造的剖视图如图3A所示。
另一方面，剥离及分离的SiC单晶衬底10SB的构造的剖视图如图3B所示。
第一实施方式的半导体衬底的制造方法中，研磨了SiC单晶层13I的Si面的构造的剖视图如图4所示。
第一实施方式的半导体衬底的制造方法中，在SiC单晶层13I的Si面上，形成了SiC外延生长层12E的构造的剖视图如图5所示。
(离子注入剥离法)
第一实施方式的半导体衬底的制造方法中，应用了离子注入剥离法。利用离子注入剥离法，能够在SiC单晶衬底10SB的表面形成单晶SiC薄化层10HE。离子注入剥离法具有以下的工序。
(a)首先，对六方晶系的SiC单晶衬底10SB的Si面实施氢的离子注入，将氢离子注入层10HI形成为规定的深度。
(b)接着，实施退火处理，使氢离子注入层10HI脆弱化，形成单晶SiC薄化层10HE。脆化了的氢离子注入层10HI变成单晶SiC薄化层10HE。在此，退火处理是脆化热退火处理。在氢的离子注入后使氢微泡产生，是用于使单晶SiC薄化层10HE容易断裂的处理。在单晶SiC薄化层10HE内，在剪切应力等的应力施加时，形成剥离面BP。
第一实施方式的半导体衬底的制造方法，是在SiC多晶生长层18PC上具有单晶SiC薄化层10HE和SiC外延生长层12E的半导体衬底1的制造方法。包括利用离子注入剥离法使六方晶系的SiC单晶衬底10SB的表面薄化的工序；在薄化了的SiC单晶层13I的第一面上使单晶SiC外延生长的工序；在薄化了的SiC单晶层13I的第二面上利用CVD法使SiC多晶生长层18PC直接生长的工序。在此，第一面和第二面的界面接合均没有使用衬底接合法。
另外，第一实施方式的半导体衬底的制造方法，具有利用离子注入剥离法使六方晶系的SiC单晶衬底10SB的(000-1)C面薄化的工序。
第一实施方式的半导体衬底的制造方法具有以下的工序。即：在SiC单晶衬底10SB的C面形成氢离子注入层10HI的工序；在SiC单晶衬底10SB的C面形成SiC多晶生长层18PC的工序；与形成SiC多晶生长层18PC的工序一起，使氢离子注入层10HI脆化，形成单晶SiC薄化层10HE的工序；从SiC单晶衬底10SB将单晶SiC薄化层10HE和SiC多晶生长层18PC的第一层叠体剥离的工序；将剥离后的单晶SiC薄化层10HE的表面平滑化的工序；在单晶SiC薄化层10HE的平滑化后的表面形成SiC外延生长层12E的工序。
参照附图，在以下对第一实施方式的半导体衬底的制造方法进行详述。
(A)首先，如图1所示，对六方晶系的SiC单晶衬底(SiCSB)10SB的C面注入氢离子。对SiC单晶衬底10SB的C面注入氢离子后，氢离子到达与入射能量对应的深度，且高浓度地分布。由此，如图1所示，从表面至规定深度形成氢离子注入层10HI。
通过基于离子注入剥离法的氢离子注入，形成具有规定的深度(大约0.5μm～1μm程度)的氢离子注入层10HI。在此，作为离子注入条件，加速能量例如为大约100keV程度，剂量为例如大约2.0×1017/cm2程度。
(B)接着，如图1所示，在SiC单晶衬底10SB的C面，也可以注入用于使层叠接触界面的电阻值降低的另外的(P等)离子。在此，磷离子注入层10PI的深度例如为大约0.01μm～0.5μm程度。作为离子注入条件，加速能量例如为大约10keV～180keV程度，剂量例如为大约4×1015/cm2～6×1016/cm2程度。
(C)接着，如图2所示，在SiC单晶衬底10SB的C面上形成SiC多晶生长层18PC。在此，SiC多晶生长层18PC例如能够利用CVD法在SiC单晶衬底10SB的C面上堆积。SiC多晶生长层18PC的厚度例如优选为大约150μm～500μm程度。半导体衬底1(参照图5)的厚度根据需要以成为大约150μm～500μm程度的方式调节。在此，半导体衬底1的厚度如图5所示，是SiC多晶生长层18PC、SiC单晶层13I、SiC外延生长层12E的各层之和。
另外，在SiC多晶生长层18PC的堆积时的高温处理的同时，能够使氢离子注入层10HI脆化。另外，同时，进行氢离子和P离子等的活性化退火。在SiC多晶生长层18PC的形成时的热处理的同时，氢离子注入层10HI被脆弱化，形成单晶SiC薄化层10HE。
向SiC单晶衬底10SB的C面的2次离子注入中，第一次是用于离子注入剥离法的氢离子注入。在注入氢离子(质子)后，产生氢微泡，将氢离子注入层10HI脆化。当注入氢离子后，氢离子滞留在大约1μm的深度。在此，当进行热退火处理后，氢离子气化，在SiC单晶衬底10SB中形成多孔的层。由于该多孔的层，SiC单晶衬底10SB脆化，形成氢离子注入层10HI的脆弱层、即单晶SiC薄化层10HE。如图2所示，在单晶SiC薄化层10HE的断裂面BP，容易发生断裂。由于氢离子注入层10HI的脆弱化，能够避免SiC单晶衬底10SB与SiC多晶生长层18PC的热膨胀系数CTE(Coefficient of Thermal Expansion)之差导致的结晶缺陷的发生和翘曲的发生。
第二次的离子注入是用于降低SiC单晶衬底10SB与SiC多晶生长层18PC的接触界面的欧姆接触电阻的P离子注入，以在注入表面附近的施主密度成为大约1×1018/cm3～1×1020/cm3的方式进行多段P离子注入。在注入后需要使P离子活性化，且需要用于使施主密度提高的活性化热退火。
该双方的退火能够通过基于CVD法的SiC多晶生长层18PC的堆积时的衬底加热同时达成。
(D1)接着，如图3A所示，从SiC单晶衬底10SB剥离单晶SiC薄化层10HE、磷离子注入层10HP和SiC多晶生长层18PC的层叠体(18PC、10PI、10HE)。在此，剥离工序在被脆化处理后的单晶SiC薄化层10HE的剥离面BP中实施。
(D2)另一方面，如图3B所示，在剥离后的SiC单晶衬底10SB的C面上，露出单晶SiC薄化层10HE的凹凸构造。将该单晶SiC薄化层10HE的凹凸构造依次使用机械研磨法和机械化学研磨法将SiC单晶衬底10SB的Si面平滑化。SiC单晶衬底10SB的C面通过上述工序，表面的平均粗糙度Ra例如为大约1nm以下。其结果，SiC单晶衬底10SB是可再利用的。SiC单晶衬底10SB能够再利用。
(E)接着，如图4所示，将剥离了的单晶SiC薄化层10HE的表面依次利用机械研磨法和机械化学的研磨法对表面进行平滑化。单晶SiC薄化层10HE的Si面通过上述工序，表面的平均粗糙度Ra例如为大约1nm以下。
(F)接着，如图5所示，在平滑化表面利用CVD法进行异质外延生长，形成结晶性良好的SiC外延生长层12E。此外，通过异质外延生长来形成SiC外延生长层12E的CVD装置，与在SiC单晶衬底10SB的C面上形成SiC多晶生长层18PC的CVD装置，可以采用相同的CVD装置，也可以作为各自的专用的装置而构成。
通过以上的工序，能够形成第一实施方式的半导体衬底。
依据第一实施方式，通过向六方晶系的SiC单晶衬底的C面的离子注入剥离法，形成单晶SiC薄化层，并且通过组合对单晶SiC薄化层的C面进行的SiC多晶层的直接生长，能够提供不使用SiC外延生长层与SiC多晶层的衬底接合法的半导体衬底及其制造方法。
依据第一实施方式，在SiC单晶衬底的C面利用离子注入剥离法形成单晶SiC薄化层，对于单晶SiC薄化层，利用CVD法直接堆积SiC多晶层，由此能够提供没有SiC外延生长层与SiC多晶生长层的接合工序、且通过制造工序的简略化降低了制造成本的半导体衬底及其制造方法。
依据第一实施方式的半导体衬底的制造方法，利用离子注入剥离法与CVD直接堆积技术的组合技术，能够不接合衬底地制作SiC外延生长层与SiC多晶生长层的层叠体的半导体衬底。
依据第一实施方式，由于使六方晶系的SiC单晶衬底薄层化，在其单晶SiC薄化层上通过异质外延生长来形成外延生长层，因此在器件的制作面得到六方晶系的SiC外延生长层的Si面。另外，将与Si衬底相比高价的SiC单晶衬底作为种衬底使用，由于种衬底能够进行数十次以上的再使用，因此在成本上与使用Si衬底的情况相比没有太大变化。
依据第一实施方式，由于将SiC单晶衬底作为基底使用，因此利用离子注入剥离法的单晶SiC薄化层的形成成为基本，但由于不需要通过研磨或蚀刻来去除保持衬底，就能够得到六方晶系的SiC外延生长层，因此能够作为SiC类的功率器件用的半导体衬底来应用。
第一实施方式是在SiC多晶衬底上具有SiC外延生长层的半导体衬底的制造方法，在六方晶系的单晶SiC衬底的(000-1)C面，在利用离子注入剥离法将SiC单晶衬底的表面薄化了的单晶SiC薄化层上，利用热CVD法直接堆积SiC多晶生长层，由此无需SiC外延生长层与SiC多晶生长层的衬底接合，能够将制造工序简化，实现制造成本降低。
在第一实施方式中，能够得到以下的(1)～(6)的效果。
(1)由于不使用由现有的离子注入剥离法制造复合衬底时所必需的衬底接合，因此能够消除起因于接合的接合缺陷或空隙导致的成品率降低。另外，减少工序数量以及减少不良原因导致的固定成本和可变成本，并且提高了生产率和品质。
(2)不需要为了确保接合性的精密的研磨加工，消除不良损失或加工成本增加所导致的高成本化，能够提供便宜的SiC复合衬底。
(3)在SiC多晶生长层与单晶SiC外延生长层的接触面的单侧预先进行离子注入，在另一方在成膜时进行高浓度掺杂控制，由此能够降低界面接触电阻值，所以能够降低欧姆接触电阻，并能够降低复合衬底特有的驱动电压。
(4)由于热CVD法在SiC多晶生长层的堆积中能够高浓度自掺杂，因此能够使体积电阻值实现与通过升华法制作的SiC单晶衬底同样的低电阻化。
(5)在对SiC单晶衬底C面进行的2次离子注入中，第一次是用于离子注入剥离法的氢离子注入，需要为了在离子注入后使氢微泡产生而使薄化层容易断裂的脆化热退火。第二次的离子注入是用于降低单晶SiC与多晶SiC的接触界面电阻(欧姆接触)的P离子注入，在注入后需要使P离子活性化，且需要用于使施主密度提高的活性化热退火。该双方的退火因为通过基于CVD的SiC多晶生长层的堆积时的衬底加热而同时达成，所以这些退火工序不需要另外进行，能够降低制造成本。
(6)在基于CVD的SiC多晶生长层的厚膜堆积前，由于发生基于脆化退火效果的剥离现象，因此能够缓和SiC单晶衬底与SiC多晶生长层的热膨胀系数不匹配，抑制翘曲。
(第二实施方式)
(半导体衬底)
第二实施方式的半导体衬底1如图11所示，具有六方晶系的SiC单晶层13I、配置在SiC单晶层13I的Si面上的SiC外延生长层12E和配置在SiC单晶层13I的与Si面相对的C面上的SiC多晶生长层18PC。
SiC单晶层13I具有单晶SiC薄化层10HE。单晶SiC薄化层10HE具有第一离子注入层。第一离子注入层具有氢离子注入层10HI。单晶SiC薄化层10HE具有氢离子注入层10HI的脆化层。另外，SiC单晶层13I也可以具有第二离子注入层。在此，第二离子注入层配置在第一离子注入层与SiC多晶生长层之间。第二离子注入层也可以具有磷离子注入层10PI。
在此，SiC单晶层13I的Si面例如是4H-SiC的[0001]方位的面，SiC单晶层13I的C面例如是4H-SiC的[000-1]方位的面。
另外，SiC单晶衬底10SB通过从SiC外延生长层12E剥离，从而能够再利用。
(制造方法)
第二实施方式的半导体衬底的制造方法中，在SiC单晶衬底10SB的Si面形成有氢离子注入层10HI的构造的剖视图如图6所示。
第二实施方式的半导体衬底的制造方法中，通过氢离子注入层10HI的退火处理，将氢离子注入层10HI脆弱化，形成单晶SiC薄化层10HE后，在单晶SiC薄化层10HE的Si面形成有SiC外延生长层12E的构造的剖视图如图7所示。
第二实施方式的半导体衬底的制造方法中，在SiC外延生长层12E的Si面涂布接合层17PI，并粘贴石墨衬底19GS后，经由脆弱化了的单晶SiC薄化层10HE而与SiC单晶衬底10SB剥离及分离的构造的剖视图如图8所示。
第二实施方式的半导体衬底的制造方法中，将单晶SiC薄化层10HE的剥离面进行平滑化后，在单晶SiC薄化层10HE的C面上实施P离子注入，形成磷离子注入层10PI的构造的剖视图如图9所示。
第二实施方式的半导体衬底的制造方法中，除去接合剂17PI，将单晶SiC薄化层10HE与SiC外延生长层12E的层叠体和石墨衬底19GS分离，以分离了的单晶SiC薄化层10HE与SiC外延生长层12E的层叠体的Si面与碳托盘20CT接触的方式搭载，使C面向上地露出，在表面利用CVD法形成有SiC多晶生长层18PC的构造的剖视图如图10所示。
第二实施方式的半导体衬底的制造方法中，将碳托盘20CT除去后的构造的剖视图如图11所示。
(离子注入剥离法)
第二实施方式的半导体衬底的制造方法中，应用了离子注入剥离法。通过离子注入剥离法，从SiC单晶衬底10SB形成单晶SiC薄化层10HE。离子注入剥离法具有以下的工序。
(a)首先，对六方晶系的SiC单晶衬底10SB的C面实施氢离子注入，并且将氢离子注入层10HI形成到规定的深度。
(b)接着，实施退火处理后，氢离子注入层10HI被脆弱化，形成单晶SiC薄化层10HE。脆化了的氢离子注入层10HI成为单晶SiC薄化层10HE。在氢离子注入后产生氢微泡，需要用于使单晶SiC薄化层10HE容易断裂的脆化热退火。在单晶SiC薄化层10HE内施加应力时，形成剥离面BP。
第二实施方式是在SiC多晶生长层18PC上具有单晶SiC薄化层10HE和SiC外延生长层12E的半导体衬底1的制造方法。具有利用离子注入剥离法使六方晶系的SiC单晶衬底10SB的表面薄化的工序；在薄化了的SiC单晶层13I的第一面上使单晶SiC外延生长的工序；在薄化了的SiC单晶层13I的第二面上利用CVD法使SiC多晶生长层18PC直接生长的工序。在此，第一面和第二面的界面接合均没有使用衬底接合法。
另外，第二实施方式的半导体衬底的制造方法，具有利用离子注入剥离法使六方晶系的SiC单晶衬底10SB的(0001)Si面薄化的工序。
基于第二实施方式，通过将离子注入剥离法和CVD直接堆积技术相组合的技术，不接合衬底，就能够提供SiC单晶衬底10SB与SiC多晶生长层18PC的层叠体构造的半导体衬底的制造方法。
第二实施方式的半导体衬底的制造方法具有以下的工序。即，具有在SiC单晶衬底10SB的Si面形成氢离子注入层10HI的工序；在SiC单晶衬底10SB的Si面形成SiC外延生长层12E，并且将氢离子注入层10HI脆化，形成单晶SiC薄化层10HE的工序；在SiC外延生长层12E的Si面粘贴临时衬底的工序；从SiC单晶衬底10SB将单晶SiC薄化层10HE和SiC外延生长层12E的层叠体剥离的工序；将剥离了的单晶SiC薄化层10HE的表面平滑化的工序；在平滑化后的单晶SiC薄化层10HE的表面形成SiC多晶生长层18PC的工序。
参照附图，在以下详述第二实施方式的半导体衬底的制造方法。
(G1)首先，如图6所示，在六方晶系的SiC单晶衬底10SB的Si面，注入用于离子注入剥离法的氢离子，形成具有规定的深度(大约1μm)的氢离子注入层10HI。在此，作为离子注入条件，加速能量例如为大约100keV程度，剂量例如为大约2.0×1017/cm2程度。
(G2)接着，将氢离子注入层10HI进行高温处理，将氢离子注入层10HI脆化。需要用于在氢离子注入后产生氢微泡并使单晶SiC薄化层10HE容易断裂的脆化热退火。
(H)接着，如图7所示，在单晶SiC薄化层10HE的Si面利用CVD法进行异质外延生长，形成SiC外延生长层12E。
(I)接着，如图8所示，将图7的衬底构造从CVD异质外延生长炉取出，在SiC单晶衬底10SB、单晶SiC薄化层10HE和SiC外延生长层12E的层叠体中，在SiC外延生长层12E的Si面利用接合剂17PI粘贴临时衬底。临时衬底例如能够应用石墨衬底19GS或者烧结硅衬底等的硅衬底。接合层17PI例如使用聚酰亚胺系等的有机接合剂。此外，也可以使用环氧树脂类或丙烯酸类等的有机接合剂。比SiC单晶衬底10SB大一圈的尺寸的较大临时衬底(石墨衬底19GS)，在插入批量式纵型CVD炉的晶舟槽中排列时，具有使晶舟支柱痕迹位于衬底有效区域外的优点。
(J)接着，如图8所示，从SiC单晶衬底10SB将与石墨衬底19GS接合的单晶SiC薄化层10HE和SiC外延生长层12E剥离并且分离。
(K1)接着，如图9所示，将与石墨衬底19GS接合的单晶SiC薄化层10HE和SiC外延生长层12E的层叠体的剥离面利用机械研磨和机械化学研磨法依次平滑化。单晶SiC薄化层10HE的C面通过上述工序，表面的平均粗糙度Ra例如为大约1nm以下。
(K2)另一方面，在所剥离的SiC单晶衬底10SB的Si面上，露出了单晶SiC薄化层10HE的凹凸构造。对该单晶SiC薄化层10HE的凹凸构造依次利用机械的研磨法和机械化学的研磨法将SiC单晶衬底10SB的Si面平滑化。SiC单晶衬底10SB的Si面通过上述工序，表面的平均粗糙度Ra例如为大约1nm以下。其结果是，SiC单晶衬底10SB是可再利用的。SiC单晶衬底10SB能够再利用。
(L)接着，如图9所示，对平滑化面注入用于使层叠接触界面的电阻值降低的P(磷)离子，形成磷离子注入层10PI。在此，磷离子注入层10PI的深度例如为大约0.01μm～0.5μm程度。作为离子注入条件，加速能量例如为大约10keV～180keV程度，剂量例如为大约4×1015/cm2～6×1016/cm2程度。
(M)接着，虽然省略了图示，利用湿蚀刻或有机溶剂等除去接合剂17PI，将单晶SiC薄化层10HE和SiC外延生长层12E的层叠体与石墨衬底19GS分离。
(N)接着，如图10所示，以所分离的单晶SiC薄化层10HE和SiC外延生长层12E的层叠体的Si面与碳托盘20CT接触的方式搭载，使C面向上地露出，在该表面利用CVD法堆积SiC多晶生长层18PC的同时，进行活性化和结晶损伤恢复退火。
(O)接着，如图11所示，将单晶SiC薄化层10HE、SiC外延生长层12E和SiC多晶生长层18PC的层叠体与碳托盘20CT分离，将外周部和衬底两面加工成规定的形状和表面状态。此外，在单晶SiC薄化层10HE的Si面利用CVD法进行异质外延生长来形成SiC外延生长层12E的CVD装置，和在单晶SiC薄化层10HE的C面利用CVD法形成SiC多晶生长层18PC的CVD装置，可以使用相同CVD装置，也可以作为各自的专用的装置而构成。
通过以上的工序，能够形成第二实施方式的半导体衬底1。
在第二实施方式中，通过将基于向六方晶系单晶SiC衬底的Si面的离子注入剥离法来进行的单晶SiC衬底薄化、和基于CVD来进行的多晶SiC层的直接生长进行组合，能够提供不使用衬底接合法的复合衬底的制造方法。
相对于在单晶SiC衬底的Si面利用离子注入剥离法薄化为单晶层的单晶SiC层，利用CVD法直接堆积多晶SiC支承层，由此不需要单晶SiC层与多晶SiC衬底的接合工序，通过制造工序的简略化降低了制造成本。
第二实施方式是在多晶SiC衬底上具有单晶SiC外延生长层的SiC复合衬底的制造方法，在六方晶系单晶SiC衬底(000-1)C面中，利用离子注入剥离法将单晶SiC衬底的表面薄化的单晶SiC层上，利用热CVD法直接堆积多晶SiC支承层，由此不需要单晶SiC层与多晶SiC衬底的衬底接合，将制造工序简略化，能够降低制造成本。
在第二实施方式中，能够得到以下的(1)～(6)的效果。
(1)由于不使用由现有的离子注入剥离法制造复合衬底时所必需的衬底接合，所以能够消除由接合引起的接合缺陷或空隙导致的成品率降低。另外，减少工序数量以及减少不良原因导致的固定成本和可变成本，并且提高了生产率和品质。
(2)不需要为了确保接合性的精密的研磨加工，消除不良损失或加工成本增加所导致的高成本化，能够提供便宜的SiC复合衬底。
(3)在SiC多晶生长层与单晶SiC外延生长层的接触面的单侧预先进行离子注入，在另一方在成膜时进行高浓度掺杂控制，由此能够降低界面接触电阻值，所以能够降低截面接触电阻，并能够降低复合衬底特有的驱动电压。
(4)由于热CVD法在SiC多晶生长层的堆积中能够高浓度自掺杂，因此能够使体积电阻值实现与通过升华法制作的SiC单晶衬底同样的低电阻化。
(5)在对SiC单晶衬底C面进行的2次离子注入中，第一次是用于离子注入剥离法的氢离子注入，需要为了在离子注入后使氢微泡产生而使薄化层容易断裂的脆化热退火。第二次的离子注入是用于降低单晶SiC与多晶SiC的接触界面电阻(欧姆接触)的P离子注入，在注入后需要使P离子活性化，且需要用于使施主密度提高的活性化热退火。该双方的退火因为通过基于CVD的SiC多晶生长层的堆积时的衬底加热而同时达成，所以这些退火工序不需要另外进行，能够降低制造成本。
(6)在利用离子注入剥离法将Si面薄化的第二实施方式中，在SiC多晶生长层的堆积时，由于不需要将SiC单晶衬底自身放入CVD反应室中，因此能够增加SiC单晶衬底的再利用次数，因此能够进一步降低成本。
实施方式的半导体衬底例如能够用于各种SiC类半导体元件的制造。以下，作为它们的一例，说明SiC-SBD、SiC沟槽栅(T：Trench)型MOSFET和SiC平面栅型MOSFET的例子。
(SiC-SBD)
作为利用实施方式的半导体衬底所制作的半导体器件，SiC-SBD21如图12所示，具有由SiC多晶生长层(CVD)18PC和SiC外延生长层12E构成的半导体衬底1。此外，也可以在SiC多晶生长层18PC与SiC外延生长层12E之间插设SiC单晶层13I。在此，利用SiC单晶层13I能够抑制在SiC外延生长层12E中扩展的耗尽层的扩展，并且能够容易地形成与在SiC外延生长层12E的C面形成的SiC多晶生长层18PC的欧姆接触。SiC外延生长层12E成为漂移层，SiC单晶层13I成为缓冲层，SiC多晶生长层18PC成为基底层。
SiC多晶生长层18PC被掺杂n+型(杂质密度例如为大约1×1018cm-3～大约1×1021cm-3)，SiC外延生长层12E被掺杂n-型(杂质密度为例如大约5×1014cm-3～大约5×1016cm-3)。SiC单晶层13I相比SiC外延生长层12E更高浓度地掺杂。
另外，SiC外延生长层12E也可以具有4H-SiC、6H-SiC或者2H-SiC的任一者的结晶构造。
作为n型掺杂杂质，例如能够适用N(氮)、P(磷)、As(砷)等。
作为p型掺杂杂质，例如能够适用B(硼)、Al(铝)、TMA等。
SiC多晶生长层18PC的背面((000-1)C面)以覆盖其整个区域的方式具有阴极电极22，阴极电极22连接于阴极端子K。
另外，SiC外延生长层12的表面100(例如(0001)Si面)，具有将SiC外延生长层12E的一部分作为活性区域23露出的接触孔24，在包围活性区域23的场区域25形成有场绝缘膜26。
场绝缘膜26由SiO2(氧化硅)构成，也可以由氮化硅(SiN)等其他的绝缘物构成。在该场绝缘膜26上形成有阳极电极27，阳极电极27连接于阳极端子A。
在SiC外延生长层12的表面100附近(表层部)，以与阳极电极27相接的方式形成有p型的JTE(Junction Termination Extension：结终端扩展)构造28。JTE构造28以跨场绝缘膜26的接触孔24的内外的方式，沿着接触孔24的轮廓形成。
(SiC-TMOSFET)
作为利用实施方式的半导体衬底制作的半导体器件，沟槽栅型MOSFET31如图13所示，具有由SiC多晶生长层18PC和SiC外延生长层12E构成的半导体衬底1。此外，在SiC多晶生长层18PC与SiC外延生长层12E之间也可以插设SiC单晶层13I。在此，通过SiC单晶层13I，能够抑制在SiC外延生长层12E中扩展的耗尽层的扩展，并且能够容易地形成与在SiC外延生长层12E的C面形成的SiC多晶生长层18PC的欧姆接触。SiC外延生长层12E成为漂移层，SiC单晶层13I成为缓冲层，SiC多晶生长层18PC成为基底层。
SiC多晶生长层18PC被掺杂n+型(杂质密度例如为大约1×1018cm-3～大约1×1021cm-3)，SiC外延生长层12E被掺杂n-型(杂质密度例如为大约5×1014cm-3～大约5×1016cm-3)。SiC单晶层13I相比SiC外延生长层12E更高浓度地掺杂。
另外，SiC外延生长层12E也可以具有4H-SiC、6H-SiC或者2H-SiC的任一者的结晶构造。
作为n型掺杂杂质，例如能够适用N(氮)、P(磷)、As(砷)等。
作为p型掺杂杂质，例如能够适用B(硼)、Al(铝)、TMA等。
SiC多晶生长层18PC的背面((000-1)C面)以覆盖其整个区域的方式具有漏极电极32，漏极电极32连接于漏极端子D。
在SiC外延生长层12E的表面100((0001)Si面)附近(表层部)，形成有p型(杂质密度例如为大约1×1016cm-3～大约1×1019cm-3)的体区域33。在SiC外延生长层12E中，相对于体区域33，SiC多晶生长层18PC侧的部分为维持了SiC外延生长层RE的原来状态的、n-型的漏极区域34(12E)。
在SiC外延生长层12E形成有栅极沟槽35。栅极沟槽35从SiC外延生长层12E的表面100贯通体区域33，并且其最深部到达漏极区域34(12E)。
在栅极沟槽35的内面和SiC外延生长层12E的表面100，以覆盖栅极沟槽35的内面整个区域的方式形成有栅极绝缘膜36。并且，将栅极绝缘膜36的内侧例如用多晶硅填充，从而栅极电极37被埋设在栅极沟槽35内。在栅极电极37连接有栅极端子G。
在体区域33的表层部形成有形成栅极沟槽35的侧面的一部分的n+型的源极区域38。
另外，在SiC外延生长层12形成有，从其表面100贯通源极区域38且连接于体区域33的p+型(杂质密度例如为大约1×1018cm-3～大约1×1021cm-3)的体接触区域39。
在SiC外延生长层12E上形成有由SiO2构成的层间绝缘膜40。源极电极42经由形成于层间绝缘膜40的接触孔41连接于源极区域38和体接触区域39。在源极电极42连接有源极端子S。
在源极电极42与漏极电极32之间(源极-漏极间)产生规定的电位差的状态下，通过对栅极电极37施加规定的电压(栅极阈值电压以上的电压)，能够利用来自栅极电极37的电场在体区域33的与栅极绝缘膜36的界面附近形成沟道。由此，能够在源极电极42与漏极电极32之间流通电流，能够使SiC-TMOSFET31为导通状态。
(SiC平面栅极型MOSFET)
作为利用实施方式的半导体衬底1制作的半导体器件，平面栅极型MOSFET51如图14所示，具有由SiC多晶生长层18PC与SiC外延生长层12E构成的半导体衬底1。此外，在SiC多晶生长层18PC与SiC外延生长层12E之间也可以插设SiC单晶层13I。在此，通过SiC单晶层13I能够抑制在SiC外延生长层12E中扩展的耗尽层的扩展，并且能够容易地形成与在SiC外延生长层12E的C面形成的SiC多晶生长层18PC的欧姆接触。SiC外延生长层12E成为漂移层，SiC单晶层13I成为缓冲层，SiC多晶生长层18PC成为基底层。
SiC多晶生长层18PC被掺杂n+型(杂质密度例如为大约1×1018cm-3～大约1×1021cm-3)，SiC外延生长层12被掺杂n-型(杂质密度例如为大约5×1014cm-3～大约5×1016cm-3)。
另外，SiC外延生长层12也可以具有4H-SiC、6H-SiC或者2H-SiC的任一者的结晶构造。
作为n型掺杂杂质例如能够适用N(氮)、P(磷)、As(砷)等。
作为p型掺杂杂质例如能够适用B(硼)、Al(铝)、TMA等。
在SiC单晶衬底10SB的背面((000-1)C面)以覆盖整个区域的方式形成有漏极电极52，在漏极电极52连接有漏极端子D。
在SiC外延生长层12E的表面100((0001)Si面)附近(表层部)，p型(杂质密度例如为大约1×1016cm-3～大约1×1019cm-3)的体区域53形成为阱状。在SiC外延生长层12E中，相对于体区域53，SiC单晶衬底10SB侧的部分为维持了外延生长后的原来状态的、n-型的漏极区域54(12E)。
在体区域53的表层部，与体区域53的周边缘隔开间隔地形成有n+型的源极区域55。
在源极区域55的内侧形成有p+型(杂质密度例如为大约1×1018cm-3～大约1×1021cm-3)的体接触区域56。体接触区域56在深度方向上贯通源极区域55，并连接于体区域53。
在SiC外延生长层12E的表面100形成有栅极绝缘膜57。栅极绝缘膜57覆盖体区域53中的包围源极区域55的部分(体区域53的周边缘部)和源极区域55的外周边缘。
在栅极绝缘膜57上形成有例如由多晶硅构成的栅极电极58。栅极电极58隔着栅极绝缘膜57与体区域53的周边缘部相对。在栅极电极58连接有栅极端子G。
在SiC外延生长层12E上形成有由SiO2构成的层间绝缘膜59。源极电极61经由形成于层间绝缘膜59的接触孔60连接于源极区域55和体接触区域56。在源极电极61连接有源极端子S。
在源极电极61与漏极电极52之间(源极-漏极间)产生规定的电位差的状态下，通过对栅极电极58施加规定的电压(栅极阈值电压以上的电压)，利用来自栅极电极58的电场能够在体区域53的与栅极绝缘膜57的界面附近形成沟道。由此，能够在源极电极61与漏极电极52之间流通电流，能够使平面栅极型MOSFET51为导通状态。
以上，说明了本实施方式，但也能够以其他的方式实施。
另外，例如虽然省略了图示，但利用实施方式的半导体衬底1也能够制造MOS电容器。在MOS电容器中，能够提高成品率和可靠性。
另外，虽然省略了图示，但利用实施方式的半导体衬底1也能够制造双极晶体管。此外，实施方式的半导体衬底1也能够用于SiC-pn二极管、SiCIGBT、SiC互补型MOSFET等的制造。另外，本实施方式的半导体衬底1例如也能够适用于LED(light emitting diode)、半导体光放大器(Semiconductor Optical Amplifier：SOA)之类的其他种类的器件。
(结晶面)
图15A和图15B是说明SiC的结晶面的图。在图15A的俯视图中表示了形成有1次定向平面(orientation flat)201和2次定向平面202的SiC晶片200的Si面211。在图15B的从[-1100]的方位看的侧视图中，在上表面形成[0001]的方位的Si面211，在下表面形成有[000-1]的方位的C面212。
实施方式的半导体衬底(晶片)1的示意性的鸟瞰结构如图16所示，具有SiC多晶生长层18PC和SiC外延生长层12E。
SiC多晶生长层18PC的厚度例如为大约200μm～大约500μm，SiC外延生长层12E的厚度例如为大约4μm～大约100μm。
(结晶构造例)
能够适用于SiC外延生长层12E的4H-SiC结晶的晶胞的示意性的鸟瞰结构如图17A所示，4H-SiC结晶的2层部分的示意性结构如图17B所示，4H-SiC结晶的4层部分的示意性结构如图17C所示。
另外，从(0001)面的正上看图17A所示的4H-SiC的结晶构造的晶胞的示意性结构如图18所示。
如图17A～图17C所示，4H-SiC的结晶构造可以近似为六方晶系，对于1个Si原子结合有4个C原子。4个C原子位于将Si原子配置在中央的正四面体的4个顶点。这些4个C原子，1个C原子相对于Si原子位于[0001]轴方向，其他的3个C原子相对于Si原子位于[000-1]轴侧。在图17A中，偏角θ例如为大约4度以下。
轴和[000-1]轴沿着六棱柱的轴方向，以该[0001]轴作为法线的面(六棱柱的顶面)为(0001)面(Si面)。另一方面，以[000-1]轴为法线的面(六角柱的下面)为(000-1)面(C面)。
另外，在与[0001]轴垂直且从(0001)面的正上看的情况下，通过六角柱的相互不相邻的顶点的方向分别为a1轴[2-1-10]、a2轴[-12-10]和a3轴[-1-120]。
如图18所示，通过a1轴与a2轴之间的顶点的方向为[11-20]轴，通过a2轴与a3轴之间的顶点的方向为[-2110]轴，通过a3轴与a1轴之间的顶点的方向为[1-210]轴。
在通过六角柱的各顶点的上述6个轴的各自之间，相对于其两侧的各轴以30°的角度倾斜且成为六角柱的各侧面的法线的轴，分别从a1轴与[11-20]轴之间起顺时针地依次为[10-10]轴、[1-100]轴、[0-110]轴、[-1010]轴、[-1100]轴和[01-10]轴。以这些轴为法线的各面(六角柱的侧面)为相对于(0001)面和(000-1)面成直角的结晶面。
外延生长层12E也可以具有选自IV族元素半导体、III-V族化合物半导体和II-VI族化合物半导体中的至少1种或者多种。
另外，SiC单晶衬底10SB和SiC外延生长层12E也可以由4H-SiC、6H-SiC或者2H-SiC的任一者的材料构成。
另外，SiC单晶衬底10SB和SiC外延生长层12E，作为SiC以外的其他的材料类，也可以具有选自GaN、BN、AlN、Al2O3、Ga2O3、钻石、碳和石墨中的至少1种。
具有实施方式的半导体衬底的半导体器件，除了SiC类以外，也可以具有GaN类、AlN类、氧化镓类的IGBT、二极管、MOSFET、晶闸管的任一者。
具有实施方式的半导体衬底的半导体器件也可以具有一合一模块、二合一模块、四合一模块、六合一模块、七合一模块、八合一模块、十二合一模块或十四合一模块的任一者的结构。
依据实施方式的半导体衬底，作为衬底材料，代替高成本的SiC单晶衬底，例如也能够利用低成本的SiC多晶生长层。
[其他的实施方式]
如上所述，关于几个实施方式进行了记载，构成本发明的一部分的论述和图面是例示的内容，不应该理解为限定性的内容。根据本发明，本领域技术人员能够知晓各种替代的实施方式、实施例和运用技术。
像这样，本实施方式包括在此没有记载的各种实施方式等。
产业上的利用可能性
本实施方式的半导体衬底和具有该半导体衬底的半导体器件，能够利用于IGBT模块、二极管模块、MOS模块(SiC、GaN、AlN、氧化镓)等的各种半导体模块技术，并且能够适用于驱动作为电动汽车(包含混合动力汽车)、电车、工业用机器人等的动力源利用的电动机的逆变电路用功率模块，以及将太阳能电池、风力发电机等其他的发电装置(尤其是自家发电装置)产生的电力转变为商用电源的电力的逆变电路用功率模块等广泛的应用领域。
附图标记的说明
1…半导体衬底
10SB…SiC单晶衬底
10HI…氢离子注入层
10HE…单晶SiC薄化层
10PI…磷离子注入层
12E…SiC外延生长层
13I…SiC单晶层
18PC…SiC多晶生长层
19GS…石墨衬底
20CT…碳托盘
21…半导体器件(SiC-SBD)
22…阴极电极
23…活性区域
24…接触孔
25…场区域
26…场绝缘膜
27…阳极电极
28…JTE构造
31…半导体器件(SiC-TMOSFET)
32、52…漏极电极
33、53…体区域
34、54…漏极区域
35…栅极沟槽
36、57…栅极绝缘膜
37、58…栅极电极
38、55…源极区域
39、56…体接触区域
40、59…层间绝缘膜
41、60…接触孔
42、61…源极电极
51…半导体器件(SiC-MOSFET)
100…SiC外延生长层的表面
200…SiC晶片
201…1次定向平面
202…2次定向平面
211、[S]…Si面
212、[C]…C面
S…源极端子
D…漏极端子
G…栅极端子
A…阳极端子
K…阴极端子。

Claims (18)

1.一种半导体衬底，其特征在于，具有：
六方晶系的SiC单晶层；
配置在所述SiC单晶层的Si面上的SiC外延生长层；和
配置在所述SiC单晶层的与Si面相对的C面上的SiC多晶生长层。
2.如权利要求1所述的半导体衬底，其特征在于：
所述SiC单晶层具有单晶SiC薄化层。
3.如权利要求2所述的半导体衬底，其特征在于：
所述单晶SiC薄化层具有第一离子注入层。
4.如权利要求3所述的半导体衬底，其特征在于：
所述第一离子注入层具有氢离子注入层。
5.如权利要求4所述的半导体衬底，其特征在于：
所述单晶SiC薄化层具有所述氢离子注入层的脆化层。
6.如权利要求3所述的半导体衬底，其特征在于：
所述SiC单晶层具有第二离子注入层。
7.如权利要求6所述的半导体衬底，其特征在于：
所述第二离子注入层配置在所述第一离子注入层与所述SiC多晶生长层之间。
8.如权利要求6或7所述的半导体衬底，其特征在于：
所述第二离子注入层具有磷离子注入层。
9.如权利要求1～8中任一项所述的半导体衬底，其特征在于：
所述SiC单晶层的所述Si面为4H-SiC的[0001]方位的面，所述SiC单晶层的与所述Si面相对的C面为4H-SiC的[000-1]方位的面。
10.如权利要求1～9中任一项所述的半导体衬底，其特征在于：
所述SiC单晶层通过从所述SiC外延生长层剥离而能够再利用。
11.一种半导体器件，其特征在于：
具有权利要求1～10中任一项所述的半导体衬底。
12.如权利要求11所述的半导体器件，其特征在于：
所述半导体器件具有选自SiC肖特基势垒二极管、SiC-MOSFET、SiC双极晶体管、SiC二极管、碳化硅晶闸管和SiC绝缘栅双极晶体管中的至少1种或者多种。
13.一种半导体衬底的制造方法，其特征在于，具有：
在SiC单晶衬底的C面形成氢离子注入层的工序；
在所述SiC单晶衬底的C面形成SiC多晶生长层的工序；
与所述形成SiC多晶生长层的工序一起，使所述氢离子注入层脆化而形成单晶SiC薄化层的工序；
从所述SiC单晶衬底剥离所述单晶SiC薄化层和所述SiC多晶生长层的第一层叠体的工序；
将所剥离的所述单晶SiC薄化层的表面平滑化的工序；和
在所述单晶SiC薄化层的平滑化后的表面形成SiC外延生长层的工序。
14.如权利要求13所述的半导体衬底的制造方法，其特征在于：
具有在所述SiC单晶衬底的所述C面形成比所述SiC单晶衬底更高杂质浓度的高浓度掺杂层的工序。
15.如权利要求14所述的半导体衬底的制造方法，其特征在于：
形成所述高浓度掺杂层的工序具有形成磷离子注入层的工序。
16.一种半导体衬底的制造方法，其特征在于，具有：
在SiC单晶衬底的Si面形成氢离子注入层的工序；
在所述SiC单晶衬底的所述Si面形成SiC外延生长层的工序；
与所述形成SiC外延生长层的工序一起，使所述氢离子注入层脆化而形成单晶SiC薄化层的工序；
在所述SiC外延生长层的Si面粘贴临时衬底的工序；
从所述SiC单晶衬底剥离所述单晶SiC薄化层、所述SiC外延生长层和所述临时衬底的第二层叠体的工序；
将所剥离的所述单晶SiC薄化层的表面平滑化的工序；和
在平滑化后的所述单晶SiC薄化层的所述表面形成SiC多晶生长层的工序。
17.如权利要求16所述的半导体衬底的制造方法，其特征在于：
具有在所述单晶SiC薄化层的所述表面形成比所述SiC单晶衬底更高杂质浓度的高浓度掺杂层的工序。
18.如权利要求17所述的半导体衬底的制造方法，其特征在于：
形成所述高浓度掺杂层的工序具有形成磷离子注入层的工序。
CN202180091938.7A 2021-01-25 2021-11-05 半导体衬底及其制造方法和半导体器件 Pending CN116745886A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2021-009889 2021-01-25
JP2021009889 2021-01-25
PCT/JP2021/040756 WO2022158085A1 (ja) 2021-01-25 2021-11-05 半導体基板及びその製造方法、及び半導体装置

Publications (1)

Publication Number Publication Date
CN116745886A true CN116745886A (zh) 2023-09-12

Family

ID=82548752

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202180091938.7A Pending CN116745886A (zh) 2021-01-25 2021-11-05 半导体衬底及其制造方法和半导体器件

Country Status (5)

Country Link
US (1) US20230369400A1 (zh)
JP (1) JPWO2022158085A1 (zh)
CN (1) CN116745886A (zh)
DE (1) DE112021006667T5 (zh)
WO (1) WO2022158085A1 (zh)

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4802380B2 (ja) * 2001-03-19 2011-10-26 株式会社デンソー 半導体基板の製造方法
JPWO2012157679A1 (ja) * 2011-05-18 2014-07-31 ローム株式会社 半導体装置およびその製造方法
WO2015064256A1 (ja) * 2013-10-28 2015-05-07 富士電機株式会社 炭化シリコン半導体装置及びその製造方法
JP6572694B2 (ja) * 2015-09-11 2019-09-11 信越化学工業株式会社 ＳｉＣ複合基板の製造方法及び半導体基板の製造方法
JP6582779B2 (ja) * 2015-09-15 2019-10-02 信越化学工業株式会社 ＳｉＣ複合基板の製造方法
JP6515757B2 (ja) * 2015-09-15 2019-05-22 信越化学工業株式会社 ＳｉＣ複合基板の製造方法
DE102016114949B4 (de) * 2016-08-11 2023-08-24 Infineon Technologies Ag Verfahren zur Herstellung eines Halbleiterbauelements
JP6820738B2 (ja) * 2016-12-27 2021-01-27 三菱電機株式会社 半導体装置、電力変換装置および半導体装置の製造方法

Also Published As

Publication number Publication date
DE112021006667T5 (de) 2023-11-02
US20230369400A1 (en) 2023-11-16
WO2022158085A1 (ja) 2022-07-28
JPWO2022158085A1 (zh) 2022-07-28

Similar Documents

Publication Publication Date Title
US7977210B2 (en) Semiconductor substrate and semiconductor device
US10020226B2 (en) Method for forming a semiconductor device and a semiconductor device
CN106575608B (zh) 半导体元件及其制造方法、半导体基板以及晶体层叠结构体
US20210359087A1 (en) Method for Forming a Semiconductor Device and a Semiconductor Device
US20170278930A1 (en) Semiconductor Device Having a Graphene Layer, and Method of Manufacturing Thereof
US9793167B2 (en) Method for forming a wafer structure, a method for forming a semiconductor device and a wafer structure
US8704340B2 (en) Stacked single crystal compound semiconductor substrates
WO2011072027A2 (en) Reverse side engineered iii-nitride devices
US20220157943A1 (en) Semiconductor substrate, semiconductor device, and manufacturing methods of the same
US11004938B2 (en) Semiconductor substrate structure and power semiconductor device
US9153661B2 (en) Semiconductor device and method for manufacturing same
JP2019012836A (ja) 半導体素子
CN115976650A (zh) 半导体基板、半导体元件以及半导体基板的制造方法
JP2016197737A (ja) 半導体素子及びその製造方法、並びに結晶積層構造体
US20230374698A1 (en) Fabricating apparatus of sic epitaxial wafer and fabrication method of the sic epitaxial wafer
US8728877B2 (en) Method for manufacturing silicon carbide semiconductor device with a single crystal substrate
US9048093B2 (en) Method for manufacturing silicon carbide semiconductor device
CN116745886A (zh) 半导体衬底及其制造方法和半导体器件
JPWO2018055838A1 (ja) 半導体素子の製造方法及び半導体基板
US20230369412A1 (en) Semiconductor substrate and fabrication method of the semiconductor substrate
US20230317450A1 (en) Semiconductor substrate and fabrication method of the semiconductor substrate
CN117936361A (zh) 一种晶体层叠结构体制造方法、晶体层叠结构体、层叠结构体及半导体元件
JP2014170872A (ja) 半導体ウェハおよび半導体ウェハの製造方法
WO2014177612A1 (en) Method for manufacturing a semiconductor device comprising a thin semiconductor wafer

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination