DE102015209440A1 - Halbleitersubstrat und Halbleitervorrichtung sowie ein Verfahren zur Herstellung einer Halbleitervorrichtung - Google Patents

Halbleitersubstrat und Halbleitervorrichtung sowie ein Verfahren zur Herstellung einer Halbleitervorrichtung Download PDF

Info

Publication number
DE102015209440A1
DE102015209440A1 DE102015209440.5A DE102015209440A DE102015209440A1 DE 102015209440 A1 DE102015209440 A1 DE 102015209440A1 DE 102015209440 A DE102015209440 A DE 102015209440A DE 102015209440 A1 DE102015209440 A1 DE 102015209440A1
Authority
DE
Germany
Prior art keywords
major surface
semiconductor
layer
trench
semiconductor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE102015209440.5A
Other languages
English (en)
Inventor
Mitsuhiko Sakai
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Publication of DE102015209440A1 publication Critical patent/DE102015209440A1/de
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H01L21/3043—Making grooves, e.g. cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/048—Making electrodes
    • H01L21/0485—Ohmic electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Ceramic Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Dicing (AREA)
  • Finish Polishing, Edge Sharpening, And Grinding By Specific Grinding Devices (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

Ein Verfahren zur Herstellung einer Halbleitervorrichtung umfasst die Schritte des Herstellens eines Halbleitersubstrats (10), das eine Halbleiterschicht (1) mit einer ersten Hauptfläche (P1) und einer gegenüber der ersten Hauptfläche (P1) angeordneten zweiten Hauptfläche (P2) und eine auf ersten Hauptoberfläche (P1) ausgebildete Epitaxieschicht (2) aufweist (S101), des Ausbildens eines Grabens (TR) mit einer Seitenwand (SW), die durch die Epitaxieschicht (2) führt und die Halbleiterschicht (1) erreicht, und einem Bodenabschnitt (BT), der sich bis zur Seitenwand (SW) fortsetzt und in der Halbleiterschicht (1) angeordnet ist (S102), des Verringerns einer Dicke der Halbleiterschicht (1) durch Schleifen der zweiten Hauptfläche (P2) (S103), des Bildens einer Elektrodenschicht (4a) auf der geschliffenen zweiten Hauptfläche (P2) (S104), des Herstellens eines ohmschen Kontakts zwischen der zweiten Hauptfläche (P2) und der Elektrodenschicht (4a) mittels Laserglühen (S105), und des Erhaltens von einzelnen Substraten (100) durch Bilden eines Schneidabschnitts (CP) entlang des Grabens (TR) und Teilen des Halbleitersubstrats (10) entlang des Schneideabschnitts (CP) (S106).

Description

  • HINTERGRUND DER ERFINDUNG
  • Gebiet der Erfindung
  • Die vorliegende Erfindung betrifft ein Verfahren zur Herstellung einer Halbleitervorrichtung, ein Halbleitersubstrat und eine Halbleitervorrichtung.
  • Beschreibung des Stands der Technik
  • Im Allgemeinen wird in einem Verfahren zur Herstellung einer Halbleitervorrichtung ein Bearbeitungsschritt (engl. Dicing) zum Schneiden von Chips aus einem Halbleitersubstrat (einem Wafer), das eine integrierte Schaltung aufweist, durchgeführt (siehe beispielsweise die japanische Patentoffenlegungsschrift Nr. 2007-019478 ).
  • ZUSAMMENFASSUNG DER ERFINDUNG
  • Die japanische Patentoffenlegungsschrift Nr. 2007-019478 offenbart ein Schneideverfahren, bei dem eine Schneidkante einer Schneidklinge beim Schneiden eines Umfangsabschnitts des Halbleitersubstrats nicht die Rückseitenfläche eines Halbleitersubstrats erreicht. Gemäß der japanischen Patentoffenlegungsschrift Nr. 2007-019478 wird mit diesem Verfahren ein Streuen der Späne zum Zeitpunkt des Vereinzelns verhindert, die Ausbeute an Halbleitervorrichtungen verbessert und die Notwendigkeit eines Rückseitenschleifens (engl. back-grinding oder auch als ”BG” bezeichnet) zur Verbesserung der Haftung zwischen einem Substrat und einer Sägefolie vermieden.
  • In einem Verfahren beispielsweise zur Herstellung einer Leistungsvorrichtung ist das Rückseitenschleifen jedoch ein notwendiger Prozess zur Senkung des Durchlasswiderstands (on-resistance) oder zur Aufrechterhaltung einer Durchbruchspannung, und die Bearbeitung eines Substrats dessen Dicke durch Rückseitenschleifen verringert wurde, ist ein wichtiger Faktor im Hinblick auf die Ausbeute von Halbleiterbauelementen.
  • Wird die Dicke eines Substrats durch Rückseitenschleifen verringert, tritt eine Verkrümmung in dem Substrat auf, die sich nachteilig auf alle nachfolgenden Prozesse, wie beispielsweise der Ansaugbefestigung, dem Transport, der Filmbildung, der Wärmebehandlung und der Vereinzelung auswirkt. Ein solcher Nachteil wirkt sich beispielsweise in einem Material mit hoher Härte, wie Siliziumkarbid (SiC), oder in einem Substrat, das einen großen Durchmesser von nicht weniger als 6 Zoll aufweist, aus, und beeinträchtigt die Kostensenkung für die nächste Generation von Leistungsvorrichtungen und deren weitverbreitete Verwendung.
  • Angesichts der obigen Umstände ist es eine Aufgabe der vorliegenden Erfindung, durch Bereitstellen eines Verfahrens zur Herstellung einer Halbleitervorrichtung, das einen Halbleitersubstratdünnungsschritt durch Schleifen des Halbleitersubstrats umfasst, eine Verkrümmung eines Halbleitersubstrats zu verringern und den Ertrag an Halbleitervorrichtungen zu verbessern.
  • Ein Verfahren zur Herstellung einer Halbleitervorrichtung gemäß einer Ausführungsform der vorliegenden Erfindung umfasst die Schritte des Herstellens eines Halbleitersubstrats, das eine Halbleiterschicht mit einer ersten Hauptfläche und einer gegenüber der ersten Hauptfläche angeordneten zweiten Hauptfläche und eine auf ersten Hauptfläche ausgebildete Epitaxieschicht aufweist, des Ausbildens eines Grabens mit einer Seitenwand, die durch die Epitaxieschicht führt und die Halbleiterschicht erreicht, und einem Bodenabschnitt, der sich bis zur Seitenwand fortsetzt und in der Halbleiterschicht angeordnet ist, des Verringerns einer Dicke der Halbleiterschicht durch Schleifen der zweiten Hauptfläche. Ein Wert der Verkrümmung des Halbleitersubstrats ist durch das Ausbilden des Grabens nicht größer als 400 μm. Das Verfahren zur Herstellung einer Halbleitervorrichtung umfasst ferner die Schritte des Bildens einer Elektrodenschicht auf der geschliffenen zweiten Hauptfläche, des Herstellens eines ohmschen Kontakts zwischen der zweiten Hauptfläche und der Elektrodenschicht mittels Laserglühen, und des Erhalten von einzelnen Substraten durch Bilden eines Schneideabschnitts entlang des Grabens und Teilen des Halbleitersubstrats entlang des Schneideabschnitts.
  • Ein Halbleitersubstrat gemäß einer Ausführungsform der vorliegenden Erfindung weist einen Durchmesser, der nicht kleiner als 150 mm ist, auf und umfasst eine Halbleiterschicht mit einer ersten Hauptfläche und einer gegenüber der ersten Hauptfläche angeordneten zweiten Hauptfläche und eine auf der ersten Hauptfläche gebildete Epitaxieschicht. Das Halbleitersubstrat umfasst ferner einen Graben mit einer Seitenwand, die durch die Epitaxieschicht führt und die Halbleiterschicht erreicht, und einen Bodenabschnitt, der sich bis zur Seitenwand fortsetzt und in der Halbleiterschicht angeordnet ist, wobei ein Grad der Verkrümmung nicht größer als 400 μm ist.
  • Eine Halbleitervorrichtung gemäß einer Ausführungsform der vorliegenden Erfindung umfasst ein einzelnes Substrat, das eine Halbleiterschicht mit einer ersten Hauptfläche und einer gegenüber der ersten Hauptfläche angeordneten zweiten Hauptfläche und eine auf der ersten Hauptfläche gebildete Epitaxieschicht aufweist, und eine Stufe an einem Endabschnitt der Halbleiterschicht.
  • Das Vorstehende und weitere Aufgaben, Merkmale, Aspekte und Vorteile der vorliegenden Erfindung werden aus der folgenden detaillierten Beschreibung der vorliegenden Erfindung deutlicher, wenn diese in Verbindung mit den begleitenden Zeichnungen gelesen wird.
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • 1 zeigt eine schematische Querschnittteilansicht, die einen Substratherstellungsschritt gemäß einer Ausführungsform der vorliegenden Erfindung darstellt.
  • 2 zeigt eine schematische Querschnittteilansicht, die einen Grabenbildungsschritt gemäß einer Ausführungsform der vorliegenden Erfindung darstellt.
  • 3 zeigt eine schematische Querschnittteilansicht, die einen Rückseitenschleifschritt gemäß einer Ausführungsform der vorliegenden Erfindung darstellt.
  • 4 zeigt eine schematische Draufsicht, die ein Beispiel eines Aufbaus eines Halbleitersubstrats gemäß einer Ausführungsform der vorliegenden Erfindung darstellt.
  • 5 zeigt eine schematische Querschnittteilansicht, die einen Elektrodenschicht-Bildungsschritt gemäß einer Ausführungsform der vorliegenden Erfindung darstellt.
  • 6 zeigt eine schematische Querschnittteilansicht, die einen Schritt zur Bildung eines ohmschen Kontakts gemäß einer Ausführungsform der vorliegenden Erfindung darstellt.
  • 7 zeigt eine schematische Querschnittteilansicht, die einen Schritt zur Bildung einer Elektrodenschicht zur Chipflächenkontaktierung gemäß einer Ausführungsform der vorliegenden Erfindung darstellt.
  • 8 zeigt eine schematische Querschnittteilansicht, die einen Teilungsschritt gemäß einem Ausführungsbeispiel der vorliegenden Erfindung darstellt.
  • 9 zeigt eine schematische Draufsicht, die ein Beispiel eines Aufbaus einer Halbleitervorrichtung gemäß einer Ausführungsform der vorliegenden Erfindung darstellt.
  • 10 zeigt eine schematische Querschnittteilansicht entlang der Linie X-X in 9.
  • 11 zeigt eine schematische Querschnittansicht zur Veranschaulichung des Verkrümmungsgrades des Halbleitersubstrats gemäß einer Ausführungsform der vorliegenden Erfindung.
  • 12 zeigt ein Flussdiagramm über eine Übersicht eines Verfahrens zur Herstellung einer Halbleitervorrichtung gemäß einer Ausführungsform der vorliegenden Erfindung.
  • 13 zeigt ein Flussdiagramm über einen weiteren Überblick eines Verfahrens zur Herstellung einer Halbleitervorrichtung gemäß einer Ausführungsform der vorliegenden Erfindung.
  • BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSFORMEN
  • [Beschreibung der Ausführungsform der vorliegenden Erfindung]
  • Zunächst werden Ausführungsformen der vorliegenden Erfindung zusammengefasst und erläutert.
    • [1] Ein Verfahren zur Herstellung einer Halbleitervorrichtung gemäß einer Ausführungsform der vorliegenden Erfindung umfasst die Schritte des Herstellens eines Halbleitersubstrats 10, das eine Halbleiterschicht 1 mit einer ersten Hauptfläche P1 und einer gegenüber der ersten Hauptfläche P1 angeordneten zweiten Hauptfläche P2 und eine auf ersten Hauptoberfläche P1 ausgebildete Epitaxieschicht 2 aufweist (S101), des Ausbildens eines Grabens TR mit einer Seitenwand SW, die durch die Epitaxieschicht 2 führt und die Halbleiterschicht 1 erreicht, und einem Bodenabschnitt BT, der sich bis zur Seitenwand SW fortsetzt und in der Halbleiterschicht 1 angeordnet ist (S102) und des Verringerns einer Dicke der Halbleiterschicht 1 durch Schleifen der zweiten Hauptfläche P2 (S103). Ein Grad der Verkrümmung des Halbleitersubstrats 10 ist durch das Bilden des Grabens TR nicht größer als 400 μm. Das Verfahren zur Herstellung einer Halbleitervorrichtung umfasst ferner die Schritte des Bildens einer Elektrodenschicht 4a auf der geschliffene zweiten Hauptfläche P2 (S104), des Herstellens eines ohmschen Kontakts zwischen der zweiten Hauptfläche P2 und der Elektrodenschicht 4a mittels Laserglühen (S105), und des Erhaltens von einzelnen Substraten 100 durch Bilden eines Schneideabschnitts CP entlang des Grabens TR und Teilen des Halbleitersubstrats 10 entlang des Schneideabschnitts CP (S106).
  • Mit dem oben beschriebenen Herstellungsverfahren wird die Dicke der Halbleiterschicht 1 durch Schleifen der zweiten Hauptfläche P2 (einer Rückseitenfläche) verringert. Somit kann eine Halbleitervorrichtung mit einem niedrigen Durchlasswiderstand realisiert werden. Wird die zweite Hauptfläche P2 geschliffen, werden eine Restspannung in einer prozessgeschädigten Schicht aufgrund des Schleifen und eine in der Epitaxieschicht 2 angesammelte Restspannung gekoppelt, wodurch es zu einer starken Verkrümmung des Halbleitersubstrats 10 kommt. Dadurch verringert sich in der Regel die Ausbeute.
  • Dann wird in dem obigen Herstellungsverfahren vor oder nach dem Rückseitenschleifen ein durch die Epitaxieschicht 2 führender Graben TR von einer Seite der Epitaxieschicht 2 gebildet. Die Bildung des Grabens TR kann die Restspannung beseitigen, und der Grad der Verkrümmung des Halbleitersubstrats 10 kann auf 400 μm oder kleiner gesteuert werden. Somit wird der Transport oder dergleichen des Halbleitersubstrats 10 erleichtert und die Ausbeute verbessert. Auch wenn ein Riss in der Epitaxieschicht 2 erzeugt wird, da der Graben TR durch die Epitaxieschicht 2 führt, kann sich der Riss nicht in der Epitaxieschicht 2 ausbreiten und somit können Schäden minimiert werden.
  • Der Graben TR sollte jedoch eine solche Tiefe aufweisen, dass er nicht die zweiten Hauptfläche P2 (die Rückseitenfläche) erreicht, denn sollte der Graben TR die Rückseitenfläche erreichen, tritt ein weiterer Nachteil auf. Bei dem zuvor erwähnten Herstellungsverfahren wird Laserglühen als ein Verfahren zur Bildung eines ohmschen Kontakts verwenden. Somit kann ein ohmscher Kontakt bei etwa Raumtemperatur erreicht werden, und die Verkrümmung des Substrats kann im Vergleich mit einem Fall, bei dem ein ohmscher Kontakt durch Wärmebehandlung bei einer hohen Temperatur erreicht wird, unterdrückt werden.
  • Erreicht der Graben TR die zweite Hauptfläche P2, treffen Laserstrahlen durch den Graben TR auf der Basis einer Laserglühvorrichtung auf, sodass die Basis bei jedem Laserglühen beschädigt wird. Darüber hinaus können Staub und Späne infolge des Schmelzens einer Oberfläche der Basis verstreut werden, wodurch sich die Ausbeute der Halbleitervorrichtungen verringert. Daher wird in dem zuvor erwähnten Herstellungsverfahren der Bodenabschnitt BT des Grabens TR derart ausgebildet, dass er sich in der Halbleiterschicht 1 befindet.
  • Danach wird der Schneideabschnitt CP entlang des Grabens TR gebildet, so dass das Halbleitersubstrat 10 auf einfache Weise in einzelne Substrate 100 (Chips) geteilt werden kann.
  • Wie zuvor erwähnt, kann gemäß dem obigen Herstellungsverfahren unter Punkt [1] eine Verkrümmung des Halbleitersubstrats 10 verringert und die Ausbeute an Halbleitervorrichtungen verbessert werden.
  • Hier wird ein ”Verkrümmungsgrad” durch eine Länge H zwischen einem höchsten Punkt und einem niedrigsten Punkt in einer Richtung der Dicke des Halbleitersubstrats 10, wie in 11 gezeigt, definiert.
    • [2] Vorzugsweise ist eine Breite W1 des Grabens TR größer als eine Breite W2 des Schneideabschnitts CP, um die Teilung des Halbleitersubstrats 10 weiter zu vereinfachen.
    • [3] Vorzugsweise wird eine Bedingung D > 0,5 T erfüllt, wobei T eine Entfernung in einer Richtung der Dicke des Halbleitersubstrats 10 von einer dritten Hauptfläche P3 der Hauptflächen der Epitaxieschicht 2, die gegenüber der Hauptoberfläche in Kontakt mit der ersten Hauptfläche P1 angeordnet ist, zu der geschliffenen zweiten Hauptfläche P2 ist, und D eine Tiefe von der dritten Hauptfläche P3 zu dem Bodenabschnitt BT angibt.
    • [4] Vorzugsweise wird der Schneideabschnitt CP beabstandet von der Seitenwand SW im Bodenabschnitt BT gebildet, um die Erzeugung von Spänen aufgrund eines Kontakts einer Klinge mit der Seitenwand SW während des Vereinzelns zu verhindern.
    • [5] Vorzugsweise wird in dem Schritt (S102) des Ausbildens des Grabens TR, der Graben TR so gebildet, dass er sich über der ersten Hauptfläche P1 von einem ersten Endabschnitt E1 der ersten Hauptoberfläche P1 zu einem zweiten Endabschnitt E2, der gegenüber dem ersten Endabschnitt E1 angeordnet ist, erstreckt.
  • Beispielsweise wird die Elektrodenschicht 4a durch Sputtern gebildet. Obwohl hierbei die erste Hauptflächenseite P1 mit einem Klebeband geschützt wird, wurde das Problem beobachtet, dass während des Sputterns erzeugte Ausgasungsgase zwischen dem Klebeband und der Epitaxieschicht 2 verbleiben, wodurch es zur Bildung von Rissen in dem Halbleitersubstrat 10 kommt. Daher wird, wie zuvor erwähnt, der Graben TR so gebildet, dass er sich über der ersten Hauptfläche P1 erstreckt, so dass der Graben TR als Pfad für die Emission der Ausgasung dient und eine Rissbildung des Substrats verhindert werden kann.
    • [6] Eine Ausführungsform der vorliegenden Erfindung betrifft auch ein Halbleitersubstrat (einen Wafer), wobei das Halbleitersubstrat ein Substrat umfasst, das einen Durchmesser R von nicht kleiner als 150 mm aufweist und das eine Halbleiterschicht 1 mit einer ersten Hauptfläche P1 und einer gegenüber der ersten Hauptfläche P1 angeordneten zweiten Hauptfläche P2 und eine auf der ersten Hauptfläche P1 gebildete Epitaxieschicht 2 umfasst. Das Halbleitersubstrat umfasst ferner einen Graben TR mit der Seitenwand SW, die durch die Epitaxieschicht 2 führt und die Halbleiterschicht 1 erreicht, und einem Bodenabschnitt BT, der sich bis zur Seitenwand SW fortsetzt und in der Halbleiterschicht 1 angeordnet ist, und das Halbleitersubstrat weist einen Verkrümmungsgrad von nicht größer als 400 μm auf.
  • Während dieses Halbleitersubstrat ein Substrat mit großem Durchmesser umfasst, dessen Durchmesser nicht kleiner als 150 mm ist, wird aufgrund des Grabens TR ein Verkrümmungsgrad auf 400 μm oder kleiner verringert. Daher können durch Verwendung dieses Halbleitersubstrats die Kosten für die Herstellung von Halbleitervorrichtungen verringert und die Ausbeute verbessert werden.
    • [7] Gemäß obigem Punkt [6] weist das Halbleitersubstrat vorzugsweise eine Dicke von nicht größer als 150 μm auf. Weist ein Halbleitersubstrat eine Dicke von nicht mehr als 150 μm auf, kann der Durchlasswiderstand einer Halbleitervorrichtung verringert werden. Normalerweise verkrümmt sich ein solch dünnes Substrat mit hoher Wahrscheinlichkeit, wodurch es zu einer geringeren Ausbeute kommt. Gemäß Punkt [6] können jedoch durch Steuern der Verkrümmung auf 400 μm oder kleiner aufgrund des Grabens TR, Halbleitervorrichtungen ohne Ausbeuteeinbußen hergestellt werden.
    • [8] Eine Ausführungsform der vorliegenden Erfindung betrifft zudem eine Halbleitervorrichtung (einen Chip), wobei die Halbleitereinrichtung das einzelne Substrat 100 mit einer Halbleiterschicht 1, die eine erste Hauptfläche P1 und eine gegenüberliegend der ersten Hauptfläche P1 angeordnete zweite Hauptfläche P2 aufweist, und einer Epitaxieschicht 2, die auf der ersten Hauptfläche P1 gebildet ist, umfasst und mit einer Stufe SP an einem Endabschnitt der Halbleiterschicht 1 ausgebildet ist.
  • In dieser Halbleitervorrichtung weist aufgrund des Vorsehens der Stufe SP an dem Endabschnitt der Halbleiterschicht 1 die zweite Hauptfläche P2 eine größere Fläche als die erste Hauptfläche P1 auf. Daher kann während der Chipflächenkontaktierung die Halbleitervorrichtung in stabiler Weise auf einem Träger befestigt werden.
  • [Detaillierte Beschreibung der Ausführungsformen der vorliegenden Erfindung]
  • Im Nachfolgenden wird eine Ausführungsform der vorliegenden Erfindung (im Nachfolgenden auch als die ”vorliegende Ausführungsform” bezeichnet) detailliert beschrieben, wobei jedoch die vorliegende Ausführungsform nicht darauf beschränkt ist. In der folgenden Beschreibung werden gleiche oder sich entsprechende Elemente mit den gleichen Bezugszeichen bezeichnet und deren Beschreibung nicht wiederholt. Bezüglich der hierin verwendeten kristallografischen Bezeichnung sind eine einzelne Orientierung, eine Gruppenorientierung, eine einzelne Ebene und eine Gruppenebene jeweils in Form von [], <>, () und {} gezeigt. Obwohl üblicherweise ein kristallografisch negativer Index durch eine Zahl mit einem ”-”-Strich darüber dargestellt wird, wird diese hierin durch eine Zahl mit einem negativen Vorzeichen ausgedrückt.
  • [Erste Ausführungsform]
  • Eine erste Ausführungsform betrifft ein Herstellungsverfahren der vorliegenden Ausführungsform. 12 ist ein Flussdiagramm über eine Übersicht des Verfahrens zur Herstellung einer Halbleitervorrichtung. Bezugnehmend auf 12, umfasst das Herstellungsverfahren einen Substratherstellungsschritt (S101), einen Grabenausbildungsschritt (S102), eine Rückseitenschleifschritt (S103), einen Elektrodenschicht-Bildungsschritt (S104), einen Schritt zum Bilden eines ohmschen Kontakts (S105) und einen Teilungsschritt (S106). In der vorliegenden Ausführungsform ist die Reihenfolge der Schritte nicht auf die in 12 gezeigte Reihenfolge beschränkt, und so kann beispielsweise, wie im Flussdiagramm von 13 gezeigt, der Grabenausbildungsschritt (S102) nach dem Rückseitenschleifschritt (S103) durchgeführt werden. In jedem Fall wird eine Verkrümmung des Substrats verringert und die Ausbeute verbessert. Der Grabenausbildungsschritt (S102) wird vorzugsweise vor dem Rückseitenschleifschritt (S103) durchgeführt. Dies liegt daran, dass durch Ausbilden eines Grabens vor dem Rückseitenschleifschritt (S103), bei dem eine Verkrümmung in dem Substrat auftritt, das Auftreten von Verkrümmungen per se unterdrückt und die Ausbeute weiter verbessert werden können. Jeder Schritt wird nachfolgend beschrieben.
  • [Substratherstellungsschritt (S101)]
  • In dem Substratherstellungsschritt wird das Halbleitersubstrat 10 hergestellt. 1 zeigt eine schematische Querschnittteilansicht, die den Substratherstellungsschritt darstellt. Bezugnehmend auf 1, wird in diesem Schritt das Halbleitersubstrat 10 gebildet, das die Halbleiterschicht 1 mit einer ersten Hauptfläche P1 und einer der ersten Hauptfläche P1 gegenüber liegenden zweiten Hauptfläche P2 und die Epitaktieschicht 2, die auf der ersten Hauptfläche P1 gebildet ist, umfasst.
  • Das Halbleitersubstrat 10 weist einen Durchmesser R (siehe 4) von vorzugsweise nicht weniger als 150 mm (z. B. nicht weniger als 6 Zoll), noch bevorzugter nicht weniger als 175 mm (beispielsweise nicht weniger als 7 Zoll) und noch bevorzugter nicht weniger als 200 mm (beispielsweise nicht weniger als 8 Zoll) auf, da das Halbleitersubstrat 10 mit größerem Durchmesser zur Verringerung der Kosten der Halbleitervorrichtung führen kann.
  • [Halbleiterschicht]
  • Die Halbleiterschicht 1 kann beispielsweise eine Halbleiterschicht wie eine Siliziumschicht (Si), eine SiC-Schicht, eine Saphirschicht, eine Galliumnitrid-(GaN)-Schicht und eine Diamantschicht umfassen. Die Halbleiterschicht 1 kann aus einer einzelnen Schicht oder aus einer Vielzahl von Schichten gebildet sein. Beispielsweise kann die Halbleiterschicht 1 aus einer einzelnen SiC-Schicht gebildet sein oder einen Stapel umfassen, in dem eine Saphirschicht als eine unten angeordnete Schicht dient und eine GaN-Schicht darüber angeordnet ist.
  • Die vorliegende Ausführungsform erweist sich insbesondere bei einem Halbleitersubstrat 10 als vorteilhaft, das eine Halbleiterschicht mit einer höheren Härte als eine Si-Schicht aufweist (eine Halbleiterschicht mit einer Knoop-Härte von in etwa nicht weniger als 1.000 kgf/mm2).
  • Tritt herkömmlicherweise eine Verkrümmung in einem solchen harten Substrat wie einem SiC-Substrat auf, kommt es sehr wahrscheinlich zu einer Rissbildung und zu einer Verringerung in der Ausbeute, weil das harte Substrat während des Transports oder dergleichen stark zusammengepresst wird. In der vorliegenden Ausführungsform kann, da das Auftreten von Verkrümmungen per se unterdrückt werden kann, zudem ein Material mit hoher Härte, wie beispielsweise SiC, verwendet werden. Im Nachfolgenden werden die Knoop-Härten der wichtigsten Halbleitermaterialien aufgeführt.
    • Si:
    von 560 bis 710 kgf/mm2
    Saphir:
    von 1.600 bis 2.000 kgf/mm2
    SiC:
    von 2.500 bis 3.200 kgf/mm2
    Diamant:
    von 7.000 bis 8.000 kgf/mm2
  • Somit weist die Halbleiterschicht 1 eine Härte von vorzugsweise nicht weniger als 1.000 kgf/mm2, noch bevorzugter nicht weniger als 1.500 kgf/mm2, noch bevorzugter nicht weniger als 2.000 kgf/mm2 und am meisten bevorzugt nicht weniger als 2.500 kgf/mm2 auf.
  • Die Halbleiterschicht 1 wird beispielsweise durch Schneiden eines Einkristall-Ingots hergestellt. Ein Einkristall-Ingot wird wünschenswerterweise in einer vorgegebenen Dicke, beispielsweise unter Verwendung einer Drahtsäge, geschnitten. Nach dem Schneiden kann eine Hauptoberfläche der Halbleiterschicht 1 poliert werden. Die Halbleiterschicht 1 weist eine Dicke t von vorzugsweise nicht weniger als 300 μm und nicht mehr als 700 μm auf, da bei einer Dicke t von nicht kleiner als 300 μm eine Verformung des Halbleitersubstrats geringer wird, und beispielsweise die Erzeugung von Wärmeverspannungen während der Ionenimplantation unterdrückt werden kann. Durch Begrenzen der Dicke t auf 700 μm oder weniger können zudem unnötige Kosten verringert werden. Die Halbleiterschicht 1 weist eine Dicke t von vorzugsweise nicht weniger als 400 μm und nicht mehr als 600 μm, und besonders bevorzugt nicht weniger 450 μm und nicht mehr als 550 μm, auf.
  • Betrifft die gewünschte Halbleitervorrichtung eine Leistungsvorrichtung, wird die Halbleiterschicht 1 vorzugsweise aus einer Schicht aus SiC mit einem Polytyp 4H (im Nachfolgenden auch als ”4H-SiC” bezeichnet) gebildet. Wird die Halbleiterschicht 1 aus einer 4H-SiC-Schicht gebildet, kann eine erste Hauptfläche P1, die eine Wachstumsfläche ist, auf einer Seite der (0001)-Ebene [eine sogenannte Si-Ebene] oder auf einer Seite der (000-1)-Ebene [eine sogenannte C-Ebene] ausgebildet sein. Hierin ist die erste Hauptfläche P1 wünschenswerterweise eine Oberfläche, die um nicht weniger als 2° und nicht mehr als 8° im Hinblick auf eine {0001}-Ebene geneigt ist. Das heißt, dass ein Versatzwinkel (off-angle) der Halbleiterschicht 1 im Hinblick auf die {0001}-Ebene wünschenswerterweise nicht kleiner als 2° und nicht größer als 8° ist, um das Auftreten von Basalebenenversetzungen in der Epitaxieschicht 2 zu unterdrücken und die Ausbeute zu verbessern.
  • [Epitaxieschicht]
  • Die Epitaxieschicht 2 ist eine Halbleiterschicht, die epitaktisch auf der Halbleiterschicht 1 gewachsen wird. Das epitaktische Wachsen auf der Halbleiterschicht 1 kann beispielsweise mittels chemischer Dampfabscheidung (CVD), Molekularstrahlepitaxie (MBE) oder Flüssigphasenepitaxie (LPE) durchgeführt werden.
  • Im Falle von beispielsweise 4H-SiC mittels CVD-Verfahren, bei dem ein Gasgemisch aus Silan (SiH4) und Propan (C3H8) als Quellengas verwendet wird, kann eine Epitaxieschicht 2 aus 4H-SiC auf einer 4H-SiC-Schicht (Halbleiterschicht 1) gewachsen werden. In diesem Fall kann die Epitaxieschicht 2 beispielsweise mit einer Verunreinigung wie Stickstoff (N) oder Phosphor (P) dotiert werden.
  • Die Epitaxieschicht 2 weist ein Verunreinigungsgebiet (nicht gezeigt), das mit Donatoren oder Akzeptoren dotiert ist, auf. Das Verunreinigungsgebiet wird beispielsweise durch das Implantieren von Ionen von oberhalb einer Maske, die durch Lithografie strukturiert wird, gebildet. Die implantierten Donatoren oder Akzeptoren werden durch Ausglühen des Halbleitersubstrats 10 bei einer vorbestimmten Temperatur aktiviert. Danach kann eine Elektrodenschicht oder dergleichen je nach Struktur der gewünschten Vorrichtung gebildet werden.
  • In der vorliegenden Ausführungsform kann ferner ein Isolierfilm 3 (eine isolierende Zwischenschicht oder eine Passivierungsschicht) auf der Epitaxieschicht 2 (der dritten Hauptfläche P3) gebildet werden. Der Isolierfilm 3 kann beispielsweise einen Siliziumdioxid(SiO2)-Film, einen Siliziumnitrid(SiN)-Film, einen Siliziumoxynitrid(SiON)-Film oder einen Harzfilm (beispielsweise einen Polyimidfilm) umfassen und mittels CVD oder Sputtern gebildet werden. Eine Restspannung neigt dazu, sich auch im Isolierfilm 3 anzusammeln, und in der Regel verstärkt sich bei der Bildung des Isolierfilms 3 die Verkrümmung des Halbleitersubstrats 10. Gemäß der vorliegenden Ausführungsform kann jedoch die Bildung des Grabens TR nicht nur eine Restspannung in der Epitaxieschicht 2, sondern auch eine Restspannung im Isolierfilm 3 beseitigen.
  • [Grabenausbildungsschritt (S102)]
  • 2 zeigt eine schematische Querschnittteilansicht, die den Grabenbildungsschritt darstellt. Bezugnehmend auf 2, wird in diesem Schritt ein Graben TR mit einer Seitenwand SW, die durch die Epitaxieschicht 2 führt und die Halbleiterschicht 1 erreicht, und einem Bodenabschnitt BT, der sich bis zur Seitenwand SW fortsetzt und in der Halbleiterschicht 1 angeordnet ist, gebildet.
  • Zur Bildung des Grabens TR kann eine herkömmliche Trennsäge verwendet werden. Als Schneidklinge kann beispielsweise eine Klinge mit Diamantschleifkörnern in einer Schneidekante (eine sogenannte Diamantklinge) verwendet werden. In diesem Schritt wird durch Einstellen der Anzahl von Gräben TR und einer Tiefe und einer Breite des Grabens TR ein Verkrümmungsgrad des Halbleitersubstrats 10 auf 400 μm oder kleiner gesteuert. Mit anderen Worten sind, solange der Verkrümmungsgrad des Halbleitersubstrats 10 auf 400 μm oder kleiner steuerbar ist, sind die Anzahl der Gräben TR und eine Tiefe und eine Breite des Grabens TR in der vorliegenden Ausführungsform beliebig einstellbar. Zum Beispiel kann ein einzelner Graben TR ausgebildet werden, solange der Verkrümmungsgrad des Halbleitersubstrats 10 auf 400 μm oder kleiner ist. Aus Sicht der Bearbeitungszeit wird eine kleinere Anzahl von Gräben TR bevorzugt.
  • Ein geringerer Verkrümmungsgrad des Halbleitersubstrats 10 kann zu einer Verbesserung der Ausbeute beitragen. Daher wird ein Verkrümmungsgrad des Halbleitersubstrats 10 vorzugsweise auf 300 μm oder weniger und besonders bevorzugt auf 200 μm oder kleiner eingestellt.
  • Wie im Nachfolgenden beschrieben, kann das Halbleitersubstrat 10 in der vorliegenden Ausführungsform innerhalb des Grabens TR in Chips vereinzelt werden. Daher entspricht die Anzahl der gebildeten Gräben TR vorzugsweise der Anzahl der Vereinzelungslinien, so dass der Graben TR mit einer später gebildeten Vereinzelungslinie (Schneideabschnitt CP), zusammenfällt.
  • 4 zeigt eine schematische Draufsicht, die ein Beispiel eines Aufbaus eines mit dem Graben TR gebildeten Halbleitersubstrats 10 darstellt (aus Sicht der ersten Hauptflächenseite P1). Bezugnehmend auf 4, ist der Graben TR vorzugsweise so ausgebildet, dass er über der ersten Hauptfläche P1 vom ersten Endbereich E1, der am Umfang der ersten Hauptfläche P1 angeordnet ist, zum zweiten Endabschnitt (E2), der gegenüber dem ersten Endabschnitt (E1) angeordnet ist, verläuft. Somit wird bei der Bildung der später beschriebenen Elektrodenschicht 4a (siehe 5) beispielsweise mittels Sputtern, ein Ausgasungsgas durch den Graben TR freigesetzt, wodurch die mit dem Ausgasungsgas in Verbindung gebrachten Nachteile (beispielsweise die Bildung von Rissen in einem Substrat aufgrund verbleibender Blasen) vermieden werden können.
  • [Rückseiten-Schleifschritt (S103)]
  • 3 zeigt eine schematische Querschnittteilansicht, die den Rückseitenschleifschritt darstellt. Bezugnehmend auf 3 wird in diesem Schritt die zweite Hauptfläche P2 geschliffen und die Dicke der Halbleiterschicht 1 verringert. Somit kann eine Widerstandskomponente, die auf eine Dicke der Halbleiterschicht 1 zurückzuführen ist, verringert werden.
  • Für das Rückseitenschleifen kann eine herkömmliche Schleifvorrichtung (eine Schleifmaschine) verwendet werden. Zum Beispiel wird wünschenswerterweise das Halbleitersubstrat 10 in der Schleifmaschine angeordnet und die zweite Hauptfläche P2 geschliffen, während die erste Hauptflächenseite P1 mittels Klebeband gehalten wird. In diesem Schritt wird beispielsweise das Halbleitersubstrat 10 mit einer Dicke von in etwa 500 μm auf eine Dicke von nicht mehr als 150 μm geschliffen. Zur weiteren Verringerung des Durchlasswiderstands der Halbleitervorrichtung, wird hierin ein Schleifen bis zu einer Dicke von nicht mehr als 125 μm, und insbesondere ein Schleifen auf eine Dicke von nicht größer als 100 μm, bevorzugt.
  • Hierin wird vorzugsweise die zweite Hauptfläche P2 so geschliffen, dass eine Bedingung D > 0,5 T erfüllt ist, wobei T eine Entfernung in einer Richtung der Dicke des Halbleitersubstrats 10 von der dritten Hauptfläche P3 der Hauptflächen der Epitaxieschicht 2, die gegenüber der Hauptfläche in Kontakt mit der ersten Hauptfläche P1 liegt, zu der geschliffenen zweiten Hauptfläche P2 ist (das heißt, die Gesamtdicke der geschliffenen Halbleiterschicht 1 und der Epitaxieschicht 2) und D eine Tiefe von der dritten Hauptfläche P3 zu dem Bodenabschnitt BT darstellt, da somit ein Verkrümmungsgrad des Halbleitersubstrats 10 weiter verringert werden kann. Aus Sicht einer geringeren Verkrümmung, erfüllt die Tiefe D vorzugsweise die Bedingung T > D > 0,6 T, und besonders bevorzugt die Bedingung T > D > 0,7 T.
  • Wird die zweite Hauptfläche P2 mit einer Schleifmaschine mechanisch geschliffen, wird eine prozessgeschädigte Schicht, in der die Kristallstruktur beschädigt wurde und die von der zweiten Hauptfläche P2 bis zu einer bestimmten Tiefe reicht, erzeugt. Da sich diese prozessgeschädigte Schicht hinsichtlich der mechanischen Eigenschaften von der Halbleiterschicht 1 (ein Basismaterial) unterscheidet, ist sie ausschlaggebend für die Erzeugung der Verkrümmung in dem Substrat. Daher wird eine solche prozessgeschädigte Schicht wünschenswerterweise durch Trockenätzen entfernt. Auch wenn die prozessgeschädigte Schicht entfernt worden ist, bleibt jedoch eine Restspannung in der Epitaxieschicht 2, und somit ist es schwierig, den Verkrümmungsgrad in einem solchen Ausmaß zu verringern, dass sich die Ausbeute verbessert. Im Gegensatz dazu, wird durch die Bildung des Grabens TR in der vorliegenden Ausführungsform auch eine Restspannung in der Epitaxieschicht 2 beseitigt und damit der Grad der Verkrümmung des Substrats auf 400 μm oder kleiner verringert.
  • [Elektrodenschicht-Bildungsschritt (S104)]
  • 5 zeigt eine schematische Querschnittteilansicht, die den Elektrodenschicht-Bildungsschritt darstellt. Bezugnehmend auf 5, wird in diesem Schritt die Elektrodenschicht 4a auf der geschliffenen zweiten Hauptfläche P2 gebildet.
  • Die Elektrodenschicht 4a wird beispielsweise mittels Sputtern oder Aufdampfen in Vakuum gebildet. Ist die Halbleiterschicht 1 eine SiC-Schicht, eignet sich beispielsweise Nickel-Silizium (NiSi) für die Elektrodenschicht 4a. Wird hierin der Graben TR in einer solchen Weise gebildet, dass er sich über der ersten Hauptfläche P1 erstreckt, wie zuvor beschrieben, werden ein Ausgasungsgas durch den Graben TR abgegeben und die sich daraus ergebenden Nachteile verhindert.
  • [Ohmscher-Kontakt-Bildungsschritt (S105)]
  • 6 zeigt ein schematisches Diagramm, das den ohmschen-Kontakt-Bildungsschritt darstellt. Bezugnehmend auf 6, wird in diesem Schritt eine Grenzfläche zwischen der Elektrodenschicht 4a und der zweiten Hauptfläche P2 mit Laserstrahlen L bestrahlt, um einen ohmschen Kontakt zwischen Elektrodenschicht 4a und der zweiten Hauptfläche P2 herzustellen. In der vorliegenden Ausführungsform wird Laserglühen als ein Verfahren zur Bildung eines ohmschen Kontakts verwendet. Da somit der ohmsche Kontakt zwischen der Elektrodenschicht 4a und der zweiten Hauptfläche P2 sogar bei Raumtemperatur gebildet werden kann, ist der Verkrümmungsgrad des Substrats kleiner als in einem Fall einer Wärmebehandlung bei einer hohen Temperatur.
  • Bezugnehmend auf 6 ist das Halbleitersubstrat 10 auf einer Basis 50 einer Laserglühvorrichtung angeordnet, wobei die erste Hauptflächenseite P1 nach unten zeigt. Hierbei kann die erste Hauptflächenseite P1 mittels Klebeband (nicht gezeigt) geschützt werden. Ein äußerer Umfangsabschnitt des Halbleitersubstrats 10 wird beispielsweise durch eine Spannvorrichtung 51 befestigt. In Abhängigkeit von einem Material für die Halbleiterschicht 1 und die Elektrodenschicht 4a, wird die Intensität der Emission der Laserlichtstrahlen L auf in etwa 1 bis 2 J/cm2 eingestellt. Wenn die Laserstrahlen L mit einer Intensität dieser Stärke an die Basis 50 abgegeben werden, kann die Basis 50 beschädigt werden und deren Späne sich verteilen. In der vorliegenden Ausführungsform erreicht der Graben TR jedoch nicht die zweite Hauptfläche P2 (die Rückseitenfläche). Daher wird die Basis 50 nicht mit den Laserstrahlen L bestrahlt, wodurch der Schutz der Laserglühvorrichtung sichergestellt wird. Zusätzlich kann verhindert werden, dass Fremdstoffe von der Basis 50 in eine Halbleitervorrichtung eindringen.
  • 7 zeigt eine schematische Querschnittteilansicht, die einen Schritt zum Bilden einer Elektrodenschicht zur Chipflächenkontaktierung (engl. die-bonding) darstellt. Bezugnehmend auf 7, kann ferner nach der Bildung des ohmschen Kontakts zwischen der Elektrodenschicht 4a und der zweiten Hauptfläche P2 eine Elektrodenschicht zur Chipflächenkontaktierung 4b auf der Elektrodenschicht 4a gebildet werden. Die Elektrodenschicht zur Chipflächenkontaktierung 4b ist beispielsweise aus Titan-Nickel-Gold (TiNiAu) gebildet und kann in ähnlicher Weise wie die Elektrodenschicht 4a mittels Sputtern ausgebildet werden. Durch Bilden der Elektrodenschicht zur Chipflächenkontaktierung 4b ist der Kontaktwiderstand weiter verringerbar.
  • [Teilungsschritt (S106)]
  • 8 zeigt eine schematische Querschnittteilansicht, die den Teilungsschritt (Vereinzelungsschritt) darstellt. Bezugnehmend auf 8, wird in diesem Schritt eine Vereinzelungslinie (Schneideabschnitt CP) entlang des Grabens TR gebildet, und das Halbleitersubstrat 10 wird entlang des Schnittabschnitts OP geteilt. Daraus werden einzelne Substrate 100 (Chips) erhalten. Da in der vorliegenden Ausführungsform aufgrund des Grabens TR der Verkrümmungsgrad des Halbleitersubstrats 10 auf 400 μm oder kleiner beschränkt ist, wird auch das Auftreten von Rissen oder Spänen bei der Vereinzelung in Chips unterdrückt.
  • Das Verfahren zur Bildung des Schneideabschnitts CP ist auf kein bestimmtes beschränkt, und der Schneideabschnitt CP kann mittels Elektronenstrahlen, Ätzen oder einer Trennsäge gebildet werden. Aus Sicht der Produktivität ist eine Trennsäge am effizientesten.
  • Bezugnehmend auf 8, ist eine Breite W1 des Grabens TR vorzugsweise größer als eine Breite W2 des Schneideabschnitts CP, und der Schneideabschnitt CP wird vorzugsweise beabstandet von der Seitenwand SW im Bodenabschnitt BT des Grabens TR gebildet. Somit können der Nachteil des In Kontaktbringens einer Schneidklinge mit der Seitenwand SW und ein Verstreuen der Späne verhindert werden. Solange die Teilung beispielsweise entlang einer Erstreckungsrichtung des Grabens TR in 4 erfolgt, kann die Teilung durch Bilden des Schneideabschnitts CP an einer Position, an der kein Graben TR gebildet wurde, durchgeführt werden.
  • Mit den zuvor beschriebenen Schritten können Halbleitervorrichtungen mit verringerter Verkrümmung des Halbleitersubstrats 10 hergestellt und die Ausbeute verbessert werden.
  • [Zweite Ausführungsform]
  • Eine zweite Ausführungsform betrifft ein Halbleitersubstrat (einen Wafer) mit einem Durchmesser von nicht weniger als 150 mm (beispielsweise nicht kleiner als 6 Zoll). Dieses Halbleitersubstrat wird durch den Substratherstellungsschritt (S101) und den Grabenausbildungsschritt (S102), die zuvor beschrieben wurden, hergestellt. Bezugnehmend auf 2 oder 3, umfasst das Halbleitersubstrat 10 der vorliegenden Ausführungsform die Halbleiterschicht 1 mit der ersten Hauptfläche P1 und der gegenüber der ersten Hauptfläche P1 angeordneten zweiten Hauptfläche P2 und die auf der ersten Hauptfläche P1 gebildete Epitaxieschicht 2. Das Halbleitersubstrat 10 umfasst ferner den Graben TR mit der Seitenwand SW, die durch die Epitaxieschicht 2 führt und zur Halbleiterschicht 1 reicht, und dem Bodenabschnitt BT, der sich zur Seitenwand SW fortsetzt und in der Halbleiterschicht 1 angeordnet ist, wobei ein Verkrümmungsgrad durch den Graben TR auf 400 μm oder kleiner verringert wird.
  • Trotz der Tatsache, dass das Halbleitersubstrat 10 ein Substrat mit großem Durchmesser umfasst, dessen Durchmesser nicht kleiner als 150 mm ist, wird der Grad der Verkrümmung auf 400 μm oder kleiner gehalten. Daher kann durch Verwendung dieses Halbleitersubstrats die Ausbeute an Halbleitervorrichtungen verbessert und die Kosten für die Herstellung von Halbleitervorrichtungen gesenkt werden.
  • Das Halbleitersubstrat 10 kann zusätzlich zu dem Substratherstellungsschritt (S101) und dem Grabenausbildungsschritt (S102), die zuvor beschrieben wurden, dem Rückseitenschleifschritt (S103) unterzogen werden. Das heißt, dass die zweite Hauptfläche P2 des Halbleitersubstrats 10 geschliffen werden kann. Das Halbleitersubstrat 10 weist eine Dicke (ein Abstand von der dritten Hauptfläche P3 zu der zweiten Hauptfläche P2) von vorzugsweise nicht größer als 150 μm auf, um einen Durchlasswiderstand einer Halbleitervorrichtung zu verringern. Aus Sicht des Durchlasswiderstands weist das Halbleitersubstrat 10 vorzugsweise eine Dicke von nicht größer als 125 μm, und besonders bevorzugt nicht größer als 100 μm, auf.
  • [Dritte Ausführungsform]
  • Eine dritte Ausführungsform betrifft eine Halbleitervorrichtung (einen Chip), die mit dem Herstellungsverfahren der ersten Ausführungsform erhalten wird. 9 zeigt eine schematische Draufsicht, die ein Beispiel eines Aufbaus einer Halbleitervorrichtung 101 gemäß der vorliegenden Ausführungsform darstellt. 10 zeigt eine schematische Querschnittansicht entlang der Linie X-X in 9.
  • In den 9 und 10 umfasst die Halbleitervorrichtung 101 das einzelne Substrat 100, das die Halbleiterschicht 1 mit der ersten Hauptfläche P1 und der gegenüber der ersten Hauptfläche P1 angeordneten zweiten Hauptfläche P2 und die auf der ersten Hauptfläche P1 gebildete Epitaxieschicht 2 aufweist, und die Stufe SP an einem Endabschnitt der Halbleiterschicht 1. Ferner umfasst die Halbleitervorrichtung 101 einen auf der Epitaxieschicht 2 gebildeten Isolierfilm Film 3 (auf der dritten Hauptfläche P3), die Elektrodenschicht 4a auf der zweiten Hauptfläche P2 und die Elektrodenschicht zur Chipflächenkontaktierung 4b auf der Elektrodenschicht 4a. Da die Stufe SP an dem Endabschnitt der Halbleiterschicht 1 in der Halbleitervorrichtung 101 vorgesehen ist, weist die zweite Hauptfläche P2 eine größere Fläche als die erste Hauptfläche P1 auf. Daher kann während der Chipflächenkontaktierung die Halbleitervorrichtung in stabiler Weise auf einem Träger befestigt werden.
  • Obwohl die vorliegende Erfindung detailliert beschrieben und dargestellt ist, sollte verstanden werden, dass dies lediglich der Veranschaulichung und als Beispiel dient und in keinster Weise als einschränkend zu verstehen ist, wobei der Umfang der Erfindung durch die Begriffe der beigefügten Ansprüchen definiert ist.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • JP 2007-019478 [0002, 0003]

Claims (8)

  1. Verfahren zur Herstellung einer Halbleitervorrichtung, mit den Schritten: Herstellen eines Halbleitersubstrats (10), das eine Halbleiterschicht (1) mit einer ersten Hauptfläche (P1) und einer gegenüber der ersten Hauptfläche (P1) angeordneten zweiten Hauptfläche (P2) und eine auf ersten Hauptoberfläche (P1) ausgebildete Epitaxieschicht (2) aufweist (S101); Ausbilden eines Grabens (TR) mit einer Seitenwand (SW), die durch die Epitaxieschicht (2) führt und die Halbleiterschicht (1) erreicht, und einem Bodenabschnitt (BT), der sich bis zur Seitenwand (SW) fortsetzt und in der Halbleiterschicht (1) angeordnet ist (S102); Verringern einer Dicke der Halbleiterschicht (1) durch Schleifen der zweiten Hauptfläche (P2) (S103), wobei aufgrund des Ausbildens des Grabens (TR) ein Grad der Verkrümmung des Halbleitersubstrats (10) nicht größer als 400 μm ist; Bilden einer Elektrodenschicht (4a) auf der geschliffenen zweiten Hauptfläche (P2) (S104); Herstellen eines ohmschen Kontakts zwischen der zweiten Hauptfläche (P2) und der Elektrodenschicht (4a) mittels Laserglühen (S105); und Erhalten von einzelnen Substraten (100) durch Bilden eines Schneideabschnitts (CP) entlang des Grabens (TR) und Teilen des Halbleitersubstrats (10) entlang des Schneideabschnitts (CP) (S106).
  2. Verfahren zur Herstellung einer Halbleitervorrichtung nach Anspruch 1, wobei eine Breite (W1) des Grabens (TR) größer als eine Breite (W2) des Schneidabschnitts (CP) ist.
  3. Verfahren zur Herstellung einer Halbleitervorrichtung nach Anspruch 1 oder 2, wobei eine Bedingung D > 0,5 T erfüllt ist, wobei T eine Entfernung in einer Richtung der Dicke des Halbleitersubstrats (10) von einer dritten Hauptfläche (P3) der Hauptflächen der Epitaxieschicht (2), die gegenüber der Hauptoberfläche in Kontakt mit der ersten Hauptfläche (P1) angeordnet ist, zu der geschliffenen zweiten Hauptfläche (P2) ist, und D eine Tiefe von der dritten Hauptfläche (P3) zu dem Bodenabschnitt (BT) darstellt.
  4. Verfahren zur Herstellung einer Halbleitervorrichtung nach einem der Ansprüche 1 bis 3, wobei der Schneideabschnitt (CP) beabstandet von der Seitenwand (SW) in dem Bodenabschnitt (BT) gebildet wird.
  5. Verfahren zur Herstellung einer Halbleitervorrichtung nach einem der Ansprüche 1 bis 4, wobei in dem Schritt (S102) des Ausbildens eines Grabens (TR), der Graben (TR) in einer solchen Weise gebildet wird, dass er sich über der ersten Hauptfläche (P1) von einem ersten Endabschnitt (E1) der ersten Hauptoberfläche (P1) zu einem zweiten Endabschnitt (E2), der gegenüber dem ersten Endabschnitt (E1) angeordnet ist, erstreckt.
  6. Halbleitersubstrat mit einem Durchmesser (R) nicht kleiner als 150 mm, umfassend: eine Halbleiterschicht (1) mit einer ersten Hauptfläche (P1) und einer gegenüber der ersten Hauptfläche (P1) angeordneten zweiten Hauptfläche (P2); eine Epitaxieschicht (2), die auf der ersten Hauptfläche (P1) gebildet ist; und einen Graben (TR) mit einer Seitenwand (SW), die durch die Epitaxieschicht (2) führt und die Halbleiterschicht (1) erreicht, und einem Bodenabschnitt (BT), der sich bis zur Seitenwand (SW) fortsetzt und in der Halbleiterschicht (1) angeordnet ist (S102), wobei das Halbleitersubstrat einen Grad der Verkrümmung (H) von nicht größer als 400 μm aufweist.
  7. Halbleitersubstrat nach Anspruch 6, das eine Dicke von nicht größer als 150 μm aufweist.
  8. Halbleitervorrichtung, umfassend ein einzelnes Substrat (100) mit einer Halbleiterschicht (1), die eine erste Hauptfläche (P1) und eine gegenüberliegend der ersten Hauptfläche (P1) angeordnete zweite Hauptfläche (P2) aufweist, und einer Epitaxieschicht (2), die auf der ersten Hauptfläche (P1) gebildet ist, und eine Stufe (SP), die an einem Endabschnitt der Halbleiterschicht (1) ausgebildet ist.
DE102015209440.5A 2014-06-23 2015-05-22 Halbleitersubstrat und Halbleitervorrichtung sowie ein Verfahren zur Herstellung einer Halbleitervorrichtung Withdrawn DE102015209440A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2014-128109 2014-06-23
JP2014128109A JP2016009706A (ja) 2014-06-23 2014-06-23 半導体デバイスの製造方法、半導体基板および半導体デバイス

Publications (1)

Publication Number Publication Date
DE102015209440A1 true DE102015209440A1 (de) 2016-01-07

Family

ID=54866383

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102015209440.5A Withdrawn DE102015209440A1 (de) 2014-06-23 2015-05-22 Halbleitersubstrat und Halbleitervorrichtung sowie ein Verfahren zur Herstellung einer Halbleitervorrichtung

Country Status (3)

Country Link
US (1) US9831126B2 (de)
JP (1) JP2016009706A (de)
DE (1) DE102015209440A1 (de)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6134507B2 (ja) * 2011-12-28 2017-05-24 ローム株式会社 チップ抵抗器およびその製造方法
US20150372096A1 (en) * 2014-06-20 2015-12-24 Ishiang Shih High Electron Mobility Transistors and Integrated Circuits with Improved Feature Uniformity and Reduced defects for Microwave and Millimetre Wave Applications
US9741581B2 (en) * 2016-01-11 2017-08-22 Globalfoundries Inc. Using tensile mask to minimize buckling in substrate
US20170338184A1 (en) * 2016-05-19 2017-11-23 Texas Instruments Incorporated Method of dicing integrated circuit wafers
JP6497358B2 (ja) * 2016-06-22 2019-04-10 株式会社デンソー 炭化珪素半導体装置の製造方法
CN109844447A (zh) 2016-07-12 2019-06-04 新度技术有限公司 一种纳米复合力传感材料
JP2018125479A (ja) * 2017-02-03 2018-08-09 株式会社ディスコ ウェーハの加工方法
US11121035B2 (en) * 2018-05-22 2021-09-14 Semiconductor Components Industries, Llc Semiconductor substrate processing methods
CN110842720B (zh) * 2019-11-22 2022-03-11 佛山市鑫垄机械制造有限公司 一种全自动卧式四边磨边机的高效打磨机构
CN113053733A (zh) * 2021-03-24 2021-06-29 上海华虹宏力半导体制造有限公司 改善晶圆翘曲的方法
CN114093926B (zh) * 2021-11-10 2023-10-03 长江存储科技有限责任公司 晶圆、晶圆制备方法及晶圆切割方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007019478A (ja) 2005-06-07 2007-01-25 Matsushita Electric Ind Co Ltd ウエハのダイシング方法、ダイシング装置および半導体素子

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5952679A (en) * 1996-10-17 1999-09-14 Denso Corporation Semiconductor substrate and method for straightening warp of semiconductor substrate
US6403449B1 (en) * 2000-04-28 2002-06-11 Micron Technology, Inc. Method of relieving surface tension on a semiconductor wafer
JP2002111049A (ja) * 2000-09-26 2002-04-12 Stanley Electric Co Ltd 半導体発光素子の製造方法
JP2003332270A (ja) * 2002-05-15 2003-11-21 Renesas Technology Corp 半導体装置およびその製造方法
JP2009509339A (ja) * 2005-09-16 2009-03-05 クリー インコーポレイテッド 炭化ケイ素パワーデバイスを有する半導体ウェハを処理する方法
JP5497409B2 (ja) * 2009-11-09 2014-05-21 株式会社デンソー 半導体装置の製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007019478A (ja) 2005-06-07 2007-01-25 Matsushita Electric Ind Co Ltd ウエハのダイシング方法、ダイシング装置および半導体素子

Also Published As

Publication number Publication date
US20150371902A1 (en) 2015-12-24
US9831126B2 (en) 2017-11-28
JP2016009706A (ja) 2016-01-18
US20170154818A9 (en) 2017-06-01

Similar Documents

Publication Publication Date Title
DE102015209440A1 (de) Halbleitersubstrat und Halbleitervorrichtung sowie ein Verfahren zur Herstellung einer Halbleitervorrichtung
DE102007047231B4 (de) Siliziumkarbid-Halbleiterbauelement und Verfahren zu dessen Herstellung
EP0903792B1 (de) Verfahren zum Herstellen einer Mehrzahl von Halbleiterlasern
DE102016114949B4 (de) Verfahren zur Herstellung eines Halbleiterbauelements
DE202012013577U1 (de) Substrat und Halbleitervorrichtung
DE102016112512A1 (de) Halbleitervorrichtung mit einer Sauerstoffdiffusions-Sperrschicht und Herstellungsverfahren
DE112014005614T5 (de) Verfahren zur Herstellung einer Halbleitervorrichtung
EP2199436A1 (de) Gan-epitaxiesubstrat, halbleitervorrichtung und verfahren zur herstellung des gan-epitaxiesubstrats und der halbleitervorrichtung
DE112016001023T5 (de) Verfahren zur Herstellung eines Halbleitersubstrats und Halbleitersubstrat
DE112015002530T5 (de) Verfahren zum Herstellen eines Siliziumkarbid-Ingots, Siliziumkarbid-Saatsubstrats, Siliziumkarbid-Substrats, einer Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
DE112014002647T5 (de) Siliziumkarbid-Substrat, Siliziumkarbid-Halbleitervorrichtung und Verfahren zur Herstellung des Siliziumkarbid-Substrats und der Siliziumkarbid-Halbleitervorrichtung
DE102015210546A1 (de) Verfahren zur Herstellung einer Halbleitervorrichtung und Halbleitervorrichtung
DE112020003654T5 (de) Halbleitersubstrat, Halbleitervorrichtung und Verfahren zur Herstellung
DE102016124650A1 (de) Halbleiterwafer und verfahren
EP3933077A1 (de) Indiumphosphidsubstrat
DE202016107273U1 (de) Siliziumkarbid-Epitaxiesubstrat
DE102019002710A1 (de) SOI-Substrat und verwandte Verfahren
DE102016100565B4 (de) Verfahren zum herstellen einer halbleitervorrichtung
DE102017119568B4 (de) Siliziumkarbidbauelemente und Verfahren zum Herstellen von Siliziumkarbidbauelementen
DE102019201438A1 (de) Verfahren zum Herstellen eines Substrats und System zum Herstellen eines Substrats
JP3338360B2 (ja) 窒化ガリウム系半導体ウエハの製造方法
DE112014002026T5 (de) Verbundhalbleitervorrichtung, Verfahren zu ihrer Herstellung und Halbleitervorrichtung vom mit Harz versiegelten Typ
TWI781801B (zh) 磷化銦基板、磷化銦基板之製造方法及半導體磊晶晶圓
DE102015208952A1 (de) Verfahren zur Herstellung einer Halbleitervorrichtung
WO2000013239A1 (de) VERFAHREN ZUM HERSTELLEN EINER MEHRZAHL VON Ga(In,Al)N-LUMINESZENZDIODENCHIPS

Legal Events

Date Code Title Description
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee