DE102016124650A1 - Halbleiterwafer und verfahren - Google Patents

Halbleiterwafer und verfahren Download PDF

Info

Publication number
DE102016124650A1
DE102016124650A1 DE102016124650.6A DE102016124650A DE102016124650A1 DE 102016124650 A1 DE102016124650 A1 DE 102016124650A1 DE 102016124650 A DE102016124650 A DE 102016124650A DE 102016124650 A1 DE102016124650 A1 DE 102016124650A1
Authority
DE
Germany
Prior art keywords
substrate
group iii
iii nitride
layer
wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102016124650.6A
Other languages
English (en)
Other versions
DE102016124650B4 (de
Inventor
Clemens Ostermaier
Oliver Häberlen
Gerhard Prechtl
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies Austria AG
Original Assignee
Infineon Technologies Austria AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Austria AG filed Critical Infineon Technologies Austria AG
Publication of DE102016124650A1 publication Critical patent/DE102016124650A1/de
Application granted granted Critical
Publication of DE102016124650B4 publication Critical patent/DE102016124650B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02021—Edge treatment, chamfering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B15/00—Single-crystal growth by pulling from a melt, e.g. Czochralski method
    • C30B15/34—Edge-defined film-fed crystal-growth using dies or slits
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • C30B29/406—Gallium nitride
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • C30B33/08—Etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02024—Mirror polishing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02082—Cleaning product to be cleaned
    • H01L21/02087—Cleaning of wafer edges
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02082—Cleaning product to be cleaned
    • H01L21/0209—Cleaning of wafer backside
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02428—Structure
    • H01L21/0243—Surface structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/0245—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02513—Microstructure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H01L21/30612—Etching of AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/184—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof the active layers comprising only AIIIBV compounds, e.g. GaAs, InP
    • H01L31/1844—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof the active layers comprising only AIIIBV compounds, e.g. GaAs, InP comprising ternary or quaternary compounds, e.g. Ga Al As, In Ga As P
    • H01L31/1848—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof the active layers comprising only AIIIBV compounds, e.g. GaAs, InP comprising ternary or quaternary compounds, e.g. Ga Al As, In Ga As P comprising nitride compounds, e.g. InGaN, InGaAlN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/184—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof the active layers comprising only AIIIBV compounds, e.g. GaAs, InP
    • H01L31/1856—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof the active layers comprising only AIIIBV compounds, e.g. GaAs, InP comprising nitride compounds, e.g. GaN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electromagnetism (AREA)
  • Plasma & Fusion (AREA)
  • Inorganic Chemistry (AREA)
  • Recrystallisation Techniques (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

In einer Ausführungsform weist ein Verfahren das Behandeln eines Randbereichs eines Wafers auf, der ein Substrat mit einer oberen Oberfläche und einer oder mehreren epitaktischen Gruppe-III-Nitrid-Schichten, die auf der oberen Oberfläche des Substrats angeordnet sind, aufweist, um Material aus dem Randbereich zu entfernen, welches wenigstens ein Gruppe-III-Element aufweist.

Description

  • Bis heute wurden Transistoren, welche in Leistungselektronikanwendungen verwendet werden, typischerweise aus Silizium-(Si)-Halbleitermaterialien hergestellt. Herkömmliche Transistorbauelemente für Leistungsapplikationen weisen Si-CoolMOS®, Si-Leistungs-MOSFETs, und Si-Bipolartransistoren mit isolierter Gateelektrode (IGBTs) auf. In letzter Zeit wurden auch Siliziumkarbid-(SiC)-Leistungsbauelemente berücksichtigt. Gruppe-III-N-Halbleiterbauelemente, wie beispielsweise Galliumnitrid-(GaN)-Bauelemente, treten nun als interessante Kandidaten in Erscheinung, welche hohe Ströme tragen, hohe Spannungen unterstützen und einen sehr niedrigen Einschaltwiderstand und schnelle Schaltzeiten bereitstellen.
  • In einer Ausführungsform weist ein Wafer ein Substrat mit einer oberen Oberfläche, einer Seitenfläche und einer Rückseite, und eine Vielzahl epitaktischer Gruppe-III-Nitrid-Schichten auf, welche auf der oberen Oberfläche des Substrats angeordnet sind. Ein Randgebiet der oberen Oberfläche, die Seitenfläche und die Rückseite des Substrats sind von der Vielzahl epitaktischer Gruppe-III-Nitrid-Schichten freigelegt.
  • In einer Ausführungsform weist ein Verfahren das Behandeln eines Randbereichs eines Wafers mit einem Substrat mit einer oberen Oberfläche und einer oder mehrerer epitaktischer Gruppe-III-Nitrid-Schichten, welche auf der oberen Oberfläche des Substrats angeordnet sind, auf um Material abzutragen, welches wenigstens ein Gruppe-III-Element des Randbereichs aufweist.
  • In einer Ausführungsform weist ein Verfahren das Aufbringen einer Schicht mit einem Material, welches ungeeignet ist den epitaktischen Wachstum eines Gruppe-III-Nitrid-Materials in wenigstens einem Randgebiet der oberen Oberfläche eines Substrats zu unterstützen, das epitaktische Abscheiden wenigstens einer Gruppe-III-Nitrid-Schicht auf Gebieten der oberen Oberfläche des Substrats, welche nicht von der Schicht bedeckt sind, und das selektive Entfernen der Schicht auf um Material, welches das Substrat bildet, in den Randgebieten freizulegen.
  • In einer Ausführungsform weist ein Verfahren das Abscheiden einer Deckschicht auf, auf wenigstens einem Randbereich eines Wafers mit einem Substrat, welches eine obere Oberfläche und wenigstens eine epitaktische Gruppe-III-Nitrid-Schicht auf der oberen Oberfläche des Substrats aufweist. Die Deckschicht bedeckt Material, welches wenigstens ein Gruppe-III-Element, welches in dem Randbereich angeordnet ist, aufweist.
  • Fachleute auf dem Gebiet werden zusätzliche Merkmale und Vorteile beim Lesen der folgenden detaillierten Beschreibung und beim Betrachten der beigefügten Figuren erkennen.
  • Die Elemente der Figuren sind nicht notwendigerweise im selben Maßstab in Bezug aufeinander dargestellt. Gleiche Bezugszeichen bezeichnen entsprechende ähnliche Teile. Die Merkmale der verschiedenen dargestellten Ausführungsformen können miteinander kombiniert werden, sofern sie einander nicht gegenseitig ausschließen. Beispielhafte Ausführungsformen werden in den Figuren dargestellt und werden in der folgenden Beschreibung detailliert beschrieben.
  • 1 zeigt einen Wafer gemäß einer ersten Ausführungsform.
  • 2 zeigt einen Wafer gemäß einer zweiten Ausführungsform.
  • 3 zeigt einen Wafer gemäß einer dritten Ausführungsform.
  • 4 zeigt ein Flussdiagramm eines Verfahrens zum Bearbeiten eines Randbereiches eines Wafers gemäß einer ersten Ausführungsform.
  • 5 zeigt ein Flussdiagramm eines Verfahrens zum Bearbeiten eines Randbereiches eines Wafers gemäß einer zweiten Ausführungsform.
  • 6 zeigt ein Flussdiagramm eines Verfahrens zum Bearbeiten eines Randbereiches eines Wafers gemäß einer dritten Ausführungsform.
  • 7 zeigt ein Verfahren zum Bearbeiten eines Randbereiches eines Wafers gemäß einer vierten Ausführungsform.
  • 8 zeigt ein Verfahren zum Bearbeiten eines Randbereiches eines Wafers gemäß einer fünften Ausführungsform.
  • 9 zeigt ein Verfahren zum Bearbeiten eines Randbereiches eines Wafers gemäß einer sechsten Ausführungsform.
  • 10 zeigt ein Verfahren zum Bearbeiten eines Randbereiches eines Wafers gemäß einer siebten Ausführungsform.
  • 11 zeigt ein Flussdiagramm eines Verfahrens zum Herstellen eines Gruppe-III-Nitrid-Transistors mit hoher Elektronenbeweglichkeit.
  • 12 zeigt ein Verfahren zum Herstellen eines Gruppe-III-Nitrid-Transistors mit hoher Elektronenbeweglichkeit.
  • In der folgenden detaillierten Beschreibung wird auf die beigefügten Figuren Bezug genommen, welche einen Teil davon bilden, und in welchen zur Veranschaulichung spezifische Ausführungsformen dargestellt sind, in welchen die Erfindung ausgeübt werden kann. In diesem Zusammenhang werden Begriffe, welche sich auf Richtungsangaben beziehen, wie beispielsweise "oben", "unten", "vorne", "hinten", "vorangehend", "folgend", etc., mit Bezug auf die Ausrichtung der beschriebenen Figur(en) verwendet. Da Elemente der Ausführungsformen in einer Vielzahl von verschiedenen Ausrichtungen angeordnet sein können, werden Begriffe, welche sich auf Richtungsangaben beziehen, nur zum Zwecke der Erläuterung verwendet, und sind in keinster Weise einschränkend. Es sollte verstanden werden, dass andere Ausführungsformen verwendet werden und strukturelle oder logische Veränderungen vorgenommen werden können ohne vom Umfang der vorliegenden Erfindung abzuweichen. Die folgende detaillierte Beschreibung hiervon darf nicht im einschränkenden Sinne verstanden werden und der Umfang der vorliegenden Erfindung wird durch die beigefügten Ansprüche definiert.
  • Eine Reihe beispielhafter Ausführungsformen wird im Weiteren beschrieben. In diesem Fall sind identische strukturelle Merkmale durch identische oder ähnliche Bezugszeichen in den Figuren gekennzeichnet. Im Zusammenhang mit der vorliegenden Erfindung sollten unter "lateral" oder "laterale Richtung" eine Richtung oder eine Länge verstanden werden, welche im Wesentlichen parallel zu der lateralen Länge eines Halbleitermaterials oder Halbleiterträgers verläuft. Die laterale Richtung erstreckt sich daher im Wesentlichen parallel zu dessen Oberflächen oder Seiten. Im Gegensatz dazu wird der Begriff "vertikal" oder "vertikale Richtung" derart verstanden, dass eine Richtung gemeint ist, welche im Wesentlichen senkrecht zu diesen Oberflächen oder Seiten verläuft und daher auch zu der lateralen Richtung. Die vertikale Richtung verläuft daher in der Richtung der Dicke des Halbleitermaterials oder Halbleiterträgers.
  • Wenn ein Element, wie beispielsweise eine Schicht, ein Gebiet oder ein Substrat, als "auf" oder sich "auf ein anderes Element erstreckend" dargestellt ist, kann dieses direkt auf dem anderen Element angeordnet sein, oder sich direkt auf das andere Element erstrecken, es können jedoch auch andere Elemente dazwischen vorhanden sein. Im Gegensatz dazu, wenn ein Element als "direkt auf" oder als sich "direkt auf ein anderes Element ersteckend" dargestellt ist, sind keine anderen Elemente dazwischen vorhanden.
  • Wenn ein Element als an ein anderes Element "angeschlossen" oder mit einem anderen Element "verbunden" dargestellt ist, kann es direkt an das andere Element angeschlossen oder direkt mit dem anderen Element verbunden sein, oder es können dazwischen liegende Elemente vorhanden sein. Im Unterschied dazu, wenn ein Element als direkt an ein anderes Element angeschlossen oder direkt mit einem anderen Element verbunden dargestellt ist, sind keine dazwischen liegenden Elemente vorhanden.
  • Ein Bauelement des Verarmungstyps, wie beispielsweise ein Hochspannungstransistor vom Verarmungstyp, weist eine negative Schwellspannung auf, was bedeutet, dass es bei einer Gatespannung von Null den Strom leitet. Diese Bauteile sind normal-an. Ein Bauelement des Anreicherungstyps, wie beispielsweise ein Niederspannungstransistor vom Anreicherungstyp, weist eine positive Schwellenspannung auf, was bedeutet, dass es bei einer Gatespannung von Null keinen Strom leitet und normal-aus ist. Ein Bauelement vom Anreicherungstyp ist nicht auf niedrige Spannungen beschränkt und kann ebenso ein Hochspannungsbauelement sein.
  • Ein "Hochspannungsbauelement", wie beispielsweise ein Hochspannungstransistor vom Verarmungstyp, ist ein elektronisches Bauelement, welches für Hochspannungs-Schaltanwendungen optimiert ist. Das heißt, wenn der Transistor ausgeschaltet ist, kann er hohe Spannungen sperren, wie beispielsweise etwa 300 V oder mehr, etwa 600 V oder mehr, oder etwa 1200 V oder mehr, und wenn der Transistor eingeschaltet ist, weist er einen ausreichend niedrigen Einschaltwiderstand (RON, engl.: onresistance) auf für die Applikation in welcher er verwendet wird, zum Beispiel erfährt er ausreichend niedrige Leitungsverluste wenn ein wesentlicher Strom durch das Bauelement fließt. Ein Hochspannungsbauelement kann wenigstens dazu in der Lage sein, eine Spannung zu sperren, welche der Hochspannungsversorgung oder der maximalen Spannung in der Schaltung in welcher er verwendet wird, entspricht. Ein Hochspannungsbauelement kann in der Lage sein, 300 V, 600 V, 1200 V oder andere wesentliche Sperrspannungen zu sperren, welche in der Applikation erforderlich sind.
  • Ein "Niederspannungsbauelement", wie beispielsweise ein Niederspannungstransistor vom Anreicherungstyp, ist ein elektronisches Bauelement, welches in der Lage ist niedrige Spannungen zu sperren, wie beispielsweise zwischen 0 V und Vlow, welches jedoch nicht in der Lage ist, Spannungen zu sperren, welche größer sind als Vlow. Vlow kann etwa 10 V, etwa 20 V, etwa 30 V, etwa 40 V oder zwischen etwa 5 V und 50 V sein, wie beispielsweise zwischen 10 V und 30 V.
  • Die Bezeichnung "Gruppe-III"-Element bezeichnet eines der Elemente der Gruppe III des Periodensystems der Elemente, aufweisend Aluminium (Al), Gallium (Ga) und Indium (In).
  • Die Bezeichnung "Gruppe-III-Nitrid" bezeichnet einen Verbindungshalbleiter, welcher Stickstoff (N) und wenigstens ein Gruppe-III-Element aufweist, aufweisend Aluminium (Al), Gallium (Ga), Indium (In) und Bor (B), und weist auf aber ist nicht beschränkt auf deren Legierungen, wie beispielsweise Aluminiumgalliumnitrid (AlxGa(1-x)N), Indiumgalliumnitrid (InyGa(1-y)N), Aluminiumindiumgalliumnitrid (AlxInyGa(1-x-y)N), Galliumarsenidphosphidnitrid (GaAsaPbN(1-a-b)), und Aluminiumindiumgalliumarsenidphosphidnitrid (AlxInyGa(1-x-y)AsaPbN(1-a-b)). Aluminiumgalliumnitrid und AlGaN bezieht sich auf eine Legierung, welche durch die Formel AlxGa(1-x)N beschrieben wird, wobei 0 < x < 1.
  • 1 zeigt einen Wafer 20 mit einem Substrat 21, welches eine obere Oberfläche 22, eine Seitenfläche 23 und eine untere Oberfläche 24 aufweist. Der Wafer 20 weist weiterhin eine Vielzahl epitaktischer Gruppe-III-Nitrid-Schichten 25 auf, welche auf der oberen Oberfläche 22 des Substrats 21 angeordnet sind. Ein Randgebiet 26 der oberen Oberfläche des Substrats, die Seitenfläche 23 und die untere Oberfläche 24 des Substrats bilden einen Randbereich 30, welcher nicht von der Vielzahl von epitaktischen Gruppe-III-Nitrid-Schichten 25 bedeckt ist.
  • Das Substrat 21 weist eine obere Oberfläche 22 auf, welche dazu in der Lage ist, das epitaktische Wachstum vom Gruppe-III-Nitrid-Material wenigstens in einem aktiven Gebiet 27 der oberen Oberfläche 22 zu unterstützen. Das aktive Gebiet 27 wird durch das Randgebiet 26 begrenzt. Die Grenze zwischen dem aktiven Gebiet 27 und dem Randgebiet 26 ist mit gestrichelten Linien 31 dargestellt. Das Substrat 21 kann einen einkristallinen Wafer, wie beispielsweise einen einkristallinen Siliziumwafer, aufweisen, welcher wenigstens in dem aktiven Gebiet 27 der oberen Oberfläche 22 eine Oberfläche mit einer <111>-Ausrichtung aufweist. In anderen Ausführungsformen kann das Substrat 21 auch einen einkristallinen Siliziumkarbidwafer oder einen Saphir-Wafer aufweisen.
  • In dem Randgebiet 26 kann sich die Ausrichtung der Oberfläche des Substrates 21 von der idealen Ausrichtung, beispielsweise einer <111>-Ausrichtung im Falle eines einkristallinen Siliziumwafers 21, unterscheiden. Dieser Unterschied kann die Folge einer oberen Abschrägung 28 sein, welche sich mit einem Neigungswinkel zwischen der oberen Oberfläche 22 und der Seitenfläche 23 des Wafers 21 erstreckt. Der Randbereich 30 kann auch eine zweite untere Abschrägung 29 zwischen der Seitenfläche 23 und der unteren Oberfläche 24 des Substrates 21 aufweisen.
  • Die Querschnittsform des Randbereichs 30 des Substrats, insbesondere die Form der oberen Abschrägung 28 und der unteren Abschrägung 29, kann derart gewählt werden, dass die automatische Handhabung des Substrats 21 während der Herstellung erleichtert wird, indem scharfe Kanten vermieden werden, welche anfällig für Beschädigungen sind. Der Randbereich 30 des Substrats 21 kann in einer Querschnittsansicht unterschiedliche Formen aufweisen, aufweisend einer trapezförmigen Form oder einer gerundeten Form oder einer Kombination aus trapezförmigen Abschrägungen und einer gerundeten Seitenfläche 23, zum Beispiel.
  • Das Substrat 21 ist typischerweise im Wesentlichen rund und kann eine Ebene (engl.: flat) aufweisen, um die physikalische Ausrichtung des Substrats 21 anzuzeigen. Das aktive Gebiet 27 kann im Wesentlichen rund sein und das Randgebiet 26 kann im Wesentlichen kreisförmig sein und das aktive Gebiet 27 auf allen Seiten umgeben. Der Abschluss der oberen Oberfläche 22 kann sich von dem Abschluss der unteren Oberfläche 24 unterscheiden. Beispielsweise kann die Oberflächenrauhigkeit der polierten oberen Oberfläche 22 geringer sein als die Oberflächenrauhigkeit der unteren Oberfläche 24.
  • Der Randbereich 30 und das Randgebiet 26 der oberen Oberfläche 22 des Wafers 21 weisen eine Breite d auf, welche in dem Bereich von 1 mm bis 1 cm liegen kann. Die Breite d des Wafers 21 kann in dem Bereich von 150 mm bis 300 mm liegen.
  • Eine oder mehrere Gruppe-III-Nitrid-Schichten 25 werden auf der oberen Oberfläche 22 des Substrates 21 mittels einer oder mehrerer verschiedener Abscheidetechniken aufgewachsen, aufweisend Molekularstrahlepitaxie (MBE, engl.: Molecular Beam Epitaxy) oder metallorganisch-chemische Gasphasenabscheidung (MOCVD, engl.: Metal Organic Chemical Vapor Deposition). In dem aktiven Gebiet 25 weisen die eine oder mehreren Gruppe-III-Nitrid-Schichten eine monokristalline Struktur und ein epitaktisches Verhältnis mit der oberen Oberfläche 22 des Substrats 21 auf. Eines oder mehrere der Elemente der Gruppe-III-Nitrid-Schichten 25 kann auf dem Randbereich 30 abgeschieden werden, insbesondere auf dem Randgebiet 26 der oberen Oberfläche 22, der oberen Abschrägung 28 und der Seitenfläche 23.
  • Das Material, welches das Element der Gruppe-III aufweist, welches in dem Randbereich 30 abgeschieden wird, kann nicht epitaktisch abgeschiedene Gruppe-III-Nitride aufweisen. Beispielsweise kann das Gebiet der Gruppe-III-Nitrid-Schichten 25, welche in dem Randgebiet 26 der oberen Oberfläche 22 des Substrats 21 angeordnet ist, ein schlechteres Kristallwachstum aufweisen im Vergleich zu den Gebieten der Gruppe-III-Nitrid-Schichten 25, welche in dem aktiven Gebiet 23 des Substrats 21 angeordnet sind.
  • Das Randgebiet 26 der oberen Oberfläche 22 kann eine Oberfläche aufweisen, welche nicht dazu in der Lage ist, den epitaktischen Wachstum von Gruppe-III-Nitrid-Material zu unterstützen. Wenn ein Material, welches ein Gruppe-III-Nitrid aufweist, in dem Randgebiet 26 abgeschieden wird, kann es sich anhäufen und auf nicht epitaktische Art wachsen. Eine polykristalline Gruppe-III-Nitrid-Schicht oder Partikel, welche ein Gruppe-III-Nitrid-Material aufweisen, können in dem Randbereich 30 gebildet werden. Dieses polykristalline Gruppe-III-Nitrid-Material kann eine schlechtere Adhäsion zu dem Substrat 21 aufweisen, als das epitaktisch abgeschiedene Material in dem aktiven Gebiet 27. Dieses polykristalline Gruppe-III-Nitrid-Material kann eine größere Neigung dazu haben, sich während der Handhabung des Wafers 20 von den Randbereichen 30 abzulösen. Folglich kann es wünschenswert sein, das Material mit niedrigerer Qualität von dem Randbereich zu entfernen.
  • Wafer, wie beispielsweise der Wafer 20, werden typischerweise mittels physikalischem Kontakt lediglich mit dem Randbereich 30 des Wafers 20 gehandhabt, weswegen eine mögliche Kontamination der Handhabungsgeräte durch Material, welches in den Randbereichen 30 vorhanden ist, auftreten kann. Diese Möglichkeit für eine Kontamination kann verhindert werden, indem ein physikalischer Kontakt zwischen den Randbereichen 30 und den Handhabungsgeräten vermieden wird.
  • Eines oder mehrere der Elemente der epitaktischen Gruppe-III-Nitrid-Schichten, welche in dem Randbereich 30 vorhanden sind, können eine mögliche Quelle für Kontaminationen in der Fertigungslinie darstellen, wenn dieses Element oder diese Elemente in Kontakt mit den Wafer-Handhabungsgeräten kommen. Insbesondere stellt ein Gruppe-III-Element, wie beispielsweise Gallium, Aluminium oder Indium, wenn es von dem Substrat 21 entfernt wurde und in den Vorrichtungen der Produktionsanlagen verbleibt eine Quelle für Kontaminationen für einen nachfolgend gehandhabten Wafer dar, wodurch die Eigenschaften von Bauelementen, welche danach in der Produktionslinie gehandhabt werden, beispielsweise siliziumbasierte Bauelemente, negativ beeinflusst werden können.
  • In einer Ausführungsform werden das Randgebiet 26 der oberen Oberfläche 22, die Seitenfläche 23 und die untere Oberfläche 24 des Substrats 21 durch das Material des Substrats 21 gebildet. In diesen Ausführungsformen kann der Randbereich 30 oder ein Teil des Randbereichs 30 behandelt werden, um jegliches Material, beispielsweise Material welches ein Gruppe-III-Element aufweist, aus dem Randbereich 30 zu entfernen, so dass das Randgebiet 26 der oberen Oberfläche 22, die Seitenfläche 23 und die untere Oberfläche 24 des Substrats 21 durch das Material des Substrats 21 gebildet werden. Im Falle eines einkristallinen <111>-Siliziumwafersubstrats, werden das Randgebiet 26 der oberen Oberfläche 22, die Seitenfläche 23 und die untere Oberfläche 24 des Substrats 21 durch das Material des Substrats 21 gebildet (Silizium). Der Randbereich kann frei von einem Gruppe-III-Element sein oder kann weniger als eine Schwellenkonzentration eines Gruppe-III-Elements aufweisen, wie beispielsweise weniger als ein 1e11 Atome/cm2.
  • Das Gruppe-III-Nitrid-Material wird daher nur in dem aktiven Gebiet 27 angeordnet, in welchem die Gruppe-III-Nitrid-Schichten ein epitaktisches Verhältnis zu der Ausrichtung des Substrats 21 aufweisen. Der Kontakt zwischen den Handhabungsgeräten und dem Wafer 20 wird auf den Randbereich 30 beschränkt, so dass die Handhabungsgeräte nur mit dem Material des Substrats 21 in physikalischen Kontakt kommen und ein physikalischer Kontakt zwischen den Handhabungsgeräten und den aktiven Gebieten 27 auf der oberen Oberfläche 22 mit der Vielzahl von epitaktischen Gruppe-III-Nitrid-Schichten auf dem aktiven Gebiet 27 verhindert wird.
  • Eine mögliche Quelle für Kontaminationen durch ein Gruppe-III-Nitrid-Element des Wafers 20, wie beispielsweise Material, welches ein Gruppe-III-Nitrid-Material aufweist, kann auf eine Vielzahl von Arten aus dem Randbereich 30 entfernt werden.
  • Wie in 1 dargestellt, kann der Randbereich 30 behandelt werden, um jegliches Material, welches in dem Randbereich 30 angeordnet ist, zu entfernen, so dass der Randbereich 30 durch das Material des Substrats 21 gebildet wird. In anderen Ausführungsformen kann eine Quelle für Kontaminationen durch Bereitstellen einer zusätzlichen physikalischen Barriere in dem Randbereich 30 des Substrats 21 entfernt werden.
  • 2 zeigt einen Wafer 40 mit einem Substrat 41 und einer Vielzahl epitaktischer Gruppe-III-Nitrid-Schichten 42, welche auf einer Oberfläche 43 des Substrats 41 angeordnet sind. Das Substrat 41 weist eine obere Oberfläche 44 auf, welche eine Ausrichtung aufweist, die dazu geeignet ist, das epitaktische Wachstum der Gruppe-III-Nitrid-Schichten 42 in einem aktiven Gebiet 45 zu unterstützen. Das aktive Gebiet 45 wird durch einen Randbereich 46 begrenzt, welcher ein Randgebiet 47 der oberen Oberfläche 44, eine Seitenfläche 48 und eine untere Oberfläche 49 des Substrats 41 aufweist. Der Wafer 40 weist weiterhin eine dielektrische Schicht 51 auf, welche die untere Oberfläche 49, die Seitenfläche 48 und das Randgebiet 47 der oberen Oberfläche 44 bedeckt.
  • In dieser Ausführungsform ist ein Material, welches ein Gruppe-III-Element aufweist, nicht nur in dem aktiven Gebiet 45 der oberen Oberfläche 42 angeordnet, sondern auch in dem Randgebiet 47 der oberen Oberfläche 44 und auf wenigstens einem Teil der Seitenfläche 48. Das Material 50, welches in dem Randbereich 46 angeordnet ist, kann eine Gruppe-III-Nitrid-Schicht aufweisen, welche keine epitaktische Verbindung mit der darunter liegenden Oberfläche des Substrats 41 aufweist.
  • In dem Randbereich 46 des Wafers 40 bedeckt die dielektrische Schicht 51 das Material 50 mit dem Gruppe-III-Element, welches auf dem Material des Substrats 41 angeordnet ist, so dass die dielektrische Schicht 51 als eine Barriere fungiert, welche das Material 50 mit dem Gruppe-III-Element, welches in dem Randbereich 46 angeordnet ist, bedeckt und versiegelt. Die dielektrische Schicht 51 verhindert einen direkten physikalischen Kontakt mit dem darunter liegenden Material durch, beispielsweise, Wafer-Handling-Equipment während der weiteren Handhabung des Wafers 40.
  • 3 zeigt einen Wafer 60 mit einem Substrat 61 und einer Vielzahl von Gruppe-III-Nitrid-Schichten 62, welche auf der oberen Oberfläche 63 in dem aktiven Gebiet 64 des Substrats 61 angeordnet sind. Die äußere Oberfläche 67 des Randbereichs 65 des Substrats 61 wird durch das Material des Substrats 61 gebildet. Weiterhin wird das Material des Substrats 61 in dem Randbereich 65 des Wafers 60 durch eine dielektrische Schicht 66 bedeckt, so dass die dielektrische Schicht 66 in direktem Kontakt mit dem Material des Substrats 61 steht und das Randgebiet 68 der oberen Oberfläche 63, eine Seitenfläche 69 und eine untere Oberfläche 70 des Substrats 61 bedeckt. Das äußerste Randgebiet der Vielzahl von epitaktischen Gruppe-III-Nitrid-Schichten 62 kann auch durch einen Teil der dielektrischen Schicht 66 bedeckt werden. Der Wafer 60 kann hergestellt werden, indem zuerst die Randbereiche 65 des Substrats 61 behandelt werden um jegliches Material, welches eine Gruppe-III-Nitrid-Schicht aufweist, zu entfernen, und danach die dielektrische Schicht 66 auf dem behandelten Randbereich 65 abgeschieden wird, um eine zusätzliche Schutzschicht für den Wafer 60 bereitzustellen.
  • Eine mögliche Quelle für Kontaminationen durch ein Gruppe-III-Element in einem Randbereich eines Wafers kann dadurch entfernt werden, indem jegliches Material, welches ein Gruppe-III-Element aufweist, entfernt wird oder indem der Randbereich zumindest in Teilen des Randbereichs, welche in physikalischen Kontakt mit Handhabungsgeräten kommen können, mit einer Schutzschicht bedeckt werden, welche eine Zusammensetzung ohne jegliches Gruppe-III-Element aufweist.
  • Der Wafer gemäß jeglicher Ausführungsform kann ein Zwischenprodukt sein. Beispielsweise kann der Wafer eine einzige Gruppe-III-Nitrid-Schicht aufweisen, jedoch typischerweise einen Stapel von Gruppe-III-Nitrid-Schichten aufweisen, welche epitaktisch auf der oberen Oberfläche eines Substrats aufgewachsen werden. Der Randbereich wird gereinigt oder geschützt um jegliche mögliche Quelle für Kontaminationen durch ein Gruppe-III-Nitrid-Element zu entfernen, bevor der Wafer weiter behandelt wird. Der Wafer kann dann weiter behandelt werden, um Halbleiterbauelemente herzustellen, welche den Stapel von Gruppe-III-Nitrid-Schichten aufweisen, wie beispielsweise Leuchtdioden (LEDs, engl.: Light Emitting Diodes) oder Transistorbauelemente, wie beispielsweise Transistoren mit hoher Elektronenbeweglichkeit (HEMTs, engl.: High Electron Mobility Transistors). Diese weiteren Prozesse können die Abscheidung von Metallschichten aufweisen, um eine Metallisierungsstruktur und/oder Elektroden und/oder Kontaktpads auszubilden.
  • Verfahren zum Behandeln des Randbereichs von Wafern werden nun unter Bezugnahme auf Flussdiagramme beschrieben.
  • 4 zeigt ein Flussdiagramm 80 eines Verfahrens gemäß einer ersten Ausführungsform. In Block 81 wird ein Randbereich eines Wafers mit einem Substrat, welches eine obere Oberfläche und wenigstens eine Gruppe-III-Nitrid-Schicht aufweist, welche auf der oberen Oberfläche des Substrats angeordnet ist, behandelt. Die obere Oberfläche des Substrats weist ein Material auf, welches eine Ausrichtung aufweist, die dazu geeignet ist, den epitaktischen Wachstum einer Gruppe-III-Nitrid-Schicht auf der oberen Oberfläche zu unterstützen, wie beispielsweise einen polierten Einkristall, welcher eine Kristallausrichtung aufweist, die dazu geeignet ist, den epitaktischen Wachstum einer oder mehrerer Gruppe-III-Nitrid-Schichten, welche auf der Oberfläche abgeschieden werden, zu unterstützen. In Block 82 wird eine Quelle für Kontaminationen durch ein Gruppe-III-Element aus dem Randbereich des Substrats entfernt.
  • Die Quelle für Kontaminationen durch ein Gruppe-III-Element kann aus dem Randbereich auf eine einer Vielzahl von Arten entfernt werden. In manchen Ausführungsformen weist die Quelle für Kontaminationen ein Material auf, welches ein Gruppe-III-Nitrid aufweist, und kann eine polykristalline oder eine nicht-epitaktische Gruppe-III-Nitrid-Schicht oder Schichten aufweisen, welche in dem Randbereich angeordnet sind. Die Quelle für Kontaminationen kann dadurch entfernt werden, indem das Material, welches das Gruppe-III-Nitrid-Element aufweist, aus dem Randbereich des Substrats entfernt wird.
  • 5 zeigt ein Flussdiagramm 90 eines Verfahrens gemäß einer zweiten Ausführungsform. In Block 91 wird ein Randbereich des Wafers mit einem Substrat, welches eine obere Oberfläche und wenigstens eine epitaktische Gruppe-III-Nitrid-Schicht auf der oberen Oberfläche des Substrats aufweist, behandelt. In Block 92 wird Material, welches wenigstens ein Gruppe-III-Element aufweist, aus dem Randbereich entfernt.
  • Das Material kann aus einem Randgebiet der oberen Oberfläche des Substrats, einschließlich einer oberen Abschrägung, welche sich zwischen der oberen Oberfläche des Substrats und einer Seitenfläche des Substrats erstreckt, entfernt werden. Das Material kann auch von der Seitenfläche des Substrats entfernt werden und, optional, von einer unteren Oberfläche des Substrats und einer unteren Abschrägung, welche sich zwischen der Seitenfläche und der unteren Oberfläche erstreckt.
  • In einigen Ausführungsformen kann das Material aus dem Randbereich mechanisch entfernt werden. Verschiedene Verfahren können verwendet werden. In einigen Ausführungsformen wird das Material mittels eines oder mehrerer der Verfahren Kanten schneiden, Schleifen, Läppen, Polieren und Trocken-Ätzen mechanisch entfernt. Etwas von dem Material an der Oberfläche des darunter liegenden Substrats kann in dem Randbereich durch eines oder mehrere dieser Verfahren ebenso entfernt werden.
  • In weiteren Ausführungsformen kann das Material mit dem wenigstens einen Gruppe-III-Element aus dem Randbereich mittels Nass-Ätzen entfernt werden. Damit nur in dem Randbereich des Wafers nass geätzt und Material entfernt wird, kann eine Maske auf die epitaktische Gruppe-III-Nitrid-Schicht(en) aufgebracht werden, insbesondere auf das Gebiet der Gruppe-III-Nitrid-Schichten, welches außerhalb des Randgebietes angeordnet ist, beispielsweise in einem aktiven Gebiet der oberen Oberfläche des Substrats, bevor das Nass-Ätzen durchgeführt wird. Die Gruppe-III-Nitrid-Schichten in dem zentralen aktiven Gebiet des Substrats weisen typischerweise das beste Kristallwachstum und die beste Qualität auf und können durch das Aufbringen einer Maske vor der Nass-Ätzlösung geschützt werden.
  • Die Maske kann eine so genannte Softmaske sein, wie beispielsweise ein photosensitives Material oder ein Photolack. Die Maske kann auch eine so genannte Hartmaske sein, wie beispielsweise SiOx, welche durch die Nass-Ätzlösung nicht geätzt wird. Es kann auch eine Kombination aus einer Hartmaske, wie beispielsweise SiOx, und einer darüber liegenden Softmaske, wie beispielsweise einem Photolack, verwendet werden.
  • In einigen Ausführungsformen kann der Nass-Ätzprozess selektiv das Material mit dem Gruppe-III-Nitrid-Element in dem Randbereich ätzen gegenüber dem Material mit dem Gruppe-III-Nitrid in dem aktiven Gebiet. Dies kann aus der polykristallinen Beschaffenheit des Materials und/oder der nicht gleichmäßigen Bedeckung und/oder Rissen und/oder schlechter Haftfähigkeit zu dem darunter liegenden Substrat der Gruppe-III-Nitrid-Schicht in dem Randbereich liegen, verglichen zu der monokristallinen epitaktischen Gruppe-III-Nitrid-Schicht, welche in dem aktiven Gebiet der oberen Oberfläche angeordnet ist.
  • In einigen Ausführungsformen kann eine Kombination aus Trocken-Ätzen und Nass-Ätzen dazu verwendet werden, um Material, aufweisend wenigstens ein Gruppe-III-Element, aus dem Randbereich zu entfernen. In einer Ausführungsform kann ein oberes Gebiet einer Schicht mit einem Gruppe-III-Nitrid aus dem Randbereich entfernt werden, beispielsweise wenigstens von der oberen Abschrägung des Substrats, unter Verwendung von Trocken-Ätzen. Der darunter liegende Teil der Schicht mit dem Gruppe-III-Nitrid in dem Randbereich kann mittels Nass-Ätzen entfernt werden.
  • In einigen Ausführungsformen kann nach dem Entfernen des Materials mit dem Gruppe-III-Element aus dem Randbereich ein Deckmaterial, wie beispielsweise eine dielektrische Schicht, auf dem Randgebiet der oberen Oberfläche des Substrates aufgebracht werden und optional auf die Seitenflächen des Substrates und die untere Oberfläche des Substrates. Die Randgebiete und die untere Oberfläche des Substrates können von der zusätzlichen Deckschicht vollständig bedeckt sein.
  • In einigen Ausführungsformen wird in dem Randbereich eine physikalische Barriere bereitgestellt, um die Quelle für Kontaminationen durch ein Gruppe-III-Element zu entfernen. Die polykristalline Beschaffenheit und/oder Risse oder andere Defekte in dem Gebiet der Gruppe-III-Nitrid-Schicht, welche in dem Randbereich angeordnet ist, im Vergleich zu dem Gebiet der Gruppe-III-Nitrid-Schicht, welche in dem aktiven Gebiet der oberen Oberfläche angeordnet ist, kann in einer Entfernung dieses Materials während der Handhabung des Wafers resultieren, was eine Quelle für Kontaminationen durch das Gruppe-III-Nitrid-Element darstellen kann. Diese mögliche Quelle für Kontaminationen kann durch Abdecken dieses Materials entfernt werden, so dass es nicht mehr in Kontakt mit den Handhabungsvorrichtungen kommt und durch die Handhabungsvorrichtungen nicht von dem Wafer entfernt werden kann. Folglich kann die Quelle für Kontaminationen dadurch entfernt werden, indem die Randbereiche des Wafers und der Gruppe-III-Nitrid-Schichten, welche in dem Randbereich angeordnet sind, mit einer Deckschicht bedeckt werden, welche kein Gruppe-III-Element aufweist.
  • Die Deckschicht kann Siliziumnitrid (SiNx), Siliziumoxid (SiOx oder SiO2) und/oder Polysilizium aufweisen. Eine Kombination von Zusammensetzungen kann auch in einer mehrschichtigen Struktur verwendet werden.
  • 6 zeigt ein Flussdiagramm 100 eines Verfahrens zum Behandeln eines Randbereichs eines Wafers, so dass der fertige Wafer eine Vielzahl epitaktisch aufgewachsener Gruppe-III-Nitrid-Schichten und einen sauberen Randbereich ohne ein Gruppe-III-Element aufweist.
  • In Block 101 wird eine Schicht mit einem Material, welches nicht dazu in der Lage ist, das epitaktische Wachstum des Gruppe-III-Nitrid-Materials zu unterstützen, wenigstens auf ein Randgebiet der oberen Oberfläche des Substrats aufgebracht. Das Substrat weist auf seiner oberen Oberfläche ein aktives Gebiet auf, welches durch das Randgebiet begrenzt wird und welches dazu geeignet ist, das epitaktische Wachstum des Gruppe-III-Nitrid-Materials zu unterstützen. Die Schicht, welche auf das Randgebiet aufgebracht wird, kann als Maske angesehen werden, da es die Abscheidung epitaktischer Gruppe-III-Nitrid-Schichten in dem Randgebiet verhindert.
  • In Block 102 werden eine oder mehrere Gruppe-III-Nitrid-Schichten epitaktisch auf Gebieten der oberen Oberfläche des Substrats abgeschieden, welche durch die Schicht nicht bedeckt werden. Diese Gebiete können das aktive Gebiet des Substrats sein.
  • In Block 103 wird die Schicht mit dem Material, welches nicht geeignet dazu ist, das epitaktische Wachstum des Gruppe-III-Nitrid-Materials zu unterstützen, entfernt um das Material des Substrats in dem Randgebiet frei zu legen. Folglich wird das Randgebiet nach dem selektiven Abheben der Schicht durch das Material des Substrats gebildet und weist kein Gruppe-III-Element auf. Das Randgebiet ist frei von einer möglichen Quelle für Kontaminationen durch ein Gruppe-III-Element.
  • Die Schicht mit dem Material, welches nicht dazu geeignet ist, das epitaktische Wachstum von Gruppe-III-Nitrid-Material zu unterstützen, kann als Maske angesehen werden, welche während dem Wachstum der epitaktischen Gruppe-III-Nitrid-Schichten in dem aktiven Gebiet der oberen Oberfläche des Substrats verwendet wird. Die Schicht kann eines oder mehrere von amorphem Silizium, Siliziumnitrid (SiNx), Siliziumoxid (SiOx oder SiO2) oder Polysilizium aufweisen, welche jeweils nicht dazu geeignet sind, das epitaktische Wachstum von Gruppe-III-Nitrid-Material zu unterstützen.
  • In weiteren nicht dargestellten Ausführungsformen, kann die Quelle für Kontaminationen aus dem Randbereich des Wafers dadurch entfernt werden, indem der Randbereich mit einer zusätzlichen Schicht bedeckt wird.
  • Das Verfahren kann das Abscheiden einer Deckschicht auf dem Randbereich eines Wafers, wobei der Wafer ein Substrat mit einer oberen Oberfläche und wenigstens einer epitaktischen Gruppe-III-Nitrid-Schicht aufweist welche auf der oberen Oberfläche des Substrats angeordnet ist, und auf Material mit einem Gruppe-III-Element aufweisen, welches in dem Randbereich angeordnet ist. Der Randbereich kann ein Randgebiet der oberen Oberfläche des Substrats aufweisen. Das Randgebiet kann eine obere Abschrägung aufweisen, welche sich zwischen der oberen Oberfläche des Substrats und einer Seitenfläche des Substrats erstreckt. Die Deckschicht ist in dem Randbereich auf jeglichem Material angeordnet, aufweisend jegliches Material mit einem Gruppe-III-Nitrid-Element, welches in dem Randbereich angeordnet ist. Folglich stellt die Deckschicht eine physikalische Barriere dar, um den Kontakt mit dem darunter liegenden Material zu verhindern. Die Deckschicht kann auch die gesamte Seitenfläche und untere Oberfläche des Substrats zusätzlich zu dem Randgebiet der oberen Oberfläche bedecken. Die Deckschicht kann eines oder mehrere von Siliziumnitrid, Siliziumoxid oder Polysilizium aufweisen. Das Material mit dem Gruppe-III-Element, welches in dem Randbereich angeordnet ist und welches durch die Deckschicht bedeckt wird, kann ein nicht epitaktisch abgeschiedenes Gruppe-III-Nitrid aufweisen.
  • 7 zeigt ein Verfahren zum Bearbeiten eines Randbereichs eines Wafers gemäß einer vierten Ausführungsform.
  • Der Wafer 110 weist ein Substrat 111 mit einer oberen Oberfläche 112 auf, welche dazu geeignet ist, das epitaktische Wachstum wenigstens einer Gruppe-III-Nitrid-Schicht zu unterstützen. Das Substrat 111 weist ein aktives Gebiet 113 auf, welches zu allen Seiten hin durch ein Randgebiet 114 begrenzt wird. Das aktive Gebiet 113 kann kreisförmig sein und das Randgebiet 114 kann die Form eines Ringes aufweisen. Die Grenzfläche zwischen dem aktiven Gebiet 113 und dem Randgebiet 114 wird in 7 schematisch durch die gestrichelten Linien 115 dargestellt.
  • Wie in dem vergrößerten Bereich (Einschub) in 7 dargestellt, wurde eine Vielzahl von Gruppe-III-Nitrid-Schichten 116 auf der oberen Oberfläche 112 des Substrats 111 abgeschieden. Das Substrat 111 weist einen einkristallinen Siliziumwafer auf, welcher in dieser Ausführungsform eine obere Oberfläche mit einer <111>-Ausrichtung aufweist. Die Vielzahl von Gruppe-III-Nitrid-Schichten 116 weist eine Pufferstruktur 117, welche direkt auf der oberen Oberfläche 112 abgeschieden ist, eine erste Gruppe-III-Nitrid-Schicht 118, welche auf der Pufferstruktur 117 abgeschieden ist, und eine zweite Gruppe-III-Nitrid-Schicht 119 auf, welche auf der ersten Gruppe-III-Nitrid-Schicht 118 abgeschieden ist.
  • Die erste Gruppe-III-Nitrid-Schicht 118 kann Galliumnitrid aufweisen und die Kanalschicht eines galliumnitrid-basierten Transistorbauelementes, wie beispielsweise einen Transistor mit hoher Elektronenbeweglichkeit, bereitstellen. Die zweite Gruppe-III-Nitrid-Schicht 119 kann Aluminiumgalliumnitrid aufweisen und die Sperrschicht des galliumnitrid-basierten Transistorbauelements bereitstellen.
  • Die Pufferstruktur 117 kann eine oder mehrere Gruppe-III-Nitrid-Schichten aufweisen. In dem Fall einer Vielzahl von Schichten können die Schichten unterschiedliche Zusammensetzungen aufweisen. Beispielsweise kann die Pufferstruktur 117 einen AlN-Puffer in direktem Kontakt mit dem Substrat, ein Supergitterlaminat (engl.: super lattice laminate) und/oder eine Pufferschicht aufweisen, mit einem Kompositionsgradienten von AlN zu GaN auf dem AlN-Puffer.
  • In dem aktiven Gebiet 113 haben die Pufferstruktur 117, die erste Gruppe III-Nitrid-Schicht 118 und die zweite Gruppe-III-Nitrid-Schicht 119 eine epitaktische Beziehung zu der Oberfläche 112 des Substrates 111. Die Ausrichtung der Gruppe-III-Nitrid-Schichten 116 wird durch die Pfeile 120 schematisch dargestellt und durch die Pfeile 121 für das Substrat 111. Die epitaktische Beziehung ist in 7 schematisch dargestellt durch die im Wesentlichen parallele Beziehung zwischen der Ausrichtung der Pfeile 120 und 121.
  • Im Gegensatz dazu weist der Teil der Gruppe-III-Nitrid-Schichten 116 in den Randbereichen 114 keine epitaktische Beziehung mit dem Substrat 111 auf, wie in 7 schematisch durch die nicht-parallele Anordnung der Pfeile 124 für die Gruppe-III-Nitrid-Schichten 116 dargestellt ist im Vergleich zu dem Substrat 111.
  • In dem Randbereich 114 weist das Substrat 111 eine obere Abschrägung 122 auf, welche in einem Winkel zu der oberen Oberfläche 112 geneigt ist und sich zwischen der oberen Oberfläche 112 und der Seitenfläche 123 des Substrates 111 erstreckt. Aufgrund der physikalischen Form des Substrates in dem Randbereich 114 weist die Oberfläche des Substrates 111 in dem Randbereich 114 nicht die selbe <111>-Ausrichtung auf wie der Bereich der oberen Oberfläche 112 in dem aktiven Gebiet 113 des Substrates 111. Folglich kann im Gegensatz zu dem aktiven Gebiet 113 in dem Randbereich 114 abgeschiedenes Gruppe-III-Nitrid-Material nicht epitaktisch sein in Bezug auf das Substrat 111, was in dem Wachstum von polykristallinem Material resultieren kann, wie in dem Randbereich 114 durch die nicht-parallele Anordnung der Pfeile 124 angedeutet ist.
  • Bei der folgenden Bearbeitung des Wafers 110 werden die Halbleiterbauelemente, in diesem besonderen Beispiel die Transistoren mit hoher Elektronenbeweglichkeit, ausgebildet. Diese folgenden Bearbeitungsschritte kann das Abscheiden von einer oder mehrerer Metallisierungsschichten aufweisen, um die Sourceelektrode, Gateelektrode und Drainelektrode der Transistorbauelemente zu bilden.
  • Diese folgenden Bearbeitungsprozesse weisen das Handhaben des Wafers 110 auf, typischerweise automatisch. Das Gebiet der Gruppe-III-Nitrid-Schichten, welche in dem Randbereich 114 angeordnet sind, können in Kontakt mit diesen Handhabungsgeräten kommen, da Wafer typischerweise in dem Randbereich 114 getragen werden.
  • Der Kontakt zwischen dem Gruppe-III-Nitrid-Material in dem Randbereich 114 und den Handhabungsgeräten kann darin resultieren, dass Material ungewollt von dem Wafer entfernt wird. Dieses Material kann bei hohen Temperaturen thermisch aktiv werden, was bei Verwendung in darauf folgenden Bearbeitungsschritten zu einer Kontamination eines nachfolgend bearbeiteten Wafers in dem Gerät oder der Produktionslinie führen kann. Dieses Risiko kann dadurch vermieden werden, indem der Teil der Gruppe-III-Nitrid-Schichten 116 entfernt wird, welcher in dem Randbereich 114 vorhanden ist.
  • In einigen Ausführungsformen wird das Material aus dem Randbereich 114 des Substrates 111 mechanisch entfernt, beispielsweise mittels Bandschleifen (engl.: tape grinding), wie in 7 schematisch durch die Pfeile 125 angedeutet ist. Während dem Bandschleifen kann der äußerste Bereich der oberen Abschrägung 122 und der Seitenfläche 123 des Substrates ebenfalls entfernt werden, so dass die Kontur des Substrates 111 in dem Randbereich 114 verändert werden kann.
  • Das Material mit dem Gruppe-III-Element in dem Randbereich 114 kann auch durch andere Verfahren entfernt werden, aufweisend Trocken-Ätzen und Nass-Ätzen.
  • 8 zeigt ein Verfahren zum Bearbeiten des Wafers 110 gemäß einer fünften Ausführungsform. Der Wafer 110 weist eine oder mehrere Gruppe-III-Nitrid-Schichten 116 auf, welche eine epitaktische Beziehung zu dem Substrat 111 in dem aktiven Gebiet 113 und eine nicht epitaktische Beziehung mit dem Substrat in dem Randbereich 114 aufweisen. Der Wafer 110 wird mittels Nass-Ätzen bearbeitet.
  • Eine Maske 130 wird auf der äußeren Oberfläche 131 der Vielzahl von Gruppe-III-Nitrid-Schichten 116 wenigstens im Bereich des aktiven Gebiets 113 des Substrats 111 aufgebracht. Der Bereich des Substrats 111 welcher durch die Maske 130 nicht bedeckt wird, zum Beispiel der Randbereich 114, wird durch Nass-Ätzen entfernt, was in 8 schematisch durch die Pfeile 132 angedeutet wird, so dass die äußersten Oberflächen 133 des Wafers 110 in dem Randbereich 114 durch das Material des Substrats 111, in diesem Fall Silizium, gebildet werden. Etwas Unterätzen der Maske 130 kann auftreten, so dass eine laterale Ausdehnung der verbleibenden Gruppe-III-Nitrid-Schichten 116, welche unter der Maske 130 angeordnet sind, geringfügig kleiner sind als die laterale Ausdehnung der Maske 130. Das Ausmaß des Unterätzens kann durch die laterale Größe der Maske 130 angepasst werden, so dass die laterale Ausdehnung der verbleibenden Bereiche der Gruppe-III-Nitrid-Schichten 116, welche eine epitaktische Beziehung zu dem Substrat 111 auf der oberen Oberfläche 112 aufweisen, ausreichend genau erhalten werden kann. Die Maske 130 wird anschließend entfernt. Die Maske kann Photolack oder SiOx oder eine Doppelschicht aus SiOx und Photolack aufweisen.
  • In einigen Ausführungsformen wird eine mögliche Kontamination der Handhabungsvorrichtungen durch eines oder mehrere Gruppe-III-Nitrid-Elemente, welche in dem Randbereich 114 des Wafers 110 angeordnet sind, dadurch vermieden, indem eine physikalische Barriere auf dem in dem Randbereich 114 angeordneten Gruppe-III-Nitrid-Material bereitgestellt wird.
  • 9 zeigt ein Verfahren gemäß einer sechsten Ausführungsform in welchem eine Deckschicht 140 auf dem Randbereich 114 des Wafers 110 abgeschieden wird. Der Wafer 110 weist ein Substrat 111 und eine Vielzahl von Gruppe-III-Nitrid-Schichten 116 auf, wie in der in 7 dargestellten Ausführungsform.
  • Die Deckschicht 140 wird auf dem Randbereich 114 des Wafers 110 abgeschieden, so dass sie den Bereich der Gruppe-III-Schichten 116 bedeckt, welche in dem Randbereich 114 ohne eine epitaktische Beziehung zu dem Substrat 111 angeordnet sind. Die Deckschicht 140 bedeckt das Randgebiet 141 der oberen Oberfläche 112 des Substrates 111, die Seitenfläche 123 des Substrates 111 und die untere Oberfläche 114 des Substrates 111. Die Schicht 140 kann ein Material aufweisen, welches als eine Diffusionsbarriere für Gruppe-III-Elemente bei solchen Temperaturen welchen der Wafer 110 während der weiteren Bearbeitung ausgesetzt sein wird fungiert.
  • In einigen Ausführungsformen wird eine weitere Deckschicht 143 abgeschieden, welche die erste Deckschicht 140 und den Randbereich 114, welcher das Randgebiet 141 der oberen Oberfläche 112, die Seitenfläche 123 und die untere Oberfläche 142 des Substrats 140 aufweist, bedeckt. Die Deckschicht 140 kann SiNx aufweisen und die weitere Deckschicht 143 kann SiO2 aufweisen.
  • Die Verwendung einer oder mehrerer Deckschichten kann auch in Kombination mit Verfahren verwendet werden, in welchen das Gruppe-III-Nitrid-Material aus dem Randbereich 114 entfernt wird. In diesen Ausführungsformen wird jegliches Material, welches ein Gruppe-III-Element aufweist, aus dem Randbereich 114 entfernt und dann wird die Deckschicht direkt auf das Material des Substrats 111 in dem Randbereich 114 aufgebracht.
  • 10 zeigt ein Verfahren zum Bearbeiten des Randbereichs des Wafers 110 vor dem Abscheiden jeglicher Gruppe-III-Nitrid-Schicht auf der oberen Oberfläche 112 des Substrats 111 gemäß einer siebten Ausführungsform.
  • Eine Maske 150 wird auf der oberen Oberfläche 112 des Substrats 111 in dem aktiven Gebiet 113 aufgebracht. Eine Schicht 151 wird in dem Randbereich 114 abgeschieden, so dass diese wenigstens die Teile des Randbereichs 114 bedeckt, auf welche nachfolgend Material abgeschieden werden soll. In der in 10 dargestellten Ausführungsform ist die Schicht 151 in dem Randgebiet 112 oberhalb der oberen Abschrägung 122 und auf den Seitenflächen 123 angeordnet. Die untere Oberfläche 142 des Substrats 111 wird durch die Schicht 151 nicht bedeckt. In anderen, nicht dargestellten Ausführungsformen kann die untere Oberfläche 142 jedoch auch von der Schicht 151 bedeckt sein.
  • Die Maske 150 wird entfernt und die Vielzahl von Gruppe-III-Nitrid-Schichten 116 wird auf der oberen Oberfläche 112 des Substrats 111 und in dem aktiven Gebiet 113, welches durch die Schicht 151 begrenzt wird, abgeschieden. In dem aktiven Gebiet 113 wächst die Gruppe-III-Nitrid-Schicht 116 epitaktisch auf der oberen Oberfläche 112 des Substrats 111, wie in 10 schematisch durch die parallele Anordnung der Pfeile 120 und 121 angedeutet ist. Material mit einem Gruppe-III-Nitrid kann auch auf der äußersten Oberfläche der Schicht 151 abgeschieden werden. Nach dem Aufwachsen der gewünschten epitaktischen Gruppe-III-Nitrid-Schichten 116 in dem aktiven Gebiet 113 wird die Schicht 151 entfernt, wie schematisch durch die Pfeile 153 angedeutet, um die Randbereiche 114 zurück zu lassen, welche durch das Material des Substrats 111 gebildet werden und welche epitaktisch gewachsene Gruppe-III-Nitrid-Schichten in dem aktiven Gebiet 113 begrenzen. Jegliches Material, welches ein Gruppe-III-Element oder ein Gruppe-III-Nitrid aufweist, welches auf der Schicht 151 abgeschieden wurde, wird zusammen mit der Schicht 151 entfernt.
  • 11 zeigt ein Flussdiagramm 160 eines Verfahrens zum Herstellen eines Gruppe-III-Nitrid-basierten Transistors mit hoher Elektronenbeweglichkeit (HEMT).
  • Der Gruppe-III-Nitrid-Transistor mit hoher Elektronenbeweglichkeit kann ein Bauteil vom Verarmungstyp oder ein Bauteil vom Anreicherungstyp sein. Der Gruppe-III-Nitrid-Transistor mit hoher Elektronenbeweglichkeit kann ein Hochspannungsbauelement sein, welcher eine Sperrspannungsfestigkeit von wenigstens 300 V oder wenigstens 600 V aufweist.
  • In Block 161 wird eine Pufferstruktur auf einem Substrat mit einer Oberfläche, welche dazu geeignet ist, das epitaktische Wachstum von Gruppe-III-Nitrid-Material zu unterstützen, abgeschieden. Das Substrat kann ein Einkristall sein, wie beispielsweise Silizium, Siliziumkarbid oder Saphir. In einer Ausführungsform ist das Substrat ein einkristalliner Siliziumwafer mit einer Oberfläche mit einer <111>-Ausrichtung. Die Pufferstruktur kann eine oder mehrere Gruppe-III-Nitrid-Schichten aufweisen, welche epitaktisch auf dem Substrat aufgewachsen sind.
  • In Block 162 werden Gruppe-III-Nitrid-Schichten, welche den aktiven Bereich des Transistors mit hoher Elektronenbeweglichkeit bereitstellen, auf der Pufferstruktur abgeschieden. Beispielsweise wird eine Kanal-Schicht, welche Galliumnitrid aufweist auf der Pufferstruktur abgeschieden und eine Sperrschicht, welche Aluminiumgalliumnitrid aufweist, wird auf der Kanal-Schicht abgeschieden. Die Galliumnitrid-Kanal-Schicht wird epitaktisch auf der Pufferstruktur aufgewachsen und die Aluminiumgalliumnitrid-Sperrschicht wird epitaktisch auf der Galliumnitrid-Kanal-Schicht aufgewachsen.
  • In Block 163 werden die Randbereiche des Wafers behandelt um Teile der Pufferstruktur und Teile der Gruppe-III-Nitrid-Schichten, welche ein fehlerhaftes Kristallwachstum aufweisen, zu entfernen. Die Randbereiche werden behandelt, nachdem alle der Gruppe-III-Nitrid-Schichten, welche für den jeweiligen Transistor mit hoher Elektronenbeweglichkeit benötigt werden, abgeschieden wurden, und der epitaktische Abscheidungsprozess vollendet ist.
  • In Block 164 wird eine Metallisierungsstruktur auf der Sperrschicht abgeschieden um eine Source-Metallisierung, eine Gate-Metallisierung und eine Drain-Metallisierung für jeden der Transistoren mit hoher Elektronenbeweglichkeit bereitzustellen, welche in den epitaktischen Gruppe-III-Nitrid-Schichten, welche auf dem Substrat angeordnet sind, ausgebildet sind.
  • In Block 165 werden die einzelnen Transistoren mit hoher Elektronenbeweglichkeit von dem Wafer vereinzelt.
  • 12 zeigt ein Verfahren zum Herstellen eines Transistorbauelements mit hoher Elektronenbeweglichkeit. Ein Substrat 171 wird bereitgestellt, welches eine obere Oberfläche 172, welche dazu geeignet ist das epitaktische Wachstum von Gruppe-III-Nitrid-Material zu unterstützen, eine untere Oberfläche 173 und eine Seitenfläche 174 aufweist, welche eine obere Abschrägung 175, die sich in einem geneigten Winkel zwischen der Seitenfläche 174 und der oberen Oberfläche 172 erstreckt, und eine untere Abschrägung 176 aufweist, die sich in einem geneigten Winkel zwischen der Seitenfläche 174 und der unteren Oberfläche 173 erstreckt. Das Substrat 171 kann ein <111>-Einkristall-Siliziumwafer sein.
  • Eine Pufferstruktur 177 wird auf dem Substrat 171 abgeschieden. Die Pufferstruktur 177 kann eine oder mehrere Schichten aufweisen und kann auf der oberen Oberfläche 172 des Substrats 171, der oberen Abschrägung 175 und der Seitenfläche 174 abgeschieden werden. In einigen Ausführungsformen kann sich die Pufferstruktur teilweise über die obere Abschrägung 175 oder über die obere Abschrägung 175 und teilweise über die Seitenfläche 174 erstrecken oder die obere Abschrägung 175, die Seitenfläche 174 und die untere Abschrägung 176 bedecken.
  • Die Pufferstruktur 177 kann epitaktisch auf der oberen Oberfläche 172 des Substrats 171 abgeschieden werden, kann jedoch eine nicht-epitaktische Beziehung zu dem Substrat aufweisen in solchen Gebieten welche auf der oberen Abschrägung 175 abgeschieden werden, den Seitenflächen 174 und der unteren Abschrägung 176. Die Pufferstruktur 177 kann eines oder mehrere Gruppe-III-Nitrid-Materialien aufweisen, wenn das Substrat einen <111>-Silizium-Einkristallwafer aufweist.
  • Die aktiven Schichten des Transistors mit hoher Elektronenbeweglichkeit werden dann auf der Pufferstruktur 177 abgeschieden. In einer Ausführungsform wird die erste Gruppe-III-Nitrid-Schicht 178, welche Galliumnitrid aufweist, epitaktisch auf der Pufferschicht 177 abgeschieden und eine zweite Gruppe-III-Nitrid-Schicht 179, welche Aluminiumgalliumnitrid aufweist, wird epitaktisch auf der ersten Gruppe-III-Nitrid-Schicht 178 abgeschieden. Die erste Gruppe-III-Nitrid-Schicht 178 kann die Kanal-Schicht bilden und die zweite Gruppe-III-Nitrid-Schicht 179 kann die Sperrschicht der Struktur des Transistors mit hoher Elektronenbeweglichkeit bilden.
  • Die erste Gruppe-III-Nitrid-Schicht 178 und die zweite Gruppe-III-Nitrid-Schicht 179 können auch auf der oberen Abschrägung 175 und auf der Seitenfläche 174 abgeschieden werden und, in einigen Ausführungsformen, auch auf der unteren Abschrägung 176. Die Teile der ersten Gruppe-III-Nitrid-Schicht 178 und der zweiten Gruppe-III-Nitrid-Schicht 179, welche in diesen Gebieten angeordnet sind, können ein nicht-epitaktisches Verhältnis zu dem Substrat 171 aufweisen und können daher nicht geeignet sein, einen Teil eines Transistors mit hoher Elektronenbeweglichkeit zu bilden.
  • Der Randbereich 180 des Substrats 171 mit der oberen Abschrägung 175, der Seitenfläche 174 und der unteren Abschrägung 176 kann behandelt werden, indem die Teile der Pufferstruktur 177, der ersten Gruppe-III-Nitrid-Schicht 178 und der zweiten Gruppe-III-Nitrid-Schicht 176 in diesen Bereichen entfernt werden, um das Material 181 des darunter liegenden Substrats 171 in dem Randbereich 180 frei zu legen. In dieser Ausführungsform ist der Stapel mit der Pufferstruktur 177, der ersten Gruppe-III-Nitrid-Schicht 178 und der zweiten Gruppe-III-Nitrid-Schicht 179 nur auf der oberen Oberfläche 172 angeordnet in Bereichen, welche durch den behandelten Randbereich 180 begrenzt werden, was als der aktive Bereich des Wafers bezeichnet werden kann.
  • Die Struktur mit der Pufferstruktur 177, der ersten Gruppe-III-Nitrid-Schicht 178 und der zweiten Gruppe-III-Nitrid-Schicht 179 ist nicht auf diese exakte Anordnung begrenzt und kann sich davon unterscheiden. Beispielsweise kann eine Aluminiumgalliumnitrid-Rücksperrschicht zwischen der Pufferstruktur 177 und der ersten Gruppe-III-Nitrid-Schicht 178 bereitgestellt werden. Eine zusätzliche Deckschicht mit Galliumnitrid kann auf der zweiten Gruppe-III-Nitrid-Schicht 179 angeordnet sein. Eine Passivierungsschicht, beispielsweise aufweisend Siliziumnitrid, kann die äußerste Oberfläche der Struktur bilden.
  • Die Behandlung des Randbereichs 180 zum Entfernen des ungewollten Materials wird durchgeführt nachdem die epitaktische Abscheidung der gewünschten Struktur fertig gestellt ist.
  • Nach der Behandlung des Randbereichs 180 zum Entfernen der ungewollten Schichten, kann eine Metallisierungsstruktur 182 abgeschieden werden. Die Metallisierungsstruktur 182 kann eine oder mehrere Schichten aufweisen mit dazwischen liegenden dielektrischen Schichten, so dass jede Bauteilposition innerhalb des Wafers ein Sourcepad 183, ein Gatepad 184 und ein Drainpad 185 für jede Bauteilposition 186 aufweist.
  • Die einzelnen Transistoren mit hoher Elektronenbeweglichkeit 187 werden dann von dem Wafer vereinzelt, beispielsweise mittels Sägen, um einzelne Bauteile bereitzustellen. Zwei Bauteilpositionen 186 und zwei Transistorbauelemente mit hoher Elektronenbeweglichkeit 187 sind in 12 dargestellt. In der Praxis werden jedoch hunderte oder tausende von Bauteilen auf einem einzigen Substrat hergestellt.
  • Ein Heteroübergang 188 wird an der Grenzfläche zwischen der ersten Gruppe-III-Nitrid-Schicht 178 und der zweiten Gruppe-III-Nitrid-Schicht 179 gebildet, welcher das Ausbilden eines zweidimensionalen Elektronengases (2DEG) mittels angeregter und spontaner Polarisation unterstützt. Das zweidimensionale Elektronengas ist in 10 schematisch durch die gestrichelte Linie 189 angedeutet.
  • Epitaktisch gewachsene GaN-auf-Si-(111)-Wafer für HEMTs tendieren dazu an der Waferkante, der oberen und unteren Abschrägung und der Seitenwand oder Seitenfläche des Wafers eine vollständige Abdeckung von AlxGax-1N-Material aufzuweisen. Durch den Verlust der (111)-Ausrichtung in diesen Gebieten tritt die Keimbildung auf zufällige Art und Weise auf, welche geschlossene Schichten, große Kristallite ebenso wie teilweise leere Bereiche erzeugen kann. Weiterhin kann die Rückseite von GaN/Si-Wafern Bereiche aufweisen, welche Ga aufweisen, was aus einer nicht ausreichenden Reinigung des Waferträgers während des Wachstums des Stapels von Gruppe-III-Nitrid-Schichten resultieren kann.
  • Diese Defekte können weitere Defekte während der weiteren Bearbeitung solcher Wafer hervorrufen, wie auch eine Ga-Kontamination in CMOS-Linien. Gallium fungiert als ein Dotierstoff vom p-Typ mit einer sehr schnellen Diffusion durch Siliziumoxide, beginnend bei Temperaturen von etwa 700°C. Die größte Gefahr für Kontaminationen während der Bearbeitung kann von der Kante her rühren, aufgrund der Handhabung, Positionierung und dem Transport von Wafern in Boxen. Daher kann das Entfernen solcher Schichten sowohl für die GaN-Produktion, als auch für Si- und GaN-Co-Produktion durchgeführt werden.
  • Diese fehlerhaft gewachsenen III-N-Schichten können bis hinunter zu dem Siliziumsubstrat auf verschiedene Art und Weise entfernt werden.
  • Die typischen Dimensionen des Materialbereichs, welcher von der Kante des Wafers entfernt werden soll, liegen in dem Bereich der epitaktischen Schicht, zum Beispiel 2–6 µm. Diese Schichten können vollständig von der Waferkante, der Seitenwand und der oberen und unteren Abschrägung und der Waferrückseite entfernt werden mittels chemischem Ätzen oder mechanischem Schleifen. Zusätzlich kann der Wafer von einer dielektrischen Schicht bedeckt sein, um einen direkten Kontakt mit dem Material zu vermeiden.
  • Das mechanische Entfernen der Waferkante, der Seitenwand, und der unteren und oberen Abschrägung, und der Waferrückseite kann durch verschiedene Schleiftechniken und Reinigungsverfahren erreicht werden, aufweisend Kantenschneiden mittels Laser, Rückseiten-Schleifen, Vorderseiten-(Kanten)-Schleifen oder Schleifen der ganzen Kante mittels einer Bandschleifmaschine (engl.: band-type grinder).
  • Nasschemisches Ätzen ist eine weitere einfache und kostengünstige Möglichkeit, welche dazu verwendet werden kann, die ungewollten III-N-Schichten und Partikel zu entfernen. Das aktive Wafergebiet kann maskiert werden. Vor dem Aufbringen der Maske kann der gesamte Wafer ex-situ- oder in-situ-passiviert werden, um jegliche Veränderungen der Oberflächenstruktur zu verhindern. Bei der Maskierung können Standard-Photolacke verwendet werden, welche um die Kanten herum entweder durch Standard-Lackentferner oder vorzugsweise durch so genannte Etch- und Flat/Notch-Belichtung entfernt werden können. In Abhängigkeit von der Ätzlösung und der Temperatur kann eine zusätzliche Hartmaske unter dem Photolack verwendet werden. Ein Beispiel ist eine Siliziumoxid-Hartmaske, welche dazu verwendet wird, den III-N-Stapel mit der SiN-Passivierungsschicht mittels heißer Phosphorsäure zu entfernen.
  • Alternativ kann der Nassätzprozess durch einen Trockenätzprozess unterstützt werden. Dies kann hilfreich sein, da die gute Kristallqualität der oberen Bereiche der III-N-Schicht auf der Oberseite des Wafers (aber an der Waferkante) die Ätzrate heißer Phosphorsäure auf der c-Ebene von GaN stark reduzieren kann. Trockenätzen kann dazu verwendet werden, das Entfernen der oberen Schichten zu unterstützen, bis die Bereiche mit qualitativ schlechter Keimbildung erreicht sind.
  • In einer anderen Ausführungsform können ein selektives Wachstum der epitaktischen Gruppe-III-Nitrid-Schicht-Struktur im inneren des Wafers und ein Entfernen einer Maske an den Rändern mittels Lift-off-Verfahren verwendet werden.
  • Das Verwenden einer amorphen Schicht auf dem Si-(111)-Substrat in dem Randbereich kann die Keimbildung von III-N-Schichten verhindern. Dies erfordert jedoch eine ausreichend große Mobilität für die chemischen Reaktionsmittel während des epitaktischen Abscheidungsprozesses.
  • Die Herstellung solcher peripheren Maskierungsschichten kann erfolgen entweder unter Verwendung eines mechanischen Schattenringes während eines Trockenätzprozesses, welcher lediglich das aktive Gebiet des Wafers ätzt und den Ionenbeschuss in den restlichen Bereichen verhindert, oder unter Verwendung eines lokalen Oxidationsprozesses im Anschluss an eine Hartmaske. Der derart hergestellte Oxidring kann entweder direkt als eine selektive Wachstumsmaske (engl.: growth mask) verwendet werden oder kann dazu verwendet werden, die darunter liegenden Schichten durch nasschemisches Ätzen zu definieren.
  • Zusätzlich kann eine Bedeckung der nicht-aktiven Gebiete dazu verwendet werden, einen direkten Kontakt zu verbleibenden Ga-Kontaminationen und -Defekten zu verhindern. Dies kann beispielsweise verwendet werden, wenn Gruppe-III-Nitrid-Schichten Defekte und Risse in dem Siliziumsubstrat bilden, was es Ga ermöglicht, auch nach Reinigungsverfahren zurück zu bleiben. Das Bedeckungsverfahren kann daher vor oder nach jedem beschriebenen Entfernungsverfahren durchgeführt werden. Eine Deckschicht mit einer 50nm SiN-Schicht und einer 800nm TEOS-Schicht kann verwendet werden, um die Menge der Ga-Kontaminationen um einen Faktor 100 zu reduzieren. Der Stapel kann auch Polysilizium aufweisen, um eine Diffusion von Ga vom Inneren zu der oberen Oberfläche zu verlangsamen.
  • Kombinationen der oben beschriebenen Verfahren können hilfreich sein um die Effektivität und die Einfachheit der Entfernung der GaN-Schicht von der Waferkante, Abschrägungen und Seitenwänden des Substrats zu erhöhen.
  • Die Verwendung des Verfahrens selektiven Neu-Wachstums führt zu einer klar definierten Abscheidung von III-N-Kristalliten von geringer Qualität auf der Waferkante, welche viel schneller entfernt werden kann da das Ätzen nicht mehr von der Qualität der Kristalle abhängt. Zusätzlich erlaubt es die gute Ätzselektivität der p-Ebene verglichen mit anderen Ebenen jegliche Randpartikel oder Gebiete selektiv zu entfernen ohne den III-N-Stapel in dem aktiven Gebiet zu ätzen.
  • Räumlich relative Ausdrücke wie "unter", "unten", "geringer", "über", "obere" oder dergleichen, werden zur leichteren Beschreibung verwendet, um die Position eines Elementes relativ zu einem zweiten Element zu beschreiben. Diese Begriffe sollen verschiedene Ausrichtungen des Bauteils beinhalten zusätzlich zu den verschiedenen Ausrichtungen die in den Figuren beschrieben sind. Weiterhin werden Begriffe wie beispielsweise "erste", "zweite" und dergleichen ebenso dazu verwendet, verschiedene Elemente, Gebiete, Abschnitte, etc. zu beschreiben und sind ebenso nicht als einschränkend beabsichtigt. Ähnliche Begriffe beziehen sich auf ähnliche Elemente in der gesamten Beschreibung.
  • Die hierin verwendeten Begriffe "haben", "enthalten", "beinhalten", "aufweisen" und dergleichen sind nicht einschränkende Begriffe, welche das Vorhandensein bestimmter Elemente oder Eigenschaften nahe legen, jedoch zusätzliche Elemente oder Eigenschaften nicht ausschließen. Die Artikel "ein", "eine" und "der/die/das" sollen sowohl den Plural, als auch den Singular aufweisen, sofern der Kontext nicht deutlich anderes anzeigt. Es soll verstanden werden, dass die Merkmale der verschiedenen hierin beschriebenen Ausführungsformen miteinander kombiniert werden können, sofern nicht anders angegeben.

Claims (20)

  1. Verfahren aufweisend: Bearbeiten eines Randbereichs eines Wafers der ein Substrat mit einer oberen Oberfläche und eine oder mehrere epitaktische Gruppe-III-Nitrid-Schichten, die auf der oberen Oberfläche des Substrats angeordnet sind, aufweist, um Material aus dem Randbereich zu entfernen, welches wenigstens ein Gruppe-III-Element aufweist.
  2. Verfahren nach Anspruch 1, wobei das Material, welches wenigstens ein Gruppe-III-Element aufweist, aus einem Randgebiet der oberen Oberfläche des Substrats entfernt wird.
  3. Verfahren nach Anspruch 2, wobei das Randgebiet eine obere Abschrägung aufweist, welche sich zwischen der oberen Oberfläche des Substrats und einer Seitenfläche des Substrats erstreckt.
  4. Verfahren nach einem der vorhergehenden Ansprüche, wobei das Material ein Gruppe-III-Nitrid aufweist.
  5. Verfahren nach einem der vorhergehenden Ansprüche, wobei das Behandeln des Randbereichs des Wafers das mechanische Entfernen des Materials, welches das wenigstens eine Gruppe-III-Element aufweist, aus dem Randbereich aufweist.
  6. Verfahren nach Anspruch 5, wobei das mechanische Entfernen des Materials wenigstens eines von Kantenschneiden, Schleifen, Läppen, Polieren und Trocken-Ätzen aufweist.
  7. Verfahren nach einem der vorhergehenden Ansprüche, wobei das Behandeln des Randbereiches des Wafers Nass-Ätzen aufweist.
  8. Verfahren nach Anspruch 7, wobei das Behandeln des Randbereichs des Wafers weiterhin das Aufbringen einer Maske auf die eine oder mehreren epitaktischen Gruppe-III-Nitrid-Schichten, die in dem aktiven Gebiet der oberen Oberfläche des Substrats angeordnet sind, aufweist, bevor das Material mit dem wenigstens einen Gruppe-III-Element aus dem Randbereich entfernt wird.
  9. Verfahren nach einem der vorhergehenden Ansprüche, wobei das Behandeln des Randbereichs des Wafers das Entfernen eines oberen Bereiches einer Schicht mit einem Gruppe-III-Nitrid von wenigstens einer oberen Abschrägung des Substrats mittels Trocken-Ätzen aufweist, gefolgt von einem Entfernen des darunter liegenden Bereiches der Schicht mit einem Gruppe-III-Nitrid mittels Nass-Ätzen.
  10. Verfahren nach einem der vorhergehenden Ansprüche, weiterhin aufweisend: Abscheiden einer Deckschicht auf einem Randgebiet der oberen Oberfläche des Substrats, der Seitenfläche des Substrats und einer unteren Oberfläche des Substrats.
  11. Verfahren aufweisend: Aufbringen einer Schicht, welche ein Material aufweist, welches nicht geeignet ist, das epitaktische Wachstum eines Gruppe-III-Nitrid-Materials zu unterstützen, in wenigstens einem Randgebiet einer oberen Oberfläche eines Substrats; epitaktisches Abscheiden wenigstens einer Gruppe-III-Nitrid-Schicht auf Gebieten der oberen Oberfläche des Substrats, welche nicht durch die Schicht bedeckt werden; und selektives Entfernen der Schicht um Material, welches das Substrat in dem Randgebiet bildet, zu entfernen.
  12. Verfahren nach Anspruch 11, wobei die Schicht wenigstens eines von amorphem Silizium, SiNx, SiOx und Polysilizium aufweist.
  13. Verfahren aufweisend: Abscheiden einer Deckschicht auf wenigstens einem Randbereich eines Wafers, welcher ein Substrat mit einer oberen Oberfläche und wenigstens eine epitaktische Gruppe-III-Nitrid-Schicht auf der oberen Oberfläche aufweist, wobei die Deckschicht Material in dem Randbereich abdeckt, welches wenigstens ein Gruppe-III-Element aufweist.
  14. Verfahren nach Anspruch 13, wobei die Deckschicht auf dem Randgebiet der oberen Oberfläche und auf einer Seitenfläche des Substrats abgeschieden wird.
  15. Verfahren nach Anspruch 13 oder 14, wobei die Deckschicht wenigstens eines von einer SiNx-Schicht, einer SiOx-Schicht und einer Polysilizium-Schicht aufweist.
  16. Verfahren nach einem der Ansprüche 13 bis 15, wobei das Material das wenigstens ein Gruppe-III-Element aufweist und in dem Randbereich angeordnet ist, wenigstens ein Gruppe-III-Nitrid aufweist, welches eine nicht-epitaktische Beziehung zu dem Substrat aufweist.
  17. Wafer mit: Einem Substrat mit einer oberen Oberfläche, einer Seitenfläche und einer unteren Oberfläche; und einer Vielzahl epitaktischer Gruppe-III-Nitrid-Schichten, welche auf der oberen Oberfläche des Substrats angeordnet sind, wobei ein Randgebiet der oberen Oberfläche, die Seitenflächen und die untere Oberfläche des Substrats nicht von der Vielzahl von epitaktischen Gruppe-III-Nitrid-Schichten bedeckt sind.
  18. Wafer nach Anspruch 17, weiterhin aufweisend eine dielektrische Schicht, welche das Randgebiet der oberen Oberfläche, die Seitenfläche und die untere Oberfläche des Substrates bedeckt.
  19. Wafer nach Anspruch 17 oder 18, wobei das Randgebiet der oberen Oberfläche, die Seitenfläche und die untere Oberfläche des Substrats durch Material des Substrats gebildet werden.
  20. Wafer nach Anspruch 19, welcher weiterhin eine dielektrische Schicht aufweist, welche das Randgebiet der oberen Oberfläche, die Seitenfläche und die untere Oberfläche des Substrats bedeckt.
DE102016124650.6A 2015-12-24 2016-12-16 Halbleiterwafer und verfahren Active DE102016124650B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/757,896 2015-12-24
US14/757,896 US10199216B2 (en) 2015-12-24 2015-12-24 Semiconductor wafer and method

Publications (2)

Publication Number Publication Date
DE102016124650A1 true DE102016124650A1 (de) 2017-06-29
DE102016124650B4 DE102016124650B4 (de) 2024-06-06

Family

ID=59010612

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102016124650.6A Active DE102016124650B4 (de) 2015-12-24 2016-12-16 Halbleiterwafer und verfahren

Country Status (3)

Country Link
US (1) US10199216B2 (de)
KR (1) KR101932327B1 (de)
DE (1) DE102016124650B4 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102022000424A1 (de) 2022-02-03 2023-08-03 Azur Space Solar Power Gmbh Herstellungsverfahren für eine Halbleiterscheibe mit Silizium und mit einer III-N-Schicht

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3055064B1 (fr) * 2016-08-11 2018-10-05 Commissariat A L'energie Atomique Et Aux Energies Alternatives Procede de fabrication d'une couche epitaxiee sur une plaque de croissance
US10505087B2 (en) * 2017-08-24 2019-12-10 Soko Kagaku Co., Ltd. Method for manufacturing nitride semiconductor ultraviolet light-emitting element and nitride semiconductor ultraviolet light-emitting element
FR3074608B1 (fr) * 2017-12-05 2019-12-06 Soitec Procede de preparation d'un residu de substrat donneur, substrat obtenu a l'issu de ce procede, et utilisation d'un tel susbtrat
KR102090685B1 (ko) * 2019-05-22 2020-03-18 주식회사 지티아이코리아 반도체 하이브리드 식각 장치 및 방법
US11081334B2 (en) 2019-08-07 2021-08-03 Taiwan Semiconductor Manufacturing Company, Ltd. Particle prevention in wafer edge trimming
TWI774596B (zh) * 2021-10-29 2022-08-11 環球晶圓股份有限公司 半導體磊晶結構

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10223640A (ja) * 1997-02-12 1998-08-21 Nec Corp 半導体基板およびその製造方法
JP4162892B2 (ja) * 2002-01-11 2008-10-08 日鉱金属株式会社 半導体ウェハおよびその製造方法
US9245736B2 (en) * 2013-03-15 2016-01-26 Semiconductor Components Industries, Llc Process of forming a semiconductor wafer
JP2015018960A (ja) * 2013-07-11 2015-01-29 三菱電機株式会社 半導体装置の製造方法
US20150084057A1 (en) * 2013-09-20 2015-03-26 Raytheon Company Method and structure for reducing the propagation of cracks in epitaxial films formed on semiconductor wafers
JP2015140270A (ja) * 2014-01-28 2015-08-03 グローバルウェーハズ・ジャパン株式会社 シリコンウェーハ

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102022000424A1 (de) 2022-02-03 2023-08-03 Azur Space Solar Power Gmbh Herstellungsverfahren für eine Halbleiterscheibe mit Silizium und mit einer III-N-Schicht

Also Published As

Publication number Publication date
KR101932327B1 (ko) 2018-12-24
US10199216B2 (en) 2019-02-05
US20170186600A1 (en) 2017-06-29
DE102016124650B4 (de) 2024-06-06
KR20170076602A (ko) 2017-07-04

Similar Documents

Publication Publication Date Title
DE102016124650B4 (de) Halbleiterwafer und verfahren
EP0903792B1 (de) Verfahren zum Herstellen einer Mehrzahl von Halbleiterlasern
EP1779437B1 (de) Transistoren auf nirtridbasis mit seitlich aufgewachsener aktivregion und herstellungsverfahren dafür
DE102016109876B4 (de) Verfahren zum Herstellen eines HEMT-Transistors und HEMT-Transistor mit verbesserter Elektronenmobilität
DE10392313B4 (de) Auf Galliumnitrid basierende Vorrichtungen und Herstellungsverfahren
DE102010039147B4 (de) Halbleiterstruktur und ein Verfahren zum Bilden derselben
DE102013008512A1 (de) Gruppe lll-Nitrid-Transistor mit Ladungs-Induzierschicht
DE102014119659A1 (de) Struktur und bildungsverfahren für fin-artigen feldeffekttransistor
DE102016114896B4 (de) Halbleiterstruktur, HEMT-Struktur und Verfahren zu deren Herstellung
DE102012207370A1 (de) Selbstsperrender HEMT
DE112011103588T5 (de) Halbleitervorrichtung und Verfahren zum Herstellen derselben
DE102014107560A1 (de) Halbleiterbauelement und Verfahren
DE112019007477T5 (de) Halbleitereinheit und herstelungsverfahren für eine halbleitereinheit
DE102014118834A1 (de) Halbleiterbauelement und Verfahren
DE112011103675T5 (de) Halbleitervorrichtung und Herstellungsverfahren hierfür
DE102013112646B4 (de) Verfahren für die spannungsreduzierte Herstellung von Halbleiterbauelementen
DE102017104918B4 (de) Verfahren zum Herstellen einer Halbleitervorrichtung mit epitaktischen Schichten und einer Ausrichtungsstruktur
DE102014116834B4 (de) Halbleitereinzelchip aufweisend eine Maskierungsstruktur, die Teil von Chip-Vereinzelung-Schnittfugengebieten ist und diese definiert, Verfahren zum Ausbildung eines Halbleiterchips sowie zugehöriger Wafer
DE19838810B4 (de) Verfahren zum Herstellen einer Mehrzahl von Ga(In,Al)N-Leuchtdiodenchips
DE102017103879A1 (de) Halbleiterkomponente mit Aluminiumsiliziumnitridschichten
DE102017106202B4 (de) Verfahren zum herstellen einer halbleitervorrichtung, umfassend eine ätzung eines halbleitermaterials
DE102017119356B4 (de) Halbleiter-lithographie-ausrichtungsstruktur mit epitaxieblocker
DE102017127010B4 (de) Verbundwafer und Verfahren zur Herstellung eines Halbleiterbauelements
WO2009130058A1 (de) Verfahren zur herstellung eines halbleiterbauelements mit in-situ aufgebrachter isolationsschicht
DE102021204159A1 (de) Membran-halbleiterbauelement und verfahren zum herstellen desselben

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R018 Grant decision by examination section/examining division