TWI774596B - 半導體磊晶結構 - Google Patents

半導體磊晶結構 Download PDF

Info

Publication number
TWI774596B
TWI774596B TW110140295A TW110140295A TWI774596B TW I774596 B TWI774596 B TW I774596B TW 110140295 A TW110140295 A TW 110140295A TW 110140295 A TW110140295 A TW 110140295A TW I774596 B TWI774596 B TW I774596B
Authority
TW
Taiwan
Prior art keywords
layer
gallium nitride
semiconductor epitaxial
thickness
epitaxial structure
Prior art date
Application number
TW110140295A
Other languages
English (en)
Other versions
TW202317819A (zh
Inventor
林子堯
劉嘉哲
施英汝
Original Assignee
環球晶圓股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 環球晶圓股份有限公司 filed Critical 環球晶圓股份有限公司
Priority to TW110140295A priority Critical patent/TWI774596B/zh
Priority to US17/827,805 priority patent/US12051724B2/en
Priority to CN202210597413.7A priority patent/CN116072523A/zh
Application granted granted Critical
Publication of TWI774596B publication Critical patent/TWI774596B/zh
Publication of TW202317819A publication Critical patent/TW202317819A/zh

Links

Images

Classifications

    • H01L29/158—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02483—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H01L21/02507—Alternating layers, e.g. superlattice
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02513—Microstructure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H01L29/267—

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

一種半導體磊晶結構，包括碳化矽基板、成核層、氮化鎵緩衝層與堆疊結構。成核層形成於所述碳化矽基板上，氮化鎵緩衝層設置於所述成核層上，堆疊結構則形成於所述成核層與所述氮化鎵緩衝層之間。所述堆疊結構包括：交替堆疊的多層氮化矽（SiN x）層與多層氮化鋁鎵（Al xGa 1-xN）層，其中所述多層氮化矽層中的第一層與所述成核層直接接觸。

Description

半導體磊晶結構
本發明是有關於一種半導體磊晶結構，且特別是有關於一種以碳化矽基板磊晶形成的半導體磊晶結構。
半導體磊晶技術已廣泛用於各種半導體元件的製作。為了改善磊晶品質，目前已有使用碳化矽（SiC）基板進行磊晶製程的技術。而且，為了承受晶格不匹配性所導致的晶格應力，往往會採用厚度較厚的碳化矽基板。
由於碳化矽的單晶晶體成長非常困難，產品級（Prime）的碳化矽基板仍處於供不應求的階段，因此若是能改採降級（Down-grade）基板取代產品級基板，不但能降低成本還可增加可用基板的數量。
然而，使用降級基板意味著基板的缺陷較多，容易導致磊晶品質不佳。
本發明提供一種半導體磊晶結構，可在降低基板成本的同時，達到解決磊晶層應力問題與提升磊晶品質的效果。
本發明的半導體磊晶結構包括碳化矽基板、成核層、氮化鎵緩衝層與堆疊結構。所述成核層形成於所述碳化矽基板上，所述氮化鎵緩衝層設置於所述成核層上，所述堆疊結構則形成於所述成核層與所述氮化鎵緩衝層之間。所述堆疊結構包括交替堆疊的多層氮化矽（SiN x）層與多層氮化鋁鎵（Al xGa 1-xN）層，其中多層氮化矽層中的第一層與所述成核層直接接觸。
在本發明的一實施例中，上述堆疊結構是由N層或(N+1)層所述氮化矽層與N層所述氮化鋁鎵層所組成，N是2以上的整數。
在本發明的一實施例中，上述多層氮化矽層的各層厚度是由所述成核層往所述氮化鎵緩衝層的方向逐層變薄。
在本發明的一實施例中，上述多層氮化鋁鎵層的各層分別具有均一的鋁含量，且所述鋁含量是由所述成核層往所述氮化鎵緩衝層的方向逐層減少。
在本發明的一實施例中，上述多層氮化矽層中的所述第一層的厚度在20 nm~100 nm之間。
在本發明的一實施例中，上述成核層為氮化鋁（AlN）成核層，並具有50 nm~200 nm之間的厚度。
在本發明的一實施例中，上述堆疊結構是由多層超晶格（SLs）層所組成，各層所述超晶格層是由一層所述氮化矽層與一層所述氮化鋁鎵層所組成的，所述氮化鋁鎵層是由第一氮化鋁鎵薄膜與第二氮化鋁鎵薄膜所組成，且所述第一氮化鋁鎵薄膜位在所述第二氮化鋁鎵薄膜與所述氮化矽層之間。
在本發明的一實施例中，上述堆疊結構佔所述半導體磊晶結構總厚度之40%~60%。
在本發明的一實施例中，上述第一氮化鋁鎵薄膜的厚度與上述第二氮化鋁鎵薄膜的厚度之比由1:2至1:10。
在本發明的一實施例中，上述第一氮化鋁鎵薄膜的鋁含量高於上述第二氮化鋁鎵薄膜的鋁含量。
在本發明的一實施例中，上述各層超晶格層的厚度在20 nm~50 nm之間。
在本發明的一實施例中，上述超晶格層中的氮化矽層的厚度在1 nm~20 nm之間。
在本發明的一實施例中，上述成核層為氮化鋁（AlN）成核層，並具有1 nm~100 nm之間的厚度。
在本發明的一實施例中，上述碳化矽基板的厚度在100µm ~350µm之間。
在本發明的一實施例中，上述碳化矽基板的基底面差排（basal plane dislocation，BPD）密度在3000 cm -2~6000 cm -2之間。
基於上述，本發明採用缺陷較多且較薄的碳化矽基板，並搭配位於成核層與氮化鎵緩衝層之間的特定堆疊結構，以阻擋缺陷影響成長的磊晶層，使磊晶層的位錯減少，進而改善磊晶品質，還可兼顧成本考量。
為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
下文列舉一些實施例並配合所附圖式來進行詳細地說明，但所提供的實施例並非用以限制本發明所涵蓋的範圍。此外，圖式僅以說明為目的，並未依照原尺寸作圖。為了方便理解，下述說明中相同的元件將以相同之符號標示來說明。
圖1A是依照本發明的第一實施例的一種半導體磊晶結構的剖面示意圖。
請參照圖1A，半導體磊晶結構10a包括碳化矽基板100、成核層102、堆疊結構104與氮化鎵緩衝層106。成核層102形成於碳化矽基板100上，氮化鎵緩衝層106設置於成核層102上，堆疊結構104則形成於成核層102與氮化鎵緩衝層106之間。所述堆疊結構104包括交替堆疊的多層氮化矽（SiN x）層108 1~N與多層氮化鋁鎵（Al xGa 1-xN）層110 1~N，其中多層氮化矽層108 1~N中的第一層108 1與成核層102直接接觸。在第一實施例中，堆疊結構104可由N層氮化矽層108 1~N與N層氮化鋁鎵層110 1~N所組成；或者如圖1B的半導體磊晶結構10b所示，堆疊結構104是由(N+1)層氮化矽層108 1~N+1與N層氮化鋁鎵層110 1~N所組成。N是指2以上的整數，如3以上、4以上等。由於堆疊結構104的存在，可有效地阻擋缺陷影響後續磊晶成長的膜層，使磊晶層的位錯減少，因此有利於半導體磊晶結構10a應用於磊晶成長的半導體元件。
在本實施例中，多層氮化鋁鎵層110 1~N的各層分別可具有均一的鋁含量，且所述鋁含量是由成核層102往氮化鎵緩衝層106的方向逐層減少，使晶格常數及能隙能呈現步階或連續狀態，讓氮化鋁鎵層110 1~N的晶格常數與能隙接近上面的氮化鎵緩衝層106。也就是說，第一層的氮化鋁鎵層110 1的鋁含量是多層氮化鋁鎵層110 1~N中最高的（如AlN），而第N層的氮化鋁鎵層110 N的鋁含量是多層氮化鋁鎵層110 1~N中最低的（如GaN）；依此類推。
請繼續參照圖1A，第一實施例的碳化矽基板100的厚度T sub可在100µm ~350µm之間，例如150µm ~300µm之間，較佳是175µm ~275µm之間，由於第一實施例具有能調配應力與阻擋缺陷能力的堆疊結構104，因此可採用比從前厚達500µm以上的碳化矽基板更薄的基板，使成本可大幅降低。碳化矽基板100可包括單晶碳化矽基板、N型碳化矽基板或半絕緣（SI）碳化矽基板。在本實施例中，由於堆疊結構104的存在，所以可選用降級（down-grade）碳化矽基板也不致影響後續磊晶成長的膜層，因此碳化矽基板100可具有較高的基底面差排（basal plane dislocation，BPD）密度，如在3000 cm -2~6000 cm -2之間，又或者在3000 cm -2~5000 cm -2之間，甚或是在3000 cm -2~4500 cm -2之間。至於成核層102例如氮化鋁（AlN）成核層，並具有50 nm~200 nm之間的厚度T1，如100 nm~200 nm之間的厚度T1，較佳是150 nm~200 nm之間的厚度T1。至於氮化鎵緩衝層106的材料例如摻雜碳氮化鎵（C: GaN）或摻雜鐵氮化鎵（Fe: GaN）。
圖2是依照本發明的第二實施例的一種半導體磊晶結構的剖面示意圖，其中使用與第一實施例相同的元件符號來代表相同或相似的部位、結構或者尺寸定義，且相同的部位、結構或者尺寸定義的說明可參照第一實施例，於此不再贅述。
請參照圖2，第二實施例的半導體磊晶結構20包括碳化矽基板100、成核層102、堆疊結構200與氮化鎵緩衝層106，其中碳化矽基板100、成核層102與氮化鎵緩衝層106可參照第一實施例中的說明。至於堆疊結構200同樣包括交替堆疊的多層氮化矽（SiN x）層202 1~N與多層氮化鋁鎵（Al xGa 1-xN）層110 1~N，且第一層氮化矽層202 1與成核層102直接接觸。半導體磊晶結構20與第一實施例的差異在於，多層氮化矽層202 1~N的各層厚度是由成核層102往氮化鎵緩衝層106的方向逐層變薄。由於底層可能有較多的缺陷問題，所以底層較厚可使磊晶表面平整度不受影響，故底層厚而越往氮化鎵緩衝層106的厚度可越薄。換句話說，第一層氮化矽層202 1的厚度T2 1最厚，例如在20 nm~100 nm之間，較佳是在30 nm~100 nm之間，更佳是在40 nm~100 nm之間。若是厚度T2 1大於100 nm，可能有表面粗糙度問題；若是厚度T2 1小於20 nm，缺陷阻擋效果可能較差。然而，本發明並不限於此，上述厚度T2 1可依磊晶成長之總厚度進行調整，總厚度越薄則成長之第一層氮化矽層202 1越薄。另一方面，第N層氮化矽層202 N的厚度T2 N最薄，例如在1 nm~20 nm之間，較佳是在1 nm~15 nm之間，更佳是在1 nm~10 nm之間。在另一實施例中，若是堆疊結構200具有N+1層氮化矽層202 1~N+1，則第N+1層氮化矽層202 N+1的厚度T2 N+1最薄；依此類推。
圖3是依照本發明的第三實施例的一種半導體磊晶結構的剖面示意圖，其中使用與第一實施例相同的元件符號來代表相同或相似的部位、結構或者尺寸定義，且相同的部位、結構或者尺寸定義的說明可參照第一實施例，於此不再贅述。
請參照圖3，第三實施例的半導體磊晶結構30包括碳化矽基板100、成核層102、堆疊結構300與氮化鎵緩衝層106，其中碳化矽基板100、成核層102與氮化鎵緩衝層106可參照第一實施例中的說明。至於堆疊結構300是由多層超晶格（SLs）層302所組成，每一超晶格層302是由一層氮化矽（SiN x）層304與一層氮化鋁鎵（Al xGa 1-xN）層306所組成的，所述氮化鋁鎵層306是由第一氮化鋁鎵薄膜308與第二氮化鋁鎵薄膜310所組成，且第一氮化鋁鎵薄膜308位在第二氮化鋁鎵薄膜310與氮化矽層304之間，其中第一氮化鋁鎵薄膜308的鋁含量例如高於第二氮化鋁鎵薄膜310的鋁含量。也就是說，每一超晶格層302中接近成核層102的第一氮化鋁鎵薄膜308的鋁含量較高、接近氮化鎵緩衝層106的第二氮化鋁鎵薄膜310的鋁含量較低，且第一氮化鋁鎵薄膜308的鋁含量例如是50%~100%之間，較佳是60%~100%之間，更佳是70%~100%之間；第二氮化鋁鎵薄膜310的鋁含量例如是0~50%之間，較佳是0~40%之間，更佳是0~30%之間。
在本實施例中，堆疊結構300的厚度T3佔半導體磊晶結構30的總厚度T total之40%~60%，例如40%~55%，較佳是40%~50%。堆疊結構300主要用於提供應力調整作用及耐壓能力提升，所以厚度T3佔總厚度T total的比例若是小於40%，可能會衝擊耐壓能力與應力；大於60%則有磊晶時間太長的缺點。每一層超晶格層302的厚度T4則可在20 nm~50 nm之間，應力控制較佳，例如在20 nm~40 nm之間，較佳在20 nm~30 nm之間。至於每一層超晶格層302中的氮化矽層304的厚度T5可在1 nm~20 nm之間，例如在5 nm~20 nm之間，較佳在10 nm~20 nm之間。而且厚度T5還可隨著靠近氮化鎵緩衝層106而減少，有利於避免表面容易粗糙的問題。第一氮化鋁鎵薄膜308的厚度t1與第二氮化鋁鎵薄膜310的厚度t2之比可為1:2至1:10，例如圖4A中單獨顯示一層超晶格層302的厚度t1與厚度t2之比約1:2、圖4B中單獨顯示一層超晶格層302的厚度t1與厚度t2之比約1:10。由於每一超晶格層302中接近成核層102的第一氮化鋁鎵薄膜308的鋁含量較高、接近氮化鎵緩衝層106的第二氮化鋁鎵薄膜310的鋁含量較低，所以厚度t1與厚度t2之比越接近1:2，代表鋁含量較低的第二氮化鋁鎵薄膜310(接近GaN)越厚，所以有利於磊晶品質；相反地，厚度t1與厚度t2之比越接近1:10，代表鋁含量較高的第一氮化鋁鎵薄膜308越厚，所以有利於應力控制。
由於堆疊結構300是由多層超晶格層302所組成，而超晶格的結構具有較強的調變能力，所以與第一、第二實施例的結構相比，第三實施例的半導體磊晶結構30更適於使用降級碳化矽基板作為碳化矽基板100，且成核層102的厚度T1’也可比第一、第二實施例中的成核層要薄，成核層102的厚度T1’例如在1 nm~100 nm之間，較佳在5 nm~100 nm之間，更佳在10 nm~100 nm之間。
綜上所述，本發明的半導體磊晶結構可使用缺陷較多且較薄的碳化矽基板，所以基板成本大幅降低。同時，本發明的半導體磊晶結構還具有位於成核層與氮化鎵緩衝層之間的特定堆疊結構，以阻擋缺陷影響後續成長的磊晶層，使磊晶層的位錯減少，進而改善磊晶品質，同時兼顧成本考量。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
10a、10b、20、30:半導體磊晶結構 100:碳化矽基板 102:成核層 104、200、300:堆疊結構 106:氮化鎵緩衝層 108 1、108 N、108 N+1、202 1、202 N、304:氮化矽層 110 1、110 N、306:氮化鋁鎵層 302:超晶格層 308:第一氮化鋁鎵薄膜 310:第二氮化鋁鎵薄膜 t1、t2、T1、T1’、T2 1、T2 N、、T3、T4、T5、T sub、T total:厚度
圖1A是依照本發明的第一實施例的一種半導體磊晶結構的剖面示意圖。 圖1B是第一實施例的另一種半導體磊晶結構的剖面示意圖。 圖2是依照本發明的第二實施例的一種半導體磊晶結構的剖面示意圖。 圖3是依照本發明的第三實施例的一種半導體磊晶結構的剖面示意圖。 圖4A是第三實施例的半導體磊晶結構中的一種超晶格層的剖面示意圖。 圖4B是第三實施例的半導體磊晶結構中的另一種超晶格層的剖面示意圖。
10a:半導體磊晶結構
100:碳化矽基板
102:成核層
104:堆疊結構
106:氮化鎵緩衝層
1081、108N:氮化矽層
1101、110N:氮化鋁鎵層
T1、Tsub:厚度

Claims (15)

  1. 一種半導體磊晶結構，包括： 碳化矽基板； 成核層，形成於所述碳化矽基板上； 氮化鎵緩衝層，設置於所述成核層上；以及 堆疊結構，形成於所述成核層與所述氮化鎵緩衝層之間，所述堆疊結構包括： 多層氮化矽（SiN x）層，其中所述多層氮化矽層中的第一層與所述成核層直接接觸；以及 多層氮化鋁鎵（Al xGa 1-xN）層，與所述多層氮化矽層交替堆疊。
  2. 如請求項1所述的半導體磊晶結構，其中所述堆疊結構是由N層或(N+1)層所述氮化矽層與N層所述氮化鋁鎵層所組成，N是2以上的整數。
  3. 如請求項2所述的半導體磊晶結構，其中所述多層氮化矽層的各層厚度是由所述成核層往所述氮化鎵緩衝層的方向逐層變薄。
  4. 如請求項2所述的半導體磊晶結構，其中所述多層氮化鋁鎵層的各層分別具有均一的鋁含量，且所述鋁含量是由所述成核層往所述氮化鎵緩衝層的方向逐層減少。
  5. 如請求項2所述的半導體磊晶結構，其中所述多層氮化矽層中的所述第一層的厚度在20 nm~100 nm之間。
  6. 如請求項2所述的半導體磊晶結構，其中所述成核層為氮化鋁（AlN）成核層，並具有50 nm~200 nm之間的厚度。
  7. 如請求項1所述的半導體磊晶結構，其中所述堆疊結構是由多層超晶格（SLs）層所組成，各層所述超晶格層是由一層所述氮化矽層與一層所述氮化鋁鎵層所組成的，所述氮化鋁鎵層是由第一氮化鋁鎵薄膜與第二氮化鋁鎵薄膜所組成，且所述第一氮化鋁鎵薄膜位在所述第二氮化鋁鎵薄膜與所述氮化矽層之間。
  8. 如請求項7所述的半導體磊晶結構，其中所述堆疊結構佔所述半導體磊晶結構總厚度之40%~60%。
  9. 如請求項7所述的半導體磊晶結構，其中所述第一氮化鋁鎵薄膜的厚度與所述第二氮化鋁鎵薄膜的厚度之比由1:2至1:10。
  10. 如請求項7所述的半導體磊晶結構，其中所述第一氮化鋁鎵薄膜的鋁含量高於所述第二氮化鋁鎵薄膜的鋁含量。
  11. 如請求項7所述的半導體磊晶結構，其中各層所述超晶格層的厚度在20 nm~50 nm之間。
  12. 如請求項7所述的半導體磊晶結構，其中所述超晶格層中的所述氮化矽層的厚度在1 nm~20 nm之間。
  13. 如請求項7所述的半導體磊晶結構，其中所述成核層為氮化鋁（AlN）成核層，並具有1 nm~100 nm之間的厚度。
  14. 如請求項1所述的半導體磊晶結構，其中所述碳化矽基板的厚度在100µm ~350µm之間。
  15. 如請求項1所述的半導體磊晶結構，其中所述碳化矽基板的基底面差排（basal plane dislocation，BPD）密度在3000 cm -2~6000 cm -2之間。
TW110140295A 2021-10-29 2021-10-29 半導體磊晶結構 TWI774596B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW110140295A TWI774596B (zh) 2021-10-29 2021-10-29 半導體磊晶結構
US17/827,805 US12051724B2 (en) 2021-10-29 2022-05-30 Semiconductor epitaxy structure
CN202210597413.7A CN116072523A (zh) 2021-10-29 2022-05-30 半导体外延结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW110140295A TWI774596B (zh) 2021-10-29 2021-10-29 半導體磊晶結構

Publications (2)

Publication Number Publication Date
TWI774596B true TWI774596B (zh) 2022-08-11
TW202317819A TW202317819A (zh) 2023-05-01

Family

ID=83807407

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110140295A TWI774596B (zh) 2021-10-29 2021-10-29 半導體磊晶結構

Country Status (3)

Country Link
US (1) US12051724B2 (zh)
CN (1) CN116072523A (zh)
TW (1) TWI774596B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116565003A (zh) * 2023-07-04 2023-08-08 江西兆驰半导体有限公司 一种外延片及其制备方法、高电子迁移率晶体管

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100109018A1 (en) * 2008-10-31 2010-05-06 The Regents Of The University Of California Method of fabricating semi-insulating gallium nitride using an aluminum gallium nitride blocking layer
TWI468562B (zh) * 2011-06-30 2015-01-11 Soitec Silicon On Insulator 製造於矽或類似基材上之氮化鎵厚磊晶層的方法及使用該方法所獲得之層
TW201540864A (zh) * 2014-01-23 2015-11-01 Ultratech Inc 蒸氣輸送系統
US10199216B2 (en) * 2015-12-24 2019-02-05 Infineon Technologies Austria Ag Semiconductor wafer and method

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI244216B (en) * 2003-10-31 2005-11-21 Epitech Corp Ltd Light-emitting device and method for manufacturing the same
KR20140006295A (ko) * 2012-07-02 2014-01-16 삼성전자주식회사 반도체 디바이스
CN102851734B (zh) 2012-09-06 2015-11-25 苏州晶湛半导体有限公司 半导体外延结构及其生长方法
US8860040B2 (en) * 2012-09-11 2014-10-14 Dow Corning Corporation High voltage power semiconductor devices on SiC
CN106299059A (zh) 2015-05-20 2017-01-04 南通同方半导体有限公司 一种可提高内量子效率带电子阻挡层的led外延结构
TWI631668B (zh) * 2017-11-22 2018-08-01 聯鈞光電股份有限公司 氮化物半導體結構
DE102018115222A1 (de) * 2018-06-25 2020-01-02 Otto-Von-Guericke-Universität Magdeburg Halbleiterschichtstapel und Verfahren zu dessen Herstellung

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100109018A1 (en) * 2008-10-31 2010-05-06 The Regents Of The University Of California Method of fabricating semi-insulating gallium nitride using an aluminum gallium nitride blocking layer
TWI468562B (zh) * 2011-06-30 2015-01-11 Soitec Silicon On Insulator 製造於矽或類似基材上之氮化鎵厚磊晶層的方法及使用該方法所獲得之層
TW201540864A (zh) * 2014-01-23 2015-11-01 Ultratech Inc 蒸氣輸送系統
US10199216B2 (en) * 2015-12-24 2019-02-05 Infineon Technologies Austria Ag Semiconductor wafer and method

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
" Improvements of epitaxial quality and stress state of GaN grown on SiC by in situ SiNx interlayer" Journal of Materials Science: Materials in Electronics volume 27, pages10003–10009 (2016) *
" Improvements of epitaxial quality and stress state of GaN grown on SiC by in situ SiNx interlayer" Journal of Materials Science: Materials in Electronics volume 27, pages10003–10009 (2016)。

Also Published As

Publication number Publication date
US20230138899A1 (en) 2023-05-04
US12051724B2 (en) 2024-07-30
CN116072523A (zh) 2023-05-05
TW202317819A (zh) 2023-05-01

Similar Documents

Publication Publication Date Title
JP5095064B2 (ja) シリコン基板上に堆積された窒化物層を有する半導体フィルムおよびその製造方法
JP5554826B2 (ja) エピタキシャル基板およびエピタキシャル基板の製造方法
JP4592742B2 (ja) 半導体材料、半導体材料の製造方法及び半導体素子
JP5596783B2 (ja) エピタキシャル基板およびエピタキシャル基板の製造方法
KR102062327B1 (ko) 질화 알루미늄 기판 및 iii족 질화물 적층체
JP5631034B2 (ja) 窒化物半導体エピタキシャル基板
WO2011135963A1 (ja) エピタキシャル基板およびエピタキシャル基板の製造方法
US20130307024A1 (en) Semiconductor device and method for manufacturing semiconductor device
JPWO2011136051A1 (ja) エピタキシャル基板およびエピタキシャル基板の製造方法
JPWO2013125126A1 (ja) 半導体素子および半導体素子の製造方法
JP6141627B2 (ja) シリコン基板上にＧａＮ層を形成する方法およびＧａＮ基板
JPWO2011122322A1 (ja) エピタキシャル基板およびエピタキシャル基板の製造方法
TWI774596B (zh) 半導體磊晶結構
JP2012079952A (ja) 窒化ガリウム系化合物半導体基板とその製造方法
JP6226627B2 (ja) Ｉｉｉ族窒化物半導体エピタキシャル基板およびその製造方法
CN117410405A (zh) 深紫外发光二极管外延片及其制备方法、深紫外led
JP2012174705A (ja) 窒化物半導体デバイス用エピタキシャルウエハとその製造方法
TWI735212B (zh) 具有超晶格疊層體的磊晶結構
JP4904726B2 (ja) 半導体エピタキシャルウェハ及びｈｅｍｔ用半導体エピタキシャルウェハの製造方法
CN114759082B (zh) 一种氮化镓基高电子迁移率晶体管及其制备方法
WO2016166949A1 (ja) 半導体ウエハ及び半導体装置
TW511143B (en) Method for forming GaN/AlN superlattice structure