DE102016107792A1 - Packung mit vertikaler Verbindung zwischen Träger und Klammer - Google Patents

Packung mit vertikaler Verbindung zwischen Träger und Klammer Download PDF

Info

Publication number
DE102016107792A1
DE102016107792A1 DE102016107792.5A DE102016107792A DE102016107792A1 DE 102016107792 A1 DE102016107792 A1 DE 102016107792A1 DE 102016107792 A DE102016107792 A DE 102016107792A DE 102016107792 A1 DE102016107792 A1 DE 102016107792A1
Authority
DE
Germany
Prior art keywords
chip
batch
carrier
bracket
electronic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102016107792.5A
Other languages
English (en)
Other versions
DE102016107792B4 (de
Inventor
Alexander Heinrich
Gerald Ofner
Bernd Goller
Thorsten Meyer
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE102016107792.5A priority Critical patent/DE102016107792B4/de
Priority to US15/497,267 priority patent/US10707158B2/en
Publication of DE102016107792A1 publication Critical patent/DE102016107792A1/de
Application granted granted Critical
Publication of DE102016107792B4 publication Critical patent/DE102016107792B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4828—Etching
    • H01L21/4832—Etching a temporary substrate after encapsulation process to form leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/4952—Additional leads the additional leads being a bump or a wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49524—Additional leads the additional leads being a tape carrier or flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/35—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L24/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/89—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using at least one connector not provided for in any of the groups H01L24/81 - H01L24/86
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08151—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/08221—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/08245—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/35—Manufacturing methods
    • H01L2224/352—Mechanical processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/37138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/37147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/3754—Coating
    • H01L2224/3756—Disposition, e.g. coating on a part of the core
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/3754—Coating
    • H01L2224/37599—Material
    • H01L2224/376—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/404—Connecting portions
    • H01L2224/40475—Connecting portions connected to auxiliary connecting means on the bonding areas
    • H01L2224/40477—Connecting portions connected to auxiliary connecting means on the bonding areas being a pre-ball (i.e. a ball formed by capillary bonding)
    • H01L2224/4048—Connecting portions connected to auxiliary connecting means on the bonding areas being a pre-ball (i.e. a ball formed by capillary bonding) outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/404—Connecting portions
    • H01L2224/40475—Connecting portions connected to auxiliary connecting means on the bonding areas
    • H01L2224/40499—Material of the auxiliary connecting means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73263—Layer and strap connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/802—Applying energy for connecting
    • H01L2224/80201—Compression bonding
    • H01L2224/80203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832—Applying energy for connecting
    • H01L2224/83201—Compression bonding
    • H01L2224/83203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399—Material
    • H01L2224/834—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/83438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/83447—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H01L2224/8382—Diffusion bonding
    • H01L2224/83825—Solid-liquid interdiffusion
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8384—Sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/842—Applying energy for connecting
    • H01L2224/84201—Compression bonding
    • H01L2224/84203—Thermocompression bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/84801—Soldering or alloying
    • H01L2224/8482—Diffusion bonding
    • H01L2224/84825—Solid-liquid interdiffusion
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/8484—Sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/84909—Post-treatment of the connector or bonding area
    • H01L2224/8493—Reshaping, e.g. for severing the strap, modifying the loop shape
    • H01L2224/84947—Reshaping, e.g. for severing the strap, modifying the loop shape by mechanical means, e.g. pressing, stamping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9221—Parallel connecting processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

Packung (100), umfassend einen Chipträger (102), einen elektronischen Chip (104) auf dem Chipträger (102), eine Klammer (106) an dem elektronischen Chip (104), ein Verkapselungsmittel (108), das den elektronischen Chip (104) mindestens teilweise verkapselt, und eine elektrisch leitfähige vertikale Verbindungsstruktur (110), die separat von der Klammer (106) bereitgestellt ist und den Chipträger (102) elektrisch mit der Klammer (106) verbindet.

Description

  • Hintergrund der Erfindung
  • Gebiet der Erfindung
  • Die vorliegende Erfindung betrifft eine Packung, ein halbfertiges Produkt, ein Verfahren zum Herstellen einer Packung und ein Verfahren zum Herstellen einer Charge von Packungen.
  • Beschreibung des Standes der Technik
  • Packungen können als vergekapselte elektronische Chips mit elektrischen Anschlüssen bezeichnet werden, die sich aus dem Verkapselungsmittel erstrecken und an einer elektronischen Peripherie, zum Beispiel einer Leiterplatte, montiert sind.
  • Die Packungskosten stellen einen wichtigen Einflussfaktor für die Branche dar. Damit im Zusammenhang stehen Leistung, Abmessungen und Zuverlässigkeit. Die unterschiedlichen Packungslösungen sind mannigfaltig und müssen die Bedürfnisse der Anwendung ansprechen. Es gibt Anwendungen, bei denen eine hohe Leistung erforderlich ist, und andere, bei denen die Zuverlässigkeit an erster Stelle steht, aber alle sollten möglichst kostengünstig sein.
  • Zusammenfassung der Erfindung
  • Es besteht wohl ein Bedarf an der Herstellung elektronischer Bauteile auf einfache und zuverlässige Weise.
  • Gemäß einer beispielhaften Ausführungsform wird eine Packung bereitgestellt, die einen Chipträger, einen elektronischen Chip auf dem Chipträger, eine Klammer (die auch als Clip bezeichnet werden kann) an dem elektronischen Chip, ein Verkapselungsmittel, das den elektronischen Chip mindestens teilweise verkapselt, und eine elektrisch leitfähige vertikale Verbindungsstruktur, die separat von der Klammer bereitgestellt ist und den Chipträger elektrisch mit der Klammer verbindet, umfasst.
  • Gemäß einer anderen beispielhaften Ausführungsform wird ein halbfertiges Produkt, das aus einer Mehrzahl von Vorformen von Packungen zusammengesetzt ist, bereitgestellt, wobei das halbfertige Produkt einen Chargenträger (der auch als Batchträger bezeichnet werden kann) umfasst, der eine Mehrzahl von Chipträgerabschnitten, eine Mehrzahl elektronischer Chips, die an dem Chargenträger so angeordnet sind, dass jeder der elektronischen Chips einem jeweiligen der Chipträgerabschnitte zugeordnet ist, eine Chargenklammer (die auch als Chargenclip oder Batchclip bezeichnet werden kann), die eine Mehrzahl von Klammerabschnitten (die auch als Clipabschnitte bezeichnet werden können) umfasst und so auf den elektronischen Chips angeordnet ist, dass jeder der elektronischen Chips einem jeweiligen der Klammerabschnitte zugeordnet ist, und eine Mehrzahl elektrisch leitfähiger vertikaler Verbindungsstrukturen, die separat von der Chargenklammer bereitgestellt sind, umfasst, wobei jede der Verbindungsstrukturen einen jeweiligen der Chipträgerabschnitte elektrisch mit einem jeweiligen der Klammerabschnitte verbindet.
  • Gemäß noch einer anderen beispielhaften Ausführungsform wird ein Verfahren zum Herstellen einer Packung bereitgestellt, wobei das Verfahren das Anbringen eines elektronischen Chips an einem Chipträger, das Anbringen einer Klammer an dem elektronischen Chip, das elektrische Verbinden des Chipträgers mit der Klammer durch eine elektrisch leitfähige vertikale Verbindungsstruktur, die von er Klammer separat bereitgestellt ist, und mindestens teilweises Verkapseln des elektronischen Chips mit einem Verkapselungsmittel umfasst.
  • Gemäß noch einer anderen beispielhaften Ausführungsform wird ein Verfahren zum Herstellen einer Charge (die auch als Batch bezeichnet werden kann) von Packungen bereitgestellt, wobei das Verfahren das Bereitstellen eines Chargenträgers, der eine Mehrzahl von Chipträgerabschnitten umfasst, solches Anordnen einer Mehrzahl elektronischer Chips auf dem Chargenträger, dass jeder der elektronischen Chips einem jeweiligen der Chipträgerabschnitte zugeordnet ist, solches Anordnen einer Chargenklammer, die eine Mehrzahl von Klammerabschnitten umfasst, auf den elektronischen Chips, dass jeder der elektronischen Chips einem jeweiligen der Klammerabschnitte zugeordnet ist, das Bereitstellen einer Mehrzahl elektrisch leitfähiger vertikaler Verbindungsstrukturen separat von der Chargenklammer und elektrisches Verbinden jeder der Verbindungsstrukturen zwischen einem jeweiligen der Chargenträgerabschnitte und einem jeweiligen der Klammerabschnitte umfasst.
  • Gemäß einer beispielhaften Ausführungsform der Erfindung wird eine Packungsarchitektur bereitgestellt, die universell für viele unterschiedliche Geometrien implementiert werden kann und die mit einem effizienten Chargenherstellungsverfahren hochkompatibel ist. Eine entsprechende Packung kann einen elektronischen Chip sandwichartig zwischen einem Chipträger und einer Klammer einschließen, wobei Hohlräume oder Spalte mindestens teilweise mit einem Verkapselungsmittel gefüllt werden können. Eine elektrische Verbindung zwischen dem Chipträger und der Klammer kann durch eine separate Kontaktstruktur hergestellt werden, die entweder ein vollständig separater Körper ist oder einen Teil des Trägers bildet. Durch diese Maßnahme kann eine ordnungsgemäße elektrische Kopplung und zuverlässige Packung mit einer sehr einfachen Klammergeometrie kombiniert werden, da eine im Wesentlichen zweidimensionale oder einfach profilierte Klammer eher implementiert werden kann als eine komplexe dreidimensionale, gebogene Klammerstruktur. Dies ermöglicht das Herstellen der Packungen in einem Chargenverfahren auf der Grundlage eines Chargenträgers und einer Chargenklammer mit einfachem Aufbau, vereinzelt in den Chargenträgern (oder Chargenträgerabschnitten) und Klammern (oder Klammerabschnitten) in einer problemlos fertiggestellten Packung.
  • Beschreibung weiterer beispielhafter Ausführungsformen
  • Im Folgenden werden weitere beispielhafte Ausführungsformen der Packung, des halbfertigen Produkts und der Verfahren erläutert.
  • Im Rahmen der vorliegenden Anmeldung kann der Begriff „Packung” insbesondere mindestens einen mindestens teilweise verkapselten elektronischen Chip mit mindestens einem externen elektrischen Kontakt bezeichnen.
  • Der Begriff „elektronischer Chip” kann einen Halbleiterchip mit mindestens einem integrierten Schaltungselement (beispielsweise einer Diode oder einem Transistor) in einem Oberflächenabschnitt davon bezeichnen. Der elektronische Chip kann ein nacktes Die oder bereits verpackt oder verkapselt sein.
  • Im Kontext der vorliegenden Anmeldung kann der Begriff „Verkapselungsmittel” insbesondere ein im Wesentlichen elektrisch isolierendes und vorzugsweise wärmeleitfähiges Material bezeichnen, das einen elektronischen Chip und einen Teil eines Chipträgers umgibt (vorzugsweise hermetisch umgibt), um mechanischen Schutz, elektrische Isolierung und wahlweise einen Beitrag zur Wärmeabfuhr während des Betriebs bereitzustellen. Ein solches Verkapselungsmittel kann zum Beispiel eine Formmasse oder ein Laminat sein.
  • In einer Ausführungsform ist die Verbindungsstruktur separat von dem Chipträger bereitgestellt. In einer solchen Ausführungsform kann eine vollständig separate Verbindungsstruktur verwendet werden, die einen vereinfachten Aufbau von sowohl dem Chargenträger als auch der Chargenklammer ermöglicht.
  • In einer anderen Ausführungsform bildet die Verbindungsstruktur einen integralen Teil des Chipträgers. Insbesondere kann die Verbindungsstruktur als Vorsprung des Chipträgers ausgeführt sein, der parallel zum elektronischen Chip bis hinauf zur Klammer ragt. Dies hält die Anzahl der zu verarbeitenden Teile klein und das Herstellungsverfahren einfach. In einer solchen Ausführungsform kann die Verbindungsstruktur an dem Chipträger durch Halbätzen gebildet werden.
  • In einer Ausführungsform hat die Chargenklammer eine profilierte Oberfläche, die zum elektronischen Chip weist und eine gegenüberliegende ebene Oberfläche aufweist. Mit diesem Profil, das zu einem Innenraum der Packung weist, ist eine Vereinzelung der Chargenklammer in eine Mehrzahl einzelner Klammern durch Schleifen oder Ätzen leicht möglich.
  • In einer Ausführungsform hat der Chargenträger eine profilierte Oberfläche und eine gegenüberliegende ebene Oberfläche. Die profilierte Oberfläche kann nach außen oder zum elektronischen Chip gerichtet sein. Im ersteren Fall kann eine Vereinzelung des Chargenträgers in eine Mehrzahl einzelner Chipträger durch Ätzen möglich sein, im letzteren Fall auch durch Schleifen.
  • In einer Ausführungsform ist der Chipträger ein elektrisch leitfähiger Chipträger (zum Beispiel aus Kupfer), insbesondere in einem Leadframe. Bei einem Leadframe kann es sich um eine Metallstruktur innerhalb einer Chippackung handeln, die zum Tragen von Signalen vom elektronischen Chip nach außen und/oder umgekehrt gestaltet ist. Der elektronische Chip innerhalb der Packung kann an dem Leadframe befestigt sein, um eine elektrische Verbindung zwischen dem elektronischen Chip und den Leitungen des Leadframes herzustellen. Nachfolgend kann der Leadframe in ein Kunststoffgehäuse oder ein anderes Verkapselungsmittel eingeformt werden.
  • In einer Ausführungsform umfasst die Verbindungsstruktur mindestens eines aus der Gruppe bestehend aus mindestens einem Bead (oder einer Kugel) mit elektrisch leitfähigem Kern und lötbarem Mantel, einem elektrisch leitfähigen Block (wie einem Kupferblock), einem lötbaren Körper (wie einer Lotperle), einer Silizium-Durchkontaktierung (zum Beispiel aus Kupfer) und einem Stück einer gedruckten Leiterplatte (oder einem Interposer). Eine bevorzugte Ausführungsform ist die Implementierung einer Kugel oder eines Beads (wie eines Globulus) mit Kern (zum Beispiel aus Kupfer oder Nickel) und Schale (zum Beispiel aus Zinn). Eine solche Konfiguration kann somit eine Kupferkernkugel oder eine Nickelkernkugel aufweisen.
  • In einer Ausführungsform sind der elektronische Chip und die Verbindungsstruktur nebeneinander zwischen dem Chipträger und der Klammer angeordnet. Somit können der elektronische Chip und die Verbindungsstruktur nebeneinander statt übereinander angeordnet sein.
  • Dies stellt eine kompakte Packung bereit, die gut in einem Chargenverfahren hergestellt werden kann.
  • In einer Ausführungsform ist der elektronische Chip elektrisch mit mindestens einem von dem Chipträger und der Klammer verbunden. Wenn der elektronische Chip nur eine aktive Region aufweist, ist eine elektrische Verbindung auf einer entsprechenden Chipoberfläche mit der Klammer oder dem Träger ausreichend. Wenn der elektronische Chip zwei aktive Regionen aufweist (wie es bei bestimmten Leistungshalbleiterchips der Fall ist), kann eine elektrische Verbindung auf einer entsprechenden Chipoberfläche mit der Klammer hergestellt werden.
  • In einer Ausführungsform weist der elektronische Chip mindestens ein Chip-Pad auf einer ersten Hauptoberfläche, die zum Chipträger weist, und mindestens ein weiteres Chip-Pad auf einer zweiten Hauptoberfläche, die zur Klammer weist, auf. Zum Beispiel kann eine Hauptoberfläche zwei Chip-Pads aufweisen, wohingegen die gegenüberliegende andere Hauptoberfläche ein Chip-Pad (zum Beispiel bei einem Chip) aufweisen kann.
  • In einer Ausführungsform ist mindestens ein Chip-Pad des elektronischen Chips mit einer lötbaren Verbindung bedeckt, insbesondere mindestens einer aus einem Diffusionslötmaterial und einer Sinterpaste. Somit kann eine Lötverbindung zwischen einem jeweiligen Chip-Pad und einem Chipträger und/oder einer Klammer durch eine entsprechende lötbare Verbindung, zum Beispiel aus Zinn, hergestellt werden. Es ist möglich, eine lötbare Verbindung entweder chipseitig (siehe zum Beispiel 9) oder klammerseitig (siehe zum Beispiel 17 oder 19) bereitzustellen. Somit kann das Herstellungsverfahren durch Löten der lötbaren Verbindung, die eines von dem elektronischen Chip oder der Klammer bedeckt, zwischen dem elektronischen Chip und der Klammer den elektronischen Chip und die Klammer verbinden.
  • In einer Ausführungsform weisen sowohl der Chipträger als auch die Klammer mindestens einen Oberflächenabschnitt auf, der zum Verkapselungsmittel freiliegt. In einer solchen Ausführungsform ist doppelseitiges Kühlen (d. H. durch den Chipträger und durch die Klammer) möglich, was eine besonders effiziente Abfuhr von Wärme gestattet, die während des Betriebs der Packung von dem elektronischen Chip erzeugt wird.
  • In einer Ausführungsform umfasst mindestens eines von dem Chipträger und der Klammer elektrisch leitfähiges Material, insbesondere Kupfer, oder besteht daraus. Dies kann für das herstellen elektrischer Verbindungen und das Abführen von Wärme vorteilhaft sein.
  • In einer Ausführungsform ist der elektronische Chip elektrisch mit mindestens einem von dem Chipträger und der Klammer verbunden.
  • Somit kann das beschriebene Packungskonzept ein oder mehrere Pads an einer Hauptoberfläche des elektronischen Chips mit der Klammer, ein oder mehrere Pads an einer gegenüberliegenden Hauptoberfläche des elektronischen Chips mit dem Chipträger und zusätzlich den Chipträger über die Verbindungsstruktur mit der Klammer elektrisch verbinden.
  • In einer Ausführungsform ist die Chargenklammer als im Wesentlichen zweidimensionale elektrisch leitfähige Lage, die insbesondere frei von Hinterschnitten ist, konfiguriert. In diesem Zusammenhang kann der Begriff „zweidimensionale elektrisch leitfähige Lage” insbesondere eine Chargenklammer bezeichnen, die auf der Grundlage einer Metallfolie oder Ähnlichem gebildet ist, die nur ein einfach herstellbares Oberflächenprofil aufweisen kann. Im Gegensatz dazu kann die Chargenklammer frei von Hinterschnitten, Auskragungen oder anderen komplexen dreidimensionalen Strukturen sein. Dies ermöglicht das Durchführen einer Chargenherstellung mit großen Formaten von Chargenklammer und Chargenträger (zum Beispiel 60,96 cm × 45,72 cm (24' × 18')) ohne das Risiko erheblicher Biegung während der Verarbeitung. Insbesondere kann mindestens eines von dem Chargenträger und der Chargenklammer eine Abmessung von mindestens 100 cm2, insbesondere von mindestens 1000 cm2 aufweisen. Sogar bei diesen großen Formaten entstehen keine Probleme mit der Verarbeitung, Biegung usw.
  • In einer Ausführungsform wird die Verbindung durch Anwenden von mindestens einem von mechanischem Druck und Wärme hergestellt. Insbesondere können Lötverbindungen thermisch erzeugt werden, unterstützt von mechanischem Druck.
  • In einer Ausführungsform umfasst das Verfahren das Vereinzeln eines erhaltenen halbfertigen Produkts in vereinzelte Packungen, die jeweils mindestens einen Chipträgerabschnitt, mindestens einen elektronischen Chip, mindestens einen Klammerabschnitt und mindestens eine Verbindungsstruktur umfassen. Diese Vereinzelung kann durch mechanisches Schneiden, alternativ durch Ätzen oder Laserschneiden erfolgen. Vorteilhafterweise können die Chargenklammer und/oder der Chargenträger so konfiguriert sein und/oder während der Chargenherstellung so behandelt (zum Beispiel verdünnt) werden, dass das vorstehend genannte Vereinzelungsverfahren nur ein Entfernen oder Durchschneiden von Verkapselungsmittel (insbesondere Formmasse) statt des Durchschneidens von metallischem Material von Klammern oder Klammerträgern erfordert (siehe zum Beispiel 14). Dies kann das Vereinzelungsverfahren erheblich beschleunigen und vereinfachen.
  • In einer Ausführungsform wird mindestens eines von dem Chargenträger und dem Klammerträger durch Halbätzen einer elektrisch leitfähigen Lage gebildet (siehe zum Beispiel 3 und 4). Halbätzen ist ein einfaches Verfahren zum Bilden von Sacklöchern statt Durchgangslöchern in einer Metalllage (wie einer Kupferfolie), um den Chargenträger und die Chargenklammer zu bilden.
  • In einer Ausführungsform umfasst das Verfahren ein Trennen der Klammerabschnitte voneinander durch Entfernen, insbesondere durch Schleifen oder Ätzen, von Material der Chargenklammer, insbesondere gleichzeitig mit dem Entfernen von Material des Verkapselungsmittels. Dies ermöglicht mit einem einfachen Chargenverfahren eine Umwandlung einer Chargenklammer in einzelne Klammern oder Klammerabschnitte.
  • In einer Ausführungsform umfasst das Verfahren das Trennen der Chipträgerabschnitte voneinander durch Entfernen, insbesondere durch Schleifen oder Ätzen, von Material des Chargenträgers. Dies ermöglicht mit einem einfachen Chargenverfahren das Umwandeln eines Chargenträgers in einzelne Chipträger oder Chipträgerabschnitte.
  • In einer Ausführungsform erfolgt mindestens ein Teil des Entfernens nach der Verkapselung. Diese bevorzugte Alternative hat den Vorteil, dass das Verkapselungsmittel die profilierte Metallstruktur (d. h. Chargenklammer und/oder Chargenchip) während des Verfahrens zum Entfernen des Metallmaterials mechanisch unterstützen kann. Insbesondere während des Schleifens verhindert dies unerwünschte Beschädigung der Chargenklammer und/oder des Chargenchips, die verdünnt werden sollen, zu Trennungszwecken während des Verdünnens.
  • In einer Ausführungsform erfolgt mindestens ein Teil des Entfernens vor der Verkapselung. Dies kann insbesondere eine interessante Alternative für das Verfahren des Verdünnens der Chargenklammer und/oder des Chargenchips durch Ätzen sein, da in Abwesenheit eines Verkapselungsmittels weniger Material entfernt werden muss.
  • In einer Ausführungsform wird das Verbinden gleichzeitig mit einer weiteren Verbindung zwischen dem elektronischen Chip und mindestens einem von dem Chipträger und der Klammer durchgeführt. Zum Beispiel können diese mechanischen und elektrischen Kopplungsverfahren durch Anwendung von Druck und Wärme gleichzeitig durchgeführt werden. Dies ermöglicht ein schnelles und effizientes Herstellungsverfahren.
  • In einer Ausführungsform umfasst das Verkapselungsmittel mindestens ein Element aus der Gruppe bestehend aus einer Formmasse und einem Laminat, oder besteht daraus.
  • In einer Ausführungsform umfasst das Verkapselungsmittel ein Laminat, insbesondere ein Leiterplattenlaminat. Im Kontext der vorliegenden Anmeldung kann der Begriff „Laminatstruktur” insbesondere ein flaches Element aus einem Stück bezeichnen, das durch elektrisch leitfähige Strukturen und/oder elektrisch isolierende Strukturen ausgebildet wird, die durch Aufbringen einer Presskraft miteinander verbunden werden können. Die Verbindung durch Pressen kann optional durch die Zufuhr von Wärmeenergie begleitet werden. Die Laminierung kann somit als die Technik zum Herstellen eines Verbundmaterials in mehreren Schichten bezeichnet werden. Ein Laminat kann durch Wärme und/oder Druck und/oder Schweißen und/oder Haftmittel permanent zusammengesetzt werden.
  • Bei einer anderen Ausführungsform umfasst das Verkapselungsmittel eine Formmasse, insbesondere eine Kunststoffformmasse. Zum Beispiel kann ein entsprechend verkapselter Chip bereitgestellt werden, indem der elektronische Chip, der auf den Chipträger gelötet ist (falls gewünscht zusammen mit anderen Komponenten), zwischen eine obere Form und eine untere Form gegeben wird und flüssige Formmasse hineingespritzt wird. Nach Verfestigung der Formmasse ist die Packung, die von dem Verkapselungsmittel mit dem elektronischen Chip und dem Chipträger gebildet wird, fertig. Falls gewünscht, kann die Formmasse mit Teilchen gefüllt werden, die ihre Eigenschaften verbessern, zum Beispiel ihre Wärmeableitungseigenschaften.
  • In einer Ausführungsform sind der eine oder die mehreren elektronischen Chips einer Packung ein bzw. mehrere Leistungshalbleiterchips. Insbesondere für Leistungshalbleiterchips sind elektrische Zuverlässigkeit und mechanische Integrität wichtige Themen, die mit dem beschriebenen Herstellungsverfahren erfüllt werden können. Mögliche integrierte Schaltungselemente, die monolithisch in einen solchen Leistungshalbleiterchips integriert werden können, sind Feldeffekttransistoren (wie beispielsweise Bipolartransistoren mit isoliertem Gate oder Metalloxid-Halbleiter-Feldeffekttransistoren), Dioden usw. Mit solchen Bestandteilen ist es möglich, Packungen für die Automobilanwendungen, Hochfrequenzanwendungen usw. bereitzustellen. Beispiele für elektrische Schaltungen, die durch diese oder andere Leistungshalbleiterschaltungen und -packungen gebildet werden können, sind Halbbrücken, Vollbrücken usw.
  • Als Substrat oder Wafer für die Halbleiterchips kann ein Halbleitersubstrat, vorzugsweise ein Siliziumsubstrat, verwendet werden. Alternativ dazu kann ein Siliziumoxid oder ein anderes Isolatorsubstrat bereitgestellt werden. Es ist auch möglich, ein Germaniumsubstrat oder ein III-V-Halbleiter-Material zu implementieren. Zum Beispiel können beispielhafte Ausführungsformen in der GaN- oder SiC-Technologie implementiert werden.
  • Die vorstehenden und weitere Aufgaben, Merkmale und Vorteile der vorliegenden Erfindung werden anhand der folgenden Beschreibung und der angehängten Ansprüche in Verbindung mit den begleitenden Zeichnungen ersichtlich, in denen gleiche Teile oder Elemente mit gleichen Bezugsziffern bezeichnet sind.
  • Kurze Beschreibung der Zeichnungen
  • Die begleitenden Zeichnungen, die eingeschlossen sind, um ein weitergehendes Verständnis beispielhafter Ausführungsformen der Erfindung bereitzustellen, und die einen Teil der Patentschrift darstellen, veranschaulichen beispielhafte Ausführungsformen der Erfindung.
  • In den Zeichnungen gilt:
  • 1 zeigt eine Querschnittsansicht einer Packung gemäß einer beispielhaften Ausführungsform.
  • 2 ist eine Draufsicht einer Chargenklammer gemäß einer beispielhaften Ausführungsform.
  • 3 ist eine Querschnittsansicht einer Vorform einer Chargenklammer gemäß einer beispielhaften Ausführungsform.
  • 4 ist eine Querschnittsansicht einer anderen Vorform einer Chargenklammer gemäß einer beispielhaften Ausführungsform.
  • 5 ist eine Draufsicht einer Chargenklammer mit einer Framestruktur gemäß einer beispielhaften Ausführungsform.
  • 6 ist eine Draufsicht eines Chargenträgers mit einer Framestruktur gemäß einer beispielhaften Ausführungsform.
  • 7 bis 15 zeigen Strukturen, die beim Durchführen eines Verfahrens zum Herstellen einer Mehrzahl von Packungen in einem Chargenverfahren gemäß einer beispielhaften Ausführungsform erhalten werden.
  • 16 zeigt eine Struktur, die beim Durchführen eines Verfahrens zum Herstellen einer Mehrzahl von Packungen in einem Chargenverfahren mit einem zusätzlichen Verfahren, das zwischen den Stadien gemäß 12 und 13 durchzuführen ist, erhalten wird.
  • 17 und 18 zeigen Strukturen, die beim Durchführen eines Verfahrens zum Herstellen einer Mehrzahl von Packungen in einem Chargenverfahren gemäß noch einer anderen beispielhaften Ausführungsform erhalten werden.
  • 19 bis 21 zeigen Strukturen, die beim Durchführen eines Verfahrens zum Herstellen einer Mehrzahl von Packungen in einem Chargenverfahren gemäß noch einer anderen beispielhaften Ausführungsform erhalten werden.
  • 22 zeigt eine Querschnittsansicht einer Packung gemäß einer beispielhaften Ausführungsform, die durch das Herstellungsverfahren gemäß 19 bis 21 erhalten wird.
  • 23 bis 25 zeigen Querschnittsansichten und Draufsichten von Packungen gemäß beispielhafter Ausführungsformen.
  • 26 zeigt einer Vorform einer Packung, und 27 zeigt eine Packung gemäß einer beispielhaften Ausführungsform, grob maßstabsgerecht.
  • 28 bis 37 zeigen Strukturen, die beim Durchführen eines Verfahrens zum Herstellen einer Mehrzahl von Packungen in einem Chargenverfahren gemäß einer anderen beispielhaften Ausführungsform erhalten werden.
  • 38 bis 45 zeigen Strukturen, die beim Durchführen eines Verfahrens zum Herstellen einer Mehrzahl von Packungen in einem Chargenverfahren gemäß noch einer anderen beispielhaften Ausführungsform erhalten werden.
  • 46 bis 49 zeigen Strukturen, die beim Durchführen eines Verfahrens zum Herstellen einer Mehrzahl von Packungen in einem Chargenverfahren gemäß noch einer anderen beispielhaften Ausführungsform erhalten werden.
  • Detaillierte Beschreibung von beispielhafter Ausführungsformen
  • Die Veranschaulichung in der Zeichnung ist schematisch und nicht maßstabsgetreu.
  • Bevor beispielhafte Ausführungsformen bezugnehmend auf die Figuren detaillierter beschrieben werden, werden einige allgemeine Überlegungen kurz zusammengefasst, auf deren Grundlage die beispielhaften Ausführungsformen entwickelt wurden.
  • Gemäß einer beispielhaften Ausführungsform wird eine universelle Packungsarchitektur bereitgestellt. Insbesondere kann eine beispielhafte Ausführungsform der Erfindung ein Vereinfachen der Anordnung von Klammerpackungen ermöglichen.
  • Gegenwärtig werden spezielle Klammern für fast jede Kombination von Leadframe/Chip benötigt. Außerdem werden viele spezielle Leadframevarianten benötigt. Die Anordnung wird in verschiedenen separaten Verfahrensschritten fertiggestellt. Aktuelle Konzepte verwenden ein breit spezialisiertes Set von Materialien (Leadframe, Klammern, Layout).
  • Im Gegensatz zu und gemäß einer beispielhaften Ausführungsform können für eine ganze Gruppe von Packungen die Grundmaterialien in einem Leadframematerial und einem Klammermaterial vereint werden, und die Montage kann in einem Chargenverfahren erfolgen.
  • Somit verwenden Ausführungsformen der Erfindung ein universelles Set von Materialien als Chipträger und vordere Verbindung. Diese Materialien können so strukturiert sein, dass sie einer Gruppe von Chiptypen und -größen dienen. Die Anordnung kann gegossen werden. Abhängig von der Anwendung kann der vordere Kontakt durch Schleifen freigelegt werden. Es sind verschiedene Optionen zum Überbrücken zwischen vorderer Verbindung und Leitungen möglich. Durch Verwenden eines universellen Leadframe-Grundmaterials und eines universellen Klammer-Grundmaterials, Strukturieren von beiden (um einer Reihe von Chipgrößen zu passen) und Montieren beider in Kombination mit einem oder mehreren Power-Dies in einem gemeinsamen Prozess wird ein einfaches und effizientes Chargenherstellungsverfahren bereitgestellt. Ein mit einer solchen Ausführungsform erzielbarer Vorteil ist das Ersetzen eines großen Bereichs von Grundmaterialien für Leadframe und Klammer durch ein einzelnes Grundmaterial. Außerdem können die Kombinationen von Packung/Klammer zusammen mit dem Die-Befestigungsverfahren vorteilhafterweise so gestaltet sein, dass ein Bereich von Chipgrößen abgedeckt wird, wodurch die Komplexität und die Bestandshaltung erheblich verringert werden.
  • 1 zeigt eine Querschnittsansicht einer Packung 100 gemäß einer beispielhaften Ausführungsform.
  • Die in 1 dargestellte Halbleiterpackung 100 umfasst einen Chipträger 102, der hier als Leadframe aus Kupfer ausgeführt ist. Ein elektronischer Chip 104, der hier als Leistungshalbleiterchip ausgeführt ist, ist mechanisch an dem Chipträger 102 montiert und elektrisch mit diesem verbunden. Obwohl nur ein einzelner elektronischer Chip 104 in der Packung 100 gemäß 1 dargestellt ist, ist es gemäß anderer beispielhafter Ausführungsformen auch möglich, zwei oder mehr Halbleiterchips 104 in einer gemeinsamen Packung 100 zu implementieren, so dass die beschriebene Architektur mit Mehrchippackungen kompatibel ist.
  • Eine Klammer 106, die in der beschriebenen Ausführungsform aus einem Stück einer gemusterten Kupferfolie gebildet ist, ist mechanisch an dem elektronischen Chip 104 montiert und elektrisch mit diesem gekoppelt.
  • Ein Verkapselungsmittel 108, das hier als Formmasse ausgeführt ist, verkapselt den elektronischen Chip 104, teilweise den Chipträger 100, die Klammer 106 und eine elektrisch leitfähige vertikale Verbindungsstruktur 110. Wie aus 1 ersichtlich ist, ist die Verbindungsstruktur 110 als separater Körper bereitgestellt, d. h. separat von der Klammer 106 und separat von dem Chipträger 102. Die Verbindungsstruktur 110 sorgt für eine elektrisch leitfähige Verbindung zwischen dem Chipträger 102 und der Klammer 106 in einer Vertikalrichtung gemäß 1. Angesichts des Bereitstellens der Verbindungsstruktur 110 ist keine komplexe vertikale Verbindung durch die Klammer 106 erforderlich (die die Implementierung einer dreidimensionalen Struktur der Klammer 106, herkömmlich mit einem Hinterschnitt und gebogener Struktur, erfordern würde). Demzufolge kann eine universell implementierbare Vorform der Klammer 106 (siehe Chargenklammer 124, wie in 8 dargestellt), die eine einfache Struktur aufweist und mit einem Chargenverfahren kompatibel ist, verwendet werden. Wie aus 1 ersichtlich ist, ist die Verbindungsstruktur 110 als Kugel mit einem elektrisch leitfähigen Kern 128 aus Kupfer und einer lötbaren Schale 130 aus Zinn konfiguriert, die zusammen auch als Kupferkernkugel bezeichnet werden können.
  • Demzufolge kann eine Lötverbindung hergestellt werden, um die Verbindungsstruktur 110 mechanisch und elektrisch mit dem Chipträger 102 und der Klammer 106 zu verbinden.
  • In der Packung 100 sind der elektronische Chip 104 und die Verbindungsstruktur 110 nebeneinander zwischen dem Chipträger 102 und der Klammer 106 angeordnet. Dies führt zu einer kompakten Konfiguration in Vertikalrichtung.
  • Der elektronische Chip 104 ist elektrisch mit sowohl dem Chipträger 102 als auch der Klammer 106 verbunden. Insbesondere weist der elektronische Chip 104 ein Chip-Pad 112 an einer ersten Hauptoberfläche, die zum Chipträger 102 weist, und zwei weitere Chip-Pads 112 auf einer gegenüberliegenden zweiten Hauptoberfläche, die zur Klammer 106 weist, auf. Jedes der Chip-Pads 112 ist mit einer lötbaren Verbindung 114 bedeckt, zum Beispiel einem Diffusionslötmaterial oder einer Sinterpaste. Die Pads 112 sowie die lötbare Verbindung 114 auf der Oberseite des elektronischen Chips 104 sind in eine dielektrische Schicht 140 eingebettet.
  • 2 ist eine Draufsicht einer Chargenklammer 124 gemäß einer beispielhaften Ausführungsform. Die Verfahrenskette gemäß einem Chargenherstellungsverfahren zum gleichzeitigen Herstellen mehrerer Packungen 100 gemäß einer Ausführungsform der Erfindung nutzt ein gemeinsames Grundmaterial für den Chipträger 102 (insbesondere Leadframes) und Klammern 106. Das bzw. die Grundmaterialien können zum Beispiel durch Lithografie und Ätzen strukturiert werden, wie in 3 und 4 für den Klammerrahmen oder die Chargenklammer 124 dargestellt.
  • 3 ist eine Querschnittsansicht einer Vorform der Chargenklammer 124 gemäß einer beispielhaften Ausführungsform. Die Vorform gemäß 3 ist eine elektrisch leitfähige Folie 142, zum Beispiel eine Kupferfolie, die mit einer gemusterten Maske 144 auf beiden Hauptoberflächen davon bedeckt ist.
  • 4 ist eine Querschnittsansicht einer anderen Vorform der Chargenklammer 120 gemäß einer beispielhaften Ausführungsform. Ausgehend von der Vorform gemäß 3 wird ein Ätzverfahren von beiden gegenüberliegenden Hauptoberflächen dieser Vorform durchgeführt, so dass Durchgangslöcher 146 sowie Sacklöcher 148 in der Folie 142 gebildet werden, wodurch die Chargenklammer 124 erhalten wird (nach Abstreifen der Maske 144).
  • 5 ist eine Draufsicht einer Chargenklammer 124 mit einer Rahmenstruktur 131 gemäß einer beispielhaften Ausführungsform, die mit einem entsprechenden Verfahren, wie bezugnehmend auf 3 und 4 beschrieben, hergestellt werden kann.
  • 6 ist eine Draufsicht eines Chargenträgers 120 mit einer Rahmenstruktur 132 gemäß einer beispielhaften Ausführungsform.
  • Der Chargenträger 120 oder Leadframe kann gemäß der Strukturierung der Chargenklammer 124 strukturiert sein (siehe das bezugnehmend auf 3 und 4 beschriebene Herstellungsverfahren).
  • 7 bis 15 zeigen Strukturen, die beim Durchführen eines Verfahrens zum Herstellen einer Mehrzahl von Packungen 100 in einem Chargenverfahren gemäß einer beispielhaften Ausführungsform erhalten werden. Eine entsprechende Verfahrenskette kann lötbares Material der Verbindung 114 nutzen, das an der Vorderseite und der Rückseite des elektronischen Chips 104 angelagert ist. In dieser Ausführungsform kann eine Klammer-Leadframe-Verbindung (d. h. eine Verbindung zwischen Chipträgern 102 und Klammern 106) durch eine Metallkernlötkugel als Verbindungsstruktur 110 hergestellt werden (siehe 1).
  • Bezugnehmend auf 7 werden eine erste Metalllage 148 (wie eine erste Kupferfolie) und eine in der Regel dünnere zweite Metalllage 150 bereitgestellt. Die Metalllagen 148, 150 haben eine Abmessung von mindestens 1000 cm2 und können als Grundmaterial zum Bilden eines universellen Leadframes (Chargenträger 120) und eines universellen Klammerrahmens (Chargenklammer 124) dienen.
  • Bezugnehmend auf 8 können Metalllagen 148, 150 durch Halbätzen gemustert werden, um dadurch den Chargenträger 120 und den Klammerträger 124 zu bilden. Der Chargenträger 120 ist aus einer Mehrzahl von Chargenträgerabschnitten 122 gebildet. Der Klammerträger 124 ist aus einer Mehrzahl von Klammerabschnitten 126 gebildet. Wie aus 8 hervorgeht, ist die Chargenklammer 124 mit einer einfachen Struktur versehen und ist insbesondere als im Wesentlichen zweidimensionale elektrisch leitfähige Lage ohne Hinterschnitte oder Ähnliches ausgeführt. Die Chargenklammer 124 hat eine profilierte untere Oberfläche, die zur Trägerklammer 120 weist, und eine gegenüberliegende obere ebene Oberfläche. Der Chargenträger 120 hat eine profilierte untere Oberfläche und eine gegenüberliegende obere ebene Oberfläche.
  • Die offen gearbeiteten Flächen (zum Beispiel der Freiraum zwischen den Die-Pads) kann mithilfe einer doppelseitigen offenen Maske hergestellt werden, um eine lokale vollständige Trennung des Grundmaterials durch eine doppelte Halbätzung zu erzeugen. Die halbgeätzen Flächen für die spätere Trennung von zum Beispiel den Leitungen oder separaten vorderen Klammern 106 benötigen nur eine einseitige offene Maskenschicht. Für eine schnellere Trennung nach dem Lötverfahren ist es auch möglich, dass das Ätzen mehr als ein Halbätzen ist, um die nachfolgende Trennung der einzelnen Elemente zu beschleunigen.
  • Bezugnehmend auf 9 ist eine Mehrzahl von elektronischen Chips 104 so auf dem Chargenträger 120 angeordnet, dass jeder der elektronischen Chips 104 einem jeweiligen der Chipträgerabschnitte 122 zugeordnet ist. Dementsprechend ist die Mehrzahl von Klammerabschnitten 126 der Chargenklammer 124 so an den elektronischen Chips 104 angeordnet, dass jeder der elektronischen Chips 104 einem jeweiligen der Klammerabschnitte 126 zugeordnet ist.
  • Außerdem ist eine Mehrzahl von elektrisch leitfähigen vertikalen Verbindungsstrukturen 110, hier als Kupferkernkugeln konfiguriert, wie bezugnehmend auf 1 beschrieben, als Strukturen bereitgestellt, die separat von der Chargenklammer 124 und separat vom Chargenträger 120 sind. Jede der Verbindungsstrukturen 110 wird verwendet, um einen jeweiligen der Chipträgerabschnitte 122 elektrisch mit einem jeweiligen der Klammerabschnitte 126 zu verbinden.
  • Eine lötbare Verbindung 114 bedeckt alle drei Pads 112 von jedem der elektronischen Chips 104, um später eine elektrische Verbindung zwischen den Elektroden dem elektronischen Chip 104 und der Klammer 106 sowie zwischen den Elektroden dem elektronischen Chip 104 und dem Chipträger 102 bereitzustellen. Das Material der Verbindungen 114 an der Vorderseite ist gemäß der Padstruktur so strukturiert, dass es ein jeweiliges Pad 112 bedeckt. Die elektronischen Chips 104 sind vereinzelt.
  • Das Material der Verbindungen 114 (das eine Diffusionslotung oder eine Sinterpaste sein kann) kann an der Chipvorderseite und der Chiprückseite angelagert sein.
  • Bezugnehmend auf 10 ist ein halbfertiges Produkt 116 gemäß einer beispielhaften Ausführungsform dargestellt, das aus einer Mehrzahl von Vorformen 118 von Packungen 100 gebildet ist.
  • Das halbfertige Produkt 116 wird durch elektrisches Verbinden jeder der Verbindungsstrukturen 110 zwischen einem jeweiligen der Chipträgerabschnitte 122 und einem jeweiligen der Klammerabschnitte 126 hergestellt. Wie aus einem Vergleich von 9 und 10 hervorgeht, erfolgt dieses Verbindungsverfahren gleichzeitig mit einem weiteren Verbindungsverfahren zwischen dem elektronischen Chip 104 einerseits und dem Chipträger 102 und der Klammer 106 andererseits. Insbesondere werden der elektronische Chip 104 und die Klammer 106 durch Löten der lötbaren Verbindung 114 verbunden, die die Pads 112 des elektronischen Chips 104 zwischen dem elektronischen Chip 104 und der Klammer 106 bedeckt. Das gleichzeitige Verbindungsverfahren kann durch die Anwendung von mechanischem Druck und Wärme durchgeführt werden.
  • Hinsichtlich eines solchen Herstellungsverfahrens werden die einzelnen elektronischen Chips 104 (mit ihren Pads 112, den Verbindungen 114 und der dielektrischen Schicht 140, beschrieben im Bezug auf 1) auf dem Leadframe-Chargenträger 120 angeordnet (wahlweise mit einer temporären Fixierung durch eine Die-Befestigungsflüssigkeit, nicht dargestellt). Die Verbindungsstrukturen 110, die als Kupferkernlötkugel mit lötbarer Oberfläche ausgeführt sind, werden, eine für jede separate Verbindung, auf dem Chargenträger 120 angeordnet, um die Verbindung zwischen der vorderen Chargenklammer 124 und den zugehörigen Leitungen am Leadframe-Chargenträger 120 zu überbrücken, wahlweise auch temporär mit zum Beispiel einer Die-Befestigungsflüssigkeit oder einem Flussmittel (nicht dargestellt) fixiert. Der Klammerrahmen oder die Chargenklammer 124 wird auf der zuvor beschriebenen Anordnung positioniert. Der Durchmesser der Kupferkernkugeln als Verbindungsstrukturen 110 kann gemäß einer jeweiligen Chipdicke (einschließlich Metallisierungen) ausgewählt werden. Der Klammerrahmen oder die Chargenklammer 124 und der Leadframe oder Chargenträger 120 können vorzugsweise zum Beispiel mit Ausrichtungsstiften am Rahmenrand (nicht dargestellt) eingestellt und aneinander fixiert werden. Die Anordnung wird dann in eine Heißpresse oder einen geeigneten Ofen gegeben, um vordere und hintere und Lötkugelverbindungen gleichzeitig zu bilden.
  • Bezugnehmend auf 11 und, wie durch Pfeile 154 angegeben, kann die in sich verbundene Anordnung gemäß 10 anschließend von vorn verdünnt werden (zum Beispiel durch Schleifen), um die unterschiedlichen vorderen Verbindungen zu trennen. Somit trennt das Herstellungsverfahren die Klammerabschnitte 126 voneinander, indem das Verbindungsmaterial der Chargenklammer 124 durch Schleifen entfernt wird. Mit anderen Worten werden die vorderen Kontakte durch Schleifen von der Klammerseite getrennt.
  • Bezugnehmend auf 12 wird dann nach dem beschriebenen Schleifverfahren die erhaltene Anordnung verkapselt, zum Beispiel durch Spritzpressen. Wie aus 12 hervorgeht, sind die elektronischen Chips 104, die getrennte Chargenklammer 124 und der Chargenträger 120 ganz oder teilweise durch ein gussartiges Verkapselungsmittel 108 verkapselt.
  • Bezugnehmend auf 13 und wie durch die Pfeile 156 angegeben, werden dann die einzelnen Leadframe-Strukturen oder Chipträgerabschnitte 122 (d. h. Leitungen, Die-Pad(s)) durch Ätzen vom Leadframe von der Rückseite getrennt. Die Vorderseite des Rahmens, die getrennte Chargenklammer 124 und die elektronischen Chips 104 werden vom Verkapselungsmittel 108 geschützt (oder können zum Beispiel von einer Maske oder einem Band im Falle einer freiliegenden Ausführungsform) geschützt werden. Durch dieses Verfahren werden die Chipträgerabschnitte 122 durch Wegätzen von Material von der Unterseite des Chargenträgers 120 voneinander getrennt. Somit werden die Leitungen durch Ätzen von den Die-Pads getrennt.
  • Bezugnehmend auf 14 sind die Die-Pads und Leitungen nun getrennt, und die einzelnen Packungen 100 werden nur durch das Verkapselungsmittel 108 zusammengehalten. Die Packungen 100 können dann durch (insbesondere mechanisches) Schneiden in Schneidbereichen 160 voneinander zu einzelnen Packungen 100 getrennt werden. Somit umfasst das Herstellungsverfahren die Vereinzelung eines erhaltenen halbfertigen Produkts 116 in vereinzelte Packungen 100, die jeweils mindestens einen Chipträgerabschnitt 122, mindestens einen elektronischen Chip 104, mindestens einen Klammerabschnitt 126 und mindestens eine Verbindungsstruktur 110 umfassen.
  • Bezugnehmend auf 15, die die vereinzelten Packungen 100 nach dem Schneiden zeigt, als das Leadframe-Material bereits durch Ätzen entfernt wurde, muss nur Formmasse in dem Stadium gemäß 14 geschnitten werden, was das Verfahren erheblich vereinfacht. In dem Zustand gemäß 15 sind die einzelnen Packungen 100 fertig.
  • 16 zeigt eine Struktur, die beim Durchführen eines Verfahrens zum Herstellen einer Mehrzahl von Packungen 100 in einem Chargenverfahren mit einem zusätzlichen Verfahren, das zwischen den Stadien gemäß 12 und 13 durchzuführen ist, erhalten wird. Um die Struktur gemäß 16 zu erhalten, wird Material des Verkapselungsmittels 108 durch Schleifen oder Ätzen von der Oberseite entfernt, um obere Hauptoberflächen der elektrisch leitfähigen Klammern 106 freizulegen.
  • Dies verbessert die Wärmeabfuhrfähigkeit der Packungen 100, die dementsprechend hergestellt werden können. Für eine doppelseitige Kühlung (d. h. freiliegende Klammern 106) kann ein Schleifen der Formmasse erfolgen, bis die Klammern 106 freiliegen. Alternativ kann das Molden mit einem Band erfolgen, dann kann das zusätzliche Schleifverfahren entbehrlich werden. In Packungen 100, die auf der Grundlage der in 16 dargestellten Struktur erhalten werden, haben sowohl der Chipträger 102 als auch die Klammer 106 einen Hauptoberflächenabschnitt, der zum Verkapselungsmittel 108 freiliegt.
  • 17 und 18 zeigen Strukturen, die beim Durchführen eines Verfahrens zum Herstellen einer Mehrzahl von Packungen 100 in einem Chargenverfahren gemäß noch einer anderen beispielhaften Ausführungsform erhalten werden. Diese alternative Ausführungsform betrifft eine Verfahrenskette einer Variante, in der ein Klammerverbindungsmaterial (vgl. Bezugszeichen 114) auf einem Klammerrahmen oder einer Chargenklammer 124 statt auf Chip-Pads 112 angelagert wird, wie in der Ausführungsform von 7 bis 15.
  • Bezugnehmend auf 17 wird die profilierte untere Hauptoberfläche der Chargenklammer 124, die zum Chargenträger 120 weist, in Teilen der dargestellten Vorsprünge mit einer Schicht aus Material der Verbindungen 114 bereitgestellt (das ein Diffusionslötmaterial oder eine Sinterpaste sein kann). Somit kann Lötmaterial auf der Chargenklammer 124 vorplattiert werden. Der Oberflächenbereich der Hauptoberfläche der Chargenklammer 124, der zum Chargenträger 120 weist und mit dem Material der Verbindung 114 bedeckt ist, kann der Position der zwei Chip-Pads 112 auf der oberen Hauptoberfläche des elektronischen Chips 104 entsprechend, siehe 18.
  • Bezugnehmend auf 18 können die Verbindungen 114 dann die Chip-Pads 112 mit der Chargenklammer 124 verbinden (vgl. Doppelpfeile in 18).
  • Das weitere Herstellungsverfahren kann dann wie vorstehend im Bezug auf 10 bis 16 beschrieben sein).
  • 19 bis 21 zeigt Strukturen, die während des Durchführens eines Verfahrens zum Herstellen einer Mehrzahl von Packungen 100 in einem Chargenverfahren gemäß noch einer anderen beispielhaften Ausführungsform erhalten werden. 19 bis 21 entspricht einer Verfahrenskette einer anderen Ausführungsform, bei der die Klammer-Leadframe-Verbindung durch Strukturieren des Leadframes auf beiden Seiten realisiert wird. Wie in 17 und 18 ist Klammerverbindungsmaterial am Klammerrahmen oder der Chargenklammer 124 angelagert. Somit bildet in der beschriebenen Ausführungsform die Verbindungsstruktur 110 einen Teil des Chipträgers 102 und ist als Vorsprünge konfiguriert, die über die Hauptoberfläche des Chargenträgers 120, die zum Klammerträger 124 weist, hinaus, nach oben ragt.
  • Bezugnehmend auf 19 reduziert ein integrales Bilden der Verbindungsstrukturen 110 mit dem Chargenträger 120, d. h. als Vorsprünge, die von einer ansonsten ebenen Hauptoberfläche davon ausgehen, die Anzahl von Teilen, die während der Montage verarbeitet werden müssen, und vereinfacht daher das Herstellungsverfahren. Wie aus 19 hervorgeht, ist die profilierte untere Hauptoberfläche der Chargenklammer 124 mit Material der Verbindungen 114 zusätzlich an einer Position versehen, an der die Vorsprünge, die später die Verbindungsstrukturen 110 bilden, die Chargenklammer 124 berühren.
  • Bezugnehmend auf 20 werden dann die elektronischen Chips 104 mit den Pads 112, jedoch ohne das Material der Verbindung 114 zwischen den Chargenträger 120 und die Chargenklammer 124 gemäß 19 gegeben.
  • Bezugnehmend auf 21 werden wechselseitige elektrische Verbindungen zwischen dem elektronischen Chip 104 und dem Chargenträger 120, dem elektronischen Chip 104 und der Chargenklammer 124 sowie zwischen dem Chargenträger 120 und der Chargenklammer 124 gleichzeitig durch Löten der Verbindungen 114 hergestellt.
  • Zum Fertigstellen der Bildung von Packungen 100 mit dem Chargenherstellungsverfahren gemäß 19 bis 21 kann die Struktur gemäß 21 einer Behandlung gemäß 11 bis 16 unterzogen werden. Nach der Vereinzelung können Packungen wie in 22 dargestellt erhalten werden. 22 zeigt somit eine Querschnittsansicht einer Packung 100 gemäß einer beispielhaften Ausführungsform, die durch das Herstellungsverfahren gemäß 19 bis 21 erhalten wird.
  • 23 bis 25 zeigen Querschnittsansichten und Draufsichten von Packungen 100 gemäß beispielhafter Ausführungsformen.
  • Abhängig vom Montageweg und den Produktanforderungen ergeben alle drei Varianten im Wesentlichen das gleiche äußere Packungslayout und können entweder als Packung 100 mit einem freiliegenden vorderen Kontakt (zum Beispiel für eine doppelseitige Kühlungsanwendung) oder als Mold-Packung 100 hergestellt werden.
  • Bezugnehmend auf 23 ist eine Packung 100 mit einem Verkapselungsmittel 108 auf der Klammer 106 auf der linken Seite entsprechend 1 dargestellt. Auf der rechten Seite von 23 ist eine Packung 100 mit freiliegender Klammer 106 für doppelseitige Kühlung dargestellt, die durch Vereinzelung der in 16 dargestellten Struktur erhalten werden kann.
  • Bezugnehmend auf 24 zeigt die linke Seite eine Packung 100 ähnlich der Packung 100 auf der linken Seite von 23, mit der Ausnahme, dass die Kupferkernkugel als Verbindungsstruktur 110 durch eine andere Verbindungsstruktur 110 ersetzt wurde, die als elektrisch leitfähiger Block konfiguriert ist, der mit einer Schicht aus lötbarer Verbindung 114 auf beiden gegenüberliegenden Hauptoberflächen davon bedeckt ist (zum Beispiel ein doppelseitiger metallisierter Kupfer-Abstandhalter). Die rechte Seite von 24 zeigt eine Packung 100, die sich insofern von der Packung 100 auf der linken Seite unterscheidet, als das Material des Verkapselungsmittels 108 von der Oberseite entfernt wurde, um eine obere Hauptoberfläche der Klammer 106 freizulegen.
  • Bezugnehmend auf 25 wurde der elektrisch leitfähige Block, der mit einer Schicht aus lötbarer Verbindung 114 auf beiden gegenüberliegenden Hauptoberflächen davon gemäß 24 bedeckt ist, durch einen Vorsprung des Chipträgers 102 ersetzt, der mit einer Schicht aus lötbarer Verbindung 114 auf der freiliegenden oberen Oberfläche davon bedeckt ist. Diese Ausführungsform der Verbindungsstruktur 110 entspricht den Herstellungsverfahren, die bezugnehmend auf 19 bis 22 beschrieben sind.
  • 26 zeigt eine Vorform einer Packung 100 (vor der Verkapselung), und 27 zeigt einer fertig hergestellte verkapselte Packung 100 gemäß einer beispielhaften Ausführungsform grob maßstabsgerecht. Der elektronische Chip 104 kann eine vertikale Dicke von zum Beispiel 60 μm aufweisen. Der Chipträger 102 kann eine vertikale Dicke von zum Beispiel 200 μm aufweisen. Die Chargenklammer 124 kann anfänglich eine vertikale Dicke von zum Beispiel 200 μm aufweisen. Die Kupferkernkugel als vertikale Verbindungsstruktur 110 kann eine vertikale Dicke von Zum Beispiel 60 μm aufweisen. Eine Ätztiefe kann einer Ätzbreite entsprechen.
  • 28 bis 37 zeigen Strukturen, die beim Durchführen eines Verfahrens zum Herstellen einer Mehrzahl von Packungen 100 in einem Chargenverfahren gemäß einer anderen beispielhaften Ausführungsform erhalten werden. Gemäß der beschriebenen Ausführungsform kann eine Leadframe-Trennung durch Schleifen erfolgen.
  • Bezugnehmend auf 28 entspricht die dargestellte Struktur 7.
  • Bezugnehmend auf 29 entspricht die dargestellte Struktur 8, mit dem Unterschied, dass gemäß 29 der Chargenträger 120 eine profilierte Oberfläche aufweist, die zur profilierten Oberfläche der Chargenklammer 124 weist. Somit wurden die profilierte Oberfläche und die ebene Oberfläche des Chargenträgers 120 beim Vergleich von 29 mit 8 ausgetauscht.
  • Bezugnehmend auf 30 entsprechen die vorgenommenen Messungen den gemäß 9 vorgenommenen Messungen.
  • Bezugnehmend auf 31 entsprechen die vorgenommenen Messungen den gemäß 10 vorgenommenen Messungen.
  • Bezugnehmend auf 32 wird die Struktur gemäß 31 vor dem Trennen der Chargenklammer 124 in separate Klammern 106 mit einem Verkapselungsmittel 108 verkapselt.
  • Bezugnehmend auf 33 wird Material des Verkapselungsmittels 108 und der Chargenklammer 124 von einer oberen Oberfläche der Struktur gemäß 32 durch Schleifen entfernt, um die Chargenklammer 124 in separate Klammern 106 zu trennen. Somit erfolgt das Entfernen von Material von der Chargenklammer 124 nach der Verkapselung. Dies hat den Vorteil, dass das Material des Verkapselungsmittels 108 mechanisch die halbgeätzte Metallfolie, die die Chargenklammer 124 bildet, während des Schleifens stützt.
  • Bezugnehmend auf 34 wird Material des Chargenträgers 120 durch Schleifen von der Rückseite entfernt. Da die profilierte Oberfläche des Chargenträgers 120 zur profilierten Oberfläche der Chargenklammer 124 weist, kann eine Trennung der einzelnen Chipträger 102 durch Schleifen erfolgen.
  • Bezugnehmend auf 35 entspricht die erhaltene Struktur im Wesentlichen der in 13 dargestellten Struktur, mit der Ausnahme, dass die Vertiefungen in und zwischen den Chipträgern 102 gemäß 35 mit Material des Verkapselungsmittels 108 gefüllt sind und gemäß 13 leer sind.
  • Bezugnehmend auf 36 können die Packungen 100 durch Schneiden getrennt werden, um die in 37 dargestellten einzelnen Packungen 100 zu erhalten.
  • 38 bis 45 zeigen Strukturen, die während des Durchführens eines Verfahrens zum Herstellen einer Mehrzahl von Packungen 100 in einem Chargenverfahren gemäß noch einer anderen beispielhaften Ausführungsform erhalten werden. Diese Ausführungsform kann so gekennzeichnet sein, dass sie einem Prinzip von „erstens Leadframe-Guss, zweitens Schleifen” entspricht.
  • Die in 38, 39 und 40 dargestellten Strukturen entsprechen den in 8, 9 bzw. 10 dargestellten Strukturen.
  • Bezugnehmend auf 41 wird die Struktur gemäß 40 durch ein Verkapselungsmittel 108 verkapselt.
  • Bezugnehmend auf 42 wird die Struktur gemäß 41 einen Schleifverfahren unterzogen, um Material des Verkapselungsmittels 108 und der Chargenklammer 124 zu entfernen, um dadurch die einzelnen Klammern 106 zu trennen. Das Material des Verkapselungsmittels 108 stützt mechanisch die empfindliche Chargenklammer 124 während des Schleifens.
  • Bezugnehmend auf 43 werden die Chipträger 102 durch Wegätzen des Materials des Chargenträgers 120 von der Rückseite voneinander getrennt.
  • Bezugnehmend auf 44 werden die so verbundenen Packungen 100 durch Schneiden voneinander getrennt. 45 zeigt die erhaltenen vereinzelten Packungen 100.
  • 46 bis 49 zeigen Strukturen, die beim Durchführen eines Verfahrens zum Herstellen einer Mehrzahl von Packungen 100 in einem Chargenverfahren gemäß noch einer anderen beispielhaften Ausführungsform erhalten werden. In dieser Ausführungsform können die einzelnen Klammern 106, die während der Trennung der einzelnen Klammern 106 auf der Grundlage der vorherigen Chargenklammer 124 freiliegen, durch ein zusätzliches Verkapselungsverfahren in weiteres Verkapselungsmaterial eingebettet werden. Mit anderen Worten können die Klammern 106 auf der Vorderseite bedeckt werden.
  • Bezugnehmend auf 46 kann die Struktur, die nach dem Durchführen des vorstehend im Bezug auf 42 beschriebenen Verfahrens erhalten wird, einem weiteren Verkapselungsverfahren unterzogen werden, indem die freiliegenden oberen Hauptoberflächen der Klammern 106 durch ein zusätzliches Verkapselungsmittel 108 verkapselt werden.
  • Die Verfahren gemäß 47, 48 und 49 entsprechen dann den Verfahren gemäß 43, 44 und 45, wie vorstehend beschrieben.
  • Es sollte beachtet werden, dass der Begriff „umfassend” andere Elemente oder Merkmale nicht ausschließt, und dass „ein” oder „eine” sowie deren Deklinationen eine Mehrzahl nicht ausschließen. Es können auch Elemente kombiniert werden, die in Zusammenhang mit unterschiedlichen Ausführungsformen beschrieben werden. Es sollte ebenfalls beachtet werden, dass Bezugszeichen nicht als den Umfang der Ansprüche einschränkend zu betrachten sind. Darüber hinaus soll der Umfang der vorliegenden Anmeldung nicht auf die bestimmten, in der Patentschrift beschriebenen Ausführungsformen des Prozesses, der Maschine, Herstellungsweise, gegenständlichen Zusammensetzung, Mittel, Verfahren und Schritte beschränkt sein. Dementsprechend sollen die angehängten Ansprüche in ihrem Umfang solche Prozesse, Maschinen, Herstellungsweisen, gegenständliche Zusammensetzungen, Mittel, Verfahren oder Schritte einschließen.

Claims (28)

  1. Packung (100), umfassend: • einen Chipträger (102); • einen elektronischen Chip (104) auf dem Chipträger (102); • eine Klammer (106) an dem elektronischen Chip (104); • ein Verkapselungsmittel (108), das den elektronischen Chip (104) mindestens teilweise verkapselt; • eine elektrisch leitfähige vertikale Verbindungsstruktur (110), die separat von der Klammer (106) bereitgestellt ist und den Chipträger (102) elektrisch mit der Klammer (106) verbindet.
  2. Packung (100) gemäß Anspruch 1, wobei die Verbindungsstruktur (110) separat von dem Chipträger (102) bereitgestellt ist.
  3. Packung (100) gemäß Anspruch 1, wobei die Verbindungsstruktur (110) einen Teil des Chipträgers (102) bildet.
  4. Packung (100) gemäß einem der Ansprüche 1 bis 3, wobei die Verbindungsstruktur (110) mindestens eines aus der Gruppe bestehend aus mindestens einem Bead mit elektrisch leitfähigem Kern (128) und lötbarer Schale (130), einem elektrisch leitfähigen Block, einem lötbaren Körper, einer Silizium-Durchkontaktierung und einem Stück einer gedruckten Leiterplatte, umfasst.
  5. Packung (100) gemäß einem der Ansprüche 1 bis 4, wobei der elektronische Chip (104) und die Verbindungsstruktur (110) nebeneinander zwischen dem Chipträger (102) und der Klammer (106) angeordnet sind.
  6. Packung (100) gemäß einem der Ansprüche 1 bis 5, wobei der elektronische Chip (104) elektrisch mit mindestens einem von dem Chipträger (102) und der Klammer (106) verbunden ist.
  7. Packung (100) gemäß einem der Ansprüche 1 bis 6, wobei der elektronische Chip (104) mindestens ein Chip-Pad (112) aufweist.
  8. Packung (100) gemäß Anspruch 7, wobei mindestens einer von dem mindestens einem Chip-Pad (112) mit einer lötbaren Verbindung (114) bedeckt ist, insbesondere mindestens einem von einem Diffusionslötmaterial und einer Sinterpaste.
  9. Packung (100) gemäß einem der Ansprüche 1 bis 8, wobei sowohl der Chipträger (102) als auch die Klammer (106) mindestens einen Oberflächenabschnitt aufweisen, der in Bezug auf das Verkapselungsmittel (108) freiliegt.
  10. Halbfertiges Produkt (116), gebildet aus einer Mehrzahl von Vorformen (118) von Packungen (100), wobei das halbfertige Produkt (116) Folgendes umfasst: • einen Chargenträger (120), umfassend eine Mehrzahl von Chipträgerabschnitten (122); • eine Mehrzahl von elektronischen Chips (104), die so auf dem Chargenträger (120) angeordnet sind, dass jeder der elektronischen Chips (104) einem jeweiligen der Chipträgerabschnitte (122) zugeordnet ist; • eine Chargenklammer (124), die eine Mehrzahl von Klammerabschnitten (126) umfasst und so auf den elektronischen Chips (104) angeordnet ist, dass jeder der elektronischen Chips (104) einem jeweiligen der Klammerabschnitte (126) zugeordnet ist; • eine Mehrzahl von elektrisch leitfähigen vertikalen Verbindungsstrukturen (110), die separat von der Chargenklammer (124) bereitgestellt sind, wobei jede der Verbindungsstrukturen (110) einen jeweiligen der Chipträgerabschnitte (122) elektrisch mit einem jeweiligen der Klammerabschnitte (126) verbindet.
  11. Halbfertiges Produkt (116) gemäß Anspruch 10, umfassend ein Verkapselungsmittel (108), das mindestens teilweise mindestens eines aus der Gruppe bestehend aus den elektronischen Chips (104), der Chargenklammer (124) und dem Chargenträger (120) verkapselt.
  12. Halbfertiges Produkt (116) gemäß Anspruch 10 oder 11, wobei die Chargenklammer (124) als im Wesentlichen zweidimensionale elektrisch leitfähige Lage konfiguriert ist.
  13. Halbfertiges Produkt (116) gemäß einem der Ansprüche 10 bis 12, wobei mindestens eines von dem Chargenträger (120) und der Chargenklammer (124) eine Abmessung von mindestens 100 cm2, insbesondere von mindestens 1000 cm2, aufweist.
  14. Halbfertiges Produkt (116) gemäß einem der Ansprüche 10 bis 13, wobei mindestens eines von dem Chargenträger (120) und der Chargenklammer (124) frei von Hinterschnitten ist.
  15. Halbfertiges Produkt (116) gemäß einem der Ansprüche 10 bis 14, wobei die Chargenklammer (124) eine profilierte Oberfläche, die zu den elektronischen Chips (104) weist, und eine gegenüberliegende ebene Oberfläche aufweist.
  16. Halbfertiges Produkt (116) gemäß einem der Ansprüche 10 bis 15, wobei der Chargenträger (120) eine profilierte Oberfläche und eine gegenüberliegende ebene Oberfläche aufweist.
  17. Verfahren zum Herstellen einer Packung (100), wobei das Verfahren Folgendes umfasst: • Montieren eines elektronischen Chips (104) an einem Chipträger (102); • Montieren einer Klammer (106) an dem elektronischen Chip (104); • elektrisches Verbinden des Chipträgers (102) mit der Klammer (106) durch eine elektrisch leitfähige vertikale Verbindungsstruktur (110), die separat von der Klammer (106) bereitgestellt wird; und • mindestens teilweises Verkapseln des elektronischen Chips (104) durch ein Verkapselungsmittel (108).
  18. Verfahren gemäß Anspruch 17, wobei die Verbindung durch Anwendung von mindestens einem von mechanischem Druck und Wärme erfolgt.
  19. Verfahren zum Herstellen einer Charge von Packungen (100), wobei das Verfahren Folgendes umfasst: • Bereitstellen eines Chargenträgers (120), der eine Mehrzahl von Chipträgerabschnitten (122) umfasst; • Anordnen einer Mehrzahl von elektronischen Chips (104) auf dem Chargenträger (120), so dass jeder der elektronischen Chips (104) einem jeweiligen der Chargenträgerabschnitte (122) zugeordnet ist; • Anordnen einer Chargenklammer (124), die eine Mehrzahl von Klammerabschnitten (126) umfasst, an den elektronischen Chips (104), so dass jeder der elektronischen Chips (104) einem jeweiligen der Klammerabschnitte (126) zugeordnet ist; • Bereitstellen einer Mehrzahl von elektrisch leitfähigen vertikalen Verbindungsstrukturen (110) separat von der Chargenklammer (124); • elektrisches Verbinden jeder der Verbindungsstrukturen (110) zwischen einem jeweiligen der Chipträgerabschnitte (122) und einem jeweiligen der Klammerabschnitte (126).
  20. Verfahren gemäß Anspruch 19, wobei das Verfahren das mindestens teilweise Verkapseln von mindestens einem aus der Gruppe bestehend aus den elektronischen Chips (104), der Chargenklammer (124) und dem Chargenträger (120) durch ein Verkapselungsmittel (108) umfasst.
  21. Verfahren gemäß Anspruch 19 oder 20, wobei das Verfahren das Vereinzeln eines erhaltenen halbfertigen Produkts (116) in vereinzelte Packungen (100) umfasst, die jeweils mindestens einen Chipträgerabschnitt (122), mindestens einen elektronischen Chip (104), mindestens einen Klammerabschnitt (126) und mindestens eine Verbindungsstruktur (110) aufweisen.
  22. Verfahren gemäß einem der Ansprüche 19 bis 21, wobei mindestens eines von dem Chargenträger (120) und dem Klammerträger (124) durch Halbätzen einer elektrisch leitfähigen Lage (148, 150) gebildet wird.
  23. Verfahren gemäß einem der Ansprüche 19 bis 22, wobei das Verfahren ein Trennen der Klammerabschnitte (126) voneinander durch Entfernen, insbesondere durch Schleifen oder Ätzen, von Material der Chargenklammer (124), insbesondere gleichzeitig mit einem Entfernen von Material des Verkapselungsmittels (108), umfasst.
  24. Verfahren gemäß einem der Ansprüche 19 bis 23, wobei das Verfahren ein Trennen der Chipträgerabschnitte (122) voneinander durch Entfernen, insbesondere durch Schleifen oder Ätzen, von Material des Chargenträgers (120) umfasst.
  25. Verfahren gemäß Anspruch 23 oder 24, wobei mindestens ein Teil des Entfernens nach der Verkapselung erfolgt.
  26. Verfahren gemäß Anspruch 23 oder 24, wobei mindestens ein Teil des Entfernens vor der Verkapselung erfolgt.
  27. Verfahren gemäß einem der Ansprüche 19 bis 26, wobei das Verbinden gleichzeitig mit einem weiteren Verbinden zwischen dem elektronischen Chip (104) und mindestens einem von dem Chipträger (102) und der Klammer (106) erfolgt.
  28. Verfahren gemäß einem der Ansprüche 19 bis 27, wobei das Verfahren ferner ein Verbinden des elektronischen Chips (104) und der Klammer (106) durch Löten einer lötbaren Verbindung (114), die eines von denn elektronischen Chip (104) und der Chargenklammer (124) bedeckt, zwischen dem elektronischen Chip (104) und der Klammer (106) umfasst.
DE102016107792.5A 2016-04-27 2016-04-27 Packung und halbfertiges Produkt mit vertikaler Verbindung zwischen Träger und Klammer sowie Verfahren zum Herstellen einer Packung und einer Charge von Packungen Active DE102016107792B4 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE102016107792.5A DE102016107792B4 (de) 2016-04-27 2016-04-27 Packung und halbfertiges Produkt mit vertikaler Verbindung zwischen Träger und Klammer sowie Verfahren zum Herstellen einer Packung und einer Charge von Packungen
US15/497,267 US10707158B2 (en) 2016-04-27 2017-04-26 Package with vertical interconnect between carrier and clip

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102016107792.5A DE102016107792B4 (de) 2016-04-27 2016-04-27 Packung und halbfertiges Produkt mit vertikaler Verbindung zwischen Träger und Klammer sowie Verfahren zum Herstellen einer Packung und einer Charge von Packungen

Publications (2)

Publication Number Publication Date
DE102016107792A1 true DE102016107792A1 (de) 2017-11-02
DE102016107792B4 DE102016107792B4 (de) 2022-01-27

Family

ID=60081891

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102016107792.5A Active DE102016107792B4 (de) 2016-04-27 2016-04-27 Packung und halbfertiges Produkt mit vertikaler Verbindung zwischen Träger und Klammer sowie Verfahren zum Herstellen einer Packung und einer Charge von Packungen

Country Status (2)

Country Link
US (1) US10707158B2 (de)
DE (1) DE102016107792B4 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102019112778A1 (de) * 2019-05-15 2020-11-19 Infineon Technologies Ag Batchherstellung von Packages durch eine in Träger getrennte Schicht nach Anbringung von elektronischen Komponenten

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7472435B2 (ja) 2019-05-13 2024-04-23 富士電機株式会社 半導体モジュールの製造方法
US11264311B2 (en) * 2019-10-11 2022-03-01 Semiconductor Components Industries, Llc Clips for semiconductor package and related methods
DE112020001005T5 (de) * 2019-10-15 2021-11-11 Fuji Electric Co., Ltd. Halbleitermodul
KR20230168513A (ko) * 2022-06-07 2023-12-14 현대모비스 주식회사 파워모듈에 적용되는 메탈 클립

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001298142A (ja) * 2000-04-14 2001-10-26 Nippon Inter Electronics Corp 樹脂封止型半導体装置
US20050161785A1 (en) * 2004-01-28 2005-07-28 Tetsuya Kawashima Semiconductor device
US20070096270A1 (en) * 2005-11-02 2007-05-03 International Rectifier Corp. Semiconductor device package with integrated heat spreader
DE102009005650A1 (de) * 2008-01-24 2009-08-13 Infineon Technologies Ag Mehrchipmodul
DE102014117762A1 (de) * 2013-12-04 2015-06-11 Infineon Technologies Ag Elektronisches Bauelement mit einer blattförmigen Umverteilungsstruktur
DE102015115999A1 (de) * 2014-09-23 2016-03-24 Infineon Technologies Ag Elektronische Komponente

Family Cites Families (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58128749A (ja) 1982-01-20 1983-08-01 ノ−ス・アメリカン・スペシヤリテイズ・コ−ポレイシヨン 電子的半組立部品用接続子
US6070321A (en) * 1997-07-09 2000-06-06 International Business Machines Corporation Solder disc connection
US6521982B1 (en) * 2000-06-02 2003-02-18 Amkor Technology, Inc. Packaging high power integrated circuit devices
US7285849B2 (en) 2005-11-18 2007-10-23 Fairchild Semiconductor Corporation Semiconductor die package using leadframe and clip and method of manufacturing
US20090057852A1 (en) 2007-08-27 2009-03-05 Madrid Ruben P Thermally enhanced thin semiconductor package
US7663211B2 (en) 2006-05-19 2010-02-16 Fairchild Semiconductor Corporation Dual side cooling integrated power device package and module with a clip attached to a leadframe in the package and the module and methods of manufacture
US20080036078A1 (en) 2006-08-14 2008-02-14 Ciclon Semiconductor Device Corp. Wirebond-less semiconductor package
US8124449B2 (en) 2008-12-02 2012-02-28 Infineon Technologies Ag Device including a semiconductor chip and metal foils
US8193618B2 (en) 2008-12-12 2012-06-05 Fairchild Semiconductor Corporation Semiconductor die package with clip interconnection
US8105915B2 (en) * 2009-06-12 2012-01-31 Stats Chippac, Ltd. Semiconductor device and method of forming vertical interconnect structure between non-linear portions of conductive layers
JP5563814B2 (ja) * 2009-12-18 2014-07-30 新光電気工業株式会社 半導体装置及びその製造方法
JP5481724B2 (ja) 2009-12-24 2014-04-23 新光電気工業株式会社 半導体素子内蔵基板
US8895440B2 (en) * 2010-08-06 2014-11-25 Stats Chippac, Ltd. Semiconductor die and method of forming Fo-WLCSP vertical interconnect using TSV and TMV
US8343810B2 (en) * 2010-08-16 2013-01-01 Stats Chippac, Ltd. Semiconductor device and method of forming Fo-WLCSP having conductive layers and conductive vias separated by polymer layers
US8531016B2 (en) 2011-05-19 2013-09-10 International Rectifier Corporation Thermally enhanced semiconductor package with exposed parallel conductive clip
US11189537B2 (en) 2012-03-21 2021-11-30 Infineon Technologies Ag Circuit package, an electronic circuit package, and methods for encapsulating an electronic circuit
US8883567B2 (en) 2012-03-27 2014-11-11 Texas Instruments Incorporated Process of making a stacked semiconductor package having a clip
JP6006523B2 (ja) * 2012-04-27 2016-10-12 新光電気工業株式会社 接続構造体、配線基板ユニット、電子回路部品ユニット、及び電子装置
US8824145B2 (en) * 2012-06-08 2014-09-02 Infineon Technologies Ag Electric device package and method of making an electric device package
US8877564B2 (en) 2012-06-29 2014-11-04 Intersil Americas LLC Solder flow impeding feature on a lead frame
US20140001480A1 (en) 2012-07-02 2014-01-02 Infineon Technologies Ag Lead Frame Packages and Methods of Formation Thereof
US10192796B2 (en) * 2012-09-14 2019-01-29 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming dual-sided interconnect structures in FO-WLCSP
US8969137B2 (en) 2012-10-07 2015-03-03 Intersil Americas LLC Solder flow-impeding plug on a lead frame
TWM459517U (zh) * 2012-12-28 2013-08-11 Unimicron Technology Corp 封裝基板
JP6230794B2 (ja) * 2013-01-31 2017-11-15 新光電気工業株式会社 電子部品内蔵基板及びその製造方法
US9576932B2 (en) 2013-03-09 2017-02-21 Adventive Ipbank Universal surface-mount semiconductor package
JP5960633B2 (ja) * 2013-03-22 2016-08-02 ルネサスエレクトロニクス株式会社 半導体装置の製造方法および半導体装置
US9006870B2 (en) 2013-07-31 2015-04-14 Alpha & Omega Semiconductor Inc. Stacked multi-chip packaging structure and manufacturing method thereof
JP6352644B2 (ja) * 2014-02-12 2018-07-04 新光電気工業株式会社 配線基板及び半導体パッケージの製造方法
US9362161B2 (en) 2014-03-20 2016-06-07 Stats Chippac, Ltd. Semiconductor device and method of forming 3D dual side die embedded build-up semiconductor package
US9269699B2 (en) 2014-05-09 2016-02-23 Alpha And Omega Semiconductor Incorporated Embedded package and method thereof
JP6314070B2 (ja) * 2014-10-07 2018-04-18 新光電気工業株式会社 指紋認識用半導体装置、指紋認識用半導体装置の製造方法及び半導体装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001298142A (ja) * 2000-04-14 2001-10-26 Nippon Inter Electronics Corp 樹脂封止型半導体装置
US20050161785A1 (en) * 2004-01-28 2005-07-28 Tetsuya Kawashima Semiconductor device
US20070096270A1 (en) * 2005-11-02 2007-05-03 International Rectifier Corp. Semiconductor device package with integrated heat spreader
DE102009005650A1 (de) * 2008-01-24 2009-08-13 Infineon Technologies Ag Mehrchipmodul
DE102014117762A1 (de) * 2013-12-04 2015-06-11 Infineon Technologies Ag Elektronisches Bauelement mit einer blattförmigen Umverteilungsstruktur
DE102015115999A1 (de) * 2014-09-23 2016-03-24 Infineon Technologies Ag Elektronische Komponente

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102019112778A1 (de) * 2019-05-15 2020-11-19 Infineon Technologies Ag Batchherstellung von Packages durch eine in Träger getrennte Schicht nach Anbringung von elektronischen Komponenten
US11264356B2 (en) 2019-05-15 2022-03-01 Infineon Technologies Ag Batch manufacture of packages by sheet separated into carriers after mounting of electronic components
DE102019112778B4 (de) 2019-05-15 2023-10-19 Infineon Technologies Ag Batchherstellung von Packages durch eine in Träger getrennte Schicht nach Anbringung von elektronischen Komponenten

Also Published As

Publication number Publication date
US10707158B2 (en) 2020-07-07
DE102016107792B4 (de) 2022-01-27
US20170317016A1 (en) 2017-11-02

Similar Documents

Publication Publication Date Title
DE102016107792B4 (de) Packung und halbfertiges Produkt mit vertikaler Verbindung zwischen Träger und Klammer sowie Verfahren zum Herstellen einer Packung und einer Charge von Packungen
DE102011053871B4 (de) Multichip-Halbleitergehäuse und deren Zusammenbau
DE102016108060B4 (de) Packungen mit hohlraumbasiertem Merkmal auf Chip-Träger und Verfahren zu ihrer Herstellung
DE102014115653B4 (de) Verfahren zum herstellen elektronischer komponenten mit elektrisch leitfähigem rahmen auf einem substrat zum aufnehmen von elektronischen chips
DE102015121044B4 (de) Anschlussblock mit zwei Arten von Durchkontaktierungen und elektronische Vorrichtung, einen Anschlussblock umfassend
DE102016119485A1 (de) Chipträger mit elektrisch leitfähiger Schicht, die sich über eine wärmeleitfähige dielektrische Sheet-Struktur hinaus erstreckt
DE112006001663T5 (de) Halbleiterchip-Gehäuse und Verfahren zur Herstellung desselben
DE102020101098B4 (de) Leadframe, gekapseltes Package mit gestanzter Leitung und gesägten Seitenflanken, und entsprechendes Herstellungsverfahren
DE102009017853B4 (de) Verfahren zur Herstellung einer Halbleitervorrichtung
DE102014117762A1 (de) Elektronisches Bauelement mit einer blattförmigen Umverteilungsstruktur
DE102010037439B4 (de) Bauelement mit einem Halbleiterchip und einem Träger und Fabrikationsverfahren
WO2004004017A2 (de) Oberflächenmontierbare lumineszenz- und/oder photo-diode und verfahren zu deren herstellung
DE102016120516A1 (de) Multi-Die-Package mit verschiedenen Arten von Halbleiter-Dies, an dem gleichen thermisch leitfähigen Flansch angebracht
DE102015100862B4 (de) Elektronisches Durchsteck-Bauelement und Verfahren zum Fertigen eines elektronischen Durchsteck-Bauelements
DE112019005011T5 (de) Halbleiterbauteil und verfahren zur herstellung eines halbleiterbauteils
DE102019130778A1 (de) Ein Package, welches ein Chip Kontaktelement aus zwei verschiedenen elektrisch leitfähigen Materialien aufweist
DE102017108114A1 (de) Chipmodul mit räumlich eingeschränktem thermisch leitfähigen Montagekörper
DE102013205138A1 (de) Halbleiterbauelement, Halbleitermodul sowie Verfahren zur Herstellung eines Halbleiterbauelements und eines Halbleitermoduls
DE102014110266A1 (de) Verfahren zum herstellen von halbleiterbauelementen
DE102014111908A1 (de) Hybrid-Leadframe und Verfahren zum Herstellen desselben
DE102017129924A1 (de) Verkapseltes, anschlussleiterloses Package mit zumindest teilweise freiliegender Innenseitenwand eines Chipträgers
DE102021006157A1 (de) Mehrfachsubstratgehäusesysteme und verwandte verfahren
DE102018130965A1 (de) Gehäuse-in-gehäuse struktur für halbleitervorrichtungen und verfahren zur herstellung
DE102021102421A1 (de) Halbleitergehäuse unter Verwendung von Gehäuse-in-Gehäuse-Systemen und zugehörige Verfahren
DE102020106247A1 (de) Leadframe-stabilisator für verbesserte leiterplanarität

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R082 Change of representative