DE102019112778B4 - Batchherstellung von Packages durch eine in Träger getrennte Schicht nach Anbringung von elektronischen Komponenten - Google Patents

Batchherstellung von Packages durch eine in Träger getrennte Schicht nach Anbringung von elektronischen Komponenten Download PDF

Info

Publication number
DE102019112778B4
DE102019112778B4 DE102019112778.5A DE102019112778A DE102019112778B4 DE 102019112778 B4 DE102019112778 B4 DE 102019112778B4 DE 102019112778 A DE102019112778 A DE 102019112778A DE 102019112778 B4 DE102019112778 B4 DE 102019112778B4
Authority
DE
Germany
Prior art keywords
layer
electronic components
encapsulation
packages
structuring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102019112778.5A
Other languages
English (en)
Other versions
DE102019112778A1 (de
Inventor
Thorsten Meyer
Thomas Behrens
Andreas Grassmann
Martin Gruber
Thorsten Scharf
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE102019112778.5A priority Critical patent/DE102019112778B4/de
Priority to US16/842,417 priority patent/US11264356B2/en
Priority to CN202010406422.4A priority patent/CN111952191A/zh
Publication of DE102019112778A1 publication Critical patent/DE102019112778A1/de
Application granted granted Critical
Publication of DE102019112778B4 publication Critical patent/DE102019112778B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4828—Etching
    • H01L21/4832—Etching a temporary substrate after encapsulation process to form leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4842—Mechanical treatment, e.g. punching, cutting, deforming, cold welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49524—Additional leads the additional leads being a tape carrier or flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/35—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L24/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/35—Manufacturing methods
    • H01L2224/352—Mechanical processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/3701—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/3701—Shape
    • H01L2224/37012—Cross-sectional shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/4005—Shape
    • H01L2224/4009—Loop shape
    • H01L2224/40095—Kinked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/40247—Connecting the strap to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/404—Connecting portions
    • H01L2224/40475—Connecting portions connected to auxiliary connecting means on the bonding areas
    • H01L2224/40499—Material of the auxiliary connecting means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48105—Connecting bonding areas at different heights
    • H01L2224/48106—Connecting bonding areas at different heights the connector being orthogonal to a side surface of the semiconductor or solid-state body, e.g. parallel layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H01L2224/49173—Radial fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73221—Strap and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73263—Layer and strap connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/83005—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus being a temporary or sacrificial substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8384—Sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83851—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester being an anisotropic conductive adhesive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/84001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/84005—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector involving a temporary auxiliary member not forming part of the bonding apparatus being a temporary substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/84801—Soldering or alloying
    • H01L2224/84815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector involving a temporary auxiliary member not forming part of the bonding apparatus, e.g. removable or sacrificial coating, film or substrate
    • H01L2224/85005—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector involving a temporary auxiliary member not forming part of the bonding apparatus, e.g. removable or sacrificial coating, film or substrate being a temporary or sacrificial substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92246—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

Verfahren zum Herstellen von Packages (100), wobei das Verfahren Folgendes aufweist:- Bereitstellen einer unstrukturierten, elektrisch leitfähigen Schicht (102), die in einem Anbringungsbereich (103) durchgehend ist, wobei die Schicht (102) an keiner Stützplatte (116) angebracht ist;- Anbringen von ersten Hauptflächen einer Vielzahl von elektronischen Komponenten (104) auf dem durchgehenden Anbringungsbereich (103) der unstrukturierten Schicht (102);- Ausbilden von Verbindungsstrukturen (106) zum elektrischen Koppeln von zweiten Hauptflächen der elektronischen Komponenten (104) mit der unstrukturierten Schicht (102), wobei die zweiten Hauptflächen den ersten Hauptflächen gegenüberliegen; und- nach dem Ausbilden, Strukturieren der Schicht (102).

Description

  • Hintergrund
  • Die vorliegende Erfindung bezieht sich auf Verfahren zum Herstellen von Packages.
  • Ein Package kann eine elektronische Komponente, zum Beispiel einen Halbleiterchip, aufweisen, die auf einem Träger, zum Beispiel einem Leadframe, angebracht ist. Packages können als verkapselte elektronische Komponente ausgeführt sein, die auf einem Träger mit elektrischen Verbindungen angebracht ist, die aus der Verkapselung herausragen und mit einer elektronischen Peripherie gekoppelt sind.
  • DE 10 2016 107 792 A1 offenbart ein Verfahren zur Herstellung eines Packages, wobei das Verfahren Folgendes aufweist: Bereitstellen einer strukturierten, elektrisch leitfähigen Schicht, die nur in einem Montagebereich durchgehend ist; Montieren von ersten Hauptoberflächen einer Vielzahl von elektronischen Komponenten auf dem kontinuierlichen Montagebereich der Schicht; Ausbilden von Verbindungsstrukturen zum elektrischen Koppeln von zweiten Hauptoberflächen der elektronischen Komponenten mit der Schicht, wobei die zweiten Hauptoberflächen den ersten Hauptoberflächen gegenüberliegen; und Strukturieren der Schicht vor und nach dem Schritt zum Ausbilden.
  • DE 10 2017 217 595 A1 offenbart ein Verfahren zur Herstellung eines Packages, wobei das Verfahren Folgendes aufweist: Bereitstellen einer elektrisch leitfähigen Schicht, die zumindest in einem Montagebereich durchgehend ist, wobei die Schicht an einer Trägerplatte befestigt ist; Montieren von ersten Hauptoberflächen einer Vielzahl von elektronischen Komponenten auf dem kontinuierlichen Montagebereich der Schicht; Ausbilden von Verbindungsstrukturen zum elektrischen Koppeln von zweiten Hauptoberflächen der elektronischen Komponenten mit der Schicht, wobei die zweiten Hauptoberflächen den ersten Hauptoberflächen gegenüberliegen; und Strukturieren der Schicht vor und nach dem Schritt zum Ausbilden. Dabei wird ebenfalls eine vorstrukturierte, elektrisch leitfähige Schicht verwendet.
  • US 2006 / 0 060 891 A1 offenbart, wie ein Halbleiterchip kopfüber in einer Öffnung eines leitfähigen Leadframes befestigt wird. Anschließend wird die Öffnung durch ein Isoliermaterial gefüllt, und Kontakte werden an einer Kontaktseite des Halbleiterchips additiv aufgetragen.
  • US 8 115 285 B2 behandelt ein Herstellungsverfahren von QFN-Packages für hochintegrierte Bauelemente. Dabei wird eine vorstrukturierte Metallträgerplatte verwendet, auf der Chips, Verbindungsstrukturen und eine Verkapselung angebracht werden.
  • Zusammenfassung
  • Es besteht die Notwendigkeit, Packages effizient herzustellen.
  • Gemäß einer beispielhaften Ausführungsform wird ein Verfahren zum Herstellen von Packages bereitgestellt, wobei das Verfahren die folgenden Schritte aufweist: Bereitstellen einer unstrukturierten elektrisch leitfähigen Schicht, die in einem Anbringungsbereich durchgehend ist, wobei die Schicht an keiner Stützplatte angebracht ist, Anbringen von ersten Hauptflächen einer Vielzahl von elektronischen Komponenten auf dem durchgehenden Anbringungsbereich der unstrukturierten Schicht, Ausbilden von Verbindungsstrukturen zum elektrischen Koppeln von zweiten Hauptflächen der elektronischen Komponenten mit der unstrukturierten Schicht, wobei die zweiten Hauptflächen den ersten Hauptflächen gegenüberliegen, und nach dem Ausbilden, Strukturieren der Schicht.
  • Gemäß einer anderen beispielhaften Ausführungsform wird ein Verfahren zum Herstellen von Packages vorgesehen, wobei das Verfahren das Bereitstellen einer unstrukturierten, elektrisch leitfähigen, im Wesentlichen durchgehenden Schicht, das Anbringen einer Vielzahl von elektronischen Komponenten, die während des Betriebs einen vertikalen Stromfluss haben, auf der unstrukturierten Schicht, das zumindest teilweise Verkapseln der elektronischen Komponenten auf der unstrukturierten Schicht durch eine Verkapselung und nach dem Verkapseln das Strukturieren der Schicht von einer nicht verkapselten Rückseite der Schicht aufweist, um dadurch individuelle Träger für jedes Package zu bilden.
  • Gemäß einer beispielhaften Ausführungsform kann durch die Verfahren ein Package bereitgestellt werden, wobei das Package einen Träger, der in eine Vielzahl von Unterstrukturen strukturiert ist, die durch mindestens einen Spalt beabstandet sind, mindestens eine elektronische Komponente, die mit ihrer unteren Hauptfläche auf dem Träger angebracht ist, mindestens eine Verbindungsstruktur, die eine obere Hauptfläche der mindestens einen elektronischen Komponente elektrisch mit dem Träger koppelt, und eine Verkapselung aufweist, die die mindestens eine elektronische Komponente mindestens teilweise verkapselt und den Träger teilweise so verkapselt, dass der mindestens eine Spalt nicht verkapselt ist.
  • Nach einer beispielhaften Ausführungsform ist eine Fertigungsarchitektur zur gleichzeitigen Herstellung einer Vielzahl von Packages vorgesehen, bei der eine elektrisch leitfähige und im Wesentlichen oder vollständig durchgehende Schicht zum Stützen von Komponenten, Verbindungsstrukturen und eine Verkapselung verwendet wird, bevor die Schicht in separate Träger für die einzelnen Package strukturiert oder gemustert wird. Durch diese Maßnahme kann die durchgehende Schicht während eines wesentlichen Teils des Herstellungsprozesses als eine starke mechanische Stützstruktur dienen, die die Handhabung der winzigen elektronischen Komponenten vereinfacht und auch die Bildung von Verbindungsstrukturen vereinfacht. Erst in einem sehr späten Stadium des Herstellungsprozesses und insbesondere nach der Bildung von Verbindungsstrukturen, die eine obere Hauptfläche der angebrachten elektronischen Komponenten mit einer oberen Hauptfläche der Schicht verbinden, wird die Schicht dann in getrennte und insbesondere diskontinuierliche Abschnitte strukturiert. Solche Abschnitte können dann Träger bilden, die die jeweilige(n) elektronische(n) Komponente(n) mechanisch tragen und elektrisch verbinden. Auf diese Weise kann ein effizientes, einfaches und ausfallsicheres Verfahren zum Herstellen einer großen Anzahl von Packages mit hoher Zuverlässigkeit erreicht werden.
  • Als Folge des beschriebenen Herstellungsverfahrens können bei den erhaltenen Packages Teile des Trägers durch eine oder mehrere Spalte getrennt sein, die nicht durch die Verkapselung abgedeckt sind, da die durch die Spalte getrennten Trägerteile erst nach der Verkapselung als strukturierte Teile der Schicht hergestellt wurden. Die Spalte wurden daher zuvor bei der Verkapselung mit Schichtmaterial gefüllt.
  • Nach einer beispielhaften Ausführungsform kann die Strukturierung einer elektrisch leitfähigen, durchgehenden Schicht in Träger (zum Beispiel Kupfer Leadframes) für Package nach dem Aufbringen einer Verbindung einer ersten Ebene und/oder nach der Verkapselung bzw. Einhausung (zum Beispiel durch Gießen) im Großformat durch Parallelverarbeitung erfolgen. Dies kann sowohl ein Panelpackaging mit geringem Aufwand und hoher Flexibilität als auch eine Pre-Packagingoption ermöglichen.
  • Beschreibung weiterer beispielhafter Ausführungsformen
  • Im Folgenden werden weitere beispielhafte Ausführungsformen der Verfahren und des Packages erläutert.
  • Im Zusammenhang mit der vorliegenden Anmeldung kann der Begriff „Package“ insbesondere eine elektronische Vorrichtung bezeichnen, die eine oder mehrere auf einem Träger angebrachte elektronische Komponenten aufweist und wahlweise unter Verwendung einer Verkapselung gepackt ist. Darüber hinaus können optional ein oder mehrere elektrisch leitfähige Kontaktelemente oder Verbindungsstrukturen (wie Bonddrähte oder Clips) in einem Package implementiert werden, zum Beispiel zur elektrischen Kopplung der elektronischen Komponente mit dem Träger.
  • Im Zusammenhang mit der vorliegenden Anmeldung kann der Begriff „durchgehende Schicht“ insbesondere eine ebene schicht- oder plattenförmige Struktur bezeichnen, die zumindest in einem mittleren Bereich frei von Durchgangslöchern ist, in dem die elektronischen Komponenten während des Herstellungsprozesses auf der Schicht angebracht werden sollen. Die elektrisch leitfähige, durchgehende Schicht kann aus elektrisch leitfähigem Material und gegebenenfalls zusätzlich aus elektrisch isolierendem Material bestehen oder ausschließlich aus elektrisch leitfähigem Material bestehen. So kann die durchgehende Schicht beispielsweise eine Kupferfolie oder -schicht sein.
  • Im Zusammenhang mit der vorliegenden Anmeldung kann der Begriff „im Wesentlichen durchgehende Schicht“ insbesondere bezeichnen, dass eine Schicht wie im vorigen Absatz beschrieben in einem Anbringungsbereich (insbesondere einem zentralen Bereich der Schicht, der beispielsweise mindestens 90% der Oberfläche der Schicht umfassen kann) durchgehend ist, wo die elektronischen Komponenten angebracht werden. Es kann jedoch zum Beispiel möglich sein, dass die Schicht eine oder mehrere Ausrichtungsaussparungen in einem peripheren Teil davon, d.h. außerhalb des Anbringungsbereichs, aufweist. In solchen Randbereichen kann auch eine Handhabungsvorrichtung zur Vereinfachung der Handhabung der Schicht durch einen Benutzer oder eine Maschine vorgesehen sein. Solche Ausrichtungsaussparungen, Handhabungsvorkehrungen oder ähnliches dienen jedoch nicht dazu, auf der Grundlage einer solchen im Wesentlichen durchgehenden Schicht herzustellende Träger für Packages zu definieren.
  • Im Zusammenhang mit der vorliegenden Anmeldung kann der Begriff „elektronische Komponente“ insbesondere einen Halbleiterchip (insbesondere einen Leistungshalbleiterchip), ein aktives elektronisches Bauelement (zum Beispiel einen Transistor), ein passives elektronisches Bauelement (zum Beispiel einen Kondensator oder eine Induktivität oder einen ohmschen Widerstand), einen Sensor (zum Beispiel ein Mikrofon, einen Lichtsensor oder einen Gassensor), einen Aktuator (zum Beispiel einen Lautsprecher) und ein mikroelektromechanisches System (MEMS) umfassen. Bei der elektronischen Komponente kann es sich insbesondere um einen Halbleiterchip mit mindestens einem integrierten Schaltungselement (wie einer Diode oder einem Transistor) in einem Oberflächenteil davon handeln. Bei der elektronischen Komponente kann es sich um ein nacktes Die (naked die) oder um ein bereits gepacktes oder verkapseltes Die handeln.
  • Im Zusammenhang mit der vorliegenden Anmeldung kann der Begriff „Verbindungsstrukturen“ insbesondere elektrisch leitfähige Verbindungen zwischen den elektronischen Komponenten und der Schicht bezeichnen (wobei die Schicht als Vorform der jeweiligen Träger dienen kann). Diese Verbindungsstrukturen können zusätzlich zur Schicht bereitgestellt werden, d.h. es können Strukturen sein, die von der Schicht getrennt sind. Solche Verbindungsstrukturen können zum Beispiel eine Verbindung der ersten Ebene bilden und können zum Beispiel aus Clips, Bonddrähten und/oder Bondbändern bestehen.
  • Im Zusammenhang mit der vorliegenden Anmeldung kann der Begriff „Verkapselung“ insbesondere ein im Wesentlichen elektrisch isolierendes und vorzugsweise thermisch leitfähiges Material bezeichnen, das eine elektronische Komponente umgibt (zum Beispiel hermetisch umschließt) und optional Teil eines Trägers ist, um mechanischen Schutz, elektrische Isolierung und optional einen Beitrag zur Wärmeabfuhr während des Betriebs zu gewährleisten. Eine solche Verkapselung kann zum Beispiel eine Gussmasse sein.
  • In einer Ausführungsform ist die elektrisch leitfähige, durchgehende Schicht auch wärmeleitfähig. Dies kann zum Beispiel durch Kupfer- und/oder Aluminiummaterial der Schicht erreicht werden. Nach Ausbildung separater Träger auf der Basis der Schicht kann die Schicht dann gleichzeitig auch zur Wärmeabfuhr aus den elektronischen Komponenten während des Betriebs der Packages verwendet werden.
  • In einer Ausführungsform besteht das Verfahren darin, vor der Strukturierung die elektronischen Komponenten und die Verbindungsstrukturen durch eine Verkapselung zumindest teilweise einzukapseln. Damit kann der Teil des Herstellungsprozesses, in dem die durchgehende, elektrisch leitfähige Schicht als integrale Struktur ohne Strukturierung in Trägerabschnitte verbleibt, auch auf einen Verkapselungsprozess ausgedehnt werden. In einer solchen Ausführungsform kann die mechanische Stützfunktion der durchgehenden Schicht auch während des Verkapselns, insbesondere des Ausbildens, erhalten bleiben.
  • In einer Ausführungsform besteht das Verfahren darin, die Schicht so zu strukturieren, dass dadurch individuelle Träger für jedes Package gebildet werden. Im Zusammenhang mit der vorliegenden Anmeldung kann der Begriff „Träger“ insbesondere eine Trägerstruktur bezeichnen, die zum Tragen einer oder mehrerer elektronischer Komponenten dient, d.h. als mechanische Stütze für die eine oder mehrere elektronische Komponenten. Ein solcher Träger kann auch zur elektrischen Verbindung zwischen der/den elektronischen Komponente(n) und der Peripherie des Packages beitragen, zum Beispiel kann er elektrisch leitfähige Verbindungsstrukturen umfassen und/oder durch eine entsprechende Verbindungsstruktur mit einem oder mehreren Pads einer elektronischen Komponente gekoppelt sein. Mit anderen Worten kann der Träger eine mechanische Stützfunktion und optional eine elektrische Verbindungsfunktion erfüllen. Jeder Träger, der durch ein solches Strukturierungs- oder Musterungsverfahren getrennt wird, kann speziell einem bestimmten Package und mindestens einer der elektronischen Komponenten zugeordnet sein. Mit anderen Worten kann auf jedem der Träger jeweils eine der elektronischen Komponenten angebracht sein. Es ist auch möglich, dass mehrere elektronische Komponenten auf denselben Träger angebracht sind.
  • In einer Ausführungsform besteht das Verfahren darin, die nach der Strukturierung erhaltene Struktur in getrennte Packages zu trennen, die jeweils mindestens einen der Träger, mindestens eine der elektronischen Komponenten, mindestens eine der Verbindungsstrukturen und einen Abschnitt der Verkapselung umfassen. Durch Ergreifen dieser Maßnahme kann eine Vielzahl von Packages erhalten werden, von denen jedes mindestens eine elektronische Komponente auf einem jeweiligen Träger aufweist, der durch eine jeweilige der Verbindungsstrukturen elektrisch verbunden ist und durch eine Verkapselung, wie zum Beispiel eine Gussmasse, verkapselt ist. Daher kann am Ende eines solchen Herstellungsverfahrens die Vielzahl von Packages oder Modulen mit der erwähnten Konstruktion erhalten werden.
  • In einer Ausführungsform hat das Verfahren ein Strukturieren der Schicht, so dass jeder der Träger ein Pad und eine Vielzahl von Leitungen aufweist. Das Verfahren kann also die Strukturierung der Schicht umfassen, um dadurch eine Leadframe-Struktur zu bilden. Mit anderen Worten kann das Strukturierungs- oder Musterungsverfahren so durchgeführt werden, dass für jedes spätere Package separate Leadframe-Abschnitte definiert werden. In solchen Ausführungsformen kann eine entsprechende elektronische Komponente auf das Die-Pad angebracht werden. Die Leitungen können sich nach außen von dem Pad erstrecken und davon trennen, so dass sie nach dem Verkapseln als Anschlüsse für die elektrische Kontaktierung der verkapselten elektronischen Komponente dienen. Eine elektrische Kopplung zwischen einer elektronischen Komponente und den Leitungen kann durch die Verbindungsstruktur erreicht werden, die eine Hauptfläche der elektronischen Komponente mit einer Kontaktfläche einer entsprechenden der Leitungen elektrisch überbrücken und dadurch koppeln kann.
  • Ein Leadframe kann also aus einer Reihe von Pads bestehen, zum Beispiel einem Die-Pad und zusätzlich einem oder mehreren Bondpads. Ein Leadframe kann eine plattenartige Metallstruktur sein, die so strukturiert sein kann, dass sie ein oder mehrere Die-Pads oder Anbringungsabschnitte zum Anbringen der einen oder mehreren elektronischen Komponenten des Packages und einen oder mehrere Leitungsabschnitte für eine elektrische Verbindung des Packages mit einer elektronischen Umgebung bildet, wenn die elektronische(n) Komponente(n) auf dem Leadframe angebracht ist/sind. In einer Ausführungsform kann der Leadframe eine Metallplatte (insbesondere aus Kupfer) sein, die zum Beispiel durch Ätzen oder Laserbearbeitung strukturiert sein kann. Die Ausbildung des Chipträgers als Leadframe ist eine kostengünstige und mechanisch wie elektrisch vorteilhafte Konfiguration, bei der eine niederohmige Verbindung der mindestens einen elektronischen Komponente mit einer robusten Tragfähigkeit des Leadframes kombiniert werden kann. Darüber hinaus kann ein Leadframe zur Wärmeleitfähigkeit des Packages beitragen und Wärme abführen, die beim Betrieb der elektronischen Komponente(en) aufgrund der hohen Wärmeleitfähigkeit des metallischen (insbesondere kupferhaltigen) Materials des Leadframes entsteht. Ein Leadframe kann zum Beispiel aus Aluminium und/oder Kupfer bestehen. Im Zusammenhang mit der vorliegenden Anmeldung kann der Begriff „Die-Pad“ insbesondere einen Teil eines Leadframes bezeichnen, der so geformt und dimensioniert ist, dass er eine elektronische Komponente wie zum Beispiel einen Halbleiterchip aufnehmen kann. Entsprechend ist die Oberfläche des Die-Pads in der Regel flach und planar und groß genug, um den Chip oder das Die darauf vollständig aufzunehmen. Im Gegensatz dazu kann der Begriff „Leitungen“ insbesondere einen anderen Teil eines Leadframes bezeichnen, der zumindest teilweise über eine Verkapselung (falls vorhanden) hinausragen kann und als Verbindungselement zu einer elektronischen Peripherie des Packages dient. So ist es zum Beispiel möglich, dass ein oder mehrere auf dem Die-Pad angebrachte Anschlüsse der elektronischen Komponente mit einer entsprechenden der Leitungen elektrisch verbunden ist bzw. sind, zum Beispiel durch einen Clip, Bonddraht oder Bondband. Es ist zum Beispiel möglich, dass das Die-Pad gekapselt ist und die Leitungen teilweise oder ganz in Bezug auf eine Verkapselung freigelegt sind. Es ist auch möglich, dass das Die-Pad einen zentralen Teil eines Leadframe-Trägers bildet, während die Leitungen einen peripheren Teil des Leadframes bilden können. Sowohl die Die-Pads als auch die Leitungen können zumindest teilweise aus einem metallischen Material bestehen. Allgemeiner gesagt kann der Träger eine teilweise oder vollständig metallische Struktur sein.
  • Es können jedoch viele verschiedene Träger mit unterschiedlichen Ausführungsformen verwendet werden, und der beschriebene Leadframe ist nur ein Beispiel für einen vorteilhaft verwendbaren Träger.
  • In einer Ausführungsform besteht das Verfahren darin, eine Stützplatte provisorisch mit der Schicht zu verbinden, bevor die elektronischen Komponenten im Anbringungsabschnitt angebracht werden. Eine solche Stützplatte kann zum Beispiel aus Kunststoff, Keramik oder einem ausreichend dicken Metall bestehen, so dass die durchgehende Schicht während der Montage der elektronischen Komponenten und während des Verkapselns ordnungsgemäß gestützt wird. Nach Erfüllung dieser Stützfunktion und nach Abschluss der Verkapselung kann die provisorische Stützplatte wieder von der Struktur entfernt werden, da die Struktur nach Abschluss der Verkapselung auch ohne provisorische Stützplatte ausreichend stabil geworden ist. Die provisorische Stützplatte kann dann für einen weiteren Herstellungsprozess wiederverwendet oder recycelt oder entsorgt werden. Die Verwendung bestimmter optionaler Stützplatten ermöglicht auch die Verwendung sehr dünner Schichten, zum Beispiel Kupferfolien. Dadurch werden die leicht herstellbaren Packages kompakt und leicht.
  • In einer Ausführungsform besteht das Verfahren darin, Sacklöcher in die Schicht zu bohren und die elektronischen Komponenten anschließend in die Sacklöcher anzubringen. Durch die Ausbildung von Sacklöchern (zum Beispiel durch Halbätzen der durchgehenden Schicht) können Aufnahmevolumina für die Aufnahme der elektronischen Komponenten gebildet werden. Dies vereinfacht einerseits den Montageprozess der elektronischen Komponenten und stellt sicher, dass die elektronischen Komponenten zusammengesetzt werden und gezielt an einem gewünschten Ort verbleiben. Andererseits wird dadurch auch sichergestellt, dass Packages mit einer sehr dünnen vertikalen Dimension kompakt hergestellt werden können.
  • In der alternativen Ausführung kann die Anbringungsfläche der Schicht, an der die elektronischen Komponenten angebracht werden, plan oder nicht strukturiert sein (statt mit Sacklöchern). Mit einer solchen planaren oder nicht strukturierten Anbringungsfläche der Schicht können die elektronischen Komponenten ohne Einschränkung frei an gewünschten Oberflächenbereichen der Anbringungsfläche angebracht werden.
  • In einer Ausführungsform hat das Verfahren das Verbinden mindestens eines Teils der Schicht mit einer profilierten Struktur und das anschließende Strukturieren mindestens eines Teils der Schicht unter Verwendung der verbundenen profilierten Struktur als Maske. Vorzugsweise kann die profilierte Struktur eine Leadframe-Struktur sein (alternativ kann ein Cliprahmen als Maske verwendet werden). Insbesondere kann es möglich sein, dass eine Metallschicht von durchgehender Dicke mit einer bereits vorgeformten profilierten Struktur verbunden wird, bevor die elektronischen Komponenten auf solch eine Schicht mit angeschlossener profilierten Struktur angebracht werden. Bei der Vereinzelung der verschiedenen Träger aus der zuvor integralen Schicht-Profilstruktur-Anordnung kann es dann möglich sein, die Verbundschicht hinterzuätzen oder mechanisch zu schleifen, so dass die Vereinzelung ausschließlich durch die Form der profilierten Struktur definiert erfolgt. Es ist auch möglich, nach der Strukturierung der Schicht einen separaten Leadframe anzuschließen.
  • In einer Ausführungsform besteht das Verfahren darin, strukturierte Teile der Schicht mit einer profilierten Struktur zu verbinden. Die Abstände auf der profilierten Struktur (insbesondere der Leadframe-Struktur) und die Abstände auf der Schicht sind nicht unbedingt identisch. So ist es möglich, dass die Schicht vor der Verbindung mit der profilierten Struktur in einzelne Vorformen oder Teile aufgeteilt wird. So können die Vorformlinge elektrisch mit der profilierten Struktur verbunden und unter Verwendung der profilierten Struktur (insbesondere der Leadframe-Struktur) als Maske strukturiert werden.
  • In einer Ausführungsform hat das Verfahren die Vereinzelung (zum Beispiel durch Schneiden, Ätzen oder Laserbearbeitung) der nach der Strukturierung erhaltenen Struktur in separate Packages, die jeweils einen der Träger, mindestens eine der elektronischen Komponenten, mindestens eine der Verbindungsstrukturen und einen Abschnitt der Verkapselung umfassen. Insbesondere kann das Verfahren die Vereinzelung der Struktur durch Entfernen von Material der Verkapselung umfassen, ohne Material der Schicht zu entfernen. Nach einer solchen vorteilhaften Ausführungsform erfolgt die Trennung nur durch Entfernen von relativ weichem Material der Verkapselung, während bei der Vereinzelung kein metallisches Material der bereits strukturierten Schicht entfernt werden muss. Dies macht den Vorgang der Vereinzelung der erhaltenen Struktur in getrennte Packages besonders einfach und ausfallsicher.
  • In einer Ausführungsform hat die Schicht eine Dicke in einem Bereich größer als 200 µm und kleiner als 500 µm. Die Dicke der Schicht kann also über einen weiten Bereich variieren. Sie hat zum Beispiel Kupferfolien (die optional während eines Teils des Herstellungsprozesses mit einer Stützplatte verbunden werden können, um eine zusätzliche Unterstützung zu bieten) sowie starre Kupferplatten (für die eine Stützplatte möglicherweise nicht erforderlich ist und die daher völlig optional sein können).
  • In einer Ausführungsform hat die Schicht eine konstante Dicke. Solch eine Schicht kann zwei ebene, einander gegenüberliegende Hauptflächen haben. Wenn die Schicht eine konstante Dicke hat, kann ein sehr einfaches und preiswertes Rohmaterial für die Herstellung der Packages verwendet werden, ohne dass die Leistung des Trägers beeinträchtigt wird.
  • In einer anderen Ausführungsform hat die Schicht eine ebene erste Hauptfläche und eine gegenüberliegende zweite Hauptfläche mit einem Oberflächenprofil. In einer solchen Ausführung kann das Oberflächenprofil der Schicht bereits einen Umriss der später geformten Träger definieren, da Material der Schicht einfach entfernt werden kann, indem das Oberflächenprofil als Maske verwendet wird.
  • In einer Ausführungsform werden die Verbindungsstrukturen aus einer Gruppe ausgewählt, die aus Clips, Bonddrähten und Bondbändern besteht. Ein Clip kann ein dreidimensional gebogenes, plattenartiges Verbindungselement sein, das zwei ebene Abschnitte aufweist, die mit einer oberen Hauptfläche der jeweiligen elektronischen Komponente und einer oberen Hauptfläche des Trägers zu verbinden sind, wobei die beiden genannten ebenen Abschnitte durch einen schrägen oder vertikalen Verbindungsabschnitt miteinander verbunden sind. Als Alternative zu einem solchen Clip ist es möglich, eine Draht- oder Bandverbindung zu verwenden, die ein flexibler elektrisch leitfähiger, draht- oder bandförmiger Körper ist, von dem ein Endabschnitt mit der oberen Hauptfläche der jeweiligen elektronischen Komponente verbunden ist und von dem ein gegenüberliegender anderer Endabschnitt elektrisch mit dem Träger verbunden ist.
  • In einer Ausführungsform werden mindestens zwei gegenüberliegende, insbesondere alle vier, seitlich äußerste Seitenwände oder seitlich äußerste Seitenwandabschnitte des Packages ausschließlich durch Material der Verkapselung gebildet. Dies ist das Ergebnis der Trennung des einzelnen Packages durch das Durchschneiden von Verkapselungsmaterial erst nach entsprechender Strukturierung der Schicht.
  • In einer Ausführungsform erfährt die mindestens eine elektronische Komponente im Betrieb einen vertikalen Stromfluss. Die Packagearchitektur nach beispielhaften Ausführungsformen eignet sich besonders für Hochleistungsanwendungen, bei denen ein vertikaler Stromfluss erwünscht ist, d.h. ein Stromfluss in einer Richtung senkrecht zu den beiden gegenüberliegenden Hauptflächen der elektronischen Komponente, von denen eine für die Anbringung der elektronischen Komponente auf der Schicht und die andere für die Verbindung der elektronischen Komponente mit der Verbindungsstruktur verwendet wird.
  • Bei einer Ausführungsform ist im Wesentlichen die gesamte untere Hauptfläche der mindestens einen elektronischen Komponente mit dem Träger vollständig in Kontakt, insbesondere vollständig in elektrischem Kontakt. Mit anderen Worten kann die gesamte Fläche der unteren Hauptfläche der jeweiligen elektronischen Komponente vollständig in Kontakt mit einer oberen Hauptfläche der Schicht oder Trägers sein (insbesondere nur durch ein Verbindungsmedium wie Lot, Kleber usw. getrennt). Dies ermöglicht eine einwandfreie mechanische oder sogar elektrische Kopplung zwischen elektronischer Komponente und Schicht/Träger.
  • In einer Ausführungsform hat die mindestens eine elektronische Komponente mindestens einen ersten elektrischen Anschluss an der oberen Hauptfläche und mindestens einen zweiten elektrischen Anschluss an der unteren Hauptfläche. Die elektrischen Anschlüsse können zum Beispiel Chip-Pads sein. Wenn es sich bei der elektronischen Komponente um einen Transistor-Chip handelt, kann ein Drain-Anschluss an der unteren Hauptfläche und Source- und Gate-Anschlüsse an der oberen Hauptfläche angeordnet sein (oder umgekehrt).
  • In einer Ausführungsform hat oder besteht die Verkapselung aus einer Gusskomponente. Beim Verkapseln durch Gießen kann zum Beispiel Spritzgießen oder Transfer-Molding durchgeführt werden. Die Verkapselungsmasse kann also eine Gussmasse, insbesondere eine Kunststoffformmasse, umfassen. So kann zum Beispiel ein entsprechend verkapselter Körper (insbesondere eine elektronische Komponente mit Träger) dadurch bereitgestellt werden, dass der Körper oder die Körper zwischen einem oberen Formwerkzeug und einem unteren Formwerkzeug gelegt und darin flüssiges Formmaterial eingespritzt wird. Nach dem Erstarren des Formmaterials ist die Bildung der Verkapselung abgeschlossen. Falls gewünscht, kann die Form mit Partikeln gefüllt werden, die ihre Eigenschaften, zum Beispiel die Wärmeabfuhr, verbessern. Es können auch andere Verkapselungen verwendet werden.
  • In einer Ausführungsform wird die elektronische Komponente durch mindestens eines aus der Gruppe bestehend aus einer Löt-, Sinter- oder Schweißstruktur auf den Anbringungsbereich angebracht. Auch eine Klebemontage der elektronischen Komponente auf dem Anbringungsbereich ist möglich.
  • In einer Ausführungsform hat die mindestens eine elektronische Komponente mindestens eine Schaltung aus der Gruppe bestehend aus einer Steuerschaltung, einer Treiberschaltung und einer Leistungshalbleiterschaltung. Alle diese Schaltungen können in einem Halbleiterchip oder separat in verschiedenen Chips integriert sein. Beispielsweise kann eine entsprechende Leistungshalbleiteranwendung durch den/die Chip(s) realisiert werden, wobei integrierte Schaltungselemente eines solchen Leistungshalbleiterchips mindestens einen Transistor (insbesondere einen MOSFET, Metalloxid-Halbleiter-Feldeffekttransistor), mindestens eine Diode usw. umfassen können. Insbesondere können Schaltungen, die eine Halbbrückenfunktion, eine Vollbrückenfunktion usw. erfüllen, hergestellt werden.
  • Als Substrat oder Wafer für die Halbleiterchips kann ein Halbleitersubstrat, d.h. ein Siliziumsubstrat, verwendet werden. Alternativ kann ein Siliziumoxid oder ein anderes Isolatorsubstrat vorgesehen sein. Es ist auch möglich, ein Germanium-Substrat oder ein III-V-Halbleitermaterial zu realisieren. Beispielhafte Ausführungsformen können beispielsweise in GaN- oder SiC-Technologie realisiert werden.
  • Die obigen und andere Gegenstände, Merkmale und Vorteile der vorliegenden Erfindung ergeben sich aus der folgenden Beschreibung und den beigefügten Ansprüchen in Verbindung mit den beigefügten Zeichnungen, in denen gleichartige Teile oder Elemente mit gleichartigen Bezugszeichen bezeichnet sind.
  • Kurzbeschreibung der Zeichnungen
  • Die beigefügten Zeichnungen, die zum weiteren Verständnis beispielhafter Ausführungsformen der Erfindung dienen, veranschaulichen beispielhafte Ausführungsformen der Erfindung.
  • In den Zeichnungen:
    • 1 veranschaulicht ein Blockschaltbild eines Verfahrens zum Herstellen von Packages nach einer beispielhaften Ausführungsform.
    • 2 veranschaulicht ein Blockdiagramm eines Verfahrens zum Herstellen von Packages nach einer anderen beispielhaften Ausführungsform.
    • 3 bis 13 veranschaulichen Strukturen, die bei der Durchführung eines Verfahrens zum Herstellen von Packages nach einer anderen beispielhaften Ausführungsform erhalten wurden.
    • 14 und 15 zeigen verschiedene Ansichten eines Packages, das mit einem Verfahren gemäß einer beispielhaften Ausführungsform hergestellt wurde.
    • 16 und 17 zeigen verschiedene Ansichten eines Packages, das mit einem Verfahren nach einer anderen beispielhaften Ausführungsform hergestellt wurde.
    • 18 und 19 zeigen verschiedene Ansichten eines Packages, das mit einem Verfahren nach einer anderen beispielhaften Ausführungsform hergestellt wurde.
    • 20 bis 23 zeigen verschiedene Ansichten von Packages, die mit einem Verfahren nach einer anderen beispielhaften Ausführungsform hergestellt wurden.
    • 24 bis 26 zeigen Strukturen, die während der Durchführung eines Verfahrens zum Herstellen von Packages nach einer anderen beispielhaften Ausführungsform erhalten wurden.
  • Detaillierte Beschreibung der beispielhaften Ausführungsformen
  • Die Darstellung in der Zeichnung ist schematisch und nicht maßstabsgetreu.
  • Bevor beispielhafte Ausführungsformen unter Bezugnahme auf die Figuren näher beschrieben werden, sollen einige allgemeine Überlegungen zusammengefasst werden, auf deren Grundlage beispielhafte Ausführungsformen entwickelt worden sind.
  • Nach einer beispielhaften Ausführungsform kann das Panel-Packaging ausgehend von einer zumindest substantiell und insbesondere vollständig durchgehenden Schicht als unstrukturierte Vorform von Leadframes erfolgen. Erst nach dem Aufbringen von elektronischen Komponenten auf die durchgehende Schicht und nach dem Ausbilden von Verbindungsstrukturen und/oder nach dem Verkapseln von einer Vorderseite kann die Schicht von einer Rückseite (d.h. von einer den elektronischen Komponenten gegenüberliegenden Seite) strukturiert werden, um dadurch, ausgehend von der Schicht, getrennte Träger für einzelne Package zu bilden.
  • Das Packaging auf Panelebene ermöglicht einen geringen Packageaufwand aufgrund der großen Substratgröße in Kombination mit einer parallelen Verarbeitung. Auch kann die Kapazität einer Panel-Linie sehr hoch sein. Um die Linie zu füllen, kann eine hohe Flexibilität bei den Packageströmen für mehrere Packageplattformen erwünscht sein.
  • Eine beispielhafte Ausführungsform bietet eine Fertigungsarchitektur für flexible panelbasierte Packages. Genauer gesagt beginnt eine beispielhafte Ausführungsform die Herstellung von Packages (insbesondere leitungslosen Power-Packages oder Logik-Packages) mit einer unstrukturierten Schicht (zum Beispiel aus Kupfer). Die Dicke einer solchen Schicht kann vorzugsweise in einem Bereich zwischen 200 µm und 500 µm liegen, kann aber auch größer oder kleiner sein. Vorteilhaft kann auch die Anbringung von elektronischen Komponenten (insbesondere die Anbringung eines Die-Attach, zum Beispiel durch Lot, Kleber, Sinterpaste, Diffusionslot usw.) und/oder Verbindungen der ersten Ebene (zum Beispiel dünne Bonddrähte, dicke Bonddrähte und/oder ein Clip) auf der unstrukturierten Schicht vorgesehen werden. Die erhaltene Vorform mehrerer noch integral verbundener Packages kann dann verkapselt (zum Beispiel vergossen, zum Beispiel durch Formpressen) werden. Die Strukturierung der durchgehenden Schicht kann dann nach dem Aufbringen der Verbindung der ersten Ebene und/oder der Verkapselung oder der Einhausung (zum Beispiel durch Formpressen) erfolgen. Die Strukturierung oder Musterung einer solchen durchgehenden Schicht kann zum Beispiel durch Ätzen oder mechanisch (zum Beispiel durch Schleifen und/oder Fräsen) erfolgen.
  • Vorteilhaft ist, dass ein solches Fertigungskonzept die Herstellung mehrerer Packages mit geringem Aufwand ermöglicht, indem sie über einen wesentlichen Teil des Fertigungsprozesses im Panelformat verarbeitet werden. Darüber hinaus sind für einen solchen Herstellungsprozess nach einer beispielhaften Ausführungsform keine kundenspezifischen Leadframes erforderlich, da Ausgangspunkt eine vollwertige elektrisch leitfähige Schicht, wie zum Beispiel eine Kupferschicht, sein kann. Auch eine Pre-Package-Architektur ist in einigen Ausführungsformen möglich. Erhaltene Package können eine hohe Zuverlässigkeit aufweisen, da sich elektrisch leitfähiges Material (wie Kupfer) der Schicht aus einer Verkapselung (zum Beispiel einer Gussmasse) für SMD-(Surface-Mounted-Device-) Anbringung erstrecken kann. Darüber hinaus ist ein schnelles Zerschneiden oder Vereinzeln des Panels in die einzelnen Packages möglich, da nur Verkapselungsmaterial (zum Beispiel Gussmasse) abgetrennt werden muss, während das Schneiden oder Zerschneiden durch ein metallisches Schichtmaterial (insbesondere Kupfer) entbehrlich sein kann. Einige Ausführungsformen können auch mit elektronischen Komponenten mit vertikalem Stromfluss kompatibel sein, zum Beispiel bei Hochleistungsanwendungen. Darüber hinaus kann eine vollflächige Verbindung von elektronischen Komponenten (insbesondere elektronische Chips, wie zum Beispiel Bare Dies) und Träger (insbesondere Leadframe) möglich sein, die eine ausgezeichnete Wärmeleitfähigkeit bieten kann. Auch die Ausbildung von peripheren Leitungen ohne oder mit Umverteilungsschicht kann möglich sein.
  • Bei einem Herstellungsverfahren exemplarischer Ausführungsformen kann die Dicke der durchgehenden Schicht (die eine Kupferfolie oder Kupferschicht sein kann) gewählt werden. Die Schicht wird erst später subtraktiv strukturiert, zum Beispiel durch Entfernen von Kupfer, wo dies nicht erforderlich oder gewünscht ist. Als Maske für die Strukturierung kann ein Ätzresist verwendet werden.
  • Die unstrukturierte oder durchgehende Schicht kann in Teile getrennt werden, und diese Teile können auf gestanzte Leadframes oder andere profilierte Strukturen aufgebracht werden, zum Beispiel durch Schweißen, Löten, Kleben, Diffusionslöten (insbesondere bei der Pre-Package-Technik). Nach dem Anbringen des Pre-Packages kann die Schicht geätzt werden, wobei der Leadframe oder eine andere profilierte Struktur als Maske dient. Auf diese Weise können auch sehr dicke Leadframe-Packages erreicht werden. Die Unterseite mit den Kupferstrukturen kann überdruckt oder plattiert werden, um die Kupferanschlüsse zur besseren Haftung einzubetten. Auch ein Lötstopp kann verwendet werden.
  • Verankerungsstrukturen für Kupfer können vorgesehen werden, zum Beispiel wenn die Schicht von ihrer Oberseite aus strukturiert wird. Die Schicht kann zum Beispiel durch Halbätzen (insbesondere auf der Oberseite) mit Die-Paddle(s) und Leitungen strukturiert werden. Das Pad oder eine andere Art von elektronischer Komponente kann angebracht werden, und die Verbindungen der ersten Ebene können vorgesehen werden. Nach dem Verkapseln (insbesondere beim Gießen) kann die Unterseite des Panels geschliffen werden, um die Trennung von Die-Paddle und Leitungen aufzuheben. Diese sind nun vollständig in Gussmasse eingebettet.
  • 1 zeigt ein Blockdiagramm eines Verfahrens zum Herstellen von Packages 100 nach einer beispielhaften Ausführungsform. Wie durch einen Block 200 angedeutet, hat das Verfahren die Bereitstellung einer elektrisch leitfähigen, durchgehenden Schicht 102. Danach und wie durch Block 210 veranschaulicht, hat das Verfahren ferner das Anbringen einer Mehrzahl von elektronischen Komponenten 104 auf der Schicht 102. Anschließend werden Verbindungsstrukturen 106 ausgebildet, um die elektronischen Komponenten 104 mit der Schicht 102 elektrisch zu koppeln (vgl. Block 220). Nach dieser Ausbildung wird die Schicht 102 strukturiert, wie durch Block 230 dargestellt.
  • 2 zeigt ein Blockdiagramm eines Verfahrens zum Herstellen von Packages 100 nach einer anderen beispielhaften Ausführungsform. Unter Bezugnahme auf einen Block 250 hat das Verfahren die Bereitstellung einer elektrisch leitfähigen, durchgehenden Schicht 102. Wie in Block 260 dargestellt, hat das Verfahren das Anbringen einer Vielzahl von elektronischen Komponenten 104 auf der Schicht 102. Danach werden die elektronischen Komponenten 104 zumindest teilweise mit einer Verkapselung 108 verkapselt, vgl. Block 270. Nach dem Verkapseln wird die Schicht 102 so strukturiert, dass dadurch individuelle Träger 110 für jedes Package 100 gebildet werden (siehe Block 280).
  • 3 bis 13 veranschaulichen Strukturen, die bei der Durchführung eines Verfahrens zum Herstellen von Packages 100 nach einer anderen beispielhaften Ausführungsform erhalten werden. Die genannten Figuren zeigen einen beispielhaften Prozessablauf, der mit drei Verbindungsoptionen durchgeführt werden kann, d.h. mit drei verschiedenen Möglichkeiten, Verbindungsstrukturen 106 als unterschiedliche Ausführungsformen zu bilden. Diese können, falls gewünscht, kombiniert werden. Die genannten Ausführungsformen beziehen sich auf Verbindungsstrukturen 106, die als dicke Drähte mit dünnem Gate-Draht (die zum Beispiel für Power-Packages verwendet werden können), Packages 100 mit Clips (Clip-Rahmen) oder ein Clip und ein dünner Drahtbond für den Gate-Kontakt (auch für Power-Packages geeignet) oder mehrere dünne Drähte (zum Beispiel für VQFN oder Logik-Packages) ausgeführt sind. In einigen von 3 bis 13 sind verschiedene Ansichten dargestellt (zum Beispiel eine Draufsicht und eine dreidimensionale Ansicht, wie in 3, oder eine Übersicht und eine Detailansicht, wie in 7).
  • Unter Bezugnahme auf 3 ist eine Stützplatte 116 gezeigt, die provisorisch mit der unten beschriebenen Schicht 102 verbunden werden kann, bevor elektronische Komponenten 104 angebracht werden, und die vor der Strukturierung der Schicht 102 von der bearbeiteten Schicht 102 entfernt werden kann. Die Stützplatte 116 kann zum Beispiel aus Stahl, einem Polymer, einer Legierung, Aluminium oder Silber bestehen. Es ist auch möglich, dass die Stützplatte 116 bereits zu Beginn der Verarbeitung mit der Schicht 102 verbunden wird. Um die Handhabung zu vereinfachen, kann die Stützplatte 116 auch mit einem Griff versehen werden (nicht abgebildet). Nach Gebrauch kann die Stützplatte 116 für das nächste Fertigungsbatch recycelt oder entsorgt werden. Die in 3 gezeigte provisorische Stützplatte 116 kann als Platte, zum Beispiel als rechteckige Platte, zum Beispiel mit einer Abmessung von 620 x 620 mm2 geformt sein.
  • In 4 ist eine elektrisch leitfähige, durchgehende Schicht 102 dargestellt, die auf die optionale Stützplatte 116 anzubringen ist. Alternativ kann die Schicht 102 auch ohne Anbringung auf einer Stützplatte 116 wie unten beschrieben weiterverarbeitet werden.
  • Wie in 4 mit gestrichelten Linien schematisch dargestellt, dient ein mittlerer Teil der Schicht 102 (wobei dieser mittlere Teil beispielsweise mindestens 90% der Fläche der oberen Hauptfläche der Schicht 102 entsprechen kann) als Anbringungsbereich 103, auf dem später die elektronischen Komponenten 104 angebracht werden (vgl. 6). Zumindest dieser Anbringungsbereich 103 ist durchgehend ohne Durchgangslöcher. Obwohl nicht dargestellt, kann ein Randbereich von der Schicht 102 außerhalb des Anbringungsbereichs 103 ein oder mehrere Ausrichtungsmerkmale zum Ausrichten der Schicht 102 und/oder ein oder mehrere Handhabungsmerkmale zur Handhabung der Schicht 102 aufweisen.
  • Vorzugsweise kann die Schicht 102 mit einer konstanten Dicke d in einem Bereich zwischen 200 µm und 500 µm versehen sein. Im Allgemeinen kann die Schicht 102 jedoch mit einer Dicke d von 100 µm, 200 µm, 250 µm, 1 mm oder 2,54 mm konfiguriert sein. Zum Beispiel kann die Schicht 102 Kupfer enthalten oder aus Kupfer bestehen. Um die Handhabung zu vereinfachen, können die Abmessungen der Schicht 102 etwas kleiner sein als die Abmessungen der provisorischen Stützplatte 116, zum Beispiel 610 x 610 mm2.
  • Wie aus 5 zu entnehmen ist, wird die Kupferschicht 102 auf die provisorische Stützplatte 116 gelegt, um eine provisorische Verbundstruktur zu erhalten, die eine starke mechanische Unterstützung bietet.
  • Unter Bezugnahme auf 6 können Sacklöcher 118 optional in der Schicht 102 gebildet werden, um das Aufnahmevolumen für elektronische Komponenten 104 zu definieren. Anschließend können die elektronischen Komponenten 104 in den Sacklöchern 118 angebracht werden. Alternativ ist es aber auch möglich, dass die elektronischen Komponenten 104 direkt auf einer ebenen Fläche der Schicht 102 im Anbringungsbereich 103, d.h. ohne die Sacklöcher 118, angebracht werden. Die Anbringung kann zum Beispiel durch Löten, Sintern, Kleben (vorzugsweise mit einem elektrisch leitfähigen Klebstoff) oder Schweißen erfolgen.
  • In der gezeigten Ausführungsform sind die elektronischen Komponenten 104 Leistungshalbleiterchips mit einem MOSFET (Metalloxid-Halbleiter-Feldeffekttransistor) als integrierte Schaltung. Während des Betriebs können die elektronischen Komponenten 104 einen vertikalen Stromfluss erfahren, d.h. einen Fluss von elektrischem Strom entlang einer Richtung, die im Wesentlichen senkrecht zur Hauptfläche der Schicht 102 verläuft, auf der die elektronischen Komponenten 104 angebracht sind. Solche elektronischen Komponenten 104 können auf beiden gegenüberliegenden Hauptflächen, d.h. auf einer unteren Hauptfläche, auf der die elektronischen Komponenten 104 mit der Schicht 102 verbunden sind, und auf einer oberen Hauptfläche, die von der Schicht 102 abgewandt ist, Pads oder Anschlüsse haben. So kann zum Beispiel ein Drain-Pad im Wesentlichen auf der gesamten unteren Hauptfläche und ein Gate-Pad und ein Source-Pad auf der oberen Hauptfläche der jeweiligen elektronischen Komponente 104 ausgebildet sein. In Anbetracht der großen Fläche des Drain-Pads stehen die gesamten unteren Hauptflächen der elektronischen Komponente 104 im Wesentlichen vollständig in elektrisch leitfähigem Kontakt mit der Schicht 102.
  • Nach dem Aufbringen der elektronischen Komponenten 104 auf die Schicht 102 können Verbindungsstrukturen 106 angeschlossen werden, um eine elektrische Kopplung zwischen den Pads auf den oberen Hauptflächen der elektronischen Komponenten 104 mit der oberen Hauptfläche der Schicht 102 herzustellen, auf deren oberer Hauptfläche die elektronischen Komponenten 104 angebracht sind. Mit anderen Worten verbinden die elektrisch leitfähigen Verbindungsstrukturen 106 die oberen Hauptflächen der elektronischen Komponenten 104 elektrisch mit der Schicht 102, auf der die unteren Hauptflächen der elektronischen Komponenten 104 angebracht sind. Nach 6 sind die Verbindungsstrukturen 106 als Bonddrähte konfiguriert.
  • So werden, wie aus 6 zu entnehmen ist, ein oder mehrere Dies als elektronische Komponenten 104 an den Sacklöchern 118 in der Kupferschicht 102 durch ein geeignetes Die-Attach-Verfahren, zum Beispiel Löten, Kleben, Sintern oder Diffusionslöten, befestigt. Der Abstand zwischen benachbarten elektronischen Komponenten 104 kann frei gewählt werden. Die elektronischen Komponenten 106 können nach dem Die-Attach-Verfahren drahtgebondet werden, wobei die Drähte an frei definierbaren Positionen auf der Kupferschicht 102 angeschlossen werden können. Alternativ kann ein Clip Attach durchgeführt werden. Die Drahtbonds können aus Gold-, Aluminium- oder Kupferdrähten unterschiedlicher Dicke bestehen. Der Die-Platzierungsindex kann zum Beispiel 4,2 mm x 4,2 mm betragen.
  • 7 zeigt eine alternative Möglichkeit zur Ausbildung von Verbindungsstrukturen 106 zur elektrischen Kopplung der elektronischen Komponenten 104 mit der Schicht 102. Nach 7 sind einige der Verbindungsstrukturen 106 als Bonddrähte oder Bondbänder konfiguriert, die dicker sind als die in 6. Genauer gesagt können dicke Drähte als Verbindungsstrukturen 106 für Leistungsanwendungen und dünne Drähte als weitere Verbindungsstrukturen 106 für einen Gate-Bond gemäß 7 verwendet werden. Die Drahtverbindungen können an frei gewählten Positionen auf der Kupferschicht 102 gebondet werden.
  • 8 zeigt eine dritte mögliche Ausführungsform für die Befestigung von Verbindungsstrukturen 106, die nun als Clips ausgeführt sind. In dieser Ausführungsform können die elektronischen Komponenten 104 in Lötzinn eingebracht werden, auf die elektronische Komponente 104 kann Lotpaste aufgetragen werden und der Clip oder Clip-Rahmen kann als Verbindungsstruktur 106 angebracht und durch Reflow-Löten verbunden werden. 8 zeigt einen Clip-Rahmen mit einem Platzierungsindex von 20,5 mm x 13,5 mm. Ein einzelner Schlitz ist mit einem Clip als Verbindungsstruktur 106 angegeben. Ein Drahtbond für den Gate-Kontakt ist als weitere Verbindungsstruktur 106 vorgesehen.
  • Unter Bezugnahme auf 9 können die elektronischen Komponenten 104 und die Verbindungsstrukturen 106 teilweise oder vollständig mit einer Verkapselung 108 verkapselt sein, zum Beispiel mit einer durch Gießen hergestellten Gussmasse. Die Verkapselung 106 deckt auch noch freiliegende Oberflächenbereiche auf einer oberen Hauptfläche der Schicht 102 ab. Nach dem Aushärten der Gussmasse kann die provisorische Stützplatte 116 entfernt werden, da sie für die strukturelle Stabilität nicht mehr benötigt wird.
  • So können die beigefügten elektronischen Komponenten 104 und die Verbindungsstrukturen 106 in Gussmasse, als Verkapselung 108, auf der Kupferschicht 102 eingebettet werden. Die Ausbildung der Verkapselung 108 kann zum Beispiel durch Umspritzen oder Überdrucken von einer Vorderseite aus erfolgen. Zu diesem Zweck kann zum Beispiel das Formpressen eingesetzt werden.
  • Vor dem Verkapseln kann ein haftvermittelnder Prozess durchgeführt werden (falls gewünscht oder erforderlich, um die Haftung der Gussmassen-Verkapselung 108 auf dem Material der elektronischen Komponenten 104 und/oder der Schicht 102 zu erhöhen).
  • Unter Bezugnahme auf 10 kann die Schicht 102 dann von einer der genannten Vorderseite gegenüberliegenden Rückseite strukturiert oder gemustert werden. Die Strukturierung der Schicht 102 kann nach dem Verkapseln und nach dem Entfernen der provisorischen Stützplatte 116 erfolgen, um dadurch individuelle Träger 110 für jedes Package 100 zu bilden. Die Träger 110 erhält man also durch Strukturieren der vorherigen durchgehenden Schicht 102. In der Ausführungsform von 10 ist die Schicht 102 dergestalt in eine Leadframe-Struktur 121 strukturiert, dass jeder der Träger 110 ein zentrales Die-Pad 112 und eine Vielzahl von Leitungen 114 aufweist, die das Die-Pad 112 in der gezeigten Ausführungsform in Umfangsrichtung umgeben. Durch diese Strukturierung bzw. Musterung von einer Rückseite nach vorheriger Verkapselung mit der Verkapselung 108 auf einer Vorderseite können so für jedes Package 100 individuelle leadframe-artige Träger 110 erzeugt werden. Mit anderen Worten bildet die Strukturierung der Schicht 102 die Leadframestruktur 121 auf der Grundlage der zuvor durchgehenden Schicht 102.
  • Daher kann, wie in 10 gezeigt, die ausgebildete Kupferschicht 102 von der provisorischen Stützplatte 116 entfernt werden. Die Schicht 102 kann an einer hinteren Hauptfläche gegenüber einer vorderen Hauptfläche, auf der die elektronischen Komponenten 104 angebracht, die Verbindungsstrukturen 106 verbunden und die Verkapselung 108 gebildet wurden, subtraktiv strukturiert werden. Zum Strukturieren kann ein Resist aufgetragen, ein Lithographieverfahren durchgeführt (zur Öffnung von Kupferflächen, die in einem Ätzprozess entfernt werden sollen) und die Kupferschicht 102 an Stellen weggeätzt werden, an denen kein Kupfer erwünscht ist. Auf diese Weise können das Die-Paddle oder das Die Pad 112 und die Leitungen 114 eines entsprechenden leitungslosen Packages erzeugt werden.
  • Da die Strukturierung oder Musterung der vorherigen durchgehenden Schicht 102 erst nach dem Verkapseln erfolgt, können Unterstrukturen der erhaltenen Träger 110 kleine Spalte aufweisen, die nicht mit einer Verkapselung 108, sondern mit Luft gefüllt sind (siehe 14 bis 23 und 26).
  • Unter Bezugnahme auf 11 können unterschiedliche Kupferstrukturen (im Vergleich zu 10) realisiert werden, wenn die Schicht 102 in separate Träger 110 strukturiert wird. Die angewandten Designregeln können in Abhängigkeit von der Dicke d der Kupferschicht 102 gewählt werden (um einen gewünschten Formfaktor zu erhalten). Nach 11 erhält man einzelne Träger 110 mit einer anderen Konfiguration als in 10.
  • 12 zeigt eine weitere Ausführungsform zum Strukturieren der Kupferschicht 102, um eine Pad-Out-Geometrie der erhaltenen Träger 110 zu erzeugen. So erhält man nach 12 individuelle Träger 110 mit einer noch anderen Konfiguration als in 10 und 11.
  • Anschließend können weitere Verfahren zur Pad-Out-Geometrie usw. angewendet werden, wie galvanische Abscheidung, stromlose Abscheidung, Lötstopplack, Bumping oder Ball-Applikation.
  • Unter Bezugnahme auf 13 kann die nach der Strukturierung von der Schicht 102 in separate Träger 110 (wie in 10 bis 12 dargestellt) erhaltene Struktur in separate Packages 100 getrennt oder vereinzelt werden. Dies kann zum Beispiel durch eine Schneidklinge 160, durch Ätzen oder durch Laserbearbeitung erreicht werden. Jedes getrennte Package 100 besteht aus einem der Träger 110, einer weiteren der elektronischen Komponenten 104, einer weiteren der Verbindungsstrukturen 106 und einem Abschnitt der Verkapselung 108.
  • Vorteilhaft ist, dass der Prozess der Vereinzelung der Struktur ausschließlich durch Entfernen von Material der Verkapselung 108 erfolgen kann, ohne Material der nun bereits strukturierten Schicht 102 oder der Verbindungsstrukturen 106 zu entfernen. Dies ist vorteilhaft, da es erlaubt, durch einfach schneidbares Material wie Gussmasse zu schneiden, anstatt durch ein metallisches Material wie Kupfer. Infolgedessen können die äußersten Seitenwände der erhaltenen Package 100 ausschließlich aus dem Material der Verkapselung 108 gebildet werden (siehe 14 bis 23 und 26).
  • Zum Beispiel kann die Trennung der Struktur in einzelne Packages 100 durch Laser-, Wasserschneide-, Fräs-, Stanz- oder Siliziumklingen-Trennverfahren erfolgen.
  • Unter Bezugnahme auf 14 bis 23 sind Packages 100 nach beispielhaften Ausführungsformen dargestellt. Diese Packages 100 können durch ein Herstellungsverfahren wie das oben beschriebene erhalten werden, das sich auf 3 bis 13 bezieht.
  • 14 und 15 zeigen verschiedene Ansichten eines mit einem solchen Verfahren hergestellten Packages 100.
  • Das abgebildete Package 100 besteht aus einem Leadframe-Träger 110, der durch die oben beschriebene Strukturierung von der Schicht 102 erhalten wurde und in eine Vielzahl von Unterstrukturen 140 strukturiert ist, die durch entsprechende Luftspalte 142 voneinander getrennt sind. Mit anderen Worten können die Spalten 142 mit Luft gefüllt werden. Die Luftspalte 142, die frei von festem Material und insbesondere frei von Verkapselungsmaterial sind, werden erhalten, da die oben beschriebene Strukturierung oder Musterung von der Schicht 102 in separate Träger 110, die die Spalte 142 bilden, nach der Bildung der Verkapselung 108 durchgeführt wird.
  • Eine weitere elektronische Komponente 104, wie zum Beispiel Leistungshalbleiterchips mit vertikalem Stromfluss, kann mit einer unteren Hauptfläche auf den Träger 110 angebracht werden. Eine oder mehrere Verbindungsstrukturen 106, hier als Clips ausgeführt, verbinden eine obere Hauptfläche der elektronischen Komponente 104 mit einer oberen Hauptfläche des Trägers 110 elektrisch. Die Verkapselung 108 verkapselt somit die elektronische Komponente 104, die Verbindungsstruktur 106 und den Träger 110. Die hintere Hauptfläche des Trägers 110 und die Spalte 142 zwischen den Unterstrukturen 140 bleiben unverkapselt und der Umgebung des Packages 100 ausgesetzt. Wie darüber hinaus in 14 und 15 dargestellt, dürfen gegenüberliegende, seitlich äußerste Seitenwandabschnitte 144 des Packages 100 ausschließlich aus Material der Verkapselung 108 und nicht aus Kupfermaterial gebildet werden.
  • Das in 14 gezeigte Package 100 hat Abmessungen von 4,1 x 4,1 x 0,7 mm3. 15 zeigt das Beispiel einer Leadframe-Dicke, d, von 0,1 mm.
  • 16 und 17 zeigen verschiedene Ansichten eines Packages 100, das nach einem Verfahren nach einer anderen beispielhaften Ausführung hergestellt wurde. In der Ausführungsform von 16 betragen die Abmessungen 8 x 8 x 1,2 mm3. Im Beispiel der 17 kann die Leadframe-Dicke d 0,2 mm betragen.
  • 18 und 19 zeigen verschiedene Ansichten eines Packages 100, das nach einem Verfahren gemäß einer beispielhaften Ausführungsform hergestellt wurde. In der Ausführungsform von 18 hat das Package 100 Abmessungen von 20 x 13 x 3,5 mm3. Im Beispiel von 19 kann die Dicke des Leadframes, d, 1 mm sein.
  • 20, 21, 22 und 23 zeigen verschiedene Ansichten von Packages 100, die nach einem Verfahren nach einer beispielhaften Ausführungsform hergestellt wurden. Die Abmessungen der Packages 100 können 20 x 13 x 2,9 mm3 betragen. In 20 sind Teile des Innenraums des Packages 100 freigelegt. Die Dicke des Leadframes in 23 kann 1 mm betragen.
  • 24 bis 26 veranschaulichen Strukturen, die bei der Durchführung eines Verfahrens zum Herstellen von Packages 100 nach einer anderen beispielhaften Ausführungsform erhalten wurden. Die in 24 bis 26 dargestellten Strukturen werden während einer Batchherstellung von mehreren Packages 100 gleichzeitig und auf der Grundlage derselben durchgehenden Schicht 102, Verkapselung 108 usw. erhalten. Der Einfachheit halber sind in 24 bis 26 nur die Bestandteile eines Packages 100 dargestellt. Das Vorhandensein von weiteren Packages 100 und Vorformlingen davon wird durch gestrichelte Linien angezeigt.
  • Unter Bezugnahme auf 24 wird ein Halbfabrikat gezeigt, das aus einer elektrisch leitfähigen, durchgehenden Schicht 102 (zum Beispiel einer durchgehenden Kupferschicht), elektronischen Komponenten 104, die als Leistungshalbleiterchips mit vertikalem Stromfluss konfiguriert sind, Verbindungsstrukturen vom Bonddrahttyp 106 und einer Gussmassen-Verkapselung 108 besteht. Darüber hinaus wird auch eine separate profilierte Struktur 120 (zum Beispiel eine Leadframe-Struktur, wie die mit der Bezugszeichen 121 in 10 gezeigte, zum Beispiel aus Kupfer) gezeigt. Genauer gesagt haben die elektronischen Komponenten 104 vom Transistorchip-Typ zwei erste elektrische Anschlüsse 146 (insbesondere ein Source-Pad und ein Gate-Pad) an der oberen Hauptfläche und einen zweiten elektrischen Anschluss 148 (insbesondere ein Drain-Pad) an der unteren Hauptfläche.
  • Wie gezeigt, ist die profilierte Struktur 120 noch getrennt von dem integralen Körper, der sich aus den elektronischen Komponenten 104, der Schicht 102, den Verbindungsstrukturen 106 und der Verkapselung 108 zusammensetzt.
  • Unter Bezugnahme auf 25 wird der integrale Körper, der die Schicht 102 aufweist, mit der zuvor getrennten profilierten Struktur 120 verbunden, so dass eine gemeinsame integrale Struktur entsteht. Genauer gesagt ist die freiliegende Oberfläche der Schicht 102, die nicht mit der Verkapselung 108 bedeckt ist, mit der entsprechenden Hauptfläche der profilierten Struktur 120 verbunden. Auf diese Weise kann die profilierte Struktur 120 (zum Beispiel durch Löten) mit einer unteren Hauptfläche der Schicht 102 verbunden werden, so dass eine integrale Struktur entsteht. Wie in 25 dargestellt, hat die verbundene Doppelschicht aus der Schicht 102 und der profilierten Struktur 120 eine obere ebene erste Hauptfläche, auf der die elektronischen Komponenten 104 angebracht sind, und eine untere gegenüberliegende zweite Hauptfläche mit einem Oberflächenprofil. Dieses Oberflächenprofil entspricht der vorstrukturierten Form der profilierten Struktur 120.
  • Nachdem diese integrale Struktur erhalten wurde, kann die zusammengesetzte Doppelschicht aus der Schicht 102 und der profilierten Struktur 120 gemeinsam strukturiert oder gemustert werden. Während dieses Strukturierungs- oder Musterungsverfahrens fungiert die vorgeformte profilierte Struktur 120 als Maske zur Definition von Teilen der Schicht 102, die während des Strukturierungs- oder Musterungsverfahrens entfernt werden. Teile der Schicht 102, die mit der vorgeformten profilierten Struktur 120 bedeckt sind, werden bei diesem Strukturierungs- oder Musterungsverfahren nicht entfernt, während freiliegende Teile der Schicht 102 ebenso wie freiliegende Teile der profilierten Struktur 120 entfernt werden. Zum Beispiel kann diese Strukturierung oder Musterung durch Ätzen erfolgen, wie schematisch durch die Bezugszeichen 150 angegeben.
  • Wie in 26 dargestellt, wurde als Ergebnis der Ätzung freiliegendes Material der Schicht 102 und der profilierten Struktur 120 entfernt, so dass ein Träger 110 erhalten wird, der die Form der profilierten Struktur 120 hat und zumindest teilweise aus dem Material der Schicht 102 besteht.
  • Die in 26 gezeigte Struktur kann entlang der Trennlinien 154 in einzelne Packages 100 getrennt werden.

Claims (12)

  1. Verfahren zum Herstellen von Packages (100), wobei das Verfahren Folgendes aufweist: - Bereitstellen einer unstrukturierten, elektrisch leitfähigen Schicht (102), die in einem Anbringungsbereich (103) durchgehend ist, wobei die Schicht (102) an keiner Stützplatte (116) angebracht ist; - Anbringen von ersten Hauptflächen einer Vielzahl von elektronischen Komponenten (104) auf dem durchgehenden Anbringungsbereich (103) der unstrukturierten Schicht (102); - Ausbilden von Verbindungsstrukturen (106) zum elektrischen Koppeln von zweiten Hauptflächen der elektronischen Komponenten (104) mit der unstrukturierten Schicht (102), wobei die zweiten Hauptflächen den ersten Hauptflächen gegenüberliegen; und - nach dem Ausbilden, Strukturieren der Schicht (102).
  2. Verfahren nach Anspruch 1, wobei das Verfahren vor dem Strukturieren ein zumindest teilweises Verkapseln der elektronischen Komponenten (104) und der Verbindungsstrukturen (106) durch eine Verkapselung (108) aufweist.
  3. Verfahren nach Anspruch 1 oder 2, wobei das Verfahren das Strukturieren der Schicht (102) aufweist, um dadurch individuelle Träger (110) für jedes Package (100) zu bilden.
  4. Verfahren nach Anspruch 3, wobei das Verfahren ein Trennen einer Struktur, die nach dem Strukturieren der Schicht (102) erhalten wurde, in getrennte Packages (100) aufweist, von denen jedes mindestens einen der Träger (110), mindestens eine der elektronischen Komponenten (104) und mindestens eine der Verbindungsstrukturen (106) aufweist.
  5. Verfahren nach einem der Ansprüche 1 bis 4, wobei das Verfahren ein Strukturieren der Schicht (102) aufweist, um dadurch eine Leadframe-Struktur (121) zu bilden.
  6. Verfahren nach einem der Ansprüche 1 bis 5, wobei das Verfahren ein Ausbilden von Sacklöchern (118) in der Schicht (102) und ein anschließendes Anbringen der elektronischen Komponenten (104) in den Sacklöchern (118) aufweist.
  7. Verfahren nach einem der Ansprüche 1 bis 6, wobei das Verfahren ein Verbinden mindestens eines Teils der Schicht (102) mit einer profilierten Struktur (120) und ein anschließendes Strukturieren mindestens eines Teils der Schicht (102) unter Verwendung der profilierten Struktur (120) als Maske aufweist.
  8. Verfahren nach einem der Ansprüche 1 bis 7, wobei die Schicht (102) eine Dicke in einem Bereich größer als 200 µm und kleiner als 500 µm aufweist.
  9. Verfahren zum Herstellen von Packages (100), wobei das Verfahren Folgendes aufweist: - Bereitstellen einer unstrukturierten, elektrisch leitfähigen, im Wesentlichen durchgehenden Schicht (102); - Anbringen einer Vielzahl von elektronischen Komponenten (104), die während des Betriebs einen vertikalen Stromfluss haben, auf der unstrukturierten Schicht (102); - wenigstens teilweises Verkapseln der elektronischen Komponenten (104) auf der unstrukturierten Schicht (102) durch eine Verkapselung (108); - nach dem Verkapseln, Strukturieren der Schicht (102) von einer nicht verkapselten Rückseite der Schicht (102), um dadurch individuelle Träger (110) für jedes Package (100) zu bilden.
  10. Verfahren nach Anspruch 9, wobei das Verfahren ein Ausbilden von Verbindungsstrukturen (106) zum elektrischen Koppeln von oberen Hauptflächen der elektronischen Komponenten (104) mit der Schicht (102), auf der untere Hauptflächen der elektronischen Komponenten (104) angebracht sind, vor dem Strukturieren und insbesondere vor dem zumindest teilweisen Verkapseln der elektronischen Komponenten (104) aufweist.
  11. Verfahren nach Anspruch 9 oder 10, wobei das Verfahren ein Vereinzeln einer Struktur, die nach dem Strukturieren der Schicht (102) erhalten wurde, in separate Packages (100) aufweist, von denen jedes mindestens einen der Träger (110), mindestens eine der elektronischen Komponenten (104) und einen Abschnitt der Verkapselung (108) aufweist.
  12. Verfahren nach Anspruch 11, wobei das Verfahren ein Vereinzeln der Struktur durch Entfernen von Material der Verkapselung (108) ohne Entfernen von Material der Schicht (102) aufweist.
DE102019112778.5A 2019-05-15 2019-05-15 Batchherstellung von Packages durch eine in Träger getrennte Schicht nach Anbringung von elektronischen Komponenten Active DE102019112778B4 (de)

Priority Applications (3)

Application Number Priority Date Filing Date Title
DE102019112778.5A DE102019112778B4 (de) 2019-05-15 2019-05-15 Batchherstellung von Packages durch eine in Träger getrennte Schicht nach Anbringung von elektronischen Komponenten
US16/842,417 US11264356B2 (en) 2019-05-15 2020-04-07 Batch manufacture of packages by sheet separated into carriers after mounting of electronic components
CN202010406422.4A CN111952191A (zh) 2019-05-15 2020-05-14 通过在安装电子部件之后将片材分成载体而进行的封装的批量制造

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102019112778.5A DE102019112778B4 (de) 2019-05-15 2019-05-15 Batchherstellung von Packages durch eine in Träger getrennte Schicht nach Anbringung von elektronischen Komponenten

Publications (2)

Publication Number Publication Date
DE102019112778A1 DE102019112778A1 (de) 2020-11-19
DE102019112778B4 true DE102019112778B4 (de) 2023-10-19

Family

ID=73019106

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102019112778.5A Active DE102019112778B4 (de) 2019-05-15 2019-05-15 Batchherstellung von Packages durch eine in Träger getrennte Schicht nach Anbringung von elektronischen Komponenten

Country Status (3)

Country Link
US (1) US11264356B2 (de)
CN (1) CN111952191A (de)
DE (1) DE102019112778B4 (de)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20200194347A1 (en) * 2018-12-18 2020-06-18 Alpha And Omega Semiconductor (Cayman) Ltd. Semiconductor package and method of making the same

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060060891A1 (en) 2004-09-23 2006-03-23 International Rectifier Corp. Redistributed solder pads using etched lead frame
US8115285B2 (en) 2008-03-14 2012-02-14 Advanced Semiconductor Engineering, Inc. Advanced quad flat no lead chip package having a protective layer to enhance surface mounting and manufacturing methods thereof
DE102016107792A1 (de) 2016-04-27 2017-11-02 Infineon Technologies Ag Packung mit vertikaler Verbindung zwischen Träger und Klammer
DE102017217595A1 (de) 2016-10-04 2018-04-05 Infineon Technologies Ag Nichtlineare Mehrzweck-Halbleitergehäuse-Fertigungsstraße

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3827497B2 (ja) 1999-11-29 2006-09-27 株式会社ルネサステクノロジ 半導体装置の製造方法
CN101601133B (zh) * 2006-10-27 2011-08-10 宇芯（毛里求斯）控股有限公司 部分图案化的引线框以及在半导体封装中制造和使用其的方法
US8084299B2 (en) * 2008-02-01 2011-12-27 Infineon Technologies Ag Semiconductor device package and method of making a semiconductor device package
US20100084748A1 (en) 2008-06-04 2010-04-08 National Semiconductor Corporation Thin foil for use in packaging integrated circuits
US8110441B2 (en) * 2008-09-25 2012-02-07 Stats Chippac, Ltd. Method of electrically connecting a shielding layer to ground through a conductive via disposed in peripheral region around semiconductor die
US8389334B2 (en) 2010-08-17 2013-03-05 National Semiconductor Corporation Foil-based method for packaging intergrated circuits
US8629567B2 (en) * 2011-12-15 2014-01-14 Stats Chippac Ltd. Integrated circuit packaging system with contacts and method of manufacture thereof
DE102014111908A1 (de) * 2014-08-20 2016-02-25 Infineon Technologies Austria Ag Hybrid-Leadframe und Verfahren zum Herstellen desselben
US10128173B2 (en) * 2016-10-06 2018-11-13 Infineon Technologies Americas Corp. Common contact leadframe for multiphase applications

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060060891A1 (en) 2004-09-23 2006-03-23 International Rectifier Corp. Redistributed solder pads using etched lead frame
US8115285B2 (en) 2008-03-14 2012-02-14 Advanced Semiconductor Engineering, Inc. Advanced quad flat no lead chip package having a protective layer to enhance surface mounting and manufacturing methods thereof
DE102016107792A1 (de) 2016-04-27 2017-11-02 Infineon Technologies Ag Packung mit vertikaler Verbindung zwischen Träger und Klammer
DE102017217595A1 (de) 2016-10-04 2018-04-05 Infineon Technologies Ag Nichtlineare Mehrzweck-Halbleitergehäuse-Fertigungsstraße

Also Published As

Publication number Publication date
US20200365553A1 (en) 2020-11-19
CN111952191A (zh) 2020-11-17
US11264356B2 (en) 2022-03-01
DE102019112778A1 (de) 2020-11-19

Similar Documents

Publication Publication Date Title
DE102009032995B4 (de) Gestapelte Halbleiterchips
DE102014104630B4 (de) Hochleistungs-Einzelchip-Halbleiter-Package und Herstellungsverfahren dafür und Halbleiterbaugruppe dieses verwendend
DE102009025570B4 (de) Elektronische Anordnung und Verfahren zu ihrer Herstellung
DE102005054872B4 (de) Vertikales Leistungshalbleiterbauelement, Halbleiterbauteil und Verfahren zu deren Herstellung
DE102011053871B4 (de) Multichip-Halbleitergehäuse und deren Zusammenbau
DE112006001663T5 (de) Halbleiterchip-Gehäuse und Verfahren zur Herstellung desselben
DE102008046095B4 (de) Verfahren zum vereinzeln eines halbleiterbausteins
DE102008035911B4 (de) Verfahren zum Herstellen eines integrierten Schaltungsmoduls
DE112008001657T5 (de) Integriertes Leistungsbauelementgehäuse und Modul mit zweiseitiger Kühlung und Verfahren zur Herstellung
DE102015107445A1 (de) Package für elektronische Vorrichtungen mit Metallblöcken
DE102015101843B4 (de) Halbleitermodule mit an eine Metallfolie gebondeten Halbleiterchips
DE10393232T5 (de) Halbleiterchipgehäuse mit Drain-Klemme
DE112006003633T5 (de) Klemmenlose und drahtlose Halbleiterchipbaugruppe und Verfahren zum Herstellen derselben
DE102020101098B4 (de) Leadframe, gekapseltes Package mit gestanzter Leitung und gesägten Seitenflanken, und entsprechendes Herstellungsverfahren
DE102019130778A1 (de) Ein Package, welches ein Chip Kontaktelement aus zwei verschiedenen elektrisch leitfähigen Materialien aufweist
DE102016119485A1 (de) Chipträger mit elektrisch leitfähiger Schicht, die sich über eine wärmeleitfähige dielektrische Sheet-Struktur hinaus erstreckt
DE102016107792B4 (de) Packung und halbfertiges Produkt mit vertikaler Verbindung zwischen Träger und Klammer sowie Verfahren zum Herstellen einer Packung und einer Charge von Packungen
DE102005006730A1 (de) Leiterrahmen, Halbleiterchippackung und zugehöriges Herstellungsverfahren
WO2013167567A1 (de) Verfahren zum herstellen eines bauelementträgers, einer elektronischen anordnung und einer strahlungsanordnung und bauelementträger, elektronische anordnung und strahlungsanordnung
DE102014112411A1 (de) Eingekapselte Halbleitervorrichtung
DE102018103979B4 (de) Baugruppe mit einer Trägereinrichtung mit einem Chip und einer Komponente, die durch eine Öffnung montiert ist, und Verfahren zur Herstellung und zur Verwendung
DE102016101887B4 (de) Verfahren zum Herstellen eines Package mit Befestigung eines Chipbefestigungsmediums an einem bereits gekapselten elektronischen Chip
DE102010061573B4 (de) Verfahren zur Herstellung eines Halbleiterbauelements
DE102019112778B4 (de) Batchherstellung von Packages durch eine in Träger getrennte Schicht nach Anbringung von elektronischen Komponenten
DE102019127791B4 (de) Package mit separaten Substratabschnitten und Verfahren zum Herstellen eines Packages

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R082 Change of representative