DE102014106823B4 - Verfahren zur Herstellung von Halbleiterbauelementen mit einem Glassubstrat und Halbleiterbauelemente mit Glassubstrat - Google Patents

Verfahren zur Herstellung von Halbleiterbauelementen mit einem Glassubstrat und Halbleiterbauelemente mit Glassubstrat Download PDF

Info

Publication number
DE102014106823B4
DE102014106823B4 DE102014106823.8A DE102014106823A DE102014106823B4 DE 102014106823 B4 DE102014106823 B4 DE 102014106823B4 DE 102014106823 A DE102014106823 A DE 102014106823A DE 102014106823 B4 DE102014106823 B4 DE 102014106823B4
Authority
DE
Germany
Prior art keywords
glass substrate
openings
semiconductor
metal
semiconductor wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102014106823.8A
Other languages
English (en)
Other versions
DE102014106823A1 (de
DE102014106823B9 (de
Inventor
Carsten von Koblinski
Ulrike Fastner
Peter Zorn
Markus Ottowitz
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of DE102014106823A1 publication Critical patent/DE102014106823A1/de
Application granted granted Critical
Publication of DE102014106823B4 publication Critical patent/DE102014106823B4/de
Publication of DE102014106823B9 publication Critical patent/DE102014106823B9/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4803—Insulating or insulated parts, e.g. mountings, containers, diamond heatsinks
    • H01L21/481—Insulating layers on insulating parts, with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H01L21/2003—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
    • H01L21/2007—Bonding of semiconductor wafers to insulating substrates or to semiconducting substrates using an intermediate insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/1624—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81007—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a permanent auxiliary member being left in the finished device, e.g. aids for holding or protecting the bump connector during or after the bonding process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12032—Schottky diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15788—Glasses, e.g. amorphous oxides, nitrides or fluorides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Dicing (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

Verfahren zum Herstellen von Halbleiterbauelementen, wobei das Verfahren umfasst: Bereitstellen eines Stapels, der einen Halbleiterwafer (300) und ein an dem Halbleiterwafer (300) angebrachtes Glassubstrat (200) aufweist, wobei der Halbleiterwafer (300) mehrere Halbleiterbauelemente (310) aufweist, wobei das Glassubstrat (200) mehrere Öffnungen (205, 207) aufweist, die jeweils einen jeweiligen Bereich der Halbleiterbauelemente (310) durch das Glassubstrat (200) unbedeckt lassen, und mindestens einen Graben (206), der auf einer Seite (202) des Glassubstrats (200) ausgebildet ist, die von dem Halbleiterwafer (300) weg weist, und der die Öffnungen (205, 207) verbindet, wobei der mindestens eine Graben (206) eine Tiefe (d3) aufweist, die kleiner ist als eine Dicke (d1) des Glassubstrats (200); Ausbilden einer Metallschicht (410) mindestens auf freiliegenden Wänden des mindestens einen Grabens (206) und der Öffnungen (205, 207) und auf den unbedeckten Bereichen der Halbleiterbauelemente des Halbleiterwafers (300); Ausbilden eines Metallgebiets (402, 403) durch electrochemisches Abscheiden von Metall (401) in die Öffnungen (205, 207) und den mindestens einen Graben (206) und durch nachfolgendes Schleifen des Glassubstrats (200), um die den mindestens einen Graben (206) zu entfernen; und Schneiden des Stapels, der den Halbleiterwafer (300) und das angebrachte Glassubstrat (200) aufweist, um die Halbleiterbauelemente (310) zu trennen.

Description

  • ERFINDUNGSGEBIET
  • Hierin beschriebene Ausführungsformen betreffen Halbleiterbauelemente und Verfahren zum Herstellen von Halbleiterbauelementen.
  • ALLGEMEINER STAND DER TECHNIK
  • Auf Halbleitermaterialien werden Metallschichten ausgebildet, um einen guten ohmschen Kontakt zum Halbleitermaterial bereitzustellen und um in dem Halbleitermaterial während des Betriebs von in das Halbleitermaterial integrierten Halbleiterbauelementen generierte Wärme abzuleiten. Je nach dem Betrieb der Halbleiterbauelemente können Wärmeimpulse auftreten, die effektiv abgeleitet werden müssen.
  • Das Herstellen von dicken Metallisierungsschichten kann Probleme darstellen, da üblicherweise verwendete Abscheidungstechniken nur die Abscheidung bei einer geringen Rate gestatten, was lange Herstellungszeiten bewirkt. Zudem müssen die abgeschiedenen Metallisierungsschichten strukturiert werden, was zusätzliche Herstellungsprozesse beinhaltet.
  • Aus der US 7 298 030 B2 sind Verfahren zur Herstellung von elektrischen Kontaktverbindungen auf einem Chip beschrieben.
  • Angesichts des oben gesagten besteht ein Bedarf an einer Verbesserung.
  • KURZE DARSTELLUNG DER ERFINDUNG
  • Gemäß einer Ausführungsform beinhaltet ein Verfahren zum Herstellen von Halbleiterbauelementen: Bereitstellen eines Stapels, der einen Halbleiterwafer und ein an dem Halbleiterwafer angebrachtes bzw. mit diesem verbundenes Glassubstrat aufweist, wobei der Halbleiterwafer mehrere Halbleiterbauelemente aufweist und wobei das Glassubstrat mehrere Öffnungen aufweist, die jeweils einen jeweiligen Bereich der Halbleiterbauelemente durch das Glassubstrat unbedeckt lassen, und mindestens einen Graben, der auf einer Seite des Glassubstrats ausgebildet ist, die von dem Halbleiterwafer weg weist, und die Öffnungen verbindet, wobei der Graben eine Tiefe aufweist, die kleiner ist als eine Dicke des Glassubstrats. Das Verfahren beinhaltet weiterhin: Ausbilden einer Metallschicht mindestens auf freiliegenden Wänden des Grabens und der Öffnungen und auf den unbedeckten Bereichen der Halbleiterbauelemente des Halbleiterwafers; Ausbilden eines Metallgebiets durch elektrochemisches Abscheiden (Galvanisieren) von Metall in den Öffnungen und dem Graben und durch nachfolgendes Schleifen des Glassubstrats, um die Gräben zu entfernen; und Schneiden des Stapels, der den Halbleiterwafer und das angebrachte Glassubstrat aufweist, um die Halbleiterbauelemente zu trennen.
  • Gemäß einer Ausführungsform beinhaltet ein Verfahren zum Herstellen von Halbleiterbauelementen: Bereitstellen eines Glassubstrats, das eine erste Seite, eine zweite Seite und mehrere Öffnungen aufweist, wobei das Glassubstrat eine Anfangsdicke aufweist; Ausbilden von Gräben im Glassubstrat auf der zweiten Seite des Glassubstrats, wobei die Gräben die Öffnungen verbinden und eine Tiefe aufweisen, die kleiner ist als die Anfangsdicke des Glassubstrats; Anbringen des Glassubstrats mit seiner ersten Seite an einer ersten Seite eines Halbleiterwafers, der mehrere Halbleiterbauelemente aufweist, sodass die Öffnungen des Glassubstrats jeweilige Bereiche der Halbleiterbauelemente auf der ersten Seite des Halbleiterwafers unbedeckt lassen; Ausbilden einer Metallschicht mindestens auf freiliegenden Wänden der Gräben und der Öffnungen und auf den unbedeckten Bereichen der Halbleiterbauelemente des Halbleiterwafers; Ausbilden eines Metallgebiets in den Öffnungen und den Gräben durch elektrochemisches Abscheiden (Galvanisieren) von Metall und durch nachfolgendes Schleifen des Glassubstrats, um die Gräben zu entfernen; und Schneiden des Stapels, der den Halbleiterwafer und das angebrachte Glassubstrat aufweist, um die Halbleiterbauelemente zu trennen.
  • Gemäß einer Ausführungsform weist ein Halbleiterbauelement ein Halbleitersubstrat und ein an dem Halbleitersubstrat angebrachtes bzw. mit diesem verbundenes Glassubstrat auf, wobei das Glassubstrat mindestens eine Öffnung aufweist, die einen jeweiligen Bereich des Halbleiterbauelements durch das Glassubstrat unbedeckt lässt. Eine Metallschicht ist auf Wänden der Öffnung in dem Glassubstrat und auf den unbedeckten Bereichen des Halbleiterbauelements ausgebildet, und ein Metallgebiet ist auf der Metallschicht ausgebildet, das die Öffnung füllt, wobei eine obere Oberfläche des Metallgebiets mit einer oberen Oberfläche des Glassubstrats bündig ist. Die Metallschicht ist aus einem anderen Material als das Metallgebiet hergestellt.
  • Der Fachmann erkennt bei der Lektüre der folgenden ausführlichen Beschreibung und bei der Betrachtung der beiliegenden Zeichnungen zusätzliche Merkmale und Vorteile.
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • Die Komponenten in den Figuren sind nicht notwendigerweise maßstabsgetreu, wobei stattdessen das Veranschaulichen der Prinzipien der Erfindung betont wird. Zudem bezeichnen in den Figuren gleiche Bezugszahlen entsprechende Teile.
  • 1 zeigt einen Prozess eines Verfahrens zum Herstellen eines Halbleiterbauelements gemäß einer Ausführungsform.
  • 2 zeigt einen Prozess eines Verfahrens zum Herstellen eines Halbleiterbauelements gemäß einer Ausführungsform.
  • 3A bis 3C zeigen Prozesse eines Verfahrens zum Herstellen eines Halbleiterbauelements gemäß einer Ausführungsform.
  • 4A und 4B zeigen Prozesse eines Verfahrens zum Herstellen eines Halbleiterbauelements gemäß einer Ausführungsform.
  • 5A und 5B zeigen Prozesse eines Verfahrens zum Herstellen eines Halbleiterbauelements gemäß einer Ausführungsform.
  • 6 zeigt einen Prozess eines Verfahrens zum Herstellen eines Halbleiterbauelements gemäß einer Ausführungsform.
  • 7 zeigt einen Prozess eines Verfahrens zum Herstellen eines Halbleiterbauelements gemäß einer Ausführungsform.
  • 8 zeigt einen Prozess eines Verfahrens zum Herstellen eines Halbleiterbauelements gemäß einer Ausführungsform.
  • 9 zeigt einen Prozess eines Verfahrens zum Herstellen eines Halbleiterbauelements gemäß einer Ausführungsform.
  • 10A und 10B zeigen Prozesse eines Verfahrens zum Herstellen eines Halbleiterbauelements gemäß einer Ausführungsform.
  • 11A und 11B zeigen Prozesse eines Verfahrens zum Herstellen eines Halbleiterbauelements gemäß einer Ausführungsform.
  • 12A und 12B zeigen Prozesse eines Verfahrens zum Herstellen eines Halbleiterbauelements gemäß einer Ausführungsform.
  • 13A und 13B zeigen Prozesse eines Verfahrens zum Herstellen eines Halbleiterbauelements gemäß einer Ausführungsform.
  • 14A bis 14C zeigen Prozesse eines alternativen Verfahrens zum Herstellen eines Halbleiterbauelements.
  • 15 zeigt einen Prozess eines alternativen Verfahrens zum Herstellen eines Halbleiterbauelements.
  • AUSFÜHRLICHE BESCHREIBUNG
  • In der folgenden ausführlichen Beschreibung wird auf die beiliegenden Zeichnungen Bezug genommen, die einen Teil hiervon bilden und in denen als Veranschaulichung spezifische Ausführungsformen gezeigt werden, wie die Erfindung praktiziert werden kann.
  • In dieser Patentschrift wird eine zweite Oberfläche eines Halbleitersubstrats als durch die untere oder rückseitige Oberfläche ausgebildet angesehen, während eine erste Oberfläche als durch die obere, vordere oder Hauptoberfläche des Halbleitersubstrats ausgebildet angesehen wird. Die Ausdrücke „über“ und „unter“ wie in dieser Patentschrift verwendet, beschreiben deshalb einen relativen Ort eines strukturellen Merkmals zu einem anderen strukturellen Merkmal unter Berücksichtigung dieser Orientierung.
  • Der Ausdruck „seitlich“, wie er in dieser Patentschrift verwendet wird, soll eine Orientierung parallel zur Hauptoberfläche eines Halbleitersubstrats beschreiben.
  • Der Ausdruck „vertikal“, wie er in dieser Patentschrift verwendet wird, soll eine Orientierung beschreiben, die senkrecht zu der Hauptoberfläche des Halbleitersubstrats angeordnet ist.
  • Die Ausdrücke „elektrische Verbindung“ und „elektrisch verbunden“ beschreiben eine ohmsche Verbindung zwischen zwei Elementen.
  • Eine Ausführungsform wird als Nächstes unter Bezugnahme auf 1 bis 13 beschrieben. Diese Ausführungsform beinhaltet die Ausbildung eines dicken Metallgebiets auf einer Vorderseite eines Halbleiterwafers durch Galvanisieren unter Verwendung eines permanent an einen Halbleiterwafer gebondeten strukturierten Glassubstrats als Maske.
  • Unter Bezugnahme auf 1 wird ein Glassubstrat 200 mit einer ersten Seite 201 und einer zweiten Seite 202 gegenüber der ersten Seite 201 bereitgestellt. Öffnungen 205 werden danach im Glassubstrat 200 ausgebildet.
  • Gemäß einer Ausführungsform können die Öffnungen 205 ausgebildet werden, indem eine auf der ersten Seite 201 des Glassubstrats 200 ausgebildete erste Maske 211 und eine auf der zweiten Seite 202 des Glassubstrats 200 ausgebildete zweite Maske 212 verwendet wird, wie in 2 dargestellt. Die erste und zweite Maske 211, 212 weisen Öffnungen auf, die die Größe und den Ort der in dem Glassubstrat 200 auszubildenden Öffnungen 205 definieren. Die erste und zweite Maske 211, 212 sind so aufeinander ausgerichtet, dass entsprechende Öffnungen in der ersten und zweiten Maske 211, 212 einander überlappen und bedecken. Das Glassubstrat 200 wird dann geätzt, wobei die erste und zweite Maske 211, 212 als Ätzmasken verwendet werden.
  • Ein alternativer Ansatz zum Ausbilden der Öffnungen 205 ist in 3A bis 3C dargestellt. Eine Maske 213 wird nur auf einer Seite des Glassubstrats 200 ausgebildet, beispielsweise auf der ersten Seite 201, wie in 3A dargestellt. Die Maske 213 definiert die Größe und den Ort der in dem Glassubstrat 200 auszubildenden Öffnungen 205. In einem nachfolgenden Prozess wird das Glassubstrat 200 geätzt, wobei die Maske 213 als Ätzmaske verwendet wird, um Ausnehmungen 204 auszubilden, wie in 3A dargestellt. Die Tiefe der Ausnehmungen 204 kann etwa 50% oder mehr der Dicke des Glassubstrats 200 betragen.
  • In einem weiteren Prozess ist das Glassubstrat 200 mit den darin ausgebildeten Ausnehmungen 204 reversibel oder lösbar (vorübergehend) an einem Trägersubstrat 100 angebracht bzw. verbunden, wobei die erste Seite 201 die dem Trägersubstrat 100 zugewandten Ausnehmungen 204 aufweist. Die Ausnehmungen 204 werden somit durch das Trägersubstrat 100 bedeckt und geschlossen, wie in 3B dargestellt, um Hohlräume auszubilden.
  • In einem weiteren Prozess wird die zweite Seite 202 des Glassubstrats 200 gegenüber den Ausnehmungen 204 überarbeitet, beispielsweise mechanisch poliert oder geschliffen, bis die Ausnehmungen 204 freigelegt sind, wie in 3C dargestellt. Dadurch wird das durch das Trägersubstrat 100 getragene Glassubstrat 200 mit Öffnungen 205 versehen, die durch die freiliegenden Ausnehmungen 204 ausgebildet werden.
  • Das Trägersubstrat 100 kann ein beliebiger geeigneter Trägerwafer sein, beispielsweise ein Halbleiterwafer oder ein Glaswafer. Das Trägersubstrat 100 kann die gleiche Größe wie das Glassubstrat 200 aufweisen oder kann größer oder kleiner als das Glassubstrat 200 sein. Das Glassubstrat 200 ist typischerweise an einer ersten Seite 101 des Trägersubstrats 100 angebracht. Eine zweite Seite 102 des Trägersubstrats 100 ist gegenüber der ersten Seite 101 angeordnet.
  • Zum reversiblen oder lösbaren Anbringen des Glassubstrats 200 an dem Trägersubstrat 100 können verschiedene Bondprozesse verwendet werden. Beispielsweise wird das Glasträgersubstrat 100 mit einer durch UV-Strahlung härtbaren Resistschicht wie etwa einer Acrylschicht versehen. Die dem Trägersubstrat 100 zugewandte Seite des Glassubstrats 200 wird mit einer Trennschicht versehen wie etwa einer Licht-Wärme-Umwandlungsschicht. Das Glassubstrat 200 wird mit der Trennschicht auf der Resistschicht platziert, und die Resistschicht wird durch UV-Strahlung gehärtet. Dies liefert eine vorübergehende Verbindung zwischen dem Glassubstrat 200 und dem Trägersubstrat 100. Zum Lösen des Glassubstrats 200 von dem Trägerwafer 100 kann die Trennschicht durch einen Laser erhitzt werden, was bewirkt, dass die Trennschicht das Glassubstrat 200 freigibt. Die härtbare Resistschicht zusammen mit der Trennschicht ist kommerziell beispielsweise von 3MTM erhältlich. Alternativ können doppelseitige Klebstoffbänder, die ebenfalls kommerziell erhältlich sind, beispielsweise durch NITTOTM RevalphaTM, verwendet werden, um das Glassubstrat 200 vorübergehend auf das Trägersubstrat 100 zu bonden.
  • Die Ausnehmungen 204 sowie die Öffnungen 205 können durch einen beliebigen geeigneten Ätzprozess gebildet werden. Beispielsweise können die Masken 211, 212, 213 in 2 und 3A aus amorphem Silizium bestehen, das eine Hartmaske bildet. Eine derartige Maske kann durch Plasmaätzen strukturiert werden, wobei ein Fotoresist als Maske zum Strukturieren der Siliziummaske verwendet wird.
  • Das Glassubstrat 200 wird beispielsweise nasschemisch unter Verwendung von HF geätzt. Zum Entfernen der Maske 211, 212, 213 vom Glassubstrat kann eine alkalische Lösung verwendet werden.
  • Die in 3A bis 3C gezeigte Ausführungsform verwendet das Trägersubstrat 100 als einen Träger während des Polierens des Glassubstrats 200, um seine Dicke so zu reduzieren, dass die Ausnehmungen 204 an ihren Böden freigelegt werden. Das Glassubstrat 200, wie in 2 gezeigt, kann auch vorübergehend auf ein Trägersubstrat 100 nach dem Entfernen der ersten und zweiten Maske 211, 212 durch eine der oben beschriebenen Techniken gebondet werden. Alternativ kann das Trägersubstrat 100 entfallen, wenn das Glassubstrat 200 für die Handhabung ausreichend mechanisch stabil ist.
  • Zusätzlich zu den Öffnungen 205 kann im Glassubstrat 200 eine Ringstruktur oder eine Stufe 208 ausgebildet werden, wie in den 3A bis 3C gezeigt. Beispielsweise kann ein Gebiet 213a der Maske 213 entfernt oder nicht ausgebildet werden, so dass eine größere Ausnehmung entsteht, die sich bis zu einem seitlichen Rand des Glassubstrats 200 erstrecken kann. Dies ist durch die gestrichelten Linien in 3A und 3B gezeigt. In diesem Fall wird das gestrichelte Gebiet in 3C des Glassubstrats 200 nicht ausgebildet.
  • Die Gebiete zwischen benachbarten der Öffnungen 205 werden als Stege 222 bezeichnet, die die Öffnungen 205 voneinander abgrenzen. Diese Stege 222, wie in 2 gezeigt, werden später Trennlinien eines Halbleiterwafers bedecken.
  • In einem weiteren Prozess wird, wie in 4A dargestellt, ein Graben 206 im Glassubstrat 200 an der freiliegenden zweiten Seite 202 ausgebildet, während das Glassubstrat 200 von dem Trägerwafer 100 gestützt und getragen wird. Der Graben 206 kann beispielsweise durch Schneiden unter Verwendung einer Säge ausgebildet werden. Die Breite des Grabens 206 kann zwischen etwa 50 und 150 μm betragen, ohne darauf beschränkt zu sein. Die Funktion der Gräben 206 besteht in der Bereitstellung einer Verbindung zwischen den Öffnungen 205, die die Ausbildung einer elektrischen Verbindung zum Verbinden der Öffnungen 205 während des Galvanisierens gestatten.
  • Die Gräben 206 können eine Tiefe d3 aufweisen, die kleiner ist als die Dicke d1 des Glassubstrats 200. Die Dicke d1 des Glassubstrats 200 wird auch als Anfangsdicke bezeichnet. Die Tiefe d3 beträgt typischerweise weniger als 50% der Dicke d1. Typischerweise ist die verbleibende Dicke d2, die die Differenz von d1 und d3 ist, wie in 6 gezeigt, größer oder gleich 50% der Anfangsdicke und größer oder gleich der Enddicke des auszubildenden Metallgebiets.
  • Alternativ können die Gräben 206 in dem Glassubstrat 200 ausgebildet werden, ohne durch das Trägersubstrat 100 gestützt zu werden, falls beispielsweise das Glassubstrat 200 mechanisch ausreichend stabil ist, um der mechanischen Beanspruchung standzuhalten, die während des Sägens oder Schneidens auftritt. Alternative Prozesse zum Ausbilden der Gräben 206 sind ebenfalls möglich, beispielsweise Ätzen. Das Sägen ist jedoch ein vergleichsweise einfacher und kosteneffizienter Prozess.
  • Zusammen mit den Gräben 206 kann eine Ringstruktur 208, wie in 12 gezeigt, ausgebildet werden. Diese Ringstruktur 208 umgibt alle Öffnungen 205 und dient als ein Gebiet zum Kontaktieren und Ausbilden eines Ringleiters zum Verteilen des Stroms während des Galvanisierens. Diese Ringstruktur 208 kann jedoch auch durch Ätzen zusammen mit den Öffnungen 205 ausgebildet werden, wie oben beschrieben.
  • Bei einer weiteren Ausführungsform können die Gräben 206 in der ersten Seite 201 des Glassubstrats 200 in dem Stadium ausgebildet werden, wenn noch Ausnehmungen 204 vorliegen. Die erste Seite 201 wird dann mit den Gräben 206 versehen, und die zweite Seite 202 bildet dann nach dem Schleifen oder Polieren zum Freilegen der Ausnehmungen 204 und zum Ausbilden der Öffnungen 205 eine Seite, die mit einem Halbleiterwafer 300 in Kontakt gebracht wird, wie unten beschrieben.
  • Gemäß einer weiteren Ausführungsform kann das Glassubstrat 200 permanent an einem Halbleiterwafer 300 gebondet werden, wie in 5A gezeigt, gefolgt von dem Entfernen des Trägersubstrats 100 und der Ausbildung der Gräben 206 in der dann freiliegenden zweiten Seite 202 des Glassubstrats 200, wie in 5B gezeigt.
  • Der Halbleiterwafer 300 weist mehrere Halbleiterbauelemente 310 auf. Zwischen benachbarten der Halbleiterbauelemente 310 sind Trennlinien (Schnittgräben) eines Trenn- oder Sägerahmens 320 dargestellt. Entlang dieser Trennlinien 320 wird der Halbleiterwafer 300 später geschnitten, um die Halbleiterbauelemente 310 voneinander zu trennen.
  • Der Halbleiterwafer 300 kann aus einem beliebigen Halbleitermaterial hergestellt werden, das sich zum Herstellen von Halbleiterbauelementen eignet. Zu Beispielen für solche Materialien zählen unter anderem elementare Halbleitermaterialien wie etwa Silizium (Si), Verbindungshalbleitermaterialien der Gruppe IV wie etwa Siliziumcarbid (SiC) oder Silizium-Germanium (SiGe), binäre, ternäre oder quaternäre III-V-Halbleitermaterialien wie etwa Galliumarsenid (GaAs), Galliumphosphid (GaP), Indiumphosphid (InP), Galliumnitrid (GaN), Aluminiumgalliumnitrid (AlGaN), Indiumgalliumphosphid (InGaPa) oder Indiumgalliumarsenidphosphid (InGaAsP) und binäre oder ternäre II-VI-Halbleitermaterialien wie etwa Cadmiumtellurid (CdTe) und Quecksilbercadmiumtellurid (HgCdTe), um nur einige zu nennen. Die oben erwähnten Halbleitermaterialien werden auch als Homoübergangshalbleitermaterialien bezeichnet. Wenn zwei verschiedene Halbleitermaterialien kombiniert werden, entsteht ein Heteroübergangshalbleitermaterial. Zu Beispielen für Heteroübergangshalbleitermaterialien zählen unter anderem Silizium-(SixC1-x) und SiGe-Heteroübergangshalbleitermaterial. Für Leistungshalbleiteranwendungen werden gegenwärtig hauptsächlich Si-, SiC- und GaN-Materialien verwendet.
  • Die Halbleiterbauelemente 310 können beispielsweise Leistungshalbleiterbauelemente wie etwa zweipolige Bauelemente und dreipolige Bauelemente sein. Beispiele für zweipolige Bauelemente sind pn-Dioden und Schottky-Dioden, während Beispiele für dreipolige Bauelemente FETs und IGBT sind. Diese Bauelemente sind typischerweise vertikale Bauelemente mit mindestens einer Elektrode auf einer ersten Seite 301 des Halbleiterwafers 300 und mindestens einer anderen Elektrode auf einer zweiten Seite 302 des Halbleiterwafers 300. Die erste Seite 301 kann beispielsweise die Vorderseite des Halbleiterbauelements sein, wo beispielsweise das Sourcegebiet eines FET angeordnet ist. Die auszubildenden Metallgebiete fungieren in diesem Fall als Sourcemetallisierungen.
  • Beim Platzieren des Glassubstrats 200 auf dem Halbleiterwafer 300 werden die Stege 222 zwischen benachbarten der Öffnungen 205 über und entlang den Trennlinien 320 des Sägerahmens 320 angeordnet, wie beispielsweise in 5B dargestellt. Dies wird unter Bezugnahme auf 8 offensichtlicher, die eine Draufsicht des an den Halbleiterwafer 300 gebondeten Glassubstrats 200 zeigt. 8 veranschaulicht auch, dass die Stege 222 eine netzartige Struktur bilden und die Öffnungen 205 zweidimensional regelmäßig angeordnet sind.
  • Die Größe der Öffnungen 205 kann der Größe des Dotiergebiets entsprechen, das Kontaktgebiete des Halbleiterbauelements 310 bildet. Beispielsweise wird das Sourcegebiet typischerweise durch ein stark n-dotiertes Gebiet auf der Vorderseite des Halbleiterbauelements gebildet. Das Sourcegebiet kann sich bis zum seitlichen Rand des finalen Halbleitergebiets erstrecken, das heißt, es kann sich bis zu den Trennlinien 320 erstrecken, ist aber typischerweise von dort beabstandet, wodurch Platz für Randabschlussgebiete bleibt.
  • Weiterhin kann eine Sourceelektrodenstruktur auf der ersten Seite 301 des Halbleiterwafers 300 ausgebildet werden, wobei die Sourceelektrodenstruktur seitlich von den Trennlinien 320 beabstandet ist, um ausreichend Platz für Randabschlussgebiete bereitzustellen. Die Sourceelektrodenstruktur kann beispielsweise durch stark dotiertes Polysilizium gebildet werden.
  • Die Größe der Öffnungen 205 wird derart gewählt, dass die Stege 222 ausreichend breit sind, um sicherzustellen, dass die finale Trennung der Halbleiterbauelemente 310 entlang den Trennlinien 320 und den Stegen 222 vorgenommen werden kann, wodurch ausreichend Glasmaterial am seitlichen Rand der getrennten Halbleiterbauelemente 310 verbleibt, um die jeweiligen Halbleiterbauelemente 310 zu schützen und eine seitliche elektrische Isolierung auszubilden.
  • Beispielsweise kann die Breite der Stege 222 mindestens das Doppelte, typischerweise mindestens das Dreifache, beispielsweise etwa 200 μm, der Breite der Trennlinien 320 betragen, die zum Beispiel etwa 70 μm betragen kann, wohingegen die Breite der Trennlinien 320 typischerweise durch das Schneidverfahren angegeben wird, beispielsweise durch die Breite des Schneidblatts oder enger für Laser-Dicing-Techniken, oder aufgrund von Stabilitätsgründen der Glasgitter-Siliziumwafer-Verbindung.
  • Die Öffnungen 205 lassen gemäß einer Ausführungsform die aktiven Gebiete der Halbleiterbauelemente 310 oder zumindest die meisten der aktiven Gebiete derart unbedeckt, dass das Sourcegebiet oder die Sourceelektrodenstruktur freigelegt ist. Bei dem aktiven Gebiet kann es sich beispielsweise um die Gebiete handeln, wo die aktiven Zellen eines Leistungshalbleiterbauelements ausgebildet werden. Das periphere Gebiet, das das aktive Gebiet umgibt und den Randabschluss aufnimmt, kann durch Stege 222 des Glassubstrats 200 bedeckt sein.
  • Wenn Gräben 205 in dem Glassubstrat 200 ausgebildet werden, wobei das Glassubstrat 200 durch den Trägerwafer 100 gestützt wird, wird das Glassubstrat 200 gelöst, bevor es an den Halbleiterwafer 300 gebondet wird. Wenn das Glassubstrat 200 nicht durch das Trägersubstrat 100 gestützt ist, kann das Glassubstrat 200 direkt an den Halbleiterwafer 300 gebondet werden.
  • Somit kann das Verfahren gemäß einer Ausführungsform die Prozesse der 1, 2, 4A, 4B und 5B beinhalten. Gemäß einer weiteren Ausführungsform kann das Verfahren die Prozesse der 1, 2, 4B und 5B beinhalten. Gemäß noch einer weiteren Ausführungsform kann das Verfahren die Prozesse der 1, 3A, 3B, 3C, 4A, 4B und 5B beinhalten. Gemäß einer weiteren Ausführungsform kann das Verfahren die Prozesse der 1, 3A, 3B, 3C, 5A und 5B beinhalten. Gemäß noch einer weiteren Ausführungsform kann das Verfahren die Prozesse der 1, 2, 3C, 4A, 4B und 5B beinhalten. Gemäß noch einer weiteren Ausführungsform kann das Verfahren die Prozesse der 1, 2, 3C, 5A und 5B beinhalten.
  • Ungeachtet irgendeiner der oben beschriebenen Ausführungsformen ist das Glassubstrat 200 fest an den Halbleiterwafer 300 gebondet. Die erste Seite 201 des Glassubstrats 200 bildet hier eine Bondoberfläche, während die zweite Seite 202 die Gräben 205 trägt. Die Öffnungen 205 erstrecken sich von der ersten Seite 201 zur zweiten Seite 202.
  • Zum permanenten Bonden des Glassubstrats 200 an den Halbleiterwafer 300 kann ein beliebiger geeigneter Bondprozess verwendet werden. Beispielsweise kann anodisches Bonden verwendet werden, um das Glassubstrat 200 direkt auf dem Halbleiterwafer 300 zu bonden, insbesondere wenn das Halbleitermaterial des Halbleiterwafers 300 in den Gebieten des Trennrahmens 320 freigelegt ist.
  • Wenn die erste Seite 301 des Halbleiterwafers 300 beispielsweise durch eine dünne Isolierschicht in den Gebieten der Trennlinien 320 bedeckt ist, sind andere Bondprozesse geeigneter. Beispielsweise liefert das Glasfrittenbonden zuverlässige Bondverbindungen. Das Glasfrittenbonden verwendet ein Glaslot, das eine Schmelztemperatur unter der des Glassubstrats 200 aufweist. Das schmelzbare Glaslot wird geschmolzen und liefert eine adhäsive Verbindung, die Temperaturen von bis zu 500°C standhalten kann. Ein geeignetes Glaslot ist Bleiglas mit einem ausreichend hohen Gehalt an Bleioxid, um die Viskosität und Schmelztemperatur des Glases zu reduzieren, und auch Pb-freies Glaslot mit Bismutoxiden ist kommerziell erhältlich. Das Glaslot kann beispielsweise als eine dünne Glasschicht entweder auf dem Glassubstrat 200 oder dem Halbleiterwafer 300 abgeschieden werden, beispielsweise durch Schablonendruck und vorglasiert. Der Halbleiterwafer 300 und das Glassubstrat 200 werden dann bei der bezeichneten Schmelztemperatur des Glaslots in Kontakt gebracht (Abdichten). Es wird auch Druck ausgeübt, um den Halbleiterwafer 300 und das Glassubstrat 200 in engem Kontakt zu halten.
  • Eine weitere Option ist das Fusionsbonden. Das Fusionsbonden wird ausgeführt, indem der Halbleiterwafer 300 und das Glassubstrat 200 zusammengefügt werden. Dazu werden die erste Seite oder Oberfläche 301 des Halbleiterwafers 300 und die erste Seite oder Bondoberfläche 201 des Glassubstrats 200 entweder hydrophob oder hydrophil gemacht und dann in Kontakt gebracht und bei hohen Temperaturen getempert.
  • Das anodische Bonden, das Glasfrittenbonden und das Fusionsbonden erzeugen Bondverbindungen, die sehr hohen Temperaturen von mehr als 500°C standhalten können. Anodisches Bonden und Fusionsbonden erzeugen üblicherweise Bondverbindungen, die noch höhere Temperaturen tolerieren können.
  • Das adhäsive Bonden verwendet einen Glaskleber, der ebenfalls aufgetragen werden kann. Beispielsweise können Silikatklebstoffe verwendet werden, die kommerziell beispielsweise von Dow Corning erhältlich sind, sowie auf Epoxidklebern basierende Klebestoffe, beispielsweise von Epotek. Je nach der Natur des Glasklebstoffs kann die adhäsive Bondverbindung Temperaturen von bis zu 250°C bis 300°C für eine kurze Zeit in einer inerten Atmosphäre standhalten. Dies reicht für viele der Herstellungsprozesse aus, denen der Halbleiterwafer 300 ausgesetzt wird, um die Halbleiterkomponenten fertigzustellen.
  • Die Glasklebstoffe und auch das Glaslot können auch fotostrukturierbar sein, wenn eine Strukturierung erwünscht ist. Zu weiteren Optionen zählen die Ausbildung einer diamantartigen Kohlenstoffschicht (DLC – diamond-like carbon) auf dem Halbleiterwafer 300, um das anodische Bonden zu erleichtern.
  • In einem weiteren Prozess wird eine Adhäsionsschicht oder Klebstoffschicht auf freiliegenden Oberflächen 202, 205a, 206a, 207a des Glassubstrats 200, der Öffnungen 205 und des Grabens 206 ausgebildet. Die Adhäsionsschicht kann beispielsweise amorphes Silizium sein. Typischerweise wird die Adhäsionsschicht oder Klebstoffschicht nach dem Ausbilden der Gräben 206 und vor dem Bonden des Glassubstrats 200 an den Halbleiterwafer 300 ausgebildet. Es wäre jedoch auch möglich, die Klebstoffschicht in irgendeinem anderen Stadium auszubilden. Wenn beispielsweise die Gräben 206 an der ersten Seite 201 ausgebildet werden, wo die Ausnehmungen 204 und der Graben 206 ausgebildet werden, kann die Klebstoffschicht auf der ersten Seite 201 vor dem Polieren der zweiten Seite 202 des Glassubstrats 200 abgeschieden werden. Zudem kann die Klebstoffschicht abgeschieden werden, nachdem das Glassubstrat 200 auf den Halbleiterwafer 300 gebondet worden ist.
  • Es ist jedoch vorteilhaft, wenn die Seite des Glassubstrats 200, wo die Gräben 206 ausgebildet sind, einschließlich der Wände der Öffnungen 205 und der Gräben 206 von der Klebstoffschicht bedeckt sind, um die Haftung der später ausgebildeten Metallschicht und -gebiete zu verbessern.
  • Die resultierende Struktur nach dem Bonden des Glassubstrats 200 an den Halbleiterwafer 300 ist in 5B gezeigt. Gemäß einer Ausführungsform wird somit ein Stapel bereitgestellt, der den Halbleiterwafer 300 und das an dem Halbleiterwafer 300 angebrachte Glassubstrat 200 aufweist, wobei der Halbleiterwafer 300 mehrere Halbleiterbauelemente 310 aufweist und wobei das Glassubstrat 200 mehrere Öffnungen 205 aufweist, die jeweilige Bereiche der Halbleiterbauelemente 310 durch das Glassubstrat 200 unbedeckt lassen. Mindestens ein Graben 206 ist auf einer Seite 202 des Glassubstrats 200, die von dem Halbleiterwafer 300 weg weist, ausgebildet und verbindet die Öffnungen 205. Der Graben 206 weist eine Tiefe d3 auf, wie in 6 dargestellt, von weniger als einer Dicke d1 des Glassubstrats 200.
  • 6 zeigt eine weitere Ausführungsform, die zusätzlich zu den Öffnungen 206 weitere Öffnungen 207 aufweist. Nachfolgend werden die Öffnungen 205 als erste Öffnungen bezeichnet, und die Öffnungen 207 werden als zweite Öffnungen bezeichnet. Die ersten Öffnungen 205 können vorgesehen werden, um eine Sourcemetallisierung auszubilden. Die zweiten Öffnungen 207 können vorgesehen werden, um eine Gatemetallisierung auszubilden. Die ersten und zweiten Öffnungen 205, 207 können hinsichtlich Größe und/oder Gestalt voneinander differieren, da beispielsweise die Sourcemetallisierung einen größeren Strom als die Gatemetallisierung führen muss.
  • Wie oben beschrieben, kann die Klebstoffschicht auf allen freiliegenden Wänden und Oberflächen wie etwa der Oberfläche 205a der ersten Öffnung 205, der Oberfläche 207a der zweiten Oberfläche 207, der Oberfläche 206a des Grabens 206 und dem unbedeckten Bereich des Halbleiterwafers 300 ausgebildet werden.
  • Der Graben 206 verbindet die ersten und zweiten Öffnungen 205, 207 jedes Halbleiterbauelements 310 mit den ersten und zweiten Öffnungen 205, 207 benachbarter Halbleiterbauelemente 310. Dies ist am besten in 7 dargestellt, die eine dreidimensionale Ansicht eines Stapels zeigt, der den Halbleiterwafer 300 und ein auf dem Halbleiterwafer 300 gebondetes Glassubstrat 200 aufweist. Mehrere erste und zweite Öffnungen 205, 207 sind in dem Glassubstrat 200 auf geordnete Weise entsprechend dem Ort der jeweiligen Bereiche der Halbleiterbauelemente 310 ausgebildet, die mit einer Metallisierung versehen werden sollen. Mehrere Gräben 206, die hier parallel zueinander angeordnet sind, verbinden die ersten und zweiten Öffnungen 205, 207 einer jeweiligen Reihe der geordneten Anordnung. Es ist auch möglich, mehr als einen Graben 206 pro Öffnung 205, 207 vorzusehen, beispielsweise zwei, durch Bereitstellen von zusätzlichen Gräben 206, die senkrecht zu den in 7 gezeigten Gräben 206 verlaufen können, um ein Netz von Gräben 206 auszubilden.
  • Die Gräben 206 erstrecken sich bis zu der peripheren Ringstruktur 208, die hier als ein über den Umfang verlaufender Graben mit einer Breite ausgebildet ist, die größer ist als die Breite der Gräben 206. Die Ringstruktur 208 liefert einen elektrischen Kontakt zu jedem der Gräben 206, wenn sie danach mit Metall gefüllt wird. Da jede der ersten und zweiten Öffnungen 205, 207 mit mindestens einem der Gräben 206 verbunden ist, steht jede der ersten und zweiten Öffnungen 205, 207 dann auch in elektrischem Kontakt mit der Ringstruktur 208.
  • 8 zeigt eine Draufsicht auf das Glassubstrat 200. Die Stege 222 zwischen benachbarten der Öffnungen 205 bedecken die Trennlinien 320 des Trennrahmens und verlaufen entlang und auf diesen, wie oben beschrieben. Die Gräben 206 kreuzen die Stege 222, um benachbarte der Öffnungen 205 einer gegebenen Reihe zu verbinden. 8 zeigt eine Ausführungsform, wo nur eine Öffnung 205 pro Halbleiterbauelement 310 in dem Glassubstrat 200 vorgesehen ist.
  • In einem weiteren Prozess wird eine Metallschicht 410 mindestens auf freiliegenden Wänden des Grabens 206 und der Öffnungen 205 und auf den unbedeckten Bereichen der Halbleiterbauelemente 310 des Halbleiterwafers 300 ausgebildet. Dies ist in 9 dargestellt, die eine Querschnittsansicht entlang der Linie AA in 8 zeigt. Bei Bezugnahme auf 6 wird der Metallfilm 410 auf allen freiliegenden Wänden und Oberflächen wie etwa der Oberfläche 205a der ersten Öffnung 205, der Oberfläche 207a der zweiten Öffnung 207, der Oberfläche 206a des Grabens 206, dem unbedeckten Bereich des Halbleiterwafers 300 und auch auf der zweiten Seite des Glassubstrats 200 ausgebildet.
  • Der Metallfilm 410 kann konform abgeschieden werden, so dass der Metallfilm 410 alle unbedeckten Oberflächen des Glassubstrats 200 und die unbedeckt gelassenen Bereiche des Halbleiterwafers innerhalb der Öffnungen 205 bedeckt. Geeignete Verfahren zum Ausbilden des Metallfilms 410 sind beispielsweise Sputtern oder Aufdampfen.
  • Gemäß einer Ausführungsform ist die Metallschicht 410 ein Schichtstapel mit mindestens zwei Schichten oder mindestens drei Schichten aus verschiedenen Metallen oder Metalllegierungen. Beispielsweise kann durch Abscheiden verschiedener Metalle ein dreischichtiger Metallfilm 410 ausgebildet werden. Eine typische Kombination ist ein Al-Ti-Ag-Stapel, der sowohl eine gute ohmsche Verbindung zu den unbedeckten Bereichen des Halbleiterwafers 300 als auch eine gute Keimschicht für das nachfolgende Galvanisieren bereitstellt, oder im Fall einer blanken Glasoberfläche 205 nur ein Ti-Ag-Stapel, aufgrund einer guten Haftung von Ti an einer Glasoberfläche.
  • Gemäß einer Ausführungsform ist das Material des Metallfilms 410 von dem Material der Klebstoffschicht bzw. Adhäsionsschicht verschieden, die gemäß einer Ausführungsform mindestens an den Wänden der Öffnungen 205 in dem Glassubstrat 200 ausgebildet wurde. Wie oben beschrieben, kann die Klebstoffschicht eine amorphe Si-Schicht sein.
  • Der Metallfilm 410 wird derart abgeschieden, dass er die Wände und Böden der Gräben 206 und die Ringstrukturen 208 elektrisch mit den Wänden der Öffnungen 205 und den in den Öffnungen 205 unbedeckten Bereichen des Halbleiterwafers 300 verbindet. Der Metallfilm 410 sollte auch dick genug sein, um einen ausreichenden elektrischen Kontakt sicherzustellen. Gemäß einer Ausführungsform ist der Metallfilm etwa 2 µm oder weniger als 2 µm dick.
  • In einem weiteren Prozess wird, wie in 10A und 10B dargestellt, der Metallfilm 410 von der oberen Oberfläche oder Seite 202 des Glassubstrats 200 entfernt, wodurch der Metallfilm 410 an den Wänden der Gräben 206 und den Öffnungen 205 zurückbleibt, und auf den Bereichen des Halbleiterwafers 300, die durch das Glassubstrat 200 unbedeckt bleiben. Der Metallfilm 410 kann beispielsweise durch mechanisches Schleifen oder Polieren wie etwa Nasspolieren entfernt werden. Das Entfernen des Metallfilms 410 von der zweiten Seite 202 des Glassubstrats 200 verhindert, dass Metall danach auf der zweiten Seite 202 des Glassubstrats 200 abgeschieden wird, was dann später entfernt werden müsste.
  • Die verbleibenden Abschnitte des Metallfilms 410 an den Wänden der Gräben 206 und den Öffnungen 205 und auf den Bereichen des Halbleiterwafers 300, die durch das Glassubstrat 200 unbedeckt bleiben, werden als Metallschicht 410 bezeichnet, die die gewünschte elektrische Verbindung liefert.
  • 10A zeigt eine Querschnittsansicht entlang der Linie AA von 8, und 10B zeigt eine Querschnittsansicht entlang der Linie BB von 8.
  • In einem weiteren Prozess wird, wie in 11A und 11B dargestellt, ein Metall 401 durch Galvanisieren auf durch die Metallschicht 410 bedeckten Gebieten abgeschieden. Beispielsweise können Cu und/oder Ni plattiert werden. Die Gräben 206 und die Ringstruktur 208 liefern den elektrischen Kontakt zu diesen Gebieten während des Galvanisierens. Typischerweise wird das Metall 401 derart plattiert, dass es die Öffnungen 205 mindestens teilweise füllt. Die Dicke des plattierten Metalls 401 kann zwischen etwa 10 µm und 150 µm betragen. Beispiele liegen im Bereich von Dicken unter 10 µm zu Dicken von bis zu 50 µm oder 100 µm oder sogar bis zu 150 µm. Die Dicke des plattierten Metalls 401 kann von der späteren Funktion des Metalls als Kühlkörper und elektrischer Kontakt abhängen.
  • Die Dicke des Glassubstrats 200 ist typischerweise größer als die Enddicke des Metalls 401, da das Glassubstrat 200 als eine Maske zum Strukturieren des Metalls 401 beim Plattieren verwendet wird. Die Maskenfunktion des Glassubstrats 200 wird durch Strukturieren des Glassubstrats 200 bereitgestellt, um die Öffnungen 205 auszubilden, und durch Ausbilden der Metallschicht 410 an den Wänden der Öffnungen 205 des Glassubstrats 200, während die Oberseite oder Oberfläche 202 des Glassubstrats 200 unbedeckt bleibt, da dies das Plattieren des Metalls 401 an der oberen Oberfläche 202 des Glassubstrats 200 verhindert.
  • 11B ist eine dreidimensionale Darstellung der Struktur nach dem Plattieren des Metalls 401, das sowohl die Öffnungen 205 als auch die Gräben 206 füllt, während 11A eine Draufsicht auf das Glassubstrat 200 ist. Das plattierte Metall 401 kann auch die Öffnungen 205 und die Gräben 206 überwachsen. Typischerweise ist das Überwachsen der Gräben 206 wahrscheinlicher, da die Gräben 206 im Vergleich zu den Öffnungen 205 flach sind.
  • In einem weiteren Prozess wird, wie in 12A und 12B dargestellt, ein oberer Abschnitt des Glassubstrats 200 bis zu einer Tiefe entfernt, so dass die Gräben entfernt werden und keine elektrische Verbindung zwischen benachbarten Öffnungen verbleibt. Bei Bezugnahme auf 6 werden das Glassubstrat 200 und auch das plattierte Metall 401 bis zu einer Höhe unter dem unteren Teil der Gräben 206 poliert, d.h. zu einer Tiefe größer als d3. Die Dicke d2 des Glassubstrats 200 unter den Gräben 206 wird deshalb mindestens gleich und typischerweise größer als die gewünschte Enddicke des plattierten Metalls 401 nach dem Zurückschleifen oder Zurückpolieren eingestellt. Infolge des Schleif- oder Polierprozesses ist die obere Oberfläche des plattierten Metalls 401 mit der oberen Oberfläche des Glassubstrats 200 bündig. Das so bearbeitete plattierte Metall 401 wird auch als ein Metallgebiet 402 bezeichnet.
  • Gemäß einer Ausführungsform kann die Enddicke der Metallgebiete 402 zwischen etwa 50 µm und etwa 350 µm betragen.
  • Das Glassubstrat 200 isoliert seitlich die Metallgebiete 402 elektrisch voneinander und beabstandet sie auch, was für die nachfolgende Trennung der Halbleiterbauelemente 310 nützlich ist.
  • Typischerweise werden das Glassubstrat 200 und das plattierte Metall 401 in einem gemeinsamen Prozess poliert oder geschliffen. Da diese Materialien unterschiedliche Eigenschaften besitzen, kann typischerweise ein recht grobes Schleifwerkzeug verwendet werden. Um das abgetragene Glas und Metall effektiv zu entfernen, kann das Schleifwerkzeug Kanäle aufweisen, die den Transport des abgetragenen Materials gestatten. Beispielsweise kann eine Diamantschleifscheibe mit hohlen Kanälen verwendet werden.
  • Die resultierende Struktur ist in 12B dargestellt, die eine dreidimensionale Darstellung des rückpolierten plattierten Metalls 401 zum Ausbilden der Metallgebiete 402 ist, während 12A eine Draufsicht auf das rückpolierte Glassubstrat 200 ist.
  • Die 13A und 13B zeigen Prozesse, die den Prozessen der 11B und 12B für eine Ausführungsform, die die erste Öffnung 205 und die zweite Öffnung 207 aufweist, entsprechen. Während in 13A das plattierte Metall 401 in der ersten und zweiten Öffnung 205, 207 immer noch elektrisch miteinander durch die mit dem plattierten Metall 401 gefüllten Gräben 206 verbunden ist, verbleiben separate Metallgebiete 402 und 403 nach dem Rückpolieren, wie in 13B gezeigt.
  • Somit wird gemäß einer Ausführungsform mindestens ein Metallgebiet 402, 403 durch Galvanisieren eines Metalls 401 in den Öffnungen 205, 207 und dem Graben 206 und durch nachfolgendes Schleifen oder Polieren des Glassubstrats 200 und auch des plattierten Metalls 401, um die Gräben 206 mit dem in die Gräben 206 plattierten Metall 401 zu entfernen, ausgebildet.
  • Gemäß einer Ausführungsform besteht die als elektrische Verbindung und Keimschicht verwendete Metallschicht 410 aus einem von dem Material der Metallgebiete 402, 403 verschiedenen Material.
  • In einem weiteren Prozess gemäß einer Ausführungsform wird der Stapel mit dem Halbleiterwafer 300 und dem angebrachten Glassubstrat 200 geschnitten, um die Halbleiterbauelemente 310 zu trennen. Typischerweise verläuft der Schnitt entlang den Trennlinien 320 und, da die Stege 222 des Glassubstrats 200 an und entlang den Trennlinien 320 angeordnet sind, auch entlang den Stegen 222.
  • Beim Trennen der Halbleiterbauelemente 310 entlang den Trennlinien 320 erfolgt die Trennung durch Keramikmaterial mit ähnlichen mechanischen Eigenschaften. 8 veranschaulicht, dass die Trennlinien 320 durch und entlang der Längserstreckung der Stege 222 der Glassubstrate 200 und auch durch den Halbleiterwafer 300 verlaufen. Die Trennlinien 320 verlaufen nicht durch die Öffnungen 205, 207 und somit nicht durch die Metallgebiete 402, 403. Die Glassubstrate 200 und der Halbleiterwafer 300 besitzen ähnliche mechanische Eigenschaften, da beide Materialien spröde sind. Im Unterschied dazu sind die Metallgebiete 402, 403 aus einem duktilen Metall mit mechanischen Eigenschaften, die von denen des Halbleiterwafers 300 und der Glassubstrate 200 verschieden sind. Dieser Unterschied bei den mechanischen Eigenschaften würde während des Dicing, d.h. der Trennung, Schwierigkeiten bewirken, wenn die Trennung durch den Halbleiterwafer 300 und die Metallgebiete 402, 403 verlaufen würde. Diese Schwierigkeiten können durch den Ansatz wie hierin beschrieben reduziert oder vermieden werden.
  • Gemäß einer oder mehreren Ausführungsformen wird der Raum zwischen den separaten Metallisierungsgebieten 402, 403 für das Dicing verwendet. Somit verlaufen die Trennlinien 320 entlang den Räumen, aber nicht durch die Metallisierungsgebiete 402, 403. Dies gestattet eine noch weitere Zunahme der Dicke der Metallisierungsgebiete 402, 403, um die Wärmeableitung zu verbessern. Das Strukturieren des plattierten Metalls auf dem Halbleiterwafer 300 durch das strukturierte Glassubstrat 200 reduziert auch das Verwerfen des Halbleiterwafers 300.
  • Die Stege 222 des Glassubstrats 200 sollten breit genug sein, um ausreichend Raum für das Schneidwerkzeug bereitzustellen und um zu gestatten, dass ausreichend Glasmaterial nach der Trennung bei jedem Metallgebiet 402, 403 verbleibt. Das geschnittene Glas kann dann eine seitliche elektrische Isolation und auch eine mechanische Stabilisierung des Halbleitermaterials bereitstellen. Für das Schneiden kann beispielsweise eine Säge verwendet werden.
  • Beispielsweise veranschaulicht 13B eine finale Struktur nach dem Dicing. Das Glassubstrat 200 umgibt immer noch vollständig das Metallgebiet 402, 403 und liefert auch eine seitliche elektrische Isolation zwischen den Metallgebieten 402 und 403.
  • Weiterhin kann das Glassubstrat 200 als eine Bauelementpassivierung dienen. Dies gestattet das Weglassen der üblicherweise verwendeten Polyimidpassivierung. Die Glaspassivierung verbessert die elektrische Isolation aufgrund der besseren dielektrischen Charakteristika von Glas gegenüber Polyimid.
  • Somit wird ein Verfahren zum Herstellen von Halbleiterbauelementen beschrieben, das das Bereitstellen eines Glassubstrats 200 mit einer ersten Seite 201, einer zweiten Seite 202 und mehreren Öffnungen 205, 207 beinhaltet, wobei das Glassubstrat 200 eine Anfangsdicke d1 aufweist. Gräben 206 werden in dem Glassubstrat 200 auf der zweiten Seite 202 des Glassubstrats 200 ausgebildet, das die Öffnungen 205, 207 verbindet, und die eine Tiefe d3 aufweisen, die kleiner ist als die Anfangsdicke d1 des Glassubstrats 200. Das Glassubstrat 200 wird auf seiner ersten Seite 201 an einer ersten Seite 301 eines Halbleiterwafers 300 angebracht oder permanent daran gebondet, der mehrere Halbleiterbauelemente 310 aufweist, so dass die Öffnungen 205, 207 des Glassubstrats 200 jeweilige Bereiche der Halbleiterbauelemente 310 auf der ersten Seite des Halbleiterwafers 300 unbedeckt lassen. Eine Metallschicht 410 wird mindestens an freiliegenden Wänden der Gräben 206 und der Öffnungen 205, 207 und an den unbedeckten Bereichen der Halbleiterbauelemente des Halbleiterwafers 300 ausgebildet. Ein Metallgebiet 402 wird durch Galvanisieren von Metall 401 in den Öffnungen 205, 207 und den Gräben 206 und durch nachfolgendes Schleifen des Glassubstrats 200, um die Gräben 206 zu entfernen, ausgebildet. Der Stapel, der den Halbleiterwafer 300 und das angebrachte Glassubstrat 200 aufweist, wird geschnitten, um die Halbleiterbauelemente 310 zu trennen.
  • Somit weist gemäß einer Ausführungsform ein Halbleiterbauelement 310 ein Halbleitersubstrat 300 und ein an dem Halbleitersubstrat 300 angebrachtes Glassubstrat 200 auf. Das Glassubstrat 200 weist mindestens eine Öffnung 205 auf, die einen jeweiligen Bereich des Halbleiterbauelements 310 durch das Glassubstrat 200 unbedeckt lässt. Eine Metallschicht 410 wird an Wänden der Öffnung 205 in dem Glassubstrat 300 und auf den unbedeckten Bereichen des Halbleiterbauelements ausgebildet. Ein Metallgebiet 402 wird auf der Metallschicht 410 ausgebildet und füllt die Öffnungen 205, wobei eine obere Oberfläche des Metallgebiets 402 mit einer oberen Oberfläche 202 des Glassubstrats 200 bündig ist.
  • Die oben beschriebenen Ausführungsformen gestatten die Ausbildung von vergleichsweise dicken Metallgebieten 402, 403 sogar auf der oberen Oberfläche der Halbleiterbauelemente 310 ohne die Notwendigkeit für ein nachfolgendes Strukturieren der Metallgebiete 402, 403. Die Metallgebiete 402, 403 können beispielsweise mindestens 10 μm dick und bis zu 150 μm dick sein. Weiterhin kann eine seitliche elektrische Isolation sogar für Hochspannungsleistungsbauelemente zuverlässig durch das Glassubstrat 200 bereitgestellt werden, das zwischen den Metallgebieten 402, 403 bleibt. Weiterhin kann mehr als ein Metallgebiet für jedes Halbleiterbauelement 310 auf der oberen Oberfläche ausgebildet werden, beispielsweise für eine Gatemetallisierung und eine Sourcemetallisierung.
  • Zusätzlich dazu gestattet das Galvanisieren die Ausbildung von Metallgebieten mit einer höheren Abscheidungsrate als übliche Abscheidungsprozesse. Zudem kann die Abscheidung dadurch gesteuert werden, dass nur jene Gebiete mit einer Keimschicht versehen werden, wo Metallgebiete ausgebildet werden sollen. Somit gestattet die Abscheidung von Metall durch Galvanisieren eine Strukturplattierung. Weiterhin ist eine nachfolgende Strukturierung der Metallgebiete nicht erforderlich.
  • Ein Verfahren zum Herstellen von Halbleiterbauelementen beinhaltet das Bereitstellen eines Stapels mit einem Halbleiterwafer 300 und einem Glassubstrat 200 mit Öffnungen 205 und mindestens einem Graben 206, an dem Halbleiterwafer 300 angebracht. Der Halbleiterwafer 300 weist mehrere Halbleiterbauelemente 310 auf. Die Öffnungen 205 des Glassubstrats 200 lassen jeweilige Bereiche der Halbleiterbauelemente 310 durch das Glassubstrat 200 unbedeckt, während der Graben 206 die Öffnungen 205 verbindet. Eine Metallschicht 410 wird mindestens an freiliegenden Wänden des Grabens 206 und den Öffnungen 205, 207 und auf den unbedeckten Bereichen der Halbleiterbauelemente des Halbleiterwafers 300 ausgebildet. Ein Metallgebiet 402 wird durch Galvanisieren von Metall 401 in den Öffnungen 205, 207 und dem Graben 206 und durch nachfolgendes Schleifen des Glassubstrats 200, um die Gräben 206 zu entfernen, ausgebildet. Der Stapel des Halbleiterwafers 300 und des angebrachten Glassubstrats 200 wird geschnitten, um die Halbleiterbauelemente 310 zu trennen.
  • Unter Bezugnahme auf die 14A bis 14B wird ein Verfahren zum Herstellen eines Halbleitermoduls beschrieben. Dieses Verfahren kann beliebige der Prozesse der 1, 2, 3A bis 3C, 5B und 6 umfassen. Der Prozess des Ausbildens der Gräben 206 kann entfallen. Weiterhin wird keine Metallschicht 410 ausgebildet und kein Metall 401 wird plattiert.
  • Somit wird ein Stapel bereitgestellt, der einen Halbleiterwafer 300 und ein an dem Halbleiterwafer 300 angebrachtes Glassubstrat 200 aufweist. Der Halbleiterwafer 300 weist mehrere Halbleiterbauelemente 310 auf, und das Glassubstrat 200 weist mehrere Öffnungen 205 auf, die jeweils einen jeweiligen Bereich der Halbleiterbauelemente 310 durch das Glassubstrat 200 unbedeckt lassen.
  • In einem weiteren Prozess werden Lötperlen 450 in den Öffnungen 205 des Glassubstrats 200 auf den unbedeckten Bereichen des Halbleiterbauelements 310 ausgebildet. Die Anzahl der Lötperlen 450 ist nicht auf zwei beschränkt, sondern kann zwei, drei, vier oder noch mehr betragen. Es ist weiterhin möglich, einige der Öffnungen 205 mit einer Lötperle 450 zu versehen, während andere nicht bereitgestellt werden, wie in 14A dargestellt.
  • In einem weiteren Prozess wird der Stapel geschnitten, um separate Halbleiterbauelemente 310 auszubilden, die beispielsweise in 14B und 14C gezeigt sind.
  • Der Schneidprozess kann auch ausgeführt werden, bevor die Lötperlen 450 bereitgestellt werden. Somit kann das Verfahren das Bereitstellen eines Halbleiterbauelements 310 beinhalten, das ein Halbleitersubstrat 300 und ein an das Halbleitersubstrat 300 angebrachtes Glassubstrat 200 aufweist. Das Glassubstrat 200 weist mindestens eine Öffnung 205, 207 auf, die einen jeweiligen Bereich des Halbleiterbauelements 310 durch das Glassubstrat 200 unbedeckt lässt. Die Halbleiterbauelemente 310 können danach oder nach dem folgenden Prozess getrennt werden. In einem weiteren Prozess wird mindestens eine Lötperle 450 in der Öffnung 205 des Glassubstrats 200 auf dem unbedeckten Bereich des Halbleiterbauelements 310 ausgebildet und angeordnet.
  • Deshalb weist das Halbleiterbauelement 310 ein Halbleitersubstrat 300 und ein an dem Halbleitersubstrat 300 angebrachtes Glassubstrat 200 auf. Das Glassubstrat 200 weist mindestens eine Öffnung 205 auf, die einen jeweiligen Bereich des Halbleiterbauelements 310 durch das Glassubstrat 200 unbedeckt lässt. Mindestens eine Lötperle 450 ist in der Öffnung 205 des Glassubstrats 200 auf dem unbedeckten Bereich des Halbleiterbauelements 310 angeordnet.
  • In einem weiteren Prozess wird, wie in 15 dargestellt, das Halbleiterbauelement 310 mit der Lötperle 450 auf einen Systemträger oder Gehäuserahmen 500 gelötet, wobei das Glassubstrat 200 zwischen dem Systemträger bzw. dem Gehäuserahmen 500 und dem Halbleitersubstrat 300 angeordnet ist.
  • Die obigen Prozesse eignen sich besonders für das Flip-Chip-Bonden des Halbleiterbauelements 310, da das einen hohlen Rahmen bildende Glassubstrat 200 den seitlichen Fluss des geschmolzenen Lots blockiert und verhindert, dass das geschmolzene Lotmaterial der Lötperle während des Lötens ausbleichen kann. Zudem bildet das Glassubstrat 200, selbst wenn geschmolzenes Lot möglicherweise unter das Glassubstrat oder den Rahmen 200 zu einem seitlichen Rand des Halbleiterbauelements fließt, einen schlecht benetzbaren Abstandshalter, der das Halbleitermaterial von dem Lot beabstandet, da das geschmolzene Lot die Glasoberfläche nicht benetzt.
  • Die Geometrie, die Größe und der Ort der Öffnungen 205 sowie die Anzahl der Lötperlen können gemäß spezifischer Bedürfnisse variiert werden.

Claims (18)

  1. Verfahren zum Herstellen von Halbleiterbauelementen, wobei das Verfahren umfasst: Bereitstellen eines Stapels, der einen Halbleiterwafer (300) und ein an dem Halbleiterwafer (300) angebrachtes Glassubstrat (200) aufweist, wobei der Halbleiterwafer (300) mehrere Halbleiterbauelemente (310) aufweist, wobei das Glassubstrat (200) mehrere Öffnungen (205, 207) aufweist, die jeweils einen jeweiligen Bereich der Halbleiterbauelemente (310) durch das Glassubstrat (200) unbedeckt lassen, und mindestens einen Graben (206), der auf einer Seite (202) des Glassubstrats (200) ausgebildet ist, die von dem Halbleiterwafer (300) weg weist, und der die Öffnungen (205, 207) verbindet, wobei der mindestens eine Graben (206) eine Tiefe (d3) aufweist, die kleiner ist als eine Dicke (d1) des Glassubstrats (200); Ausbilden einer Metallschicht (410) mindestens auf freiliegenden Wänden des mindestens einen Grabens (206) und der Öffnungen (205, 207) und auf den unbedeckten Bereichen der Halbleiterbauelemente des Halbleiterwafers (300); Ausbilden eines Metallgebiets (402, 403) durch electrochemisches Abscheiden von Metall (401) in die Öffnungen (205, 207) und den mindestens einen Graben (206) und durch nachfolgendes Schleifen des Glassubstrats (200), um die den mindestens einen Graben (206) zu entfernen; und Schneiden des Stapels, der den Halbleiterwafer (300) und das angebrachte Glassubstrat (200) aufweist, um die Halbleiterbauelemente (310) zu trennen.
  2. Verfahren nach Anspruch 1, wobei das Bereitstellen des Stapels weiterhin umfasst: Bereitstellen des Glassubstrats (200) und Bonden des Glassubstrats (200) an den Halbleiterwafer (300).
  3. Verfahren nach Anspruch 2, wobei das Bereitstellen des Glassubstrats umfasst: Ausbilden der Öffnungen (205, 207), die sich durch das Glassubstrat (200) erstrecken; und Ausbilden des mindestens eines Grabens (206) vor dem Bonden des Glassubstrats (200) an den Halbleiterwafer (300).
  4. Verfahren nach Anspruch 3, weiterhin umfassend: Ausbilden einer Maske (211, 212, 213) auf dem Glassubstrat (200), wobei die Maske (211, 212, 213) die Größe und den Ort der Öffnungen (205, 207) definiert; und Ätzen der Öffnungen (205, 207) unter Verwendung der Maske (211, 212, 213) als Ätzmaske.
  5. Verfahren nach Anspruch 3 oder 4, weiterhin umfassend: Ausbilden einer Maske (213) auf einer ersten Seite (201) des Glassubstrats (200), wobei die Maske (213) den Ort und die Größe der Öffnungen (205, 207) definiert; Ätzen von Ausnehmungen (204) in das Glassubstrat (200) unter Verwendung der Maske (213) als Ätzmaske; Anbringen des Glassubstrats (200) mit seiner ersten Seite (201) an einem Trägersubstrat (100), sodass das Trägersubstrat (100) die Ausnehmungen (204) bedeckt; und Polieren einer zweiten Seite (202) des Glassubstrats (200), um die Ausnehmungen (204) freizulegen, wobei die freiliegenden Ausnehmungen (204) die Öffnungen (205, 207) des Glassubstrats bilden.
  6. Verfahren nach Anspruch 3 oder 4, weiterhin umfassend: Ausbilden einer ersten Maske (211) auf einer ersten Seite (201) des Glassubstrats (200), wobei die erste Maske (211) die Größe und den Ort der Öffnungen (205, 207) definiert; Ausbilden einer zweiten Maske (212) auf einer zweiten Seite (201) des Glassubstrats (200), wobei die zweite Maske (212) die Größe und den Ort der Öffnungen (205, 207) definiert; und Ätzen des Glassubstrats (200) unter Verwendung der ersten und zweiten Maske (211, 212) als Ätzmasken, um die Öffnungen (205, 207) auszubilden.
  7. Verfahren nach einem der Ansprüche 3 bis 6, weiterhin umfassend: Ausbilden des mindestens einen Graben (206) durch Sägen.
  8. Verfahren nach einem der Ansprüche 1 bis 7, wobei das Ausbilden der Metallschicht (410) umfasst: Abscheiden eines Metallfilms (410) und Schleifen oder Polieren des Metallfilms (410), um den Metallfilm (410) von einer Oberseite (202) des Glassubstrats (200), die von dem Halbleiterwafer (300) weg weist, zu entfernen.
  9. Verfahren nach einem der Ansprüche 1 bis 8, weiterhin umfassend: Schleifen des Metalls (401) zusammen mit dem Glassubstrat (200), um das Metallgebiet (402, 403) auszubilden.
  10. Verfahren nach einem der Ansprüche 1 bis 9, weiterhin umfassend: Ausbilden einer Adhäsionsschicht auf Oberflächen (202, 205a, 206a, 207a) des Glassubstrats (200), der Öffnungen (205, 207) und des mindestens einen Grabens (206).
  11. Verfahren nach einem der Ansprüche 1 bis 10, wobei das Glassubstrat (200) weiterhin Stege (222) zwischen benachbarten Öffnungen (205, 207) aufweist, und wobei die Stege (222) einen Trennrahmen (320) des Halbleiterwafers (300) bedecken.
  12. Verfahren nach einem der Ansprüche 1 bis 11, wobei das Glassubstrat (200) weiterhin Stege (222) zwischen benachbarten Öffnungen (205, 207) aufweist, und wobei das Schneiden des Stapels Schneiden des Glassubstrats (200) entlang der Stege (222) umfasst.
  13. Verfahren zum Herstellen von Halbleiterbauelementen, wobei das Verfahren umfasst: Bereitstellen eines Glassubstrats (200), das eine erste Seite (201), eine zweite Seite (202) und mehrere Öffnungen (205, 207) aufweist, wobei das Glassubstrat (200) eine Anfangsdicke (d1) aufweist; Ausbilden von Gräben (206) im Glassubstrat (200) auf der zweiten Seite (202) des Glassubstrats (200), wobei die Gräben (206) die Öffnungen (205, 207) verbinden und eine Tiefe (d3) aufweisen, die kleiner ist als die Anfangsdicke (d1) des Glassubstrats (200); Anbringen des Glassubstrats (200) mit seiner ersten Seite (201) an einer ersten Seite (301) eines Halbleiterwafers (300), der mehrere Halbleiterbauelemente (310) aufweist, so dass die Öffnungen (205, 207) des Glassubstrats (200) jeweilige Bereiche der Halbleiterbauelemente (310) auf der ersten Seite des Halbleiterwafers (300) unbedeckt lassen; Ausbilden einer Metallschicht (410) mindestens auf freiliegenden Wänden des der Gräben (206) und der Öffnungen (205, 207) und auf den unbedeckten Bereichen der Halbleiterbauelemente des Halbleiterwafers (300); Ausbilden eines Metallgebiets (402, 403) durch elektrochemische Abscheidung von Metall (401) in die Öffnungen (205, 207) und die Gräben (206) und durch nachfolgendes Schleifen des Glassubstrats (200), um die Gräben (206) zu entfernen; und Schneiden des Stapels, der den Halbleiterwafer (300) und das angebrachte Glassubstrat (200) aufweist, um die Halbleiterbauelemente (310) zu trennen.
  14. Verfahren nach Anspruch 13, weiterhin umfassend: lösbares Bonden des Glassubstrats (200) an einen Trägerwafer (100) und Ausbilden der Gräben (206) durch Sägen.
  15. Verfahren nach Anspruch 13 oder 14, weiterhin umfassend: Ausbilden einer Maske (213) auf der ersten Seite (201) des Glassubstrats (200), wobei die Maske (213) den Ort und die Größe der Öffnungen (205, 207) definiert; Ätzen von Ausnehmungen (204) in das Glassubstrat (200) unter Verwendung der Maske (213) als Ätzmaske; lösbares Bonden des Glassubstrats (200) an seiner ersten Seite (201) an einem Trägerwafer (100), sodass der Trägerwafer (100) die Ausnehmungen (204) bedeckt; und Polieren einer zweiten Seite (202) des Glassubstrats (200), um die Ausnehmungen (204) freizulegen, wobei die freiliegenden Ausnehmungen (204) die Öffnungen (205, 207) des Glassubstrats (200) bilden.
  16. Halbleiterbauelement, das aufweisend: ein Halbleitersubstrat (300) und ein an dem Halbleitersubstrat (300) angebrachtes oder befestigtes Glassubstrat (200), wobei das Glassubstrat (200) mindestens eine Öffnung (205, 207) aufweist, die einen jeweiligen Bereich des Halbleiterbauelements (310) durch das Glassubstrat (200) unbedeckt lässt; eine Metallschicht (410) auf Wänden der Öffnung (205, 207) im Glassubstrat (300) und auf den unbedeckten Bereichen des Halbleiterbauelements; und ein Metallgebiet (402, 403) auf der Metallschicht (410), das die Öffnung (205, 207) füllt, wobei eine obere Oberfläche des Metallgebiets (402, 403) mit einer oberen Oberfläche (202) des Glassubstrats (200) bündig ist, wobei die Metallschicht (410) aus einem anderen Material als das Metallgebiet (402, 403) hergestellt ist.
  17. Halbleiterbauelement nach Anspruch 16, wobei die Metallschicht (410) ein Schichtstapel ist, der mindestens zwei Schichten aus verschiedenen Metallen oder Metalllegierungen aufweist.
  18. Halbleiterbauelement nach einem der Ansprüche 16 bis 17, weiterhin umfassend eine Adhäsionsschicht mindestens an den Wänden der Öffnung (205, 207) im Glassubstrat (200) aus einem anderen Material als dem Material der Metallschicht (410).
DE102014106823.8A 2013-05-15 2014-05-14 Verfahren zur Herstellung von Halbleiterbauelementen mit einem Glassubstrat und Halbleiterbauelemente mit Glassubstrat Active DE102014106823B9 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/894,682 US9117801B2 (en) 2013-05-15 2013-05-15 Semiconductor devices having a glass substrate, and method for manufacturing thereof
US13/894,682 2013-05-15

Publications (3)

Publication Number Publication Date
DE102014106823A1 DE102014106823A1 (de) 2014-11-20
DE102014106823B4 true DE102014106823B4 (de) 2015-11-26
DE102014106823B9 DE102014106823B9 (de) 2017-03-09

Family

ID=51831513

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102014106823.8A Active DE102014106823B9 (de) 2013-05-15 2014-05-14 Verfahren zur Herstellung von Halbleiterbauelementen mit einem Glassubstrat und Halbleiterbauelemente mit Glassubstrat

Country Status (3)

Country Link
US (1) US9117801B2 (de)
CN (1) CN104167389B (de)
DE (1) DE102014106823B9 (de)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9981844B2 (en) * 2012-03-08 2018-05-29 Infineon Technologies Ag Method of manufacturing semiconductor device with glass pieces
US20150147850A1 (en) * 2013-11-25 2015-05-28 Infineon Technologies Ag Methods for processing a semiconductor workpiece
US9847235B2 (en) 2014-02-26 2017-12-19 Infineon Technologies Ag Semiconductor device with plated lead frame, and method for manufacturing thereof
DE102016116499B4 (de) * 2016-09-02 2022-06-15 Infineon Technologies Ag Verfahren zum Bilden von Halbleiterbauelementen und Halbleiterbauelemente
NL2019623B1 (en) * 2017-09-25 2019-04-01 Suss Microtec Lithography Gmbh Wafer support system, wafer support device, system comprising a wafer and a wafer support device as well as mask aligner
DE102017127089B4 (de) * 2017-11-17 2022-05-25 Infineon Technologies Austria Ag Multi-Die-Gehäuse und Leistungswandler
CN111524820B (zh) * 2020-04-29 2021-08-31 绍兴同芯成集成电路有限公司 晶圆双面铅锡合金凸块形成工艺
CN111524819B (zh) * 2020-04-29 2021-12-14 绍兴同芯成集成电路有限公司 一种2.5d、3d封装中的玻璃载板开窗及双面金属化工艺
CN112234016B (zh) * 2020-10-19 2023-06-23 绍兴同芯成集成电路有限公司 一种晶圆厚膜金属层、pad金属图案的制作工艺
DE102022207835A1 (de) 2022-07-29 2024-02-01 Robert Bosch Gesellschaft mit beschränkter Haftung Halbleiterwafer zur Waferlevelmessung und Verfahren zur Waferlevelmessung

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7298030B2 (en) * 2003-09-26 2007-11-20 Tessera, Inc. Structure and method of making sealed capped chips

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6008070A (en) * 1998-05-21 1999-12-28 Micron Technology, Inc. Wafer level fabrication and assembly of chip scale packages
CN1496951A (zh) * 2002-10-17 2004-05-19 三星电子株式会社 用于底切的金属布线方法
SG137651A1 (en) * 2003-03-14 2007-12-28 Micron Technology Inc Microelectronic devices and methods for packaging microelectronic devices
SG153627A1 (en) * 2003-10-31 2009-07-29 Micron Technology Inc Reduced footprint packaged microelectronic components and methods for manufacturing such microelectronic components
US9029200B2 (en) 2010-07-15 2015-05-12 Infineon Technologies Austria Ag Method for manufacturing semiconductor devices having a metallisation layer
US8202786B2 (en) 2010-07-15 2012-06-19 Infineon Technologies Austria Ag Method for manufacturing semiconductor devices having a glass substrate
US8552829B2 (en) 2010-11-19 2013-10-08 Infineon Technologies Austria Ag Transformer device and method for manufacturing a transformer device

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7298030B2 (en) * 2003-09-26 2007-11-20 Tessera, Inc. Structure and method of making sealed capped chips

Also Published As

Publication number Publication date
US9117801B2 (en) 2015-08-25
DE102014106823A1 (de) 2014-11-20
US20140339694A1 (en) 2014-11-20
DE102014106823B9 (de) 2017-03-09
CN104167389A (zh) 2014-11-26
CN104167389B (zh) 2017-06-09

Similar Documents

Publication Publication Date Title
DE102014106823B4 (de) Verfahren zur Herstellung von Halbleiterbauelementen mit einem Glassubstrat und Halbleiterbauelemente mit Glassubstrat
DE102011051823A1 (de) Verfahren zum Herstellen von Halbleiterbauelementen mit einem Glassubstrat
DE102016117562B4 (de) Halbleiterchip mit strukturierten seitenwänden und verfahren zu seiner herstellung
EP3345225B1 (de) Optoelektronisches halbleiterbauelement und verfahren zu dessen herstellung
DE102011051822A1 (de) Verfahren zur Herstellung von Halbleiterbauelementen mit einer Metallisierungsschicht
DE102014115177B4 (de) Halbleitervorrichtung mit einer lokal verstärkten Metallisierungsstruktur und Verfahren zu ihrer Herstellung
DE102017122650B4 (de) Halbleiterchip einschliesslich einer selbstausgerichteten rückseitigen leitfähigen schicht und verfahren zum herstellen desselben
DE102012110133B4 (de) Ein Halbleiterbauelement mit einem Durchkontakt und Herstellungsverfahren dafür
DE102012217533A1 (de) Verfahren zur Herstellung eines optoelektronischen Bauelements
DE102014101076B4 (de) Verfahren zur Herstellung von Halbleiterbauelementen
DE60203054T2 (de) Grossflächige siliziumcarbidelemente und zugehöriges herstellungsverfahren
DE102014110266B4 (de) Verfahren zum herstellen von halbleiterbauelementen
DE102008026839A1 (de) Verfahren zum Herstellen eines optoelektronischen Bauelements in Dünnschichttechnik
DE102015102718B4 (de) Verfahren zum Herstellen von Halbleitervorrichtung mit plattiertem Leiterrahmen
DE102014116082A1 (de) Halbleitervorrichtung mit einer spannungskompensierten Chipelelektrode
WO2014191497A1 (de) Verfahren zur herstellung einer mehrzahl von optoelektronischen halbleiterchips und optoelektronischer halbleiterchip
DE102015219183A1 (de) Halbleiterbauelement-Lastanschluss
DE102016116499A1 (de) Verfahren zum Bilden von Halbleiterbauelementen und Halbleiterbauelemente
DE102018132447A1 (de) Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
DE102006054311B4 (de) Verfahren zur Herstellung einer Halbleitervorrichtung und mit diesem herstellbare Halbleitervorrichtung
DE102014105077B4 (de) Verfahren zum Herstellen von Halbleiterbauelementen mit einem Glassubstrat, sowie Halbleiterbauelement
EP2223333A2 (de) Verfahren zur herstellung von halbleiterchips und halbleiterchip
DE102017123285A1 (de) Hochspannungsabschlussstruktur einer Leistungshalbleitervorrichtung
DE102010032813A1 (de) Verfahren zur Herstellung eines optoelektronischen Halbleiterbauteils und optoelektronisches Halbleiterbauteil
DE102017107198A1 (de) Verfahren zum Herstellen eines optoelektronischen Halbleiterchip und optoelektronischer Halbleiterchip

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R082 Change of representative