DE102010017600A1 - Diamant-SOI mit dünner Siliziumnitridschicht - Google Patents
Diamant-SOI mit dünner Siliziumnitridschicht Download PDFInfo
- Publication number
- DE102010017600A1 DE102010017600A1 DE102010017600A DE102010017600A DE102010017600A1 DE 102010017600 A1 DE102010017600 A1 DE 102010017600A1 DE 102010017600 A DE102010017600 A DE 102010017600A DE 102010017600 A DE102010017600 A DE 102010017600A DE 102010017600 A1 DE102010017600 A1 DE 102010017600A1
- Authority
- DE
- Germany
- Prior art keywords
- layer
- diamond
- wafer
- nitride
- polysilicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02524—Group 14 semiconducting materials
- H01L21/02532—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/02373—Group 14 semiconducting materials
- H01L21/02381—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02439—Materials
- H01L21/02441—Group 14 semiconducting materials
- H01L21/02444—Carbon, e.g. diamond-like carbon
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02439—Materials
- H01L21/02488—Insulating materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02494—Structure
- H01L21/02496—Layer structure
- H01L21/02505—Layer structure consisting of more than two layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
- H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
- H01L23/3732—Diamonds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Recrystallisation Techniques (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
Abstract
Description
- QUERVERWEIS AUF VERWANDTE ANMELDUNGEN
- Diese Anmeldung beansprucht den Nutzen der Priorität der vorläufigen US-Anmeldung Nr. 61/299,702, eingereicht am 29. Januar 2010, die hierin durch Verweis vollständig aufgenommen wird.
- BESCHREIBUNG VON AUSFÜHRUNGSFORMEN
- Es werden Diamant-SOI-(SODOS – Silizium-auf-Diamant-auf-Silizium), Diamant-auf-Silizium- sowie Siliziumdünnschicht-auf-Diamantdickschicht-Prozesstechnologien entwickelt, um den Wärmefluss durch das Substrat für die Verwendung in Hochleistungsvorrichtungen zu verbessern. Im Fall von SODOS wird die eingebettete Diamantschicht als Wärmesenke verwendet – ein Wärmeverteiler, der die Temperatur von Halbleitervorrichtungen verringert, die mit hoher Leistung in dem obigen Vorrichtungssilizium betrieben werden. Die Wärmeleitfähigkeit von Diamant ist 10-mal besser als die von Silizium und 1000-mal besser als die von Oxid.
- Trotz der Verwendung hochreiner Komponenten im HFCVD-Reaktor (Heißdrahtaktivierte chemische Dampfabscheidung) ist festgestellt worden, dass erhöhte Niveaus beweglicher Schwermetallionen aus der Diamant- und Keimschicht in die angrenzende Vorrichtungs-Siliziumschicht diffundieren und so die Qualität des Siliziums verringern und die Lebensdauer der Elektronen- und Loch-Ladungsträger verkürzen. Während nachfolgender Diffusionsvorgänge können diese Ionen aus den Diamant- und Siliziumschichten herausdiffundieren und eine Kreuzdotierung der Fertigungs-Prozessausrüstung verursachen.
- Wünschenswert wären eine verbesserte Diamant-SOI-Vorrichtung und ein Verfahren zur Ausbildung derselben, wobei eine Barriere zwischen der Diamant-SOI-Schicht und der Vorrichtungs-Siliziumschicht ausgebildet sein kann, um die Diffusion von Ionen zu blockieren und die Lebensdauer der Träger des Vorrichtungssiliziums zu verbessern.
- Die beigefügten Zeichnungen, die in diese Beschreibung aufgenommen sind und einen Teil derselben bilden, illustrieren Ausführungsformen der Erfindung und dienen zusammen mit der Beschreibung zur Erklärung der Prinzipien der Erfindung. Es zeigen:
-
1A bis1E eine Diamant-SOI-Vorrichtung und ein entsprechendes Verfahren zur Ausbildung gemäß Ausführungsformen der vorliegenden Lehren und -
2A bis2E eine weitere exemplarische Diamant-SOI-Vorrichtung und ein entsprechendes Verfahren zur Ausbildung gemäß Ausführungsformen der vorliegenden Lehren. - Es wird darauf hingewiesen, dass manche Details der Figuren vereinfacht sind und eher so gezeichnet sind, dass sie das Verständnis der Ausführungsformen der Erfindung erleichtern, als dass strikte strukturelle Exaktheit, Details und Maßstab gewahrt würden.
- Es wird nun detailliert auf die vorliegenden Ausführungsformen (exemplarischen Ausführungsformen) der Erfindung Bezug genommen, für die Beispiele in den beigefügten Zeichnungen illustriert sind. Wo immer möglich, werden in den Zeichnungen durchgängig dieselben Bezugsziffern zur Bezeichnung derselben oder ähnlicher Teile verwendet. In der folgenden Beschreibung wird auf die beigefügten Zeichnungen Bezug genommen, die einen Teil derselben bilden und in denen zur Illustration spezifische exemplarische Ausführungsformen gezeigt sind, in denen die Erfindung angewendet werden kann. Diese Ausführungsformen werden hinreichend detailliert beschrieben, um dem Fachmann die Anwendung der Erfindung zu ermöglichen, und es versteht sich, dass andere Ausführungsformen verwendet werden können und dass Änderungen vorgenommen werden können, ohne den Umfang der Erfindung zu verlassen. Die folgende Beschreibung ist daher rein exemplarisch.
- Ausführungsformen der vorliegenden Lehren können ein Verfahren und eine Vorrichtung bereitstellen, in der eine zwischen der Diamant-SOI-Schicht und der Vorrichtungssiliziumschicht angeordnete dünne Nitridbarriere (Siliziumnitrid oder eines der anderen Nitride) die Diffusion von Ionen in die Vorrichtungsschicht blockiert und die Lebensdauer des Vorrichtungssiliziums verbessert. Gemäß den oben beschriebenen Ausführungsformen weisen eine Diamant-Keimschicht und die entsprechende gezüchtete Diamantschicht hohe Niveaus an metallischen und beweglichen Ionen-Kontaminanten auf. Die dünne Nitridschicht zwischen der Diamantschicht und dem Vorrichtungssilizium blockiert die Diffusion von Kontaminanten in die Vorrichtungssiliziumschicht über der Diamantschicht sowie einen Handle-Wafer oder ein Substrat unter der Diamantschicht und verbessert die Träger-Lebensdauer des Vorrichtungssiliziums.
- Die dünne Nitridschicht hat minimale Auswirkungen auf die Wärmeleitfähigkeit der Diamant-SOI-Schicht. In bestimmten Ausführungsformen fördert eine Polysiliziumschicht auf der dünnen Nitridschicht die Keimdichte, wenn eine Grabenreinigung (die Grabenreinigung ist eine B-Reinigung, wie unten beschrieben, mit einer längeren HCL-Spülung) zum Entfernen von dotierenden Ionen aus der Diamantkeimschicht verwendet wird. Außerdem vereinfacht die dünne Nitridschicht einen nachfolgenden Grabenisolierungsprozess beträchtlich.
- Durch die Verwendung einer dünnen Nitridschicht zwischen der Diamantschicht und dem Vorrichtungssilizium kann die Oxidation der Diamantschicht blockiert werden und außerdem ein guter Ätzstopp für die Silizium-Grabenätzung bereitgestellt werden, einen nachfolgenden Vorgang, der zum seitlichen Isolieren von Vorrichtungen auf der Oberfläche des Wafers verwendet werden kann.
-
1A bis1E zeigen eine Diamant-Silizium-auf-Isolator-(SOI-)-Vorrichtung (z. B.100 in1E ) und ein entsprechendes Verfahren zur Ausbildung gemäß Ausführungsformen der vorliegenden Lehren. Für den Durchschnittsfachmann dürfte leicht ersichtlich sein, dass die Vorrichtung100 und das Verfahren, die in1A bis1E dargestellt sind, eine verallgemeinerte, schematische Illustration darstellen und dass andere Schritte und Komponenten hinzugefügt werden können oder vorhandene Schritte und Komponenten entfernt oder modifiziert werden können. - In
1E kann die Vorrichtungsstruktur100 einen Handle-Wafer110 , ein planarisiertes Polysilizium120 auf dem Handle-Wafer110 , eine Diamantschicht140 auf dem planarisierten Polysilizium120 , eine dünne Nitridschicht150 auf der Diamantschicht140 , eine auf der dünnen Nitridschicht150 ausgebildete Vorrichtung170 und einen Polysilizium-Verkapselungsstoff180 aufweisen, wobei der Polysilizium-Verkapselungsstoff180 wie dargestellt planarisiert und von der Vorrichtungsseite entfernt ist. - In
1A ist der für die exemplarischen Ausführungsformen geeignete Handle-Wafer110 dargestellt. Der Handle-Wafer110 kann ein Oxidmaterial aufweisen. Der Handle-Wafer kann ein Oxidmaterial oder Schichten auf einem Teil seiner oder auf allen seinen Oberflächen aufweisen. Der Handle-Wafer110 kann in einem Prozess ausgebildet sein, der beispielsweise die Schritte Rotations-Spül-Trocknung (Spin-Rinse-Dry, SRD), BW-Rückseitenbehandlung (BW Backtouch), Kaliumhydroxid-(KOH-)-Reinigung, Ritzen, Nach-Rückseitenbehandlungs-Reinigung (wobei HF Oxid von dem Handle-Wafer ablöst, Schwefel-, SC1-Reinigung, SC2-Reinigung) sowie Bondreinigung aufweist. - Ein exemplarischer Vorrichtungswafer
170 ist in1B dargestellt. Der Vorrichtungswafer170 kann eine dünne Nitridschicht150 auf einer Oberfläche des Vorrichtungswafers, eine Diamantschicht140 auf einer Oberfläche der dünnen Nitridschicht140 sowie eine Polysiliziumbeschichtung120 auf der Diamantschicht140 und der gegenüberliegenden Oberfläche des Vorrichtungswafers170 aufweisen. - Der Vorrichtungswafer
170 kann ein Substrat, einen Wafer oder eine Epitaxieschicht, Silizium- oder andere Halbleiterschicht umfassen. Generell kann die Halbleiterschicht aus jedem Material bestehen, das den Bedingungen der Diamantzucht (beispielsweise Temperaturen von über 700°) standhalten kann. Zum Beispiel kann der Halbleiter wenigstens einen der Stoffe Silizium, SiGe, SiC, GaN, InP, GaAs, AlGaN, InAlN, AlGaN oder Kombinationen daraus umfassen. Es sei darauf hingewiesen, dass die Handle- oder Vorrichtungswafer je nach Anwendung entweder vom Typ N oder vom Typ P sein können und eine niedrige oder hohe Dotierungskonzentration aufweisen können. - Der Vorrichtungswafer
170 kann in einem Prozess ausgebildet sein, in dem der Wafer typischerweise z. B. in SC1/SC2-Lösungen vorgereinigt wird und in dem Siliziumnitrid über einen LPCVD-Prozess (chemische Dampfabscheidung bei niedrigem Druck) zu einer Dicke von ca. 1000 Å abgelagert wird. Nach der Ausbildung des Vorrichtungswafers170 kann eine Diamantkeimschicht durch Eintauchen in eine Kolloidlösung chemisch abgelagert werden, die Diamantstaub-Nanopartikel (nicht dargestellt) enthält, aus welchen die Diamantschicht140 auf ca. 1,5 μm gezüchtet werden kann. Nach der Ausgestaltung der Diamantschicht140 kann das Polysilizium120 auf ca. 2 μm über wenigstens der Vorrichtungs-170 -seite und der Diamant-140 -seite abgelagert werden. Außerdem kann das Polysilizium120 die Struktur, wie in1B gezeigt, einkapseln. Das über der Diamantschicht140 abgelagerte Polysilizium120 kann durch einen chemisch-mechanischen Polier-(CMP-)-prozess planarisiert werden (120a ), wonach eine Bondreinigung durchgeführt werden kann. - Die dünne Nitridschicht
150 kann zu einer Dicke mit geeigneter Ionenblockierungswirkung abgelagert oder anderweitig dazu ausgebildet sein. Die Nitridschicht kann aus einem der Stoffe Si3N4, SixN, AlN, TaN, TiN und Silizium-Oxynitrid bestehen. Bestimmte metallische Barrieren können TiW und TiWN als potentielle ”metallische” Barrieren aufweisen. Wie in1C dargestellt, kann das CMP-planarisierte Polysilizium120a an den Handle-Wafer110 gebondet sein, wie ebenfalls dem Fachmann bekannt. Nach dem Verbonden der Vorrichtungswafer-170 -Struktur mit dem Handle-Wafer110 wird die gebondete Wafer-Struktur zur Weiterverarbeitung umgekehrt, wie im Weiteren gezeigt und beschrieben. - In
1D können das Polysilizium120 auf der Vorrichtungs-170 -seite und der Vorrichtungswafer selbst behandelt sein, um ihre Dicke bis innerhalb ca. 15 μm von der Diamant-Silizium-Grenzfläche zu reduzieren. Die Behandlung kann einen Schleifvorgang, wie dem Fachmann bekannt, umfassen, gefolgt von einer KOH-Reinigung, einer Nachpoliturreinigung und einer B-Reinigung. Die B-Reinigung besteht aus H2SO4/H2O2 (zum Entfernen organischer Stoffe), 10:1 HF verdünnt mit DI H2O, SC1 (NH4OH/H2O2 zum Entfernen von Partikeln) und SC2 (HCL/H2O2 zum Entfernen metallischer Stoffe). Außerdem kann wiederum eine Polysiliziumschicht120 auf dem dickenreduzierten Vorrichtungs-170 -silizium ausgebildet sein. Beispielsweise kann das Polysilizium zu einer Dicke von ca. 2 μm ausgebildet sein. Es sei darauf hingewiesen, dass Polysilizium gleichzeitig auf der Vorder- und der Rückseite des Wafers abgelagert ist. Das Polysilizium auf der Rückseite dient der Kontrolle über Materialspannungen, um Verwerfungen des Wafers zu verringern. - Wie in
1E dargestellt, kann die Vorrichtungs-170 -seite poliert werden, um die Polysiliziumschicht120 zu entfernen, was eine Dicke des Vorrichtungssiliziums von ca. 3 bis ca. 7 μm ergibt. Um diese Dicke des Vorrichtungssiliziums zu erreichen, können durch Polieren ca. 7 bis ca. 10 μm des Polysiliziums120 und des Vorrichtungs-170 -Siliziums entfernt werden. - In
1D und1E kann die dünne Nitridschicht150 ein Siliziumnitrid mit einer Dicke von ca. 0,1 μm aufweisen, und die Diamantschicht140 kann bei einer Dicke von ca. 1,5 μm liegen. In bestimmten Ausführungsformen kann zum Trennen der Wafer nach dem Bonden Wasserstoffimplantation (Smartcut) verwendet werden. Hier erfolgt die Implantation vor dem Bonden der Wafer. Nach dem Bonden spaltet ein thermischer Schritt den Wafer an der Spitze der Implantation. Diese Wasserstoffimplantation kann neben Schleifen und Polieren bei der Bildung von dünnen Silizium-auf-Diamant-auf-Silizium-Schichten verwendet werden. Bei diesem Ansatz ist generell dünneres Vorrichtungssilizium im Bereich von ca. 0,1 bis ca. 1,5 Mikrometern möglich, je nach der Wasserstoffimplantationsenergie. -
2A bis2E zeigen eine Diamant-Silizium-auf-Isolator-(SOI-)-Vorrichtung (z. B.200 in2E ) und ein entsprechendes Verfahren zur Ausbildung gemäß weiteren Ausführungsformen der vorliegenden Lehren. Für den Durchschnittsfachmann dürfte leicht ersichtlich sein, dass die Vorrichtung200 und das Verfahren, die in2A bis2E dargestellt sind, eine verallgemeinerte, schematisierte Illustration darstellen und dass andere Schritte und Komponenten hinzugefügt oder vorhandene Schritte und Komponenten entfernt oder modifiziert werden können. - In
2E kann die Vorrichtungsstruktur200 einen Handle-Wafer210 , ein planarisiertes Polysilizium220 auf dem Handle-Wafer210 , eine Nitridbarriere230 auf dem planarisierten Polysilizium220 , eine Diamantschicht240 auf der Nitridschicht230 , eine dünne Polysiliziumschicht260 (von ca. 300 Å zur Förderung der Keimbildung) auf der Diamantschicht, eine dünne Nitridschicht250 auf der Polysiliziumschicht260 , eine dünne Pad-Oxidschicht290 (von ca. 650 Å) in der Nitridschicht250 , die Vorrichtung270 auf der Pad-Oxidschicht290 und einen Polysilizium-Verkapselungsstoff280 aufweisen, wobei der Polysilizium-Verkapselungsstoff280 , wie dargestellt, planarisiert und von der Vorrichtungsseite entfernt ist. - In
2A ist der für die exemplarischen Ausführungsformen geeignete Handle-Wafer210 dargestellt. Der Handle-Wafer210 kann ein Oxidmaterial umfassen. Der Handle-Wafer210 kann in einem Prozess ausgebildet sein, der beispielsweise die Schritte Rotations-Spül-Trocknung (Spin-Rinse-Dry, SRD), BW-Rückseitenbehandlung (BW Backtouch), KOH-Reinigung, Ritzen, Nach-Rückseitenbehandlungs-Reinigung und Bondreinigung aufweist. - Ein exemplarischer Vorrichtungswafer
270 ist in2B dargestellt. Der Vorrichtungswafer270 kann aufweisen: eine dünne Oxidschicht290 auf einer Oberfläche des Vorrichtungswafers, eine dünne Nitridschicht250 auf einer Oberfläche der Oxidschicht290 (hier kann zur Förderung der Keimbildung eine dünne (300 Å) Polysiliziumschicht260 eingefügt sein), eine Diamantschicht240 auf einer Oberfläche der dünnen Nitridschicht250 und eine Polysiliziumbeschichtung220 sowohl auf der Diamantschicht240 als auch auf der gegenüberliegenden Oberfläche des Vorrichtungswafers270 . Zusätzlich kann eine dünne Schicht Polysilizium (ca. 300 Å) auf dem Nitrid abgelagert sein, um die Keimbildung zu fördern. In der Zeichnung weist die Schicht250 eine dünne Oxidschicht290 zwischen der dünnen Nitridschicht250 und der Vorrichtung270 auf. In bestimmten Ausführungsformen kann eine zusätzliche Nitridschicht230 auf der Diamantschicht240 ausgebildet sein. Die zusätzliche Nitridschicht230 kann eine Nitridbarriere auf dem Diamant240 (d. h. zwischen der Diamantschicht240 und dem planarisierten Polysilizium220a ) sein, um die Diamantfilmschicht240 vollständig einzukapseln. - Der Vorrichtungswafer
270 kann ein Substrat, einen Wafer oder eine Epitaxieschicht, Silizium- oder andere Halbleiterschicht aufweisen. Generell kann die Halbleiterschicht aus jedem Material bestehen, das den Bedingungen der Diamantzucht (z. B. Temperaturen von mehr als 700°C) standhalten kann. Beispielsweise kann der Halbleiter wenigstens einen der Stoffe Silizium, SiGe, SiC, GaN, InP, GaAs, AlGaN, InAlN, AlGaN oder Kombinationen daraus umfassen. - Der Vorrichtungswafer
270 kann in einem Prozess ausgebildet sein, in dem der Wafer typischerweise z. B. in SC1/SC2-Lösungen vorgereinigt wird, ein Pad-Oxid zu einer Dicke von ca. 300 Å gezüchtet wird (die Erfinder haben festgestellt, dass 625 Å Pad-Oxid als Ätzstopp an der Grabenätzung erforderlich sein können) und ein LPCVD-(chemische Dampfabscheidung bei Niederdruck)-Siliziumnitrid zu einer Dicke von ca. 1000 Å abgelagert wird. In bestimmten Ausführungsformen kann die Pad-Oxiddicke im Bereich von ca. 100 Å bis ca. 1000 Å liegen. Ein Pad-Oxid am dünneren Ende des Bereiches kann den thermischen Widerstand minimieren; aber je nach Prozessarchitektur und -ablauf kann auch ein Pad-Oxid an einem dickeren Ende des Bereiches genutzt werden. Es kann eine Diamantkeimschicht (nicht dargestellt) abgelagert sein, aus welcher die Diamantschicht240 zu einer Dicke von ca. 1,5 μm gezüchtet werden kann. In bestimmten Ausführungsformen kann die Diamantschicht im Bereich von ca. 0,1 μm bis ca. 100 Mikrometern liegen. Erhöhte Wärmeleitfähigkeit lässt sich am höheren Ende des exemplarischen Bereiches erzielen. Nach der Gestaltung der Diamantschicht240 kann das Polysilizium220 zu einer Dicke von ca. 2 μm über wenigstens der Vorrichtungs-270 -seite und der Diamant-240 -seite abgelagert werden. Zusätzlich kann das Polysilizium220 die Struktur einkapseln, wie in2B gezeigt. Das über der Diamantschicht240 abgelagerte Polysilizium220 kann durch einen CMP-Prozess planarisiert (220a ) werden, worauf eine Bondreinigung durchgeführt werden kann. In bestimmten Ausführungsformen kann das Polysilizium undotiert sein, sofern es nicht wünschenswert ist, eine dotierte Schicht vorzusehen, um eine ”eingebettete Schicht mit niedrigem Widerstand” auszubilden, was für einige Ansätze wie NPN-Bipolarflüsse von Vorteil sein kann. - Die dünne Nitridschicht
250 und die Nitridschicht230 können zu einer Dicke mit geeigneter Ionenblockierungswirkung abgelagert oder anderweitig dazu ausgebildet sein. In bestimmten Ausführungsformen kann die zusätzliche Nitridbarriere230 an der Grenzfläche der Diamantschicht240 und der Polysiliziumschicht220 ausgebildet sein. Mit der zusätzlichen Nitridbarriereschicht230 kann die Diamantschicht240 vollständig eingekapselt sein. - Die dünne Nitridschicht
250 und die zusätzliche Nitridbarriereschicht230 können zu einer Dicke mit geeigneter Ionenblockierungswirkung abgelagert oder anderweitig dazu ausgebildet sein. Die Nitridbarriereschicht kann eine Dicke von ca. 500 Å bis ca. 3000 Å aufweisen. Ferner kann die Nitridbarriereschicht eine Dicke von ca. 1000 Å aufweisen. Die dünne Nitridschicht250 und die Nitridbarriereschicht230 können aus einem der Stoffe Si3N4, SixN, AlN, TaN und TiN bestehen. - Wie in
2C dargestellt, kann das CMP-planarisierte Polysilizium an den Handle-Wafer210 gebondet sein, wie dem Fachmann bekannt. Im Anschluss an das Verbonden der Struktur aus2B mit dem Handle-Wafer210 wird die gebondete Wafer-Struktur zur Weiterverarbeitung umgekehrt, wie im Weiteren gezeigt und beschrieben. - In
2D können das Polysilizium220 auf der Vorrichtungs-270 -seite und der Vorrichtungswafer selbst behandelt sein, um seine Dicke bis innerhalb ca. 15 μm von der Diamant-Silizium-Grenzfläche zu reduzieren. Die Behandlung kann ein Schleifen, wie dem Fachmann bekannt, umfassen, gefolgt von einer KOH-Reinigung, einer Nachpoliturreinigung und einer B-Reinigung. Weiter kann eine Polysiliziumschicht220 auf der dickenreduzierten Vorrichtung270 ausgebildet sein. Zum Beispiel kann das Polysilizium220 zu einer Dicke von ca. 2 μm ausgebildet sein. - Wie in
2E gezeigt, kann die Vorrichtungs-270 -seite poliert sein, um die Polysiliziumschicht220 zu entfernen, was eine Dicke des Vorrichtungssiliziums von ca. 3 bis ca. 7 μm ergibt. Um diese Dicke des Vorrichtungssiliziums zu erreichen, können durch Polieren ca. 7 bis ca. 10 μm des Polysiliziums und der Vorrichtungssiliziumstruktur entfernt werden. - In
2D und2E kann das dünne Nitrid250 ein Siliziumnitrid mit einer Dicke von ca. 0,1 μm aufweisen, und die Diamantschicht240 kann bei einer Dicke von ca. 1,5 μm liegen. - In der beschriebenen Ausführungsform ist ersichtlich, dass die Polysiliziumschicht auf dem Nitrid zur Förderung der Keimbildung vorgesehen sein kann. Das Polysilizium hat bessere Wärmeleitfähigkeit als Dielektrika, so dass eine Maximierung der Dicke der Nitridbarriere selbst ermöglicht wird (weil das Oxidienen des Nitrids zur Verbesserung der Nukleation die Barriereneigenschaften verringert und den thermischen Widerstand erhöht). Außerdem hat Polysilizium ähnliche Nukleationseigenschaften wie Silizium (besser als Grabengereinigtes Nitrid). Durch Ablagern des Polysiliziums auf nur einer Seite kann die Diamantablagerung an derjenigen Seite reduziert werden, die nicht Polysilizium-beschichtet ist, wenn z. B. die darunter liegende Schicht Nitrid ist. Weiterhin kann das Polysilizium als Getterungsschicht wirken (es kann Verunreinigungen in Korngrenzen aufnehmen). Zusätzlich kann eine Grabenätzung verwendet werden, um metallische Kontaminanten aus der Keimschicht auszuwaschen, wenn Polysilizium auf der Nitridschicht verwendet wird. Darüber hinaus blockiert die beschriebene dünne Nitridschicht zwischen der Diamantkeimschicht und dem Vorrichtungssilizium die Oxidation der Diamantschicht und stellt einen guten Ätzstopp für die Grabenätzung bereit. Eine Pad-Oxiddicke von 650 Å auf dem Nitrid stellt einen besseren Ätzstopp bereit und sorgt dafür, dass die gesamte Dicke des Nitrids nach der Grabenätzung erhalten bleibt. Dies kann das Problem lösen, dass die Integration von Grabenisolierung durch die Entflammbarkeit der Diamantschicht problematisch ist, wenn diese normalen thermischen Oxidationsbedingungen ausgesetzt ist. Die beschriebenen Ausführungsformen lösen außerdem Verfahrensprobleme für die Diamant-SOI-Integration bei minimalem Verlust an Wärmefluss, da die Nitrid- und Pad-Ox-Schichten dünn sind. Die Wärmeleitfähigkeit für durch LPCVD gebildetes stöchiometrisches Siliziumnitrid beträgt 25–36 W/m-K. Zum Vergleich: Siliziumdioxid = 1,3, Silizium bei Raumtemperatur = 148 und Diamant = 1300 W/m-K.
- In jeder der beschriebenen Ausführungsformen kann in dem Diamantreaktor eine In-Situ-Ablagerung von Nitrid und/oder Polysilizium durchgeführt werden, um zu verhindern, dass nachfolgende Nitrid- und/oder Polysiliziumablagerungssysteme einer Kreuzdotierung ausgesetzt werden.
- In bestimmten Ausführungsformen kann der Handle-Wafer als Vorrichtungswafer verwendet werden. Dieser Ansatz kann eine mögliche Kreuzdotierung auf andere Fertigungsausrüstung verhindern.
- Ungeachtet dessen, dass die Zahlenbereiche und Parameter, in denen der breite Umfang der Erfindung dargelegt ist, Näherungen sind, sind die in den spezifischen Beispielen dargelegten Zahlenwerte so genau wie möglich angegeben. Inhärent enthält jedoch jeder Zahlenwert bestimmte Fehler, die sich zwangsläufig aus der Standardabweichung ergeben, welche in den jeweiligen Testmessungen zu finden ist. Darüber hinaus sind alle hier offenbarten Bereiche so zu verstehen, dass sie alle und jegliche darin zusammengefassten Teilbereiche umfassen. Beispielsweise kann ein Bereich von ”weniger als 10” alle und jegliche Teilbereiche zwischen dem (und einschließlich des) Minimalwert null und dem Maximalwert 10 aufweisen; d. h. alle und jegliche Teilbereiche mit einem Minimalwert gleich oder größer als null und einem Maximalwert gleich oder kleiner als 10, z. B. 1 bis 5. In bestimmten Fällen können die für den Parameter angegebenen Zahlenwerte negative Werte annehmen. In diesem Fall kann der Beispielwert eines Bereiches, der mit ”kleiner als 10” angegeben ist, negative Werte annehmen; z. B. –1, –2, –3, –10, –20, –30 usw.
- Die Erfindung ist zwar in Bezug auf eine oder mehrere Umsetzungen illustriert worden, jedoch können Änderungen und/oder Modifikationen an den illustrierten Beispielen vorgenommen werden, ohne von dem Geist und Umfang der beigefügten Ansprüche abzuweichen. Außerdem kann, auch wenn ein besonderes Merkmal der Erfindung möglicherweise mit Bezug auf nur eine von mehreren Umsetzungen offenbart ist, ein solches Merkmal mit einem oder mehreren Merkmalen der anderen Umsetzungen kombiniert werden, wie es für eine gegebene oder besondere Funktion gewünscht oder vorteilhaft ist. Darüber hinaus sind, soweit die Ausdrücke ”einschließlich”, ”schließt ein”, ”aufweisend”, ”weist auf”, ”mit” oder Varianten davon in der ausführlichen Beschreibung und den Ansprüchen verwendet werden, diese Ausdrücke auf ähnliche Weise einschließend zu verstehen wie der Ausdruck ”umfassend”. Der Ausdruck ”wenigstens eine(r/s) der” gibt an, dass einer oder mehrere der aufgeführten Gegenstände ausgewählt werden können. Weiterhin bedeutet der Ausdruck ”auf”, in Bezug auf zwei Materialien verwendet, in der vorliegenden Erläuterung und den vorliegenden Ansprüchen zumindest eine gewisse Berührung zwischen den Materialien, während ”über” bedeutet, dass die Materialien zwar nahe beieinander, aber möglicherweise mit einem oder mehreren zusätzlichen Materialien dazwischen angeordnet sind, so dass Berührung möglich, aber nicht erforderlich ist. Weder ”auf” noch ”über” implizieren gemäß der vorliegenden Verwendung irgendeine Richtung. Der Ausdruck ”konform” beschreibt ein Beschichtungsmaterial, bei dem Winkel des darunterliegenden Materials durch das konforme Material erhalten bleiben. Der Ausdruck ”ca.” gibt an, dass der angeführte Wert etwas verändert werden kann, sofern die Änderung nicht zu fehlender Konformität des Prozesses oder der Struktur mit der illustrierten Ausführungsform führt. ”Exemplarisch” schließlich gibt an, dass die Beschreibung als Beispiel verwendet wird, und impliziert nicht, dass es sich um eine Idealform handelt. Andere Ausführungsformen der Erfindung werden für den Fachmann aus der Erwägung der Beschreibung und der Anwendung der hier offenbarten Erfindung deutlich. Die Beschreibung und die Beispiele sind als lediglich exemplarisch anzusehen, während ein tatsächlicher Umfang und Gedanke der Erfindung durch die folgenden Ansprüche angegeben wird.
- Ausdrücke für die relative Position sind gemäß ihrer Verwendung in dieser Anmeldung auf Basis einer Ebene definiert, die parallel zu der üblichen Ebene oder Arbeitsfläche eines Wafers oder Substrates liegt, unabhängig von der Lage des Wafers oder Substrates. Der Ausdruck ”horizontal” oder ”lateral” ist gemäß seiner Verwendung in dieser Anmeldung definiert als eine Ebene, die parallel zu der üblichen Ebene oder Arbeitsfläche eines Wafers oder Substrates liegt, unabhängig von der Lage des Wafers oder Substrates. Der Ausdruck ”vertikal” bezeichnet eine senkrecht zur Horizontalen verlaufende Richtung. Ausdrücke wie ”auf”, ”Seite” (beispielsweise in ”Seitenwand”), ”höher”, ”tiefer”, ”über”, ”oben” und ”unter” sind bezüglich dessen definiert, dass die übliche Ebene oder Arbeitsfläche sich auf der oberen Fläche des Wafers oder Substrates befindet, unabhängig von der Lage des Wafers oder Substrates.
Claims (22)
- Verfahren zum Ausbilden einer Halbleitervorrichtung, umfassend: Ablagern einer dünnen Nitridschicht zwischen einer Diamant-SOI-Schicht und einer Vorrichtungsschicht, um einen Vorrichtungswafer auszubilden; Ablagern einer Polysiliziumschicht auf dem Vorrichtungswafer; Planarisieren des Polysiliziums auf einer aktiven Seite des Vorrichtungswafers; und Anbringen der planarisierten Seite des Vorrichtungswafers an einem Handle-Wafer, um eine Vorrichtungsstruktur auszubilden.
- Verfahren gemäß Anspruch 1, weiterhin umfassend: Ablagern von Polysilizium auf der Handle-Wafer-Seite der Vorrichtungsstruktur; und Polieren der Vorrichtungsseite der Vorrichtungsstruktur.
- Verfahren gemäß Anspruch 1, wobei die Vorrichtungsschicht Silizium umfasst.
- Verfahren gemäß Anspruch 2, wobei das Polieren umfasst, die Vorrichtungsseite der Vorrichtungsstruktur bis innerhalb ca. 3 bis ca. 7 μm von einer Diamant-Silizium-Grenzfläche des Vorrichtungswafers zu polieren.
- Verfahren gemäß Anspruch 1, wobei die dünne Nitridschicht Siliziumnitrid umfasst.
- Verfahren gemäß Anspruch 1, wobei die dünne Nitridschicht eine Dicke von ca. 0,1 μm umfasst.
- Verfahren zum Ausbilden einer Halbleitervorrichtung, umfassend: Ausbilden eines Vorrichtungswafers durch das Verfahren, welches umfasst: Ausbilden einer Oxidschicht auf einer Vorrichtungssiliziumschicht, Ausbilden einer Nitridbarriereschicht auf der Oxidschicht, Ausbilden einer Diamantschicht auf der Nitridbarriereschicht, Ablagern einer dünnen Nitridschicht auf der Diamantschicht, Ablagern einer Polysiliziumschicht auf dem Vorrichtungswafer und Planarisieren des Polysiliziums auf einer aktiven Seite des Vorrichtungswafers; Anbringen des Vorrichtungswafers an einem Handle-Wafer, um eine Vorrichtungsstruktur auszubilden; Ablagern von Polysilizium auf der Handle-Wafer-Seite der Vorrichtungsstruktur und Polieren der Vorrichtungsseite der Vorrichtungsstruktur bis innerhalb ca. 3 bis ca. 7 μm von einer Diamant-Silizium-Grenzfläche des Vorrichtungswafers.
- Verfahren gemäß Anspruch 7, weiterhin umfassend: Anordnen einer Nitridbarriere an einer Grenzfläche der Diamantschicht und des Polysiliziums, wobei die Nitridbarriere die Diamantschicht vollständig einkapselt.
- Verfahren gemäß Anspruch 7, wobei das Nitrid Siliziumnitrid umfasst.
- Verfahren gemäß Anspruch 7, wobei die dünne Nitridschicht eine Dicke von ca. 0,1 μm umfasst.
- Verfahren zum Ausbilden einer Halbleitervorrichtung, wobei das Verfahren umfasst: Ablagern eines dünnen Pad-Oxids und einer dünnen Nitridbarriereschicht auf einem Siliziumwafer; Ausbilden einer Barriere-Keimschichtoberfläche, um das Wachstum von Diamant zu fördern; Züchten einer Diamantschicht aus der Keimschicht; Ablagern einer dünnen Nitridbarriereschicht auf der Diamantschicht; Ablagern von Polysilizium auf der dünnen Nitridbarriereschicht; Polieren der Polysiliziumschicht; selektives Bonden der Halbleitervorrichtung an eine Siliziumschicht, wenn ein Silizium-auf-Diamant-auf-Silizium-(SODOS-)-Wafer gestaltet ist.
- Verfahren zum Ausbilden einer Halbleitervorrichtung, wobei das Verfahren umfasst: Ablagern eines dünnen Pad-Oxids und einer dünnen Nitridbarriere auf einem Siliziumwafer; Ablagern einer dünnen Polysiliziumschicht auf der Nitridbarriere, um das Wachstum von Diamant zu fördern; Züchten einer Keimbildung auf der Oberfläche, um das Wachstum von Diamant zu fördern; Züchten einer Diamantschicht aus der Keimschicht; Ablagern einer dünnen Nitridbarriereschicht auf der Diamantschicht; Ablagern von Polysilizium auf der dünnen Nitridbarriereschicht; Polieren der Polysiliziumschicht; selektives Bonden an eine Siliziumschicht, wenn ein SODOS-Wafer gestaltet ist.
- Halbleitervorrichtung, umfassend: eine Diamantschicht auf einer Halbleiterstruktur und eine Barriereschicht zwischen der Diamantschicht und der Halbleiterstruktur, wobei die Barriereschicht eine Dicke umfasst, die so gestaltet ist, dass sie dünn genug ist, um den thermischen Widerstand zu minimieren, und dick genug ist, um Diffusion von Kontaminanten aus der Diamantschicht in die Halbleiterstruktur zu blockieren.
- Vorrichtung gemäß Anspruch 13, weiterhin eine zweite Barriereschicht auf einer äußeren Oberfläche der Diamantschicht umfassend, wobei die Barriereschichten die Diamantschicht vollständig einkapseln.
- Vorrichtung gemäß Anspruch 13, wobei die Barriereschicht eine Dicke im Bereich von ca. 500 Å bis ca. 3000 Å umfasst.
- Vorrichtung gemäß Anspruch 13, wobei die Barriereschicht einen der Stoffe Si3N4, SixN, AlN, TaN und TiN umfasst.
- Vorrichtung gemäß Anspruch 13, wobei die Halbleiterstruktur wenigstens einen der Stoffe Silizium, SiGe, SiC, GaN, InP, GaAs, AlGaN, InAlN, AlGaN oder Kombinationen daraus umfasst.
- Vorrichtung gemäß Anspruch 13, wobei die Halbleiterstruktur Silizium-auf-Diamant-auf-Silizium-Strukturen umfasst.
- Halbleitervorrichtung, umfassend: einen Vorrichtungswafer, der eine dünne Nitridschicht zwischen einer Diamant-SOI-Schicht und einer Vorrichtungsschicht umfasst; eine Polysiliziumschicht auf dem Vorrichtungswafer, wobei das Polysilizium auf einer aktiven Seite des Vorrichtungswafers planarisiert ist; und eine polierte Polysiliziumschicht auf einer Handle-Wafer-Seite der kombinierten Struktur.
- Halbleitervorrichtung, umfassend: eine dünne Nitridschicht zwischen einer Diamant-SOI-Schicht und einer Vorrichtungssiliziumschicht.
- Verfahren gemäß Anspruch 20, weiterhin eine Nitridbarriereschicht auf einer Oberfläche der Diamant-SOI-Schicht umfassend, die der dünnen Nitridschicht gegenüberliegt, wobei die Diamantschicht von der dünnen Nitridschicht und der Nitridbarriereschicht vollständig eingekapselt ist.
- Halbleitersubstrat, umfassend: eine eingebettete Diamantschicht, die auf einer gegenüberliegenden Oberfläche durch eine Nitridschicht geschützt ist.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US29970210P | 2010-01-29 | 2010-01-29 | |
US61/299,702 | 2010-01-29 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE102010017600A1 true DE102010017600A1 (de) | 2011-08-04 |
DE102010017600B4 DE102010017600B4 (de) | 2022-07-14 |
Family
ID=44316187
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE102010017600.1A Active DE102010017600B4 (de) | 2010-01-29 | 2010-06-25 | Diamant-SOI mit dünner Siliziumnitridschicht |
Country Status (4)
Country | Link |
---|---|
US (1) | US8815641B2 (de) |
CN (1) | CN102142363B (de) |
DE (1) | DE102010017600B4 (de) |
TW (1) | TWI497652B (de) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8476150B2 (en) | 2010-01-29 | 2013-07-02 | Intersil Americas Inc. | Methods of forming a semiconductor device |
JP6100200B2 (ja) * | 2014-04-24 | 2017-03-22 | 信越半導体株式会社 | 貼り合わせsoiウェーハの製造方法 |
JP6118757B2 (ja) * | 2014-04-24 | 2017-04-19 | 信越半導体株式会社 | 貼り合わせsoiウェーハの製造方法 |
US9806025B2 (en) | 2015-12-29 | 2017-10-31 | Globalfoundries Inc. | SOI wafers with buried dielectric layers to prevent Cu diffusion |
US10584412B2 (en) | 2016-03-08 | 2020-03-10 | Ii-Vi Delaware, Inc. | Substrate comprising a layer of silicon and a layer of diamond having an optically finished (or a dense) silicon-diamond interface |
CN110943066A (zh) * | 2018-09-21 | 2020-03-31 | 联华电子股份有限公司 | 具有高电阻晶片的半导体结构及高电阻晶片的接合方法 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5387555A (en) * | 1992-09-03 | 1995-02-07 | Harris Corporation | Bonded wafer processing with metal silicidation |
US5552345A (en) * | 1993-09-22 | 1996-09-03 | Harris Corporation | Die separation method for silicon on diamond circuit structures |
US6255195B1 (en) * | 1999-02-22 | 2001-07-03 | Intersil Corporation | Method for forming a bonded substrate containing a planar intrinsic gettering zone and substrate formed by said method |
US7132309B2 (en) * | 2003-04-22 | 2006-11-07 | Chien-Min Sung | Semiconductor-on-diamond devices and methods of forming |
US6964880B2 (en) * | 2003-06-27 | 2005-11-15 | Intel Corporation | Methods for the control of flatness and electron mobility of diamond coated silicon and structures formed thereby |
US20050017351A1 (en) * | 2003-06-30 | 2005-01-27 | Ravi Kramadhati V. | Silicon on diamond wafers and devices |
US6987028B2 (en) * | 2003-07-24 | 2006-01-17 | Intel Corporation | Method of fabricating a microelectronic die |
EP1858071A1 (de) * | 2006-05-18 | 2007-11-21 | S.O.I.TEC. Silicon on Insulator Technologies S.A. | Verfahren zur Herstellung eines Halbleitermaterial-auf-Isolator Wafer und Halbleitermaterial-auf-Isolator Wafer |
-
2010
- 2010-03-09 US US12/719,988 patent/US8815641B2/en active Active
- 2010-06-17 TW TW099119639A patent/TWI497652B/zh active
- 2010-06-25 DE DE102010017600.1A patent/DE102010017600B4/de active Active
- 2010-06-28 CN CN201010222737.XA patent/CN102142363B/zh active Active
Also Published As
Publication number | Publication date |
---|---|
US20110186840A1 (en) | 2011-08-04 |
DE102010017600B4 (de) | 2022-07-14 |
TWI497652B (zh) | 2015-08-21 |
TW201126653A (en) | 2011-08-01 |
CN102142363B (zh) | 2015-04-22 |
CN102142363A (zh) | 2011-08-03 |
US8815641B2 (en) | 2014-08-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE112005000775B4 (de) | Halbleiter-auf-Isolator-Substrat und daraus hergestellte Bauelemente | |
DE102010039147B4 (de) | Halbleiterstruktur und ein Verfahren zum Bilden derselben | |
DE102014204114B4 (de) | Transistor mit einer Gateelektrode, die sich rund um ein oder mehrere Kanalgebiete erstreckt, und Verfahren zu seiner Herstellung | |
DE112005000512B4 (de) | Verfahren zum Herstellen eines Halbleiterbauelements mit flachen Isolationsgräben und verringerter Ausbildung von Einkerbungen | |
DE102010061295B4 (de) | Halbleitervorrichtung mit metallischem Träger | |
DE112015003436T5 (de) | Halbleiterelement, Verfahren zu dessen Herstellung, Halbleitersubstrat und Kristallschichtstruktur | |
DE102014119659A1 (de) | Struktur und bildungsverfahren für fin-artigen feldeffekttransistor | |
DE102010017600A1 (de) | Diamant-SOI mit dünner Siliziumnitridschicht | |
DE112012003260T5 (de) | Substrat, Halbleitervorrichtung und Verfahren zur Herstellung derselben | |
DE102013101113A1 (de) | Vorrichtung und Verfahren für einen Leistungs-MOS-Transistor | |
DE102004012241A1 (de) | Verfahren zum Füllen von tiefen Grabenstrukturen mit Füllungen ohne Hohlräume | |
DE102015116576B4 (de) | Superjunction-Halbleitervorrichtung mit entgegengesetzt dotierten Halbleiterbereichen, die in Gräben ausgebildet sind, und Verfahren zur Herstellung | |
DE112018003323T5 (de) | Verwenden eines mehrschichtigen gate-abstandshalters zur reduzierung der erosion eines halbleiter-fin während einer abstandshalter-strukturierung | |
DE102016124650B4 (de) | Halbleiterwafer und verfahren | |
DE102005020410A1 (de) | Transistorstruktur und zugehöriges Herstellungsverfahren | |
DE102006040762B4 (de) | N-Kanalfeldeffekttransistor mit einer Kontaktätzstoppschicht in Verbindung mit einer Zwischenschichtdielektrikumsteilschicht mit der gleichen Art an innerer Verspannung | |
DE102017117949A1 (de) | Verringerung von rippenverlust beim ausbilden von finfets | |
DE102019117322A1 (de) | Silizium-mischschicht zur blockierung von diffusion | |
DE102008034693A1 (de) | Integrierte Schaltung mit verbundenem Vorderseitenkontakt und Rückseitenkontakt | |
DE102019121152A1 (de) | Sperrfreier ansatz zur bildung von kontaktstiften | |
DE102017110945A1 (de) | Finfet-Vorrichtung mit verringerter Breite | |
DE102007050843A1 (de) | Integrierte Schaltung mit Kohlenstoffnanoröhren und Verfahren zu deren Herstellung unter Verwendung von geschützten Katalysatorschichten | |
DE102020108047A1 (de) | Finnen-feldeffekttransistor-bauelement und verfahren zum bilden desselben | |
DE102012100006B4 (de) | Halbleiterbauelement und Herstellungsverfahren dafür | |
DE102019113425A1 (de) | Finfet-aufbau und verfahren mit reduzierter finnenknickung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R081 | Change of applicant/patentee |
Owner name: INTERSIL AMERICAS LLC (N.D.GES.D.STAATES DELAW, US Free format text: FORMER OWNER: INTERSIL AMERICAS INC., MILPITAS, US Effective date: 20131002 Owner name: SOITEC, FR Free format text: FORMER OWNER: INTERSIL AMERICAS INC., MILPITAS, US Effective date: 20131002 Owner name: SOITEC, FR Free format text: FORMER OWNER: INTERSIL AMERICAS INC., MILPITAS, CALIF., US Effective date: 20131002 |
|
R082 | Change of representative |
Representative=s name: FLEUCHAUS & GALLO PARTNERSCHAFT PATENT- UND RE, DE Effective date: 20131002 Representative=s name: FLEUCHAUS & GALLO PARTNERSCHAFT MBB, DE Effective date: 20131002 |
|
R082 | Change of representative |
Representative=s name: FLEUCHAUS & GALLO PARTNERSCHAFT PATENT- UND RE, DE |
|
R081 | Change of applicant/patentee |
Owner name: SOITEC, FR Free format text: FORMER OWNER: INTERSIL AMERICAS LLC (N.D.GES.D.STAATES DELAWARE), MILIPITAS, US Effective date: 20131206 Owner name: SOITEC, FR Free format text: FORMER OWNER: INTERSIL AMERICAS LLC (N.D.GES.D.STAATES DELAWARE), MILIPITAS, CALIF., US Effective date: 20131206 |
|
R082 | Change of representative |
Representative=s name: FLEUCHAUS & GALLO PARTNERSCHAFT MBB, DE Effective date: 20131206 |
|
R012 | Request for examination validly filed | ||
R016 | Response to examination communication | ||
R018 | Grant decision by examination section/examining division | ||
R020 | Patent grant now final |