DE102015106693A1 - Superjunction-Halbleitervorrichtung mit Übergangsabschlusserstreckungsstruktur und Verfahren zur Herstellung - Google Patents

Superjunction-Halbleitervorrichtung mit Übergangsabschlusserstreckungsstruktur und Verfahren zur Herstellung Download PDF

Info

Publication number
DE102015106693A1
DE102015106693A1 DE102015106693.9A DE102015106693A DE102015106693A1 DE 102015106693 A1 DE102015106693 A1 DE 102015106693A1 DE 102015106693 A DE102015106693 A DE 102015106693A DE 102015106693 A1 DE102015106693 A1 DE 102015106693A1
Authority
DE
Germany
Prior art keywords
partially
areas
semiconductor device
area
regions
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102015106693.9A
Other languages
English (en)
Inventor
Franz Hirler
Andreas Vörckel
Hans Weber
Daniel Tutuc
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies Austria AG
Original Assignee
Infineon Technologies Austria AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Austria AG filed Critical Infineon Technologies Austria AG
Priority to DE102015106693.9A priority Critical patent/DE102015106693A1/de
Priority to US15/139,664 priority patent/US9704984B2/en
Priority to CN201610275891.0A priority patent/CN106409906B/zh
Publication of DE102015106693A1 publication Critical patent/DE102015106693A1/de
Priority to US15/878,601 priority patent/US10492928B2/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Junction Field-Effect Transistors (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

Eine Ausführungsform betrifft eine Superjunction-Halbleitervorrichtung umfassend einen Übergangsabschlussbereich (102) an einer ersten Oberfläche (104) eines Halbleiterkörpers (106) und einen aktiven Zellbereich (108) wenigstens teilweise umgebend. Ein innerer Teil (110) des Übergangsabschlussbereichs (102) ist zwischen einem äußeren Teil (112) des Übergangsabschlussbereichs (102) und dem aktiven Zellbereich (108) angeordnet. Eine Ladungskompensationsvorrichtungsstruktur umfasst erste Gebiete (114) von einem ersten Leitfähigkeitstyp und zweite Gebiete (116) von einem zweiten Leitfähigkeitstyp, die abwechselnd längs einer ersten lateralen Richtung (x) angeordnet sind. Erste Oberflächenbereiche (118) entsprechen einer Projektion der ersten Gebiete (114) auf die erste Oberfläche (104), und zweite Oberflächenbereiche (120) entsprechen einer Projektion der zweiten Gebiete (116) auf die erste Oberfläche (104). Die Superjunction-Halbleitervorrichtung umfasst zudem wenigstens eine erste Übergangsabschlusserstreckungsstruktur (122) und eine zweite Übergangsabschlusserstreckungsstruktur (124).

Description

  • HINTERGRUND
  • Als Ladungskompensations- oder Superjunction-(SJ-)Halbleitervorrichtungen bekannte Halbleitervorrichtungen wie etwa SJ Feldeffekttransistoren mit isoliertem Gate (SJ IGFETs) basieren auf einer gegenseitigen Raumladungskompensation n- und p-dotierter Gebiete in einem Halbleitersubstrat und ermöglichen einen verbesserten Kompromiss zwischen einem flächenspezifischen Einschaltwiderstand Ron × A und einer Durchbruchsspannung Vbr zwischen Lastanschlüssen wie Source und Drain. Die Leistungsfähigkeit der Ladungskompensation von SJ-Halbleitervorrichtungen hängt von einer lateralen oder horizontalen Ladungsbilanz zwischen den n-dotierten und p-dotierten Gebieten ab. Pn-Übergänge zwischen Lastanschlüssen, z. B. zwischen einer Driftzone und einem Bodygebiet sind in einem Randbereich der SJ-Halbleitervorrichtung an einer Hauptoberfläche gekrümmt. Spitzen im elektrischen Feld treten typischerweise im Randbereich auf. Da die Durchbruchsspannung Vbr eng mit dem maximalen elektrischen Feld zusammenhängt, begrenzen Bereiche mit erhöhtem elektrischen Feld typischerweise eine Spannungssperrfähigkeit von Leistungshalbleitervorrichtungen.
  • Es ist wünschenswert, die Spannungssperrfähigkeit einer SJ-Halbleitervorrichtung in einem Randbereich zu verbessern.
  • ZUSAMMENFASSUNG
  • Die Aufgabe wird gelöst mit der Lehre der unabhängigen Patentansprüche. Die abhängigen Ansprüche betreffen weitere Ausführungsformen.
  • Die Offenbarung betrifft eine Superjunction-Halbleitervorrichtung mit einem Übergangs- bzw. Randabschlussbereich an einer ersten Oberfläche eines Halbleiterkörpers, der einen aktiven Zellbereich wenigstens teilweise umgibt. Ein innerer Teil des Übergangsabschlussbereichs ist zwischen einem äußeren Teil des Übergangsabschlussbereichs und dem aktiven Bereich angeordnet. Erste Gebiete eines ersten Leitfähigkeitstyps und zweite Gebiete eines zweiten Leitfähigkeitstyps einer Ladungskompensationsvorrichtungsstruktur sind abwechselnd längs einer ersten lateralen Richtung angeordnet. Erste Oberflächenbereiche entsprechen einer Projektion der ersten Gebiete auf die erste Oberfläche, und zweite Oberflächenbereiche entsprechen einer Projektion der zweiten Gebiete auf die erste Oberfläche. Die Superjunction-Halbleitervorrichtung weist zudem wenigstens ein Element aus einer ersten Übergangsabschlusserstreckungsstruktur bzw. Junction Termination Extension(JTE)-Struktur und einer zweiten Übergangsabschlusserstreckungsstruktur auf. Erste Dotierstoffe des ersten Leitfähigkeitstyps bilden die erste Übergangsabschlusserstreckungsstruktur. Im äußeren Teil des Übergangsabschlussbereichs ist eine Projektionsfläche der ersten Übergangsabschlusserstreckungsstruktur auf die erste Oberfläche wenigstens teilweise in den zweiten Oberflächenbereichen enthalten und wenigstens teilweise von den ersten Oberflächenbereichen ausgeschlossen. Zweite Dotierstoffe des zweiten Leitfähigkeitstyps bilden die zweite Übergangsabschlusserstreckungsstruktur. Im inneren Teil des Übergangsabschlussbereichs ist eine Projektionsfläche der zweiten Übergangsabschlusserstreckungsstruktur auf die erste Oberfläche wenigstens teilweise in den ersten Oberflächenbereichen enthalten und wenigstens teilweise von den zweiten Oberflächenbereichen ausgeschlossen.
  • Die Offenbarung betrifft ebenso ein Verfahren zum Herstellen einer Superjunction-Halbleitervorrichtung. Das Verfahren umfasst ein Ausbilden einer Ladungskompensationsvorrichtungsstruktur in einem Halbleiterkörper. Die Ladungskompensationsvorrichtungsstruktur umfasst erste Gebiete vom ersten Leitfähigkeitstyp und zweite Gebiete vom zweiten Leitfähigkeitstyp, die abwechselnd längs einer ersten lateralen Richtung angeordnet sind. Erste Oberflächenbereiche entsprechen einer Projektion der ersten Gebiete auf die erste Oberfläche. Zweite Oberflächenbereiche entsprechen einer Projektion der zweiten Gebiete auf die erste Oberfläche. Eine erste Maske wird auf der ersten Oberfläche gebildet. In einem äußeren Teil eines Übergangsabschlussbereichs, der den aktiven Zellbereich wenigstens teilweise umgibt, legt die erste Maske die zweiten Oberflächenbereiche wenigstens teilweise frei und bedeckt die ersten Oberflächenbereiche wenigstens teilweise.
  • Die Offenbarung betrifft ebenso ein weiteres Verfahren zum Herstellen einer Superjunction-Halbleitervorrichtung. Das Verfahren umfasst ein Ausbilden einer Ladungskompensationsvorrichtungsstruktur in einem Halbleiterkörper. Die Ladungskompensationsvorrichtungsstruktur weist erste Gebiete vom ersten Leitfähigkeitstyp und zweite Gebiete vom zweiten Leitfähigkeitstyp auf, die abwechselnd längs einer ersten lateralen Richtung angeordnet sind. Erste Oberflächenbereiche entsprechen einer Projektion der ersten Gebiete auf die erste Oberfläche. Zweite Oberflächenbereiche entsprechen einer Projektion der zweiten Gebiete auf die erste Oberfläche. Eine zweite Maske wird auf der ersten Oberfläche gebildet. In einem inneren Teil eines Übergangsabschlussbereichs zwischen dem äußeren Teil und einem aktiven Zellbereich legt die zweite Maske die ersten Oberflächenbereiche wenigstens teilweise frei und bedeckt die zweiten Oberflächenbereiche wenigstens teilweise. Dotierstoffe vom zweiten Leitfähigkeitstyp werden durch die wenigstens teilweise freigelegten ersten Oberflächenbereiche in den Halbleiterkörper eingebracht.
  • Der Fachmann wird zusätzliche Merkmale und Vorteile bei Lesen der folgenden detaillierten Beschreibung und Betrachten der begleitenden Abbildungen verstehen.
  • KURZBESCHREIBUNG DER ABBILDUNGEN
  • Die begleitenden Zeichnungen sind beigeschlossen, um ein weiteres Verständnis der Erfindung zu liefern, und sie sind in die Offenbarung einbezogen und bilden einen Teil von dieser. Die Zeichnungen veranschaulichen die Ausführungsbeispiele der vorliegenden Erfindung und dienen zusammen mit der Beschreibung zum Erläutern von Prinzipien der Erfindung. Andere Ausführungsbeispiele und beabsichtigte Vorteile werden sofort gewürdigt, da sie unter Hinweis auf die folgende Detailbeschreibung besser verstanden werden.
  • 1A ist eine schematische Draufsicht auf eine Ausführungsform eines Superjunction-Halbleitervorrichtungsteils mit einem Transistorzellbereich und einem Übergangsabschlussbereich.
  • 1B ist eine schematische Querschnittsansicht des Superjunction-Halbleitervorrichtungsteils von 1 entlang der Schnittlinie A-A.
  • 2 zeigt eine schematische Draufsicht und Querschnittsansichten einer Ausführungsform eines Superjunction-Halbleitervorrichtungsteils mit einem Transistorzellbereich und einem Übergangsabschlussbereich.
  • 3 ist eine schematische Querschnittsansicht von SJ Transistorzellen als Beispiel eines SJ Transistortyps.
  • 4 ist ein schematisches Schaltdiagramm einer Parallelschaltung von SJ Transistorzellen.
  • 5A ist eine schematische Draufsicht auf eine Ausführungsform eines Superjunction-Halbleitervorrichtungsteils mit einem Transistorzellbereich und einem Übergangsabschlussbereich.
  • 5B ist eine schematische Querschnittsansicht des Superjunction-Halbleitervorrichtungsteils von 5A entlang der Schnittlinie D-D.
  • 6 zeigt eine schematische Draufsicht sowie Querschnittsansichten einer Ausführungsform eines Superjunction-Halbleitervorrichtungsteils mit einem Transistorzellbereich und einem Übergangsabschlussbereich.
  • 7 ist eine schematische Darstellung von Draufsichten auf Formen von p- oder n-dotierten Ladungskompensationsgebieten.
  • 8 ist eine schematische Draufsicht auf eine Ausführungsform eines Superjunction-Halbleitervorrichtungsteils mit kreisförmigen Ladungskompensationsgebieten.
  • 9 ist eine Draufsicht auf eine SJ-Halbleitervorrichtung mit einem aktiven Zellbereich, der vollständig von einem Übergangsabschlussbereich umgeben ist.
  • 10 ist ein schematischer Querschnittsbereich einer Ausführungsform einer Übergangsabschlusserstreckungsstruktur.
  • 11 ist ein Diagramm zur Darstellung elektrischer Feldprofile an einer Oberfläche einer SJ-Halbleitervorrichtung entlang einer lateralen Richtung von einem aktiven Zellbereich durch einen Übergangsabschlussbereich.
  • 12 ist ein schematisches Flussdiagramm zur Darstellung eines Verfahrens zum Herstellen einer SJ-Halbleitervorrichtung.
  • 13 ist eine schematische Querschnittsansicht eines Halbleiterkörpers zum Darstellen eines Verfahrens zur Herstellung einer ersten Übergangsabschlusserstreckungsstruktur einer SJ-Halbleitervorrichtung.
  • 14 ist eine schematische Querschnittsansicht eines Halbleiterkörpers zur Darstellung eines Verfahrens zur Herstellung einer zweiten Übergangsabschlusserstreckungsstruktur einer SJ-Halbleitervorrichtung.
  • 15A bis 15C sind schematische Querschnittsansichten zur Darstellung eines weiteren Verfahrens zur Herstellung einer zweiten Übergangsabschlusserstreckungsstruktur einer SJ-Halbleitervorrichtung.
  • DETAILLIERTE BESCHREIBUNG
  • In der folgenden Detailbeschreibung wird Bezug genommen auf die begleitenden Zeichnungen, die einen Teil der Offenbarung bilden und in denen für Veranschaulichungszwecke spezifische Ausführungsbeispiele gezeigt sind, in denen die Erfindung ausgestaltet werden kann. Es ist zu verstehen, dass andere Ausführungsbeispiele verwendet und strukturelle oder logische Änderungen gemacht werden können, ohne von dem Bereich der vorliegenden Erfindung abzuweichen. Beispielsweise können Merkmale, die für ein Ausführungsbeispiel veranschaulicht oder beschrieben sind, bei oder im Zusammenhang mit anderen Ausführungsbeispielen verwendet werden, um zu noch einem weiteren Ausführungsbeispiel zu gelangen. Es ist beabsichtigt, dass die vorliegende Erfindung derartige Modifikationen und Veränderungen umfasst. Die Beispiele sind mittels einer spezifischen Sprache beschrieben, die nicht als den Bereich der beigefügten Patentansprüche begrenzend aufgefasst werden sollte. Die Zeichnungen sind nicht maßstabsgetreu und dienen lediglich für Veranschaulichungszwecke. Zur Klarheit sind die gleichen Elemente mit entsprechenden Bezugszeichen in den verschiedenen Zeichnungen versehen, falls nicht etwas anderes festgestellt wird.
  • Die Begriffe ”haben”, ”enthalten”, ”umfassen”, ”aufweisen” und ähnliche Begriffe sind offene Begriffe, und diese Begriffe geben das Vorhandensein der festgestellten Strukturen, Elemente oder Merkmale an, schließen jedoch das Vorhandensein von zusätzlichen Elementen oder Merkmalen nicht aus. Die unbestimmten Artikel und die bestimmten Artikel sollen sowohl den Plural als auch den Singular umfassen, falls sich aus dem Zusammenhang nicht klar etwas anderes ergibt.
  • Der Begriff ”elektrisch verbunden” beschreibt eine permanente niederohmige Verbindung zwischen elektrisch verbundenen Elementen, beispielsweise einen direkten Kontakt zwischen den betreffenden Elementen oder eine niederohmige Verbindung über ein Metall und/oder einen hochdotierten Halbleiter. Der Begriff ”elektrisch gekoppelt” umfasst, dass ein oder mehrere dazwischenliegende Elemente, die für eine Signalübertragung gestaltet sind, zwischen den elektrisch gekoppelten Elementen vorhanden sein können, beispielsweise Elemente, die zeitweise eine niederohmige Verbindung in einem ersten Zustand und eine hochohmige elektrische Entkopplung in einem zweiten Zustand vorsehen.
  • Die Figuren veranschaulichen relative Dotierungskonzentrationen durch Angabe von ”–” oder ”+” neben dem Dotierungstyp ”n” oder ”p”. Beispielsweise bedeutet ”n–” eine Dotierungskonzentration, die niedriger als die Dotierungskonzentration eines ”n”-Dotierungsbereiches ist, während ein ”n+”-Dotierungsbereich eine höhere Dotierungskonzentration hat als ein ”n”-Dotierungsbereich. Dotierungsbereiche der gleichen relativen Dotierungskonzentration haben nicht notwendigerweise die gleiche absolute Dotierungskonzentration. Beispielsweise können zwei verschiedene ”n”-Dotierungsbereiche die gleichen oder verschiedene absolute Dotierungskonzentrationen haben.
  • Die Begriffe ”Wafer”, ”Substrat”, ”Halbleiterkörper” oder ”Halbleiterwafer”, die in der folgenden Beschreibung verwendet sind, können jegliche auf Halbleiter beruhende Struktur umfassen, die eine Halbleiteroberfläche hat. Wafer und Struktur sind zu verstehen, so dass sie Silizium, Silizium-auf-Isolator (SOI), Silizium-auf-Saphir (SOS), dotierte und undotierte Halbleiter, epitaktische Schichten von Silizium, getragen durch eine Basishalbleiterunterlage, und andere Halbleiterstrukturen einschließen. Der Halbleiter braucht nicht auf Silizium zu beruhen. Der Halbleiter könnte ebenso Silizium-Germanium (SiGe), Germanium (Ge) oder Galliumarsenid (GaAs) sein. Gemäß anderen Ausführungsbeispielen können Siliziumcarbid (SiC) oder Galliumnitrid (GaN) das Halbleitersubstratmaterial bilden.
  • Der Begriff ”horizontal”, wie dieser in der vorliegenden Beschreibung verwendet ist, soll eine Orientierung im Wesentlichen parallel zu einer ersten oder Hauptoberfläche eines Halbleitersubstrats oder -körpers beschreiben. Dies kann beispielsweise die Oberfläche des Wafers oder einer Die bzw. eines Chips sein.
  • Der Begriff ”vertikal”, wie dieser in der vorliegenden Beschreibung verwendet ist, soll eine Orientierung beschreiben, die im Wesentlichen senkrecht zu der ersten Oberfläche des Halbleitersubstrats oder Halbleiterkörpers angeordnet ist, d. h. parallel zur Normalen der ersten Oberfläche des Halbleitersubstrats oder -körpers.
  • In dieser Beschreibung bezieht sich eine zweite Oberfläche eines Halbleitersubstrats oder -körpers auf die untere Seite oder Rückseite während die erste Oberfläche sich auf die obere Seite, Vorderseite oder Hauptseite des Halbleitersubstrats bezieht. Die in der Beschreibung verwendeten Ausdrücke „oberhalb” und „unterhalb” beschreiben somit eine relative Position eines strukturellen Merkmals zu einem anderen strukturellen Merkmal.
  • In dieser Beschreibung sind Ausführungsformen gezeigt mit n-dotierten und p-dotierten Gebieten. Alternativ können die Halbleitervorrichtungen mit entgegengesetzten Dotierungsbeziehungen gebildet werden, so dass die gezeigten p-dotieren Gebiete n-dotiert und die gezeigten n-dotierten Gebiete p-dotiert sind.
  • Die Halbleitervorrichtung kann Anschlusskontakte, wie Kontaktkissen/pads (oder Elektroden) haben, die die Herstellung eines elektrischen Kontaktes mit den integrierten Schaltungen oder einer in dem Halbleiterkörper enthaltenen getrennten Halbleitervorrichtung erlauben. Die Elektroden können eine oder mehrere Elektrodenmetallschichten umfassen, die auf das Halbleitermaterial der Halbleiterchips angewandt sind. Die Elektrodenmetallschichten können mit irgendeiner gewünschten geometrischen Gestalt und irgendeiner gewünschten Materialzusammensetzung hergestellt sein. Die Elektrodenmetallschichten können beispielsweise in der Form einer Schicht vorliegen, die ein Gebiet bedeckt. Irgendein gewünschtes Metall, beispielsweise Al, W, Cu, Ni, Sn, Au, Ag, Pt, Pd und eine Legierung von einem oder mehreren dieser Metalle kann als das Material verwendet werden. Die Elektrodenmetallschicht bzw. die Elektrodenmetallschichten müssen nicht homogen oder nur aus einem Material hergestellt sein, so dass verschiedene Zusammensetzungen und Konzentrationen der Materialien möglich sind, die in den Elektrodenmetallschichten enthalten sind. Als ein Beispiel können die Elektrodenschichten groß genug dimensioniert sein, um mit einem Draht gebondet bzw. verbunden zu werden.
  • In Ausführungsbeispielen, die hier offenbart sind, werden eine oder mehrere leitende Schichten angewandt. Es soll betont werden, dass derartige Ausdrücke wie ”gebildet” oder ”aufgebracht” so zu verstehen sind, alle Arten und Techniken eines Aufbringens von Schichten abzudecken. Insbesondere bedeuten sie, dass sie Techniken umfassen, in welchen Schichten auf einmal beispielsweise als ein Ganzes aufgebracht werden, z. B. Laminattechniken sowie Techniken, in welchen Schichten in einer sequentiellen Weise aufgetragen werden, wie beispielsweise durch Sputtern bzw. Zerstäuben, Galvanisieren bzw. Plattieren, Formen, CVD (chemische Dampfabscheidung), PVD (physikalische Dampfabscheidung), Verdampfung, hybride physikalisch-chemische Dampfabscheidung (HPCVD) und so weiter.
  • Die aufgebrachte leitende Schicht kann unter anderem eine oder mehrere Schichten aus Metall, wie z. B. Cu oder Sn oder einer Legierung hiervon, eine Schicht einer leitenden Paste und eine Schicht eines Bondmaterials umfassen. Die Schicht aus Metall kann eine homogene Schicht sein. Die leitende Paste kann Metallpartikel umfassen, die in einem verdampfbaren oder härtbaren Polymermaterial verteilt sind, wobei die Paste ein Fluid, viskos oder wachsförmig sein kann. Das Bond- bzw. Verbindungsmaterial kann elektrisch und mechanisch den Halbleiterchip, beispielsweise an einem Träger oder beispielsweise einem Kontaktclip festmachen bzw. verbinden. Ein weiches Lotmaterial oder insbesondere ein Lotmaterial, das in der Lage ist, Diffusionslotbindungen bzw. -bonds zu bilden, kann verwendet werden, beispielsweise Lotmaterial, das einen oder mehrere Stoffe aus Sn, SnAg, SnAu, SnCu, In, InAg, InCu und InAu umfasst.
  • Ein Vereinzelungsprozess kann verwendet werden, um den Wafer in einzelne Chips zu teilen. Irgendeine Technik eines Teilens kann angewandt werden, beispielsweise Messer-Zerteilen (Sägen), Laser-Zerteilen, Ätzen und so weiter. Der Halbleiterkörper, z. B. ein Halbleiterwafer kann vereinzelt werden, indem der Halbleiterwafer auf ein Band, insbesondere ein Vereinzelungs- oder Sägeband aufgebracht wird, das Vereinzelungsmuster, insbesondere ein rechteckförmiges Muster auf den Halbleiterwafer übertragen wird, z. B. mittels einer oder mehrerer der obigen Techniken, und das Band abgezogen wird, z. B. entlang vier orthogonalen Richtungen in der Ebene des Bandes. Durch Ziehen des Bandes kann der Halbleiterwafer in eine Mehrzahl von Halbleiterdies(-chips) unterteilt werden.
  • Eine Ausführungsform eines Superjunction-Halbleitervorrichtungsteils ist in der schematischen Draufsicht 100 von 1A gezeigt.
  • Eine schematische Querschnittsansicht 101 entlang der Schnittlinie A-A von 1A ist in 1B dargestellt.
  • Die SJ-Halbleitervorrichtung umfasst einen Übergangsabschlussbereich 102 an einer ersten Oberfläche 104 eines Halbleiterkörpers 106, wobei der Übergangsabschlussbereich 102 einen aktiven Zellbereich 108 wenigstens teilweise umgibt. Ein innerer Teil 110 des Übergangsabschlussbereichs 102 ist zwischen einem äußeren Teil 112 des Übergangsabschlussbereichs 102 und des aktiven Zellbereichs 108 angeordnet. Entlang einer ersten lateralen Richtung x sind abwechselnd erste Gebiete 114 vom ersten Leitfähigkeitstyp und zweite Gebiete 116 vom zweiten Leitfähigkeitstyp einer Ladungskompensationsvorrichtungsstruktur angeordnet.
  • Erste Oberflächenbereiche 118 entsprechen einer Projektion der ersten Gebiete 114 auf die erste Oberfläche 104. Zweite Oberflächenbereiche 120 entsprechen einer Projektion der zweiten Gebiete 116 auf die erste Oberfläche 104. Erste Dotierstoffe vom ersten Leitfähigkeitstyp bilden eine erste Übergangsabschlusserstreckungsstruktur 122, die an die erste Oberfläche 104 im äußeren Teil 112 des Übergangsabschlussbereichs 102 angrenzt. Eine Projektionsfläche der ersten Übergangsabschlusserstreckungsstruktur 122 auf die erste Oberfläche 104 ist wenigstens teilweise in den zweiten Oberflächenbereichen 120 enthalten und wenigstens teilweise von den ersten Oberflächenbereichen 118 ausgeschlossen. Zweite Dotierstoffe vom zweiten Leitfähigkeitstyp bilden eine zweite Übergangsabschlusserstreckungsstruktur 124. Im inneren Teil 110 des Übergangsabschlussbereichs 102 ist eine Projektionsfläche der zweiten Übergangsabschlusserstreckungsstruktur 124 auf die erste Oberfläche 104 wenigstens teilweise in den ersten Oberflächenbereichen 118 enthalten und wenigstens teilweise von den zweiten Oberflächenbereichen 120 ausgeschlossen.
  • Die erste Übergangsabschlusserstreckungsstruktur 122 kann an die erste Oberfläche 104 angrenzen oder im Halbleiterkörper 106 unterhalb der ersten Oberfläche 104 vergraben sein. Ebenso kann die zweite Übergangsabschlusserstreckungsstruktur 122 an die erste Oberfläche 104 angrenzen oder im Halbleiterkörper 106 unterhalb der ersten Oberfläche 104 vergraben sein. Das Vergraben der ersten und/oder zweiten Übergangsabschlusserstreckungsstruktur 122, 124 in dem Halbleiterkörper 106 kann mit einem tiefen Ionenimplantationsprozess erfolgen und/oder durch Ausbilden einer oder mehrerer epitaktischer Schicht(en) auf der ersten und/oder zweiten Übergangsabschlusserstreckungsstruktur 122, 124. Die Ladungskompensationsvorrichtungsstruktur kann an die erste Oberfläche 104 im Übergangsabschlussbereich 102 angrenzen oder hiervon beabstandet sein.
  • In dem aktiven Zellbereich 108 können weitere Halbleiterelemente wie etwa Sourcegebiete, Bodygebiete, Gatedielektrika, Gateelektroden an der ersten Oberfläche in einem Bereich 121 gebildet sein.
  • In einigen Ausführungsformen fehlen die zweiten Dotierstoffe im äußeren Teil 112 des Übergangsabschlussbereichs 102. Mit anderen Worten fehlt die zweite Übergangsabschlusserstreckungsstruktur 124 im äußeren Teil 112 des Übergangsabschlussbereichs 102.
  • In einigen Ausführungsformen fehlen die ersten Dotierstoffe im inneren Teil 110 des Übergangsabschlussbereichs 102. Mit anderen Worten fehlt die erste Übergangsabschlusserstreckungsstruktur 122 im inneren Teil 110 des Übergangsabschlussbereichs 102.
  • In einigen Ausführungsformen fehlen die Ladungskompensationsvorrichtungsstruktur und die erste Übergangsabschlusserstreckungsstruktur 122 im äußeren Teil 112 des Übergangsabschlussbereichs 102. Die Ladungskompensationsvorrichtungsstruktur kann durch ein intrinsisches, geringfügig p- oder geringfügig n-dotiertes Gebiet, beispielsweise entsprechend einem als Driftzone im aktiven Zellbereich 108 dienenden Teil einer epitaktischen Schicht oder eines Substrats ersetzt werden.
  • In einigen Ausführungsformen fehlen die Ladungskompensationsvorrichtungsstruktur und die zweite Übergangsabschlusserstreckungsstruktur 124 im inneren Teil 110 des Übergangsabschlussbereichs 102. Die Ladungskompensationsvorrichtungsstruktur kann durch ein intrinsisches, ein geringfügig p- oder geringfügig n-dotiertes Gebiet, z. B. entsprechend einem Teil einer epitaktischen Schicht oder eines Substrats, die als Driftzone im aktiven Zellbereich 108 dienen, ersetzt werden.
  • In einigen Ausführungsformen liegt eine Dosis der zweiten Dotierstoffe, die die zweite Übergangsabschlusserstreckungsstruktur 124 bilden, zwischen 5 × 1011 cm–2 und 5 × 1012 cm–2.
  • In einigen Ausführungsformen liegt eine Dosis der ersten Dotierstoffe, die die erste Übergangsabschlusserstreckungsstruktur 122 bilden, zwischen 5 × 1011 cm–2 und 5 × 1012 cm–2.
  • In einigen Ausführungsformen ist ein Element der ersten Dotierstoffe verschieden von einem Element der Dotierstoffe, die die ersten Gebiete 114 bilden.
  • In einigen Ausführungsformen ist ein Element der zweiten Dotierstoffe verschieden von einem Element der Dotierstoffe, die die zweiten Gebiete 116 bilden.
  • Beispiele von n-Typ Dotierstoffen in Silizium umfassen Phosphor (P), Arsen (As) und Antimon (Sb). Beispiele von p-Typ Dotierstoffen in Silizium umfassen Bor (B), Gallium (Ga) und Aluminium (Al).
  • In einigen Ausführungsformen wird die Ladungskompensationsvorrichtungsstruktur mit den ersten und zweiten Gebieten 114, 116 mit der Technologie des mehrfachen epitaktischen Aufwachsens erzeugt. In einigen anderen Ausführungsformen wird die Ladungskompensationsvorrichtungsstruktur mit den ersten und zweiten Gebieten 114, 116 durch eine Tiefgrabentechnologie erzeugt. In wiederum anderen Ausführungsformen wird eine Kombination der Technologie des mehrfachen epitaktischen Aufwachsens und der Tiefgrabentechnologie verwendet, um die Ladungskompensationsvorrichtungsstruktur herzustellen. Beispielsweise kann ein unterer Teil der Ladungskompensationsvorrichtungsstruktur durch die Tiefgrabentechnologie erzeugt werden und ein oberer Teil der Ladungskompensationsvorrichtungsstruktur kann durch die Technologie des mehrfachen epitaktischen Aufwachsens hergestellt werden. Ebenso kann der untere Teil der Ladungskompensationsvorrichtungsstruktur durch die Technologie des mehrfachen epitaktischen Aufwachsens erzeugt werden und ein oberer Teil der Ladungskompensationsvorrichtungsstruktur kann durch die Tiefgrabentechnologie erzeugt werden.
  • Eine Breite der ersten und/oder zweiten Gebiete 114, 116 entlang der lateralen Richtung x kann konstant sein oder im Übergangsabschlussbereich 102 variieren, z. B. mit zunehmendem Abstand von dem aktiven Zellbereich 108 kleiner werden.
  • Eine Ausführungsform einer Superjunction-Halbleitervorrichtung ist in einem anderen Teil in der schematischen Draufsicht 200 gezeigt sowie in den schematischen Querschnittsansichten 201, 202 entlang den Schnittlinien B-B und C-C.
  • Ähnlich wie bei der in den 1A und 1B gezeigten SJ-Halbleitervorrichtung ist bei der in der Draufsicht 200 in den Querschnittsansichten 201, 202 gezeigten SJ-Halbleitervorrichtung die Projektionsfläche der ersten Übergangsabschlusserstreckungsstruktur 122 auf die erste Oberfläche 104 im äußeren Teil 112 des Übergangsabschlussbereichs 102 wenigstens teilweise in den zweiten Oberflächenbereichen 120 enthalten und wenigstens teilweise von den ersten Oberflächenbereichen 118 ausgeschlossen. Im inneren Teil 110 des Übergangsabschlussbereichs 102 ist eine Projektionsfläche der zweiten Übergangsabschlusserstreckungsstruktur 124 auf die erste Oberfläche 104 wenigstens teilweise in den ersten Oberflächenbereichen 118 enthalten und wenigstens teilweise von den zweiten Oberflächenbereichen 120 ausgeschlossen.
  • Eine Ausführungsform von SJ Transistorelementen in dem Bereich 121 des aktiven Zellbereichs 108 von 1B ist in der Querschnittsansicht 300 von 3 gezeigt. Die SJ-Halbleitervorrichtung ist ein vertikaler Superjunction (SJ) n-Kanal-Feldeffekttransistor (NFET). Der vertikale SJ NFET umfasst eine optionale n-dotierte Feldstopp- oder Pufferzone 134 zwischen den ersten und zweiten Gebieten 114, 116 der Ladungskompensationsvorrichtungsstruktur sowie eines n+-dotierten Draingebiets 135. Jedes der zweiten Gebiete 116 im aktiven Zellbereich 108 grenzt an eine Unterseite eines p-dotierten Bodygebiets 137 an. Das p-dotierte Bodygebiet 137 ist mit einem Sourcekontakt 138 an der ersten Oberfläche 104 des Halbleiterkörpers 106 elektrisch gekoppelt, etwa über ein optionales p+-dotiertes Bodykontaktgebiet 141. N+-dotierte Sourcegebiete 142 grenzen an die erste Oberfläche 104 an und sind mit dem Sourcekontakt 138 elektrisch verbunden. Eine Gatestruktur mit einem Gatedielektrikum 144 und einer Gateelektrode 145 ist auf dem Halbleiterkörper 106 an der ersten Oberfläche 104 angeordnet und eignet sich dazu, eine Leitfähigkeit in einem Kanalgebiet 147 durch Feldeffekt zu steuern. Dadurch kann ein Stromfluss zwischen dem Sourcekontakt 138 an der ersten Oberfläche 104 und einem Drainkontakt 146 an einer zweiten Seite 148 gesteuert werden. Die Source- und Drainkontakte 138, 146 können leitfähige Materialien wie Metall(e) und/oder hochdotiertes Halbleitermaterial/hochdotierte Halbleitermaterialien aufweisen.
  • Der in 3 gezeigte vertikale SJ NFET stellt ein Beispiel einer SJ-Halbleitervorrichtung mit der Ladungskompensationsvorrichtungsstruktur dar. Andere Ausführungsformen können etwa vertikale SJ p-Kanal-FETs, laterale SJ FETs mit Source- und Drainkontakten an einer gemeinsamen Seite, laterale oder vertikale SJ Bipolartransistoren mit isoliertem Gate (SJ IGBTs) umfassen.
  • Transistorzellen des in 3 gezeigten vertikalen SJ NFET sind parallel geschaltet wie in dem schematischen Schaltungsdiagramm von 4 gezeigt ist. Eine Parallelschaltung wird erzielt, indem Sourceelektroden der Transistorzellen 1...n mit einem gemeinsamen Sourcekontakt S verschaltet werden, Gateelektroden der Transistorzellen 1...n mit einem gemeinsamen Gatekontakt G verschaltet werden, und Drainelektroden der Transistorzellen 1...n mit einem gemeinsamen Drainkontakt D verschaltet werden.
  • Eine Anzahl erster und zweiter Gebiete 114, 116 in den oben gezeigten Ausführungsformen kann im Hinblick auf den inneren Teil 110, den Zwischenteil 111 und den äußeren Teil 112 verschieden sein, d. h. größer oder kleiner als die jeweils dargestellte spezifische Anzahl.
  • Eine Ausführungsform eines Superjunction-Halbleitervorrichtungsteils ist in der schematischen Draufsicht von 5A gezeigt.
  • Eine schematische Querschnittsansicht 501 entlang der Schnittlinie D-D von 5A ist in 5B gezeigt.
  • Zusätzlich zu der in den 1A, 1B gezeigten SJ-Halbleitervorrichtung weist die in der schematischen Draufsicht 500 von 5A gezeigte SJ-Halbleitervorrichtung zudem einen Zwischenteil 111 des Übergangsabschlussbereichs 102 auf, wobei der Zwischenteil 111 zwischen dem äußeren Teil 112 und dem inneren Teil 110 des Übergangsabschlussbereichs 102 angeordnet ist. In dem Zwischenteil 111 des Übergangsabschlussbereichs 102 ist eine Projektionsfläche der ersten Übergangsabschlusserstreckungsstruktur 122 auf die erste Oberfläche 104 wenigstens teilweise in den zweiten Oberflächenbereichen 120 enthalten und wenigstens teilweise von den ersten Oberflächenbereichen 118 ausgeschlossen, und eine Projektionsfläche der zweiten Übergangsabschlusserstreckungsstruktur 124 auf die erste Oberfläche 104 ist wenigstens teilweise in den ersten Oberflächenbereichen 118 enthalten und wenigstens teilweise von den zweiten Oberflächenbereichen 120 ausgeschlossen.
  • Ähnlich wie die in den 5A und 5B gezeigte SJ-Halbleitervorrichtung ist bei der in der Draufsicht 600 von 6 gezeigten SJ-Halbleitervorrichtung zusätzlich zur Draufsicht 200 und den Querschnittsansichten 201, 202 des in 2 gezeigten SJ-Halbleitervorrichtungsteils der Übergangsabschlussbereich 102 zudem mit dem Zwischenteil 111 ausgestattet. Eine Querschnittsansicht 601 ist entlang der Schnittlinie E-E im äußeren Teil 112 des Übergangsabschlussbereichs 102 aufgenommen. Eine Querschnittsansicht 602 ist entlang der Schnittlinie F-F in dem Zwischenteil 111 des Übergangsabschlussbereichs 102 aufgenommen. Eine Querschnittsansicht 603 ist entlang der Schnittlinie G-G im inneren Teil 110 des Übergangsabschlussbereichs 102 aufgenommen.
  • Ähnlich wie der Zwischenteil 111 des Übergangsabschlussbereichs 102 der Querschnittsansicht 501 von 5B ist in der Querschnittsansicht 602 des Zwischenteils 111 des in 6 gezeigten SJ-Halbleitervorrichtungsteils eine Projektionsfläche der ersten Übergangsabschlusserstreckungsstruktur 122 auf die erste Oberfläche 104 wenigstens teilweise in den zweiten Oberflächenbereichen 120 enthalten und wenigstens teilweise von den ersten Oberflächenbereichen 118 ausgeschlossen, und eine Projektionsfläche der zweiten Übergangsabschlusserstreckungsstruktur 124 auf die erste Oberfläche 104 ist wenigstens teilweise in den ersten Oberflächenbereiche 118 enthalten und wenigstens teilweise von den zweiten Oberflächenbereichen 120 ausgeschlossen.
  • Gemäß den obigen Ausführungsformen erstrecken sich die ersten und die zweiten Gebiete 114, 116 der Ladungskompensationsvorrichtungsstruktur als parallele Streifen entlang einer zweiten lateralen Richtung y. Gemäß einer weiteren Ausführungsform sind die ersten Gebiete 114 getrennte Säulen vom ersten Leitfähigkeitstyp oder Inseln vom ersten Leitfähigkeitstyp, die von den zweiten Gebieten 116, welche ein durchgängiges Gebiet vom zweiten Leitfähigkeitstyp in Bezug auf eine Draufsicht darstellen, umgeben sind. Gemäß einer weiteren Ausführungsform sind die zweiten Gebiete 116 getrennte Säulen oder Inseln vom zweiten Leitfähigkeitstyp, die von den ersten Gebieten 114, welche in Bezug auf eine Draufsicht ein zusammenhängendes Gebiet von ersten Leitfähigkeitstyp bilden, umgeben sind. Eine Draufsicht auf die ersten Gebiete 114 oder die zweiten Gebiete 116 kann quadratisch, rechteckförmig, kreisförmig, polygonal, oder ellipsoid sein. Beispiele von Formen sind in der schematischen Draufsicht von 7 gezeigt.
  • Eine Ausführungsform eines Superjunction-Halbleitervorrichtungsteils mit kreisförmigen zweiten Gebieten 116 ist in der schematischen Draufsicht 800 von 8 gezeigt.
  • Die kreisförmigen zweiten Gebiete 116 sind von einem zusammenhängenden ersten Gebiet 114 umgeben, das sich vom aktiven Zellbereich 108 durch den inneren Teil 110 des Übergangsabschlussbereichs 102 und durch den äußeren Teil 112 des Übergangsabschlussbereichs 102 erstreckt.
  • Die Projektionsfläche der ersten Übergangsabschlusserstreckungsstruktur 122 auf die erste Oberfläche 104 in dem äußeren Teil 112 des Übergangsabschlussbereichs 102 ist wenigstens teilweise in den zweiten Oberflächenbereichen 120 enthalten und wenigstens teilweise von den ersten Oberflächenbereichen 118 ausgeschlossen. Die Projektionsfläche der ersten Übergangsabschlusserstreckungsstruktur 122 auf die erste Oberfläche 104 ist beispielhaft als kreisförmige und als quadratische Fläche dargestellt. Gemäß weiterer Ausführungsformen können andere Formen verwendet oder kombiniert werden. Einige weitere Beispiele von Formen sind in der 7 gezeigt. Es können jedoch auch andere Formen Anwendung finden.
  • Im inneren Teil 110 des Übergangsabschlussbereichs 102 ist eine Projektionsfläche der zweiten Übergangsabschlusserstreckungsstruktur 124 auf die erste Oberfläche 104 wenigstens teilweise in den ersten Oberflächenbereichen 118 enthalten und wenigstens teilweise von den zweiten Oberflächenbereichen 120 ausgeschlossen. Die Projektionsfläche der zweiten Übergangsabschlusserstreckungsstruktur 124 auf die erste Oberfläche 104 ist beispielhaft als kreisförmige, polygonale und kreuzförmige Fläche dargestellt. Gemäß weiterer Ausführungsform können andere Formen verwendet oder kombiniert werden. Einige weitere Beispiele von Formen sind in 7 gezeigt. Auch andere Formen können zur Anwendung kommen.
  • Eine Ausführungsform einer SJ-Halbleitervorrichtung ist in der schematischen Draufsicht 900 von 9 gezeigt. Der aktive Zellbereich 108 ist vollständig von dem Übergangsabschlussbereich 102 umgeben.
  • In einigen Ausführungsformen beträgt eine Abmessung w des Übergangsabschlussbereichs entlang der lateralen Richtung x zwischen 30 μm und 1000 μm.
  • Eine Ausführungsform einer SJ-Halbleitervorrichtung ist in der Querschnittsansicht 150 von 10 gezeigt.
  • Die weitere SJ-Halbleitervorrichtung weist einen äußersten Teil 113 des Übergangsabschlussbereichs 102 auf. Der äußere Teil 112 ist zwischen dem äußersten Teil 113 und dem inneren Teil 110 angeordnet. In dem äußersten Teil 113 des Übergangsabschlussbereichs 102 ist eine Projektionsfläche der ersten Übergangsabschlusserstreckungsstruktur 122 auf die erste Oberfläche 104 wenigstens teilweise in den zweiten Oberflächenbereichen enthalten und wenigstens teilweise in den ersten Oberflächenbereichen enthalten.
  • Hierin beschriebene Ausführungsformen ermöglichen den technischen Vorteil eines weicheren Übergangs zwischen p-dotierten Übergangsabschlussbereichen und n-dotierten Übergangsabschlussbereichen, was zu einer reduzierten elektrischen Feldstärkenspitze im Übergangsabschlussbereich 102 in einem Sperrspannungsbetrieb der SJ-Halbleitervorrichtung führt.
  • In dem Diagramm von 11 sind simulierte Profile eines elektrischen Feldes an der ersten Oberfläche 104 von SJ-Halbleitervorrichtungen entlang einer lateralen Richtung vom aktiven Zellbereich 108 durch den Randabschlussbereich 102 dargestellt.
  • Die Kurve R kennzeichnet eine SJ-Halbleitervorrichtung ohne Unterbrechung der ersten Übergangsabschlusserstreckungsstruktur 122 im äußeren Teil 112 des Übergangsabschlussbereichs 102 und ohne Unterbrechung der zweiten Übergangsabschlusserstreckungsstruktur 124 im inneren Teil 110 des Übergangsabschlussbereichs 102.
  • Mit Ausführungsformen verknüpfte Kurven des elektrischen Feldes sind mit E1, E2, E3, E4, E5 gekennzeichnet und ermöglichen eine Reduktion der elektrischen Feldspitze im Übergangsabschlussbereich 102, wobei sich die Kurven im Hinblick auf eine Breite des Zwischenteils 111 des Übergangsabschlussbereichs 102 unterscheiden.
  • 12 ist ein schematisches Flussdiagramm zur Darstellung eines Verfahrens 160 zum Herstellen einer SJ-Halbleitervorrichtung.
  • Es ist zu berücksichtigen, dass trotz Darstellung und Beschreibung des Verfahrens 160 als Abfolge von Vorgängen oder Ereignissen die dargestellte Reihenfolge derartiger Vorgänge oder Ereignisse nicht in beschränkender Weise zu verstehen ist. Beispielsweise können einige Vorgänge in unterschiedlicher Reihenfolge und/oder gleichzeitig mit anderen Vorgängen oder Ereignissen als die dargestellten und/oder beschriebenen Vorgängen erfolgen. Zudem müssen nicht alle dargestellten Vorgänge erforderlich sein, um einen oder mehrere Aspekte von Ausführungsformen der Offenbarung umzusetzen. Ebenso kann ein Vorgang oder mehrere Vorgänge, die hierin gezeigt sind, als ein oder mehrere getrennte Vorgänge und/oder Phasen ausgeführt werden.
  • Das Prozessmerkmal S100 umfasst ein Ausbilden einer Ladungskompensationsvorrichtungsstruktur in einem Halbleiterkörper, wobei die Ladungskompensationsvorrichtungsstruktur erste Gebiete vom ersten Leitfähigkeitstyp und zweite Gebiete vom zweiten Leitfähigkeitstyp aufweist, die abwechselnd längs einer ersten lateralen Richtung angeordnet sind, erste Oberflächenbereiche, die einer Projektion der ersten Gebiete auf die erste Oberfläche entsprechen, und zweite Oberflächenbereichenbereiche, die einer Projektion der zweiten Gebiete auf die erste Oberfläche entsprechen. In einigen anderen Ausführungsformen wird die Ladungskompensationsvorrichtungsstruktur mit den ersten und zweiten Gebieten durch eine Tiefgrabentechnologie ausgebildet. Wiederum in anderen Ausführungsformen wird eine Kombination aus der Technologie des mehrfachen epitaktischen Wachstums und der Tiefgrabentechnologie gewählt, um die Ladungskompensationsvorrichtungsstruktur auszubilden. Beispielsweise kann ein unterer Teil der Ladungskompensationsvorrichtungsstruktur durch die Tiefgrabentechnologie erzeugt werden und ein oberer Teil der Ladungskompensationsvorrichtungsstruktur kann durch die Technologie des mehrfachen epitaktischen Aufwachsens erzeugt werden. Ebenso kann der untere Teil der Ladungskompensationsvorrichtungsstruktur durch die Technologie des mehrfachen epitaktischen Aufwachsens erzeugt werden und ein oberer Teil der Ladungskompensationsvorrichtungsstruktur kann durch die Tiefgrabentechnologie erzeugt werden.
  • Das Prozessmerkmal S110 umfasst ein Ausbilden einer ersten Maske auf der ersten Oberfläche, wobei die erste Maske in Bezug auf einen äußeren Teil eines einen aktiven Bereich wenigstens teilweise umgebenden Übergangsabschlussbereichs die zweiten Oberflächenbereiche wenigstens teilweise freilegt und die ersten Oberflächenbereiche wenigstens teilweise bedeckt. Die Maske kann beispielsweise durch lithographische Strukturierung einer Hartmaske und/oder Lackmaske erfolgen.
  • Das Prozessmerkmal S120 umfasst ein Einbringen von Dotierstoffen vom ersten Leitfähigkeitstyp in den Halbleiterkörper durch die wenigstens teilweise freigelegten zweiten Oberflächenbereiche. Die Dotierstoffe können etwa durch Ionenimplantation und/oder Diffusion eingebracht werden.
  • In einigen anderen Ausführungsformen umfasst das Prozessmerkmal S110 ein Ausbilden einer zweiten Maske auf der ersten Oberfläche, wobei die zweite Maske in einem inneren Teil eines Übergangsabschlussbereichs zwischen dem äußeren Teil und einem aktiven Zellbereich die ersten Oberflächenbereiche wenigstens teilweise freilegt und die zweiten Oberflächenbereiche wenigstens teilweise bedeckt. Die Maske kann beispielsweise durch lithografisches Strukturieren einer Hart- und/oder Lackmaske erfolgen. Das Prozessmerkmal S120 kann ein Einbringen von Dotierstoffen vom zweiten Leitfähigkeitstyp in den Halbleiterkörper durch die wenigstens teilweise freigelegten ersten Oberflächenbereiche umfassen. Die Dotierstoffe können beispielsweise durch Ionenimplantation und/oder Diffusion eingebracht werden.
  • Mit Bezug auf die schematische Querschnittsansicht von 13 werden Dotierstoffe vom ersten Leitfähigkeitstyp in den Halbleiterkörper 106 durch die wenigstens teilweise freigelegten zweiten Oberflächenbereiche 120 im äußeren Teil 112 an der ersten Oberfläche 104 eingebracht. Die zweiten Oberflächenbereiche 120 sind wenigstens teilweise durch eine strukturierte erste Maske 170 freigelegt, beispielsweise durch eine lithographisch strukturierte Hartmaske und/oder eine Lackmaske. Die Dotierstoffe können durch Ionenimplantation und/oder Diffusion eingebracht werden und die erste Übergangsabschlusserstreckungsstruktur 122 bilden.
  • Mit Bezug auf die schematische Querschnittsansicht von 14 wird eine zweite Maske 171 auf der ersten Oberfläche 104 gebildet, beispielsweise eine strukturierte Hartmaske und/oder eine Lackmaske. Im inneren Teil 110 des Übergangsabschlussbereichs 102 legt die zweite Maske 171 die ersten Oberflächenbereiche 118 wenigstens teilweise frei und bedeckt die zweiten Oberflächenbereiche 120 wenigstens teilweise. Dotierstoffe vom zweiten Leitfähigkeitstyp werden in den Halbleiterkörper 106 durch die wenigstens teilweise freigelegten ersten Oberflächenbereiche 118 eingebracht. Die Dotierstoffe können durch Diffusion und/oder Ionenimplantation eingebracht werden und die Übergangsabschlusserstreckungsstruktur 124 bilden.
  • Eine weitere Ausführungsform zum Ausbilden der zweiten Übergangsabschlusserstreckungsstruktur 124 ist in den schematischen Querschnittsansichten von 15A bis 15C gezeigt.
  • Mit Bezug auf die schematische Querschnittsansicht von 15A werden Dotierstoffe vom zweiten Leitfähigkeitstyp in den Halbleiterkörper 106 im inneren Teil 110 des Übergangsabschlussbereichs 102 eingebracht, beispielsweise durch Diffusion und/oder Ionenimplantation und bilden die zweite Übergangsabschlusserstreckungsstruktur 124.
  • Mit Bezug auf die schematische Querschnittsansicht von 15B werden Gräben in dem Halbleiterkörper 106 von der ersten Oberfläche 104 ausgebildet, wobei ein Teil der Gräben im inneren Teil 110 liegt, wodurch ein Teil der vorab eingebrachten Dotierstoffe vom zweiten Leitfähigkeitstyp entfernt wird. Die Gräben können durch einen geeigneten Ätzprozess gebildet werden, beispielsweise durch Trockenätzen wie reaktives Ionenätzen.
  • Mit Bezug auf die schematische Querschnittsansicht von 15C werden die zweiten Gebiete 116 vom zweiten Leitfähigkeitstyp in den Gräben gebildet, beispielsweise durch einen epitaktischen Wachstumsprozess. Durch teilweises Entfernen der Dotierstoffe vom zweiten Leitfähigkeitstyp beim Ausbilden der Gräben fehlt die zweite Übergangsabschlusserstreckungsstruktur 124 in einer Projektionsfläche der zweiten Gebiete 116 auf die erste Oberfläche 104.
  • Zusätzliche Prozesse können vor, nach, zwischen oder während der oben beschriebenen Prozesse ausgeführt werden. Die zusätzlichen Prozesse können beispielsweise Ausbildung von Source, Drain, Gate, Kontakten, Dielektrika umfassen.
  • Obwohl spezifische Ausführungsbeispiele hier veranschaulicht und beschrieben sind, ist es für den Fachmann selbstverständlich, dass eine Vielzahl von alternativen und/oder äquivalenten Gestaltungen für die gezeigten und beschriebenen spezifischen Ausführungsbeispiele herangezogen werden kann, ohne von dem Bereich der vorliegenden Erfindung abzuweichen. Diese Anmeldung soll daher jegliche Anpassungen oder Veränderungen der hier diskutierten spezifischen Ausführungsbeispiele abdecken. Daher ist beabsichtigt, dass diese Erfindung lediglich durch die Patentansprüche und deren Äquivalente begrenzt ist.

Claims (22)

  1. Superjunction-Halbleitervorrichtung, die aufweist: ein Übergangsabschlussbereich (102) an einer ersten Oberfläche eines Halbleiterkörpers (106), der wenigstens teilweise einen aktiven Zellbereich (108) umgibt, wobei ein innerer Teil (110) des Übergangsabschlussbereichs (102) zwischen einem äußeren Teil (112) des Übergangsabschlussbereichs (102) und des aktiven Zellbereichs (108) angeordnet ist; eine Ladungskompensationsvorrichtungsstruktur umfassend erste Gebiete (114) von einem ersten Leitfähigkeitstyp und zweite Gebiete (116) von einem zweiten Leitfähigkeitstyp, die abwechselnd längs einer ersten lateralen Richtung (x) angeordnet sind, erste Oberflächenbereiche (118), die einer Projektion der ersten Gebiete (114) auf die erste Oberfläche (104) entsprechen, und zweite Oberflächenbereiche (120), die einer Projektion der zweiten Gebiete (116) auf die erste Oberfläche (104) entsprechen; und zudem aufweisend, wenigstens ein Element aus einer ersten Übergangsabschlusserstreckungsstruktur (122) und einer zweiten Übergangsabschlusserstreckungsstruktur (124), wobei erste Dotierstoffe des ersten Leitfähigkeitstyps die erste Übergangsabschlusserstreckungsstruktur (122) bilden, wobei, in dem äußeren Teil (112) des Übergangsabschlussbereichs (102), eine Projektionsfläche der ersten Übergangsabschlusserstreckungsstruktur (122) auf die erste Oberfläche (104) wenigstens teilweise in den zweiten Oberflächenbereichen (120) enthalten ist und wenigstens teilweise von den ersten Oberflächenbereichen (118) ausgeschlossen ist, und zweite Dotierstoffe des zweiten Leitfähigkeitstyps die zweite Übergangsabschlusserstreckungsstruktur (124) bilden, wobei, in dem inneren Teil (110) des Übergangsabschlussbereichs (102), eine Projektionsfläche der zweiten Übergangsabschlusserstreckungsstruktur (124) auf die erste Oberfläche (104) wenigstens teilweise in den ersten Oberflächenbereichen (118) enthalten ist und wenigstens teilweise von den zweiten Oberflächenbereichen (120) ausgeschlossen ist.
  2. Superjunction-Halbleitervorrichtung nach Anspruch 1, wobei die zweiten Dotierstoffe im äußeren Teil (112) des Übergangsabschlussbereichs (102) fehlen.
  3. Superjunction-Halbleitervorrichtung nach einem der vorangehenden Ansprüche, wobei die ersten Dotierstoffe im inneren Teil (110) des Übergangsabschlussbereichs (102) fehlen.
  4. Superjunction-Halbleitervorrichtung nach einem der vorangehenden Ansprüche, wobei die Ladungskompensationsvorrichtungsstruktur und die erste Übergangsabschlusserstreckungsstruktur (122) im äußeren Teil (112) des Übergangsabschlussbereichs (102) fehlen.
  5. Superjunction-Halbleitervorrichtung nach einem der Ansprüche 1 bis 3, wobei die Ladungskompensationsvorrichtungsstruktur und die zweite Übergangsabschlusserstreckungsstruktur (124) im inneren Teil (110) des Übergangsabschlussbereichs (102) fehlen.
  6. Superjunction-Halbleitervorrichtung nach einem der vorangehenden Ansprüche, zusätzlich umfassend einen Zwischenteil (111) des Übergangsabschlussbereichs (102), der zwischen dem äußeren und inneren Teil (112, 110) des Übergangsabschlussbereichs (102) angeordnet ist, und wobei, im Zwischenteil (102) des Übergangsabschlussbereichs (102), eine Projektionsfläche der ersten Übergangsabschlusserstreckungsstruktur (122) auf die erste Oberfläche (104) wenigstens teilweise in den zweiten Oberflächenbereichen (120) enthalten ist und wenigstens teilweise von den ersten Oberflächenbereichen (118) ausgeschlossen ist, und eine Projektionsfläche der zweiten Übergangsabschlusserstreckungsstruktur (124) auf die erste Oberfläche (104) wenigstens teilweise in den ersten Oberflächenbereichen (118) enthalten ist und wenigstens teilweise von den zweiten Oberflächenbereichen (120) ausgeschlossen ist.
  7. Superjunction-Halbleitervorrichtung nach einem der vorangehenden Ansprüche, wobei ein Element der ersten Dotierstoffe verschieden ist von einem Element der die ersten Gebiete (114) bildenden Dotierstoffe.
  8. Superjunction-Halbleitervorrichtung nach einem der vorangehenden Ansprüche, wobei ein Element der zweiten Dotierstoffe verschieden ist von einem Element der die zweiten Gebiete (116) bildenden Dotierstoffe.
  9. Superjunction-Halbleitervorrichtung nach einem der vorangehenden Ansprüche, wobei Sourcegebiete (142), die an der ersten Oberfläche (104) im aktiven Zellbereich (108) durch Kontakte (138) elektrisch verbunden sind, in dem Übergangsabschlussbereich (102) fehlen.
  10. Superjunction-Halbleitervorrichtung nach einem der vorangehenden Ansprüche, zusätzlich umfassend einen Sourcekontakt (138) an der ersten Oberfläche (104), der mit einem Sourcegebiet (142) in dem Halbleiterkörper (106) elektrisch verbunden ist, und einen Drainkontakt (146) an einer zweiten Oberfläche (148) des Halbleiterkörpers (106) gegenüber der ersten Oberfläche (104), wobei der Drainkontakt (146) mit einem Draingebiet (135) in dem Halbleiterkörper (106) elektrisch verbunden ist.
  11. Superjunction-Halbleitervorrichtung nach einem der vorangehenden Ansprüche, wobei der aktive Zellbereich (108) vollständig von dem Übergangsabschlussbereich (102) umgeben ist.
  12. Superjunction-Halbleitervorrichtung nach einem der vorangehenden Ansprüche, wobei der aktive Zellbereich (108) eine Mehrzahl von parallel geschalteten Transistorzellen aufweist.
  13. Superjunction-Halbleitervorrichtung nach einem der vorangehenden Ansprüche, wobei eine Abmessung des Übergangsabschlussbereichs (102) entlang der lateralen Richtung (x) zwischen 30 μm und 1000 μm liegt.
  14. Superjunction-Halbleitervorrichtung nach einem der vorangehenden Ansprüche, wobei eine Dosis der zweiten Dotierstoffe zwischen 5 × 1011 cm–2 und 5 × 1012 cm–2 liegt.
  15. Superjunction-Halbleitervorrichtung nach einem der vorangehenden Ansprüche, zusätzlich umfassend einen äußersten Teil (113) des Übergangsabschlussbereichs (102), wobei der äußere Teil (112) zwischen dem äußersten Teil (113) und dem inneren Teil (110) angeordnet ist, und wobei, im äußerten Teil (113) des Übergangsabschlussbereichs (102) eine Projektionsfläche der ersten Übergangsabschlusserstreckungsstruktur (122) auf die erste Oberfläche (104) wenigstens teilweise in den zweiten Oberflächenbereichen (120) enthalten ist und wenigstens teilweise in den ersten Oberflächenbereichen (118) enthalten ist.
  16. Verfahren zum Herstellen einer Superjunction-Halbleitervorrichtung, das aufweist Ausbilden einer Ladungskompensationsvorrichtungsstruktur in einem Halbleiterkörper (106) umfassend erste Gebiete (114) vom ersten Leitfähigkeitstyp und zweite Gebiete (116) vom zweiten Leitfähigkeitstyp, die abwechselnd längs einer ersten lateralen Richtung (x) angeordnet sind, erste Oberflächenbereiche (118), die einer Projektion der ersten Gebiete (114) auf die erste Oberfläche (104) entsprechen, und zweite Oberflächengebiete (120), die einer Projektion der zweiten Gebiete (116) auf die erste Oberfläche (104) entsprechen, Ausbilden einer ersten Maske (170) auf der ersten Oberfläche (104), wobei die erste Maske (170), in einem einen aktiven Zellbereich (108) wenigstens teilweise umgebenden äußeren Teil (112) eines Übergangsabschlussbereichs (102), wenigstens teilweise die zweiten Oberflächenbereiche (120) freilegt und wenigstens teilweise die ersten Oberflächenbereiche (118) bedeckt; Einbringen von Dotierstoffen vom ersten Leitfähigkeitstyp in den Halbleiterkörper (106) durch die wenigstens teilweise freigelegten zweiten Oberflächenbereiche (120).
  17. Verfahren nach Anspruch 14, weiterhin umfassend Ausbilden einer zweiten Maske (171) auf der ersten Oberfläche (104), wobei die zweite Maske (171), in einem inneren Teil (110) eines Übergangsabschlussbereichs (102) zwischen dem äußeren Teil (112) und dem aktiven Zellbereich (108), wenigstens teilweise die ersten Oberflächenbereiche (118) freilegt und wenigstens teilweise die zweiten Oberflächenbereiche (120) bedeckt; Einbringen von Dotierstoffen vom zweiten Leitfähigkeitstyp in den Halbleiterkörper (106) durch die wenigstens teilweise freigelegten ersten Oberflächenbereiche (118).
  18. Verfahren zum Herstellen einer Superjunction-Halbleitervorrichtung, das aufweist Ausbilden einer Ladungskompensationsvorrichtungsstruktur in einem Halbleiterkörper (106) umfassend erste Gebiete (114) vom ersten Leitfähigkeitstyp und zweite Gebiete (116) vom zweiten Leitfähigkeitstyp, die abwechselnd längs einer ersten lateralen Richtung (x) angeordnet sind, erste Oberflächenbereiche (118), die einer Projektion der ersten Gebiete (114) auf die erste Oberfläche (104) entsprechen, und zweite Oberflächenbereiche (120), die einer Projektion der zweiten Gebiete (116) auf die erste Oberfläche (104) entsprechen, Ausbilden einer zweiten Maske (171) auf der ersten Oberfläche (104), wobei die zweite Maske (171) in einem inneren Teil (110) eines Übergangsabschlussbereichs (102) zwischen dem äußeren Teil (112) und einem aktiven Zellbereich (108) die ersten Oberflächenbereiche (118) wenigstens teilweise freilegt und die zweiten Oberflächenbereiche (120) wenigstens teilweise bedeckt; Einbringen von Dotierstoffen vom zweiten Leitfähigkeitstyp in den Halbleiterkörper (106) durch die wenigstens teilweise freigelegten ersten Oberflächenbereiche (118).
  19. Verfahren nach Anspruch 18, zusätzlich aufweisend Ausbilden einer Maske (170) auf der ersten Oberfläche (104), wobei die erste Maske (170) in einem den aktiven Zellbereich (108) wenigstens teilweise umgebenden äußeren Teil (112) des Übergangsabschlussbereichs (102), die zweiten Oberflächenbereiche (120) wenigstens teilweise freilegt und die ersten Oberflächenbereiche (118) wenigstens teilweise bedeckt; Einbringung von Dotierstoffen vom ersten Leitfähigkeitstyp in den Halbleiterkörper (106) durch die wenigstens teilweise freigelegten zweiten Oberflächenbereiche (120).
  20. Verfahren nach einem der Ansprüche 16 bis 19, wobei die Ladungskompensationsvorrichtungsstruktur durch die Technologie des mehrfachen epitaktischen Aufwachsens gebildet wird.
  21. Verfahren nach Anspruch 16, wobei das Ausbilden einer Übergangsabschlusserstreckungsstruktur in einem inneren Teil des Übergangsabschlussbereichs und das Ausbilden der Ladungskompensationsvorrichtungsstruktur aufweisen Einbringen von Dotierstoffen vom zweiten Leitfähigkeitstyp in den Halbleiterkörper (106) im inneren Teil (110) des Übergangsabschlussbereichs (102); Ausbilden von Gräben im Halbleiterkörper (106) von der ersten Oberfläche (104), wobei ein Teil der Gräben im inneren Teil (110) angeordnet sind, wodurch ein Teil der Dotierstoffe vom zweiten Leitfähigkeitstyp entfernt werden; und Ausbilden der zweiten Gebiete (116) in den Gräben.
  22. Verfahren nach einem der Ansprüche 16 bis 21, zudem aufweisend ein Ausbilden von Source-, Body- und Gategebieten an der ersten Oberfläche, und Ausbilden eines Draingebiets an einer zweiten Oberfläche des Halbleiters gegenüber der ersten Oberfläche.
DE102015106693.9A 2010-04-12 2015-04-29 Superjunction-Halbleitervorrichtung mit Übergangsabschlusserstreckungsstruktur und Verfahren zur Herstellung Pending DE102015106693A1 (de)

Priority Applications (4)

Application Number Priority Date Filing Date Title
DE102015106693.9A DE102015106693A1 (de) 2015-04-29 2015-04-29 Superjunction-Halbleitervorrichtung mit Übergangsabschlusserstreckungsstruktur und Verfahren zur Herstellung
US15/139,664 US9704984B2 (en) 2015-04-29 2016-04-27 Super-junction semiconductor device comprising junction termination extension structure and method of manufacturing
CN201610275891.0A CN106409906B (zh) 2015-04-29 2016-04-29 包括结终端延伸结构的超结半导体器件及制造方法
US15/878,601 US10492928B2 (en) 2010-04-12 2018-01-24 Angling inserter tool for expandable vertebral implant

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102015106693.9A DE102015106693A1 (de) 2015-04-29 2015-04-29 Superjunction-Halbleitervorrichtung mit Übergangsabschlusserstreckungsstruktur und Verfahren zur Herstellung

Publications (1)

Publication Number Publication Date
DE102015106693A1 true DE102015106693A1 (de) 2016-11-03

Family

ID=57135777

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102015106693.9A Pending DE102015106693A1 (de) 2010-04-12 2015-04-29 Superjunction-Halbleitervorrichtung mit Übergangsabschlusserstreckungsstruktur und Verfahren zur Herstellung

Country Status (3)

Country Link
US (1) US9704984B2 (de)
CN (1) CN106409906B (de)
DE (1) DE102015106693A1 (de)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017162855A (ja) * 2016-03-07 2017-09-14 株式会社ディスコ ウエーハの加工方法
US10002920B1 (en) * 2016-12-14 2018-06-19 General Electric Company System and method for edge termination of super-junction (SJ) devices
US10636660B2 (en) * 2018-09-28 2020-04-28 General Electric Company Super-junction semiconductor device fabrication
CN112447505B (zh) * 2019-09-03 2022-11-22 华润微电子（重庆）有限公司 自平衡超结结构及其制备方法
KR20220006155A (ko) * 2020-07-07 2022-01-17 삼성디스플레이 주식회사 디스플레이 장치의 제조 방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060033153A1 (en) * 2004-08-04 2006-02-16 Fuji Electric Device Technology Co., Ltd. Semiconductor device with improved breakdown voltage and high current capacity
US20090286372A1 (en) * 2006-08-25 2009-11-19 Freescale Semiconductor, Inc. Superjunction trench device formation methods
US20120258566A1 (en) * 2011-04-08 2012-10-11 Hitachi Kokusai Electric Inc. Substrate processing apparatus, method for manufacturing solar battery, and method for manufacturing substrate

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100530679C (zh) * 2004-08-04 2009-08-19 富士电机电子技术株式会社 半导体元件
JP2007173418A (ja) * 2005-12-20 2007-07-05 Toshiba Corp 半導体装置
US8476698B2 (en) * 2010-02-19 2013-07-02 Alpha And Omega Semiconductor Incorporated Corner layout for superjunction device
JP5719167B2 (ja) * 2010-12-28 2015-05-13 ルネサスエレクトロニクス株式会社 半導体装置
US8829640B2 (en) 2011-03-29 2014-09-09 Alpha And Omega Semiconductor Incorporated Configuration and method to generate saddle junction electric field in edge termination
TWI458097B (zh) * 2012-12-12 2014-10-21 Beyond Innovation Tech Co Ltd 溝渠式閘極金氧半場效電晶體及其製造方法
CN103887338B (zh) * 2012-12-21 2019-03-01 上海矽睿科技有限公司 一种适用于深槽超结器件的结终端及其制备方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060033153A1 (en) * 2004-08-04 2006-02-16 Fuji Electric Device Technology Co., Ltd. Semiconductor device with improved breakdown voltage and high current capacity
US20090286372A1 (en) * 2006-08-25 2009-11-19 Freescale Semiconductor, Inc. Superjunction trench device formation methods
US20120258566A1 (en) * 2011-04-08 2012-10-11 Hitachi Kokusai Electric Inc. Substrate processing apparatus, method for manufacturing solar battery, and method for manufacturing substrate

Also Published As

Publication number Publication date
US9704984B2 (en) 2017-07-11
CN106409906B (zh) 2020-03-17
US20160322490A1 (en) 2016-11-03
CN106409906A (zh) 2017-02-15

Similar Documents

Publication Publication Date Title
DE112016003510B4 (de) HALBLEITERVORRlCHTUNG UND VERFAHREN ZUR HERSTELLUNG EINER HALBLEITERVORRICHTUNG
DE102005041793B4 (de) Top Drain MOSgated Einrichtung und Herstellungsprozess dafür
DE102013114842B4 (de) Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
DE102013113939B4 (de) Halbleiterbauelemente mit stufenförmigem Randabschluss und Verfahren zum Fertigen eines Halbleiterbauelements
DE102016119799B4 (de) Integrierte schaltung, die einen vergrabenen hohlraum enthält, und herstellungsverfahren
DE102012110133B4 (de) Ein Halbleiterbauelement mit einem Durchkontakt und Herstellungsverfahren dafür
DE102014107000B4 (de) Verfahren zur Herstellung eines Halbleiterbauelements
DE102012103369B4 (de) Ein Verfahren zum Ausbilden eines Halbleiterbauelements und ein Halbleiterbauelement
DE102014117767B4 (de) Halbleitervorrichtung mit rekombinationsbereich
DE102017122650B4 (de) Halbleiterchip einschliesslich einer selbstausgerichteten rückseitigen leitfähigen schicht und verfahren zum herstellen desselben
DE102014113214A1 (de) Bipolartransistor mit isoliertem gate mit mesaabschnitten zwischen zelltrenchstrukturen und verfahren zur herstellung
DE102015110112A1 (de) Ladungskompensationsstruktur und entsprechende fertigung
DE102016113129B3 (de) Halbleitervorrichtung, die eine Superjunction-Struktur in einem SiC-Halbleiterkörper enthält
DE102015106693A1 (de) Superjunction-Halbleitervorrichtung mit Übergangsabschlusserstreckungsstruktur und Verfahren zur Herstellung
DE102016105424A1 (de) Halbleitervorrichtung mit planarem Gate und Grabenfeldelektrodenstruktur
DE102016120292A1 (de) Halbleitervorrichtung, die eine Transistorvorrichtung enthält
DE102016111940B4 (de) Verfahren zum Herstellen einer Superjunction-Halbleitervorrichtung und Superjunction-Halbleitervorrichtung
DE102015105679B4 (de) Halbleitervorrichtung, integrierte schaltung und verfahren zum herstellen der halbleitervorrichtung
DE102014107295A1 (de) Halbleitervorrichtung, verfahren zum herstellen einer halbleitervorrichtung und integrierte schaltung
DE102016115759B4 (de) Verfahren zum herstellen einer superjunction-halbleitervorrichtung und superjunction-halbleitervorrichtung
DE102014114897A1 (de) Verfahren zum Fertigen eines vertikalen Halbleiterbauelements und vertikales Halbleiterbauelement
DE102016107311B3 (de) Elektronische schaltung mit halbleitervorrichtung mit transistorzelleinheiten mit verschiedenen schwellspannungen
DE102019006359A1 (de) Super-junction- mosfet mit schmaler mesa
DE102014116625B4 (de) Vertikale Halbleitervorrichtung und Verfahren für deren Herstellung
DE102013107380B4 (de) Ein Verfahren zum Ausbilden eines Halbleiterbauelements

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R016 Response to examination communication