JP6406602B2 - 半導体素子及びその製造方法、並びに結晶積層構造体 - Google Patents

半導体素子及びその製造方法、並びに結晶積層構造体 Download PDF

Info

Publication number
JP6406602B2
JP6406602B2 JP2014175914A JP2014175914A JP6406602B2 JP 6406602 B2 JP6406602 B2 JP 6406602B2 JP 2014175914 A JP2014175914 A JP 2014175914A JP 2014175914 A JP2014175914 A JP 2014175914A JP 6406602 B2 JP6406602 B2 JP 6406602B2
Authority
JP
Japan
Prior art keywords
single crystal
layer
resistance substrate
buffer layer
undoped
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2014175914A
Other languages
English (en)
Other versions
JP2016051795A (ja
Inventor
公平 佐々木
公平 佐々木
東脇 正高
正高 東脇
マン ホイ ワン
マン ホイ ワン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Institute of Information and Communications Technology
Tamura Corp
Original Assignee
National Institute of Information and Communications Technology
Tamura Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by National Institute of Information and Communications Technology, Tamura Corp filed Critical National Institute of Information and Communications Technology
Priority to JP2014175914A priority Critical patent/JP6406602B2/ja
Publication of JP2016051795A publication Critical patent/JP2016051795A/ja
Application granted granted Critical
Publication of JP6406602B2 publication Critical patent/JP6406602B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Junction Field-Effect Transistors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Recrystallisation Techniques (AREA)

Description

本発明は、半導体素子及びその製造方法、並びに結晶積層構造体に関する。
従来の半導体素子として、アクセプタ不純物を含む高抵抗のGa系基板上にドナー不純物を含むチャネル層が形成されたMESFET(Metal Semiconductor Field Effect Transistor)が知られている(例えば、特許文献1参照)。
国際公開第2013/069729号
しかしながら、特許文献1に開示されたMESFETにおいては、高抵抗Ga基板からチャネル層へアクセプタ不純物が拡散し、キャリア補償によりチャネル層が高抵抗化するおそれがある。特に、チャネル層をn型ドーパントのイオン注入によって形成すると、イオン注入領域がダメージを受け、このダメージ領域がp型ドーパントを含有する高抵抗Ga基板に達すると、p型ドーパントのチャネル層への拡散を促進する。その結果、チャネル層の導電率が低下することがある。
そこで、本発明の目的は、チャネル層の導電率が低下するのを解消する半導体素子及びその製造方法、並びにその素子の製造に用いることができる結晶積層構造体を提供することにある。
本発明の一態様は、上記目的を達成するために、以下の[1]〜[10]の半導体素子及びその製造方法を提供する。
[1]アクセプタ不純物を含有するβ−Ga系単結晶からなる高抵抗基板と、前記高抵抗基板上に形成された、アンドープβ−Ga系単結晶からなるバッファ層と、前記バッファ層上に形成された、ドナー不純物を含有するβ−Ga 系単結晶からなり、このドナー不純物のイオン注入によるダメージを全体に有するチャネル層と、を含む半導体素子。
[2]前記チャネル層は、その表面からイオン注入されるドナー不純物が前記高抵抗基板に到達しない厚さにされる前記[1]に記載の半導体素子。
[3]アクセプタ不純物を含有するβ−Ga系単結晶からなる高抵抗基板と、前記高抵抗基板上に形成された、前記高抵抗基板から拡散されたアクセプタ不純物を含有するβ−Ga系単結晶からなるアクセプタ不純物拡散層、及び前記アクセプタ不純物拡散層上に形成された、アンドープβ−Ga系単結晶からなるアンドープ層、を有するバッファ層と、前記バッファ層上に形成された、ドナー不純物を含有するβ−Ga 系単結晶からなり、このドナー不純物のイオン注入によるダメージを全体に有するチャネル層と、を含む半導体素子。
[4]前記チャネル層は、その表面からイオン注入されるドナー不純物が前記高抵抗基板に到達しない厚さにされる前記[3]に記載の半導体素子。
[5]前記チャネル層は、MESFET又はMOSFETのチャネル層を構成する前記[1]〜[4]のいずれか1に記載の半導体素子。
[6]アクセプタ不純物を含有するβ−Ga系単結晶からなる高抵抗基板を準備するステップと、前記高抵抗基板上にアンドープβ−Ga系単結晶からなるバッファ層を形成するステップと、前記バッファ層上に前記アンドープβ−Ga 系単結晶からなるβ−Ga系単結晶層を形成し、このβ−Ga系単結晶層にドナー不純物をイオン注入することによりチャネル層を形成するステップと、前記チャネル層をアニール処理するステップと、を含む半導体素子の製造方法。
[7]前記バッファ層を形成するステップは、前記高抵抗基板上にβ−Ga系単結晶を560℃〜800℃の成長温度で形成するステップを含む前記[6]に記載の半導体素子の製造方法。
[8]アクセプタ不純物を含有するβ−Ga系単結晶からなる高抵抗基板を準備するステップと、前記高抵抗基板上にアンドープβ−Ga系単結晶からなるバッファ層を形成するステップと、前記バッファ層上に前記アンドープβ−Ga 系単結晶からなるβ−Ga系単結晶層を形成し、このβ−Ga系単結晶層にドナー不純物をイオン注入することによりチャネル層を形成するステップと、前記チャネル層をアニール処理するステップと、を含み、前記バッファ層を形成するステップは、前記高抵抗基板上に形成された、前記高抵抗基板から拡散されたアクセプタ不純物を含有するβ−Ga系単結晶からなるアクセプタ不純物拡散層、及び前記アクセプタ不純物拡散層上に形成された、アンドープβ−Ga系単結晶からなるアンドープ層を形成するステップを含む半導体素子の製造方法。
[9]前記バッファ層を形成するステップは、前記高抵抗基板上にβ−Ga系単結晶を950℃〜1050℃の成長温度で形成するステップを含む前記[8]に記載の半導体素子の製造方法。
[10]前記チャネル層を形成するステップは、前記ドナー不純物が前記高抵抗基板に到達しないような厚さで、前記β−Ga系単結晶層を形成するステップを含む前記[8]に記載の半導体素子の製造方法。
また、本発明の他の態様は、上記目的を達成するために、以下の[11]〜[14]の結晶積層構造体を提供する。
[11]アクセプタ不純物を含有するβ−Ga系単結晶からなる高抵抗基板と、前記高抵抗基板上に形成された、アンドープβ−Ga系単結晶からなるバッファ層と、前記バッファ層上に形成された、ドナー不純物を含有するβ−Ga 系単結晶からなり、このドナー不純物のイオン注入によるダメージを全体に有するドナー不純物含有層と、を含む結晶積層構造体。
[12]前記ドナー不純物含有層は、その表面からイオン注入されるドナー不純物が前記高抵抗基板に到達しない厚さにされる前記[11]に記載の結晶積層構造体。
[13]アクセプタ不純物を含有するβ−Ga系単結晶からなる高抵抗基板と、前記高抵抗基板上に形成された、前記高抵抗基板から拡散されたアクセプタ不純物を含有するβ−Ga系単結晶からなるアクセプタ不純物拡散層、及び前記アクセプタ不純物拡散層上に形成された、アンドープβ−Ga系単結晶からなるアンドープ層、を有するバッファ層と、前記バッファ層上に形成された、ドナー不純物を含有するβ−Ga 系単結晶からなり、このドナー不純物のイオン注入によるダメージを全体に有するドナー不純物含有層と、を含む結晶積層構造体。
[14]前記ドナー不純物含有層は、その表面からイオン注入されるドナー不純物が前記高抵抗基板に到達しない厚さにされる前記[13]に記載の結晶積層構造体。
本発明の半導体素子、及びその製造方法によれば、高抵抗基板からのp型ドーパントのチャネル層への拡散がないので、チャネル層の導電率の低下が抑えられる。また、本発明の結晶積層構造体を用いて、このような効果を奏する半導体素子を製造することができる。
図1(a)、(b)は、第1及び第2の実施の形態に係るGa系半導体素子の垂直断面図である。 図2は、アンドープβ−Ga系単結晶にSi濃度1×1017cm−3、深さ150nm程度のボックスプロファイルを得るための多段注入シミュレーションの結果である。 図3は、Feドープβ−Ga高抵抗基板とSiドープβ−Ga単結晶層との間のFe及びSiの濃度プロファイルを示す模式的なグラフであり、(a)は、バッファ層を有しない構成における設計値に基づくグラフ、(b)はバッファ層を有しない構成における測定データに基づくグラフ、(c)はバッファ層を有する構成における設計値に基づくグラフ、及び(d)はバッファ層を有する構成における測定データに基づくグラフである。 図4は、アクセプタ不純物としてFeを含む高抵抗Ga基板上に、Gaエピタキシャル層を成長させた後、Siイオン注入やアニール処理の条件を変えた場合の、深さとFeの濃度の関係を表す測定データである。 図5は、BeをGa結晶膜の表面近傍に導入し、アニール処理を施した場合の、Ga結晶膜の表面からの深さとBe濃度との関係を示す測定データである。 図6は、MgをGa結晶膜の表面近傍に導入し、アニール処理を施した場合の、Ga結晶膜の表面からの深さとMg濃度との関係を示す測定データである。 図7は、ZnをGa結晶膜の表面近傍に導入し、アニール処理を施した場合の、Ga結晶膜の表面からの深さとZn濃度との関係を示す測定データである。 図8は、第3の実施の形態に係るGa系半導体素子の垂直断面図である。
〔第1の実施の形態〕
第1の実施の形態は、半導体素子としてMESFETを用いる形態である。
(半導体素子の構成)
図1(a)は、第1の実施の形態に係るGa系半導体素子20の垂直断面図である。Ga系半導体素子20は、Feをドープされたβ−Ga単結晶高抵抗基板11上に形成されたバッファ層22と、バッファ層22上に形成されたチャネル層23と、チャネル層23上に形成されたソース電極15及びドレイン電極16と、ソース電極15とドレイン電極16との間のチャネル層23上に形成されたゲート電極14と、ソース電極15及びドレイン電極16の下のチャネル層23中に形成されたコンタクト領域17を含む。
チャネル層23は、β−Ga単結晶高抵抗基板11上に形成されたβ−Ga単結晶層中の、Si等のドナー不純物がイオン注入された層である。このβ−Ga単結晶層は、高抵抗基板11を下地基板としてβ−Ga単結晶を560〜800℃の成長温度でエピタキシャル成長させることにより形成される。バッファ層22は、β−Ga単結晶層中の、ドナー不純物が注入されていない層である。また、バッファ層22にはβ−Ga単結晶高抵抗基板11に含まれるFeが拡散していないため、バッファ層22はアンドープのβ−Ga単結晶層である。
図2は、β−Ga単結晶層にドナー不純物であるSiを多段イオン注入して深さ150nmのボックスプロファイルを有するチャネル層23を形成したときのチャネル層23におけるSi濃度のプロファイルのシミュレーション結果を示す。図2より、深さ0.3μmより深いところまでガウス分布に従うテールを引いていることがわかる。よって、注入エネルギー175kV、95kV、60kV、30kV、10kVでドナー不純物であるSiをβ−Ga単結晶層の表面からイオン注入によって注入して深さ150nmのボックスプロファイルを有するチャネル層23を形成したときは、チャネル層23の厚さがおよそ0.32μmとなる。
このようなチャネル層23の厚さよりも、β−Ga単結晶高抵抗基板11上に形成されるβ−Ga単結晶層の厚さを大きくすることにより、チャネル層23とβ−Ga単結晶高抵抗基板11の間に、例えば厚さ0.01μm以上のアンドープバッファ層22を設けることができる。バッファ層22は、β−Ga単結晶層中のイオン注入によるダメージが生じていない層であり、バッファ層22が形成されていることは、イオン注入ダメージのβ−Ga単結晶高抵抗基板11までの到達が抑制されていることを意味する。その結果、高抵抗基板からのアクセプタ不純物のチャネル層23への拡散の促進がなくなる。なお、図2において、Totalはドナー不純物の合計量を表わす。
図3(a)及び(b)は、Feドープβ−Ga単結晶高抵抗基板とSiドープβ−Ga単結晶層との間にバッファ層を有しない構成におけるFeとSiの濃度プロファイルを示す模式的なグラフであり、(a)は設計値に基づくもの、(b)は測定データに基づくものである。
図3(a)のように、イオン注入したSiがFeドープβ−Ga単結晶高抵抗基板中まで到達するように設計した場合、β−Ga単結晶層中のイオン注入によりダメージを受けた領域はFe等のアクセプタ不純物が拡散しやすい領域であるため、イオン注入後のダメージを修復するアニール処理によって、図3(b)のように注入ダメージ領域を伝搬してFeがチャネル層まで大きく拡散する。
図3(c)及び(d)は、Feドープβ−Ga単結晶高抵抗基板とSiドープβ−Ga単結晶層との間にバッファ層を形成した構成におけるFeとSiの濃度プロファイルを示す模式的なグラフであり、(c)は設計値に基づくもの、(d)は測定データに基づくものである。
バッファ層を形成することによってイオン注入ダメージがFeドープβ−Ga単結晶高抵抗基板に到達しないため、Siイオン注入後にアニール処理を施してもFeの拡散が促進されることがない。よって、図3(d)の測定データは、図3(c)の設計値とほぼ等しくなる。
図4は、Feドープβ−Ga単結晶からなる高抵抗基板上に0.3μm(300nm)のβ−Ga単結晶層をアンドープの状態でエピタキシャル成長させた後、Siイオン注入やアニール処理の条件を変えた場合の、Fe濃度プロファイルを示すグラフ(a)〜(c)である。
図4において、グラフ(a)は、Feドープ高抵抗基板上に厚さがおよそ300nmとなるように形成されたアンドープβ−Ga単結晶層の表面から、Siを平均濃度3×1017cm−3、深さ300nmのボックスプロファイルでイオン注入し、その後、イオン注入によるダメージを修復するために、950℃、30分の条件でアニール処理を施したときのFe濃度プロファイルを示すものである。このグラフ(a)で示される実測プロファイルは、図3(b)に示されるFeのプロファイルに対応する。
グラフ(b)は、Feドープ高抵抗基板上にアンドープβ−Ga単結晶層を、560℃〜800℃の温度範囲において、560℃の成長温度で厚さがおよそ300nmとなるように形成した直後の深さとFe濃度の関係を示すものである。グラフ(c)は、グラフ(b)で示されたアンドープβ−Ga単結晶層を、Siのイオン注入を行わない状態で950℃、30分の条件でアニール処理を施したときの、Fe濃度プロファイルを示すものである。
図4において、横軸はβ−Ga単結晶層の表面からの深さを示している。グラフ(a)の場合、Siのイオン注入によるダメージがFeドープ高抵抗基板にまで及んでいることから、そのダメージを伝搬してFeがβ−Ga単結晶層へ拡散し、その結果、β−Ga単結晶層がドナー不純物であるSiとアクセプタ不純物であるFeの混在する状態になっている(Si濃度プロファイルは図示省略)。ここで、β−Ga単結晶層が従来の半導体素子のチャネル層であるとすれば、前述したように、チャネル層の導電率が低下することになる。
グラフ(b)では、Siのイオン注入が行われていないので、β−Ga単結晶層およびFeドープ高抵抗基板にはダメージが発生していない。また、β−Ga単結晶層の成長温度が560℃という低温であるため、成長中にFeドープ高抵抗基板からβ−Ga単結晶層中にFeが拡散することはない。よって、β−Ga単結晶層のFe濃度は、無視できる1×1016cm−3以下のレベルになっている。
グラフ(c)では、グラフ(b)で述べたように、β−Ga単結晶層およびFeドープ高抵抗基板がイオン注入によるダメージを受けていないので、950℃、30分のアニール処理を行った後でも、図4(a)で見られたようなβ−Ga単結晶層へのFeの拡散は生じていない。
図1(a)の本発明の第1の実施の形態のバッファ層22のFe濃度は、図4のグラフ(c)における深さ0〜200nm程度の領域の濃度であると考えることができるので、アンドープβ−Ga単結晶層よりなるバッファ層であるといえる。よって、図1(a)の本発明の第1の実施の形態の半導体素子では、バッファ層22の存在のために、チャネル層23の導電率の低下はない。
高抵抗基板11は、Feの添加以外にも、Be、Mg、Zn等のアクセプタ不純物が添加されるβ−Ga系単結晶からなる基板であり、アクセプタ不純物の添加により高抵抗化されている。ここで、β−Ga系単結晶は、β−Ga単結晶を含む(Ga1−x−yInAl(0≦x≦1、0≦y≦1)である。
高抵抗基板11は、例えば、EFG(Edge-defined Film-fed. Growth)法で育成したFeドープ高抵抗β−Ga単結晶を、所望の厚さにスライス、研磨加工することにより得られる。
高抵抗基板11の主面は、例えば、β−Ga系単結晶の(100)面から50°以上90°以下回転させた面である。すなわち、高抵抗基板11において主面と(100)面のなす角θ(0<θ≦90°)が50°以上である。(100)面から50°以上90°以下回転させた面として、例えば、(010)面、(001)面、(−201)面、(101)面、及び(310)面が存在する。しかし、これらの面は高品質の結晶成長に有利であるが、本発明では、これらの面に限定するものではない。
高抵抗基板11の主面が、(100)面から50°以上90°以下回転させた面である場合、高抵抗基板11上にβ−Ga系結晶をエピタキシャル成長させるときに、β−Ga系結晶の原料の高抵抗基板11からの再蒸発を効果的に抑えることができる。具体的には、β−Ga系結晶を成長温度500℃で成長させたときに再蒸発する原料の割合を0%としたとき、高抵抗基板11の主面が、(100)面から50°以上90°以下回転させた面である場合、再蒸発する原料の割合を40%以下に抑えることができる。そのため、供給する原料の60%以上をβ−Ga系結晶の形成に用いることができ、β−Ga系結晶の成長速度や製造コストの観点から好ましい。
β−Ga結晶においては、c軸を軸として(100)面を52.5°回転させると(310)面と一致し、90°回転させると(010)面と一致する。また、b軸を軸として(100)面を53.8°回転させると(101)面と一致し、76.3°回転させると(001)面と一致し、53.8°回転させると(−201)面と一致する。
また、高抵抗基板11の主面は、例えば、(010)面、又は(010)面から37.5°以内の角度範囲で回転させた面である。この場合、高抵抗基板11とバッファ層22との界面を急峻にし、また、バッファ層22の厚さを高精度で制御することができる。なお、c軸を軸として(010)面を37.5°回転させると(310)面と一致する。
これらの面方位の中でも、高抵抗基板11の主面の面方位が(001)である場合、高抵抗基板11上でのβ−Ga系単結晶のエピタキシャル成長速度が特に大きく、高抵抗基板11上に形成されるバッファ層22及びチャネル層23への高抵抗基板11からのアクセプタ不純物の拡散を抑えることができる。このため、高抵抗基板11の主面の面方位が(001)であることが好ましい。
ゲート電極14、ソース電極15、及びドレイン電極16は、例えば、Au、Al、Ti、Sn、Ge、In、Ni、Co、Pt、W、Mo、Cr、Cu、Pb等の金属、これらの金属のうちの2つ以上を含む合金、又はITO等の導電性化合物からなる。また、異なる2つの金属からなる2層以上の構造、例えばTi/Al、Ti/Au、Ti/Pt、Al/Au、Ni/Au、Au/Ni、Pt/Au、Pt/Ti/Auを有してもよい。
コンタクト領域17は、イオン注入法等によりSi、Sn等のドナー不純物をチャネル層23中に添加し、アニール処理により活性化することにより形成される。コンタクト領域17のドナー不純物の濃度は、チャネル層23のドナー不純物の濃度よりも高く、コンタクト領域17は、ソース電極15及びドレイン電極16とオーミック接触する。
上述のように、Ga系半導体素子20は、高抵抗基板11と、高抵抗基板11上のバッファ層22と、バッファ層22上のドナー不純物含有層と、を有する結晶積層構造体を用いて製造される。この結晶積層構造体中にコンタクト領域17を形成し、ゲート電極14、ソース電極15、及びドレイン電極16を接続することによりGa系半導体素子20が得られる。ここで、結晶積層構造体のドナー不純物含有層は、Ga系半導体素子20の形成後にチャネル層として機能する層であり、チャネル層23と等しい。
Ga系半導体素子20は、ゲート電極14の直下のチャネル層23のドナー濃度と厚さに依存して、ノーマリーオン型又はノーマリーオフ型になる。
Ga系半導体素子20がノーマリーオン型である場合、ソース電極15とドレイン電極16は、チャネル層23を介して電気的に接続されている。そのため、ゲート電極14に電圧を印加しない状態でソース電極15とドレイン電極16の間に電圧を印加すると、ソース電極15からドレイン電極16へ電流が流れる。一方、ゲート電極14に電圧を印加すると、チャネル層23のゲート電極14下の領域に空乏層が形成され、ソース電極15とドレイン電極16の間に電圧を印加してもソース電極15からドレイン電極16へ電流が流れなくなる。
Ga系半導体素子20がノーマリーオフ型である場合、ゲート電極14に電圧を印加しない状態では、ソース電極15とドレイン電極16の間に電圧を印加しても電流は流れない。一方、ゲート電極14に電圧を印加すると、チャネル層23のゲート電極14下の領域の空乏層が狭まり、ソース電極15とドレイン電極16の間に電圧を印加するとソース電極15からドレイン電極16へ電流が流れるようになる。
図5は、BeをGa結晶膜の表面近傍(深さ0.6μm)に導入し、アニール処理を施した場合の、Ga結晶膜の表面からの深さとBe濃度との関係を示す測定データである。
図6は、MgをGa結晶膜の表面近傍(深さ0.6μm)に導入し、アニール処理を施した場合の、Ga結晶膜の表面からの深さとMg濃度との関係を示す測定データである。
図7は、ZnをGa結晶膜の表面近傍(深さ0.6μm)に導入し、アニール処理を施した場合の、Ga結晶膜の表面からの深さとZn濃度との関係を示す測定データである。
図5、図6、図7によれば、Be、Mg、Znのいずれも、アニール処理によりイオン注入領域中で大きな濃度プロファイルの変化が確認される。また、アニール処理の温度の上昇に伴い拡散量が大きくなる。これらの結果は、本実施の形態においてBe、Mg、又はZnを高抵抗基板11に添加するアクセプタ不純物として用いた場合であっても、本発明のバッファ層22を採用しないときは、高抵抗基板11からチャネル層23へのアクセプタ不純物の拡散が生じることを示している。
〔第2の実施の形態〕
図1(b)は、第2の実施の形態に係るGa系半導体素子20の垂直断面図である。
このGa系半導体素子20は、バッファ層22の構成において、第1の実施の形態のGa系半導体素子20と相違するが、他の構成は共通するので、重複する説明は省略する。
第2の実施の形態のGa系半導体素子20では、バッファ層22が1000℃の成長温度で成長する。このとき、バッファ層22の下層22aが、第1の実施の形態の560℃〜800℃の成長温度より高い950℃〜1050℃の温度範囲において、1000℃の成長温度の影響でFeドープβ−Ga単結晶高抵抗基板11からFeが拡散する。そのため、Feドープβ−Ga単結晶層となる。この下層22aがFeの拡散距離に応じた厚みだけ形成された後は、アンドープβ−Ga単結晶層の上層22bが形成されてバッファ層22の形成プロセスが終了する。
この後、キャリア層23、コンタクト領域17、ゲート電極14、ソース電極15、ドレイン電極16が形成されるが、その形成プロセスは、第1の実施の形態と同じであるので、その説明は省略する。
〔第3の実施の形態〕
第3の実施の形態は、半導体素子としてMISFETを用いる形態である。なお、第1の実施の形態と同様の点については、説明を省略又は簡略化する。
(半導体素子の構成)
図8は、第3の実施の形態に係るGa系半導体素子40の垂直断面図である。Ga系半導体素子40は、高抵抗基板11上に形成されたバッファ層22と、バッファ層22上に形成されたチャネル層23と、チャネル層23上に形成されたソース電極15及びドレイン電極16と、ソース電極15とドレイン電極16との間のチャネル層23上にゲート絶縁膜31を介して形成されたゲート電極14と、チャネル層23中のソース電極15及びドレイン電極16の下に形成されたコンタクト領域17を含む。
Ga系半導体素子40は、第1の実施の形態に係るGa系半導体素子20と同様に、アクセプタ不純物及びドナー不純物を含まないバッファ層22上にチャネル層23が形成されているため、チャネル層を形成するためのドナー不純物イオン注入ダメージが高抵抗基板に到達しない。よって、アクセプタ不純物含有高抵抗基板からチャネル層へのアクセプタ不純物の拡散が生じない。
第1の実施の形態に係るGa系半導体素子20と同様に、Ga系半導体素子40は、高抵抗基板11と、高抵抗基板11上のバッファ層22と、バッファ層22上のドナー不純物含有層と、を有する結晶積層構造体を用いて製造される。この結晶積層構造体中にコンタクト領域17を形成し、絶縁膜31、ゲート電極14、ソース電極15、及びドレイン電極16を形成することによりGa系半導体素子40が得られる。ここで、結晶積層構造体のドナー不純物含有層は、Ga系半導体素子40の形成後にチャネル層として機能する層であり、チャネル層23と等しい。
(実施の形態の効果)
上記第1より第3の実施の形態によれば、高抵抗基板から拡散されるアクセプタ不純物がチャネル層に含まれないため、キャリア補償によるチャネル層の導電率の低下を抑えることができる。
また、一般に、基板とその上にエピタキシャル成長したエピタキシャル層との界面には、意図せぬ不純物や、基板の研磨ダメージに起因する結晶欠陥が混入しやすく、それらの不純物や結晶欠陥は半導体素子においてリークパスとなる。しかし、上記第1より第3の実施の形態の半導体素子においては、高抵抗基板とチャネル層との間にバッファ層が存在し、チャネル層が高抵抗基板とバッファ層との界面から離れているため、この界面における不純物や結晶欠陥に起因するリークを抑えることができる。
以上、本発明の実施の形態を説明したが、本発明は、上記実施の形態に限定されず、発明の主旨を逸脱しない範囲内において種々変形実施が可能である。
また、発明の主旨を逸脱しない範囲内において上記実施の形態の構成要素を任意に組み合わせることができる。
また、上記に記載した実施の形態は特許請求の範囲に係る発明を限定するものではない。また、実施の形態の中で説明した特徴の組合せの全てが発明の課題を解決するための手段に必須であるとは限らない点に留意すべきである。
20、40…Ga系半導体素子、 11…高抵抗基板、 22…バッファ層、 23…チャネル層、 22a…バッファ層22の下層、 22b…バッファ層22の上層(アクセプタ不純物及びドナー不純物を含まない層)

Claims (14)

  1. アクセプタ不純物を含有するβ−Ga系単結晶からなる高抵抗基板と、
    前記高抵抗基板上に形成された、アンドープβ−Ga系単結晶からなるバッファ層と、
    前記バッファ層上に形成された、ドナー不純物を含有するβ−Ga 系単結晶からなり、このドナー不純物のイオン注入によるダメージを全体に有するチャネル層と、
    を含む半導体素子。
  2. 前記チャネル層は、その表面からイオン注入されるドナー不純物が前記高抵抗基板に到達しない厚さにされる請求項1に記載の半導体素子。
  3. アクセプタ不純物を含有するβ−Ga系単結晶からなる高抵抗基板と、
    前記高抵抗基板上に形成された、前記高抵抗基板から拡散されたアクセプタ不純物を含有するβ−Ga系単結晶からなるアクセプタ不純物拡散層、及び前記アクセプタ不純物拡散層上に形成された、アンドープβ−Ga系単結晶からなるアンドープ層、を有するバッファ層と、
    前記バッファ層上に形成された、ドナー不純物を含有するβ−Ga 系単結晶からなり、このドナー不純物のイオン注入によるダメージを全体に有するチャネル層と、
    を含む半導体素子。
  4. 前記チャネル層は、その表面からイオン注入されるドナー不純物が前記高抵抗基板に到達しない厚さにされる請求項3に記載の半導体素子。
  5. 前記チャネル層は、MESFET又はMOSFETのチャネル層を構成する請求項1〜4のいずれか1項に記載の半導体素子。
  6. アクセプタ不純物を含有するβ−Ga系単結晶からなる高抵抗基板を準備するステップと、
    前記高抵抗基板上にアンドープβ−Ga系単結晶からなるバッファ層を形成するステップと、
    前記バッファ層上に前記アンドープβ−Ga 系単結晶からなるβ−Ga系単結晶層を形成し、このβ−Ga系単結晶層にドナー不純物をイオン注入することによりチャネル層を形成するステップと、
    前記チャネル層をアニール処理するステップと、
    を含む半導体素子の製造方法。
  7. 前記バッファ層を形成するステップは、前記高抵抗基板上にβ−Ga系単結晶を560℃〜800℃の成長温度で形成するステップを含む請求項6に記載の半導体素子の製造方法。
  8. アクセプタ不純物を含有するβ−Ga系単結晶からなる高抵抗基板を準備するステップと、
    前記高抵抗基板上にアンドープβ−Ga系単結晶からなるバッファ層を形成するステップと、
    前記バッファ層上に前記アンドープβ−Ga 系単結晶からなるβ−Ga系単結晶層を形成し、このβ−Ga系単結晶層にドナー不純物をイオン注入することによりチャネル層を形成するステップと、
    前記チャネル層をアニール処理するステップと、
    を含み、
    前記バッファ層を形成するステップは、前記高抵抗基板上に形成された、前記高抵抗基板から拡散されたアクセプタ不純物を含有するβ−Ga系単結晶からなるアクセプタ不純物拡散層、及び前記アクセプタ不純物拡散層上に形成された、アンドープβ−Ga系単結晶からなるアンドープ層を形成するステップを含む半導体素子の製造方法。
  9. 前記バッファ層を形成するステップは、前記高抵抗基板上にβ−Ga系単結晶を950℃〜1050℃の成長温度で形成するステップを含む請求項8に記載の半導体素子の製造方法。
  10. 前記チャネル層を形成するステップは、前記ドナー不純物が前記高抵抗基板に到達しないような厚さで、前記β−Ga系単結晶層を形成するステップを含む請求項8に記載の半導体素子の製造方法。
  11. アクセプタ不純物を含有するβ−Ga系単結晶からなる高抵抗基板と、
    前記高抵抗基板上に形成された、アンドープβ−Ga系単結晶からなるバッファ層と、
    前記バッファ層上に形成された、ドナー不純物を含有するβ−Ga 系単結晶からなり、このドナー不純物のイオン注入によるダメージを全体に有するドナー不純物含有層と、
    を含む結晶積層構造体。
  12. 前記ドナー不純物含有層は、その表面からイオン注入されるドナー不純物が前記高抵抗基板に到達しない厚さにされる請求項11に記載の結晶積層構造体。
  13. アクセプタ不純物を含有するβ−Ga系単結晶からなる高抵抗基板と、
    前記高抵抗基板上に形成された、前記高抵抗基板から拡散されたアクセプタ不純物を含有するβ−Ga系単結晶からなるアクセプタ不純物拡散層、及び前記アクセプタ不純物拡散層上に形成された、アンドープβ−Ga系単結晶からなるアンドープ層、を有するバッファ層と、
    前記バッファ層上に形成された、ドナー不純物を含有するβ−Ga 系単結晶からなり、このドナー不純物のイオン注入によるダメージを全体に有するドナー不純物含有層と、
    を含む結晶積層構造体。
  14. 前記ドナー不純物含有層は、その表面からイオン注入されるドナー不純物が前記高抵抗基板に到達しない厚さにされる請求項13に記載の結晶積層構造体。
JP2014175914A 2014-08-29 2014-08-29 半導体素子及びその製造方法、並びに結晶積層構造体 Active JP6406602B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014175914A JP6406602B2 (ja) 2014-08-29 2014-08-29 半導体素子及びその製造方法、並びに結晶積層構造体

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014175914A JP6406602B2 (ja) 2014-08-29 2014-08-29 半導体素子及びその製造方法、並びに結晶積層構造体

Publications (2)

Publication Number Publication Date
JP2016051795A JP2016051795A (ja) 2016-04-11
JP6406602B2 true JP6406602B2 (ja) 2018-10-17

Family

ID=55659090

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014175914A Active JP6406602B2 (ja) 2014-08-29 2014-08-29 半導体素子及びその製造方法、並びに結晶積層構造体

Country Status (1)

Country Link
JP (1) JP6406602B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7238847B2 (ja) * 2020-04-16 2023-03-14 トヨタ自動車株式会社 半導体素子の製造方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2013035841A1 (ja) * 2011-09-08 2015-03-23 株式会社タムラ製作所 Ga2O3系HEMT
EP2765612B1 (en) * 2011-09-08 2021-10-27 Tamura Corporation Ga2O3 SEMICONDUCTOR ELEMENT

Also Published As

Publication number Publication date
JP2016051795A (ja) 2016-04-11

Similar Documents

Publication Publication Date Title
JP5907465B2 (ja) 半導体素子及び結晶積層構造体
JP5828568B1 (ja) 半導体素子及びその製造方法
JP6344718B2 (ja) 結晶積層構造体及び半導体素子
TWI395329B (zh) 互補式金屬-氧化物-半導體場效電晶體結構
US11563092B2 (en) GA2O3-based semiconductor device
JP2010524202A (ja) 改善オーム接触を有する電子デバイス
US9887263B2 (en) Silicon carbide semiconductor device and method of manufacturing the same
JP2008172008A (ja) SiCショットキー障壁半導体装置
US10115803B2 (en) Field-effect transistor and method for the fabrication thereof
US8741707B2 (en) Method and system for fabricating edge termination structures in GaN materials
EP3117465B1 (fr) Transistor a effet de champ et a heterojonction.
JP6402746B2 (ja) 半導体基板と、その調整方法と、半導体装置
TW201635427A (zh) 半導體裝置及其製造方法
TW201500605A (zh) GaO系單晶體的供體濃度控制方法及歐姆接觸的形成方法
US11251271B2 (en) Silicon carbide semiconductor device and method of manufacturing silicon carbide semiconductor device
JP6406602B2 (ja) 半導体素子及びその製造方法、並びに結晶積層構造体
TWI578382B (zh) A semiconductor substrate, a semiconductor device, and a semiconductor device
JP7469201B2 (ja) 半導体装置とその製造方法
JP2011146441A (ja) 半導体装置とその製造方法
CN115483292A (zh) 一种增强型氧化镓功率晶体管及制作方法
JP2013143487A (ja) 半導体装置及びその製造方法
JPH04365323A (ja) オーミック電極とその形成方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170726

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20170726

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180130

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20180327

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180330

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20180330

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180821

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180907

R150 Certificate of patent or registration of utility model

Ref document number: 6406602

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250