JP6801555B2 - 半導体装置の製造方法 - Google Patents

Description

本発明は、半導体装置の製造方法に関する。

従来から、窒化ガリウム（ＧａＮ）などのＩＩＩ族窒化物半導体にイオン注入によりｐ型半導体領域を形成する技術が知られている。特許文献１から３において、ｐ型半導体領域を形成する方法として、半導体層にｐ型不純物をイオン注入した後、ホール濃度を向上させるために熱処理を行う方法が記載されている。

特開２００４−３５６２５７号公報 特開２０１６−１８１５８０号公報 特許第５３５８９５５号

しかし、イオン注入によりｐ型半導体領域を形成する場合、イオン注入がなされた半導体層の表面が荒れることにより、半導体層の表面における原子ステップがなくなる虞があり、これに起因して、この半導体層の上に形成する半導体層の結晶性が劣化する虞があった。また、熱処理を行うことによって、半導体層の表面において半導体層の構成原子が離脱することにより、半導体層において孔（以下、「ピット」とも呼ぶ）が発生する虞があり、これに起因して、半導体層の表面の荒れと、ホール濃度の減少とが起きる虞があった。このため、ホール濃度を向上させつつ、半導体層の表面における原子ステップがなくなることを抑制し、かつ、半導体層におけるピットの発生を抑制させる方法が望まれていた。

本発明は、上述の課題の少なくとも一部を解決するためになされたものであり、以下の形態として実現することが可能である。
［形態１］半導体装置の製造方法であって、
基板に、ｎ型不純物を含有しIII属窒化物半導体から形成されるｎ型半導体層と、前記ｎ型半導体層におけるドナーとなる元素を主成分としない元素から形成されるスルー膜と、をこの順に形成する工程と、
前記スルー膜が形成された状態で前記ｎ型半導体層に、ｐ型不純物をイオン注入するイオン注入工程と、
前記イオン注入後において、前記スルー膜上にキャップ層を形成する工程と、
前記ｐ型不純物がイオン注入されたイオン注入領域を前記スルー膜と前記キャップ層とからなる被覆層で被覆した状態において、窒素を含む雰囲気下で熱処理する第１熱処理工程と、
前記第１熱処理工程の後に、前記イオン注入領域を露出した状態において、アンモニアとヒドラジンとの少なくとも一方と、水素とを含む雰囲気下で熱処理する第２熱処理工程と、を備え、
前記イオン注入工程における積算ドーズ量は、１．０×１０ ^１3 ｃｍ ^−２ 以上５．０×１０ ^１５ ｃｍ ^−２ 以下であり、
前記第１熱処理工程における熱処理温度は、１１５０℃以上１２５０℃以下である、半導体装置の製造方法。

（１）本発明の一形態によれば、半導体装置の製造方法が提供される。この半導体装置の製造方法は、ｎ型不純物を含有するｎ型半導体層に、ｐ型不純物をイオン注入するイオン注入工程と、前記ｐ型不純物がイオン注入されたイオン注入領域を被覆層で被覆した状態において、窒素を含む雰囲気下で熱処理する第１熱処理工程と、前記第１熱処理工程の後に、前記イオン注入領域を露出した状態において、アンモニアとヒドラジンとの少なくとも一方と、水素とを含む雰囲気下で熱処理する第２熱処理工程と、を備え、前記イオン注入工程における積算ドーズ量は、１．０×１０^１３ｃｍ^−２以上５．０×１０^１５ｃｍ^−２以下であり、前記第１熱処理工程における熱処理温度は、１１５０℃以上１２５０℃以下である。この形態の半導体装置の製造方法によれば、ホール濃度を向上させつつ、半導体層の表面における原子ステップがなくなることを抑制し、かつ、半導体層におけるピットの発生を抑制させることができる。

（２）上述の製造方法において、前記第１熱処理工程における熱処理時間は、１秒以上１０分以下であってもよい。

（３）上述の製造方法において、前記第１熱処理工程における圧力は、１０ｋＰａ以上１１０ｋＰａ以下であってもよい。

（４）上述の製造方法において、前記第２熱処理工程における熱処理温度は、８５０℃以上１０００℃以下であってもよい。

（５）上述の製造方法において、前記第２熱処理工程における熱処理時間は、３０分以上９０分以下であってもよい。

（６）上述の製造方法において、前記第２熱処理工程における圧力は、１０ｋＰａ以上１１０ｋＰａ以下であってもよい。

（７）上述の製造方法において、前記第１熱処理工程において前記イオン注入領域を被覆する層は、窒化アルミニウムと、窒化ケイ素と、二酸化ケイ素と、酸化アルミニウムとからなる群より選ばれる少なくとも一つにより形成されていてもよい。

（８）上述の製造方法において、前記イオン注入工程において、前記ｐ型不純物は、マグネシウムと、カルシウムと、ベリリウムとの少なくとも一方を含んでもよい。

（９）上述の製造方法において、前記イオン注入工程における注入温度は、２０℃以上９００℃以下であってもよい。

（１０）上述の製造方法において、前記イオン注入工程における注入角度は、０°以上１５°以下であってもよい。

（１１）上述の製造方法において、さらに、前記第２熱処理工程の後、前記イオン注入領域の上に、有機金属気相成長法と分子線エピタキシー法との少なくとも一方により、ｐ型不純物を含有するｐ型半導体層を形成する工程を備えてもよい。

本発明は、半導体装置の製造方法以外の種々の形態で実現することも可能である。例えば、上述の製造方法を用いて製造された半導体装置や、上述の製造方法を用いて半導体装置を製造する装置などの形態で実現することができる。

本願発明の半導体装置の製造方法によれば、ホール濃度を向上させつつ、半導体層の表面における原子ステップがなくなることを抑制し、かつ、半導体層におけるピットの発生を抑制させることができる。

第１実施形態における半導体装置の構成を模式的に示す断面図。 第１実施形態における半導体装置の製造方法を示す工程図。 キャップ層が形成された後の状態を示す模式図。 エッチング用マスクを除去した後の状態を示す模式図。 評価試験の結果を示す図。 評価試験の結果を示す図。

Ａ．第１実施形態
Ａ−１．半導体装置の構成
図１は、第１実施形態における半導体装置１００の構成を模式的に示す断面図である。図１には、相互に直交するＸＹＺ軸が図示されている。図１のＸＹＺ軸のうち、Ｘ軸は、図１の紙面左から紙面右に向かう軸である。＋Ｘ軸方向は、紙面右に向かう方向であり、−Ｘ軸方向は、紙面左に向かう方向である。図１のＸＹＺ軸のうち、Ｙ軸は、図１の紙面手前から紙面奥に向かう軸である。＋Ｙ軸方向は、紙面奥に向かう方向であり、−Ｙ軸方向は、紙面手前に向かう方向である。図１のＸＹＺ軸のうち、Ｚ軸は、図１の紙面下から紙面上に向かう軸である。＋Ｚ軸方向は、紙面上に向かう方向であり、−Ｚ軸方向は、紙面下に向かう方向である。図１のＸＹＺ軸は、他の図のＸＹＺ軸に対応する。

本実施形態では、半導体装置１００は、窒化ガリウム（ＧａＮ）を用いて形成されたＧａＮ系の半導体装置である。本実施形態では、半導体装置１００は、縦型トレンチＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field-Effect Transistor）である。本実施形態では、半導体装置１００は、電力制御に用いられ、パワーデバイスとも呼ばれる。

半導体装置１００は、基板１１０と、ｎ型半導体層１１２と、ｐ型半導体領域１１３と、ｐ型半導体層１１４と、ｎ型半導体層１１６とを備える。半導体装置１００は、これらの半導体層に形成された構造として、トレンチ１２２と、リセス１２４とを有する。半導体装置１００は、更に、絶縁膜１３０と、ゲート電極１４２と、ボディ電極１４４と、ソース電極１４６と、ドレイン電極１４８とを備える。

半導体装置１００の基板１１０、ｎ型半導体層１１２、ｐ型半導体層１１４、及びｎ型半導体層１１６は、Ｘ軸及びＹ軸に沿って広がる板状の半導体である。本実施形態では、基板１１０、ｎ型半導体層１１２、ｐ型半導体層１１４、及びｎ型半導体層１１６は、ＩＩＩ族窒化物半導体から形成されている。ＩＩＩ族窒化物半導体としては、例えば、窒化ガリウム（ＧａＮ）、窒化アルミニウム（ＡｌＮ）、窒化アルミニウムガリウム（ＡｌＧａＮ）、窒化インジウムガリウム（ＩｎＧａＮ）、窒化インジウムアルミニウムガリウム（ＩｎＡｌＧａＮ）などが例示できる。なお、電力制御用の半導体装置に用いる観点から、ＩＩＩ族窒化物半導体としては、窒化ガリウム（ＧａＮ）、窒化アルミニウムガリウム（ＡｌＧａＮ）が好ましい。本実施形態では、ＩＩＩ族窒化物半導体として、窒化ガリウム（ＧａＮ）を用いる。なお、本実施形態の効果を奏する範囲において、窒化ガリウム（ＧａＮ）の一部をアルミニウム（Ａｌ）やインジウム（Ｉｎ）などの他のＩＩＩ族元素に置換してもよく、他の不純物を含んでいてもよい。

半導体装置１００の基板１１０は、ｎ型の特性を有する半導体である。本実施形態では、基板１１０に含まれるケイ素（Ｓｉ）濃度は、１×１０^１８ｃｍ^−３以上である。本実施形態において、基板１１０の厚さ（Ｚ軸方向の長さ）は、１００μｍ以上５００μｍ以下である。

半導体装置１００のｎ型半導体層１１２は、ｎ型の特性を有する半導体である。本実施形態では、ｎ型半導体層１１２は、基板１１０の＋Ｚ軸方向側に位置する。本実施形態では、ｎ型半導体層１１２に含まれるケイ素（Ｓｉ）濃度は、１×１０^１６ｃｍ^−３である。本実施形態では、ｎ型半導体層１１２の厚さ（Ｚ軸方向の長さ）は、１０μｍ以上２０μｍ以下である。

半導体装置１００のｐ型半導体領域１１３は、ｎ型半導体層１１２の一部に対するイオン注入によって形成された領域である。ｐ型半導体領域１１３をイオン注入領域１１３とも呼ぶ。ｐ型半導体領域１１３における半導体は、ｐ型の特性を有する。ｐ型半導体領域１１３の表面（＋Ｚ軸方向側の面）には、ピットがなく、原子ステップを有する。本実施形態では、ｐ型半導体領域１１３は、トレンチ１２２から離れた位置に形成され、ｎ型半導体層１１２およびｐ型半導体層１１４に隣接する。本実施形態では、ｐ型半導体領域１１３は、マグネシウム（Ｍｇ）をアクセプタ元素（ｐ型不純物）として含有する。本実施形態では、ｐ型半導体領域１１３におけるマグネシウム（Ｍｇ）の濃度は、１×１０^１８ｃｍ^−３以上５×１０^１９ｃｍ^−３以下である。本実施形態では、ｐ型半導体領域１１３の厚さは、０．１μｍ以上１μｍ以下である。

半導体装置１００のｐ型半導体層１１４は、ｐ型の特性を有する半導体である。本実施形態では、ｐ型半導体層１１４は、ｎ型半導体層１１２およびｐ型半導体領域１１３の＋Ｚ軸方向側に位置する。本実施形態では、ｐ型半導体層１１４は、マグネシウム（Ｍｇ）をアクセプタ元素として含有する。本実施形態では、ｐ型半導体層１１４に含まれるマグネシウム（Ｍｇ）濃度は、４×１０^１８ｃｍ^−３以下である。本実施形態では、ｐ型半導体層１１４の厚さ（Ｚ軸方向の長さ）は、１μｍ以下である。

半導体装置１００のｎ型半導体層１１６は、ｎ型の特性を有する半導体である。本実施形態では、ｎ型半導体層１１６は、ｐ型半導体層１１４の＋Ｚ軸方向側に位置する。本実施形態では、ｎ型半導体層１１６は、ケイ素（Ｓｉ）をドナー元素として含有する。本実施形態では、ｎ型半導体層１１６に含まれるケイ素（Ｓｉ）濃度は、１×１０^１８ｃｍ^−３以上であり、ｎ型半導体層１１６の厚さ（Ｚ軸方向の長さ）は、０．４μｍ以下である。

半導体装置１００のトレンチ１２２は、ｎ型半導体層１１６の＋Ｚ軸方向側の面からｎ型半導体層１１６及びｐ型半導体層１１４を貫通し、ｎ型半導体層１１２にまで落ち込んだ溝部である。本実施形態では、トレンチ１２２は、ｎ型半導体層１１６，ｐ型半導体層１１４，及びｎ型半導体層１１２に対するドライエッチングによって形成された構造である。

半導体装置１００のリセス１２４は、ｎ型半導体層１１６の＋Ｚ軸方向側の面からｎ型半導体層１１６を貫通し、ｐ型半導体層１１４にわたって窪んだ凹部である。本実施形態では、リセス１２４は、ｎ型半導体層１１６及びｐ型半導体層１１４に対するドライエッチングによって形成された構造である。

半導体装置１００の絶縁膜１３０は、トレンチ１２２の内側に形成され、電気絶縁性を有する膜である。本実施形態では、絶縁膜１３０は、トレンチ１２２の内側からｎ型半導体層１１６の＋Ｚ軸方向側の表面の一部にわたって形成されている。本実施形態では、絶縁膜１３０は、二酸化ケイ素（ＳｉＯ_２）から形成されている。

半導体装置１００のゲート電極１４２は、絶縁膜１３０を介してトレンチ１２２の内側に形成された電極である。本実施形態では、ゲート電極１４２は、トレンチ１２２の内側に加え、トレンチ１２２の外側である絶縁膜１３０の＋Ｚ軸方向側の面の一部にわたって形成されている。本実施形態では、ゲート電極１４２は、アルミニウム（Ａｌ）から形成されている。ゲート電極１４２に電圧が印加された場合、ｐ型半導体層１１４に反転層が形成され、この反転層がチャネルとして機能することによって、ソース電極１４６とドレイン電極１４８との間に導通経路が形成される。

半導体装置１００のボディ電極１４４は、リセス１２４に形成され、ｐ型半導体層１１４に対してオーミック接触する電極である。本実施形態では、ボディ電極１４４は、パラジウム（Ｐｄ）から形成された層に熱処理が加えられることにより形成された電極である。

半導体装置１００のソース電極１４６は、ｎ型半導体層１１６に対してオーミック接触する電極である。本実施形態では、ソース電極１４６は、ボディ電極１４４の上からｎ型半導体層１１６の＋Ｚ軸方向側の面の一部にわたって形成されている。ソース電極１４６は、ボディ電極１４４から離れた部位に形成されていてもよい。

半導体装置１００のドレイン電極１４８は、基板１１０の−Ｚ軸方向側の裏面に対してオーミック接触する電極である。本実施形態では、ドレイン電極１４８は、チタン（Ｔｉ）から形成された層に、アルミニウム（Ａｌ）から形成された層を積層した後に熱処理が加えられることによって形成された電極である。

Ａ−２．半導体装置の製造方法
半導体装置の製造方法を、図２から図４を用いて説明する。図２は、第１実施形態における半導体装置１００の製造方法を示す工程図である。まず、工程Ｐ１０１において、製造者は、基板１１０を用意した後、基板１１０の上にｎ型半導体層１１２およびスルー膜を、この順に、連続して形成する。スルー膜は、後述するイオン注入工程において、ｎ型半導体層１１２に注入されるｐ型不純物の濃度分布を調整するために用いられる。ｎ型半導体層１１２およびスルー膜は、有機金属気相成長法（ＭＯＣＶＤ：Metal Organic Chemical Vapor Deposition）により形成される。ｎ型半導体層１１２およびスルー膜を、連続して形成することにより、ｎ型半導体層１１２とスルー膜との間における不純物汚染を防止できる。スルー膜は、ＩＩＩ族窒化物系半導体においてドナーとなる元素を主成分としない元素から形成されている。このようにすることにより、後述するイオン注入工程において、スルー膜の成分元素がｎ型半導体層１１２に注入されることを防止できる。本実施形態では、スルー膜は、非晶質窒化アルミニウム（ＡｌＮ）から形成され、スルー膜の厚さは３０ｎｍである。

工程Ｐ１０２において、製造者は、スルー膜の一部の上（＋Ｚ軸方向側）にイオン注入用マスクを形成する。本実施形態では、イオン注入用マスクは、フォトレジストにより形成されており、イオン注入が行われる領域に相当する部分に開口部が設けられている。なお、フォトレジストに代えて、例えば、絶縁膜や、金属膜や、絶縁膜と金属膜との積層構造を用いてもよい。

次に、工程Ｐ１０３において、製造者は、ｎ型不純物を含有するｎ型半導体層１１２に、ｐ型不純物をイオン注入する。工程Ｐ１０３を、イオン注入工程とも呼ぶ。イオン注入に用いるｐ型不純物は、マグネシウム（Ｍｇ）とカルシウム（Ｃａ）とベリリウム（Ｂｅ）との少なくとも一方を含むことが好ましい。本実施形態では、ｐ型不純物として、マグネシウム（Ｍｇ）を用いる。ｎ型半導体層１１２の表面側（＋Ｚ軸方向側の面）の一部の領域であって、ｐ型不純物が注入された領域をイオン注入領域とも呼び、この領域が後述する熱処理を経ることにより、ｐ型半導体領域１１３となる。

イオン注入工程における積算ドーズ量は、１．０×１０^１３ｃｍ^−２以上５．０×１０^１５ｃｍ^−２以下である。イオン注入工程における注入温度は、２０℃以上９００℃以下が好ましい。また、イオン注入工程における注入角度は、０°以上１５°以下が好ましい。

スルー膜が形成されている状態でｎ型半導体層１１２を対象としてイオン注入が行われることにより、ｎ型半導体層１１２に注入されるｐ型不純物の濃度の分布を適切に調整することができる。イオン注入された領域において、注入された不純物の濃度分布は、深さ方向（Ｚ軸方向）について、正規分布を二つ以上合算させた分布となっている。ここで、濃度分布が正規分布となっているとは、深さ方向（Ｚ軸方向）について、露出している表面から所定の距離にある位置において、注入された不純物の濃度が最も高くなり、そこから表面側および裏面側に離れるにつれて、不純物の濃度が低くなることをいう。ｎ型半導体層１１２内であってｎ型半導体層１１２の表面近傍の所定の位置において最もマグネシウム原子（Ｍｇ）の濃度が高くなるように設計されたスルー膜を配した状態で、イオン注入を行うことにより、不純物の濃度のピークをｎ型半導体層１１２の表面近傍に設定することができる。

工程Ｐ１０４において、製造者は、イオン注入用マスクを除去する。より具体的には、フォトレジストマスクであるイオン注入用マスクが、有機溶剤によって除去される。なお、イオン注入用マスクとして絶縁膜を用いた場合、例えば、フッ化水素（ＨＦ）や、フッ化水素アンモニウム（ＮＨ_４Ｆ）をイオン注入用マスクの除去に用いてもよく、イオン注入用マスクとして金属膜を用いた場合、例えば、塩酸（ＨＣｌ）や、硝酸（ＨＮＯ_３）、王水をイオン注入用マスクの除去に用いてもよい。

工程Ｐ１０５において、製造者は、スルー膜上にキャップ層を形成する。

図３は、キャップ層が形成された後の状態を示す模式図である。図３において、スルー膜１５２の上に形成されたキャップ層１５４は、本実施形態では、非晶質の窒化アルミニウム（ＡｌＮ）により形成されている。本実施形態では、キャップ層１５４は、有機金属気相成長法（ＭＯＣＶＤ）により形成されているが、スパッタ法により形成されてもよい。

スルー膜１５２及びキャップ層１５４は、後述する第１熱処理工程において、イオン注入領域１１３を被覆する被覆層１５０である。被覆層１５０は、窒化アルミニウム（ＡｌＮ）と、窒化ケイ素（Ｓｉ_３Ｎ_４）と、二酸化ケイ素（ＳｉＯ_２）と、酸化アルミニウム（Ａｌ_２Ｏ_３）とからなる群より選ばれる少なくとも一つにより形成されていることが好ましい。本実施形態において、被覆層１５０は非晶質の窒化アルミニウム（ＡｌＮ）により形成されている。本実施形態では、キャップ層１５４の厚さは、１ｎｍ以上１０００ｎｍ以下である。

次に、工程Ｐ１０６において、製造者は、ｐ型不純物がイオン注入されたイオン注入領域１１３を被覆層１５０で被覆した状態において、窒素（Ｎ）を含む雰囲気下で熱処理する。工程Ｐ１０６を第１熱処理工程とも呼ぶ。なお、図３に示す状態において、第１熱処理工程が実施される。

第１熱処理工程における熱処理温度は、１１５０℃以上１２５０℃以下である。また、第１熱処理工程における熱処理時間は、１秒以上１０分以下が好ましく、１秒以上１分未満がさらに好ましい。第１熱処理工程における圧力は、１０ｋＰａ以上１１０ｋＰａ以下が好ましい。本実施形態では、熱処理温度は１２５０℃であり、熱処理時間は３０秒であり、圧力は１００ｋＰａである。第１熱処理工程を経ることによって、イオン注入領域１１３におけるｐ型不純物が活性化されて、高いホール濃度が得られる。

次に、工程Ｐ１０７において、製造者は、被覆層１５０の上にエッチング用マスクを形成する。本実施形態において、エッチング用マスクはフォトレジストにより形成されており、被覆層１５０におけるイオン注入領域１１３の上方の部分が露出するように開口部が設けられている。なお、フォトレジストに代えて、例えば、絶縁膜や、金属膜や、絶縁膜と金属膜との積層構造を用いてもよい。

工程Ｐ１０８において、製造者は、被覆層１５０の一部を除去する。具体的には、製造者は、被覆層１５０におけるイオン注入領域１１３の上方の部分を除去する。本実施形態では、製造者は、６５℃以上８５℃以下でありｐＨ１２の水酸化テトラメチルアンモニウム（ＴＭＡＨ）を用いて、ウェットエッチングを行う。なお、ウェットエッチングに代えて、ドライエッチングを用いてもよい。工程Ｐ１０８により、イオン注入領域１１３の表面（＋Ｚ軸方向側の面）が露出する。

工程Ｐ１０９において、製造者は、エッチング用マスクを除去する。

図４は、エッチング用マスクを除去した後の状態を示す模式図である。本実施形態では、フォトレジストマスクであるエッチング用マスクが、有機溶剤によって除去される。なお、エッチング用マスクとして絶縁膜を用いた場合、例えば、フッ化水素（ＨＦ）や、フッ化水素アンモニウム（ＮＨ_４Ｆ）をエッチング用マスクの除去に用いてもよく、イオン注入用マスクとして金属膜を用いた場合、例えば、塩酸（ＨＣｌ）や、硝酸（ＨＮＯ_３）、王水をエッチング用マスクの除去に用いてもよい。

工程Ｐ１１０において、製造者は、イオン注入されたイオン注入領域１１３を露出した状態において、アンモニア（ＮＨ_３）とヒドラジン（Ｎ_２Ｈ_４）との少なくととも一方と、水素（Ｈ）とを含む雰囲気下で熱処理する。工程Ｐ１１０を第２熱処理工程とも呼ぶ。なお、図４に示す状態において、第２熱処理工程が実施される。

第２熱処理工程における熱処理温度は、第１熱処理工程における熱処理温度より低いほうが好ましく、８５０℃以上１０００℃以下が好ましい。また、第２熱処理工程における熱処理時間は、第１熱処理工程における熱処理時間より長いほうが好ましく、３０分以上９０分以下が好ましく、第２熱処理工程における圧力は、１０ｋＰａ以上１１０ｋＰａ以下が好ましい。本実施形態では、熱処理温度は９００℃であり、熱処理時間は６０分であり、圧力は１００ｋＰａである。第２熱処理工程を経ることによって、イオン注入領域１１３の表面（＋Ｚ軸方向側の面）において、ピットが消失抑制され、原子ステップが形成される。

工程Ｐ１１１において、製造者は、残りの被覆層１５０を除去する。本実施形態では、製造者は、６５℃以上８５℃以下でありｐＨ１２の水酸化テトラメチルアンモニウム（ＴＭＡＨ）を用いて、ウェットエッチングを行う。なお、ウェットエッチングに代えて、ドライエッチングを用いてもよい。工程Ｐ１１１により、イオン注入がされていないｎ型半導体層１１２が露出する。

工程Ｐ１１２において、製造者は、イオン注入領域１１３の上に、ｐ型不純物を含有するｐ型半導体層１１４と、ｎ型不純物を含有するｎ型半導体層１１６とを、この順に形成する。具体的には、製造者は、ｎ型半導体層１１２及びイオン注入領域１１３の上に、ｐ型半導体層１１４と、ｎ型半導体層１１６とを、この順に形成する。ｐ型半導体層１１４は、有機金属気相成長法（ＭＯＣＶＤ：Metal Organic Chemical Vapor Deposition）と、分子線エピタキシー法（ＭＢＥ：Molecular Beam Epitaxy）との少なくとも一方により形成されることが好ましい。本実施形態では、ｐ型半導体層１１４及びｎ型半導体層１１６は、有機金属気相成長法により形成される。

工程Ｐ１１３において、製造者は、ドライエッチングによりトレンチ１２２及びリセス１２４を形成する。その後、工程Ｐ１１４において、製造者は、原子層堆積法（ＡＬＤ：Atomic Layer Deposition）によって絶縁膜１３０を形成する。なお、原子層堆積法の変わりに、スパッタ法を用いてもよい。

そして、工程Ｐ１１５において、製造者は、ゲート電極１４２、ボディ電極１４４、ソース電極１４６およびドレイン電極１４８を形成する。これらの工程を経て、半導体装置１００が完成する。

Ａ−３．効果
以上説明した第１実施形態の製造方法は、イオン注入工程（工程Ｐ１０３）と、第１熱処理工程（工程Ｐ１０６）と、第２熱処理工程（工程Ｐ１１０）とを備えることにより、イオン注入領域１１３におけるホール濃度を向上させつつ、イオン注入領域１１３の表面における原子ステップが形成され、かつ、イオン注入領域１１３の表面におけるピットの発生が抑制される。このメカニズムとしては、以下が考えられる。つまり、イオン注入工程における積算ドーズ量が、従来の積算ドーズ量と比べて小さい１．０×１０^１３ｃｍ^−２以上５．０×１０^１５ｃｍ^−２以下であるため、イオン注入領域の表面へのイオン注入によるダメージを低減すると考えられる。また、第１熱処理工程における熱処理温度が１１５０℃以上１２５０℃以下であることにより、イオン注入領域１１３におけるホール濃度が向上すると考えられる。また、第２熱処理工程を備えることにより、イオン注入領域１１３の表面における原子ステップが形成され、かつ、イオン注入領域１１３の表面におけるピットの発生が抑制されると考えられる。このような効果が得られることを裏付ける評価試験の結果を示す。

Ａ−４．試験結果
図５は、評価試験の結果を示す図である。評価試験には、以下の試料を用いた。具体的には、試験者は、試作例１から試作例４として、イオン注入における積算ドーズ量及び第１熱処理工程における条件を異なる条件とした試作例を上述の製造方法に沿って作製した。試作例１から試作例４の条件を以下に示す。なお、第２熱処理工程における条件は、熱処理温度が９００℃であり、熱処理時間が６０分である。
・試作例１
積算ドーズ量：２．３×１０^１５ｃｍ^−２
熱処理温度：１２００℃
熱処理時間：１秒
・試作例２
積算ドーズ量：２．３×１０^１４ｃｍ^−２
熱処理温度：１２５０℃
熱処理時間：３０秒
・試作例３
積算ドーズ量：２．３×１０^１５ｃｍ^−２
熱処理温度：１３００℃
熱処理時間：１秒
・試作例４
積算ドーズ量：２．３×１０^１５ｃｍ^−２
熱処理温度：１３００℃
熱処理時間：３０秒

図５において、各試作例における（ｉ）第１熱処理工程後の原子間力顕微鏡（ＡＦＭ：Atomic Force Microscope）像と、（ｉｉ）第１熱処理工程後のホール濃度及びピット密度と、（ｉｉｉ）第２熱処理工程後の原子間力顕微鏡像と、（ｉｖ）第２熱処理工程後のホール濃度及びピット密度とを示す。試験者は、ホール効果測定法によりホール濃度の測定を行った。また、試験者は、原子間力顕微鏡によって得られた画像から黒い点を数えることにより、ピット密度を算出した。

図５の結果から、以下のことが分かった。つまり、第１熱処理工程後のホール濃度及び第２熱処理工程後のホール濃度において、試作例１から４を比較した場合、ホール濃度は、第１熱処理の熱処理温度を高くするほど、もしくは低くするほど高くなるものではないことが分かった。また、試作例２の場合（１２５０℃、３０秒）において、最もホール濃度が大きくなることが分かった。

一方、ピット密度については、第１熱処理工程後のピット密度はいずれの試作例においても大きいのに対し、第２熱処理工程を行うことによって、ピット密度が減少することが分かった。また、第１熱処理温度を１１５０℃以上１２５０℃以下とした試作例１及び２において、イオン注入領域におけるホール濃度が向上しつつ、ピットがなくなることが分かった。また、第１熱処理温度を１１５０℃以上１２５０℃以下とした試作例１及び２において、第２熱処理工程後の原子間力顕微鏡像に、波線状の原子ステップが確認されたのに対し、試作例３及び４においては確認されなかった。

図６は、評価試験の結果を示す図である。評価試験には、以下の試料を用いた。具体的には、試験者は、図６において用いた試作例２と、第１熱処理工程を行わない点以外は試作例２と同じ方法で作製した試作例６とを用いた。

図６において、各試作例における（ｉ）第１熱処理工程後の原子間力顕微鏡（ＡＦＭ：Atomic Force Microscope）像と、（ｉｉ）第１熱処理工程後のホール濃度及びピット密度と、（ｉｉｉ）第２熱処理工程後の原子間力顕微鏡像と、（ｉｖ）第２熱処理工程後のホール濃度及びピット密度とを示す。図６の結果から、第１熱処理を行わない場合、ホール濃度が向上しないことが分かった。

Ｂ．その他の実施形態
本発明は、上述の実施形態に限られるものではなく、その趣旨を逸脱しない範囲において種々の構成で実現することができる。例えば、発明の概要の欄に記載した各形態中の技術的特徴に対応する実施形態、実施例、変形例中の技術的特徴は、上述の課題の一部または全部を解決するために、あるいは、上述の効果の一部または全部を達成するために、適宜、差し替えや、組み合わせを行うことが可能である。また、その技術的特徴が本明細書中に必須なものとして説明されていなければ、適宜、削除することが可能である。

上述の実施形態において、基板及び半導体層の材料は、窒化ガリウム（ＧａＮ）に限らず、サファイア（Ａｌ_２Ｏ_３）上に形成された窒化ガリウム（ＧａＮ）であってもよい。また、基板及び半導体層の材料は、例えば、窒化アルミニウム（ＡｌＮ）などの他のＩＩＩ族窒化物であってもよく、ケイ素（Ｓｉ）、炭化ケイ素（ＳｉＣ）、酸化ガリウム（Ｇａ_２Ｏ_３）、ガリウム砒素（ＧａＡｓ）、ダイヤモンド（Ｃ）などであってもよい。

本発明が適用される半導体装置は、上述の実施形態で説明した縦型トレンチＭＯＳＦＥＴや縦型ショットキーバリアダイオードに限られず、例えば、絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ：Insulated Gate Bipolar Transistor）、ＭＥＳＦＥＴ（metal-semiconductor field effect transistor）などであってもよい。

１００…半導体装置
１１０…基板
１１２…ｎ型半導体層
１１３…ｐ型半導体領域（イオン注入領域）
１１４…ｐ型半導体層
１１６…ｎ型半導体層
１２２…トレンチ
１２４…リセス
１３０…絶縁膜
１４２…ゲート電極
１４４…ボディ電極
１４６…ソース電極
１４８…ドレイン電極
１５０…被覆層
１５２…スルー膜
１５４…キャップ層

Claims (11)

1. 半導体装置の製造方法であって、
   基板に、ｎ型不純物を含有しIII属窒化物半導体から形成されるｎ型半導体層と、前記ｎ型半導体層におけるドナーとなる元素を主成分としない元素から形成されるスルー膜と、をこの順に形成する工程と、
   前記スルー膜が形成された状態で前記ｎ型半導体層に、ｐ型不純物をイオン注入するイオン注入工程と、
   前記イオン注入後において、前記スルー膜上にキャップ層を形成する工程と、
   前記ｐ型不純物がイオン注入されたイオン注入領域を前記スルー膜と前記キャップ層とからなる被覆層で被覆した状態において、窒素を含む雰囲気下で熱処理する第１熱処理工程と、
   前記第１熱処理工程の後に、前記イオン注入領域を露出した状態において、アンモニアとヒドラジンとの少なくとも一方と、水素とを含む雰囲気下で熱処理する第２熱処理工程と、を備え、
   前記イオン注入工程における積算ドーズ量は、１．０×１０^１3ｃｍ^−２以上５．０×１０^１５ｃｍ^−２以下であり、
   前記第１熱処理工程における熱処理温度は、１１５０℃以上１２５０℃以下である、半導体装置の製造方法。
2. 請求項１に記載の半導体装置の製造方法であって、
   前記第１熱処理工程における熱処理時間は、１秒以上１０分以下である、半導体装置の製造方法。
3. 請求項１または請求項２に記載の半導体装置の製造方法であって、
   前記第１熱処理工程における圧力は、１０ｋＰａ以上１１０ｋＰａ以下である、半導体装置の製造方法。
4. 請求項１から請求項３のいずれか１項に記載の半導体装置の製造方法であって、
   前記第２熱処理工程における熱処理温度は、８５０℃以上１０００℃以下である、半導体装置の製造方法。
5. 請求項１から請求項４のいずれか１項に記載の半導体装置の製造方法であって、
   前記第２熱処理工程における熱処理時間は、３０分以上９０分以下である、半導体装置の製造方法。
6. 請求項１から請求項５のいずれか１項に記載の半導体装置の製造方法であって、
   前記第２熱処理工程における圧力は、１０ｋＰａ以上１１０ｋＰａ以下である、半導体装置の製造方法。
7. 請求項１から請求項６のいずれか１項に記載の半導体装置の製造方法であって、
   前記被覆層は、窒化アルミニウムと、窒化ケイ素と、二酸化ケイ素と、酸化アルミニウムとからなる群より選ばれる少なくとも一つにより形成されている、半導体装置の製造方法。
8. 請求項１から請求項７のいずれか１項に記載の半導体装置の製造方法であって、
   前記イオン注入工程において、前記ｐ型不純物は、マグネシウムと、カルシウムと、ベリリウムとの少なくとも一方を含む、半導体装置の製造方法。
9. 請求項１から請求項８のいずれか１項に記載の半導体装置の製造方法であって、
   前記イオン注入工程における注入温度は、２０℃以上９００℃以下である、半導体装置の製造方法。
10. 請求項１から請求項９のいずれか１項に記載の半導体装置の製造方法であって、
    前記イオン注入工程における注入角度は、０°以上１５°以下である、半導体装置の製造方法。
11. 請求項１から請求項１０のいずれか１項に記載の半導体装置の製造方法であって、さらに、
    前記第２熱処理工程の後、前記イオン注入領域の上に、有機金属気相成長法と分子線エピタキシー法との少なくとも一方により、ｐ型不純物を含有するｐ型半導体層を形成する工程を備える、半導体装置の製造方法。