CN116774469A - 一种器件的制备方法及结构 - Google Patents
一种器件的制备方法及结构 Download PDFInfo
- Publication number
- CN116774469A CN116774469A CN202310737309.8A CN202310737309A CN116774469A CN 116774469 A CN116774469 A CN 116774469A CN 202310737309 A CN202310737309 A CN 202310737309A CN 116774469 A CN116774469 A CN 116774469A
- Authority
- CN
- China
- Prior art keywords
- silicon carbide
- region
- etched
- substrate
- doped region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 23
- 229910010271 silicon carbide Inorganic materials 0.000 claims abstract description 388
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims abstract description 377
- 239000000758 substrate Substances 0.000 claims abstract description 219
- 238000000034 method Methods 0.000 claims abstract description 50
- 238000002360 preparation method Methods 0.000 claims abstract description 31
- 239000002131 composite material Substances 0.000 claims abstract description 28
- 238000005468 ion implantation Methods 0.000 claims abstract description 20
- 238000009966 trimming Methods 0.000 claims abstract description 10
- 238000000137 annealing Methods 0.000 claims description 59
- 239000002184 metal Substances 0.000 claims description 58
- 229910052751 metal Inorganic materials 0.000 claims description 58
- 238000002513 implantation Methods 0.000 claims description 41
- 150000002500 ions Chemical class 0.000 claims description 33
- 238000005530 etching Methods 0.000 claims description 32
- 229910052757 nitrogen Inorganic materials 0.000 claims description 16
- 229910052698 phosphorus Inorganic materials 0.000 claims description 16
- 238000005498 polishing Methods 0.000 claims description 10
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 9
- 239000013078 crystal Substances 0.000 claims description 9
- 238000000227 grinding Methods 0.000 claims description 8
- 230000007547 defect Effects 0.000 claims description 7
- 238000010884 ion-beam technique Methods 0.000 claims description 7
- 230000008569 process Effects 0.000 claims description 7
- 238000012805 post-processing Methods 0.000 claims description 6
- 238000000407 epitaxy Methods 0.000 claims description 4
- 230000003647 oxidation Effects 0.000 claims description 4
- 238000007254 oxidation reaction Methods 0.000 claims description 4
- 229910018072 Al 2 O 3 Inorganic materials 0.000 claims description 3
- 230000003213 activating effect Effects 0.000 claims description 3
- 239000006185 dispersion Substances 0.000 abstract description 8
- 230000007246 mechanism Effects 0.000 abstract description 7
- 238000004377 microelectronic Methods 0.000 abstract description 2
- 239000010410 layer Substances 0.000 description 96
- 238000010586 diagram Methods 0.000 description 37
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 21
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 18
- 229910052799 carbon Inorganic materials 0.000 description 18
- 230000003287 optical effect Effects 0.000 description 16
- 229910052681 coesite Inorganic materials 0.000 description 11
- 229910052906 cristobalite Inorganic materials 0.000 description 11
- 229910052682 stishovite Inorganic materials 0.000 description 11
- 229910052905 tridymite Inorganic materials 0.000 description 11
- 238000003672 processing method Methods 0.000 description 10
- 239000000377 silicon dioxide Substances 0.000 description 10
- 235000012239 silicon dioxide Nutrition 0.000 description 10
- 239000011241 protective layer Substances 0.000 description 9
- 238000001994 activation Methods 0.000 description 8
- 238000005229 chemical vapour deposition Methods 0.000 description 6
- 239000000463 material Substances 0.000 description 6
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 6
- 238000012545 processing Methods 0.000 description 6
- 238000000859 sublimation Methods 0.000 description 6
- 230000008022 sublimation Effects 0.000 description 6
- 238000000276 deep-ultraviolet lithography Methods 0.000 description 5
- 238000001312 dry etching Methods 0.000 description 5
- 238000000609 electron-beam lithography Methods 0.000 description 5
- 238000001459 lithography Methods 0.000 description 5
- 238000000206 photolithography Methods 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 230000004913 activation Effects 0.000 description 4
- 230000008018 melting Effects 0.000 description 4
- 238000002844 melting Methods 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 3
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 3
- 230000004888 barrier function Effects 0.000 description 2
- 238000005234 chemical deposition Methods 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000001657 homoepitaxy Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 238000003860 storage Methods 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 230000003746 surface roughness Effects 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 238000009776 industrial production Methods 0.000 description 1
- 230000031700 light absorption Effects 0.000 description 1
- 230000000750 progressive effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Landscapes
- Recrystallisation Techniques (AREA)
Abstract
本申请涉及微电子器件领域，尤其涉及一种器件的制备方法及结构。方法包括：对第一碳化硅衬底进行离子注入，得到第一待键合结构；对第二碳化硅衬底进行修整处理；将第一待键合结构和第二碳化硅衬底进行键合，得到第一键合结构；基于第一键合结构进行碳化硅剥离，得到碳化硅外延基底；在碳化硅外延基底上制备碳化硅外延层，得到第二待键合结构；将第二待键合结构的碳化硅外延层和第三碳化硅衬底基于介质层进行键合，得到第二键合结构；将第二键合结构中的碳化硅外延基底去除，得到复合衬底；在复合衬底的待刻蚀区域制备调制器件结构，得到器件。本申请可以基于载流子色散的机制，实现碳化硅的高效光调制的解决方案。
Description
技术领域
本发明涉及微电子器件领域，尤其涉及一种器件的制备方法及其结构。
背景技术
作为第三代半导体中的代表性材料，碳化硅结合了宽带隙,高物理强度，高热导率，高抗腐蚀性，高熔点，高光学二阶三阶非线性系数，宽透光窗口，广域缺陷发光窗口等多方面的优异特性于一身。高折射率实现了光学模式的高限制，在色散领域将带来更大的灵活性；宽带隙使得在大功率下的光吸收损失最小化，高二阶和三阶使得碳化硅在非线性光学应用中具有出色的性能；而广域缺陷发光窗口又使其是用作光源的理想材料。因此，碳化硅是集成光学，非线性和光机械器件的理想材料。
应用最多的碳化硅材料包括3C-SiC，4H-SiC和6H-SiC。3C-SiC薄膜主要通过常压化学气相沉积和减压化学气相沉在Si衬底表面沉积制备得到，用这种方法制备的3C-SiC薄膜主要是多晶薄膜，晶体质量无法达到单晶。并且，4H、6H-SiC的生长温大于硅的熔点温度，导致无法通过传统薄膜沉积外延的方法在Si衬底生长单晶碳化硅薄膜，而在碳化硅上外延碳化硅薄膜则由于没有中间氧化层的阻隔，造成光学器件性能下降。因此，针对集成光学应用的碳化硅薄膜生长存在诸多困难。
发明内容
为了解决上述技术问题，本申请提供了一种器件的制备方法及结构，通过对碳化硅外延层中进行掺杂，在掺杂区域中进行调制器件结构制备，从而可以基于载流子色散的机制，实现集成光系统中碳化硅的高效光调制的解决方案。
第一方面，本申请实施例公开了一种器件的制备方法，方法包括：
获取第一碳化硅衬底、第二碳化硅衬底和第三碳化硅衬底；第三碳化硅衬底具有介质层；
对第一碳化硅衬底进行离子注入，在第一碳化硅衬底的内部形成缺陷层，得到第一待键合结构；
对第二碳化硅衬底进行修整处理，直至第二碳化硅衬底的表面参数满足预设条件；
将第一待键合结构和第二碳化硅衬底进行键合，得到第一键合结构；
基于第一键合结构进行碳化硅剥离及后处理，得到碳化硅外延基底；
在碳化硅外延基底上制备碳化硅外延层，得到第二待键合结构；
将第二待键合结构的碳化硅外延层和第三碳化硅衬底基于介质层进行键合，得到第二键合结构；
将第二键合结构中的碳化硅外延基底去除，得到复合衬底；复合衬底具有待刻蚀区域；
在待刻蚀区域制备调制器件结构，得到器件。
可选的，第一碳化硅衬底为N型碳化硅衬底；对第一碳化硅衬底进行离子注入的注入离子种类包括H和He中的至少一种；对第一碳化硅衬底进行离子注入的注入剂量的设定区间为1E15cm-2～1E18cm-2；对第一碳化硅衬底进行离子注入的注入能量的设定区间为20keV～2MeV。
可选的，第二碳化硅衬底为Dummy衬底、混合晶型衬底、多晶衬底中的至少一种。对第二碳化硅衬底进行修整处理，包括：对第二碳化硅衬底依次进行粗研磨处理、细研磨处理、粗抛光处理、低能离子束辐照修整处理、精细抛光处理。
可选的，碳化硅外延层的厚度的区间为400～1500nm；在碳化硅外延基底上外延碳化硅外延层的掺杂浓度的设定区间为1E13～1E15/cm3；在碳化硅外延基底上外延碳化硅外延层的掺杂元素为N、P中的至少一种。
可选的，介质层包括SiO2、Al2O3、Si3N4中的至少一种；介质层的制备方法包括热氧化、CVD、PVD中的至少一种；介质层的厚度的区间为1～5μm。
可选的，在待刻蚀区域制备调制器件结构，得到器件，包括：在待刻蚀区域进行碳化硅掺杂以及碳化硅器件刻蚀处理，得到掺杂区域；对掺杂区域进行退火激活处理；在掺杂区域制备金属电极并覆盖器件保护层，得到器件。
可选的，待刻蚀区域包括第一待刻蚀区域、第二待刻蚀区域和第三待刻蚀区域；器件包括平面PN型器件；在待刻蚀区域进行碳化硅掺杂以及碳化硅器件刻蚀处理，得到掺杂区域，包括：在第一待刻蚀区域进行N型碳化硅掺杂，得到第一掺杂区域；在第二待刻蚀区域进行N型碳化硅掺杂，得到第二掺杂区域；在第三待刻蚀区域进行P型碳化硅掺杂，得到第三掺杂区域。在待刻蚀区域刻蚀碳化硅器件结构；在掺杂区域制备金属电极，包括：在第二掺杂区域和第三掺杂区域制备金属电极。
可选的，待刻蚀区域包括第一待刻蚀区域、第二待刻蚀区域和第三待刻蚀区域；器件包括沟槽PN型器件。在待刻蚀区域进行碳化硅掺杂以及碳化硅器件刻蚀处理，得到掺杂区域，包括：在第一待刻蚀区域进行N型碳化硅掺杂，得到第一掺杂区域；在待刻蚀区域进行碳化硅器件结构刻蚀；在第二待刻蚀区域进行N型碳化硅掺杂，得到第二掺杂区域；在第三待刻蚀区域进行P型碳化硅掺杂，得到第三掺杂区域。在掺杂区域制备金属电极，包括：在第二掺杂区域和第三掺杂区域制备金属电极。
可选的，待刻蚀区域包括第一待刻蚀区域、第二待刻蚀区域和第三待刻蚀区域；器件包括沟槽NPN型器件。在待刻蚀区域进行碳化硅掺杂以及碳化硅器件刻蚀处理，得到掺杂区域，包括：在第一待刻蚀区域进行N型碳化硅掺杂，得到第一掺杂区域；在待刻蚀区域进行碳化硅器件结构刻蚀；在第二待刻蚀区域进行N型碳化硅掺杂，得到第二掺杂区域；在第三待刻蚀区域进行P型碳化硅掺杂，得到第三掺杂区域；在第三待刻蚀区域进行P型碳化硅掺杂，得到第四掺杂区域；第四掺杂区域的深度小于第三掺杂区域的深度。在掺杂区域制备金属电极，包括：在第二掺杂区域和第四掺杂区域制备金属电极。
第二方面，本申请实施例公开了一种器件的结构，器件的结构包括：
复合衬底；复合衬底包括第三碳化硅衬底和设置于第三碳化硅衬底上的碳化硅外延层；第三碳化硅衬底靠近碳化硅外延层的一侧具有介质层；碳化硅外延层在碳化硅外延基底上外延得到，碳化硅外延基底由第一碳化硅衬底和第二碳化硅衬底键合得到的第一键合结构进行碳化硅剥离、后处理得到；复合衬底包括待刻蚀区域；
设置在待刻蚀区域的调制器件结构。
本申请实施例提供的技术方案具有如下技术效果：
本申请实施例通过对碳化硅外延层中进行掺杂，在掺杂区域中进行调制器件结构制备，从而可以基于载流子色散的机制，实现集成光系统中碳化硅的高效光调制的解决方案。此外，通过离子束技术进行碳化硅薄膜的剥落转移，即可得到符合质量要求的碳化硅外延基底，从而降低器件制备成本。
附图说明
为了更清楚地说明本申请实施例或现有技术中的技术方案和优点，下面将对实施例或现有技术描述中所需要使用的附图作简单的介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它附图。
图1是本申请实施例提供的一种器件的制备方法的流程示意图；
图2a是本申请实施例提供的一种第一碳化硅衬底101的结构示意图；
图2b是本申请实施例提供的一种第二碳化硅衬底102的结构示意图；
图2c是本申请实施例提供的一种第三碳化硅衬底103的结构示意图；
图2d是本申请实施例提供的一种第一待键合结构111的结构示意图；
图2e是本申请实施例提供的一种修整后的第二碳化硅衬底112的结构示意图；
图2f是本申请实施例提供的一种第一键合结构120的结构示意图；
图2g是本申请实施例提供的一种碳化硅外延基底200的结构示意图；
图2h是本申请实施例提供的一种第二待键合结构210的结构示意图；
图2i是本申请实施例提供的一种第二键合结构220的结构示意图；
图2j是本申请实施例提供的一种复合衬底300的结构示意图；
图3a是本申请实施例提供的一种待刻蚀区域的结构示意图；
图3b是本申请实施例提供的一种待刻蚀区域的结构示意图；
图3c是本申请实施例提供的一种器件的结构示意图；
图4a是本申请实施例提供的一种待刻蚀区域的结构示意图；
图4b是本申请实施例提供的一种待刻蚀区域的结构示意图；
图4c是本申请实施例提供的一种器件的结构示意图；
图5a是本申请实施例提供的一种待刻蚀区域的结构示意图；
图5b是本申请实施例提供的一种器件的结构示意图。
以下对附图作补充说明：
101-第一碳化硅衬底；102-第二碳化硅衬底；103-第三碳化硅衬底；111-第一待键合结构；112-修整后的第二碳化硅衬底；120-第一键合结构；200-碳化硅外延基底；210-第二待键合结构；2101-碳化硅外延层；220-第二键合结构；300-复合衬底；301-第一掺杂区域；302-第二掺杂区域；303-第三掺杂区域；304-第四掺杂区域；310-金属电极；320-器件保护层。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例，都属于本申请保护的范围。
需要说明的是，本申请实施例的说明书所称的“一个实施例”或“实施例”是指可包含于本申请至少一个实现方式中的特定特征、结构或特性。需要理解的是，在本申请实施例的说明书和权利要求书及上述附图中，术语“上”、“下”、“顶”、“底”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含的包括一个或者更多个该特征。而且，术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本申请的实施例能够以除了在这里图示或描述的那些以外的顺序实施。此外，在本实施例的描述中，除非另有说明，“多个”的含义是两个或两个以上。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、系统或产品不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。
为了使本申请实施例公开的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本申请实施例进行进一步详细说明。应当理解，此处描述的具体实施例仅仅用以解释本申请实施例，并不用于限定本申请实施例。
碳化硅材料具有200多种晶型，应用最多的碳化硅材料包括3C-SiC，4H-SiC和6H-SiC。3C-SiC薄膜主要通过常压化学气相沉积和减压化学气相沉在Si衬底表面沉积制备得到，用这种方法制备的3C-SiC薄膜主要是多晶薄膜，晶体质量无法达到单晶。并且，4H、6H-SiC的生长温大于硅的熔点温度，导致无法通过传统薄膜沉积外延的方法在Si衬底生长单晶碳化硅薄膜，若要在Si衬底上生长单晶碳化硅薄膜需要复杂的制备流程。同时，在碳化硅上外延碳化硅薄膜则由于没有中间氧化层的阻隔，会造成光学器件性能下降。因此，针对集成光学应用的碳化硅薄膜生长存在诸多困难。
有鉴于此，本申请实施例提供了一种器件的制备方法及结构，通过对碳化硅外延层中进行掺杂，在掺杂区域中进行调制器件结构制备，从而可以基于载流子色散的机制，实现集成光系统中碳化硅的高效光调制的解决方案。此外，通过离子束技术进行碳化硅薄膜的剥落转移，即可得到符合质量要求的碳化硅外延基底，从而降低器件制备成本。
请参阅图1，图1是本申请实施例提供的一种器件的制备方法的流程示意图，如图1所图示，该制备方法包括：
S101：获取第一碳化硅衬底、第二碳化硅衬底和第三碳化硅衬底。
在一种可选的实施方式中，第一碳化硅衬底可以是N型碳化硅衬底；第二碳化硅衬底可以是低成本碳化硅衬底，对其进行修整处理后，该低成本碳化硅衬底可以用于和第一碳化硅衬底进行键合；第三碳化硅衬底可以是具有氧化层的碳化硅衬底。
S102：对第一碳化硅衬底进行离子注入，在第一碳化硅衬底的内部形成缺陷层，得到第一待键合结构。
本申请实施例中，可以对第一碳化硅衬底进行离子注入，在第一碳化硅衬底的内部形成缺陷层，得到第一待键合结构。第一待键合结构用于和第二碳化硅衬底键合。
可选的，对第一碳化硅衬底进行离子注入的注入离子种类包括H和He中的至少一种。需注意的是，本申请实施例不对注入离子的种类作限定，在其他可选的实施例中，还可以注入除H和He之外的其他种类的离子，注入的离子种类还可以是多种，例如按照预设顺序分别注入H离子和He离子。可选的，注入方向可选垂直于第一碳化硅衬底表面的方向。可选的，对第一碳化硅衬底进行离子注入的注入剂量的设定区间为1E15cm-2～1E18cm-2；对第一碳化硅衬底进行离子注入的注入能量的设定区间为20keV～2MeV。
S103：对第二碳化硅衬底进行修整处理，直至第二碳化硅衬底的表面参数满足预设条件。
本申请实施例中，第二碳化硅衬底可以为低成本、低平整度衬底。可以对第二碳化硅衬底进行修整处理，直至第二碳化硅衬底的表面参数满足预设条件。
可选的，第二碳化硅衬底为Dummy衬底、混合晶型衬底、多晶衬底中的至少一种。
可选的，预设条件可以包括：总厚度变化(Total Thickness Variation,TTV)≤1μm。在一种可选的实施方式中，修整后的第二碳化硅衬底的TTV数值小于第一碳化硅衬底的TTV数值。
作为一种示例，对第二碳化硅衬底进行修整处理，包括：依次对第二碳化硅衬底进行粗研磨处理、细研磨处理、粗抛光处理、低能离子束辐照修整处理、精细抛光处理。
S104：将第一待键合结构和第二碳化硅衬底进行键合，得到第一键合结构。
本申请实施例中，可以将第一碳化硅衬底注入离子后得到的第一待键合结构，和第二碳化硅衬底的键合面进行无介质层晶圆键合，得到第一键合结构。
S105：基于第一键合结构进行碳化硅剥离及后处理，得到碳化硅外延基底。
本申请实施例中，可以对第一键合结构进行碳化硅薄膜剥离转移，剥离转移得到的碳化硅复合衬底结构即为碳化硅外延基底。由于碳化硅具有较弱的光电效应，若直接对碳化硅进行离子注入会导致碳化硅的电气质量较差，因此需要先生长碳化硅外延基底，得到具有较好的电气特性的同质外延碳化硅薄膜。
可选的，将碳化硅薄膜剥离后，可以利用化学机械抛光处理碳化硅薄膜的表面，使碳化硅薄膜的表面粗糙度≤2nm。
由于碳化硅外延基底需要作为外延碳化硅外延层的基础，因此对碳化硅外延基底的质量要求较高。在工业生产中，通常需要较高成本的投入，才能得到高质量的碳化硅外延基底。而采用本申请实施例的制备碳化硅外延基底的方法，可以将低成本待键合衬底进行键合得到第一键合结构，并对第一键合结构热处理并将碳化硅薄膜剥离，即可在很低的成本投入下得到满足要求的碳化硅外延基底。
S106：在碳化硅外延基底上制备碳化硅外延层，得到第二待键合结构。
在一种可选的实施方式中，可以在碳化硅外延基底上进行同质外延以制备碳化硅外延层，即n-区域，得到第二待键合结构。
可选的，外延方法包括但不仅限于物理气相传输法(Phy碳化硅al VaporTransport，PVT)、溶液法和高温气相化学沉积法(High temperature chemical vapordeposition，HTCVD)等。可选的，碳化硅外延层的厚度的区间为400～1500nm，在碳化硅外延基底上外延碳化硅外延层的掺杂浓度的设定区间为1E13～1E15/cm3。
可选的，对碳化硅外延层进行掺杂的掺杂类型可以是N型掺杂或者P型掺杂，具体而言，在碳化硅外延基底的顶层外延碳化硅外延层的掺杂元素为N、P中的至少一种。
S107：将第二待键合结构的碳化硅外延层和第三碳化硅衬底基于介质层进行键合，得到第二键合结构。
本申请实施例中，第三碳化硅衬底具有介质层，可以将第二待键合结构的碳化硅外延层和第三碳化硅衬底基于介质层进行键合，得到第二键合结构。
可选的，介质层可以包括SiO2、Al2O3、Si3N4中的至少一种。可选的，介质层的制备方法包括热氧化、CVD、PVD中的至少一种。可选的，介质层的厚度的区间为1～5μm。
S108：将第二键合结构中的碳化硅外延基底去除，得到复合衬底。
本申请实施例中，可以对第二键合结构进行减薄处理，减薄顶层的碳化硅外延基底，直至顶层为碳化硅外延层，得到复合衬底。顶层的碳化硅外延层，作为复合衬底中的待刻蚀区域，其厚度的区间可以为500～1500nm。
S109：在待刻蚀区域制备调制器件结构，得到器件。
在步骤S109中，可以在待刻蚀区域制备调制器件结构，得到器件。作为一种示例，在待刻蚀区域制备调制器件结构，得到器件，可以包括：在待刻蚀区域进行碳化硅掺杂以及碳化硅器件刻蚀处理，得到掺杂区域；对掺杂区域进行退火激活处理；在掺杂区域制备金属电极并覆盖器件保护层，得到器件。其中，掺杂区域可以包括N+、P+区域。
本申请实施例中，在碳化硅表面刻蚀的光子器件结构可以包括三种，下面基于三种不同的光子器件结构，分别介绍三种在待刻蚀区域制备调制器件结构的具体实施方式。
第一种：
在一种可选的实施方式中，步骤S109中可以刻蚀平面PN型结构。
在此实施方式中，待刻蚀区域包括第一待刻蚀区域、第二待刻蚀区域和第三待刻蚀区域。在待刻蚀区域进行碳化硅掺杂以及碳化硅器件刻蚀处理，得到掺杂区域，包括：
(1-1)在第一待刻蚀区域进行N型碳化硅掺杂，得到第一掺杂区域。
在此步骤中，可以在第一待刻蚀区域进行N型碳化硅掺杂，得到n+区域，即第一掺杂区域。
可选的，注入离子可以包括N、P中的至少一种。
可选的，第一待刻蚀区域中进行N型掺杂的掺杂浓度区间可以为1E15～1E17/cm3。
可选的，第一掺杂区域的长度的区间可以为400～2000nm。
可选的，第一掺杂区域的掺杂注入深度可以为500～1500nm。需注意的是，本申请实施例不对第一掺杂区域的掺杂注入深度作限定，在其他可选的实施方式中，掺杂深度还可以是其他小于n-区域深度的数值区间。
(1-2)在第二待刻蚀区域进行N型碳化硅掺杂，得到第二掺杂区域。
在此步骤中，可以在第二待刻蚀区域进行N型碳化硅掺杂，得到N+区域，即第二掺杂区域。
可选的，注入离子可以包括N、P中的至少一种。
可选的，第二待刻蚀区域中进行N型掺杂的掺杂浓度区间可以为1E17～1E19/cm3。
可选的，第二掺杂区域的长度的区间可以为1～5000nm。
可选的，第二掺杂区域的掺杂注入深度可以为10～400nm。
(1-3)在第三待刻蚀区域进行P型碳化硅掺杂，得到第三掺杂区域。
在此步骤中，可以在第三待刻蚀区域进行P型碳化硅掺杂，得到P+区域，即第三掺杂区域。
可选的，注入离子可以包括B、Al中的至少一种。
可选的，第三待刻蚀区域中进行N型掺杂的掺杂浓度区间可以为1E17～1E19/cm3。
可选的，第三掺杂区域的长度的区间可以为1～5000nm。
可选的，第三掺杂区域的掺杂注入深度可以为10～400nm。
(1-4)在待刻蚀区域刻蚀碳化硅器件结构，得到掺杂区域。
此步骤中，可以在待刻蚀区域刻蚀碳化硅器件结构，得到掺杂区域。
可选的，可以通过以下光刻方法、加工方法对待刻蚀区域中的碳化硅器件区域进行结构加工。其中，光刻方法可以包括电子束光刻、深紫外光刻中至少一种。加工方法可以为干法刻蚀，刻蚀深度为200～1300nm。需注意的是，刻蚀深度不超过第一掺杂区域的掺杂注入深度。
可选的，碳化硅器件结构的区域长度可以为200～1000nm。
在得到包括碳化硅器件结构的掺杂区域之后，可以对掺杂区域进行退火激活处理；在掺杂区域制备金属电极并覆盖器件保护层，得到器件。
可选的，在退火激活掺杂区域时，可以采用真空或者保护气体的退火环境，保护气体可以包括N2、Ar等，压强可以为0.2-0.5大气压。可选的，退火温度为1500℃-1800℃，退火时长为0.5h-5h，退火时长与退火温度为反比关系。此外，由于碳化硅在高温条件下会呈现升华现象，为了避免制备出的调制器件结构在退火中被破坏，可以在退火前在调制器件结构上设置碳膜进行保护。可选的，碳膜厚度为100nm-1000nm，碳膜的厚度与退火温度、气压为反比关系。在此实施方式中，在掺杂区域制备金属电极可以包括：在第二掺杂区域和第三掺杂区域制备金属电极，具体而言，可以在N+区域和P+区域顶层制备金属电极。
可选的，N+区域、P+区域的顶层金属电极可以采用Ni、Ni/Ti、Ni/Au中的至少一种。可选的，金属电极的厚度的区间可以为100～300nm。
本申请实施例中，在金属电极制备完成之后，可以在掺杂区域覆盖SiO2保护层，其中，SiO2不覆盖金属区域。可选的，SiO2保护层的厚度为500～2000nm，厚度超过器件结构层厚度，制备方法为PECVD、PVD中至少一种。
第二种：
在一种可选的实施方式中，步骤S109中可以刻蚀沟槽PN型结构。
在此实施方式中，待刻蚀区域包括第一待刻蚀区域、第二待刻蚀区域和第三待刻蚀区域。在待刻蚀区域进行碳化硅掺杂以及碳化硅器件刻蚀处理，得到掺杂区域，包括：
(2-1)在第一待刻蚀区域进行N型碳化硅掺杂，得到第一掺杂区域。
在此步骤中，可以在第一待刻蚀区域进行N型碳化硅掺杂，得到n+区域，即第一掺杂区域。
可选的，注入离子可以包括N、P中的至少一种。
可选的，第一待刻蚀区域中进行N型掺杂的掺杂浓度区间可以为1E15～1E17/cm3。
可选的，第一掺杂区域的长度的区间可以为2.2～101μm。
可选的，第一掺杂区域的掺杂注入深度可以为500～1500nm。需注意的是，本申请实施例不对第一掺杂区域的掺杂注入深度作限定，在其他可选的实施方式中，掺杂深度还可以是其他小于n-区域深度的数值区间。
(2-2)在待刻蚀区域进行碳化硅器件结构刻蚀。
此步骤中，可以在待刻蚀区域刻蚀碳化硅器件结构。
可选的，可以通过以下光刻方法、加工方法对待刻蚀区域中的碳化硅器件区域进行结构加工。其中，光刻方法可以包括电子束光刻、深紫外光刻中至少一种。加工方法可以为干法刻蚀，刻蚀深度为200～1300nm。需注意的是，刻蚀深度不超过第一掺杂区域的掺杂注入深度。
(2-3)在第二待刻蚀区域进行N型碳化硅掺杂，得到第二掺杂区域。
在此步骤中，第二待刻蚀区域可以是n+区域中的区域。可以在第二待刻蚀区域进行N型碳化硅掺杂，得到N+区域，即第二掺杂区域。
可选的，注入离子可以包括N、P中的至少一种。
可选的，第二待刻蚀区域中进行N型掺杂的掺杂浓度区间可以为1E17～1E19/cm3。
可选的，第二掺杂区域的长度的区间可以为1～5000nm。
可选的，第二掺杂区域的掺杂注入深度可以为10～400nm。
(2-4)在第三待刻蚀区域进行P型碳化硅掺杂，得到第三掺杂区域。
在此步骤中，第三待刻蚀区域可以是n+区域中的区域。可以在第三待刻蚀区域进行N型碳化硅掺杂，得到P+区域，即第三掺杂区域。
可选的，注入离子可以包括B、Al中的至少一种。
可选的，第三待刻蚀区域中进行N型掺杂的掺杂浓度区间可以为1E17～1E19/cm3。
可选的，第三掺杂区域的长度的区间可以为1～5000nm。
可选的，第三掺杂区域的掺杂注入深度可以为10～400nm。
在得到包括碳化硅器件结构的掺杂区域之后，可以对掺杂区域进行退火激活处理；在掺杂区域制备金属电极并覆盖器件保护层，得到器件。
可选的，在退火激活掺杂区域时，可以采用真空或者保护气体的退火环境，保护气体可以包括N2、Ar等，压强可以为0.2-0.5大气压。可选的，退火温度为1500℃-1800℃，退火时长为0.5h-5h，退火时长与退火温度为反比关系。此外，由于碳化硅在高温条件下会呈现升华现象，为了避免制备出的调制器件结构在退火中被破坏，可以在退火前在调制器件结构上设置碳膜进行保护。可选的，碳膜厚度为100nm-1000nm，碳膜的厚度与退火温度、气压为反比关系。在此实施方式中，在掺杂区域制备金属电极可以包括：在第二掺杂区域和第三掺杂区域制备金属电极，具体而言，可以在N+区域和P+区域顶层制备金属电极。
可选的，N+区域、P+区域的顶层金属电极可以采用Ni、Ni/Ti、Ni/Au中的至少一种。可选的，金属电极的厚度的区间可以为100～300nm。
本申请实施例中，在金属电极制备完成之后，可以在掺杂区域覆盖SiO2保护层，其中，SiO2不覆盖金属区域。可选的，SiO2保护层的厚度为500～2000nm，厚度超过器件结构层厚度，制备方法为PECVD、PVD中至少一种。
第三种：
在一种可选的实施方式中，步骤S109中可以刻蚀沟槽NPN型结构。
在此实施方式中，待刻蚀区域包括第一待刻蚀区域、第二待刻蚀区域和第三待刻蚀区域。在待刻蚀区域进行碳化硅掺杂以及碳化硅器件刻蚀处理，得到掺杂区域，包括：
(3-1)在第一待刻蚀区域进行N型碳化硅掺杂，得到第一掺杂区域。
在此步骤中，可以在第一待刻蚀区域进行N型碳化硅掺杂，得到n+区域，即第一掺杂区域。
可选的，注入离子可以包括N、P中的至少一种。
可选的，第一待刻蚀区域中进行N型掺杂的掺杂浓度区间可以为1E15～1E17/cm3。
可选的，第一掺杂区域的长度的区间可以为2.2～101μm。
可选的，第一掺杂区域的掺杂注入深度可以为500～1500nm。需注意的是，本申请实施例不对第一掺杂区域的掺杂注入深度作限定，在其他可选的实施方式中，掺杂深度还可以是其他小于n-区域深度的数值区间。
(3-2)在待刻蚀区域进行碳化硅器件结构刻蚀。
此步骤中，可以在待刻蚀区域刻蚀碳化硅器件结构。
可选的，可以通过以下光刻方法、加工方法对待刻蚀区域中的碳化硅器件区域进行结构加工。其中，光刻方法可以包括电子束光刻、深紫外光刻中至少一种。加工方法可以为干法刻蚀，刻蚀深度为200～1300nm。需注意的是，刻蚀深度不超过第一掺杂区域的掺杂注入深度。
(3-3)在第二待刻蚀区域进行N型碳化硅掺杂，得到第二掺杂区域。
在此步骤中，第二待刻蚀区域可以是n+区域中的区域。可以在第二待刻蚀区域进行N型碳化硅掺杂，得到N+区域，即第二掺杂区域。
可选的，注入离子可以包括N、P中的至少一种。
可选的，第二待刻蚀区域中进行N型掺杂的掺杂浓度区间可以为1E17～1E19/cm3。
可选的，第二掺杂区域的长度的区间可以为1～5000nm。
可选的，第二掺杂区域的掺杂注入深度可以为10～400nm。
(3-4)在第三待刻蚀区域进行P型碳化硅掺杂，得到第三掺杂区域。
在此步骤中，第三待刻蚀区域可以是n+区域中的区域。可以在第三待刻蚀区域进行N型碳化硅掺杂，得到P-区域，即第三掺杂区域。
可选的，注入离子可以包括B、Al中的至少一种。
可选的，第三待刻蚀区域中进行N型掺杂的掺杂浓度区间可以为1E17～1E19/cm3。
可选的，第三掺杂区域的长度的区间可以为1～5000nm。
可选的，第三掺杂区域的掺杂注入深度可以为100～400nm。
(3-5)在第三待刻蚀区域进行P型碳化硅掺杂，得到第四掺杂区域。
在此步骤中，第三待刻蚀区域可以是n+区域中的区域。可以在第三待刻蚀区域进行N型碳化硅掺杂，得到P+区域，即第四掺杂区域。
可选的，第四掺杂区域的深度小于第三掺杂区域的深度。
可选的，注入离子可以包括B、Al中的至少一种。
可选的，第三待刻蚀区域中进行N型掺杂的掺杂浓度区间可以为1E17～1E19/cm3。
可选的，第四掺杂区域的长度的区间可以为1～5000nm。
可选的，第四掺杂区域的掺杂注入深度可以为10～100nm。
在得到包括碳化硅器件结构的掺杂区域之后，可以对掺杂区域进行退火激活处理；在掺杂区域制备金属电极并覆盖器件保护层，得到器件。
可选的，在退火激活掺杂区域时，可以采用真空或者保护气体的退火环境，保护气体可以包括N2、Ar等，压强可以为0.2-0.5大气压。可选的，退火温度为1500℃-1800℃，退火时长为0.5h-5h，退火时长与退火温度为反比关系。此外，由于碳化硅在高温条件下会呈现升华现象，为了避免制备出的调制器件结构在退火中被破坏，可以在退火前在调制器件结构上设置碳膜进行保护。可选的，碳膜厚度为100nm-1000nm，碳膜的厚度与退火温度、气压为反比关系。在此实施方式中，在掺杂区域制备金属电极可以包括：在第二掺杂区域与第四掺杂区域制备金属电极。具体而言，可以在N+区域和P+区域顶层制备金属电极。
可选的，N+区域、P+区域的顶层金属电极可以采用Ni、Ni/Ti、Ni/Au中的至少一种。可选的，金属电极的厚度的区间可以为100～300nm。
本申请实施例中，在金属电极制备完成之后，可以在掺杂区域覆盖SiO2保护层，其中，SiO2不覆盖金属区域。可选的，SiO2保护层的厚度为500～2000nm，厚度超过器件结构层厚度，制备方法为PECVD、PVD中至少一种。
本申请实施例中，由于复合衬底为同质碳化硅复合衬底，则沟槽NPN型结构的刻蚀才可以实现，若是在硅基碳化硅复合衬底之上进行掺杂以及器件刻蚀，则会由于P型掺杂工艺的限制导致P+区域和P-区域无法实现。
通过本申请实施例的一种器件的制备方法，可以通过对碳化硅外延层中进行掺杂，在掺杂区域中进行调制器件结构制备，从而可以基于载流子色散的机制实现集成光系统中碳化硅的高效光调制的解决方案，突破性地将载流子色散的机制应用于碳化硅光子器件中，以解决碳化硅在集成光系统中的调制问题。此外，通过离子束技术进行碳化硅薄膜的剥落转移，即可得到符合质量要求的碳化硅外延基底，从而降低器件制备成本。
基于以上对一种器件的制备方法的介绍，以下将结合结构图对上述制备方法进行进一步的说明，以便于理解在基于器件的制备方法中的结构变化。应当理解的是，以下附图仅仅是一种示例性说明，根据上文描述，本领域技术人员在无需付出创造性劳动的情况下，还可以获得其他附图。此外，以下附图中所示的结构变化仅仅是器件的制备方法的一种可行性示例，并不表示本申请实施例所述的器件的制备方法仅限于以下示例。
下面基于图2a-图2j介绍本申请实施例提供的一种器件的制备方法中外延衬底的制备方法中的结构变化。
图2a是本申请实施例提供的一种第一碳化硅衬底101的结构示意图。
在一种可选的实施方式中，第一碳化硅衬底101可以是N型碳化硅衬底。
图2b是本申请实施例提供的一种第二碳化硅衬底102的结构示意图。
在一种可选的实施方式中，第二碳化硅衬底102可以是低成本碳化硅衬底。可选的，第二碳化硅衬底102为Dummy衬底、混合晶型衬底、多晶衬底中的至少一种。
图2c是本申请实施例提供的一种第三碳化硅衬底103的结构示意图。
在一种可选的实施方式中，第三碳化硅衬底103可以是具有氧化层的碳化硅衬底。可选的，氧化层可以包括SiO2、Al2O3、Si3N4中的至少一种。可选的，氧化层的制备方法包括热氧化、CVD、PVD中的至少一种。可选的，氧化层的厚度的区间为1～5μm。
图2d是本申请实施例提供的一种第一待键合结构111的结构示意图。
在一种可选的实施方式中，可以对第一碳化硅衬底101进行离子注入，在第一碳化硅衬底101的内部形成缺陷层，得到第一待键合结构111。可选的，对第一碳化硅衬底101进行离子注入的注入离子种类包括H和He中的至少一种。需注意的是，本申请实施例不对注入离子的种类作限定，在其他可选的实施例中，还可以注入除H和He之外的其他种类的离子，注入的离子种类还可以是多种，例如按照预设顺序分别注入H离子和He离子。可选的，注入方向可选垂直于第一碳化硅衬底表面的方向。可选的，对第一碳化硅衬底101进行离子注入的注入剂量的设定区间为1E15cm-2～1E18cm-2；对第一碳化硅衬底101进行离子注入的注入能量的设定区间为20keV～2MeV。
图2e是本申请实施例提供的一种修整后的第二碳化硅衬底112的结构示意图。
在一种可选的实施方式中，可以对第二碳化硅衬底102进行修整处理，直至第二碳化硅衬底102的表面参数满足预设条件，得到修整后的第二碳化硅衬底112。可选的，预设条件可以包括：总厚度变化(Total Thickness Variation,TTV)≤1μm。在一种可选的实施方式中，修整后的第二碳化硅衬底112的TTV数值小于第一碳化硅衬底的TTV数值。作为一种示例，对第二碳化硅衬底102进行修整处理，包括：依次对第二碳化硅衬底进行粗研磨处理、细研磨处理、粗抛光处理、低能离子束辐照修整处理、精细抛光处理。
图2f是本申请实施例提供的一种第一键合结构120的结构示意图。
本申请实施例中，可以将第一碳化硅衬底101注入离子后得到的第一待键合结构111，和第修整后的第二碳化硅衬底112的键合面进行无介质层晶圆键合，得到第一键合结构120。
图2g是本申请实施例提供的一种碳化硅外延基底200的结构示意图。
本申请实施例中，可以对第一键合结构进行碳化硅薄膜剥离转移，剥离转移得到的碳化硅复合衬底结构即为碳化硅外延基底200。可选的，将碳化硅薄膜剥离后，可以利用化学机械抛光处理碳化硅薄膜的表面，使碳化硅薄膜的表面粗糙度≤2nm。
图2h是本申请实施例提供的一种第二待键合结构210的结构示意图。
在一种可选的实施方式中，可以在碳化硅外延基底上进行同质外延以制备碳化硅外延层2101，即n-区域，得到第二待键合结构210。可选的，外延方法包括但不仅限于物理气相传输法(Phy碳化硅al Vapor Transport，PVT)、溶液法和高温气相化学沉积法(Hightemperature chemical vapor deposition，HTCVD)等。可选的，碳化硅外延层2101的厚度的区间为400～1500nm，在碳化硅外延基底上外延碳化硅外延层的掺杂浓度的设定区间为1E13～1E15/cm3。可选的，对碳化硅外延层2101进行掺杂的掺杂类型可以是N型掺杂或者P型掺杂，具体而言，在碳化硅外延基底200的顶层外延碳化硅外延层2101的掺杂元素为N、P中的至少一种。
图2i是本申请实施例提供的一种第二键合结构220的结构示意图。
本申请实施例中，第三碳化硅衬底103具有介质层，可以将第二待键合结构210的碳化硅外延层2101和第三碳化硅衬底103基于介质层进行键合，得到第二键合结构220。
图2j是本申请实施例提供的一种复合衬底300的结构示意图。
本申请实施例中，可以对第二键合结构220进行减薄处理，减薄顶层的碳化硅外延基底200，直至顶层为碳化硅外延层2101，得到复合衬底300。顶层的碳化硅外延层2101，作为复合衬底中的待刻蚀区域，其厚度的区间可以为500～1500nm。
下面基于图3a-图3c介绍本申请实施例提供的第一种光子器件的制备方法中的结构变化。在此实施方式中，在待刻蚀区域刻蚀的器件结构可以包括平面PN型结构。
图3a是本申请实施例提供的一种待刻蚀区域的结构示意图。
在一种可选的实施方式中，可以在第一待刻蚀区域进行N型碳化硅掺杂，得到n+区域，即第一掺杂区域301。可选的，注入离子可以包括N、P中的至少一种。可选的，第一待刻蚀区域中进行N型掺杂的掺杂浓度区间可以为1E15～1E17/cm3。可选的，第一掺杂区域301的长度的区间可以为400～2000nm。可选的，第一掺杂区域301的掺杂注入深度可以为500～1500nm。需注意的是，本申请实施例不对第一掺杂区域301的掺杂注入深度作限定，在其他可选的实施方式中，掺杂深度还可以是其他小于n-区域深度的数值区间。
在一种可选的实施方式中，可以在第二待刻蚀区域进行N型碳化硅掺杂，得到N+区域，即第二掺杂区域302。可选的，注入离子可以包括N、P中的至少一种。可选的，第二待刻蚀区域中进行N型掺杂的掺杂浓度区间可以为1E17～1E19/cm3。可选的，第二掺杂区域302的长度的区间可以为1～5000nm。可选的，第二掺杂区域302的掺杂注入深度可以为10～400nm。
在一种可选的实施方式中，可以在第三待刻蚀区域进行P型碳化硅掺杂，得到P+区域，即第三掺杂区域303。可选的，注入离子可以包括B、Al中的至少一种。可选的，第三待刻蚀区域中进行N型掺杂的掺杂浓度区间可以为1E17～1E19/cm3。可选的，第三掺杂区域303的长度的区间可以为1～5000nm。可选的，第三掺杂区域303的掺杂注入深度可以为10～400nm。
图3b是本申请实施例提供的一种待刻蚀区域的结构示意图。
在一种可选的实施方式中，可以在待刻蚀区域刻蚀碳化硅器件结构，得到掺杂区域。在得到包括碳化硅器件结构的掺杂区域之后，可以对掺杂区域进行退火激活处理。可选的，在退火激活掺杂区域时，可以采用真空或者保护气体的退火环境，保护气体可以包括N2、Ar等，压强可以为0.2-0.5大气压。可选的，退火温度为1500℃-1800℃，退火时长为0.5h-5h，退火时长与退火温度为反比关系。此外，由于碳化硅在高温条件下会呈现升华现象，为了避免制备出的调制器件结构在退火中被破坏，可以在退火前在调制器件结构上设置碳膜进行保护。可选的，碳膜厚度为100nm-1000nm，碳膜的厚度与退火温度、气压为反比关系。
图3c是本申请实施例提供的一种器件的结构示意图。
在一种可选的实施方式中，可以在第二掺杂区域302和第三掺杂区域303制备金属电极310，具体而言，可以在N+区域和P+区域顶层制备金属电极310。可选的，N+区域、P+区域的顶层的金属电极310可以采用Ni、Ni/Ti、Ni/Au中的至少一种。可选的，金属电极310的厚度的区间可以为100～300nm。
在金属电极310制备完成之后，可以在掺杂区域覆盖器件保护层320。可选的，器件保护层320可以是SiO2保护层，其中，SiO2不覆盖金属区域。可选的，SiO2保护层的厚度为500～2000nm，厚度超过器件结构层厚度，制备方法为PECVD、PVD中至少一种。
下面基于图4a-图4c介绍本申请实施例提供的第二种光子器件的制备方法中的结构变化。在此实施方式中，在待刻蚀区域刻蚀的器件结构可以包括沟槽PN型结构。
图4a是本申请实施例提供的一种待刻蚀区域的结构示意图。
在一种可选的实施方式中，可以在第一待刻蚀区域进行N型碳化硅掺杂，得到n+区域，即第一掺杂区域301。可选的，注入离子可以包括N、P中的至少一种。可选的，第一待刻蚀区域中进行N型掺杂的掺杂浓度区间可以为1E15～1E17/cm3。可选的，第一掺杂区域301的长度的区间可以为2.2～101μm。可选的，第一掺杂区域301的掺杂注入深度可以为500～1500nm。需注意的是，本申请实施例不对第一掺杂区域301的掺杂注入深度作限定，在其他可选的实施方式中，掺杂深度还可以是其他小于n-区域深度的数值区间。
在一种可选的实施方式中，可以在待刻蚀区域中的第一掺杂区域301刻蚀碳化硅器件结构。可选的，可以通过以下光刻方法、加工方法对待刻蚀区域中的碳化硅器件区域进行结构加工。其中，光刻方法可以包括电子束光刻、深紫外光刻中至少一种。加工方法可以为干法刻蚀，刻蚀深度为200～1300nm。需注意的是，刻蚀深度不超过第一掺杂区域301的掺杂注入深度。
图4b是本申请实施例提供的一种待刻蚀区域的结构示意图。
在一种可选的实施方式中，可以在第二待刻蚀区域进行N型碳化硅掺杂，得到N+区域，即第二掺杂区域302。第二待刻蚀区域可以是第一掺杂区域301中的区域。可选的，注入离子可以包括N、P中的至少一种。可选的，第二待刻蚀区域中进行N型掺杂的掺杂浓度区间可以为1E17～1E19/cm3。可选的，第二掺杂区域302的长度的区间可以为1～5000nm。可选的，第二掺杂区域302的掺杂注入深度可以为10～400nm。
在一种可选的实施方式中，可以在第三待刻蚀区域进行N型碳化硅掺杂，得到P+区域，即第三掺杂区域303。第三待刻蚀区域可以是第一掺杂区域301中的区域。可选的，注入离子可以包括B、Al中的至少一种。可选的，第三待刻蚀区域中进行N型掺杂的掺杂浓度区间可以为1E17～1E19/cm3。可选的，第三掺杂区域303的长度的区间可以为1～5000nm。可选的，第三掺杂区域303的掺杂注入深度可以为10～400nm。
在得到包括碳化硅器件结构的掺杂区域之后，可以对掺杂区域进行退火激活处理。可选的，在退火激活掺杂区域时，可以采用真空或者保护气体的退火环境，保护气体可以包括N2、Ar等，压强可以为0.2-0.5大气压。可选的，退火温度为1500℃-1800℃，退火时长为0.5h-5h，退火时长与退火温度为反比关系。此外，由于碳化硅在高温条件下会呈现升华现象，为了避免制备出的调制器件结构在退火中被破坏，可以在退火前在调制器件结构上设置碳膜进行保护。可选的，碳膜厚度为100nm-1000nm，碳膜的厚度与退火温度、气压为反比关系。
图4c是本申请实施例提供的一种器件的结构示意图。
在一种可选的实施方式中，可以在第二掺杂区域302和第三掺杂区域303制备金属电极，具体而言，可以在N+区域和P+区域顶层制备金属电极310。可选的，N+区域、P+区域的顶层的金属电极310可以采用Ni、Ni/Ti、Ni/Au中的至少一种。可选的，金属电极310的厚度的区间可以为100～300nm。
在金属电极310制备完成之后，可以在掺杂区域覆盖器件保护层320。可选的，器件保护层320可以是SiO2保护层，其中，SiO2不覆盖金属区域。可选的，SiO2保护层的厚度为500～2000nm，厚度超过器件结构层厚度，制备方法为PECVD、PVD中至少一种。
下面基于图5a-图5b介绍本申请实施例提供的第三种光子器件的制备方法中的结构变化。在此实施方式中，在待刻蚀区域刻蚀的器件结构可以包括沟槽NPN型结构。
图5a是本申请实施例提供的一种待刻蚀区域的结构示意图。
在一种可选的实施方式中，可以在第一待刻蚀区域进行N型碳化硅掺杂，得到n+区域，即第一掺杂区域301。可选的，注入离子可以包括N、P中的至少一种。可选的，第一待刻蚀区域中进行N型掺杂的掺杂浓度区间可以为1E15～1E17/cm3。可选的，第一掺杂区域301的长度的区间可以为2.2～101μm。可选的，第一掺杂区域301的掺杂注入深度可以为500～1500nm。需注意的是，本申请实施例不对第一掺杂区域301的掺杂注入深度作限定，在其他可选的实施方式中，掺杂深度还可以是其他小于n-区域深度的数值区间。
在一种可选的实施方式中，可以在待刻蚀区域中的第一掺杂区域301刻蚀碳化硅器件结构。可选的，可以通过以下光刻方法、加工方法对待刻蚀区域中的碳化硅器件区域进行结构加工。其中，光刻方法可以包括电子束光刻、深紫外光刻中至少一种。加工方法可以为干法刻蚀，刻蚀深度为200～1300nm。需注意的是，刻蚀深度不超过第一掺杂区域的掺杂注入深度。
图5b是本申请实施例提供的一种器件的结构示意图。
在一种可选的实施方式中，可以在第二待刻蚀区域进行N型碳化硅掺杂，得到N+区域，即第二掺杂区域302。第二待刻蚀区域可以是第一掺杂区域301中的区域。可选的，注入离子可以包括N、P中的至少一种。可选的，第二待刻蚀区域中进行N型掺杂的掺杂浓度区间可以为1E17～1E19/cm3。可选的，第二掺杂区域302的长度的区间可以为1～5000nm。可选的，第二掺杂区域302的掺杂注入深度可以为10～400nm。
在一种可选的实施方式中，可以在第三待刻蚀区域进行N型碳化硅掺杂，得到P-区域，即第三掺杂区域303。第三待刻蚀区域可以是第一掺杂区域301中的区域。可选的，注入离子可以包括B、Al中的至少一种。可选的，第三待刻蚀区域中进行N型掺杂的掺杂浓度区间可以为1E17～1E19/cm3。可选的，第三掺杂区域303的长度的区间可以为1～5000nm。可选的，第三掺杂区域303的掺杂注入深度可以为100～400nm。
在一种可选的实施方式中，可以在第三待刻蚀区域进行N型碳化硅掺杂，得到P+区域，即第四掺杂区域304。第三待刻蚀区域可以是第一掺杂区域301中的区域。可选的，第四掺杂区域304的深度小于第三掺杂区域的深度。可选的，注入离子可以包括B、Al中的至少一种。可选的，第三待刻蚀区域中进行N型掺杂的掺杂浓度区间可以为1E17～1E19/cm3。可选的，第四掺杂区域304的长度的区间可以为1～5000nm。可选的，第四掺杂区域304的掺杂注入深度可以为10～100nm。
在得到包括碳化硅器件结构的掺杂区域之后，可以对掺杂区域进行退火激活处理。可选的，在退火激活掺杂区域时，可以采用真空或者保护气体的退火环境，保护气体可以包括N2、Ar等，压强可以为0.2-0.5大气压。可选的，退火温度为1500℃-1800℃，退火时长为0.5h-5h，退火时长与退火温度为反比关系。此外，由于碳化硅在高温条件下会呈现升华现象，为了避免制备出的调制器件结构在退火中被破坏，可以在退火前在调制器件结构上设置碳膜进行保护。可选的，碳膜厚度为100nm-1000nm，碳膜的厚度与退火温度、气压为反比关系。
在退火激活处理后，可以在第二掺杂区域302与第四掺杂区域304制备金属电极310，得到器件。具体而言，可以在N+区域和P+区域顶层制备金属电极310。可选的，N+区域、P+区域的顶层的金属电极310可以采用Ni、Ni/Ti、Ni/Au中的至少一种。可选的，金属电极310的厚度的区间可以为100～300nm。
在金属电极310制备完成之后，可以在掺杂区域覆盖器件保护层320。可选的，器件保护层320可以是SiO2保护层，其中，SiO2不覆盖金属区域。可选的，SiO2保护层的厚度为500～2000nm，厚度超过器件结构层厚度，制备方法为PECVD、PVD中至少一种。
本申请实施例还提供了一种器件的结构，该器件为通过如上所述的一种器件的制备方法制备得到。器件的结构包括：
复合衬底；复合衬底包括第三碳化硅衬底和设置于第三碳化硅衬底上的碳化硅外延层；第三碳化硅衬底靠近碳化硅外延层的一侧具有介质层；碳化硅外延层在碳化硅外延基底上外延得到，碳化硅外延基底由第一碳化硅衬底和第二碳化硅衬底键合得到的第一键合结构进行碳化硅剥离、后处理得到；复合衬底包括待刻蚀区域；
设置在待刻蚀区域的调制器件结构。
在一种可选的实施方式中，调制器件结构可以包括平面PN型结构、沟槽PN型结构、沟槽NPN型结构中的至少一种。本申请实施例提供的一种器件的结构可以参照附图3c、附图4c或者附图5b以及上文中结合附图针对一种器件的制备方法中结构变化的阐述，此处不再赘述。
本申请实施例提供的基于一种器件的结构，可以基于载流子色散的机制，实现集成光系统中碳化硅的高效光调制的解决方案。此外，相较于硅基碳化硅载流子调制器件，本申请提供的基于一种器件的结构作为碳化硅基碳化硅载流子调制器件，其制备流程中不存在掺杂激活温度高于硅熔点的问题，制备流程更为简易，提升了器件结构制备简易性。
需要说明的是：上述本申请实施例先后顺序仅仅为了描述，不代表实施例的优劣。且上述对本说明书特定实施例进行了描述。其它实施例在所附权利要求书的范围内。在一些情况下，在权利要求书中记载的动作或步骤可以按照不同于实施例中的顺序来执行并且仍然可以实现期望的结果。另外，在附图中描绘的过程不一定要求示出的特定顺序或者连续顺序才能实现期望的结果。在某些实施方式中，多任务处理和并行处理也是可以的或者可能是有利的。
本说明书中的各个实施例均采用递进的方式描述，各个实施例之间相同相似的部分互相参见即可，每个实施例重点说明的都是与其他实施例的不同之处。尤其，对于设备实施例而言，由于其基本相似于方法实施例，所以描述的比较简单，相关之处参见方法实施例的部分说明即可。
本领域普通技术人员可以理解实现上述实施例的全部或部分步骤可以通过硬件来完成，也可以通过程序来指令相关的硬件完成，所述的程序可以存储于一种计算机可读存储介质中，上述提到的存储介质可以是只读存储器，磁盘或光盘等。
以上所述仅为本申请的较佳实施例，并不用以限制本申请，凡在本申请的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本申请的保护范围之内。
Claims (10)
1.一种器件的制备方法，其特征在于，包括：
获取第一碳化硅衬底、第二碳化硅衬底和第三碳化硅衬底；所述第三碳化硅衬底具有介质层；
对所述第一碳化硅衬底进行离子注入，在所述第一碳化硅衬底的内部形成缺陷层，得到第一待键合结构；
对所述第二碳化硅衬底进行修整处理，直至所述第二碳化硅衬底的表面参数满足预设条件；
将所述第一待键合结构和所述第二碳化硅衬底进行键合，得到第一键合结构；
基于所述第一键合结构进行碳化硅剥离及后处理，得到碳化硅外延基底；
在所述碳化硅外延基底上制备碳化硅外延层，得到第二待键合结构；
将所述第二待键合结构的所述碳化硅外延层和所述第三碳化硅衬底基于所述介质层进行键合，得到第二键合结构；
将所述第二键合结构中的所述碳化硅外延基底去除，得到复合衬底；所述复合衬底具有待刻蚀区域；
在所述待刻蚀区域制备调制器件结构，得到器件。
2.根据权利要求1所述的一种器件的制备方法，其特征在于，所述第一碳化硅衬底为N型碳化硅衬底；
所述对所述第一碳化硅衬底进行离子注入的注入离子种类包括H和He中的至少一种；
所述对所述第一碳化硅衬底进行离子注入的注入剂量的设定区间为1E15cm-2～1E18cm-2；
所述对所述第一碳化硅衬底进行离子注入的注入能量的设定区间为20keV～2MeV。
3.根据权利要求1所述的一种器件的制备方法，其特征在于，所述第二碳化硅衬底为Dummy衬底、混合晶型衬底、多晶衬底中的至少一种；
所述对所述第二碳化硅衬底进行修整处理，包括：
对所述第二碳化硅衬底依次进行粗研磨处理、细研磨处理、粗抛光处理、低能离子束辐照修整处理、精细抛光处理。
4.根据权利要求1所述的一种器件的制备方法，其特征在于，所述碳化硅外延层的厚度的区间为400～1500nm，
所述在所述碳化硅外延基底上外延碳化硅外延层的掺杂浓度的设定区间为1E13～1E15/cm3；
所述在所述碳化硅外延基底上外延碳化硅外延层的掺杂元素为N、P中的至少一种。
5.根据权利要求1所述的一种器件的制备方法，其特征在于，所述介质层包括SiO2、Al2O3、Si3N4中的至少一种；
所述介质层的制备方法包括热氧化、CVD、PVD中的至少一种；
所述介质层的厚度的区间为1～5μm。
6.根据权利要求1所述的一种器件的制备方法，其特征在于，所述在所述待刻蚀区域制备调制器件结构，得到器件，包括：
在所述待刻蚀区域进行碳化硅掺杂以及碳化硅器件刻蚀处理，得到掺杂区域；
对所述掺杂区域进行退火激活处理；
在所述掺杂区域制备金属电极并覆盖器件保护层，得到所述器件。
7.根据权利要求1所述的一种器件的制备方法，其特征在于，所述待刻蚀区域包括第一待刻蚀区域、第二待刻蚀区域和第三待刻蚀区域；所述器件包括平面PN型器件；
所述在所述待刻蚀区域进行碳化硅掺杂以及碳化硅器件刻蚀处理，得到掺杂区域，包括：
在所述第一待刻蚀区域进行N型碳化硅掺杂，得到第一掺杂区域；
在所述第二待刻蚀区域进行N型碳化硅掺杂，得到第二掺杂区域；
在所述第三待刻蚀区域进行P型碳化硅掺杂，得到第三掺杂区域；
在所述待刻蚀区域刻蚀碳化硅器件结构；
所述在所述掺杂区域制备金属电极，包括：
在所述第二掺杂区域和所述第三掺杂区域制备金属电极。
8.根据权利要求1所述的一种器件的制备方法，其特征在于，所述待刻蚀区域包括第一待刻蚀区域、第二待刻蚀区域和第三待刻蚀区域；所述器件包括沟槽PN型器件；
所述在所述待刻蚀区域进行碳化硅掺杂以及碳化硅器件刻蚀处理，得到掺杂区域，包括：
在所述第一待刻蚀区域进行N型碳化硅掺杂，得到第一掺杂区域；
在所述待刻蚀区域进行碳化硅器件结构刻蚀；
在所述第二待刻蚀区域进行N型碳化硅掺杂，得到第二掺杂区域；
在所述第三待刻蚀区域进行P型碳化硅掺杂，得到第三掺杂区域；
所述在所述掺杂区域制备金属电极，包括：
在所述第二掺杂区域和所述第三掺杂区域制备金属电极。
9.根据权利要求1所述的一种器件的制备方法，其特征在于，所述待刻蚀区域包括第一待刻蚀区域、第二待刻蚀区域和第三待刻蚀区域；所述器件包括沟槽NPN型器件；
所述在所述待刻蚀区域进行碳化硅掺杂以及碳化硅器件刻蚀处理，得到掺杂区域，包括：
在所述第一待刻蚀区域进行N型碳化硅掺杂，得到第一掺杂区域；
在所述待刻蚀区域进行碳化硅器件结构刻蚀；
在所述第二待刻蚀区域进行N型碳化硅掺杂，得到第二掺杂区域；
在所述第三待刻蚀区域进行P型碳化硅掺杂，得到第三掺杂区域；
在所述第三待刻蚀区域进行P型碳化硅掺杂，得到第四掺杂区域；所述第四掺杂区域的深度小于所述第三掺杂区域的深度；
所述在所述掺杂区域制备金属电极，包括：
在所述第二掺杂区域和所述第四掺杂区域制备金属电极。
10.一种器件的结构，其特征在于，包括：
复合衬底；所述复合衬底包括第三碳化硅衬底和设置于所述第三碳化硅衬底上的碳化硅外延层；所述第三碳化硅衬底靠近所述碳化硅外延层的一侧具有介质层；所述碳化硅外延层在碳化硅外延基底上外延得到，所述碳化硅外延基底由第一碳化硅衬底和第二碳化硅衬底键合得到的第一键合结构进行碳化硅剥离、后处理得到；所述复合衬底包括待刻蚀区域；
设置在所述待刻蚀区域的调制器件结构。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310737309.8A CN116774469A (zh) | 2023-06-20 | 2023-06-20 | 一种器件的制备方法及结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310737309.8A CN116774469A (zh) | 2023-06-20 | 2023-06-20 | 一种器件的制备方法及结构 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN116774469A true CN116774469A (zh) | 2023-09-19 |
Family
ID=87985398
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202310737309.8A Pending CN116774469A (zh) | 2023-06-20 | 2023-06-20 | 一种器件的制备方法及结构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN116774469A (zh) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109686656A (zh) * | 2018-11-13 | 2019-04-26 | 中国科学院上海微系统与信息技术研究所 | 一种硅基异质集成碳化硅薄膜结构的制备方法 |
| CN111564534A (zh) * | 2020-04-07 | 2020-08-21 | 中国科学院上海微系统与信息技术研究所 | 一种单光子源的制备方法及单光子源和集成光学器件 |
| US20210398804A1 (en) * | 2019-02-28 | 2021-12-23 | The Board Of Trustees Of The Leland Stanford Junior University | Silicon-Carbide-on-Insulator via photoelectrochemical etching |
| CN114525489A (zh) * | 2022-01-25 | 2022-05-24 | 中国科学院上海微系统与信息技术研究所 | 一种硅基碳化硅薄膜材料制备方法 |
| CN115763221A (zh) * | 2022-11-08 | 2023-03-07 | 湖南三安半导体有限责任公司 | 复合衬底及其制备方法、半导体器件 |
-
2023
- 2023-06-20 CN CN202310737309.8A patent/CN116774469A/zh active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109686656A (zh) * | 2018-11-13 | 2019-04-26 | 中国科学院上海微系统与信息技术研究所 | 一种硅基异质集成碳化硅薄膜结构的制备方法 |
| US20210398804A1 (en) * | 2019-02-28 | 2021-12-23 | The Board Of Trustees Of The Leland Stanford Junior University | Silicon-Carbide-on-Insulator via photoelectrochemical etching |
| CN111564534A (zh) * | 2020-04-07 | 2020-08-21 | 中国科学院上海微系统与信息技术研究所 | 一种单光子源的制备方法及单光子源和集成光学器件 |
| CN114525489A (zh) * | 2022-01-25 | 2022-05-24 | 中国科学院上海微系统与信息技术研究所 | 一种硅基碳化硅薄膜材料制备方法 |
| CN115763221A (zh) * | 2022-11-08 | 2023-03-07 | 湖南三安半导体有限责任公司 | 复合衬底及其制备方法、半导体器件 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3760688B2 (ja) | 炭化けい素半導体素子の製造方法 | |
| CN109671612B (zh) | 一种氧化镓半导体结构及其制备方法 | |
| JP4100652B2 (ja) | ＳｉＣショットキーダイオード | |
| EP2551891B1 (en) | Semiconductor device and method for producing same | |
| WO2000068474A1 (fr) | Plaquette en sic, dispositif a semiconducteur en sic et procede de fabrication de plaquette en sic | |
| KR20100110295A (ko) | 반도체 소자 및 반도체 소자 제조법 | |
| JP4449814B2 (ja) | 炭化けい素半導体素子の製造方法 | |
| WO2007032214A1 (ja) | 炭化珪素半導体素子の製造方法 | |
| CN101536162B (zh) | 制造碳化硅半导体装置的方法 | |
| JP3230650B2 (ja) | 炭化けい素半導体基板とその製造方法およびその基板を用いた炭化けい素半導体素子 | |
| US5952679A (en) | Semiconductor substrate and method for straightening warp of semiconductor substrate | |
| KR102550521B1 (ko) | 실리콘 카바이드 반도체 소자의 제조방법 | |
| WO2015093550A1 (ja) | ＳｉＣウェハの製造方法、ＳｉＣ半導体の製造方法及び黒鉛炭化珪素複合基板 | |
| AU2017332300A1 (en) | Method of manufacturing an insulation layer on silicon carbide and semiconductor device | |
| JP2008004726A (ja) | 半導体素子およびその製造方法 | |
| CN116487445B (zh) | 一种用n-区包围p+渐变环的碳化硅功率器件及其制备方法 | |
| CN216597592U (zh) | 碳化硅二极管 | |
| JPH10125905A (ja) | 半導体基板および半導体基板のそり矯正方法 | |
| CN116774469A (zh) | 一种器件的制备方法及结构 | |
| JP3580052B2 (ja) | 炭化珪素半導体装置の製造方法 | |
| JP4645641B2 (ja) | ＳｉＣショットキーダイオードの製造方法 | |
| JP4042336B2 (ja) | 炭化珪素半導体素子 | |
| CN114068679A (zh) | 碳化硅二极管及其制备方法 | |
| CN113539834A (zh) | 半导体元件的制造方法 | |
| TW201201284A (en) | Method for manufacturing silicon carbide substrate, method for manufacturing semiconductor device, silicon carbide substrate and semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |