JP2016039194A - Ga2O3系単結晶の高抵抗領域形成方法、並びに、結晶積層構造体及び半導体素子 - Google Patents
Ga2O3系単結晶の高抵抗領域形成方法、並びに、結晶積層構造体及び半導体素子 Download PDFInfo
- Publication number
- JP2016039194A JP2016039194A JP2014160092A JP2014160092A JP2016039194A JP 2016039194 A JP2016039194 A JP 2016039194A JP 2014160092 A JP2014160092 A JP 2014160092A JP 2014160092 A JP2014160092 A JP 2014160092A JP 2016039194 A JP2016039194 A JP 2016039194A
- Authority
- JP
- Japan
- Prior art keywords
- single crystal
- concentration
- ion implantation
- layer
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000013078 crystal Substances 0.000 title claims abstract description 105
- 238000000034 method Methods 0.000 title claims abstract description 32
- 239000004065 semiconductor Substances 0.000 title claims abstract description 16
- 238000005468 ion implantation Methods 0.000 claims abstract description 69
- 238000000137 annealing Methods 0.000 claims abstract description 54
- 230000003213 activating effect Effects 0.000 claims abstract description 4
- 229910005191 Ga 2 O 3 Inorganic materials 0.000 claims description 101
- 239000012535 impurity Substances 0.000 claims description 21
- 230000004913 activation Effects 0.000 description 41
- 239000000758 substrate Substances 0.000 description 37
- 238000002513 implantation Methods 0.000 description 24
- 150000002500 ions Chemical class 0.000 description 22
- 238000002955 isolation Methods 0.000 description 17
- 229910052725 zinc Inorganic materials 0.000 description 12
- 230000000052 comparative effect Effects 0.000 description 10
- 238000009413 insulation Methods 0.000 description 10
- 238000004519 manufacturing process Methods 0.000 description 9
- 238000009792 diffusion process Methods 0.000 description 8
- 230000015572 biosynthetic process Effects 0.000 description 7
- 239000010408 film Substances 0.000 description 7
- 230000008569 process Effects 0.000 description 7
- 238000002347 injection Methods 0.000 description 6
- 239000007924 injection Substances 0.000 description 6
- 230000004888 barrier function Effects 0.000 description 5
- 230000007423 decrease Effects 0.000 description 5
- 230000000694 effects Effects 0.000 description 5
- 238000011156 evaluation Methods 0.000 description 5
- 238000002360 preparation method Methods 0.000 description 4
- 230000015556 catabolic process Effects 0.000 description 3
- 230000008859 change Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 239000002019 doping agent Substances 0.000 description 3
- 230000005684 electric field Effects 0.000 description 3
- 230000002349 favourable effect Effects 0.000 description 3
- 238000005231 Edge Defined Film Fed Growth Methods 0.000 description 2
- 210000000746 body region Anatomy 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 238000002248 hydride vapour-phase epitaxy Methods 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 239000012299 nitrogen atmosphere Substances 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- 229910017083 AlN Inorganic materials 0.000 description 1
- 229910004541 SiN Inorganic materials 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 229910021480 group 4 element Inorganic materials 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 238000007363 ring formation reaction Methods 0.000 description 1
- 238000005464 sample preparation method Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
- H01L21/42—Bombardment with radiation
- H01L21/423—Bombardment with radiation with high-energy radiation
- H01L21/425—Bombardment with radiation with high-energy radiation producing ion implantation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/8252—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using III-V technology
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
- H01L27/0605—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits made of compound material, e.g. AIIIBV
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/872—Schottky diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/0257—Doping during depositing
- H01L21/02573—Conductivity type
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/0257—Doping during depositing
- H01L21/02573—Conductivity type
- H01L21/02581—Transition metal or rare earth elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
- H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Electrodes Of Semiconductors (AREA)
- Element Separation (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
Abstract
【解決手段】Ga2O3系単結晶の高抵抗領域形成方法は、Ga2O3系単結晶層11にMg又はBeをイオン注入する工程と、800℃以上のアニール処理によりMg又はBeを活性化して高抵抗領域15を形成する工程とを含む。
【選択図】図1
Description
(ショットキーバリアダイオードの全体構成)
図1において、全体を示す符号10は、この第1の実施の形態に係る典型的なp型高抵抗領域を有するショットキーバリアダイオード(以下、単に「ショットキーダイオード」という。)を例示している。
ショットキーダイオード10の耐電圧を向上させるためには、ショットキー電極13と低ドナー濃度β−Ga2O3系単結晶11との接触領域の縁部(図中のA部)に電界が集中するのを緩和する必要がある。図示例では、ショットキー電極13と低ドナー濃度β−Ga2O3系単結晶11との接触領域の縁部に対応する領域には、電界集中緩和構造であるガードリング15が形成されている。このガードリング15は、p型不純物のイオン注入により、高い絶縁性を有するp型の高抵抗領域を構成している。
ガードリング15の形成方法は、低ドナー濃度β−Ga2O3系単結晶11にBe又はMgのp型不純物をイオン注入する工程と、p型不純物を活性化アニール処理により活性化させる工程とを備えている。これにより、低ドナー濃度β−Ga2O3系単結晶11との界面の近傍のp型不純物の濃度が深さ方向(厚さ方向)に傾斜を有するガードリング15が形成される。
以上のように構成された第1の実施の形態によれば、上記効果に加えて、次の効果を有する。
(2)ガードリング15の形成により、高耐電圧及び低損失を有するGa2O3ショットキーダイオード10を得ることが可能になり、あらゆるパワーエレクトロニクス機器の省エネルギー化が可能となる。
(Ga2O3FETの全体構成)
上記第1の実施の形態に係るガードリング15のイオン注入による形成方法は、Ga2O3FET(Field Effect Transistor)20の素子分離の形成に適用することも可能である。図2を参照すると、図2には、第2の実施の形態に係るp型高抵抗領域としての素子分離層29を有するGa2O3FET20の一例が示されている。
図示例では、同一の半導体材料からなる2つのGa2O3FET20が素子分離層29によって分離されている。この素子分離層29は、p型不純物のイオン注入により、濃度が深さ方向に傾斜している。
この素子分離層29としては、注入イオン種にBeを用い、Beをβ−Ga2O3単結晶層22の所定の領域にイオン注入した後、800℃以上の温度で活性化アニール処理を施すことが好ましい。
注入イオン種にMg又はBeを用い、β−Ga2O3単結晶層22にMg又はBeをイオン注入した後、800℃以上の温度でMg又はBeに活性化アニール処理を施すことで、高い絶縁性を有する素子分離層29を形成することができる。
[実施例]
アンドープのβ−Ga2O3単結晶からなる10mm角の基板30を用いた。β−Ga2O3単結晶基板30の主面は、例えば(010)面とする(以下、「(010)基板30」という。)。(010)基板30のドナー濃度は、およそ2×1017cm−3程度である。
図4(a)から明らかなように、イオン注入種としてMgを用いた場合は、800℃以上の活性化アニール処理によって逆方向耐電圧が高くなる。測定点の分布から、800℃以上でアクセプタ注入層32が活性化し、900℃を超えると、Mgの拡散が大きくなると考えられる。
図4(b)から明らかなように、イオン注入種としてBeを用いた場合は、600〜700℃の活性化アニール処理では、アクセプタイオン注入なしの試料(図中の点線)よりも逆方向耐電圧が低下するが、800℃以上の活性化アニール処理により、絶縁性が上昇する。アクセプタイオン注入なしの試料と比較して、良好な高抵抗領域の形成が可能になる。
図4(c)から明らかなように、イオン注入種としてZnを用いた場合は、活性化アニール温度の上昇に伴って単調に絶縁性が上昇するものの、700℃、800℃、900℃のいずれの活性化アニール温度においても、アクセプタイオン注入なしの試料(図中の点線)の逆方向耐電圧と同程度あるいは低い値である。逆方向耐電圧が低い値となる理由は、Znが重い元素であることから、活性化アニール処理によって回復できないほどの大きなダメージが、イオン注入によって半導体結晶へ与えられるためと考えられる。
図4(d)から明らかなように、イオン注入種としてFeを用いた場合は、活性化アニール温度と逆方向耐電圧とに相関がみられない。700℃、800℃、900℃のいずれの活性化アニール温度においても、アクセプタイオン注入なしの試料(図中の点線)の逆方向耐電圧と同程度である。逆方向耐電圧が同程度となる理由は、Feは重い元素であることから、活性化アニール処理によって回復できないほどの大きなダメージが、イオン注入によって半導体結晶へ与えられるためと考えられる。
アンドープのβ−Ga2O3単結晶からなる10mm角の基板を用いた。β−Ga2O3単結晶基板30の主面は、例えば(010)面とする(以下、「(010)基板」という。)。(010)基板のドナー濃度は、およそ2×1017cm−3程度である。
(010)基板中のMg濃度は、図5(a)に示すように、(010)基板の表面から深さ400〜700nmの領域において深さ方向に傾斜的に変化している。イオン注入を用いてMgドープ層を形成する場合は、Mg濃度が傾斜する領域の厚さは、少なくとも100nmになる。
(010)基板中のBe濃度は、図5(b)に示すように、(010)基板の表面から深さ500〜800nmの領域において深さ方向に傾斜的に変化している。イオン注入を用いてBeドープ層を形成する場合は、Be濃度が傾斜する領域の厚さが少なくとも100nmになる。
図5(c)から明らかなように、イオン注入種としてZnを用いた場合は、900℃以上の活性化アニール処理でイオン注入ダメージ領域中のZnの熱拡散が激しくなることが示されている。イオン注入直後の濃度プロファイルを崩さずにZnを活性化させることはできず、逆方向耐電圧が低いことから、良好な高抵抗領域を形成することができない。
Mg、Be、Zn、Feの注入エネルギーと注入深さの関係を調べた。1価のMgを一般的なイオン注入装置の最大注入エネルギー350keVでβ−Ga2O3へ注入する場合、(010)基板の表面から400nm程度の深さで最大濃度となる。2価のMgを一般的な注入装置の最大注入エネルギー700keVでβ−Ga2O3へ注入する場合、(010)基板の表面から750nm程度の深さで最大濃度となる。1価のZnを一般的なイオン注入装置の最大注入エネルギー350keVでβ−Ga2O3へ注入する場合、(010)基板の表面から140nm程度の深さで最大濃度となる。2価のZnを一般的な注入装置の最大注入エネルギー700keVでβ−Ga2O3へ注入する場合、(010)基板の表面から300nm程度の深さで最大濃度となる。1価のFeを一般的なイオン注入装置の最大注入エネルギー350keVでβ−Ga2O3へ注入する場合、(010)基板の表面から160nm程度の深さで最大濃度となる。2価のFeを一般的なイオン注入装置の最大注入エネルギー700keVでβ−Ga2O3へ注入する場合、(010)基板の表面から300nm程度の深さで最大濃度となる。
実施例1〜4並びに比較例1〜3の結果により、Mg又はBeを注入イオン種に用い、Mg又はBeをイオン注入した後、800℃以上のアニール処理によりMg又はBeを活性化させることで、高い絶縁性を有する高抵抗領域を形成できることが明らかになった。
Claims (5)
- Ga2O3系単結晶層にMg又はBeをイオン注入する工程と、
800℃以上のアニール処理により前記Mg又はBeを活性化して高抵抗領域を形成する工程と、
を含むGa2O3系単結晶の高抵抗領域形成方法。 - 前記高抵抗領域を形成する工程は、前記Mg又はBeの濃度が深さ方向に傾斜を有するように形成する工程を含む請求項1に記載のGa2O3系単結晶の高抵抗領域形成方法。
- Mg及びイオン注入ダメージを含み、厚さが750nm以下であるGa2O3系高抵抗結晶層と、
前記Ga2O3系高抵抗結晶層よりも前記Mgの濃度が低く、前記Mgの濃度が深さ方向に傾斜している、前記Ga2O3系高抵抗結晶層下の100nm以上の厚さの不純物濃度傾斜層と、
を有する結晶積層構造体。 - Be及びイオン注入ダメージを含み、厚さが2000nm以下であるGa2O3系高抵抗結晶層と、
前記Ga2O3系高抵抗結晶層よりも前記Beの濃度が低く、前記Beの濃度が深さ方向に傾斜している、前記Ga2O3系高抵抗結晶層下の100nm以上の厚さの不純物濃度傾斜層と、
を有する結晶積層構造体。 - 上記請求項3又は4に記載の結晶積層構造体を備えた半導体素子。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014160092A JP6344718B2 (ja) | 2014-08-06 | 2014-08-06 | 結晶積層構造体及び半導体素子 |
US14/819,206 US20160042949A1 (en) | 2014-08-06 | 2015-08-05 | METHOD OF FORMING HIGH-RESISTIVITY REGION IN Ga2O3-BASED SINGLE CRYSTAL, AND CRYSTAL LAMINATE STRUCTURE AND SEMICONDUCTOR ELEMENT |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014160092A JP6344718B2 (ja) | 2014-08-06 | 2014-08-06 | 結晶積層構造体及び半導体素子 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2016039194A true JP2016039194A (ja) | 2016-03-22 |
JP6344718B2 JP6344718B2 (ja) | 2018-06-20 |
Family
ID=55267947
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014160092A Active JP6344718B2 (ja) | 2014-08-06 | 2014-08-06 | 結晶積層構造体及び半導体素子 |
Country Status (2)
Country | Link |
---|---|
US (1) | US20160042949A1 (ja) |
JP (1) | JP6344718B2 (ja) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2018199241A1 (ja) * | 2017-04-27 | 2018-11-01 | 国立研究開発法人情報通信研究機構 | Ga2O3系半導体素子 |
WO2019167873A1 (ja) * | 2018-03-01 | 2019-09-06 | 株式会社タムラ製作所 | トレンチmos型ショットキーダイオード及びその製造方法 |
CN110223920A (zh) * | 2019-06-20 | 2019-09-10 | 中国电子科技集团公司第十三研究所 | 氧化镓场效应晶体管及其制备方法 |
JP2019192871A (ja) * | 2018-04-27 | 2019-10-31 | 株式会社タムラ製作所 | pチャンネル電界効果トランジスタ及び増幅回路用半導体素子 |
US11152225B1 (en) | 2020-04-16 | 2021-10-19 | Toyota Jidosha Kabushiki Kaisha | Method for producing semiconductor element |
JP7442428B2 (ja) | 2020-12-11 | 2024-03-04 | 株式会社デンソー | 半導体装置の製造方法 |
WO2024075430A1 (ja) * | 2022-10-03 | 2024-04-11 | 株式会社ノベルクリスタルテクノロジー | エピタキシャルウエハ及びその製造方法 |
Families Citing this family (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11424320B2 (en) * | 2016-06-30 | 2022-08-23 | Flosfia Inc. | P-type oxide semiconductor and method for manufacturing same |
CN107026209A (zh) * | 2017-04-20 | 2017-08-08 | 中国科学院微电子研究所 | 基于氧化镓的结势垒肖特基二极管及其制备方法 |
JP6966740B2 (ja) * | 2018-10-23 | 2021-11-17 | Tdk株式会社 | ショットキーバリアダイオード |
WO2020096838A1 (en) * | 2018-11-06 | 2020-05-14 | Cornell University | High voltage group iii trioxide trench mos barrier schottky and methods of fabricating same |
CN109585273B (zh) * | 2018-11-30 | 2020-04-28 | 中国电子科技集团公司第十三研究所 | 一种氧化镓器件隔离区的制备方法 |
CN110265486B (zh) * | 2019-06-20 | 2023-03-24 | 中国电子科技集团公司第十三研究所 | 氧化镓sbd终端结构及制备方法 |
CN110556430B (zh) * | 2019-07-31 | 2021-07-09 | 中国科学技术大学 | 氧化镓基肖特基二极管及其制备方法 |
CN111192927B (zh) * | 2020-01-07 | 2021-12-24 | 中国电子科技集团公司第十三研究所 | 氧化镓肖特基二极管及其制作方法 |
CN112186032A (zh) * | 2020-10-20 | 2021-01-05 | 西安电子科技大学 | 一种带场板结构的氧化镓结势垒肖特基二极管 |
TW202315140A (zh) * | 2021-06-07 | 2023-04-01 | 日商Flosfia股份有限公司 | 半導體裝置 |
CN113964183A (zh) * | 2021-09-13 | 2022-01-21 | 西安电子科技大学 | 一种氟等离子体注入终端氧化镓功率二极管及其制备方法 |
CN114086254B (zh) * | 2021-10-12 | 2022-11-11 | 杭州富加镓业科技有限公司 | 一种Ga2O3单晶及其制备方法 |
WO2024035608A1 (en) * | 2022-08-06 | 2024-02-15 | Cornell University | Group iii-oxide devices with select semi-insulating areas |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0786197A (ja) * | 1993-09-10 | 1995-03-31 | Toshiba Corp | イオン注入法 |
WO2013035845A1 (ja) * | 2011-09-08 | 2013-03-14 | 株式会社タムラ製作所 | Ga2O3系半導体素子 |
JP2014086698A (ja) * | 2012-10-26 | 2014-05-12 | Furukawa Electric Co Ltd:The | 窒化物半導体装置の製造方法 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2527775B2 (ja) * | 1987-12-28 | 1996-08-28 | 三菱電機株式会社 | 電界効果トランジスタ及びその製造方法 |
JP2003060064A (ja) * | 2001-08-08 | 2003-02-28 | Sharp Corp | Mosfet、半導体装置及びその製造方法 |
US7091536B2 (en) * | 2002-11-14 | 2006-08-15 | Micron Technology, Inc. | Isolation process and structure for CMOS imagers |
JP2010238752A (ja) * | 2009-03-30 | 2010-10-21 | Mitsubishi Electric Corp | 半導体装置及びその製造方法 |
US9437689B2 (en) * | 2011-09-08 | 2016-09-06 | Tamura Corporation | Ga2O3 semiconductor element |
-
2014
- 2014-08-06 JP JP2014160092A patent/JP6344718B2/ja active Active
-
2015
- 2015-08-05 US US14/819,206 patent/US20160042949A1/en not_active Abandoned
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0786197A (ja) * | 1993-09-10 | 1995-03-31 | Toshiba Corp | イオン注入法 |
WO2013035845A1 (ja) * | 2011-09-08 | 2013-03-14 | 株式会社タムラ製作所 | Ga2O3系半導体素子 |
JP2014086698A (ja) * | 2012-10-26 | 2014-05-12 | Furukawa Electric Co Ltd:The | 窒化物半導体装置の製造方法 |
Cited By (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2018199241A1 (ja) * | 2017-04-27 | 2018-11-01 | 国立研究開発法人情報通信研究機構 | Ga2O3系半導体素子 |
JP2018186246A (ja) * | 2017-04-27 | 2018-11-22 | 国立研究開発法人情報通信研究機構 | Ga2O3系半導体素子 |
US11563092B2 (en) | 2017-04-27 | 2023-01-24 | National Institute Of Information And Communications Technology | GA2O3-based semiconductor device |
JP7008293B2 (ja) | 2017-04-27 | 2022-01-25 | 国立研究開発法人情報通信研究機構 | Ga2O3系半導体素子 |
JP2019153645A (ja) * | 2018-03-01 | 2019-09-12 | 株式会社タムラ製作所 | トレンチmos型ショットキーダイオード及びその製造方法 |
JP7012306B2 (ja) | 2018-03-01 | 2022-01-28 | 株式会社タムラ製作所 | トレンチmos型ショットキーダイオード及びその製造方法 |
US11456388B2 (en) | 2018-03-01 | 2022-09-27 | Tamura Corporation | Trench MOS schottky diode and method for producing same |
WO2019167873A1 (ja) * | 2018-03-01 | 2019-09-06 | 株式会社タムラ製作所 | トレンチmos型ショットキーダイオード及びその製造方法 |
JP2019192871A (ja) * | 2018-04-27 | 2019-10-31 | 株式会社タムラ製作所 | pチャンネル電界効果トランジスタ及び増幅回路用半導体素子 |
JP6997990B2 (ja) | 2018-04-27 | 2022-01-18 | 株式会社タムラ製作所 | pチャンネル電界効果トランジスタ及び増幅回路用半導体素子 |
CN110223920A (zh) * | 2019-06-20 | 2019-09-10 | 中国电子科技集团公司第十三研究所 | 氧化镓场效应晶体管及其制备方法 |
US11152225B1 (en) | 2020-04-16 | 2021-10-19 | Toyota Jidosha Kabushiki Kaisha | Method for producing semiconductor element |
JP2021170608A (ja) * | 2020-04-16 | 2021-10-28 | トヨタ自動車株式会社 | 半導体素子の製造方法 |
JP7238847B2 (ja) | 2020-04-16 | 2023-03-14 | トヨタ自動車株式会社 | 半導体素子の製造方法 |
JP7442428B2 (ja) | 2020-12-11 | 2024-03-04 | 株式会社デンソー | 半導体装置の製造方法 |
WO2024075430A1 (ja) * | 2022-10-03 | 2024-04-11 | 株式会社ノベルクリスタルテクノロジー | エピタキシャルウエハ及びその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP6344718B2 (ja) | 2018-06-20 |
US20160042949A1 (en) | 2016-02-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6344718B2 (ja) | 結晶積層構造体及び半導体素子 | |
WO2018199241A1 (ja) | Ga2O3系半導体素子 | |
US8952391B2 (en) | Silicon carbide semiconductor device and its manufacturing method | |
KR101656531B1 (ko) | 반도체 장치 및 그 제조 방법 | |
TWI384555B (zh) | 改進SiC晶質之方法及SiC半導體元件 | |
US9508606B2 (en) | Tunneling field effect transistor device and related manufacturing method | |
TWI236707B (en) | Manufacturing method of semiconductor substrate | |
WO2016031522A1 (ja) | 半導体素子及びその製造方法 | |
US9887263B2 (en) | Silicon carbide semiconductor device and method of manufacturing the same | |
US9373686B2 (en) | Semiconductor device and method for manufacturing same and semiconductor substrate | |
JP2008508717A (ja) | 相補型金属−酸化膜−半導体電界効果トランジスタ構造 | |
CN109564855B (zh) | 使用离子注入的高电阻率氮化物缓冲层的半导体材料生长 | |
JP6402746B2 (ja) | 半導体基板と、その調整方法と、半導体装置 | |
US20150287817A1 (en) | Silicon carbide semiconductor device and method for manufacturing same | |
US20180040687A1 (en) | Semiconductor device and method of manufacturing semiconductor device | |
CN103928344A (zh) | 一种基于N型纳米薄层来提高N型DiMOSFET沟道迁移率方法 | |
US20180366549A1 (en) | Semiconductor device and method of manufacturing a semiconductor device | |
US20130306980A1 (en) | Nitride semiconductor device and manufacturing method thereof | |
JP7061747B2 (ja) | 半導体基板、半導体素子、及び半導体基板の製造方法 | |
US20090189159A1 (en) | Gettering layer on substrate | |
JP2016157801A (ja) | 半導体装置およびその製造方法 | |
JP2023054515A (ja) | 積層構造体、及び積層構造体の製造方法 | |
US9985159B2 (en) | Passivated contact formation using ion implantation | |
JP5879763B2 (ja) | 半導体装置の製造方法 | |
JP5333241B2 (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170726 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20170726 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20171212 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20180209 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20180209 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180320 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20180327 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20180417 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20180514 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6344718 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |